KR102612204B1 - 디스플레이 패널 제어 회로 및 디스플레이 장치 - Google Patents
디스플레이 패널 제어 회로 및 디스플레이 장치 Download PDFInfo
- Publication number
- KR102612204B1 KR102612204B1 KR1020227042045A KR20227042045A KR102612204B1 KR 102612204 B1 KR102612204 B1 KR 102612204B1 KR 1020227042045 A KR1020227042045 A KR 1020227042045A KR 20227042045 A KR20227042045 A KR 20227042045A KR 102612204 B1 KR102612204 B1 KR 102612204B1
- Authority
- KR
- South Korea
- Prior art keywords
- electronic switch
- level signal
- level
- signal
- clock signal
- Prior art date
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 238000007667 floating Methods 0.000 description 7
- 230000001808 coupling effect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- RHDUVDHGVHBHCL-UHFFFAOYSA-N niobium tantalum Chemical compound [Nb].[Ta] RHDUVDHGVHBHCL-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 디스플레이 패널(2)의 제어 회로(10) 및 디스플레이 장치(1)를 개시하며, 해당 디스플레이 패널의 제어 회로(10)는 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 상기 제1 클럭 신호에 대한 위상변위를 통해 획득한 제2 클럭 신호를 게이트 구동 회로(20)로 출력하여, 클럭 신호의 위상변위를 구현하여 단일 클럭 신호의 부하를 감소시키고, 디스플레이 패널(2)에 있는 클럭 발생기의 수량을 줄여주고, 디스플레이 패널(2)의 생산 원가를 줄일 수 있다.
Description
본 발명은 2021년 07월 30일,중화인민공화국 특허청에 제출된 출원번호 202110876023.9, 명칭이 "디스플레이 패널 제어 회로 및 디스플레이 장치"인 발명에 대한 중국특허출원의 우선권을 청구하며, 해당 발명의 전부 내용은 인용의 방식으로 본 발명에 포함된다.
본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 디스플레이 패널 제어 회로 및 디스플레이 장치에 관한 것이다.
디스플레이 기술의 빠른 발전으로 디스플레이 패널은 엔터테인먼트, 교육, 보안 등과 같은 다양한 분야에서 널리 사용되고 있다. GDL(Gate Driver Less, 어레이 기판 행 구동) 기술은 어레이(Array) 기판 상에 게이트 구동 회로(Gate driver IC)를 직접 제작하고, 행 구동 신호를 출력하여 게이트 행을 순차적으로 스캔하는 것을 지칭한다. GDL 기술은 디스플레이 패널의 제작 과정을 단순화하고, 수평 주사선 방향을 따른 칩 본딩(Bonding) 작업 과정을 제거하며, 생산 원가를 절감하며, 디스플레이 패널의 집적도를 향상시켜 디스플레이 패널을 더욱 가볍고 얇게 제작할 수 있다.
GDL 기술을 채택한 디스플레이 패널은 행 구동 신호를 출력하기 위해 다수 클럭 신호를 사용하여 게이트 구동 회로를 제어해야 하며, 디스플레이 패널의 사이즈 및 해상도가 지속적으로 개선됨에 따라 디스플레이 패널별 게이트 구동 회로 수량도 지속적으로 증가되어 단일 클럭 신호의 과부하로 이어져 디스플레이 패널의 실행 안정성이 저하된다.
본 발명의 실시예의 목적 중 하나로: 디스플레이 패널의 제어 회로 및 디스플레이 장치를 제공하는 것으로, GDL 기술을 이용한 기존 디스플레이 패널의 게이트 구동 회로 수가 지속적으로 증가하여 단일 클럭 신호의 과부하로 이어져, 디스플레이 패널 실행 안전성이 저하되는 문제점을 해결하는 데 있다.
본 발명의 실시예에서 채택된 기술방안은 다음과 같다:
첫번째 측면에서, 디스플레이 패널의 제어 회로를 제공하며, 상기 제어 회로는 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 상기 제1 레벨 신호 및 제2 레벨 신호에 따라, 제1 클럭 신호를 위상변위 시켜 제2 클럭 신호를 얻어 게이트 구동 회로로 출력하며; 이 중, 상기 제2 클럭 신호는 제3 레벨 신호와 제4 레벨 신호를 포함하며, 상기 제3 레벨 신호와 상기 제4 레벨 신호의 레벨은 고저가 상이하며;
상기 제어 회로는 제1 스위치 유닛과 제2 스위치 유닛을 포함하며, 상기 제1 스위치 유닛은 상기 제2 스위치 유닛에 접속되며;
상기 제1 스위치 유닛은 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호를 수신하고, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 제3 레벨 신호를 게이트 구동 회로로 출력하는 데 사용되며;
상기 제2 스위치 유닛은 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호를 수신하고, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 제4 레벨 신호를 상기 게이트 구동 회로로 출력하는 데 사용된다.
두번째 측면에서, 디스플레이 패널를 포함하는 표시 장치;
및 상기 제어 유닛을 제공하며, 이 중, 상기 제어 유닛은 첫번째 측면에 기재된 제어 회로를 포함한다.
본 발명의 실시예는 첫번째 측면을 통해 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되는 디스플레이 패널 제어 회로를 제공하며, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 상기 제1 클럭 신호에 대한 위상변위를 통해 획득한 제2 클럭 신호를 게이트 구동 회로로 출력하여, 클럭 신호의 위상변위를 구현하여 단일 클럭 신호의 부하를 감소시키고, 디스플레이 패널에 있는 클럭 발생기의 수량을 줄여주고, 디스플레이 패널의 생산 원가를 줄일 수 있다.
상기 두번째 측면의 유익한 효과는 상기 첫번째 측면의 관련 설명을 참조할 수 있으며 이 부분에서 더 이상 설명하지 않음은 자명하다.
도 1은 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제1 유형의 구조 개략도;
도 2는 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제2 유형의 구조 개략도;
도 3은 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제3 유형의 구조 개략도;
도 4는 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제4 유형의 구조 개략도;
도 5는 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제5 유형의 구조 개략도;
도 6은 본 발명의 실시예에 따른 제1 클럭 신호, 제2 전자 스위치의 게이트 레벨, 제2 전자 스위치의 드레인 레벨, 제4 전자 스위치의 게이트 레벨, 제3 레벨 신호, 제4 레벨 신호 및 제2 클럭 신호의 타이밍 다이어그램;
도 7은 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제6 유형의 구조 개략도;
도 8은 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제7 유형의 구조 개략도;
도 9는 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제8 유형의 구조 개략도;
도 10은 본 발명의 실시예에 따른 제1 클럭 신호, 제10 전자 스위치의 게이트 레벨, 제10 전자 스위치의 드레인 레벨, 제12 전자 스위치의 게이트 레벨, 제5 레벨 신호, 제6 레벨 신호 및 제2 클럭 신호의 타이밍 다이어그램;.
도 11은 본 발명의 실시예에 따른 표시 장치 구조 개략도.
도 2는 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제2 유형의 구조 개략도;
도 3은 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제3 유형의 구조 개략도;
도 4는 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제4 유형의 구조 개략도;
도 5는 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제5 유형의 구조 개략도;
도 6은 본 발명의 실시예에 따른 제1 클럭 신호, 제2 전자 스위치의 게이트 레벨, 제2 전자 스위치의 드레인 레벨, 제4 전자 스위치의 게이트 레벨, 제3 레벨 신호, 제4 레벨 신호 및 제2 클럭 신호의 타이밍 다이어그램;
도 7은 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제6 유형의 구조 개략도;
도 8은 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제7 유형의 구조 개략도;
도 9는 본 발명의 실시예에 따른 디스플레이 패널 제어 회로의 제8 유형의 구조 개략도;
도 10은 본 발명의 실시예에 따른 제1 클럭 신호, 제10 전자 스위치의 게이트 레벨, 제10 전자 스위치의 드레인 레벨, 제12 전자 스위치의 게이트 레벨, 제5 레벨 신호, 제6 레벨 신호 및 제2 클럭 신호의 타이밍 다이어그램;.
도 11은 본 발명의 실시예에 따른 표시 장치 구조 개략도.
하기의 내용은 본 발명을 한정하기 위함이 아니라 본 발명의 실시예를 보다 충분히 이해할 수 있도록 특정 시스템 구조, 기술 등의 구체적인 내용을 안출한다. 단, 본 업계의 당업자라면 이러한 구체적인 세부 사항이 없는 다른 실시예를 통해서도 본 발명을 구현할 수 있음은 자명하다. 다른 경우에, 본 발명에 대한 설명을 방해하는 불필요한 세부 사항을 피하기 위해 주지하는 시스템, 장치, 회로 및 방법에 대한 자세한 설명을 생략한다.
별도로, 본 발명의 명세서 및 첨부된 청구항들에 있어서, "제1", "제2", "제3" 등의 용어는 설명을 구분하기 위한 것일 뿐, 상대적 중요성을 나타내거나 암시하는 것으로 이해하지 말아야 한다.
본 발명의 명세서에 기재된 "일 실시예", "일부 실시예" 등은 본 발명의 1개 또는 다수 실시예에 이와 같은 실시예가 설명하는 특정 특징, 구조 또는 특성에 대한 결합을 포함함을 의미한다. 따라서, 본 명세서의 상이한 단락에 나타난 "일 실시예에서", "일부 실시예에서", "다른 일부 실시예에서", "또 다른 일부 실시예에서" 등과 같은 문구는 반드시 전부 동일한 실시예를 참조하고 있음을 의미하지 않으며, 기타 방식을 통해 특별 강조하지 않는 한 “1개 또는 다수지만 전부가 아닌 실시예”를 의미한다. “포괄", "포함", "구비" 등의 용어 및 이들의 변형은 특별히 강조되지 않는 한 모두 "포함하지만 이에 제한되지 않음"을 의미한다.
본 발명의 실시예는 디스플레이 패널에 적용될 수 있는 디스플레이 패널 제어 회로를 제공하며, 디스플레이 패널은 TFT-LCD(Thin Film Transistor Liquid Crystal Display, 박막 트랜지스터 액정 디스플레이) 기술 기반의 액정 디스플레이 패널, LCD(Liquid Crystal Display, 액정 디스플레이) 기술 기반의 액정 디스플레이 패널, OLED(Organic Light-Emitting Diode, 유기 발광 다이오드) 기술 기반의 유기 전자레이저 디스플레이 패널, QLED(Quantum Dot Light Emitting Diode,양자점 발광 다이오드) 기술 기반 양자점 발광 다이오드 디스플레이 패널 또는 곡면 디스플레이 패널 등이 있다.
도 1 또는 도 2에 도시된 바와 같이, 본 발명의 실시예를 통해 제공되는 디스플레이 패널의 제어 회로(10)는 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하기 위해 사용되며, 제1 레벨 신호와 제2 레벨 신호에 따라, 제1 클럭 신호를 위상변위하여 얻은 제2 클럭 신호를 게이트 구동 회로(20)로 출력하며; 이 중, 제2 클럭 신호는 제3 레벨 신호와 제4 레벨 신호를 포함하며, 제3 레벨 신호와 제4 레벨 신호의 레벨은 고저가 상이하며;
제어 회로(10)는 제1 스위치 유닛(11)과 제2 스위치 유닛(12)을 포함하며, 제1 스위치 유닛(11)은 제2 스위치 유닛(12)에 접속되며;
제1 스위치 유닛(11)은 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호에 따라 제3 레벨 신호를 게이트 구동 회로(20)로 출력하며;
제2 스위치 유닛(12)은 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호에 따라 제4 레벨 신호를 게이트 구동 회로(20)로 출력한다.
이 중, 도 1은 제어 회로와 게이트 구동 회로 사이의 접속관계, 제어 회로의 입출력 신호 및 게이트 구동 회로의 입력신호를 예시적으로 나타낸 것에 한하며; 도 2는 도 1에 기반하여 제어 회로가 포함하는 제1 스위치 유닛과 제2 스위치 유닛, 및 제1 스위치 유닛과 제2 스위치 유닛의 입출력 신호를 예시적으로 도시한 것이다.
실제 응용에 있어서, 제어 회로는 다수 트랜지스터, 비교기, 로직 게이트, 저항, 커패시터 또는 인덕터 등과 같은 전자 소자를 포함할 수 있으며; 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호는 타이밍 컨트롤러(Timer Control Register,TCON) 또는 시스템 온 칩(System on Chip, SOC)에 의해 제어 회로에 입력될 수 있으며; 제어 회로는 제1 레벨 신호 및 제2 레벨 신호에 따라 제1 클럭 신호에 대한 위상변위를 구현할 수 있으며, 위상변위에 의해 획득된 제2 클럭 신호와 제1 클럭 신호의 위상차 범위는 0° 내지 180°일 수 있으며. 제2 클럭 신호와 제1 클럭 신호 사이의 위상차는 제1 클럭 신호와 제2 클럭 신호의 타이밍에 의해 결정될 수 있으며; 제1 클럭 신호와 제2 클럭 신호는 게이트 구동 회로에 출력되어 행 구동 신호를 출력하도록 게이트 구동 회로를 제어하여 디스플레이 패널의 게이트를 한행씩 스캔하도록 사용될 수 있으며; 상세하게는, 1개의 디스플레이 패널은 적어도 하나의 제어 회로를 포함할 수 있으며, 제어 회로의 수량은 상기 디스플레이 패널에 의해 사용되는 클럭 신호의 수량에 의해 확정되며, 각 제어 회로는 각 제1 클럭 신호에 일일이 대응되며, n번째 제어 회로는 n번째 제1 클럭 신호를 수신하고, n번째 제1 클럭 신호에 대한 위상변위를 통해 얻은 n번째 제1 클럭 신호에 대응되는 n번째 제2 클럭 신호를 얻으며; 각 제어 회로를 위상변위하여 얻은 제2 클럭 신호를 게이트 구동 회로로 출력한 후, 게이트 구동 회로는 실제 필요에 따라 임의 수량의 행 구동 신호 출력을 제어하여, 디스플레이 패널의 게이트를 한행씩 스캔하며, n개의 제1클럭신호를 사용하여 게이트 구동 회로에 입력하는 경우에 비해, 제어 회로를 통해 n개의 제1 클럭 신호에 일일이 대응되는 n개의 제2 클럭 신호를 생성한 후, n개의 제1 클럭 신호와 n개의 제2 클럭 신호 총 2n개의 클럭 신호를 사용하여 게이트 구동 회로에 입력할 수 있으며, 단일 클럭 신호는 다수의 게이트 구동 회로에 입력될 수 있어, 클럭 신호의 수량이 증가되면, 단일 클럭 신호는 입력할 게이트 구동 회로의 수량을 감소시켜, 단일 클럭 신호의 부하를 감소시킬 수 있고, 클럭 신호의 생성에 사용되는 클럭 발생기의 수량을 감소시킬 수 있어, 디스플레이 패널의 생산 원가를 절감시켜 준다. 여기서, n은 0보다 큰 정수이며, 디스플레이 패널의 실제 필요에 따라 제어 회로의 수량을 설정할 수 있다.
도 3은 게이트 구동 회로(20)에 접속된 제1 제어 회로(101), 제2 제어 회로(102) 내지 제n 제어 회로(103)의 예시적인 구조 개략도를 도시한다.
실제 응용에 있어서, 제어 회로는 다수의 스위치 유닛을 포함할 수 있으며, 각 스위치 유닛은 제1 클럭 신호의 레벨 고저에 따라 해당 스위치 유닛이 레벨 신호를 출력하는지 여부를 제어할 수 있으며, 구체적으로, 제어 회로는 제1 스위치 유닛과 제2 스위치 유닛을 포함할 수 있으며, 이 중, 제1 스위치 유닛은 제1 클럭 신호에 따라 제3 레벨 신호의 출력을 제어하는 데 사용되며, 제2 스위치 유닛은 제1 클럭 신호에 따라 제4 레벨 신호의 출력을 제어하는 데 사용된다. 예를 들어, 제1 클럭 신호가 하이 레벨인 경우, 제1 스위치 유닛은 제3 레벨 신호를 제어하여 출력을 정지하고, 제2 스위치 유닛은 제4 레벨 신호를 제어하여 출력을 시작할 수 있으며, 제1 클럭 신호가 로우 레벨인 경우, 제1 스위치 유닛은 제3 레벨 신호를 제어하여 출력을 시작할 수 있으며, 제2 스위치 유닛은 제4 레벨 신호를 제어하여 출력을 중지할 수 있다. 이 경우, 디스플레이 패널이 작동 상태로 들어간 후, 제3 레벨 신호와 제4 레벨 신호의 레벨이 상이하다는 점에 유의해야 한다. 구체적으로, 제3 레벨 신호가 하이 레벨일 경우, 제4 레벨 신호는 로우 레벨이며, 또는 제3 레벨 신호가 로우 레벨일 경우, 제4 레벨 신호는 하이 레벨이다. 따라서, 제1 스위치 유닛에 의해 출력되는 제3 레벨 신호와 제2 스위치 유닛에 의해 출력되는 제4 레벨 신호를 정합시켜, 중단없이 연속적인 제2 클럭 신호를 얻을 수 있다.
일 실시예에서, 상기 제1 레벨 신호는 하이 레벨 신호이고, 상기 제2 레벨 신호는 로우 레벨 신호이다.
일 실시예에서, 제1 스위치 유닛(11)은 상기 제1 클럭 신호가 로우 레벨일 때, 상기 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호에 따라 상기 게이트 구동 회로(20)를 도통시키고 해당 회로로 제3 레벨 신호를 출력하는 데에도 사용되며,상기 제3 레벨 신호는 하이 레벨이며; 또한, 상기 제1 클럭 신호가 하이 레벨일 경우, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 게이트 구동 회로(20)를 차단하여 해당 회로에 대한 제3 레벨 신호 출력을 중단하는 데에도 사용되며;
제2 스위치 유닛(12)은 제1 클럭 신호가 하이 레벨일 경우, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 상기 게이트 구동 회로(20)를 도통시켜 해당 회로로 제4 레벨 신호를 출력하는 데에도 사용되며, 상기 제4 레벨 신호는 로우 레벨이며; 또한, 상기 제1 클럭 신호가 로우 레벨일 경우, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 게이트 구동 회로(20)를 차단하고 해당 회로에 대한 제4 레벨 신호 출력을 중단하는 데에도 사용된다.
실제 응용에 있어서, 제어 회로가 작동 상태로 진입한 후, 제1 클럭 신호가 로우 레벨일 경우, 제1 스위치 유닛은 게이트 구동 회로를 도통하면서 제3 레벨 신호를 해당 회로로 출력하며, 이 경우, 제3 레벨 신호는 하이 레벨이며, 제2 스위치 유닛은 게이트 구동 회로를 차단하고 제4 레벨 신호를 해당 회로로 출력하는 것을 정지하며, 이 경우, 제4 레벨 신호는 출력되지 않기에, 제2 클럭 신호는 하이 레벨이며; 제1 클럭 신호가 하이 레벨일 경우, 제1 스위치 유닛은 상기 게이트 구동 회로를 차단하고 제3 레벨 신호를 해당 회로로 출력하는 것을 정지하며, 이 경우, 제3 레벨 신호는 출력되지 않기에, 제2 스위치 유닛은 게이트 구동 회로를 도통하면서 제4 레벨 신호를 해당 회로로 출력하며, 이 경우, 제4 레벨 신호는 로우 레벨이기에, 제2 클럭 신호는 로우 레벨에 있어, 제1 클럭 신호에 대한 위상변위를 구현하게 되고, 위상변위를 통해 얻은 제2 클럭 신호와 제1 클럭 신호의 위상차는 90°이다.
도 4에 도시된 바와 같이, 일 실시예에서, 도2 대응된 실시예에 기반하여, 상기 제1 스위치 유닛(11)은 제1 전자 스위치(111), 제2 전자 스위치(112), 제3 전자 스위치(113), 제4 전자 스위치(114), 제5 전자 스위치(115) 및 제1 캐패시터(116)를 포함하며;
상기 제1 전자 스위치(111)의 드레인은 상기 제2 전자 스위치(112)의 게이트와 접속되며, 상기 제1 전자 스위치(111)의 게이트와 소스는 상기 제1 클럭 신호를 수신하는 데 사용되며;
상기 제2 전자 스위치(112)의 드레인은 상기 제4 전자 스위치(114)의 소스와 접속되며, 상기 제2 전자 스위치(112)의 소스는 상기 제1 레벨 신호를 수신하는 데 사용된다.
상기 제3 전자 스위치(113)의 드레인은 상기 제5 전자 스위치(115)의 소스 및 제4 전자 스위치(114)의 게이트에 각각 접속되며, 상기 제3 전자 스위치(113)의 소스는 상기 제1 레벨 신호를 수신하는 데 사용되며;
상기 제1 커패시터(116)의 제1극은 상기 제1 전자 스위치(111)의 드레인 및 상기 제2 전자 스위치(112)의 게이트에 각각 접속되고, 상기 제5 전자 스위치(115)의 드레인은 상기 제2 레벨 신호를 수신하는 데 사용되며;
상기 제3 전자 스위치(113)의 게이트, 상기 제5 전자 스위치(115)의 드레인, 상기 제4 전자 스위치(114)의 드레인 및 상기 제1 캐패시터(116)의 제2극은 각각 상기 제2 스위치 유닛과 전기적으로 접속된다.
실제 응용에 있어서, 제1 전자 스위치 내지 제5 전자 스위치는 전자 스위칭 기능을 갖는 임의 부재 또는 회로, 예를 들어, 트라이오드 또는 금속산화물 반도체 전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor, MOSFET), 구체적으로, 박막 전계효과 트랜지스터(Thin Film Transistor，TFT)일 수 있으며; 제1 커패시터는 세라믹 커패시터, 알루미늄 전해 커패시터, 운모 커패시터, 종이 유전 커패시터, 탄탈 니오븀 전해 커패시터 또는 필름 커패시터와 같은 상이한 종류의 커패시터일 수 있으며, 제1 커패시터의 유형 및 용량값은 실제 필요에 따라 선택될 수 있다.
도 5에 도시된 바와 같이, 일 실시예에서, 도 4에 대응된 실시예에 기반하여, 제2 스위치 유닛(12)은 제6 전자 스위치(121), 제7 전자 스위치(122) 및 제8 전자 스위치(123)를 포함한다.
상기 제6 전자 스위치(121)의 드레인은 상기 제3 전자 스위치의 게이트 및 상기 제7 전자 스위치(122) 소스에 각각 접속되며, 상기 제6 전자 스위치(121)의 게이트 및 소스는 상기 제1 레벨 신호를 수신하는 데 사용된다.
상기 제7 전자 스위치(122)의 드레인은 상기 제5 전자 스위치의 드레인 및 상기 제8 전자 스위치(123)의 소스에 각각 접속되며, 상기 제7 전자 스위치(122)의 게이트는 상기 제1 클럭 신호를 수신하는 데 사용되며, 상기 제7 전자 스위치(122)의 드레인은 상기 제2 레벨 신호를 수신하는 데 사용된다.
상기 제8 전자 스위치(123)의 드레인은 제5 전자 스위치의 드레인 및 제1 커패시터의 제2극에 각각 접속되며, 상기 제8 전자 스위치(123)의 게이트는 상기 제1 클럭 신호를 수신하는 데 사용된다.
실제 응용에 있어서, 제6 전자 스위치로부터 제8 전자 스위치까지의 부재 유형 및 상기 제1 전자 스위치로부터 제5 전자 스위치까지의 부재 유형은 일치하며, 여기서 설명을 반복하지 아니한다.
도 6은 제1 클럭 신호, 제2 전자 스위치의 게이트 레벨, 제2 전자 스위치의 드레인 레벨, 제4 전자 스위치의 게이트 레벨, 제3 레벨 신호, 제4 레벨 신호 및 제2 클럭 신호의 타이밍 다이어그램을 예시적으로 나타낸다.
실제 응용에 있어서, 제1 레벨 신호는 항상 하이 레벨 신호를 출력하고, 제2 레벨 신호는 항상 로우 레벨 신호를 출력하며, 제1 클럭 신호는 주기성 클럭 신호이며, 제1 클럭 신호의 인접한 상승 에지 및 하강 에지 간의 위상차는 90°이며; 제어 회로가 작동 상태로 진입하기 전에 준비 상태를 거쳐야 하며; 제1 시간대 내로 제어 회로는 제1 준비 상태로 진입하고, 제1 클럭 신호는 로우 레벨을 수신하기에, 제1 전자 스위치는 제1 시간대 동안 차단되고, 제1 전자 스위치의 드레인 레벨은 로우 레벨이 되어, 제2 전자 스위치의 게이트 레벨도 로우 레벨이 되게 하며, 제2 전자 스위치가 차단되면, 제2 전자 스위치의 드레인 레벨이 로우 레벨로 되어, 제4 전자 스위치의 소스 레벨도 로우 레벨이 되며; 제6 전자 스위치의 게이트와 소스 모두는 제1 레벨 신호를 수신하여, 제6 전자 스위치가 도통되고 드레인 레벨이 하이 레벨이 되어, 제3 전자 스위치의 게이트 레벨도 하이 레벨이 되게 하며, 제3 전자 스위치가 도통되고, 제3 전자 스위치의 소스는 제1 레벨 신호를 수신하므로, 제3 전자 스위치의 드레인 레벨이 하이 레벨이 되어, 제4 전자 스위치의 게이트 레벨도 하이 레벨이 되게 하며, 제4 전자 스위치를 도통 시키며, 제4 전자 스위치의 소스 레벨이 로우 레벨인 이유로, 제4 전자 스위치의 드레인 레벨도 로우 레벨이 되며, 제4 전자 스위치의 드레인 레벨은 제3 레벨 신호이므로, 제3 레벨 신호는 로우 레벨이 되며; 제1 클럭 신호가 로우 레벨을 입력하기 때문에, 제5 전자 스위치, 제7 전자 스위치 및 제8 전자 스위치는 제1 시간대 동안 차단되며, 제8 전자 스위치는 제4 레벨 신호를 출력하지 않으며; 제3 레벨 신호는 로우 레벨이고, 제4 레벨 신호는 출력되지 않으므로 제2 클럭 신호는 로우 레벨이 된다. 제1 준비 상태에서는 제3 레벨 신호와 제4 레벨 신호의 전압 크기는 상이하다는 점에 유의해야 한다. 구체적으로, 제3 레벨 신호는 로우 레벨일 수 있고, 로우 레벨은 구체적으로 -3V, -5V, -6V 또는 -8V일 수 있으며, 제4 레벨 신호의 전압은 0V일 수 있으며; 본 발명의 실시예는 로우 레벨 및 하이 레벨의 특정 전압 값에 대하여 그 어떤 제한도 하지 않는다.
실제 응용에 있어서, 제2 시간대 동안 제어 회로는 제2 준비 상태로 진입하고, 제1 클럭 신호는 제1 시간대의 로우 레벨에서 하이 레벨 입력으로 변경되기에, 제2 시간대 동안, 제1 전자 스위치는 도통되고 드레인 레벨이 하이 레벨로 되어, 제2 전자 스위치의 게이트 레벨이 하이 레벨이 되고, 제2 전자 스위치가 도통되며, 제2 전자 스위치의 소스는 제1 레벨 신호를 수신하므로, 제2 전자 스위치의 드레인 레벨은 하이 레벨이 되며; 제7 전자 스위치의 게이트는 하이 레벨의 제1 클럭 신호를 수신하여 도통되며, 제6 전자 스위치의 드레인이 출력한 하이 레벨은 제7 전자 스위치 및 제2 레벨 신호를 경과하여 방출될 수 있으므로, 제3 전자 스위치의 게이트 레벨은 하이 레벨에서 로우 레벨로 내려가며, 제3 전자 스위치가 차단되고, 또한, 제5 전자 스위치의 게이트는 하이 레벨의 제1 클럭 신호를 수신하여 도통되기에, 제5 전자 스위치의 소스 부위의 하이 레벨은 제5 전자 스위치 및 제2 레벨 신호를 경과하여 방출되고, 제3 전자 스위치의 차단과 함께, 제5 전자 스위치의 소스 레벨이 하이 레벨에서 로우 레벨로 내려가면, 제4 전자 스위치의 게이트 레벨은 하이 레벨에서 로우 레벨로 내려가고, 제4 전자 스위치는 차단되고, 제3 레벨 신호의 출력을 정지하며; 제8 전자 스위치의 게이트는 하이 레벨의 제1 클럭 신호를 수신하여 제8 전자 스위치가 도통되게 하며, 제8 전자 스위치의 소스는 제2 레벨 신호를 수신하여 로우 레벨이 되면, 제8 전자 스위치의 드레인 레벨은 로우 레벨이 되어, 제4 레벨 신호도 로우 레벨이 되며; 제3 레벨 신호가 출력을 정지하므로, 제4 레벨 신호는 로우 레벨이 되어, 제2 클럭 신호도 로우 레벨이 된다.
실제 응용에 있어서, 제3 시간대는 제2 클럭 신호가 하이 레벨을 출력하는 시간대이며, 제어 회로는 제1 작동 상태로 진입하며, 제1 클럭 신호는 제2 시간대의 하이 레벨 입력에서 로우 레벨 입력으로 변경되며, 따라서, 제1 전자 스위치는 제3 시간대 동안 차단되며, 단, 제2 전자 스위치의 게이트 부위 전압이 부동 상태에 있어, 제2 전자 스위치의 게이트 부위 전압은 제1 전압으로 가정하여, 제2 전자 스위치의 게이트 레벨은 여전히 하이 레벨이며, 제2 전자 스위치가 도통되며, 제2 전자 스위치의 드레인 레벨이 제2 시간대 동안의 제2 전자 스위치의 드레인 레벨과 일치하게 모두 하이 레벨이며, 제3 전자 스위치의 도통 상태는 상기 제1 시간대 동안의 제3 전자 스위치의 도통 상태와 일치하며, 이와 관련하여 이 부분에서 반복 설명하지 않으며, 제1 클럭 신호가 로우 레벨로 입력되기 때문에, 제5 전자 스위치의 게이트 레벨도 로우 레벨이며, 제5 전자 스위치가 차단되면, 제4 전자 스위치의 게이트 레벨은 하이 레벨이 되며,제4 전자 스위치의 소스 레벨은 하이 레벨이 되어, 제3 레벨 신호도 하이 레벨이 되며; 제1 클럭 신호가 로우 레벨을 입력하기에, 제7 전자 스위치와 제8 전자 스위치의 게이트 레벨도 로우 레벨이며, 제7 전자 스위치가 차단되고, 제8 전자 스위치가 차단되면서 제4 레벨 신호 출력을 중단하며; 제3 레벨 신호는 하이 레벨이므로, 제4 레벨 신호는 출력을 정지하게 되기에, 제2 클럭 신호는 하이 레벨이고; 이 외에, 제3 레벨 신호는 하이 레벨이고, 제2 전자 스위치 게이트 부위의 전압은 부동 상태에 있으며, 제1 커패시터의 커플링 작용에 의해 제2 전자 스위치 게이트 부위의 제1 전압은 제2 전압으로 상승하게 되며, 제1 전압의 전압값은 제1 클럭 신호가 하이 레벨을 입력할 때의 전압값에 의해 확정되며, 제2 전압의 전압값은 제1 클럭 신호에 의해 하이 레벨을 출력할 때의 전압값과 제1 커패시터의 커플링 작용에 의해 확정된다.
실제 응용에 있어서, 제4 시간대는 제2 클럭 신호가 로우 레벨을 출력하는 시간대이며, 제어 회로는 제2 준비 상태로 진입하고, 제1 클럭 신호는 제3 시간대의 로우 레벨 입력에서 하이 레벨 입력으로 변경되기에, 제4 시간대 동안, 제1 전자 스위치는 도통되고, 제2 전자 스위치 게이트 부위 전압은 부동 상태가 해제되며, 제2 전자 스위치 게이트 부위의 전압은 제2 전압에서 제1 전압으로 복구되며, 제2 전자 스위치가 도통되며, 제4 시간대 동안의 제2 전자 스위치의 드레인 레벨과 제3 시간대 동안의 제2 전자 스위치의 드레인 레벨은 일치하게 하이 레벨이 되며; 제7 전자 스위치의 게이트는 하이 레벨의 제1 클럭 신호를 수신하여 제7 전자 스위치를 도통하며, 제6 전자 스위치의 드레인이 출력한 하이 레벨은 제7 전자 스위치 및 제2 레벨 신호를 경과하여 방출되어, 제3 전자 스위치의 게이트 레벨은 하이 레벨에서 로우 레벨로 내려가며, 제3 전자 스위치가 차단되고, 또한, 제5 전자 스위치의 게이트는 하이 레벨의 제1 클럭 신호를 수신하여 도통되기에, 제5 전자 스위치의 소스 부위의 하이 레벨은 제5 전자 스위치 및 제2 레벨 신호를 경과하여 방출되고, 제3 전자 스위치의 차단과 함께, 제5 전자 스위치의 소스 레벨이 하이 레벨에서 로우 레벨로 내려가면, 제4 전자 스위치의 게이트 레벨은 하이 레벨에서 로우 레벨로 내려가고, 제4 전자 스위치는 차단되고, 제3 레벨 신호의 출력을 정지하며; 제8 전자 스위치의 게이트는 하이 레벨의 제1 클럭 신호를 수신하여 도통되며, 제8 전자 스위치의 소스는 제2 레벨 신호를 수신하여 로우 레벨이 되면, 제8 전자 스위치의 드레인 레벨은 로우 레벨이 되어, 제4 레벨 신호도 로우 레벨이 되며; 제3 레벨 신호가 출력을 정지하므로, 제4 레벨 신호는 로우 레벨이 되어, 제2 클럭 신호도 로우 레벨이 된다.
실제 응용에 있어서, 제어 회로는 제1 시간대와 제2 시간대에 준비 과정을 완료한 후, 제1 클럭 신호의 레벨 변화에 따라 제어 회로의 작동 상태가 변화하며, 구체적으로, 제1 클럭 신호가 로우 레벨일 경우, 제어 회로의 작동 상태는 상기 제3 시간대의 제1 작동 상태와 일치하며, 제1 클럭 신호는 하이 레벨일 경우, 제어 회로의 작동 상태는 상기 제4 시간대의 제2 작동 상태와 일치하여, 제어 회로에 의해 출력되는 제2 클럭 신호와 제1 클럭 신호의 위상차는 90°로 되며, 클럭 신호에 대한 위상변위를 구현하여, 단일 클럭 신호의 부하를 감소시키고, 디스플레이 패널에 있는 클럭 발생기 수량을 감소시키고, 디스플레이 패널의 생산원가를 절감할 수 있다.
도 7에 도시된 바와 같이, 일 실시예에서, 도 1에 대응된 실시예에 기반하여, 제어 회로(10)는:
제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 제1 클럭 신호가 하이 레벨일 경우, 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호에 따라 게이트 구동 회로(20)를 도통시켜 제5 레벨 신호를 해당 회로로 출력하며, 제5 레벨 신호는 하이 레벨이며; 또한, 제1 클럭 신호가 로우 레벨일 경우, 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호에 따라, 게이트 구동 회로(20)를 도통시키고 제5 레벨 신호를 해당 회로로 출력하는 데에도 사용되며, 제5 레벨 신호는 로우 레벨인 제3 스위치 유닛(13)과;
제3 스위치 유닛(13)과 연결되어, 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 제1 클럭 신호가 하이 레벨일 경우, 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호에 따라 게이트 구동 회로(20)를 도통 시키고 제6 레벨 신호를 해당 회로로 출력하며, 제6 레벨 신호는 로우 레벨이며; 또한, 제1 클럭 신호가 로우 레벨일 경우, 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호에 따라, 회로 차단 및 제6 레벨 신호 출력을 중단하는 데에도 사용되는 제4 스위치 유닛(14)을 포함한다.
이 중, 제2 클럭 신호는 제5 레벨 신호 및 제6 레벨 신호를 포함한다.
실제 응용에 있어서, 제어 회로가 작동 상태로 진입한 후, 제1 클럭 신호가 로우 레벨일 경우, 제3 스위치 유닛은 게이트 구동 회로를 도통하면서 제5 레벨 신호를 해당 회로로 출력하며, 이 경우, 제5 레벨 신호는 하이 레벨이며, 제4 스위치 유닛은 게이트 구동 회로를 차단하고 제6 레벨 신호를 해당 회로로 출력하는 것을 정지하며, 이 경우, 제6 레벨 신호는 출력되지 않기에, 제2 클럭 신호는 하이 레벨이며; 제1 클럭 신호가 하이 레벨일 경우, 제3 스위치 유닛은 상기 게이트 구동 회로를 도통하면서 상기 제5 레벨 신호를 해당 회로로 출력하며, 이 경우, 제5 레벨 신호는 로우 레벨이며, 제4 스위치 유닛은 상기 게이트 구동 회로를 도통하면서 제6 레벨 신호를 해당 회로로 출력하며, 이 경우, 제6 레벨 신호는 로우 레벨이기에, 제2 클럭 신호는 로우 레벨에 있어, 제1 클럭 신호에 대한 위상변위를 구현하게 되고, 위상변위를 통해 얻은 제2 클럭 신호와 제1 클럭 신호의 위상차는 90°이다.
도 8에 도시된 바와 같이, 일 실시예에서, 도7 대응된 실시예에 기반하여, 제3 스위치 유닛(13)은 제9 전자 스위치(131), 제10 전자 스위치(132), 제11 전자 스위치(133), 제12 전자 스위치(134), 제13 전자 스위치(135), 제2 캐패시터(136) 및 제3 캐패시터(137)를 포함하며;
제9 전자 스위치(131)의 드레인은 제10 전자 스위치(132)의 게이트, 제13 전자 스위치(135)의 소스 및 제2 커패시터(136)의 제1 극에 각각 접속되며, 제9 전자 스위치(131)의 소스는 제1 레벨 신호를 수신하는 데 사용되며;
제10 전자 스위치(132)의 드레인은 제2 커패시터(136)의 제2극 및 제12 전자 스위치(134)의 소스에 접속되며, 제10 전자 스위치(132)의 소스는 제1 레벨 신호를 수신하는 데 사용되며;
제11 전자 스위치(133)의 게이트와 소스는 제1 클럭 신호를 수신하는 데 사용되며;
제12 전자 스위치(134)의 게이트는 제3 커패시터(137)의 제1극 및 제11 전자 스위치(133)의 드레인에 각각 접속되며;
제13 전자 스위치(135)의 게이트는 제1 클럭 신호를 수신하는 데 사용되며;
제9 전자 스위치(131)의 게이트, 제12 전자 스위치(134)의 드레인, 제13 전자 스위치(135)의 드레인 및 제3 캐패시터(137)의 제2극은 각각 상기 제4 스위치 유닛과 전기적으로 접속된다.
실제 응용에 있어서, 제9 전자 스위치로부터 제13 전자 스위치까지의 부재 유형 및 상기 제1 전자 스위치로부터 제5 전자 스위치까지의 부재 유형은 일치하며, 또한, 제2 캐패시터 및 제3 커패시터의 유형은 상기 제1 캐패시터의 유형과 일치하며, 여기서 설명을 반복하지 아니하며, 제2 캐패시터와 제3 캐패시터의 용량값 크기는 실제 수요에 따라 설정할 수 있다.
도 9에 도시된 바와 같이, 일 실시예에서, 도 8에 대응된 실시예에 기반하여, 제4 스위치 유닛(14)은 제14 전자 스위치(141), 제15 전자 스위치(142) 및 제16 전자 스위치(143)를 포함하며;
제14 전자 스위치(141)의 드레인은 제9 전자 스위치의 게이트 및 제15 전자 스위치(142) 소스에 접속되며, 제14 전자 스위치(141)의 게이트 및 소스는 제1 레벨 신호를 수신하는 데 사용되며;
제15 전자 스위치(142)의 드레인은 제13 전자 스위치의 드레인 및 제16 전자 스위치(143)의 소스에 각각 접속되며, 제15 전자 스위치(142)의 게이트는 제1 클럭 신호를 수신하는 데 사용되며, 제15자 스위치(142)의 드레인은 제2 레벨 신호를 수신하는 데 사용되며;
제16 전자 스위치(143)의 드레인은 제12 전자 스위치의 드레인 및 제3 커패시터의 제2극에 각각 접속되며, 제16 전자 스위치(143)의 게이트는 제1 클럭 신호를 수신하는 데 사용된다.
실제 응용에 있어서, 제14 전자 스위치로부터 제16 전자 스위치까지의 부재 유형 및 상기 제1 전자 스위치로부터 제5 전자 스위치까지의 부재 유형은 일치하며, 여기서 설명을 반복하지 아니한다.
도 10은 제1 클럭 신호, 제10 전자 스위치의 게이트 레벨, 제10 전자 스위치의 드레인 레벨, 제12 전자 스위치의 게이트 레벨, 제5 레벨 신호, 제6 레벨 신호 및 제2 클럭 신호의 타이밍 다이어그램을 예시적으로 나타낸다.
실제 응용에 있어서, 제1 레벨 신호는 항상 하이 레벨 신호를 출력하고, 제2 레벨 신호는 항상 로우 레벨 신호를 출력하며, 제1 클럭 신호는 주기성 클럭 신호이며, 제1 클럭 신호의 인접한 상승 에지 및 하강 에지 간의 위상차는 90°이며; 제14 전자 스위치의 게이트와 소스는 항상 제1 레벨 신호를 수신하기 때문에, 제14 전자 스위치의 드레인 레벨은 항상 하이 레벨이며; 제어 회로가 작동 상태로 진입하기 전에 준비 상태를 거쳐야 하며; 제5 시간대 내로 제어 회로는 제1 준비 상태로 진입하고, 제1 클럭 신호는 로우 레벨을 입력하여, 제11 전자 스위치, 제13 전자 스위치, 제15 전자 스위치 및 제16 전자 스위치는 차단되고; 제14 전자 스위치 드레인의 하이 레벨은 제9 전자 스위치의 게이트로 출력되어, 제9 전자 스위치가 도통되고, 제9 전자 스위치의 소스는 제1 레벨 신호를 수신하여, 제9 전자 스위치의 드레인 레벨도 하이 레벨이 되어, 제10 전자 스위치의 게이트 레벨도 하이 레벨이 되며, 제10 전자 스위치가 도통되고, 제10 전자 스위치의 드레인 레벨은 하이 레벨이 되며; 제11전자 스위치가 차단되면 제12 전자 스위치의 게이트 레벨이 로우 레벨이 되고, 제12 전자 스위치가 차단되며, 제12 전자 스위치의 드레인 레벨은 제5 레벨 신호가 되어, 제12 전자 스위치는 제5 레벨 신호를 출력하지 않으며; 제16 전자 스위치가 차단되고, 제16전자 드레인 레벨은 제6 레벨 신호가 되어, 제16 전자 스위치는 제6 레벨 신호를 출력하지 않으며; 제5 레벨 신호와 제6 레벨 신호 모두를 출력하지 않기에 제2 클럭 신호는 로우 레벨이 된다.
실제 응용에 있어서, 제어 회로는 제6시간대 내로 제2 준비 상태로 진입하고, 제1클럭 신호는 제5시간대의 로우 레벨 입력에서 하이 레벨 입력으로 변환되며, 제15 전자 스위치의 게이트는 하이 레벨의 제1클럭 신호를 수신하기에, 제15 전자 스위치는 도통되고, 제14 전자 스위치의 드레인이 출력한 하이 레벨은 제15 전자 스위치, 제2 레벨 신호를 경과하여 방출되어, 제9 전자 스위치의 게이트 레벨을 하이 레벨에서 로우 레벨로 낮춰 주고, 제9 전자 스위치를 차단하며, 또한, 제13 전자 스위치의 게이트가 하이 레벨의 제1클럭 신호를 수신하기 때문에, 제13 전자 스위치가 도통되고, 제13 전자 스위치의 소스 부위의 하이 레벨은 제13 전자 스위치, 제2 레벨 신호를 경과하여 방출되고, 제9 전자 스위치의 차단과 함께 제10 전자 스위치의 게이트 레벨을 하이 레벨에서 로우 레벨로 낮춰주고, 제10 전자 스위치가 차단되고, 제10 전자 스위치의 드레인 부위의 전압은 제2커패시터의 커플링 작용에 의해 저하되므로, 제10 전자 스위치의 드레인 전압은 로우 레벨이 되며; 제1클럭신호가 하이 레벨이기 때문에, 제11 전자 스위치가 도통되고, 제12 전자 스위치의 게이트 레벨이 하이 레벨이 되며, 제12 전자 스위치는 도통되고, 제12 전자 스위치의 드레인 레벨은 로우 레벨이 되어 제5 레벨 신호가 로우 레벨이 되며; 제1 클럭 신호가 하이 레벨이기 때문에, 제16 전자 스위치는 도통되고, 제16 전자 스위치의 소스는 제2레벨 신호를 수신하므로, 제16 전자 스위치의 드레인 레벨은 로우 레벨이 되고, 따라서 제6 레벨 신호는 로우 레벨이 되며; 제5 레벨 신호와 제6 레벨 신호 모두가 로우 레벨이므로 제2 클럭 신호는 로우 레벨이 된다.
실제 응용에 있어서, 제7시간대는 제2 클럭 신호가 하이 레벨을 출력하는 시간대로, 제어 회로는 제1작동 상태로 진입하고, 제1클럭 신호는 제6시간대의 하이 레벨 입력에서 로우 레벨로 입력으로 변환되기 때문에 제15 전자 스위치가 차단되고, 제9 전자 스위치가 도통되며, 이 경우 제10 전자 스위치의 게이트 레벨은 하이 레벨이 되며, 제10 전자 스위치가 도통되며, 제10 전자 스위치의 소스가 제1 레벨 신호를 수신하기 때문에, 제10 전자 스위치의 드레인 레벨은 하이 레벨이 되고, 제3커페시터의 커플링 작용으로 제10 전자 스위치의 게이트 부위 전압은 진일보로 높아지며, 제10 전자 스위치의 도통은 보다 충분하게 진행되며; 제1클럭 신호는 로우 레벨을 입력이기 때문에, 제11 전자 스위치는 차단되지만, 제12 전자 스위치 게이트 부위의 전압은 부동 상태이며, 이 경우의 제12 전자 스위치 게이트 부위의 전압을 제3 전압이라고 가정하여, 제12 전자 스위치의 게이트 레벨은 여전히 하이 레벨이고, 제12 전자 스위치는 도통되고, 제12 전자 스위치의 드레인 레벨은 하이 레벨이므로, 제5 레벨 신호는 하이 레벨이 되며; 제1클럭 신호가 로우 레벨이기 때문에, 제13 전자 스위치, 제15 전자 스위치, 제16 전자 스위치가 차단되고, 제16 전자 스위치의 차단에 의해, 제6 레벨 신호의 출력이 정지되며; 제5 레벨 신호는 하이 레벨이기 때문에, 제6 레벨 신호는 출력을 정지하고 제2 클럭 신호는 하이 레벨이 되며; 또한, 제5 레벨 신호가 하이 레벨이고, 제12 전자 스위치 게이트 부위의 전압이 부동 상태이기 때문에, 이 경우의 제12 전자 스위치 게이트 부위 전압은 제3 전압이며, 제3 커페시터의 커플링 작용으로 제12 전자 스위치 게이트 부위의 전압은 제4 전압까지 상승하여, 제12 전자 스위치가 보다 충분하게 도통되며, 제3 전압의 전압값은 제1 클럭 신호가 하이 레벨을 출력할 때의 전압값에 의해 확정되고, 제4 전압의 전압값은 제1 클럭 신호가 하이 레벨을 출력할 때의 전압값, 제1 레벨 신호의 전압값 및 제3 커패시터의 커플링 작용에 의해 확정된다.
실제 응용에 있어서, 제8 시간대는 제2 클럭 신호가 로우 레벨을 출력하는 시간대로, 제어 회로는 제2 작동 상태에 있으며, 제어 회로의 제2 작동 상태와 상기 제어 회로의 제1 준비 상태는 일치하므로, 이 부분에서 더 이상 설명을 반복하지 않으며, 양자의 차이점이라면, 제1 클럭 신호가 하이 레벨을 입력하기 때문에, 제11 전자 스위치는 도통되고, 제12 전자 스위치의 게이트 부위 전압은 부동 상태를 해제하고, 제12 전자 스위치의 게이트 부위 전압은 제4 전압에서 제3 전압으로 복구된다.
실제 응용에 있어서, 제어 회로는 제5 시간대와 제6 시간대의 준비 과정을 완료한 후, 제1 클럭 신호의 레벨 변화에 따라 제어 회로의 작동 상태가 변화하며, 구체적으로, 제1 클럭 신호가 로우 레벨일 경우, 제어 회로의 작동 상태는 상기 제7 시간대의 제1 작동 상태와 일치하며, 제1 클럭 신호는 하이 레벨일 경우, 제어 회로의 작동 상태는 상기 제4 시간대의 제2 작동 상태와 일치하여, 제어 회로에 의해 출력되는 제2 클럭 신호와 제1 클럭 신호의 위상차는 90°로 되며, 제1 스위치 유닛과 제2 스위치 유닛으로 구성된 제어 회로에 비해, 제3 스위치 유닛과 제4 스위치 유닛으로 구성된 제어 회로는 제1 작동 상태에서 제3 스위치 유닛을 보다 충분히 온 해주어 위상변위에 의한 클럭 신호 출력의 안정성을 보장할 수 있다.
본 발명의 실시예는 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되는 디스플레이 패널 제어 회로를 제공하며, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 상기 제1 클럭 신호에 대한 위상변위를 통해 획득한 제2 클럭 신호를 게이트 구동 회로로 출력하여, 클럭 신호의 위상변위를 구현하여 단일 클럭 신호의 부하를 감소시키고, 디스플레이 패널에 있는 클럭 발생기의 수량을 줄여주고, 디스플레이 패널의 생산 원가를 줄일 수 있다.
도 11에 도시된 바와 같이, 본 발명의 실시예는 디스플레이 장치(1)를 더 제공하며, 디스플레이 장치(1)는 디스플레이 패널(2) 및 제어 유닛(3)을 포함하며, 이 중, 제어 유닛(3)은 상기 각 제어 회로를 포함한다.
제어 유닛은 스토리지, 프로세서 및 스토리지에 저장되어 프로세서 상에서 실행 가능한 컴퓨터 프로그램을 포함하며, 프로세서가 컴퓨터 프로그램을 실행할 때 상기 각 디스플레이 패널의 제어 회로 실시예에 기재된 기능을 구현한다.
실제 응용에 있어서, 프로세서는 타이밍 컨트롤러(Timer Control Register, TCON) 또는 시스템 온 칩(System on Chip,SOC) 또는 중앙 처리 장치(Central Processing Unit, CPU)일 수 있으며, 해당 프로세서는 다른 범용 프로세서, 디지털 신호 프로세서(Digital Signal Processor, DSP), 주문형 집적회로(Application Specific Integrated Circuit，ASIC),필드 프로그래머블 게이트 어레이(Field-Programmable Gate Array, FPGA) 또는 기타 프로그래머블 로직 소자, 이산 게이트 또는 트랜지스터 로직 소자, 이산 하드웨어 그룹웨어 등일 수 있다. 범용 프로세서는 마이크로프로세서 또는 임의 통상적인 프로세서 등일 수 있다.
실제 응용에 있어서, 스토리지는 일부 실시예에서 단말 장비의 내부 저장 유닛, 예를 들어 단말 장비의 하드 디스크 또는 메모리일 수 있다. 다른 일부 실시예에서 스토리지는 단말 장비에 장착된 외부 저장 장치 예를 들어, 단말 장비에 장착된 플러그인 하드 디스크, 스마트 미디어 카드(Smart Media Card, SMC), 보안 디지털(Secure Digital, SD) 카드, 플래시 카드(Flash Card) 등일 수도 있다. 진일보로, 스토리지는 단말 장비의 내부 저장 유닛을 포함할 수 있고, 외부 저장 장치도 포함할 수 있다. 스토리지는 운영 체제, 애플리케이션, 부트 로더(BootLoader), 데이터 및 컴퓨터 프로그램 코드와 같은 기타 프로그램 등을 저장하는 데 사용된다. 스토리지는 이미 출력되었거나 출력하게 될 데이터를 일시적으로 저장하는 데 사용될 수도 있다.
상기 실시예는 단지 본 발명의 기술 방안을 설명하기 위함이고, 이를 한정하려는 의도가 아님에 유의하여야 한다; 전술한 실시예를 참조하여 본 발명을 상세히 설명하였지만, 본 분야의 통상의 지식을 가진 기술자라면: 전술한 각 실시예에 기재된 기술방안은 수정하거나 이 중에 있는 기술적 특징 중 일부에 대해 동등한 교체를 수행할 수 있으며; 이와 같은 수정 또는 교체에 따른 해당 기술 방안은 본 발명의 각 실시예에 기재된 기술방안의 요지와 범위를 본질적으로 초과하지 않으며, 전부 본 발명의 보호 범위 내에 듬은 자명하다.
Claims (15)
- 디스플레이 패널 제어 회로에 있어서,
상기 제어 회로는 제1 클럭 신호, 제1 레벨 신호 및 제2 레벨 신호를 수신하는 데 사용되며, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 상기 제1 클럭 신호를 위상변위시켜 제2 클럭 신호를 얻어 게이트 구동 회로로 출력하며; 이 중, 상기 제2 클럭 신호는 제3 레벨 신호와 제4 레벨 신호를 포함하며, 상기 제3 레벨 신호와 상기 제4 레벨 신호의 레벨은 고저가 상이하며;
상기 제어 회로는 제1 스위치 유닛과 제2 스위치 유닛을 포함하며, 상기 제1 스위치 유닛은 상기 제2 스위치 유닛에 접속되며;
상기 제1 스위치 유닛은, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호를 수신하고, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 제3 레벨 신호를 상기 게이트 구동 회로로 출력하는 데 사용되며;
상기 제2 스위치 유닛은, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호를 수신하고, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 제4 레벨 신호를 상기 게이트 구동 회로로 출력하는 데 사용되는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제1 스위치 유닛은, 상기 제1 클럭 신호가 로우 레벨일 때, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 상기 게이트 구동 회로를 도통시키고 제3 레벨 신호를 해당 회로로 출력하는 데에도 사용되며,상기 제3 레벨 신호는 하이 레벨인 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제1 스위치 유닛은, 상기 제1 클럭 신호가 하이 레벨일 경우, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 상기 게이트 구동 회로를 차단하고 해당 회로에 대한 상기 제3 레벨 신호 출력을 중단하는 데에도 사용하는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제2 스위치 유닛은, 상기 제1 클럭 신호가 하이 레벨일 경우, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 상기 게이트 구동 회로를 도통시켜 해당 회로로 제4 레벨 신호를 출력하는 데에도 사용되고 상기 제4 레벨 신호는 로우 레벨인 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제2 스위치 유닛은, 상기 제1 클럭 신호가 로우 레벨일 경우, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 상기 게이트 구동 회로를 차단하고 해당 회로에 대한 상기 제4 레벨 신호 출력을 중단하는 데에도 사용하는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제1 스위치 유닛은 제1 전자 스위치, 제2 전자 스위치, 제3 전자 스위치, 제4 전자 스위치, 제5 전자 스위치 및 제1 커패시터를 포함하며;
상기 제1 전자 스위치의 드레인은 상기 제2 전자 스위치의 게이트와 접속되며, 상기 제1 전자 스위치의 게이트와 소스는 상기 제1 클럭 신호를 수신하는 데 사용되며;
상기 제2 전자 스위치의 드레인은 상기 제4 전자 스위치의 소스와 접속되며, 상기 제2 전자 스위치의 소스는 상기 제1 레벨 신호를 수신하는 데 사용되며;
상기 제3 전자 스위치의 드레인은 상기 제5 전자 스위치의 소스 및 제4 전자 스위치의 게이트에 각각 접속되며, 상기 제3 전자 스위치의 소스는 상기 제1 레벨 신호를 수신하는 데 사용되며;
상기 제1 커패시터의 제1극은 상기 제1 전자 스위치의 드레인 및 상기 제2 전자 스위치의 게이트에 각각 접속되고, 상기 제5 전자 스위치의 드레인은 상기 제2 레벨 신호를 수신하는 데 사용되며;
상기 제3 전자 스위치의 게이트, 상기 제5 전자 스위치의 드레인, 상기 제4 전자 스위치의 드레인 및 상기 제1 커패시터의 제2극은 각각 상기 제2 스위치 유닛과 전기적으로 접속되는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제6항에 있어서,
상기 제2 스위치 유닛은 제6 전자 스위치, 제7 전자 스위치 및 제8 전자 스위치를 포함하며;
상기 제6 전자 스위치의 드레인은 상기 제3 전자 스위치의 게이트 및 상기 제7 전자 스위치 소스에 각각 접속되며, 상기 제6 전자 스위치의 게이트 및 소스는 상기 제1 레벨 신호를 수신하는 데 사용되며;
상기 제7 전자 스위치의 드레인은 상기 제5 전자 스위치의 드레인 및 상기 제8 전자 스위치의 소스에 각각 접속되며, 상기 제7 전자 스위치의 게이트는 상기 제1 클럭 신호를 수신하는 데 사용되며, 상기 제7 전자 스위치의 드레인은 상기 제2 레벨 신호를 수신하는 데 사용되며;
상기 제8 전자 스위치의 드레인은 상기 제5 전자 스위치의 드레인 및 상기 제1 커패시터의 제2극과 각각 접속되며, 상기 제8 전자 스위치의 게이트는 상기 제1 클럭 신호를 수신하는 데 사용되는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제어 회로는:
상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호를 수신하는 제3 스위치 유닛을 더 포함하고,
상기 제1 클럭 신호가 하이 레벨인 경우, 상기 제3 스위치 유닛은 도통되고 상기 제1 클럭 신호, 상기 제1 레벨 신호, 및 상기 제2 레벨 신호에 기초하여 제5 레벨 신호를 상기 게이트 구동 회로로 출력하고, 상기 제5 레벨 신호는 하이 레벨이고,
상기 제1 클럭 신호가 로우 레벨인 경우, 상기 제3 스위치 유닛은 도통되고 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 기초하여 상기 제5 레벨 신호를 상기 게이트 구동 회로로 출력하고, 상기 제5 레벨 신호는 로우 레벨인,
디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제어 회로는: 제3 스위치 유닛과 연결되어, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호를 수신하는 데 사용되며, 상기 제1 클럭 신호가 하이 레벨일 경우, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라 상기 게이트 구동 회로를 도통 시키고 제6 레벨 신호를 해당 회로로 출력하며, 상기 제6 레벨 신호는 로우 레벨이며; 또한, 제1 클럭 신호가 로우 레벨일 경우, 상기 제1 클럭 신호, 상기 제1 레벨 신호 및 상기 제2 레벨 신호에 따라, 회로 차단 및 상기 제6 레벨 신호 출력을 중단하는 데에도 사용하는 제4 스위치 유닛을 포함하며;
이 중, 상기 제2 클럭 신호는 제5 레벨 신호 및 제6 레벨 신호를 포함하는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제8항에 있어서,
상기 제3 스위치 유닛은 제9 전자 스위치, 제10 전자 스위치, 제11 전자 스위치, 제12 전자 스위치, 제13 전자 스위치, 제2 커패시터 및 제3 커패시터를 포함하며;
상기 제9 전자 스위치의 드레인은 상기 제10 전자 스위치의 게이트,상기 제13 전자 스위치의 소스 및 상기 제2 커패시터의 제1 극에 각각 접속되며, 제9 전자 스위치의 소스는 상기 제1 레벨 신호를 수신하는 데 사용되며;
상기 제10 전자 스위치의 드레인은 상기 제2 커패시터의 제2극 및 제12 전자 스위치의 소스에 접속되며, 상기 제10 전자 스위치의 소스는 상기 제1 레벨 신호를 수신하는 데 사용되며;
상기 제11 전자 스위치의 드레인과 소스는 상기 제1 클럭 신호를 수신하는 데 사용되며;
상기 제12 전자 스위치의 게이트는 상기 제3 커패시터의 제1극 및 상기 제11 전자 스위치의 드레인에 각각 접속하며;
상기 제13 전자 스위치의 게이트는 상기 제1 클럭 신호를 수신하는 데 사용되며;
상기 제9 전자 스위치의 게이트, 상기 제12 전자 스위치의 드레인, 상기 제13 전자 스위치의 드레인 및 상기 제3 커패시터의 제2극은 각각 제4 스위치 유닛과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제10항에 있어서,
상기 제4 스위치 유닛은 제14 전자 스위치, 제15 전자 스위치 및 제16 전자 스위치를 포함하며;
상기 제14 전자 스위치의 드레인은 상기 제9 전자 스위치의 게이트 및 상기 제15 전자 스위치 소스에 각각 접속되며, 상기 제14 전자 스위치의 게이트 및 소스는 상기 제1 레벨 신호를 수신하는 데 사용되며;
상기 제15 전자 스위치의 드레인은 상기 제13 전자 스위치의 드레인 및 제16 전자 스위치의 소스에 각각 접속되며, 상기 제15 전자 스위치의 게이트는 상기 제1 클럭 신호를 수신하는 데 사용되며, 상기 제15 전자 스위치의 드레인은 상기 제2 레벨 신호를 수신하는 데 사용되며;
상기 제16 전자 스위치의 드레인은 상기 제12 전자 스위치의 드레인 및 상기 제3 커패시터의 제2극과 각각 접속되며, 상기 제16 전자 스위치의 게이트는 상기 제1 클럭 신호를 수신하는 데 사용되는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제1 레벨 신호는 하이 레벨 신호이고, 상기 제2 레벨 신호는 로우 레벨 신호인 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제2 클럭 신호와 상기 제1 클럭 신호의 위상차 범위는 0°내지 180°인 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 제1항에 있어서,
상기 제어 회로는 상기 제1 레벨 신호 및 상기 제2 레벨 신호의 타이밍에 따라 상기 제2 클럭 신호와 상기 제1 클럭 신호의 위상차를 확정하는 것을 특징으로 하는 디스플레이 패널 제어 회로.
- 디스플레이 장치에 있어서,
이 중에는:
디스플레이 패널;
및 제어 유닛을 포함하며, 이 중, 상기 제어 유닛은 청구항 제1항에 기재된 제어 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110876023.9A CN113570998B (zh) | 2021-07-30 | 2021-07-30 | 显示面板的控制电路和显示装置 |
| CN202110876023.9 | 2021-07-30 | ||
| PCT/CN2022/097860 WO2023005443A1 (zh) | 2021-07-30 | 2022-06-09 | 显示面板的控制电路和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230019251A KR20230019251A (ko) | 2023-02-07 |
| KR102612204B1 true KR102612204B1 (ko) | 2023-12-11 |
Family
ID=78169773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227042045A KR102612204B1 (ko) | 2021-07-30 | 2022-06-09 | 디스플레이 패널 제어 회로 및 디스플레이 장치 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP4379702A1 (ko) |
| JP (1) | JP2023538714A (ko) |
| KR (1) | KR102612204B1 (ko) |
| CN (1) | CN113570998B (ko) |
| WO (1) | WO2023005443A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113570998B (zh) * | 2021-07-30 | 2022-05-10 | 惠科股份有限公司 | 显示面板的控制电路和显示装置 |
| CN114203124B (zh) * | 2021-11-30 | 2023-03-17 | 重庆惠科金渝光电科技有限公司 | 栅极驱动方法、栅极驱动电路及显示器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101232051B1 (ko) * | 2006-06-29 | 2013-02-12 | 엘지디스플레이 주식회사 | 게이트 펄스 변조신호 발생회로 |
| KR101547565B1 (ko) * | 2008-10-08 | 2015-09-07 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| KR20110077868A (ko) * | 2009-12-30 | 2011-07-07 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치 |
| US8604858B2 (en) * | 2011-02-22 | 2013-12-10 | Lg Display Co., Ltd. | Gate driving circuit |
| KR102025858B1 (ko) * | 2012-10-17 | 2019-09-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN103475341B (zh) * | 2013-09-16 | 2016-06-08 | 北京京东方光电科技有限公司 | 时钟信号生成方法及生成电路、栅极驱动电路 |
| US8829944B1 (en) * | 2013-09-30 | 2014-09-09 | Lattice Semiconductor Corporation | Dynamic power supply switching for clocking signals |
| KR102148475B1 (ko) * | 2013-12-13 | 2020-10-14 | 엘지디스플레이 주식회사 | 표시장치용 구동회로 및 이의 구동방법 |
| CN104810004A (zh) * | 2015-05-25 | 2015-07-29 | 合肥京东方光电科技有限公司 | 时钟信号生成电路、栅极驱动电路、显示面板及显示装置 |
| CN104851402B (zh) * | 2015-05-27 | 2017-03-15 | 深圳市华星光电技术有限公司 | 一种多相位时钟产生电路及液晶显示面板 |
| KR102381627B1 (ko) * | 2015-09-18 | 2022-03-31 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR102522115B1 (ko) * | 2016-09-28 | 2023-04-14 | 주식회사 엘엑스세미콘 | 게이트구동회로, 레벨시프터 및 표시장치 |
| CN106710561B (zh) * | 2017-03-08 | 2019-09-17 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅线集成驱动电路及显示装置 |
| CN107393491B (zh) * | 2017-07-18 | 2018-08-14 | 深圳市华星光电半导体显示技术有限公司 | 时钟信号输出电路及液晶显示装置 |
| CN109427277B (zh) * | 2017-08-31 | 2020-11-03 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
| KR102654591B1 (ko) * | 2018-08-03 | 2024-04-05 | 삼성디스플레이 주식회사 | 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치 |
| KR102649600B1 (ko) * | 2020-01-17 | 2024-03-22 | 삼성디스플레이 주식회사 | 클럭 생성기 및 이를 포함하는 표시 장치 |
| CN113570998B (zh) * | 2021-07-30 | 2022-05-10 | 惠科股份有限公司 | 显示面板的控制电路和显示装置 |
-
2021
- 2021-07-30 CN CN202110876023.9A patent/CN113570998B/zh active Active
-
2022
- 2022-06-09 WO PCT/CN2022/097860 patent/WO2023005443A1/zh active Application Filing
- 2022-06-09 EP EP22813391.4A patent/EP4379702A1/en active Pending
- 2022-06-09 JP JP2022576403A patent/JP2023538714A/ja active Pending
- 2022-06-09 KR KR1020227042045A patent/KR102612204B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP4379702A1 (en) | 2024-06-05 |
| KR20230019251A (ko) | 2023-02-07 |
| WO2023005443A1 (zh) | 2023-02-02 |
| CN113570998A (zh) | 2021-10-29 |
| JP2023538714A (ja) | 2023-09-11 |
| CN113570998B (zh) | 2022-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102612204B1 (ko) | 디스플레이 패널 제어 회로 및 디스플레이 장치 | |
| US20180182300A1 (en) | Shift register unit, gate driver circuit and display device | |
| US8098791B2 (en) | Shift register | |
| US9818339B2 (en) | Shift register unit and method of driving the same, gate scanning circuit | |
| US20160328045A1 (en) | Shift register, driving method, gate driving circuit and display device | |
| CN105118463B (zh) | 一种goa电路及液晶显示器 | |
| US7446748B2 (en) | Driving circuit including shift register and flat panel display device using the same | |
| WO2014173025A1 (zh) | 移位寄存器单元、栅极驱动电路与显示器件 | |
| US20180181227A1 (en) | Touch circuit, touch panel and display apparatus | |
| US10255843B2 (en) | Scan driving circuit and flat display device thereof | |
| US20180211628A1 (en) | Gate drive circuit | |
| CN108831385A (zh) | 扫描驱动电路、显示装置和驱动方法 | |
| CN110909661A (zh) | 指纹识别显示面板及指纹识别显示装置 | |
| CN108492763A (zh) | 一种移位寄存器、驱动电路及驱动方法、显示装置 | |
| US10432183B2 (en) | Clock generation circuit having deskew function and semiconductor integrated circuit device including same | |
| US10847237B2 (en) | Driving circuit, display device and driving method | |
| US7446564B2 (en) | Level shifter | |
| US7898558B2 (en) | Gate driving circuit and driving circuit unit thereof | |
| US11322187B2 (en) | Protection circuit for memory in display panel and display panel | |
| US20190005914A1 (en) | Scanning circuit, display device and method for driving scanning circuit | |
| US10565935B2 (en) | Scan driving circuit for OLED and display panel | |
| US20100118011A1 (en) | Display system | |
| US11978377B2 (en) | Driving circuit and driving device for display panel | |
| US10121432B2 (en) | Shift register and display device | |
| CN109979405B (zh) | 时序控制电路以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |