KR102148475B1

KR102148475B1 - 표시장치용 구동회로 및 이의 구동방법

Info

Publication number: KR102148475B1
Application number: KR1020130155664A
Authority: KR
Inventors: 윤성준; 최동근
Original assignee: 엘지디스플레이 주식회사
Priority date: 2013-12-13
Filing date: 2013-12-13
Publication date: 2020-10-14
Also published as: KR20150069356A

Abstract

본 발명은 타이밍 컨트롤러와 전원제어집적회로간의 신호전송라인의 수를 줄일 수 있는 표시장치용 구동회로 및 이의 구동방법에 관한 것으로, 서로 다른 출력 타이밍을 갖는 온-클럭펄스와 오프-클럭펄스를 생성하고, 이들을 프레임의 표시 기간 중에 출력하는 타이밍 컨트롤러; 및, 상기 온-클럭펄스에 맞춰 액티브 전압으로 천이하고 상기 오프-클럭펄스에 맞춰 비액티브 전압으로 천이하는 게이트 클럭펄스를 생성하는 게이트제어신호생성부를 포함함을 특징으로 한다.

Description

표시장치용 구동회로 및 이의 구동방법{DRIVING CIRCUIT AND METHOD FOR DRIVING THE SAME}

본 발명은 표시장치용 구동회로에 관한 것으로, 특히 타이밍 컨트롤러와 전원제어집적회로간의 신호전송라인의 수를 줄일 수 있는 표시장치용 구동회로 및 이의 구동방법에 대한 것이다.

게이트 드라이버는 전원제어집적회로를 통해 타이밍 컨트롤러로부터의 게이트구동신호들을 공급받는다.

종래의 전원제어집적회로는 타이밍 컨트롤러로부터 타이밍에 맞춰 출력된 게이트구동신호들을 단순히 레벨 변환하여 게이트 드라이버로 제공하는 역할을 한다. 이로 인해 타이밍 컨트롤러는 모든 게이트구동신호들을 직접 생성하여 전원제어집적회로로 공급해야 하는 바, 이 때문에 타이밍 컨트롤러와 전원제어집적회로 사이에 많은 수의 신호전송라인들이 설치될 수밖에 없다. 예를 들어, 8상의 게이트 클럭펄스, 제 1 교류전압, 제 2 교류전압, 그리고 그 8상의 게이트 클럭펄스의 변조를 위한 4개의 변조 클럭펄스들을 전원제어집적회로로 공급하기 위해서는, 타이밍 컨트롤러와 전원제어집적회로간에 총 15개의 전송라인들이 필요하다.

따라서, 종래와 같은 구조에서는, 인쇄회로기판의 공간이 협소할 경우 신호전송라인들의 패터닝에 어려움이 있으며, 또한 신호전송라인들의 수가 많아질수록 그들간의 간격도 좁아지게 되어 신호 간섭 문제가 발생한다.

본 발명은 상술된 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 4개의 신호전송라인들만으로도, 게이트 드라이버의 동작에 필요한 모든 신호들을 전원제어집적회로로 공급할 수 있는 표시장치용 구동회로 및 이의 구동방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 구동회로는, 서로 다른 출력 타이밍을 갖는 온-클럭펄스와 오프-클럭펄스를 생성하고, 이들을 프레임의 표시 기간 중에 출력하는 타이밍 컨트롤러; 및, 상기 온-클럭펄스에 맞춰 액티브 전압으로 천이하고 상기 오프-클럭펄스에 맞춰 비액티브 전압으로 천이하는 게이트 클럭펄스를 생성하는 게이트제어신호생성부를 포함함을 특징으로 한다.

상기 타이밍 컨트롤러는, 오프-클럭펄스에 포함된 임펄스들 중 마지막 번째 임펄스가 발생된 이후에 교류제어펄스를 더 출력하며; 상기 게이트제어신호생성부는, 제 1 교류전압과 제 2 교류전압이 서로 상반된 전압을 갖도록, 상기 타이밍 컨트롤러로부터의 교류제어펄스에 따라 상기 제 1 및 제 2 교류전압의 레벨을 반전시키는 동작을 더 수행함을 특징으로 한다.

상기 교류제어펄스는 상기 프레임의 블랭크 기간 중에 출력됨을 특징으로 한다.

상기 게이트제어신호생성부는, 상기 교류제어펄스의 폴링에지 시점에 맞춰 상기 제 2 교류제어전압의 레벨을 하이논리레벨에서 로우논리레벨로 반전시키고; 그리고, 상기 교류제어펄스의 라이징에지 시점에 맞춰 상기 제 1 교류제어전압의 로우논리레벨에서 하이논리레벨로 반전시킴을 특징으로 한다.

상기 타이밍 컨트롤러는, 게이트 더미펄스들의 액티브 시점, 상기 온-클럭펄스에 포함된 임펄스들 중 첫 번째 임펄스의 액티브 시점, 그리고 게이트 스타트펄스의 비액티브 시점을 제어하기 위한 제 1 제어펄스를 생성하고, 이를 상기 프레임의 블랭크 기간 및 표시 기간 중에 걸쳐 출력하는 동작; 상기 게이트 더미펄스들의 액티브 시점과, 그리고 상기 게이트 더미펄스들 중 가장 긴 펄스폭을 갖는 게이트 더미펄스의 비액티브 시점을 제어하는 제 2 제어펄스를 생성하고, 이를 상기 프레임의 블랭크 기간 중에 출력하는 동작; 상기 게이트 더미펄스들의 액티브 시점과, 상기 게이트 더미펄스들 중 가장 짧은 펄스폭을 갖는 게이트 더미펄스의 비액티브 시점을 제어하는 제 3 제어펄스를 생성하고, 이를 상기 프레임의 블랭크 기간 중에 출력하는 동작; 상기 가장 넓은 폭을 갖는 게이트 더미펄스와 가장 짧은 폭을 갖는 게이트 더미펄스를 제외한 나머지 게이트 더미펄스들의 비액티브 시점을 제어하기 위한 제 4 제어펄스를 생성하고, 이를 상기 프레임의 블랭크 기간 중에 출력하는 동작; 그리고, 상기 게이트 스타트펄스의 액티브 시점 및 비액티브 시점을 제어하기 위한 제 5 제어펄스를 생성하고, 상기 온-클럭펄스의 첫 번째 임펄스의 액티브 시점 보다 앞선 상기 프레임의 표시 기간 중에 상기 제 5 제어펄스를 출력하는 동작을 더 수행함을 특징으로 한다.

상기 게이트제어신호생성부는 상기 타이밍 컨트롤러로부터 출력된 상기 제 2 내지 제 5 제어펄스를 더 공급받으며; 상기 제 2 제어펄스와 온-클럭펄스는, 동일한 신호전송라인을 통해, 상기 타이밍 컨트롤러로부터 상기 게이트제어신호생성부로 공급되고; 그리고, 상기 제 3 내지 제 5 제어펄스와 오프-클럭펄스는, 동일한 신호전송라인을 통해, 상기 타이밍 컨트롤러로부터 상기 게이트제어신호생성부로 공급됨을 특징으로 한다.

상기 제 1 내지 제 3 제어펄스의 각 액티브 시점이 동일한 것을 특징으로 한다.

상기 게이트제어신호생성부로부터 게이트 클럭펄스를 공급받고 이의 레벨을 쉬프트하여 출력하는 레벨 쉬프터; 및, 상기 레벨 쉬프터로부터의 게이트 클럭펄스를 이용하여 게이트 신호를 생성하는 게이트 드라이버를 더 포함함을 특징으로 한다.

상기 레벨 쉬프터는 상기 타이밍 컨트롤러로부터 온-클럭펄스 및 오프-클럭펄스를 더 공급받으며; 그리고, 상기 온-클럭펄스의 액티브 구간에 위치한 상기 게이트 클럭펄스의 진폭을 단계별로 증가시키고, 상기 오프-클럭펄스의 액티브 구간에 대응되는 상기 게이트 클럭펄스의 진폭을 단계별로 감소시키는 동작을 더 수행함을 특징으로 한다.

또한 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 구동회로의 구동방법은, 서로 다른 출력 타이밍을 갖는 온-클럭펄스와 오프-클럭펄스를 생성하고, 이들을 프레임의 표시 기간 중에 출력하는 단계; 상기 온-클럭펄스에 맞춰 액티브 전압으로 천이하고 상기 오프-클럭펄스에 맞춰 비액티브 전압으로 천이하는 게이트 클럭펄스를 생성하는 단계를 포함함을 특징으로 한다.

상기 오프-클럭펄스에 포함된 임펄스들 중 마지막 번째 임펄스가 발생된 이후에 교류제어펄스를 출력하는 단계를 더 포함하며; 상기 교류제어펄스는 제 1 교류전압과 제 2 교류전압이 서로 상반된 전압을 갖도록, 상기 제 1 및 제 2 교류제어전압의 레벨을 반전하도록 지시하는 신호인 것을 특징으로 한다.

상기 교류제어펄스의 액티브 시점에 맞춰 상기 제 2 교류전압의 레벨을 하이논리레벨에서 로우논리레벨로 반전시키는 단계; 및, 상기 교류제어펄스의 비액티브 시점에 맞춰 상기 제 1 교류전압의 레벨을 로우논리레벨에서 하이논리레벨로 반전시키는 단계를 더 포함함을 특징으로 한다.

게이트 더미펄스들의 액티브 시점, 상기 온-클럭펄스에 포함된 임펄스들 중 첫 번째 임펄스의 액티브 시점, 그리고 게이트 스타트펄스의 비액티브 시점을 제어하기 위한 제 1 제어펄스를 생성하고, 이를 상기 프레임의 블랭크 기간 및 표시 기간 중에 걸쳐 출력하는 단계; 상기 게이트 더미펄스들의 액티브 시점과, 그리고 상기 게이트 더미펄스들 중 가장 긴 펄스폭을 갖는 게이트 더미펄스의 비액티브 시점을 제어하는 제 2 제어펄스를 생성하고, 이를 상기 프레임의 블랭크 기간 중에 출력하는 단계; 상기 게이트 더미펄스들의 액티브 시점과, 상기 게이트 더미펄스들 중 가장 짧은 펄스폭을 갖는 게이트 더미펄스의 비액티브 시점을 제어하는 제 3 제어펄스를 생성하고, 이를 상기 프레임의 블랭크 기간 중에 출력하는 단계; 상기 가장 넓은 폭을 갖는 게이트 더미펄스와 가장 짧은 폭을 갖는 게이트 더미펄스를 제외한 나머지 게이트 더미펄스들의 비액티브 시점을 제어하기 위한 제 4 제어펄스를 생성하고, 이를 상기 프레임의 블랭크 기간 중에 출력하는 단계; 및, 상기 게이트 스타트펄스의 액티브 시점 및 비액티브 시점을 제어하기 위한 제 5 제어펄스를 생성하고, 상기 온-클럭펄스의 첫 번째 임펄스의 액티브 시점 보다 앞선 상기 프레임의 표시 기간 중에 상기 제 5 제어펄스를 출력하는 단계를 더 포함함을 특징으로 한다.

상기 제 2 제어펄스와 온-클럭펄스가 동일한 신호전송라인을 통해 전송되며; 그리고, 상기 제 3 내지 제 5 제어펄스와 오프-클럭펄스가 동일한 신호전송라인을 통해 전송됨을 특징으로 한다.

상기 게이트 클럭펄스의 레벨을 쉬프트하여 출력하는 단계; 및, 레벨 쉬프트된 게이트 클럭펄스를 이용하여 게이트 신호를 생성하는 단계를 더 포함함을 특징으로 한다.

상기 온-클럭펄스의 액티브 구간에 위치한 상기 게이트 클럭펄스의 진폭을 단계별로 증가시키는 단계; 및, 상기 오프-클럭펄스의 액티브 구간에 대응되는 상기 게이트 클럭펄스의 진폭을 단계별로 감소시키는 단계를 더 포함함을 특징으로 한다.

본 발명에 따른 표시장치용 구동회로 및 이의 구동방법에는 다음과 같은 효과가 있다.

첫째, 4개의 신호전송라인들만으로도 게이트 드라이버의 동작에 필요한 모든 신호들이 전원제어집적회로로 공급될 수 있으므로, 사용되는 총 신호전송라인들의 폭을 줄일 수 있다.

둘째, 타이밍 컨트롤러 및 전원제어집적회로의 핀 수를 줄일 수 있어, 타이밍 컨트롤러 및 전원제어집적회로의 제조 비용도 줄일 수 있다.

셋째, 신호전송라인들의 간격을 넓게 할 수 있으므로, 라인간 신호 간섭을 최소화할 수 있다.

도 1은 본 발명의 실시예에 따른 구동회로를 구비한 표시장치의 블록 구성도
도 2는 도 1의 타이밍 컨트롤러와 게이트제어부간의 접속 관계를 나타낸 도면
도 3은 게이트제어부의 구체적인 구성을 나타낸 블록 구성도
도 4는 온-클럭펄스, 오프-클럭펄스 및 교류제어펄스를 이용하여 게이트 클럭펄스들을 생성하는 방법을 설명하기 위한 도면
도 5는 도 4에서의 제 1 게이트 클럭펄스의 생성 방법을 설명하기 위한 도면
도 6은 도 4에서의 제 1 교류전압 및 제 2 교류전압의 생성 방법을 설명하기 위한 도면
도 7은 도 4의 게이트 스타트펄스 및 점선으로 표시된 게이트 더미펄스들의 생성 방법을 설명하기 위한 도면
도 8은 레벨 쉬프터의 구성을 설명하기 위한 도면

도 1은 본 발명의 실시예에 따른 구동회로를 구비한 표시장치의 블록 구성도이다.

본 발명의 실시예에 따른 표시장치는, 도 1에 도시된 바와 같이, 표시부(DSP), 데이터 드라이버(DD), 게이트 드라이버(GD), 타이밍 컨트롤러(TC), 전원제어집적회로(PMIC)를 포함하는 바, 여기서 데이터 드라이버(DD), 게이트 드라이버(GD), 타이밍 컨트롤러(TC) 및 전원제어집적회로(PMIC)는 표시부(DSP)에 영상이 표시되도록 그 표시부(DSP)를 구동하는 표시장치용 구동회로이다. 이 열거된 구성요소들에 대하여 구체적으로 설명하면 다음과 같다.

표시부(DSP)는 다수의 화소(PXL)들과, 이들 화소(PXL)들이 화상을 표시하는데 필요한 각종 신호들을 전송하기 위한 i개의 데이터 라인들(DL1 내지 DLi)과 j개의 게이트 라인들(GL1 내지 GLj)을 포함한다. 여기서, i 및 j는 자연수이다.

화소(PXL)들은 매트릭스(matrix) 형태로 표시부(DSP)에 배치되어 있다. 표시부의 각 수평라인에는 i개의 화소(PXL)들이 배열되어 있다. 이 화소(PXL)들은 적색 영상을 표시하는 적색 화소(R), 녹색 영상을 표시하는 녹색 화소(G) 및 청색 영상을 표시하는 청색 화소(B)로 구분된다. 이때, 동일 게이트 라인에 접속되며 서로 인접하여 위치한 3개의 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 하나의 단위 화소를 이룬다. 이 단위 화소는 적색 영상, 녹색 영상 및 청색 영상을 혼합하여 하나의 단위 영상을 표시한다.

타이밍 컨트롤러(TC)는 시스템으로부터 수평동기신호(Hsync), 수직동기신호(Vsync), 도트-클럭신호(d-clk) 및 영상 데이터(img_data)들을 공급받는다. 그리고, 입력된 수평동기신호(Hsync), 수직동기신호(Vsync), 및 도트-클럭신호(d-clk)를 이용하여 데이터 제어신호(dcs) 및 게이트 제어신호(gcs)를 발생한다.

데이터 제어신호(dcs)는 소스클럭펄스신호(source clock pulse signal), 소스스타트펄스신호(source start pulse signal), 소스아웃풋인에이블신호(source output enable signal) 및 극성반전제어신호를 포함한다. 이 데이터 제어신호(dcs)는 데이터 드라이버(DD)로 공급된다.

게이트 제어신호(gcs)는 제 1 내지 제 5 제어펄스, 온-클럭펄스, 오프-클럭펄스 및 교류제어펄스를 포함한다. 이 게이트 제어신호(gcs)는 전원제어집적회로(PMIC)에 입력되어, 그 전원제어집적회로(PMIC)가 게이트 드라이버(GD)의 구동에 필요한 게이트구동신호들을 생성하도록 지시한다.

게이트 드라이버(GD)는 게이트 제어신호(gcs)에 의해 발생된 게이트구동신호들을 이용하여 게이트 신호들을 생성하고, 이들을 다수의 게이트 라인들(GL1 내지 GLj)로 순차적으로 공급함으로써 그 게이트 라인들(GL1 내지 GLj)을 구동한다. 여기서, 이 게이트 드라이버(GD)는 표시패널에 내장된 방식, 즉, 게이트-인-패널(Gate-In-Panel) 방식의 드라이버가 될 수 있다. 이와 같은 경우, 이 게이트 드라이버(GD)는 그 표시패널의 비표시부에 형성된다.

데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터의 데이터 제어신호(dcs)에 따라 영상 데이터들(타이밍 컨트롤러로부터의 영상 데이터들)을 샘플링한 후에, 매 수평기간(Horizontal Time : 1H, 2H, ...)마다 한 수평라인에 해당하는 샘플링 영상 데이터들을 래치하고 래치된 한 수평라인의 영상 데이터들을 데이터 라인들(DL1 내지 DLj)로 공급한다. 이때, 이 데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터의 영상 데이터를, 전원제어집적회로(PMIC)로부터 공급되는 감마기준전압들을 이용하여 아날로그 데이터 신호로 변환하여 데이터 라인들(DL1 내지 DLj)로 공급한다.

전원제어집적회로(PMIC)는 표시부(DSP), 게이트 드라이버(GD) 및 데이터 드라이버(DD)에 필요한 각종 구동신호들을 생성한다. 예를 들어, 이 전원제어집적회로(PMIC)는 시스템(도시되지 않은)의 전원으로부터 제공되는 입력전압(Vin)을 승압 또는 강압하여 디지털 논리 전압, 기준전압, 공통전압, 감마기준전압, 게이트하이전압, 게이트로우전압 등을 생성한다. 여기서, 기준전압은 데이터의 최상한 계조나 최하한 계조에 해당하는 전압으로 사용될 수 있으며, 감마기준전압은 데이터의 중간 계조들에 해당하는 전압으로 사용될 수 있으며, 게이트하이전압은 게이트 신호의 하이논리전압으로 사용될 수 있으며, 그리고 게이트로우전압은 그 게이트 신호의 로우논리전압으로 사용될 수 있다. 여기서, 전원제어집적회로(PMIC)는 내부에 게이트제어부(GC)를 포함하는 바, 이 게이트제어부(GC)는 타이밍 컨트롤러(TC)로부터 제공된 게이트 제어신호(gcs)를 이용하여 게이트 드라이버(GD)에 필요한 게이트구동신호들을 생성한다.

여기서, 도 2를 참조하여 타이밍 컨트롤러와 게이트제어부(GC)간의 접속 관계를 설명하면 다음과 같다.

도 2는 도 1의 타이밍 컨트롤러(TC)와 게이트제어부(GC)간의 접속 관계를 나타낸 도면이다.

도 2에 도시된 바와 같이, 게이트 제어신호(gcs)는 제 1 내지 제 5 제어펄스(CP1 내지 CP5), 온-클럭펄스(on-CLK), 오프-클럭펄스(off-CLK) 및 교류제어펄스(ACCP)를 포함한다. 여기서, 타이밍 컨트롤러(TC)와 게이트제어부(GC)는 제 1 내지 제 4 신호전송라인들(SL1 내지 SL4)을 통해 서로 접속되어 있는 바, 이 신호전송라인들(SL1 내지 SL4)을 통해 타이밍 컨트롤러(TC)로부터의 게이트 제어신호(gcs)가 게이트제어부(GC)로 공급된다. 구체적으로, 제 1 제어펄스(CP1)는 제 1 신호전송라인(SL1)을 통해, 그리고 제 2 제어펄스(CP2) 및 온-클럭펄스(on-CLK)는 제 2 신호전송라인(SL2)을 통해, 그리고 제 3 내지 제 5 제어펄스(CP3 내지 CP5)와 오프-클럭펄스(off-CLK)는 제 3 신호전송라인(SL3)을 통해, 그리고 교류제어펄스(ACCP)는 제 4 신호전송라인(SL4)을 통해, 각각 타이밍 컨트롤러(TC)로부터 게이트제어부(GC)로 전송된다.

게이트제어부(GC)는, 그 제 1 내지 제 5 제어펄스(CP1 내지 CP5), 온-클럭펄스(on-CLK), 오프-클럭펄스(off-CLK) 및 교류제어펄스(ACCP)를 이용하여, 게이트 드라이버(GD)의 동작에 필요한 게이트구동신호들을 생성한다. 예를 들어, 이 게이트 제어부(GC)는, 위의 열거된 신호들(CP1 내지 CP5, on-CLK, off-CLK, ACCP)을 이용하여, 게이트 스타트펄스(Vst) 및 다수의 게이트 클럭펄스들(G-CLK1 내지 G-CLK8)을 생성한다. 한편, 게이트 드라이버(GD)의 구성에 따라, 이 게이트제어부(GC)는, 예를 들어, 다수의 게이트 더미펄스들(DM1 내지 DM8), 제 1 교류전압(PVDD_O) 및 제 2 교류전압(PVDD_E)을 더 생성할 수 있다.

이와 같이, 본 발명에 따르면, 4개의 신호전송라인들(SL1 내지 SL4)만으로도, 게이트 드라이버(GD)의 동작에 필요한 모든 신호들이 게이트제어부(GC)로 전송될 수 있다.

한편, 타이밍 컨트롤러(TC)로부터 게이트제어부(GC)로 입력되는 제 1 내지 제 5 제어펄스(CP1 내지 CP5), 온-클럭펄스(on-CLK), 오프-클럭펄스(off-CLK) 및 교류제어펄스(ACCP)가 좀 더 구형파에 가까운 형태를 갖도록, 타이밍 컨트롤러(TC)와 게이트제어부(GC) 사이에 슈미트 트리거 회로가 더 구비될 수 있다.

여기서, 도 3을 참조로 게이트제어부(GC)를 좀 더 구체적으로 설명하면 다음과 같다.

도 3은 게이트제어부(GC)의 구체적인 구성을 나타낸 블록 구성도이다.

게이트제어부(GC)는, 도 3에 도시된 바와 같이, 게이트제어신호생성부(GCSG) 및 레벨 쉬프터(LS)를 포함한다.

게이트제어신호생성부(GCSG)는, 전술된 제 1 내지 제 5 제어펄스(CP1 내지 CP5), 온-클럭펄스(on-CLK), 오프-클럭펄스(off-CLK) 및 교류제어펄스(ACCP)를 이용하여, 게이트 스타트펄스(Vst), 다수의 게이트 클럭펄스들(G-CLK1 내지 G-CLK8), 다수의 게이트 더미펄스들(DM1 내지 DM8), 제 1 교류전압(PVDD_O) 및 제 2 교류전압(PVDD_E)을 생성한다.

레벨 쉬프터(LS)는, 게이트제어신호생성부(GCSG)로부터의 게이트 스타트펄스(Vst), 다수의 게이트 클럭펄스들(G-CLK1 내지 G-CLK8), 다수의 게이트 더미펄스들(DM1 내지 DM8), 제 1 교류전압(PVDD_O) 및 제 2 교류전압(PVDD_E)의 각 레벨을, 게이트 드라이버(GD)의 구동에 적합한 레벨로 조절한다. 예를 들어, 그라운드 레벨의 로우논리전압과 1.8[V]의 하이논리전압을 갖는 게이트 클럭펄스는, 위의 레벨 쉬프터(LS)를 통해, 그 로우논리전압으로서 -4[V]의 게이트로우전압을 갖도록 그리고 그 하이논리전압으로서 20[V]의 게이트고전압을 갖도록 그 레벨이 쉬프트된다.

한편, 전술된 게이트 제어신호(gcs)에 포함된 신호들 중 온-클럭펄스(on-CLK)와 오프-클럭펄스(off-CLK)는, 게이트제어신호생성부(GCSG) 뿐만 아니라 레벨 쉬프터(LS)에도 입력된다. 레벨 쉬프터(LS)는, 이 온-클럭펄스(on-CLK)를 이용하여 게이트 클럭펄스들(G-CLK1 내지 G-CLK8) 각각의 앞단 구간의 진폭 레벨을 변조하고, 그리고 오프-클럭펄스(off-CLK)를 이용하게 게이트 클럭펄스들(G-CLK1 내지 G-CLK8) 각각의 뒷단 구간의 진폭 레벨을 변조한다. 이에 대해서는 차후 더 구체적으로 설명한다.

전술된 레벨 쉬프터(LS)로부터 레벨 쉬프트된 게이트구동신호들, 즉 게이트 스타트펄스(Vst), 다수의 게이트 클럭펄스들(G-CLK1 내지 G-CLK8), 다수의 게이트 더미펄스들(DM1 내지 DM8), 제 1 교류전압(PVDD_O) 및 제 2 교류전압(PVDD_E)은 게이트 드라이버(GD)로 입력되는 바, 이 게이트 드라이버(GD)는 위의 열거된 게이트구동신호들을 이용하여 게이트 신호들을 생성한다.

여기서, 도 4 내지 도 7을 참조로 게이트제어신호생성부(GCSG)로부터 게이트구동신호들이 생성되는 방법을 설명하면 다음과 같다.

도 4는 온-클럭펄스(on-CLK), 오프-클럭펄스(off-CLK) 및 교류제어펄스(ACCP)를 이용하여 게이트 클럭펄스들(G-CLK1 내지 G-CLK8)을 생성하는 방법을 설명하기 위한 도면이다.

도 4에서 각 신호의 옆에 표기된 도번은 점선으로 표시된 신호들을 제외한 나머지 신호의 이름을 나타낸다.

타이밍 컨트롤러(TC)로부터 제공되는 온-클럭펄스(on-CLK)는 및 오프-클럭펄스(off-CLK)는 모두 주기적으로 출력되는 다수의 임펄스들로 구성되는 클럭펄스로서, 이때 오프-클럭펄스(off-CLK)는 온-클럭펄스(on-CLK)보다 더 늦게 출력된다. 예를 들어, 도 4에 도시된 바와 같이, 온-클럭펄스(on-CLK)의 네 번째 임펄스(④)가 발생된 후 바로 이어서 오프-클럭펄스(off-CLK)의 첫 번째 임펄스(ⓐ)가 발생하기 시작한다. 즉, 이 오프-클럭펄스(off-CLK)의 첫 번째 임펄스의 출력 시점(ⓐ)은, 온-클럭펄스(on-CLK)의 네 번째 임펄스(④)와 다섯 번째 임펄스(⑤) 사이에 위치한다.

이러한 온-클럭펄스(on-CLK)와 오프-클럭펄스(off-CLK)에 의해 게이트 클럭펄스들(G-CLK1 내지 G-CLK8)이 생성된다. 즉, 각 게이트 클럭펄스(G-CLK1 내지 G-CLK8)는 서로 대응되는 한 쌍의 온-클럭펄스(on-CLK)와 오프-클럭펄스(off-CLK)에 그 액티브 시점 및 비액티브 시점이 결정된다. 여기서, 신호의 액티브 시점이란 그 신호가 비액티브 전압에서 액티브 전압으로 천이하는 시점을 의미하며, 그리고 신호의 비액티브 시점이란 그 신호가 액티브 전압에서 비액티브 전압으로 천이하는 시점을 의미한다. 이때, 그 액티브 전압이 하이논리전압이고 비액티브 전압이 로우논리전압에 해당할 경우, 그 액티브 시점은 그 신호의 라이징에지(rising edge) 시점이 되고 비액티브 시점은 그 신호의 폴링에지(falling edge) 시점이 된다. 반면, 액티브 전압이 로우논리전압이고 비액티브 전압이 하이논리전압에 해당할 경우, 그 액티브 시점은 그 신호의 폴링에지 시점이 되고 비액티브 시점은 그 신호의 라이징에지 시점이 된다. 또한, 신호의 액티브 구간은 그 신호가 액티브 전압의 상태로 유지되는 구간을 의미한다.

이와 같이 각 게이트 클럭펄스(G-CLK1 내지 G-CLK8)의 액티브 시점 및 비액티브 시점은 온-클럭펄스(on-CLK)의 해당 임펄스 및 이에 대응되는 오프-클럭펄스(off-CLK)의 해당 임펄스에 의해 결정되는 바, 도 5를 참조로 하여 구체적인 하나의 예를 설명하면 다음과 같다.

도 5는 도 4에서의 제 1 게이트 클럭펄스(G-CLK1)의 생성 방법을 설명하기 위한 도면이다.

제 1 게이트 클럭펄스(G-CLK1; 가장 첫 번째로 출력된 임펄스)는, 도 5에 도시된 바와 같이, 온-클럭펄스(on-CLK)의 첫 번째 임펄스(①)와 이에 대응되는 오프-클럭펄스(off-CLK)의 첫 번째 임펄스(ⓐ)에 의해 그 액티브 시점 및 비액티브 시점이 결정된다. 구체적으로, 제 1 게이트 클럭펄스(G-CLK1)는, 온-클럭펄스(on-CLK)의 첫 번째 임펄스(①)의 라이징에지 시점에 맞춰 하이논리전압(액티브 전압)으로 천이하기 시작하며, 그리고 그 임펄스(①)에 대응되는 오프-클럭펄스(off-CLK)의 첫 번째 임펄스(ⓐ)의 폴링에지 시점에 맞춰 로우논리전압(비액티브 전압)으로 천이하기 시작한다.

다시 말하여, 게이트제어신호생성부(GCSG)는, 전술된 온-클럭펄스(on-CLK)의 첫 번째 임펄스(①)의 라이징에지 시점에 맞춰 하이논리전압으로 상승하며, 그리고 오프-클럭펄스(off-CLK)의 첫 번째 임펄스(ⓐ)의 폴링에지 시점에 맞춰 로우전압으로 천이하는 제 1 게이트 클럭펄스(G-CLK1)를 생성한다.

이와 같은 방식으로, 제 2 게이트 클럭펄스(G-CLK2; 가장 첫 번째로 출력된 임펄스)는, 온-클럭펄스(on-CLK)의 두 번째 임펄스(②)와 이에 대응되는 오프-클럭펄스(off-CLK)의 두 번째 임펄스(ⓑ)에 의해 그 액티브 시점 및 비액티브 시점이 결정되며, 그리고 제 3 게이트 클럭펄스(가장 첫 번째로 출력된 임펄스)는, 온-클럭펄스(on-CLK)의 세 번째 임펄스(③)와 이에 대응되는 오프-클럭펄스(off-CLK)의 세 번째 임펄스(ⓒ)에 의해 그 액티브 시점 및 비액티브 시점이 결정되며, ..., 그리고 제 8 게이트 클럭펄스(가장 첫 번째로 출력된 임펄스)는, 온-클럭펄스(on-CLK)의 여덟 번째 임펄스와 이에 대응되는 오프-클럭펄스(off-CLK)의 여덟 번째 임펄스에 의해 그 액티브 시점 및 비액티브 시점이 결정된다.

제 1 내지 제 8 게이트 클럭펄스들(G-CLK1 내지 G-CLK8) 각각은 4수평기간(horizontal period)에 해당하는 펄스폭 구간을 가지며, 서로 인접한 두 개의 게이트 클럭펄스들의 펄스폭 구간들은 3/4수평기간 동안 중첩된다. 한편, 게이트 스타트펄스(Vst)의 펄스폭 구간은 2수평기간에 해당하며, 제 1 제어펄스(CP1)의 펄스폭 구간은 4수평기간에 해당한다.

이와 같이 생성된 게이트 클럭펄스들(G-CLK1 내지 G-CLK8)은 사실, 도 5와 달리, 온-클럭펄스(on-CLK)의 라이징에지 시점에 액티브 전압으로 바로 상승하고, 오프-클럭펄스(off-CLK)의 폴링에지 시점에 비액티브 전압으로 바로 하강하는 구형파를 갖는다. 그러나, 이러한 게이트 클럭펄스들이 레벨 쉬프터(LS)를 통과할 때 이들의 앞단과 뒷단이 변조에 의해 단계별로 증가 및 감소하게 된다. 예를 들어, 도 5에 도시된 바와 같이, 레벨 쉬프터(LS)는, 온-클럭펄스(on-CLK)(즉, ①)의 액티브 구간(A1)에 위치한 제 1 게이트 클럭펄스(G-CLK1)의 진폭을 2단계에 걸쳐 점진적으로 증가시키고, 오프-클럭펄스(off-CLK)(즉, ⓐ)의 액티브 구간(A2)에 대응되는 그 제 1 게이트 클럭펄스(G-CLK1)의 진폭을 2단계에 걸쳐 점진적으로 감소시킨다. 이와 같이 게이트 클럭펄스들을 레벨 쉬프트하는 과정에서 위와 같은 변조를 함께 수행하면, 신호가 천이되는 진폭의 크기가 감소될 수 있어 소비전력의 저감에 효과적이다.

한편, 타이밍 컨트롤러(TC)로부터 제공되는 교류제어펄스(ACCP)는, 오프-클럭펄스(off-CLK)에 포함된 임펄스들 중 마지막 번째 임펄스(ⓩ)가 발생된 이후에 발생되는 신호이다. 이 교류제어펄스(ACCP)는, 예를 들어, 프레임(FR)의 블랭크 기간(BLK) 중에 출력될 수 있다.

이 교류제어펄스(ACCP)는, 제 1 교류전압(PVDD_O)과 제 2 교류전압(PVDD_E)이 서로 상반된 전압을 갖도록, 제 1 및 제 2 교류제어전압(PVDD_O, PVDD_E)의 레벨을 반전하도록 지시하는 신호이다. 이 교류제어펄스(ACCP)에 의한 제 1 교류전압(PVDD_O)과 제 2 교류전압(PVDD_E)의 레벨 반전을 도 6을 통해 설명한다.

도 6은 도 4에서의 제 1 교류전압(PVDD_O) 및 제 2 교류전압(PVDD_E)의 생성 방법을 설명하기 위한 도면이다.

도 6에 도시된 바와 같이, 교류제어펄스(ACCP)의 폴링에지 시점에 맞춰 제 2 교류전압(PVDD_E)의 레벨이 하이논리레벨에서 로우논리레벨로 반전된다. 반면, 이 교류제어펄스(ACCP)의 비액티브 시점에 맞춰 제 1 교류전압(PVDD_O)의 레벨이 로우논리레벨에서 하이논리레벨로 반전된다.

이하, 도 7을 통해 게이트 더미펄스들 및 게이트 스타트펄스의 생성 방법을 설명하기로 한다.

도 7은 도 4의 게이트 스타트펄스 및 점선으로 표시된 게이트 더미펄스들의 생성 방법을 설명하기 위한 도면이다.

도 7에서 각 신호의 옆에 표기된 도번은 점선으로 표시된 신호들을 제외한 나머지 신호의 이름을 나타낸다.

제 1 제어펄스(CP1)는, 제 1 내지 제 8 게이트 더미펄스들의 액티브 시점(T1), 온-클럭펄스(on-CLK)에 포함된 임펄스들 중 첫 번째 임펄스(①)의 액티브 시점(T8), 그리고 게이트 스타트펄스의 비액티브 시점(T7)을 제어하기 위한 신호로서, 이는 프레임(FR)의 블랭크 기간(BLK) 및 표시 기간 중(DP)에 걸쳐 출력된다.

제 2 제어펄스(CP2)는, 제 1 내지 제 8 게이트 더미펄스들(DM1 내지 DM8)의 액티브 시점(T1)과, 그리고 그 게이트 더미펄스들(DM1 내지 DM8) 중 가장 긴 펄스폭을 갖는 제 4 및 제 8 게이트 더미펄스(DM4, DM8)의 비액티브 시점(T5)을 제어하는 신호로서, 이는 프레임(FR)의 블랭크 기간(BLK) 중에 출력된다.

제 3 제어펄스(CP3)는, 제 1 내지 제 8 게이트 더미펄스들(DM1 내지 DM8)의 액티브 시점(T1)과, 그 게이트 더미펄스들(DM1 내지 DM8) 중 가장 짧은 펄스폭을 갖는 제 1 및 제 5 게이트 더미펄스(DM1, DM5)의 비액티브 시점(T2)을 제어하는 신호로서, 이는 프레임(FR)의 블랭크 기간(BLK) 중에 출력된다.

제 4 제어펄스(CP4)는, 가장 넓은 폭을 갖는 제 4 및 제 8 게이트 더미펄스(DM4, DM8)와 가장 짧은 폭을 갖는 제 1 및 제 5 게이트 더미펄스(DM1, DM5)를 제외한 나머지 게이트 더미펄스들, 즉 제 2, 제 3, 제 6 및 제 7 게이트 더미펄스(DM2, DM3, DM6, DM7)의 비액티브 시점(T3, T4)을 제어하기 위한 신호로서, 이는 프레임(FR)의 블랭크 기간(BLK) 중에 출력된다. 즉, 제 2 및 제 6 게이트 더미펄스(DM2, DM6)는 제 4 제어펄스(CP4)의 라이징에지 시점에 비액티브 전압으로 천이되며, 그리고 제 3 및 제 8 게이트 더미펄스(CP3, CP8)는 제 4 제어펄스(CP4)의 폴링에지 시점에 비액티브 전압으로 천이한다.

제 5 제어펄스(CP5)는, 게이트 스타트펄스(Vst)의 액티브 시점(T6) 및 비액티브 시점(T7)을 제어하기 위한 신호로서, 이는 온-클럭펄스(on-CLK)의 첫 번째 임펄스(①)의 액티브 시점 보다 앞선, 프레임(FR)의 표시 기간(DP) 중에 출력된다. 이 제 5 제어펄스(CP5)의 비액티브 시점(T7) 이후 온-클럭펄스(on-CLK)의 첫 번째 임펄스(①)가 발생된다.

전술된 제 1 내지 제 3 제어펄스(CP1 내지 CP3)의 각 액티브 시점(T1)은 모두 동일하다.

도 8은 레벨 쉬프터(LS)의 구성을 설명하기 위한 도면이다.

본 발명에 따른 레벨 쉬프터(LS)는, 그 내부에 게이트제어신호생성부(GCSG)를 포함할 수 있다. 즉, 도 3에서의 게이트제어신호생성부(GCSG)는 레벨 쉬프터(LS)에 내장될 수 있다. 이와 같은 경우, 레벨 쉬프터(LS)가 그 게이트제어신호생성부(GCSG)의 기능을 더 수행하게 된다.

이와 같이 본 발명에 따르면, 전술된 바와 같은 제 1 내지 제 5 제어펄스(CP1 내지 CP5), 온-클럭펄스(on-CLK), 오프-클럭펄스(off-CLK) 및 교류제어펄스(ACCP)만을 이용하여 게이트구동신호들을 생성하므로, 종래에 비하여 타이밍 컨트롤러(TC)와 전원제어집적회로(PMIC)간의 신호전송라인들의 수를 크게 줄일 수 있다. 이에 따라, 전체 신호전송라인들의 총 폭(width)도 줄어들어, 인쇄회로기판에서의 신호전송라인에 대한 패턴 최적화가 가능하다.

게다가, 타이밍 컨트롤러(TC) 및 전원제어집적회로(PMIC)의 핀(pin) 수를 줄일 수 있어, 타이밍 컨트롤러(TC) 및 전원제어집적회로(PMIC)의 제조 비용도 줄일 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

TC: 타이밍 컨트롤러 GC: 게이트제어부
GD: 게이트 드라이버 SL#: 제 # 신호전송라인
CP#: 제 # 제어펄스 on-CLK: 온-클럭펄스
off-CLK: 오프-클럭펄스 ACCP: 교류제어펄스
DM#: 제 # 게이트 더미펄스 Vst: 게이트 스타트펄스
G-CLK#: 제 # 게이트 클럭펄스 PVDD_O: 제 1 교류전압
PVDD_E: 제 2 교류전압

Claims

제 1 내지 제 5 제어펄스, 온-클럭펄스, 오프-클럭펄스 및 교류제어펄스를 생성하여, 상기 제 1 제어펄스는 제 1 신호전송라인을 통해, 상기 제 2 제어펄스 및 상기 온-클럭펄스는 제 2 신호전송라인을 통해, 상기 제 3 내지 제 5 제어펄스와 상기 오프-클럭펄스는 제 3 신호전송라인을 통해, 상기 교류제어펄스는 제 4 신호전송라인을 통해 출력하는 타이밍 컨트롤러; 및,
상기 제 1 내지 제 5 제어펄스, 상기 온-클럭펄스, 상기 오프-클럭펄스 및 상기 교류제어펄스를 이용하여 게이트 스타트펄스, 다수의 게이트 클럭펄스들, 다수의 게이트 더미펄스들, 제 1 교류전압 및 제 2 교류전압을 생성하는 게이트제어신호생성부를 포함함을 특징으로 하는 표시장치용 구동회로.
제 1 항에 있어서,
상기 게이트제어신호생성부는 상기 온-클럭펄스에 맞춰 액티브 전압으로 천이하고 상기 오프-클럭펄스에 맞춰 비액티브 전압으로 천이하는 게이트 클럭펄스를 생성하는 표시장치용 구동회로.
제 2 항에 있어서,
상기 타이밍 컨트롤러는, 상기 오프-클럭펄스에 포함된 임펄스들 중 마지막 번째 임펄스가 발생된 이후 블랭크 기간 중에 교류제어펄스를 더 출력하며;
상기 게이트제어신호생성부는, 제 1 교류전압과 제 2 교류전압이 서로 상반된 전압을 갖도록, 상기 교류제어펄스에 따라 상기 제 1 및 제 2 교류전압의 레벨을 반전시키는 동작을 더 수행하는 표시장치용 구동회로.
제 3 항에 있어서,
상기 게이트제어신호생성부는,
상기 교류제어펄스의 폴링에지 시점에 맞춰 상기 제2 교류전압의 레벨을 하이논리레벨에서 로우논리레벨로 반전시키고; 그리고,
상기 교류제어펄스의 라이징에지 시점에 맞춰 상기 제1 교류전압의 로우논리레벨에서 하이논리레벨로 반전시킴을 특징으로 하는 표시장치용 구동회로.
제 1 항에 있어서,
상기 제1 제어 펄스는 상기 게이트 더미펄스들의 액티브 시점, 상기 온-클럭펄스에 포함된 임펄스들 중 첫 번째 임펄스의 액티브 시점, 그리고 상기 게이트 스타트펄스의 비액티브 시점을 제어하기 위한 신호이고,
상기 제 2 제어펄스는 상기 게이트 더미펄스들의 액티브 시점과, 그리고 상기 게이트 더미펄스들 중 가장 긴 펄스폭을 갖는 게이트 더미펄스의 비액티브 시점을 제어하는 신호이며,
상기 제 3 제어펄스는 상기 게이트 더미펄스들의 액티브 시점과, 상기 게이트 더미펄스들 중 가장 짧은 펄스폭을 갖는 게이트 더미펄스의 비액티브 시점을 제어하는 신호이고,
상기 제4 제어펄스는 상기 가장 긴 펄스폭을 갖는 게이트 더미펄스와 가장 짧은 펄스 폭을 갖는 게이트 더미펄스를 제외한 나머지 게이트 더미펄스들의 비액티브 시점을 제어하기 위한 신호이며,
상기 제5 제어펄스는 상기 게이트 스타트펄스의 액티브 시점 및 비액티브 시점을 제어하기 위한 신호이고,
상기 제1 내지 제4 제어펄스는 프레임의 블랭크 기간 중에 출력되고, 상기 제 5 제어펄스는 상기 온-클럭펄스의 첫 번째 임펄스의 액티브 시점 보다 앞선 상기 프레임의 표시 기간 중에 출력되는 표시장치용 구동회로.
삭제
제 5 항에 있어서,
상기 제 1 내지 제 3 제어펄스의 각 액티브 시점이 동일한 것을 특징으로 하는 표시장치용 구동회로.
제 1 항에 있어서,
상기 게이트제어신호생성부로부터 게이트 클럭펄스를 공급받고 이의 레벨을 쉬프트하여 출력하는 레벨 쉬프터; 및,
상기 레벨 쉬프터로부터의 게이트 클럭펄스를 이용하여 게이트 신호를 생성하는 게이트 드라이버를 더 포함함을 특징으로 하는 표시장치용 구동회로.
제 8 항에 있어서,
상기 레벨 쉬프터는 상기 타이밍 컨트롤러로부터 온-클럭펄스 및 오프-클럭펄스를 더 공급받으며; 그리고,
상기 온-클럭펄스의 액티브 구간에 위치한 상기 게이트 클럭펄스의 진폭을 단계별로 증가시키고, 상기 오프-클럭펄스의 액티브 구간에 대응되는 상기 게이트 클럭펄스의 진폭을 단계별로 감소시키는 동작을 더 수행함을 특징으로 하는 표시장치용 구동회로.
제 1 내지 제 5 제어펄스, 온-클럭펄스, 오프-클럭펄스 및 교류제어펄스를 생성하여, 상기 제 1 제어펄스는 제 1 신호전송라인을 통해, 상기 제 2 제어펄스 및 상기 온-클럭펄스는 제 2 신호전송라인을 통해, 상기 제 3 내지 제 5 제어펄스와 상기 오프-클럭펄스는 제 3 신호전송라인을 통해, 상기 교류제어펄스는 제 4 신호전송라인을 통해 출력하는 단계;
상기 제 1 내지 제 5 제어펄스, 상기 온-클럭펄스, 상기 오프-클럭펄스 및 상기 교류제어펄스를 이용하여 게이트 스타트펄스, 다수의 게이트 클럭펄스들, 다수의 게이트 더미펄스들, 제 1 교류전압 및 제 2 교류전압을 생성하는 단계를 포함함을 특징으로 하는 표시장치용 구동회로의 구동방법.
제 10 항에 있어서,
상기 온-클럭펄스에 맞춰 액티브 전압으로 천이하고 상기 오프-클럭펄스에 맞춰 비액티브 전압으로 천이하는 게이트 클럭펄스를 생성하는 표시장치용 구동회로의 구동방법.
제 11 항에 있어서,
상기 오프-클럭펄스에 포함된 임펄스들 중 마지막 번째 임펄스가 발생된 이후 블랭크 기간 중에 교류제어펄스를 더 출력하며;
상기 게이트제어신호생성부는, 제 1 교류전압과 제 2 교류전압이 서로 상반된 전압을 갖도록, 상기 교류제어펄스에 따라 상기 제 1 및 제 2 교류전압의 레벨을 반전시키는 동작을 더 수행하는 표시장치용 구동회로의 구동방법.
제 12 항에 있어서,
상기 교류제어펄스의 액티브 시점에 맞춰 상기 제 2 교류전압의 레벨을 하이논리레벨에서 로우논리레벨로 반전시키는 단계; 및,
상기 교류제어펄스의 비액티브 시점에 맞춰 상기 제 1 교류전압의 레벨을 로우논리레벨에서 하이논리레벨로 반전시키는 단계를 더 포함함을 특징으로 하는 표시장치용 구동회로의 구동방법.
제 10 항에 있어서,
상기 제 1 제어펄스는 상기 게이트 더미펄스들의 액티브 시점, 상기 온-클럭펄스에 포함된 임펄스들 중 첫 번째 임펄스의 액티브 시점, 그리고 상기 게이트 스타트펄스의 비액티브 시점을 제어하기 위한 신호이고,
상기 제 2 제어펄스는 상기 게이트 더미펄스들의 액티브 시점과, 그리고 상기 게이트 더미펄스들 중 가장 긴 펄스폭을 갖는 게이트 더미펄스의 비액티브 시점을 제어하는 신호이고,
상기 제 3 제어펄스는 상기 게이트 더미펄스들의 액티브 시점과, 상기 게이트 더미펄스들 중 가장 짧은 펄스폭을 갖는 게이트 더미펄스의 비액티브 시점을 제어하는 신호이고,
상기 제4 제어펄스는 상기 가장 긴 펄스 폭을 갖는 게이트 더미펄스와 가장 짧은 펄스 폭을 갖는 게이트 더미펄스를 제외한 나머지 게이트 더미펄스들의 비액티브 시점을 제어하기 위한 신호이고,
상기 제 5 제어펄스는 상기 게이트 스타트펄스의 액티브 시점 및 비액티브 시점을 제어하기 위한 신호이며,
상기 제1 내지 제4 제어펄스는 프레임의 블랭크 기간 중에 출력되고, 상기 제 5 제어펄스는 상기 온-클럭펄스의 첫 번째 임펄스의 액티브 시점 보다 앞선 상기 프레임의 표시 기간 중에 출력되는 표시장치용 구동회로의 구동방법.
삭제
제 14 항에 있어서,
상기 제 1 내지 제 3 제어펄스의 각 액티브 시점이 동일한 것을 특징으로 하는 표시장치용 구동회로의 구동방법.
제 10 항에 있어서,
상기 게이트 클럭펄스의 레벨을 쉬프트하여 출력하는 단계; 및,
레벨 쉬프트된 게이트 클럭펄스를 이용하여 게이트 신호를 생성하는 단계를 더 포함함을 특징으로 하는 표시장치용 구동회로의 구동방법.
제 17 항에 있어서,
상기 온-클럭펄스의 액티브 구간에 위치한 상기 게이트 클럭펄스의 진폭을 단계별로 증가시키는 단계; 및,
상기 오프-클럭펄스의 액티브 구간에 대응되는 상기 게이트 클럭펄스의 진폭을 단계별로 감소시키는 단계를 더 포함함을 특징으로 하는 표시장치용 구동회로의 구동방법.