KR101286525B1 - 액정 표시 장치 및 이의 구동 방법 - Google Patents

액정 표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR101286525B1
KR101286525B1 KR1020070030370A KR20070030370A KR101286525B1 KR 101286525 B1 KR101286525 B1 KR 101286525B1 KR 1020070030370 A KR1020070030370 A KR 1020070030370A KR 20070030370 A KR20070030370 A KR 20070030370A KR 101286525 B1 KR101286525 B1 KR 101286525B1
Authority
KR
South Korea
Prior art keywords
gate
shift clock
clock signals
level shifting
liquid crystal
Prior art date
Application number
KR1020070030370A
Other languages
English (en)
Other versions
KR20080088038A (ko
Inventor
홍성일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070030370A priority Critical patent/KR101286525B1/ko
Publication of KR20080088038A publication Critical patent/KR20080088038A/ko
Application granted granted Critical
Publication of KR101286525B1 publication Critical patent/KR101286525B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 타이밍 컨트롤러의 출력핀 수를 감소시킬 수 있는 액정 표시 장치 및 이의 구동 방법에 관한 것이다.
본 발명에 따른 액정 표시 장치는 표시 영역과 비표시 영역으로 정의되는 액정 표시 패널; 클럭 신호와 제1 및 제2 게이트 스타트 펄스를 생성하여 출력하는 타이밍 컨트롤러; 상기 제1 게이트 스타트 펄스를 상기 클럭 신호에 따라 쉬프트시켜 다수의 게이트 쉬프트 클럭 신호를 생성하고 상기 다수의 쉬프트 클럭 신호와 상기 제2 게이트 스타트 펄스를 레벨 쉬프팅시켜 출력하는 레벨 쉬프팅부; 및 상기 다수의 게이트 쉬프트 클럭 신호와 제2 게이트 스타트 펄스를 이용해서 상기 게이트 라인에 순차적으로 구동하는 스캔 신호를 공급하는 게이트 구동부를 포함한다.
Figure R1020070030370
타이밍 컨트롤러, 레벨 쉬프팅부, 게이트 구동부

Description

액정 표시 장치 및 이의 구동 방법{LIQUID CRYSTAL DISPLAY, AND METHOD OF DRIVING THE SAME}
도 1은 본 발명의 제1 실시 예에 따른 액정 표시 장치의 블록도를 나타낸 도면이다.
도 2는 도 1에 도시된 레벨 쉬프팅부의 블록도를 나타낸 도면이다.
도 3은 도 2에 도시된 레벨 쉬프팅부를 상세히 나타낸 도면이다.
도 4은 3에 도시된 레벨 쉬프팅부의 구동 파형도를 나타낸 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 레벨 쉬프팅부의 위치를 설명하기 위한 도면이다.
도 6는 본 발명의 제2 실시 예에 따른 레벨 쉬프팅부의 위치를 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 타이밍 컨트롤러 110 : 게이트 쉬프트 클럭 생성부
120 : 레벨 쉬프팅부 130 : 데이터 구동부
140 : 게이트 구동부 150 : 액정 표시 패널
본 발명은 액정 표시 장치에 관한 것으로, 특히 타이밍 컨트롤러의 출력핀 수를 감소시킬 수 있는 액정 표시 장치 및 이의 구동 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정 표시 장치는 화소 영역들이 매트릭스 형태로 배열된 액정 표시 패널과 액정 표시 패널을 구동하기 위한 구동회로를 구비한다.
액정 표시 패널의 표시 영역에는 다수개의 게이트 라인과 다수개의 데이터 라인이 서로 수직하게 교차 배열되어 화소 영역이 정의된다. 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터는 게이트 라인의 스캔 신호에 따라 턴-온되어 데이터 라인의 데이터 신호를 각 화소 전극에 인가한다.
구동 회로는 액정 표시 패널의 게이트 라인을 구동하는 게이트 구동부와, 데이터 라인을 구동하는 데이터 구동부와, 게이트 구동부 및 데이터 구동부의 구동 타이밍을 제어하는 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동부의 구동에 필요한 전원 신호들을 공급하는 전원부를 포함한다.
게이트 구동부는 타이밍 컨트롤러로부터의 게이트 스타트 펄스를 게이트 쉬프트 클럭에 따라 쉬프트시켜 게이트 라인에 순차적으로 게이트 온 전압을 갖는 스캔 펄스를 공급하고, 스캔 펄스가 공급되지 않는 기간에는 게이트 오프 전압을 공급한다. 이때, 타이밍 컨트롤러로부터의 게이트 쉬프트 클럭 신호는 레벨 쉬프터를 통해 전압 레벨이 변경되어 게이트 구동부로 공급된다.
하지만, 게이트 구동부가 게이트 라인을 구동하기 다수의 게이트 쉬프트 클럭 신호가 필요함으로써 타이밍 컨트롤러가 다수의 클럭 신호를 생성하여 출력해야 한다. 이로 인하여, 타이밍 컨트롤러의 출력핀 수가 증가하고, 다수의 게이트 쉬프트 클럭 신호가 레벨 쉬프터를 통해 게이트 구동부로 공급됨으로써 레벨 쉬프터의 입력핀 수도 증가하게 된다. 또한, 다수의 게이트 쉬프트 클럭 신호를 생성하기 위해 타이밍 컨트롤러의 회로가 복잡해지며, 이에 따른 비용도 증가하게 된다.
따라서, 본 발명의 기술적 과제는 타이밍 컨트롤러의 출력핀 수를 감소시킬 수 있는 액정 표시 장치 및 이의 구동 방법을 제공하는 것이다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 표시 영역과 비표시 영역으로 정의되는 액정 표시 패널; 클럭 신호와 제1 및 제2 게이트 스타트 펄스를 생성하여 출력하는 타이밍 컨트롤러; 상기 제1 게이트 스타트 펄스를 상기 클럭 신호에 따라 쉬프트시켜 다수의 게이트 쉬프트 클럭 신호를 생성하고 상기 다수의 쉬프트 클럭 신호와 상기 제2 게이트 스타트 펄스를 레벨 쉬프팅시켜 출력하는 레벨 쉬프팅부; 상기 다수의 게이트 쉬프트 클럭 신호와 제2 게이트 스타트 펄스를 이용해서 상기 게이트 라인을 순차적으로 구동하는 스캔 신호를 공급하는 게이트 구동부를 포함한다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치의 구동 방법은 클럭 신호, 제1 및 제2 게이트 스타트 펄스를 생성하여 출력하는 단 계; 상기 클럭 신호 및 상기 제1 게이트 스타트 펄스를 이용해서 순차적으로 쉬프팅된 형태의 다수의 게이트 쉬프트 클럭 신호를 생성하여 출력하는 단계; 상기 다수의 게이트 쉬프트 클럭 신호와 상기 제2 게이트 스타트 펄스를 레벨 쉬프팅시켜 출력하는 단계; 및 상기 레벨 쉬프팅된 다수의 게이트 쉬프트 클럭 신호와 상기 제2 게이트 스타트 펄스를 이용해서 스캔 신호를 게이트 라인에 순차적으로 공급하는 단계를 포함하는 것을 특징으로 한다.
상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 액정 표시 장치의 블록도를 나타낸 도면이다. 도 2는 도 1에 도시된 게이트 쉬프트 클럭 생성부의 블록도를 나타낸 도면이다.
도 1에 도시된 액정 표시 장치는 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 구동부(140)가 내장된 액정 표시 패널(150)과, 레벨 쉬프팅부(120)와 데이터 구동부(130)를 제어하는 타이밍 컨트롤러(100)와, 게이트 구동부(140)를 제어하는 레벨 쉬프팅부(120)와, 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 구동부(130)를 포함한다.
액정 표시 패널(150)은 표시 영역(152)과 표시 영역(152)의 주변부인 비표시 영역으로 구분된다.
액정 표시 패널(150)은 표시 영역(152)에 서로 교차하여 화소 영역을 정의하 는 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm)과, 상기 각 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부분에 형성되는 박막 트랜지스터(TFT)와, 각 박막 트랜지스터(TFT)와 접속되어 각 화소 영역에 형성된 액정 커패시터(Clc), 액정 커패시터(Clc)와 병렬 접속된 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)와 접속된 화소 전극과 공통 전극 사이에 위치하는 액정으로 구성된다. 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터의 게이트 온 전압에 의해 턴-온되어 데이터 라인(DL1 내지 DLm)으로부터의 데이터 전압을 화소 전극에 공급하여 데이터 전압과 공통 전압(Vcom)과 차전압이 액정 커패시터(Clc)에 충전되게 한다. 그리고 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터 게이트 오프 전압(Voff)에 의해 턴-오프되어 액정 커패시터(Clc)에 충전된 전압이 유지되게 한다. 이때, 스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 충전된 전압이 안정적으로 유지되게 한다.
액정 표시 패널(150)의 비표시 영역에는 게이트 구동부(140)가 형성된다.
게이트 구동부(140)는 레벨 쉬프팅부(120)로부터의 제2 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; LGSC)에 따라 쉬프트시켜 게이트 라인(GL1 내지 GLn)에 순차적으로 게이트 온 전압(Von)을 갖는 스캔 펄스를 공급한다. 그리고, 게이트 구동부(140)는 게이트 라인(GL1 내지 GLn)에 게이트 온 전압(Von)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 오프 전압(Voff)을 공급하게 된다.
데이터 구동부(130)는 타이밍 컨트롤러(100)로부터의 소스 스타트 펄 스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 구동부(130)는 소스 쉬프트 클럭(SSC)에 따라 입력되는 화소 데이터(RGB)를 샘플링 신호에 따라 래치한 후 소스 출력 인에이블(Source Output Enable; SOE) 신호에 응답하여 수평 라인 단위로 공급한다. 이어서, 데이터 구동부(130)는 수평 라인 단위로 공급되는 화소 데이터(RGB)를 감마 생성부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 데이터 라인(DL1 내지 DLm)에 공급한다. 여기서, 데이터 구동부(130)는 화소 데이터(RGB)를 화소 신호로 변환할 때 타이밍 컨트롤러(100)로부터의 극성 제어(POL) 신호에 응답하여 그 화소 신호의 극성을 결정하게 된다. 그리고, 데이터 구동부(130)는 소스 출력 인에이블 신호(SOE)에 응답하여 화소 신호가 데이터 라인(DL1 내지 DLm)에 공급되는 기간을 결정하게 된다.
타이밍 컨트롤러(100)는 외부로부터 입력되는 수직 및 수평 동기신호(V,H), 데이터 인에이블(DE) 및 도트 클럭(DCLK)을 이용하여 데이터 구동부(130)를 제어하기 위한 데이터 제어신호(DCS)를 생성함과 동시에 레벨 쉬프팅부(120) 및 게이트 구동부(140)를 제어하기 위한 게이트 제어신호(GCS)를 생성한다. 데이터 제어신호(DCS)는 소스 쉬프트 클럭(SSC), 소스 스타트 펄스(SSP) 및 극성 제어신호(POL), 소스 출력 인에이블 신호(SOE) 등을 포함한다. 게이트 제어신호(GCS)는 제1 및 제2 게이트 스타트 펄스(GSP1,GSP2), 클럭 신호(RCLK), 게이트 출력 인에이블 신호(GOE) 등을 포함한다. 여기서, 클럭 신호(RCLK), 제1 게이트 스타트 펄스(GSP1), 게이트 출력 인에이블 신호(GOE)는 레벨 쉬프팅부(120)에 공급된다. 그 리고, 제2 게이트 스타트 펄스(GSP2)는 레벨 쉬프팅부(120)를 경유하여 게이트 구동부(140)로 공급된다.
레벨 쉬프팅부(120)는 하나의 클럭 신호(RCLK)와 제1 게이트 스타트 펄스(GSP1)를 이용해서 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 생성하는 게이트 쉬프트 클럭 생성부(110)와, 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 레벨 쉬프팅함과 아울러 게이트 출력 인에이블 신호(GOE)에 따라 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)의 펄스 폭을 조절하여 게이트 구동부(140)로 공급하는 레벨 쉬프터(112)를 포함한다.
게이트 쉬프트 클럭 생성부(110)는 타이밍 컨트롤러(100)로부터 입력되는 하나의 클럭 신호(RCLK) 및 제1 게이트 스타트 펄스(GSP1)를 이용하여 순차적으로 쉬프트되는 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi, 여기서 i는 2이상의 정수)를 생성한다. 이를 위해, 게이트 쉬프트 클럭 생성부(110)는 직렬로 연결된 다수개의 플립 플롭을 필요로 한다. 게이트 쉬프트 클럭 생성부(110)의 구체적인 구성은 후술하기로 한다.
레벨 쉬프터(112)는 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 레벨 쉬프팅하여 출력한다. 또한, 레벨 쉬프터(112)는 게이트 출력 인에이블 신호(GOE)에 응답하여 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)의 펄스 폭을 조절하여 출력한다. 이때, 레벨 쉬프터(112)는 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 레벨 쉬프팅하기 이전 또는 이후에 게이트 출력 인에이블 신호(GOE)에 따라 제1 내지 제i 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)의 펄스 폭 을 감소시켜 출력한다.
도 3는 도 1에 도시된 게이트 쉬프트 클럭 생성부를 상세히 나타낸 도면이며, 도 4은 3에 도시된 게이트 쉬프트 클럭 생성부의 구동 파형도를 나타낸 도면이다.
게이트 쉬프트 클럭 생성부(110)는 제1 내지 제i D 플립 플롭을 구비한다. 제1 D 플립 플롭 내지 제i D 플립 플롭은 제1 내지 제i 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 생성하여 레벨 쉬프터(112)에 공급한다.
게이트 쉬프트 클럭 생성부(110)는 i개의 게이트 쉬프트 클럭 신호를 생성할 경우 i 개의 D 플립 플롭이 필요하지만, 이하에서는 설명의 편의상 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)를 생성하여 출력하는 4개의 D 플립 플롭(110a 내지 110d)을 예를 들어 설명한다.
제1 내지 제4 D 플립 플롭(110a 내지 110d) 각각의 클럭 단자(CP)에는 타이밍 컨트롤러로부터의 클럭 신호(RCLK)가 공통으로 공급된다. 그리고, 제1 D 플립 플롭(110a)의 입력 단자(D)에는 타이밍 컨트롤러(100)로부터의 제1 게이트 스타트 펄스(GSP1)가 공급되며, 제2 내지 제4 D 플립 플롭(110b 내지 110d) 각각의 입력 단자(D)에는 이전단 D 플립 플롭에서 생성된 게이트 쉬프트 클럭 신호(GSC2 내지 GSC4)가 각각 공급된다.
제1 게이트 스타트 펄스(GSP1)는 도 3과 같이 4 수평동기기간(이하, H라함)의 주기와 1/4의 듀티비를 갖고, 클럭 신호(RCLK)는 1H 주기와 약 3/4 듀티비를 갖는다.
제1 내지 제4 D 플립 플롭(110a 내지 110d)은 클럭 신호에 응답하여 제1 게이트 스타트 펄스(GSP1)가 순차적으로 쉬프트된 형태의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)를 생성하여 출력한다. 제1 내지 제4 D 플립 플롭(110a 내지 110d) 각각은 클럭 신호(RCLK)가 하이 논리인 경우 입력 신호(GSP1 내지 GSP4)를 그대로 출력하고, 클럭 신호(RCLK)가 로우 논리인 경우, 입력 신호와 관계없이 이전 출력을 유지한다.
구체적으로, 제1 D 플립 플롭(110a)은 하이 논리의 제1 게이트 스타트 펄스(GSP1)가 입력되더라도 클럭 신호(RCLK)가 하이 논리가 되기 이전까지 이전 상태를 유지하여 로우 논리 제1 게이트 쉬프트 클럭 신호(GSC1)를 출력한다. 그리고 제1 D 플립 플롭(110a)은 A 기간에서 클럭 신호(RCLK)가 하이 논리가 되면 하이 논리의 제1 게이트 스타트 펄스(GSP1)를 래치하여 하이 논리의 제1 게이트 쉬프트 클럭 신호(GSC1)를 출력한다. 또한, A 기간에서 클럭 신호(RCLK)가 로우 논리가 되면 이전 출력인 하이 논리를 유지하고, 클럭 신호(RCLK)가 하이 논리가 되면 로우 논리의 제1 게이트 스타트 펄스(GSP1)를 래치하여 로우 논리의 제1 게이트 쉬프트 클럭 신호(GSC1)를 출력한다. 이에 따라, 제1 D 플립 플롭(110a)은 4H 주기와 1/4 듀티비를 갖는 제1 게이트 쉬프트 클럭 신호(GSC1)를 출력한다. 이 제1 게이트 쉬프트 클럭 신호(GSC1)는 레벨 쉬프터(112)에 공급됨과 동시에 다음단인 제2 D 플립 플롭(110b)의 입력단자(D)로 공급된다.
제2 D 플립 플롭(110b)은 B 기간에서 하이 논리의 클럭 신호(RCLK)가 입력되면, 하이 논리의 제1 게이트 쉬프트 클럭 신호(GSC1)를 래치하여 하이 논리의 제2 게이트 쉬프트 클럭 신호(GSC2)를 출력한다. 그리고, B 기간에서 클럭 신호(RCLK)가 로우 논리가 되면 이전 출력인 하이 논리를 유지하고, 클럭 신호(RCLK)가 하이 논리가 되면 로우 논리의 제1 게이트 쉬프트 클럭 신호(GSC1)를 래치하여 로우 논리의 제2 게이트 쉬프트 클럭 신호(GSC2)를 출력한다. 이에 따라, 제2 D 플립 플롭은 4H 주기와 1/4 듀티비를 갖는 제2 게이트 쉬프트 클럭 신호(GSC2)를 출력한다. 이 제2 게이트 쉬프트 클럭 신호(GSC2)는 레벨 쉬프터(112)에 공급됨과 동시에 다음단인 제3 D 플립 플롭(110c)의 입력단자(D)로 공급된다.
제3 D 플립 플롭(110c)은 C 기간에서 하이 논리의 클럭 신호(RCLK)가 입력되면, 하이 논리의 제2 게이트 쉬프트 클럭 신호(GSC2)를 래치하여 하이 논리의 제2 게이트 쉬프트 클럭 신호(GSC3)를 출력한다. 그리고, C 기간에서 클럭 신호(RCLK)가 로우 논리가 되면 이전 출력인 하이 논리를 유지하고, 클럭 신호(RCLK)가 하이 논리가 되면 로우 논리의 제2 게이트 쉬프트 클럭 신호(GSC2)를 래치하여 로우 논리의 제3 게이트 쉬프트 클럭 신호(GSC3)를 출력한다. 이에 따라, 제3 D 플립 플롭은 4H 주기와 1/4 듀티비를 갖는 제3 게이트 쉬프트 클럭 신호(GSC3)를 출력한다. 이 제3 게이트 쉬프트 클럭 신호(GSC3)는 레벨 쉬프터(112)에 공급됨과 동시에 다음단인 제4 D 플립 플롭(110d)의 입력단자(D)로 공급된다.
제4 D 플립 플롭(110d)은 D 기간에서 하이 논리의 클럭 신호(RCLK)가 입력되면, 하이 논리의 제3 게이트 쉬프트 클럭 신호(GSC3)를 래치하여 하이 논리의 제4 게이트 쉬프트 클럭 신호(GSC4)를 출력한다. 그리고, D 기간에서 클럭 신호(RCLK)가 로우 논리가 되면 이전 출력인 하이 논리를 유지하고, 클럭 신호(RCLK)가 하이 논리가 되면 로우 논리의 제3 게이트 쉬프트 클럭 신호(GSC3)를 래치하여 로우 논리의 제4 게이트 쉬프트 클럭 신호(GSC4)를 출력한다. 이에 따라, 제4 D 플립 플롭은 4H 주기와 1/4 듀티비를 갖는 제4 게이트 쉬프트 클럭 신호(GSC4)를 출력한다. 이 제4 게이트 쉬프트 클럭 신호(GSC4)는 레벨 쉬프터(112)에 공급된다.
레벨 쉬프터(112)는 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4) 각각의 하이 논리는 게이트 온 전압(Von)으로, 로우 논리는 게이트 오프 전압(Voff)으로 각각 레벨 쉬프팅한다. 또한, 레벨 쉬프터(112)는 게이트 출력 인에이블 신호(GOE)에 응답하여 레벨 쉬프팅 이전 이나 이후 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)의 하이 구간을 마스킹하여 펄스 폭을 감소시켜 출력한다.
도 5는 본 발명의 제1 실시 예에 따른 레벨 쉬프팅부의 위치를 설명하기 위한 도면이다.
본 발명의 제1 실시 예에 따른 액정 표시 장치는 타이밍 컨트롤러(100) 및 레벨 쉬프팅부(120)가 실장된 제어 보드(160)와, 액정 표시 패널(150)의 데이터 라인(DL1 내지 DLm)을 구동하기 위한 데이터 구동부(130)가 실장된 데이터 회로 필름(170)과, 게이트 구동부(140)를 내장한 액정 표시 패널(150)을 포함한다.
타이밍 컨트롤러(100)는 데이터 구동부(130)를 제어하기 위한 데이터 제어신호(DCS)를 데이터 회로 필름(170)을 경유하여 데이터 구동부(130)로 공급한다. 그리고, 타이밍 컨트롤러(100)는 레벨 쉬프팅부(120) 및 게이트 구동부(140)를 제어하기 위한 게이트 제어신호(GCS)를 레벨 쉬프팅부(120)에 공급한다. 게이트 제어 신호(GCS)는 제1 및 제2 게이트 스타트 펄스(GSP1,GSP2), 클럭 신호(RCLK), 게이트 출력 인에이블(GOE) 등을 포함한다.
레벨 쉬프팅부(120)는 타이밍 컨트롤러(100)로부터의 제1 게이트 스타트 펄스(GSP1) 및 클럭 신호(RCLK)를 이용하여 다수의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)를 생성하고, 생성된 다수의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)와 제2 게이트 쉬프트 클럭 신호(GSP2)를 레벨 쉬프팅하여 출력한다. 레벨 쉬프팅부(120)로부터 레벨 쉬프팅된 다수의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)와 제2 게이트 쉬프트 클럭(GSP2)은 데이터 회로 필름(170)을 경유해서 액정 표시 패널(150)에 내장된 게이트 구동부(140)에 공급된다.
게이트 구동부(140)는 다수의 스테이지로 구성된 쉬프트 레지스터를 구비한다. 다수의 스테이지 각각은 스캔 펄스가 순차적으로 쉬프트되게 입력 신호(즉, 제2 게이트 스타트 펄스 또는 전단 스캔 펄스)에 응답하여 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4) 중 어느 하나를 선택하여 스캔 펄스를 출력한다.
도 6는 본 발명의 제2 실시 예에 따른 레벨 쉬프팅부의 위치를 설명하기 위한 도면이다.
본 발명의 제2 실시 예에 따른 액정 표시 장치는 타이밍 컨트롤러(100)가 실장된 제어 보드(160)와, 액정 표시 패널(150)의 데이터 라인(DL1 내지 DLm)을 구동하기 위한 데이터 구동부(130)가 실장된 데이터 회로 필름(170)과, 레벨 쉬프팅부(120) 및 게이트 구동부(140)를 내장한 액정 표시 패널(150)을 포함한다.
타이밍 컨트롤러(100)는 데이터 구동부(130)를 제어하기 위한 데이터 제어신호(DCS)를 데이터 회로 필름(170)을 경유하여 데이터 구동부(130)에 공급한다. 또한, 타이밍 컨트롤러(100)는 레벨 쉬프팅부(120) 및 게이트 구동부(140)를 제어하기 위한 게이트 제어신호(GCS)를 데이터 회로 필름(170)을 경유하여 레벨 쉬프팅부(120)에 공급한다.
레벨 쉬프팅부(120)는 타이밍 컨트롤러(100)로부터의 제1 게이트 스타트 펄스(GSP1) 및 클럭 신호(RCLK)를 이용하여 다수의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)를 생성하고, 생성된 다수의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)와 제2 게이트 쉬프트 클럭 신호(GSP2)를 레벨 쉬프팅하여 출력한다. 레벨 쉬프팅부(120)로부터 레벨 쉬프팅된 다수의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)와 제2 게이트 쉬프트 클럭(GSP2)는 데이터 회로 필름(170)을 경유해서 게이트 구동부(140)에 공급된다.
이에 따라, 레벨 쉬프팅부(120)를 액정 표시 패널(150)에 내장하면 제어 보드로(160)부터 데이터 회로 필름(170)을 경유하여 액정 표시 패널(150)의 게이트 구동부(140)로 전송하는 신호 라인의 수를 감소시킬 수 있다. 이 결과, 신호 라인 면적을 충분히 확보하여 내장형 게이트 구동부의 취약점인 배선 저항을 감소시킬 수 있다.
게이트 구동부(140)는 다수의 스테이지로 구성된 쉬프트 레지스터를 구비한다. 다수의 스테이지 각각은 스캔 펄스가 순차적으로 쉬프트되게 입력 신호(즉, 제2 게이트 스타트 펄스 또는 전단 스캔 펄스)에 응답하여 제1 내지 제4 게이트 쉬 프트 클럭 신호(GSC1 내지 GSC4) 중 어느 하나를 선택하여 스캔 펄스를 출력한다.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 이의 구동 방법은 레벨 쉬프팅부에 타이밍 컨트롤러로부터의 공급되는 하나의 클럭 신호를 이용해서 다수의 게이트 쉬프트 클럭 신호를 생성하는 게이트 쉬프트 클럭 생성부를 형성한다. 이에 따라, 타이밍 컨트롤러는 하나의 클럭 신호를 생성함으로써 타이밍 컨트롤러의 회로가 간편해진다. 또한, 하나의 클럭 신호를 레벨 쉬프터에 공급함으로써 타이밍 컨트롤러 및 레벨 쉬프팅부의 핀 수가 감소된다.
또한, 본 발명에 따른 액정 표시 장치 및 이의 구동 방법은 레벨 쉬프팅부를 액정 표시 패널에 내장하면 제어보드로부터 회로 필름을 경유하여 액정 표시 패널의 게이트 구동부로 전송하는 신호 라인의 수를 감소시킬 수 있다. 따라서, 신호 라인 면적을 충분히 확보하여 내장형 게이트 구동부의 취약점인 배선 저항을 감소시킬 수 있다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 표시 영역과 비표시 영역으로 정의되는 액정 표시 패널;
    클럭 신호와 제1 및 제2 게이트 스타트 펄스를 생성하여 출력하는 타이밍 컨트롤러;
    상기 제1 게이트 스타트 펄스를 상기 클럭 신호에 따라 쉬프트시켜 다수의 게이트 쉬프트 클럭 신호를 생성하고 상기 다수의 게이트 쉬프트 클럭 신호와 상기 제2 게이트 스타트 펄스를 레벨 쉬프팅시켜 출력하는 레벨 쉬프팅부; 및
    상기 다수의 게이트 쉬프트 클럭 신호와 제2 게이트 스타트 펄스를 이용해서 상기 게이트 라인을 순차적으로 구동하는 스캔 신호를 공급하는 게이트 구동부를 포함하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 레벨 쉬프팅부는
    상기 클럭 신호 및 상기 제1 게이트 스타트 펄스를 사용하여 상기 다수의 게이트 쉬프트 클럭 신호를 생성하는 다수의 D 플립 플롭을 포함하는 게이트 쉬프트 클럭 생성부; 및
    상기 다수의 게이트 쉬프트 클럭 신호와 제2 게이트 스타트 펄스를 레벨 쉬프팅시켜 출력하는 레벨 쉬프터를 포함하는 것을 특징으로 하는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 레벨 쉬프터는 상기 타이밍 컨트롤러로부터의 게이트 출력 인에이블 신호에 응답하여 레벨 쉬프팅 이전 또는 이후에 상기 다수의 게이트 쉬프트 클럭 신호의 펄스 폭을 조절하여 출력하는 것을 특징으로 하는 액정 표시 장치.
  4. 제2항에 있어서,
    상기 게이트 쉬프트 클럭 생성부가 i 개의 게이트 쉬프트 클럭 신호(i는 2 이상의 정수)를 생성하는 경우에 상기 제1 게이트 스타트 펄스는 i 수평동기기간의 주기와 1/i의 듀티비를 가지는 것을 특징으로 하는 액정 표시 장치.
  5. 제1항에 있어서,
    상기 클럭 신호는 1 수평동기기간의 주기와 듀티비는 1/2보다 크고 1보다 작은를 가지는 것을 특징으로 하는 액정 표시 장치.
  6. 제3항에 있어서,
    상기 게이트 구동부는 상기 액정 표시 패널의 비표시 영역에 내장되는 것을 특징으로 하는 액정 표시 장치.
  7. 제6항에 있어서,
    상기 액정 표시 패널의 데이터 라인을 구동하기 위한 데이터 구동부; 및
    상기 데이터 구동부가 실장된 데이터 회로 필름을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 레벨 쉬프팅부는 상기 타이밍 컨트롤러가 실장된 제어보드에 실장되는 것을 특징으로 하는 액정 표시 장치.
  9. 제8항에 있어서,
    상기 레벨 쉬프팅부에서 공급된 다수의 게이트 쉬프트 클럭 신호와 제2 게이트 스타트 펄스는 상기 데이터 회로 필름을 경유해서 상기 게이트 구동부에 공급되는 것을 특징으로 하는 액정 표시 장치.
  10. 제7항에 있어서,
    상기 레벨 쉬프팅부는 상기 액정 표시 패널의 비표시 영역에 내장되는 것을 특징으로 하는 액정 표시 장치.
  11. 제10항에 있어서,
    상기 타이밍 컨트롤러에서 공급된 상기 제1 및 제2 게이트 스타트 펄스, 클럭 신호, 게이트 출력 인에이블 신호는 상기 데이터 회로 필름을 경유해서 상기 레벨 쉬프팅부에 공급되는 것을 특징으로 하는 액정 표시 장치.
  12. 클럭 신호, 제1 및 제2 게이트 스타트 펄스를 생성하여 출력하는 단계;
    상기 클럭 신호 및 상기 제1 게이트 스타트 펄스를 이용해서 순차적으로 쉬프팅된 형태의 다수의 게이트 쉬프트 클럭 신호를 생성하여 출력하는 단계;
    상기 다수의 게이트 쉬프트 클럭 신호와 상기 제2 게이트 스타트 펄스를 레벨 쉬프팅시켜 출력하는 단계; 및
    상기 레벨 쉬프팅된 다수의 게이트 쉬프트 클럭 신호와 상기 제2 게이트 스타트 펄스를 이용해서 스캔 신호를 게이트 라인에 순차적으로 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  13. 제12항에 있어서,
    상기 다수의 게이트 쉬프트 클럭 신호와 상기 제2 게이트 스타트 펄스를 레벨 쉬프팅시켜 출력하는 단계는
    상기 다수의 게이트 쉬프트 클럭 신호를 레벨 쉬프팅시키기 이전 또는 이후에 게이트 출력 인에이블 신호에 응답하여 상기 다수의 게이트 쉬프트 클럭 신호의 펄스 폭을 조절하여 출력하는 단계를 추가하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
KR1020070030370A 2007-03-28 2007-03-28 액정 표시 장치 및 이의 구동 방법 KR101286525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030370A KR101286525B1 (ko) 2007-03-28 2007-03-28 액정 표시 장치 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030370A KR101286525B1 (ko) 2007-03-28 2007-03-28 액정 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20080088038A KR20080088038A (ko) 2008-10-02
KR101286525B1 true KR101286525B1 (ko) 2013-07-16

Family

ID=40150391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030370A KR101286525B1 (ko) 2007-03-28 2007-03-28 액정 표시 장치 및 이의 구동 방법

Country Status (1)

Country Link
KR (1) KR101286525B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069356A (ko) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279350B1 (ko) * 2010-11-26 2013-07-04 엘지디스플레이 주식회사 액정표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000959A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 듀얼 쉬프트 레지스터를 포함한 게이트 드라이버와 그를이용한 액정 패널 구동 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000959A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 듀얼 쉬프트 레지스터를 포함한 게이트 드라이버와 그를이용한 액정 패널 구동 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069356A (ko) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
KR102148475B1 (ko) 2013-12-13 2020-10-14 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법

Also Published As

Publication number Publication date
KR20080088038A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
KR101279350B1 (ko) 액정표시장치
KR101385206B1 (ko) 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
KR101258900B1 (ko) 액정표시장치 및 데이터 구동회로
KR20040009136A (ko) 액정표시장치의 구동장치 및 구동방법
KR20080064280A (ko) 액정 표시 장치 및 이의 구동 방법
KR20140057794A (ko) 게이트 구동 회로, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR20080043515A (ko) 액정표시장치 및 그 구동방법
KR20090127771A (ko) 액정표시장치
KR101286525B1 (ko) 액정 표시 장치 및 이의 구동 방법
KR100922790B1 (ko) 액정 패널의 게이트 구동 장치
KR20090055405A (ko) 액정표시장치의 게이트구동 회로
KR100933452B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101097643B1 (ko) 액정표시장치 및 그 구동방법
KR20090005827A (ko) 액정표시장치 및 그의 구동 방법
KR101177581B1 (ko) 액정표시장치 및 그의 구동 방법
KR20060127644A (ko) 액정 표시장치의 구동장치
KR100831284B1 (ko) 액정표시장치의 구동방법
KR100947773B1 (ko) 액정표시장치
KR20090086867A (ko) 2도트 인버젼 액정표시장치의 구동 장치
KR101002000B1 (ko) 액정 패널의 게이트 드라이버
KR101074400B1 (ko) 액정표시장치 및 그 구동방법
KR100923352B1 (ko) 액정표시장치 및 그 구동방법
KR20140082484A (ko) 액정표시장치 및 그 구동방법
KR20130031091A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7