KR20060127644A - 액정 표시장치의 구동장치 - Google Patents

액정 표시장치의 구동장치 Download PDF

Info

Publication number
KR20060127644A
KR20060127644A KR1020050048873A KR20050048873A KR20060127644A KR 20060127644 A KR20060127644 A KR 20060127644A KR 1020050048873 A KR1020050048873 A KR 1020050048873A KR 20050048873 A KR20050048873 A KR 20050048873A KR 20060127644 A KR20060127644 A KR 20060127644A
Authority
KR
South Korea
Prior art keywords
common electrode
gate
liquid crystal
lines
driver
Prior art date
Application number
KR1020050048873A
Other languages
English (en)
Other versions
KR101117991B1 (ko
Inventor
김진환
이명식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050048873A priority Critical patent/KR101117991B1/ko
Publication of KR20060127644A publication Critical patent/KR20060127644A/ko
Application granted granted Critical
Publication of KR101117991B1 publication Critical patent/KR101117991B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 게이트 드라이버의 전단 출력신호에 따라 복수의 공통전극 라인을 독립적으로 구동하여 공통전극을 라인 인버젼할 수 있도록 한 액정 표시장치의 구동장치에 관한 것이다.
본 발명에 따른 액정 표시장치의 구동장치는 N(단, N은 양의 정수)개의 게이트 라인과 M(단, M은 양의 정수)개의 데이터 라인 및 N개의 공통전극 라인에 의해 정의되는 화소영역에 형성된 액정셀을 포함하는 액정패널과, 상기 데이터 라인들에 화소신호를 공급하는 데이터 드라이버와, 게이트 시작신호 및 적어도 2개의 게이트 클럭신호에 따라 스캔신호를 발생하여 상기 게이트 라인들에 공급하는 게이트 드라이버와, 공통전극 시작신호와 상기 전단 게이트 라인들에 공급되는 상기 스캔신호 및 제 1 및 제 2 제어신호에 따라 제 1 및 제 2 공통전압을 발생하여 상기 복수의 공통전극 라인마다 교번되도록 공급하는 공통전극 드라이버를 구비한다.
이러한 구성에 의하여 본 발명은 공통전극 드라이버를 이용하여 라인 인버젼 구동이 가능하도록 각 공통전극 라인을 독립적으로 구동할 수 있다.
라인 인버젼, 공통전극 반전, 공통전극 시작신호, GSP, 공통전극 드라이버

Description

액정 표시장치의 구동장치{APPARATUS FOR DRIVING LIQUID CRYSTAL DISPLAY DEVICE}
도 1a 및 도 1b는 라인 인버젼 구동방식에 따른 액정패널에 공급되는 화소신호의 극성패턴을 나타내는 도면.
도 2는 종래의 액정 패널을 나타내는 도면.
도 3은 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 도면.
도 4는 도 3에 도시된 게이트 드라이버 및 공통전극 드라이버의 일부를 나타내는 도면.
도 5는 도 3에 도시된 게이트 드라이버 및 공통전극 드라이버의 구동 파형도.
도 6은 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 도면.
도 7은 도 6에 도시된 게이트 드라이버 및 공통전극 드라이버의 일부를 나타내는 도면.
도 8은 본 발명의 제 3 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 도면.
< 도면의 주요 부분에 대한 부호설명 >
2, 102 : 액정패널 104 : 데이터 드라이버
106 : 게이트 드라이버 108 : 공통전극 드라이버
1501 내지 150n : 쉬프트 레지스터 1601 내지 160n : 스테이지
본 발명은 액정 표시장치에 관한 것으로, 특히 게이트 드라이버의 전단 출력신호에 따라 복수의 공통전극 라인을 독립적으로 구동하여 공통전극을 라인 인버젼할 수 있도록 한 액정 표시장치의 구동장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
이러한, 평판 표시장치 중 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 액정셀을 가지는 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 액정패널에 표시되도록 액정셀을 구동한다.
액정패널은 액정의 열화 방지 및 표시 품질 향상을 위하여 액정셀의 극성을 일정 단위로 인버젼시키는 인버젼 방법으로 구동된다. 인버젼 방법으로는 프레임 단위로 액정셀의 극성이 인버젼되는 프레임 인버젼(Frame Inversion), 수평 라인 단위로 액정셀의 극성이 인버젼되는 라인 인버젼(Line Inversion), 수직 라인 단위로 액정셀의 극성이 인버젼되는 칼럼 인버젼(Column Inversion), 그리고 액정셀 단위로 액정셀의 극성이 인버젼되는 도트 인버젼(Dot Inversion) 등이 이용된다.
이러한 인버젼 방법들 중 도 1a 및 도 1b에 도시된 바와 같이 수평 라인 단위로 액정셀의 극성을 인버젼시키는 라인 인버젼 방법은 칼럼 인버젼 및 도트 인버젼 방법에 비하여 소비 전력면에서 유리하다. 이는 액정셀에 기준 전압으로 공급되는 공통전압(Vcom)을 교류 구동하여 데이터 신호의 구동전압 범위를 낮출 수 있기 때문이다.
도 2는 공통전극을 이용한 라인 인버젼 방법으로 구동되는 액정패널(2)을 나타내는 도면이다.
도 2에 도시된 액정패널(2)은 상호 교차하는 복수의 데이터 라인(DL1 내지 DLm) 및 복수의 게이트 라인(GL1 내지 GLn)과, 게이트 라인(GL1 내지 GLn)과 나란한 복수의 공통전극 라인(CVL1 내지 CVLn)과, 상기 게이트 라인들(GL1 내지 GLn) 및 데이터 라인들(DL1 내지 DLm)의 교차로 정의된 화소영역에 형성된 액정셀과, 그 액정셀을 구동하는 PMOS 박막 트랜지스터(TFT)를 구비한다.
액정셀은 PMOS 박막 트랜지스터(TFT)의 드레인 전극과 접속된 화소전극과, 그 화소전극과 액정을 사이에 배치되며 공통전극 라인(CVL)에 접속된 공통전극을 포함하게 되며, 등가적으로는 액정 캐패시터(Clc)로 표현된다.
또한, 액정셀은 액정 캐패시터(Clc)와 공유되는 화소 전극과 공통전극이 중첩되는 부분에 형성되어 액정 캐패시터(Clc)에 저장된 화소신호를 다음 화소신호가 저장될 때까지 안정적으로 유지시키는 스토리지 캐패시터(Cst)를 더 구비한다.
데이터 라인(DL1 내지 DLm)은 액정패널(2)의 수평방향으로 나란하게 형성되며, 도 1a 및 도 1b에 도시된 바와 같이 라인 인버젼 구동방식에 대응되는 극성을 가지는 화소신호를 1수평 단위로 공급 받는다.
게이트 라인(GL1 내지 GLn)은 상기 액정패널(2)의 수직방향으로 나란하게 형성되며, 상기 액정셀의 PMOS 박막 트랜지스터(TFT)를 온/오프시키기 위한 게이트 턴-온 전압 및 게이트 턴-오프 전압을 포함하는 스캔신호를 공급 받는다.
공통전극 라인(CVL1 내지 CVLn)은 상기 게이트 라인(GL1 내지 GLn)과 나란하게 형성되며, 액정 커패시터(Clc)의 공통전극 및 스토리지 커패시터(Cst)에 공통적으로 접속된다. 이러한, 공통전극 라인(CVL1 내지 CVLn)에는 라인마다 반전되는 공통전압이 공급된다.
이러한 액정셀은 공통전극 라인(CVL)을 통해 공통전극에 공급된 공통전압(Vcom)과 PMOS 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 화소신호와 저장되는 화소신호와의 전압차에 의해 형성되는 전계에 의하여 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
이와 같은, 공통전극을 이용한 라인 인버젼 방법에 의한 액정패널(2)의 구동방법을 구체적으로 설명하면 다음과 같다.
먼저, 제 1 수평 기간(H1)에 있어서, 부극성의 공통전압이 제 1 공통전극 라 인(CVL1)에 공급된 후, 스캔신호의 게이트 턴-온 전압이 제 1 게이트 라인(GL1)에 공급됨으로써 정극성(공통전압 기준)의 데이터 신호에 따른 정극성의 화소신호가 데이터 라인(DL1 내지 DLm)으로부터 공급된다. 이에 따라, 제 1 수평라인 상의 액정셀들은 정극성의 화소신호와 부극성의 공통전압과의 전압차에 의해 형성되는 전계에 의하여 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
이어서, 제 2 수평 기간(H2)에 있어서, 정극성의 공통전압이 제 2 공통전극 라인(CVL2)에 공급된 후, 스캔신호의 게이트 턴-오프 전압이 제 2 게이트 라인(GL2)에 공급됨으로써 부극성(공통전압 기준)의 데이터 신호에 따른 부극성의 화소신호가 데이터 라인(DL1 내지 DLm)으로부터 공급된다. 이에 따라, 제 2 수평라인 상의 액정셀들은 부극성의 화소신호와 정극성의 공통전압과의 전압차에 의해 형성되는 전계에 의하여 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
이후, 제 3 내지 제 n 수평 기간(H3 내지 Hn)에서는 상술한 제 1 및 제 2 수평 기간(H1, H2)과 동일한 방식을 반복하게 된다.
따라서, 종래의 공통전극을 이용한 라인 인버젼 방법에 의한 액정패널(2)의 구동방법은 게이트 라인(GL1 내지 GLn)과 나란하도록 형성된 공통전극 라인(CVL1 내지 CVLn)간에 서로 반전되는 공통전압을 공급함으로써 데이터 라인(DL1 내지 DLm)에 공급되는 화소신호를 저전압으로 구동할 수 있다. 결과적으로, 종래의 공통전극을 이용한 라인 인버젼 방법에 의한 액정패널(2)의 구동방법은 공통전극의 교번 구동 방식을 이용함으로써 소비전력을 감소시킬 수 있다.
그러나 이러한 공통전극 인버젼 구동을 위하여, 복수의 공통전극 라인(CVL1 내지 CVLn)을 상기와 같이 독립적으로 구동할 수 있는 공통전극 드라이버가 필요하게 된다. 나아가, 액정 패널에 내장되기에 적합하도록 단순한 구성을 갖는 공통전극 드라이버가 필요하게 된다.
따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 게이트 드라이버의 전단 출력신호에 따라 복수의 공통전극 라인을 독립적으로 구동하여 공통전극을 라인 인버젼할 수 있도록 한 액정 표시장치의 구동장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 N(단, N은 양의 정수)개의 게이트 라인과 M(단, M은 양의 정수)개의 데이터 라인 및 N개의 공통전극 라인에 의해 정의되는 화소영역에 형성된 액정셀을 포함하는 액정패널과, 상기 데이터 라인들에 화소신호를 공급하는 데이터 드라이버와, 게이트 시작신호 및 적어도 2개의 게이트 클럭신호에 따라 스캔신호를 발생하여 상기 게이트 라인들에 공급하는 게이트 드라이버와, 공통전극 시작신호와 상기 전단 게이트 라인들에 공급되는 상기 스캔신호 및 제 1 및 제 2 제어신호에 따라 제 1 및 제 2 공통전압을 발생하여 상기 복수의 공통전극 라인마다 교번되도록 공급하는 공통전극 드라이버를 구비한다.
상기 공통전극 드라이버는 상기 공통전극 시작신호에 의해 시동되어 상호 반 전된 상기 제 1 및 제 2 제어신호에 따라 상기 제 1 및 제 2 공통전압을 발생하여 제 1 공통전극 라인에 교번적으로 공급하는 제 1 스테이지와, 상기 전단 게이트 라인들에 공급되는 상기 스캔신호를 상기 공통전극 시작신호로 공급받아 시동되어 상기 제 1 및 제 2 제어신호에 따라 상기 제 1 및 제 2 공통전압을 발생하여 상기 제 2 내지 제 N 공통전극 라인에 교번적으로 공급하는 제 2 내지 제 N 스테이지를 구비한다.
상기 제 1 스테이지는 상기 게이트 시작신호를 상기 공통전극 시작신호로 공급받아 시동되는 것을 특징으로 한다.
이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 3은 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치를 개략적으로 나타내는 도면이고, 도 4는 도 3에 도시된 게이트 드라이버 및 공통전극 드라이버의 일부를 나타내는 도면이다.
도 3 및 도 4를 참조하면, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치는 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm) 및 복수의 공통전극 라인(CVL1 내지 CVLn)이 상호 교차로 정의된 화소 영역에 형성된 액정셀을 포함하는 액정패널(102)과, 데이터 라인들(DL1 내지 DLm)에 화소신호를 공급하기 위한 데이터 드라이버(104)와, 게이트 라인들(GL1 내지 GLn)에 스캔신호를 순차적으로 공급하기 위한 게이트 드라이버(106)와, 공통전극 라인(CVL1 내지 CVLn)을 독립적으로 구동하기 위한 공통전극 드라이버(108)를 구비한다.
각 액정셀은 게이트 라인(GL)과 데이터 라인(DL)에 접속된 PMOS 박막 트랜지스터(TFT)와, PMOS 박막 트랜지스터(TFT)의 드레인 전극과 접속된 화소전극을 포함한다. 이러한, 각 액정셀은 화소전극과 액정을 사이에 배치되며 공통전극 라인(CVL)에 접속된 공통전극을 포함하게 되며, 등가적으로는 액정 캐패시터(Clc)로 표현된다.
또한, 액정셀은 액정 캐패시터(Clc)와 공유되는 화소 전극과 공통전극이 중첩되는 부분에 형성되어 액정 캐패시터(Clc)에 저장된 화소신호를 다음 화소신호가 저장될 때까지 안정적으로 유지시키는 스토리지 캐패시터(Cst)를 더 구비한다.
데이터 드라이버(104)는 입력되는 데이터 신호를 아날로그 신호인 화소신호로 변환하여 게이트 라인들(GL1 내지 GLn)에 스캔신호가 공급되는 1수평 주기마다 1수평 라인분의 화소신호를 데이터 라인들(DL1 내지 DLm)로 공급한다. 이때, 데이터 드라이버(104)는 도 1a 및 도 1b에 도시된 바와 같이 라인 인버젼 구동방식에 대응되는 극성을 가지도록 입력 데이터 신호를 화소신호로 변환하게 된다.
게이트 드라이버(106)는 외부로부터의 게이트 시작펄스(GSP)를 적어도 2개의 게이트 클럭신호(GCLK)에 따라 순차적으로 쉬프트시켜 스캔신호를 발생하여 게이트 라인(GL1 내지 GLn)에 순차적으로 공급한다. 이를 위해, 게이트 드라이버(106)는 각 게이트 라인(GL1 내지 GLn)을 순차적으로 구동시키기 위한 복수의 쉬프트 레지스터(150)를 구비한다.
복수의 쉬프트 레지스터(1501 내지 150n) 중 제 1 쉬프트 레지스터(1501)는 외부로부터의 게이트 시작펄스(GSP)를 제 1 및 제 2 게이트 클럭신호(GCLK1, GCLK2)에 따라 쉬프트시켜 게이트 라인(GL1 내지 GLn)을 턴-온시키는 스캔신호를 발생한다. 그리고, 제 1 쉬프트 레지스터(1501)를 제외한 나머지 쉬프트 레지스터(1502 내지 150n) 각각은 전단 쉬프트 레지스터(1501 내지 150n-1)의 출력신호를 제 1 및 제 2 게이트 클럭신호(GCLK1, GCLK2)에 따라 쉬프트시켜 도 5에 도시된 바와 같이 순차적으로 게이트 라인(GL1 내지 GLn)을 턴-온시키는 스캔신호를 발생한다. 여기서, 복수의 쉬프트 레지스터(1501 내지 150n)는 3개의 게이트 클럭신호 또는 4개의 게이트 클럭신호에 의해 구동될 수 있다.
복수의 공통전극 라인(CVL1 내지 CVLn)은 상기 게이트 라인(GL1 내지 GLn)과 나란하게 형성되며, 액정 커패시터(Clc)의 공통전극 및 스토리지 커패시터(Cst)에 공통적으로 접속된다.
공통전극 드라이버(108)는 공통전극 시작펄스(VSP)에 의해 시동되며, 제 1 및 제 2 제어신호(VCLK1, VCLK2)에 따라 하이레벨의 공통전압(VcomH) 및 로우레벨의 공통전압(VcomL)을 공통전극 라인(CVL1 내지 CVLn)에 교번적으로 공급한다.
이를 위해, 공통전극 드라이버(108)는 공통전극 시작펄스(VSP)에 의해 시동되어 제 1 및 제 2 제어신호(VCLK1, VCLK2)에 따라 하이레벨의 공통전압(VcomH) 및 로우레벨의 공통전압(VcomL)을 공통전극 라인(CVL)에 교번적으로 공급하는 복수의 스테이지(1601 내지 160n)를 구비한다.
공통전극 시작펄스(VSP)는 1 수직 동기 기간 단위로 공급되며, 제 1 제어신호(VCLK1)는 1 수평 기간 단위로 반전된 형태를 갖는다. 그리고, 제 2 제어신호(VCLK2)는 제 1 제어신호(VCLK1)에 반전된 형태를 갖는다.
복수의 스테이지(1601 내지 160n) 중 제 1 스테이지(1601)는 외부로부터 공통전극 시작펄스(VSP)를 공급받아 구동되는 반면에, 나머지 스테이지(1602 내지 160n)는 제 1 내지 제 N-1 게이트 라인(GL1 내지 GLn-1) 각각에 공급되는 스캔신호를 공통전극 시작펄스로 공급받아 구동된다.
이에 따라, 제 1 스테이지(1601)는 제 1 공통전극 라인(CVL1)에 하이레벨의 공통전압(VcomH)과 로우레벨의 공통전압(VcomL)을 교번적으로 공급하는 제 1 및 제 2 PMOS 트랜지스터(T1, T2)와, 제 1 및 제 2 PMOS 트랜지스터(T1, T2)를 각각 제어하는 제 3 및 제 4 PMOS 트랜지스터(T3, T4)와, 제 3 및 제 4 PMOS 트랜지스터(T3, T4)로부터의 제 1 및 제 2 제어신호를 각각 저장하는 제 1 및 제 2 커패시터(C1, C2)를 구비한다.
제 1 PMOS 트랜지스터(T1)는 제 1 커패시터(C1)에 저장된 전압에 의해 제어되어 제 1 전압라인(VH)에 공급되는 하이레벨의 공통전압(VcomH)을 제 1 공통전극 라인(CVL1)에 접속된 출력단으로 출력한다.
제 2 PMOS 트랜지스터(T2)는 제 2 커패시터(C2)에 저장된 전압에 의해 제어되어 제 2 전압라인(VL)에 공급되는 로우레벨의 공통전압(VcomL)을 제 1 공통전극 라인(CVL1)에 접속된 출력단으로 출력한다.
이러한, 제 1 및 제 2 PMOS 트랜지스터(T1, T2)는 상반된 동작에 의해 출력단에 공통 접속된 제 1 공통전압 라인(CVL1)에 하이레벨의 공통전압(VcomH)과 로우레벨의 공통전압(VcomL)을 교번적으로 공급하게 된다.
제 3 PMOS 트랜지스터(T3)는 입력되는 공통전극 시작펄스(VSP)에 의해 제어 되어 제 1 클럭신호 라인(CL1)에 공급되는 제 1 제어신호(VCLK1)를 출력한다.
제 4 PMOS 트랜지스터(T4)는 상기 공통전극 시작펄스(VSP)에 의해 제어되어 제 2 클럭신호 라인(CL2)에 공급되는 제 2 제어신호(VCLK2)를 출력한다.
제 1 커패시터(C1)는 제 1 PMOS 트랜지스터(T1)의 게이트 단자 및 제 3 PMOS 트랜지스터(T3)의 드레인 단자에 공통적으로 접속되는 제 1 단자와, 기저 전압원에 접속되는 제 2 단자를 구비한다. 이러한, 제 1 커패시터(C1)는 제 3 PMOS 트랜지스터(T3)를 통해 입력되는 제 1 제어신호(VCLK1)를 저장하여 홀딩함으로써 제 1 PMOS 트랜지스터(T1)를 제어하게 된다. 이때, 제 1 커패시터(C1)는 제 1 제어신호(VCLK1)가 다음 수직 동기 기간의 공통전극 시작펄스(VSP)에 의해 제 3 PMOS 트랜지스터(T3)를 통해 다시 공급될 때까지 저장된 제 1 제어신호(VCLK1)를 홀딩한다.
제 2 커패시터(C2)는 제 2 PMOS 트랜지스터(T2)의 게이트 단자 및 제 4 PMOS 트랜지스터(T4)의 드레인 단자에 공통적으로 접속되는 제 1 단자와, 기저 전압원에 접속되는 제 2 단자를 구비한다. 이러한, 제 2 커패시터(C2)는 제 4 PMOS 트랜지스터(T4)를 통해 입력되는 제 2 제어신호(VCLK2)를 저장하여 홀딩함으로써 제 2 PMOS 트랜지스터(T2)를 제어하게 된다. 이때, 제 2 커패시터(C2)는 제 2 제어신호(VCLK2)가 다음 수직 동기 기간의 공통전극 시작펄스(VSP)에 의해 제 4 PMOS 트랜지스터(T4)를 통해 다시 공급될 때까지 저장된 제 2 제어신호(VCLK2)를 홀딩한다.
제 2 내지 제 N 스테이지(1602 내지 160n)는 각각은 상술한 제 1 스테이지(1601)와 동일한 구성{제 1 내지 제 4 PMOS 트랜지스터(T1 내지 T4)와, 제 1 및 제 2 커패시터(C1, C2)}을 갖는다. 다만, 제 2 내지 제 N 스테이지(1602 내지 160n) 각각의 제 3 및 제 4 트랜지스터(T3, T4)를 동시에 온/오프시키기 위하여 전단 게이트 라인(GL1 내지 GLn-1)에 공급되는 스캔신호를 시작펄스(VSP)로 공급받는다.
도 5는 도 3에 도시된 게이트 드라이버(106) 및 공통전극 드라이버(108)를 구동시키기 위한 구동 파형도이다.
도 5를 도 4와 결부하여 게이트 드라이버(106) 및 공통전극 드라이버(108)의 구동을 설명하면 다음과 같다.
먼저, 게이트 드라이버(104)는 외부에서 입력된 게이트 시작펄스(GSP)를 제 1 및 제 2 게이트 클럭신호(GCLK1, GCLK2)에 따라 순차적으로 쉬프트시켜 게이트 라인(GL1 내지 GLn)에 스캐신호를 순차적으로 공급한다. 이때, 공통전극 드라이버(108)는 공통전극 시작펄스(VSP)와 전단 게이트 라인에 공급되는 스캔신호에 따라 하이레벨 및 로우레벨의 공통전압(VcomH, VcomL)을 교번되도록 복수의 공통전극 라인(CVL)에 순차적으로 공급한다. 한편, 데이터 드라이버(104)는 게이트 라인(GL1 내지 GLn)에 공급되는 스캔펄스에 동기되도록 라인 인버젼 방식의 극성을 가지는 화소신호를 데이터 라인(DL)에 공급한다.
이에 따라, 액정패널(102)의 각 액정셀은 공통전극 라인(CVL)을 통해 공통전극에 공급된 공통전압(Vcom)과 PMOS 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 화소신호와 저장되는 화소신호와의 전압차에 의해 형성되는 전계에 의하여 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
상기 공통전극 드라이버(108)의 구동을 좀더 구체적으로 설명하면 다음과 같다.
먼저, 상기 게이트 시작펄스(GSP)가 게이트 드라이버(104)의 제 1 쉬프트 레지스터(1501)에 공급될 때, 공통전극 드라이버(108)의 제 1 스테이지(1601)는 제 1 공통전극 라인(CVL1)에 하이레벨의 공통전압(VcomH)을 공급한다.
즉, 공통전극 드라이버(108)의 제 1 스테이지(1601)는 외부로부터 공급되는 로우레벨의 공통전극 시작펄스(VSP)에 의해 제 3 및 제 4 PMOS 트랜지스터(T3, T4)가 동시에 턴-온됨으로써 로우레벨의 제 1 제어신호(VCLK1)가 제 1 커패시터(C1)에 저장됨과 동시에 하이레벨의 제 2 제어신호(VCLK2)가 제 2 커패시터(C2)에 저장된다. 이에 따라, 제 1 커패시터(C1)에 저장된 로우레벨의 제 1 제어신호(VCLK1)에 의해 제 1 PMOS 트랜지스터(T1)가 턴-온됨으로써 제 1 전압라인(VH)으로부터 하이레벨의 공통전압(VcomH)이 제 1 PMOS 트랜지스터(T1)를 통해 제 1 공통전극 라인(CVL1)에 공급된다.
이어서, 게이트 드라이버(104)의 제 1 쉬프트 레지스터(1501)가 제 1 게이트 라인(GL1)에 스캔신호를 공급하는 제 1 수평 기간(H1) 동안, 공통전극 드라이버(108)의 제 2 스테이지(1602)는 제 2 공통전극 라인(CVL2)에 로우레벨의 공통전압(VcomL)을 공급한다.
즉, 공통전극 드라이버(108)의 제 2 스테이지(1602)는 제 1 게이트 라인(GL1)에 공급되는 로우레벨의 스캔신호에 의해 제 3 및 제 4 PMOS 트랜지스터(T3, T4)가 동시에 턴-온됨으로써 하이레벨의 제 1 제어신호(VCLK1)가 제 1 커패시터(C1)에 저장됨과 동시에 로우레벨의 제 2 제어신호(VCLK2)가 제 2 커패시터(C2)에 저장된다. 이에 따라, 제 2 커패시터(C2)에 저장된 로우레벨의 제 2 제어신호 (VCLK2)에 의해 제 2 PMOS 트랜지스터(T2)가 턴-온됨으로써 제 2 전압라인(VL)으로부터 로우레벨의 공통전압(VcomL)이 제 2 PMOS 트랜지스터(T2)를 통해 제 2 공통전극 라인(CVL2)에 공급된다.
마찬가지로, 게이트 드라이버(104)의 제 2 쉬프트 레지스터(1502)가 제 2 게이트 라인(GL2)에 스캔신호를 공급하는 제 2 수평 기간 동안, 공통전극 드라이버(108)의 제 3 스테이지(1603)는 제 2 게이트 라인(GL2)에 공급되는 로우레벨의 스캔신호를 이용하여 제 3 공통전극 라인(CVL3)에 하이레벨의 공통전압(VcomH)을 공급한다.
이와 마찬가지로, 제 3 내지 제 N 수평 기간에서는 상술한 제 2 및 제 3 스테이지(1602, 1603)와 동일한 방식으로 제 4 내지 제 N 스테이지(1604 내지 160n) 각각을 구동함으로써 제 4 내지 제 N 공통전극 라인(CVL4 내지 CVLn)에 하이레벨 및 로우레벨의 공통전압(VcomH, VcomL)을 교번적으로 공급한다.
이와 같은, 본 발명의 제 1 실시 예에 따른 공통전극 드라이버(108)는 외부로부터의 공통전극 시작펄스(VSP)와 전단 게이트 라인(GL1 내지 GLn)에 공급되는 스캔펄스에 따라 하이레벨 및 로우레벨의 공통전압(VcomH, VcomL)을 공통전극 라인(CVL1 내지 CVLn)마다 반전되도록 복수의 공통전극 라인(CVL1 내지 CVLn)에 순차적으로 공급한다.
따라서, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 공통전극 드라이버(108)를 이용하여 라인 인버젼 구동이 가능하도록 각 공통전극 라인(CVL1 내지 CVLn)을 독립적으로 구동할 수 있다.
결과적으로, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 복수의 공통전극 라인(CVL1 내지 CVLn)간에 교번하는 공통전압을 독립적으로 공급함으로써 데이터 라인(DL1 내지 DLm)에 공급되는 화소신호를 저전압으로 구동하여 소비전력을 감소시킬 수 있다.
한편, 본 발명에 따른 공통전극 드라이버(108)는 액정셀에 형성된 박막 트랜지스터(TFT)와 동일한 PMOS 또는 NMOS 트랜지스터로 구성될 수 있다. 여기서, 박막 트랜지스터(TFT) 및 공통전극 드라이버(108)를 구성하는 PMOS 트랜지스터(T1 내지 T4)를 NMOS 트랜지스터로 대체하는 경우 도 5에 도시된 구동 파형의 극성이 반전됨을 알 수 있다. 그리고, 본 발명에 따른 게이트 드라이버(106) 및 공통전극 드라이버(108)는 액정패널(102) 상에 직접 형성되어 내장될 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 도면이고, 도 7은 도 6에 도시된 게이트 드라이버 및 공통전극 드라이버의 일부를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 공통전극 드라이버(108)를 제외하고는 도 3에 도시된 본 발명의 제 1 실시 예와 동일한 구성을 가지게 된다. 이에 따라, 본 발명의 제 2 실시 예에서는 공통전극 드라이버(108)을 제외한 다른 구성에 대한 설명은 본 발명의 제 1 실시 예에 대한 설명으로 대신하기로 한다.
본 발명의 제 2 실시 예의 공통전극 드라이버(108)는 본 발명의 제 1 실시 예의 공통전극 시작펄스(VSP) 대신에 게이트 드라이버(106)로 공급되는 게이트 시 작펄스(GSP)를 사용하게 된다. 이로 인하여, 도 7에 도시된 바와 같이 제 1 스테이지(1601)의 제 1 및 제 2 PMOS 트랜지스터(T1, T2)는 게이트 시작펄스(GSP)에 의해 구동된다. 따라서, 본 발명의 제 2 실시 예는 공통전극 드라이버(108)의 제 1 스테이지(1601)를 시동시키기 위한 시작펄스로써 게이트 시작펄스(GSP)를 사용하는 것을 제외하고는 본 발명의 제 1 실시 예의 공통전극 드라이버(108)와 동일한 구성을 가지게 된다.
결과적으로, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 게이트 시작펄스(GSP)를 이용하여 공통전극 드라이버(108)를 시동시킴으로써 본 발명의 제 1 실시 예에서와 같은 별도의 공통전극 시작펄스(VSP)가 필요없게 된다.
도 8은 본 발명의 제 3 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 도면이다.
도 8을 참조하면, 본 발명의 제 3 실시 예에 따른 액정 표시장치의 구동장치는 공통전극 드라이버(108)를 제외하고는 도 3에 도시된 본 발명의 제 1 실시 예와 동일한 구성을 가지게 된다. 이에 따라, 본 발명의 제 3 실시 예에서는 공통전극 드라이버(108)을 제외한 다른 구성에 대한 설명은 본 발명의 제 1 실시 예에 대한 설명으로 대신하기로 한다.
본 발명의 제 3 실시 예의 공통전극 드라이버(108)는 본 발명의 제 1 실시 예의 공통전극 시작펄스(VSP)와 제 1 및 제 2 제어신호(VCLK1, VCLK2) 대신에 게이트 드라이버(106)로 공급되는 게이트 시작펄스(GSP)와 제 1 및 제 2 게이트 클럭신호(GCLK1, GCLK2)를 사용하는 것을 제외하고는 본 발명의 제 1 실시 예의 공통전극 드라이버(108)와 동일한 구성을 가지게 된다.
결과적으로, 본 발명의 제 3 실시 예에 따른 액정 표시장치의 구동장치는 게이트 시작펄스(GSP)와 제 1 및 제 2 게이트 클럭신호(GCLK1, GCLK2)를 이용하여 공통전극 드라이버(108)를 구동시킴으로써 공통전극 드라이버(108)의 구동회로를 단순화시킬 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 공통전극 드라이버를 이용하여 라인 인버젼 구동이 가능하도록 각 공통전극 라인을 독립적으로 구동할 수 있다. 또한, 본 발명은 게이트 드라이버를 시동시키기 위한 게이트 시작펄스를 이용하여 공통전극 드라이버를 시동시킴으로써 별도의 시작펄스 없이 공통전극 드라이버를 시동시킬 수 있다. 그리고, 본 발명은 게이트 드라이버를 구동하는 게이트 시작펄스 및 클럭신호를 이용하여 공통전극 드라이버를 구동시킴으로써 공통전극 드라이버의 구동회로를 단순화시킬 수 있다.

Claims (7)

  1. N(단, N은 양의 정수)개의 게이트 라인과 M(단, M은 양의 정수)개의 데이터 라인 및 N개의 공통전극 라인에 의해 정의되는 화소영역에 형성된 액정셀을 포함하는 액정패널과,
    상기 데이터 라인들에 화소신호를 공급하는 데이터 드라이버와,
    게이트 시작신호 및 적어도 2개의 게이트 클럭신호에 따라 스캔신호를 발생하여 상기 게이트 라인들에 공급하는 게이트 드라이버와,
    공통전극 시작신호와 상기 전단 게이트 라인들에 공급되는 상기 스캔신호 및 제 1 및 제 2 제어신호에 따라 제 1 및 제 2 공통전압을 발생하여 상기 복수의 공통전극 라인마다 교번되도록 공급하는 공통전극 드라이버를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  2. 제 1 항에 있어서,
    상기 공통전극 드라이버는,
    상기 공통전극 시작신호에 의해 시동되어 상호 반전된 상기 제 1 및 제 2 제어신호에 따라 상기 제 1 및 제 2 공통전압을 발생하여 제 1 공통전극 라인에 교번적으로 공급하는 제 1 스테이지와,
    상기 전단 게이트 라인들에 공급되는 상기 스캔신호를 상기 공통전극 시작신호로 공급받아 시동되어 상기 제 1 및 제 2 제어신호에 따라 상기 제 1 및 제 2 공 통전압을 발생하여 상기 제 2 내지 제 N 공통전극 라인에 교번적으로 공급하는 제 2 내지 제 N 스테이지를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  3. 제 2 항에 있어서,
    상기 제 1 스테이지는 상기 게이트 시작신호를 상기 공통전극 시작신호로 공급받아 시동되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  4. 제 2 항에 있어서,
    상기 각 스테이지는,
    상기 제 1 및 제 2 제어신호에 따라 제 1 및 제 2 공통전압을 상기 공통전극 라인에 교번적으로 공급하는 제 1 및 제 2 트랜지스터와,
    상기 공통전극 시작신호에 따라 상기 제 1 제어신호를 출력하는 제 3 트랜지스터와,
    상기 제 3 트랜지스터로부터 출력되는 상기 제 1 제어신호를 저장하여 상기 제 1 트랜지스터를 제어하는 제 1 커패시터와,
    상기 공통전극 시작신호에 따라 상기 제 2 제어신호를 출력하는 제 4 트랜지스터와,
    상기 제 4 트랜지스터로부터 출력되는 상기 제 2 제어신호를 저장하여 상기 제 2 트랜지스터를 제어하는 제 4 커패시터를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  5. 제 2 항에 있어서,
    상기 제 1 및 제 2 제어신호는 상기 2개의 게이트 클럭신호인 것을 특징으로 하는 액정 표시장치의 구동장치.
  6. 제 1 항에 있어서,
    상기 공통전극 드라이버는 상기 게이트 라인에 스캔신호가 공급되는 수평 기간의 이전 수평 기간에 상기 제 1 및 제 2 공통전압을 반전시켜 상기 공통전극 라인에 공급하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  7. 제 1 항에 있어서,
    상기 각 액정셀은,
    상기 게이트 라인 및 데이터 라인에 접속되는 박막 트랜지스터와,
    상기 박막 트랜지스터의 드레인 단자에 접속된 화소전극과 상기 공통전극 라인에 접속된 액정 커패시터와,
    상기 화소전극과 상기 공통전극 라인에 접속된 스토리지 커패시터를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
KR1020050048873A 2005-06-08 2005-06-08 액정 표시장치의 구동장치 KR101117991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050048873A KR101117991B1 (ko) 2005-06-08 2005-06-08 액정 표시장치의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050048873A KR101117991B1 (ko) 2005-06-08 2005-06-08 액정 표시장치의 구동장치

Publications (2)

Publication Number Publication Date
KR20060127644A true KR20060127644A (ko) 2006-12-13
KR101117991B1 KR101117991B1 (ko) 2012-03-06

Family

ID=37730667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048873A KR101117991B1 (ko) 2005-06-08 2005-06-08 액정 표시장치의 구동장치

Country Status (1)

Country Link
KR (1) KR101117991B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110073821A (ko) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 액정 표시 장치의 구동 장치 및 구동 방법
US8537095B2 (en) 2007-03-08 2013-09-17 Samsung Display Co., Ltd. Display apparatus and method of driving the same
KR20170030151A (ko) * 2015-09-08 2017-03-17 주식회사 실리콘웍스 패널구동회로 및 게이트구동회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537095B2 (en) 2007-03-08 2013-09-17 Samsung Display Co., Ltd. Display apparatus and method of driving the same
KR101375863B1 (ko) * 2007-03-08 2014-03-17 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR20110073821A (ko) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 액정 표시 장치의 구동 장치 및 구동 방법
KR20170030151A (ko) * 2015-09-08 2017-03-17 주식회사 실리콘웍스 패널구동회로 및 게이트구동회로

Also Published As

Publication number Publication date
KR101117991B1 (ko) 2012-03-06

Similar Documents

Publication Publication Date Title
KR20080066392A (ko) 액정 표시 장치 및 이의 구동 방법
KR20070023099A (ko) 액정표시장치 및 그 구동방법
KR20080056905A (ko) 액정표시장치 및 그의 구동 방법
KR20070109345A (ko) 액정표시장치 및 그의 구동방법
US8482554B2 (en) Device and method for driving liquid crystal display device
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR101108174B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100851208B1 (ko) 액정표시장치 및 그 구동방법
KR100880942B1 (ko) 액정표시장치의 구동방법 및 구동장치
KR20080086060A (ko) 액정표시장치 및 이의 구동방법
KR101117991B1 (ko) 액정 표시장치의 구동장치
KR20080026278A (ko) 데이터 구동 장치 및 그 구동 방법
KR100477598B1 (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR20120118963A (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR101174783B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101246571B1 (ko) 2도트 인버젼 방식의 액정표시장치
KR100914778B1 (ko) 2도트 인버젼 액정 표시 장치의 구동 방법 및 장치
KR101097643B1 (ko) 액정표시장치 및 그 구동방법
KR100831284B1 (ko) 액정표시장치의 구동방법
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
KR20040059320A (ko) 액정 표시 장치 및 그 구동방법
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101616241B1 (ko) 액정 표시 장치의 구동 장치 및 구동 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050608

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100526

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050608

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110810

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120214

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150127

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160128

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170116

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20180115

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220120

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231124