KR100923352B1

KR100923352B1 - 액정표시장치 및 그 구동방법

Info

Publication number: KR100923352B1
Application number: KR1020020081986A
Authority: KR
Inventors: 한길준; 김진성
Original assignee: 엘지디스플레이 주식회사
Priority date: 2002-12-20
Filing date: 2002-12-20
Publication date: 2009-10-22
Also published as: KR20040055342A

Abstract

본 발명은 게이트 집적회로 및/또는 데이터 집적회로에 접속되는 라인수의 불균일에 의하여 발생되는 화질불균일 현상을 방지할 수 있도록 한 액정표시장치에 관한 것이다.

본 발명의 액정표시장치는 데이터라인들 및 게이트라인들의 교차부에 액정셀들이 매트릭스 형태로 배치된 액정패널과, 상기 게이트라인들을 구동시키기 위한 게이트 드라이버를 구비하며, 상기 게이트 드라이버는 다수의 게이트라인을 구동시키기 위하여 다수의 출력채널들을 구비하는 게이트 집적회로들과, 상기 게이트 집적회로들 각각에서, 구동파형이 공급되는 출력채널의 갯수를 제어하는 라인수 제어부를 구비한다.

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display and Driving Method thereof}

도 1은 종래의 액정표시장치를 개략적으로 나타내는 도면.

도 2a는 종래의 게이트 드라이버에 포함되어 있는 게이트 집적회로를 나타내는 도면.

도 2b는 종래의 데이터 드라이버에 포함되어 있는 데이터 집적회로를 나타내는 도면.

도 3a는 본 발명의 실시예에 의한 게이트 드라이버를 나타내는 도면.

도 3b는 도 3a에 도시된 라인수 제어부를 상세히 나타내는 도면.

도 4a는 본 발명의 실시예에 의한 데이터 드라이버를 나타내는 도면.

도 4b는 도 4a에 도시된 라인수 제어부를 상세히 나타내는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

2,30,52 : 액정패널 4,54 : 데이터 드라이버

6,32 : 게이트 드라이버 8 : 타이밍 제어부

10,12,14,34,36,38 : 게이트 집적회로 46 : 카운터

16,18,20,56,58,60 : 데이터 집적회로 48 : 비교기

40,42,44,62,64,66 : 라인수 제어부 50 : 케리신호 발생기

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로 특히, 게이트 집적회로 및/또는 데이터 집적회로에 접속되는 라인수의 불균일에 의하여 발생되는 화질불균일 현상을 방지할 수 있도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다.

이를 위하여, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형으로 배열된 액정패널(2)과, 액정패널(2)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(6)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 게이트 드라이버(6)와 데이터 드라이버(4)를 제어하기 위한 타이밍 제어부(8)를 구비한다.

액정패널(2)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 접속된 액정셀(7)을 구비한다. 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 테이터라인(DL)으로부터의 화소신호를 액정셀(7)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(7)에 충전된 화소신호가 유지되게 한다.

액정셀(7)은 등가적으로 액정용량 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀(7)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터를 더 구비한다. 이 스토리지 캐패시터는 화소전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀(7)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.

게이트 드라이버(6)는 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이를 위해, 게이트 드라이버(6)는 도 2a와 같이 다수의 게이트 집적회로(Integrated Circuit : 이하 "IC"라 함)(10,12,..,14)를 구비한다. 게이트 IC(10,12,...,14)들은 자신에게 접속된 게이트라인들(GL1 내지 GLn)을 타이밍 제어부(8)로부터의 제어에 의하여 순차적으로 구동시킨다. 다시 말하여, 게이트 IC(10,12,...,14)들은 타이밍 제어부(8)로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 순차적으로 공급한다.

구체적으로, 게이트 드라이버(6)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 게이트 드라이 버(6)는 쉬프트 펄스에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급하게 된다. 다시 말하여, 쉬프트펄스는 수평기간마다 한 라인씩 쉬프트되고, 게이트 IC들(10,12,...,14)중 어느 하나는 쉬프트펄스에 대응되어 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급한다. 이 경우, 게이트 IC들(10,12,...,14)은 게이트 라인들(GL1 내지 GLn)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급한다.

데이터 드라이버(4)는 수평기간마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이를 위해, 데이터 드라이버(4)는 도 2b와 같이 다수의 데이터 IC(16,18,...,20)들을 구비한다. 데이터 IC(16,18,...,20)들은 타이밍 제어부(8)로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 화소신호를 공급한다. 이때, 데이터 IC(16,18,...,20)들은 타이밍 제어부(8)로부터의 데이터 화소 데이터(R, G, B)를 감마전압 발생부(도시되지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.

구체적으로, 데이터 IC(16,18,...,20)들은 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 IC(16,18,...,20)들은 샘플링 신호에 응답하여 데이터(R,G,B)를 일정 단위씩 순차적으로 입력하여 래치한다. 이후, 래치된 1라인분의 데이터(R,G,B)를 아날로그 화소신호로 변환하여 소스 출력 인에이블 신호(SOE)의 인에이블 기간에 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 IC(16,18,...20) 들은 데이터(R,G,B)를 극성 제어 신호(POL)에 응답하여 정극성 또는 부극성의 화소신호로 변환하게 된다.

타이밍 제어부(8)는 도시되지 않은 비디오 카드로부터 공급되는 동기신호(V,H)를 이용하여 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생한다. 게이트 제어신호들(GSP, GSC, GOE)은 게이트 드리이버(6)로 공급되어 게이트 드라이버를 제어하게 되고, 데이터 제어신호들(SSP, SSC, SOE, POL)은 데이터 드라이버(4)로 공급되어 데이터 드라이버를 제어하게 된다. 아울러, 타이밍 제어부(8)는 데이터(R,G,B)를 정렬하여 데이터 드라이버(4)로 공급한다.

이와 같이 동작하는 종래의 액정표시장치는 게이트 IC(10,12,...,14)에 접속되는 게이트라인들(GL)의 수가 모든 게이트 IC(10,12,...,14)들에서 동일하게 설정되지 못하고, 이에 따라 화질불균일 현상이 발생되는 문제점이 있다. 또한, 종래의 액정표시장치는 데이터 IC(16,18,...,20)에 각각 접속되는 데이터라인들(DL)의 수가 모든 데이터 IC(16,18,...,20)들에서 동일하게 설정되지 못하고, 이에 따라 화질불균일 현상이 발생되는 문제점이 있다.

예를들어, 먼저 게이트 IC(10,12,...,14)들 각각에 접속될 수 있는 게이트라인(GL)의 수가 400개이고, 액정패널(2)의 총 게이트라인(GL)의 수가 900이라고 가정하여 화질불균일 현상의 문제점을 상세히 설명하기로 한다. 먼저, 게이트라인(GL)에 접속될 수 있는 게이트라인(GL)의 수가 400개라면 도 2a에 도시된 제 1 및 제 2게이트 IC(10,12)들 각각에는 400개의 게이트라인(GL)이 접속된다. 이때, 액정패널(2)의 총 게이트라인(GL)의 수가 900이므로 제 3게이트 IC(14)에는 100개의 게이트라인(GL)이 접속된다.

이때, 제 3게이트 IC(14)와 제 2게이트 IC(12) 사이의 경계부에서 세로선 형태의 화질 불량현상이 발생되게 된다. 이를 상세히 설명하면, 제 1 및 제 2게이트 IC(10,12)들은 각각 400개씩의 게이트라인(GL)과 접속된다. 따라서, 제 1 및 제 2게이트 IC(10,12)에서 중심부와 주변부에서의 라인 저항이 서서히 증가하거나 감소하기 때문에 화질 불균일 현상이 발생되지 않는다. 특히, 제 1 및 제 2게이트 IC(10,12)의 경계부에서는 서로 균일한 라인 저항을 가지기 때문에 제 1 및 제 2게이트 IC(10,12)의 경계부에서는 가로선 형태의 화질 불량 현상이 발생되지 않는다.

하지만, 제 3게이트 IC(14)는 100개의 게이트라인(GL)과 접속되기 때문에 경계부에서 제 2게이트 IC(12)의 라인저항과 제 3게이트 IC(14)의 라인저항의 차이가 발생되고, 이에 따라 제 2게이트 IC(12) 및 제 3게이트 IC(14)의 경계부에서 가로선 형태의 화질 불량현상이 발생되게 된다. 아울러, 제 3게이트 IC(14)에서는 다른 게이트 IC(10,12) 보다 적은 수의 게이트라인(GL)이 접속되기 때문에 라인저항이 급속히 증가하고, 이에 따라 화질이 뿌옇게 표시되는 현상이 발생된다.

아울러, 종래의 게이트 IC(10,12,...,14)들은 접속될 수 있는 게이트라인(GL)의 수가 정해져 있기 때문에 설계 자유도를 확보하기 곤란했다.

마찬가지로, 데이터 IC(16,18,...,20)들 각각에 접속될 수 있는 데이터라인(DL)의 수가 400개이고, 액정패널(2)의 총 데이터라인(DL)의 수가 900이라고 가정하여 화질불균일 현상을 설명하기로 한다. 먼저 데이터라인(DL)에 접속 될 수 있는 데이터라인(DL)의 수가 400개라면 도 2b에 도시된 제 1 및 제 2데이터 IC(16,18)들 각각에는 400개의 데이터라인(DL)이 접속된다. 이때, 액정패널(2)의 총 데이터라인(DL)의 수가 900이므로 제 3데이터 IC(20)에는 100개의 데이터라인(GL)이 접속된다.

이때, 제 3데이터 IC(20)와 제 2데이터 IC(28) 사이의 경계부에서 세로선 형태의 화질 불량현상이 발생되게 된다. 이를 상세히 설명하면, 제 1 및 제 2데이터 IC(16,18)들은 각각 400개씩의 데이터라인(DL)과 접속된다. 따라서, 제 1 및 제 2데이터 IC(16,18)에서 중심부와 주변부에서의 라인 저항이 서서히 증가하거나 감소하기 때문에 화질 불균일 현상이 발생되지 않는다. 특히, 제 1 및 제 2데이터 IC(16,18)의 경계부에서는 서로 균일한 라인 저항을 가지기 때문에 제 1 및 제 2데이터 IC(16,18)의 경계부에서는 세로선 형태의 화질 불량 현상이 발생되지 않는다.

하지만, 제 3데이터 IC(20)는 100개의 데이터라인(DL)과 접속되기 때문에 경계부에서 제 2데이터 IC(18)의 라인저항과 제 3데이터 IC(20)의 라인저항의 차이가 발생되고, 이에 따라 제 2데이터 IC(18) 및 제 3데이터 IC(20)의 경계부에서 세로선 형태의 화질 불량현상이 발생되게 된다. 아울러, 제 3데이터 IC(20)에서는 다른 데이터 IC(16,18) 보다 적은 수의 데이터라인(GL)이 접속되기 때문에 라인저항이 급속히 증가하고, 이에 따라 화질이 뿌옇게 표시되는 현상이 발생된다.

아울러, 종래의 데이터 IC(16,18,20)들은 접속될 수 있는 게이트라인(GL)의 수가 정해져 있기 때문에 설계 자유도를 확보하기 곤란했다.

따라서, 본 발명의 목적은 게이트 집적회로 및/또는 데이터 집적회로에 접속되는 라인수의 불균일에 의하여 발생되는 화질불균일 현상을 방지할 수 있도록 한 액정표시장치 및 그 구동방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 액정표시장치는 데이터라인들 및 게이트라인들의 교차부에 액정셀들이 매트릭스 형태로 배치된 액정패널과, 상기 게이트라인들을 구동시키기 위한 게이트 드라이버를 구비하며, 상기 게이트 드라이버는 다수의 게이트라인을 구동시키기 위하여 다수의 출력채널들을 구비하는 게이트 집적회로들과, 상기 게이트 집적회로들 각각에서, 구동파형이 공급되는 출력채널의 갯수를 제어하는 라인수 제어부를 구비한다.

상기 라인수 제어부는 각각의 게이트 집적회로들에 균일한 수의 게이트라인들이 접속될 수 있도록 출력채널을 제한한다.

상기 게이트 집적회로들 중에서 j(j는 자연수)번째 게이트 집적회로에 포함되는 라인수 제어부는 게이트 스타트 펄스(GSP) 또는 케리신호가 입력되었을 때 게이트 쉬프트 클럭(GSC)의 1주기 마다 "1"씩 증가되는 카운터와; 외부로부터 입력되는 출력라인수와 카운터의 현재값을 비교하고, 비교된 값이 동일할 때 제어신호를 생성하는 비교기와; 제어신호가 입력될 때 케리신호를 발생하여 j+1번째 게이트 집적회로 및 j+1번째 게이트 집적회로에 포함되는 라인수 제어부로 공급하기 위한 케리신호 발생기를 구비한다.

상기 출력라인수는 게이트 집적회로에 접속되는 게이트라인들의 수와 동일하게 설정된다.

본 발명의 액정표시장치는 데이터라인들 및 게이트라인들의 교차부에 액정셀들이 매트릭스 형태로 배치된 액정패널과, 데이터라인들을 구동시키기 위한 데이터 드라이버를 구비하며, 데이터 드라이버는 다수의 데이터라인을 구동시키기 위하여 다수의 출력채널을 구비하는 데이터 집적회로들과, 상기 데이터 집적회로들 각각에서, 구동파형이 공급되는 출력채널의 갯수를 제어하는 라인수 제어부를 구비한다.

상기 라인수 제어부는 각각의 데이터 집적회로들에 균일한 수의 데이터라인들이 접속될 수 있도록 출력채널을 제한한다.

상기 데이터 집적회로들 중에서 j(j는 자연수)번째 데이터 집적회로에 포함되는 라인수 제어부는 소오스 스타트 펄스(SSP) 또는 케리신호가 입력되었을 때 소오스 쉬프트 클럭(SSC)의 1주기 마다 "1"씩 증가되는 카운터와; 외부로부터 입력되는 출력라인수와 카운터의 현재값을 비교하고, 비교된 값이 동일할 때 제어신호를 생성하는 비교기와; 제어신호가 입력될 때 케리신호를 발생하여 j+1번째 데이터 집적회로 및 j+1번째 데이터 집적회로에 포함되는 라인수 제어부로 공급하기 위한 케리신호 발생기를 구비한다.

상기 출력라인수는 상기 데이터 집적회로에 접속되는 데이터라인들의 수와 동일하게 설정된다.

본 발명의 액정표시장치의 구동방법은 게이트라인들을 구동시키기 위한 게이트 드라이버와, 상기 게이트 드라이버에 포함되어 다수의 게이트라인들을 구동시키기 위하여 다수의 제 1출력채널들을 각각 구비하는 게이트 집적회로들과, 데이터라인들을 구동시키기 위한 데이터 드라이버와, 상기 데이터 드라이버에 포함되어 다수의 데이터라인들을 구동시키기 위한 다수의 제 2출력채널들을 각각 구비하는 데이터 집적회로들을 포함하는 액정표시장치의 구동방법에 있어서, 상기 제 1출력채널들 및 제 2출력채널들 중 적어도 어느 하나의 출력채널들에 대응되는 집적회로들 각각에서, 구동파형이 공급되는 출력채널의 갯수를 제어하는 단계를 포함한다.

상기 각각의 게이트 집적회로들에 균일한 수의 게이트라인들이 접속될 수 있도록, 상기 구동파형이 공급되는 제 1출력채널의 갯수는 상기 게이트 집적회로들에서 서로 동일하게 제어된다.

상기 각각의 데이터 집적회로들에 균일한 수의 데이터라인들이 접속될 수 있도록, 상기 구동파형이 공급되는 제 2출력채널의 갯수는 상기 데이터 집적회로들에서 서로 동일하게 제어된다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하 도 3a 내지 도 4b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3a 및 3b는 본 발명의 실시예에 의한 액정표시장치의 게이트 드라이버를 나타내는 도면이다.

도 3a 및 3b를 참조하면, 본 발명의 실시예에 의한 게이트 드라이버(32)는 액정패널(30)에 형성된 게이트라인들(GL1 내지 GLn)을 순차적으로 구동시킨다. 이를 위해, 게이트 드라이버(32)는 i(i는 자연수)개씩의 게이트라인들(GL)을 구동시키는 다수의 게이트 IC(34,36,...,38)를 구비한다. 게이트 IC(34,36,...,38)들은 자신에게 접속된 i개의 게이트라인들(GL)을 도시되지 않은 타이밍 제어부로부터의 제어에 의하여 순차적으로 구동시킨다. 한편, 게이트 IC(34,36,...,38)들은 i개의 게이트라인들(GL)에 접속될 수 있도록, 즉 자신의 다수의 채널 중 i개의 채널을 선 택할 수 있도록 각각 라인수 제어부(40,42,...,44)를 구비한다. 이와 같은, 게이트 IC(34,36,...,38)들은 타이밍 제어부로부터 공급되는 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다.

라인수 제어부(40,42,...,44)는 각각 카운터(46), 비교기(48) 및 케리신호 발생기(50)를 구비한다. 카운터(46)는 게이트 스타트 펄스(GSP) 또는 케리신호(Carry)가 입력되었을 때 게이트 쉬프트 클럭(GSC)(또는 케리신호(Carry))의 1주기마다 "1"씩 증가된다. 비교기(48)는 타이밍 제어부로부터 출력라인수를 입력받는다. 이와 같은 비교기(48)는 타이밍 제어부로부터 입력된 출력라인수와 카운터(46)의 현재값을 비교하여 케리신호 발생기(50)를 제어한다. 케리신호 발생기(50)는 비교기(48)의 제어에 의하여 케리신호(Carry)를 발생하고, 발생된 케리신호(Carry)를 다음단 게이트 IC 및 라인수 제어부로 공급한다.

이와 같은 게이트 드라이버(32)의 동작과정을 상세히 설명하면, 먼저 제 1게이트 IC(34)는 타이밍 제어부로부터 공급되는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 쉬프트펄스를 발생한다. 그리고, 제 1게이트 IC(40)는 쉬프트펄스에 응답하여 첫번째 내지 i번째 게이트라인(GL1 내지 GLi)에 순차적으로 게이트 하이 전압(VGH)을 공급한다.

한편, 제 1라인수 제어부(40)의 카운터(46)는 게이트 스타트 펄스(GSP)가 입력되는 순간부터 게이트 쉬프트 클럭(GSC)의 1주기마다 "1"씩 증가된다. 그리고, 비교기(48)는 타이밍 제어부로부터 공급된 출력라인수의 값과 카운터(46)의 현재값 을 비교한다. 여기서, 타이밍 제어부로부터 공급된 출력라인수는 각각의 게이트 IC(40,42,...44)에 균일한 게이트라인(GL)이 접속될 수 있도록 정해진다. 예를 들어, 총 게이트라인(GL)의 수가 900개이고, 게이트 IC들(34,36,38)의 출력채널이 400개일 때 출력라인수는 300으로 정해진다. 이때, 게이트 IC들(34,36,38) 각각에는 균일하게 300개의 게이트라인(GL)들이 접속된다.

한편, 비교기(48)는 출력라인수의 값과 카운터(46)의 현재값이 동일할 때 제어신호를 케리신호 발생기(50) 및 제 1게이트 IC(34)로 공급한다. 제어신호를 공급받은 제 1게이트 IC(34)는 리셋되어 게이트 라인들(GL1 내지 GLi)을 구동시키지 않는다. 제어신호를 공급받은 케리신호 발생기(50)는 케리신호(Carry)를 생성하여 제 2라인수 제어부(42) 및 제 2게이트 IC(42)로 공급한다.

케리신호를 공급받은 제 2게이트 IC(42)는 케리신호(Carry)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트 시켜 쉬프트펄스를 발생하고,(이를 위해, 케리신호(Carry)는 게이트 스타트 펄스(GSP)와 동일형태를 갖는다) 발생된 쉬프트펄스에 응답하여 i+1번째 내지 2i번째 게이트라인(GLi+1 내지 GL2i)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 그리고, 제 2라인수 제어부(42)의 카운터(46)는 케리신호(Carry)가 입력되는 순간부터 게이트 쉬프트 클럭(GSC)의 1주기마다 "1"씩 증가되고, 비교기(48)는 카운터(46)의 값과 출력라인수의 값을 비교하여 케리신호 발생부(50)를 제어하게 된다. 이후, 게이트 드라이버(32)는 이와 같은 과정을 반복하면서 게이트라인을 순차적으로 구동시키게 된다.

이와 같은 본 발명의 게이트 드라이버(32)에서는 게이트 IC(34,36,...,38)들 각각에 라인수 제어부(40,42,...,44)를 설치하여 게이트 IC(34,36,...,38) 각각에 균일한 수의 게이트라인들(GL)이 접속되도록 제어하게 된다. 이와 같이 게이트 IC(34,36,...,38)들 각각에 균일한 수의 게이트라인들(GL)이 접속되면 게이트 IC(34,36,...,38)들 각각에 접속된 게이트라인들(GL)의 수를 대칭적으로 유지할 수 있고, 이에 따라 화질 불균일 현상을 방지할 수 있다. 아울러, 본 발명에서는 게이트 IC(34,36,...,38)들의 출력채널 수를 다양하게 설정할 수 있으므로 설계 자유도를 확보할 수 있다.

도 4a 및 도 4b는 본 발명의 실시예에 의한 액정표시장치의 데이터 드라이버를 나타내는 도면이다.

도 4a 및 도 4b를 참조하면, 본 발명의 실시예에 의한 데이터 드라이버(54)는 수평기간마다 화소신호를 액정패널(52)에 형성된 데이터라인들(DL1 내지 DLm)로 공급한다. 이를 위해, 데이터 드라이버(54)는 i(i는 자연수)개씩의 데이터라인들(DL)을 구동시킬 수 있는 다수의 데이터 IC(56,58,...,60)를 구비한다. 데이터 IC(56,58,...,60)들은 도시되지 않은 타이밍 제어부의 제어에 의하여 수평기간마다 화소신호를 자신에게 접속된 i개의 데이터라인들(DL)로 공급한다. 한편, 데이터 IC(56,58,...,50)들은 i개의 데이터라인들(DL)에 접속될 수 있도록, 즉 자신의 다수의 채널 중 i개의 채널을 선택할 수 있도록 각각 라인수 제어부(62,64,...,66)를 구비한다.

이와 같은 데이터 IC(56,58,...,50)들은 타이밍 제어부로부터 공급되는 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 화 소신호를 공급한다. 이때, 데이터 IC(56,58,...,60)들은 타이밍 제어부로부터의 데이터 화소 데이터(R, G, B)를 감마전압 발생부(도시되지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 출력한다.

라인수 제어부(62,64,...,66)는 각각 카운터(68), 비교기(70) 및 케리신호 발생기(72)를 구비한다. 카운터(68)는 소스 스타트 펄스(SSP) 또는 케리신호(Carry)가 입력되었을 때 소스 쉬프트 클럭(SSC)의 주기마다 1씩 증가된다. 비교기(70)는 타이밍 제어부로부터 출력라인수를 입력받는다. 이와 같은 비교기(70)는 타이밍 제어부로부터 입력된 출력라인수와 카운터(68)의 현재값을 비교하여 케리신호 발생기(72)를 제어한다. 케리신호 발생기(72)는 비교기(70)의 제어에 의하여 케리신호(Carry)를 발생하고, 발생된 케리신호(Carry)를 다음단 데이터 IC 및 라인수 제어부로 공급한다.

이와 같은 데이터 드라이버(54)의 동작과정을 상세히 설명하면, 먼저 제 1데이터 IC(56)는 타이밍 제어부로부터 공급되는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 이어서 제 1데이터 IC(56)는 샘플링신호에 응답하여 데이터(R,G,B)를 순차적으로 입력하여 래치한다. 이후, 래치된 데이터(R,G,B)는 화소신호로 변환되어 데이터 라인들(DL1 내지 DLi)로 공급된다.

한편, 제 1라인수 제어부(62)의 카운터(68)는 게이트 스타트 펄스(GSP)가 입력되는 순간부터 게이트 쉬프트 클럭(GSC)의 1주기마다 1씩 증가된다. 그리고, 비교기(70)는 타이밍 제어부로부터 공급된 출력라인수의 값과 카운터(68)의 현재값을 비교한다. 여기서, 타이밍 제어부로부터 공급되는 출력라인수는 각각의 데이터 IC(56,58,...,60)에 균일한 데이터라인(DL)이 접속될 수 있도록 정해진다. 예를 들어, 총 게이트라인(GL)의 수가 900개이고, 데이터 IC들(56,58,60)의 출력채널이 400개일 때 출력라인수는 300으로 정해진다. 이때, 데이터 IC들(56,58,60) 각각에는 균일하게 300개의 데이터라인(DL)들이 접속된다.

한편, 비교기(70)는 출력라인수의 값과 카운터(68)의 현재값이 동일할 때 제어신호를 케리신호 발생기(72) 및 제 1데이터 IC(62)로 공급한다. 제어신호를 공급받은 제 1데이터 IC(62)는 리셋되어 샘플링 신호를 생성하지 않는다. 제어신호를 공급받은 케리신호 발생기(72)는 케리신호(Carry)를 생성하여 제 2라인수 제어부(64) 및 제 2데이터 IC(58)로 공급한다.

케리신호를 공급받은 제 2데이터 IC(58)는 케리신호(Carry)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트 시켜 샘플링신호를 발생하고,(이를 위해, 케리신호(Carry)는 소스 스타트 펄스(SSP)와 동일형태를 갖는다) 발생된 샘플링신호에 따라 데이터를 래치한다. 이후, 래치된 데이터(R,G,B)는 화소신호로 변환되어 데이터 라인들(DLi+1 내지 DL2i)로 공급된다. 그리고, 제 2라인수 제어부(64)의 카운터(68)는 케리신호(Carry)가 입력되는 순간부터 소스 쉬프트 클럭(SSC)의 1주기마다 "1"씩 증가되고, 비교기(70)는 카운터(68)의 값과 출력라인수의 값을 비교하여 케리신호 발생부(50)를 제어하게 된다. 이후, 데이터 드리이버(54)는 이와 같은 과정을 반복하면서 데이터라인을 구동시키게 된다.

이와 같은 본 발명의 데이터 드라이버(54)에서는 데이터 IC(56,58,...,60)들 각각에 라인수 제어부(62,64,...,66)를 설치하여 데이터 IC(56,58,...,60) 각각에 균일한 수의 데이터라인들(DL)이 접속되도록 제어한다. 이와같이 데이터 IC(56,58,...,60)들 각각에 균일한 수의 데이터라인들(DL)이 접속되면 데이터 IC(56,58,...,60)들 각각에 접속된 데이터라인들(DL)의 수를 대칭적으로 유지할 수 있고, 이에 따라 화질 불균일 현상을 방지할 수 있다. 아울러, 본 발명에서는 데이터 IC(56,58,...,60)들의 출력채널 수를 다양하게 설정할 수 있으므로 설계 자유도를 확보할 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법에 의하면 액정패널에 포함되어 있는 게이트라인의 수에 대응되어 게이트 집적회로의 출력채널수를 조절하고, 이에 따라 모든 게이트 집적회로에 동일한 수의 게이트라인이 접속될 수 있다. 따라서, 게이트 집적회로 각각에서 균일한 라인저항을 유지할 수 있고, 이에 따라 화질 불균일 현상을 방지할 수 있다. 또한, 본 발명에 따른 액정표시장치 및 그 구동방법에 의하면 액정패널에 포함되어 있는 데이터라인의 수에 대응되어 데이터 집적회로의 출력채널수를 조절하고, 이에 따라 모든 데이터 집적회로에 동일한 수의 데이터라인이 접속될 수 있다. 따라서, 데이터 집적회로 각각에서 균일한 라인저항을 유지할 수 있고, 이에 따라 화질 불균을 현상을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

데이터라인들 및 게이트라인들의 교차부에 액정셀들이 매트릭스 형태로 배치된 액정패널과,

상기 게이트라인들을 구동시키기 위한 게이트 드라이버를 구비하며,

상기 게이트 드라이버는 다수의 게이트라인을 구동시키기 위하여 다수의 출력채널들을 구비하는 게이트 집적회로들과,

상기 게이트 집적회로들 각각에서, 구동파형이 공급되는 출력채널의 갯수를 제어하는 라인수 제어부를 구비하는 것을 특징으로 하는 액정표시장치.
제 1항에 있어서,

상기 라인수 제어부는 상기 각각의 게이트 집적회로들에 균일한 수의 게이트라인들이 접속될 수 있도록 상기 출력채널을 제한하는 것을 특징으로 하는 액정표시장치.
제 1항에 있어서,

상기 게이트 집적회로들 중에서 j(j는 자연수)번째 게이트 집적회로에 포함되는 라인수 제어부는

게이트 스타트 펄스(GSP) 또는 케리신호가 입력되었을 때 게이트 쉬프트 클럭(GSC)의 1주기 마다 "1"씩 증가되는 카운터와;

외부로부터 입력되는 출력라인수와 상기 카운터의 현재값을 비교하고, 비교된 값이 동일할 때 제어신호를 생성하는 비교기와;

상기 제어신호가 입력될 때 상기 케리신호를 발생하여 j+1번째 게이트 집적회로 및 j+1번째 게이트 집적회로에 포함되는 라인수 제어부로 공급하기 위한 케리신호 발생기를 구비하는 것을 특징으로 하는 액정표시장치.
제 3항에 있어서,

상기 출력라인수는 상기 게이트 집적회로에 접속되는 게이트라인들의 수와 동일하게 설정되는 것을 특징으로 하는 액정표시장치.
데이터라인들 및 게이트라인들의 교차부에 액정셀들이 매트릭스 형태로 배치된 액정패널과,

상기 데이터라인들을 구동시키기 위한 데이터 드라이버를 구비하며,

상기 데이터 드라이버는 다수의 데이터라인을 구동시키기 위하여 다수의 출력채널을 구비하는 데이터 집적회로들과,

상기 데이터 집적회로들 각각에서, 구동파형이 공급되는 출력채널의 갯수를 제어하는 라인수 제어부를 구비하는 것을 특징으로 하는 액정표시장치.
제 5항에 있어서,

상기 라인수 제어부는 상기 각각의 데이터 집적회로들에 균일한 수의 데이터라인들이 접속될 수 있도록 상기 출력채널을 제한하는 것을 특징으로 하는 액정표시장치.
제 5항에 있어서,

상기 데이터 집적회로들 중에서 j(j는 자연수)번째 데이터 집적회로에 포함되는 라인수 제어부는

소오스 스타트 펄스(SSP) 또는 케리신호가 입력되었을 때 소오스 쉬프트 클럭(SSC)의 1주기 마다 "1"씩 증가되는 카운터와;

외부로부터 입력되는 출력라인수와 상기 카운터의 현재값을 비교하고, 비교된 값이 동일할 때 제어신호를 생성하는 비교기와;

상기 제어신호가 입력될 때 상기 케리신호를 발생하여 j+1번째 데이터 집적회로 및 j+1번째 데이터 집적회로에 포함되는 라인수 제어부로 공급하기 위한 케리신호 발생기를 구비하는 것을 특징으로 하는 액정표시장치.
제 7항에 있어서,

상기 출력라인수는 상기 데이터 집적회로에 접속되는 데이터라인들의 수와 동일하게 설정되는 것을 특징으로 하는 액정표시장치.
게이트라인들을 구동시키기 위한 게이트 드라이버와, 상기 게이트 드라이버에 포함되어 다수의 게이트라인들을 구동시키기 위하여 다수의 제 1출력채널들을 각각 구비하는 게이트 집적회로들과, 데이터라인들을 구동시키기 위한 데이터 드라이버와, 상기 데이터 드라이버에 포함되어 다수의 데이터라인들을 구동시키기 위한 다수의 제 2출력채널들을 각각 구비하는 데이터 집적회로들을 포함하는 액정표시장치의 구동방법에 있어서,

상기 제 1출력채널들 및 제 2출력채널들 중 적어도 어느 하나의 출력채널들에 대응되는 집적회로들 각각에서, 구동파형이 공급되는 출력채널의 갯수를 제어하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 9항에 있어서,

상기 각각의 게이트 집적회로들에 균일한 수의 게이트라인들이 접속될 수 있도록, 상기 구동파형이 공급되는 제 1출력채널의 갯수는 상기 게이트 집적회로들에서 서로 동일하게 제어되는 것을 특징으로 하는 액정표시장치의 구동방법.
제 9항에 있어서,

상기 각각의 데이터 집적회로들에 균일한 수의 데이터라인들이 접속될 수 있도록, 상기 구동파형이 공급되는 제 2출력채널의 갯수는 상기 데이터 집적회로들에서 서로 동일하게 제어되는 것을 특징으로 하는 액정표시장치의 구동방법.