JP2023536467A - マルチバイアスモード電流コンベア、マルチバイアスモード電流コンベアを構成するステップ、マルチバイアスモード電流コンベアを含むタッチ検知システム、並びに関連するシステム、方法、及びデバイス - Google Patents

マルチバイアスモード電流コンベア、マルチバイアスモード電流コンベアを構成するステップ、マルチバイアスモード電流コンベアを含むタッチ検知システム、並びに関連するシステム、方法、及びデバイス Download PDF

Info

Publication number
JP2023536467A
JP2023536467A JP2023505928A JP2023505928A JP2023536467A JP 2023536467 A JP2023536467 A JP 2023536467A JP 2023505928 A JP2023505928 A JP 2023505928A JP 2023505928 A JP2023505928 A JP 2023505928A JP 2023536467 A JP2023536467 A JP 2023536467A
Authority
JP
Japan
Prior art keywords
current
bias
conveyor
current conveyor
bias mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023505928A
Other languages
English (en)
Other versions
JPWO2022026964A5 (ja
Inventor
ゾウ、レイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of JP2023536467A publication Critical patent/JP2023536467A/ja
Publication of JPWO2022026964A5 publication Critical patent/JPWO2022026964A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960735—Capacitive touch switches characterised by circuit details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

１つ以上の実施形態は、マルチバイアスモード電流コンベアに関する。そのような電流コンベアは、入力端子、基準端子、出力端子、第１及び第２のカスコード電流ミラー、並びにバイアス回路を含み得る。第１のカスコード電流ミラー及び第２のカスコード電流ミラーは、入力電流のミラーである出力電流を提供するように構成された電流コンベアとして配置され得る。バイアス回路は、第１の電圧レベル又は第２の電圧レベルを選択的に示す、バイアス電圧を提供するように構成され得る。バイアス電圧は、入力電流の状態に少なくとも部分的に応答して提供され得る。バイアス回路は、第１のカスコード電流ミラー又は第２のカスコード電流ミラーのうちの少なくとも１つにバイアス電圧を印加するように配置され得る。【選択図】図３Ａ

Description

（優先権の主張）
本出願は、米国特許法１１９（ｅ）条の下で、２０２０年７月３１日に出願された米国特許仮出願第６２／７０６，１０６号の利益を主張するものであり、その開示は、参照によりその全体が本明細書に組み込まれる。
（分野）
本明細書で考察する実施形態は、概して、電流コンベアなどの電流モード回路に関する。いくつかの実施形態は、いわゆる「第二世代」電流コンベア（「第二世代電流制御コンベア」と呼ばれることもある）に関する。いくつかの実施形態は、本明細書で考察する電流モード回路及び電流コンベアの実施形態を含むか、又はそれらと協働するタッチ検知システムに関する。
電流コンベアは、電子デバイスであり、より具体的には、所定の電流利得、例えば、ユニティゲインであるが、これに限定されない、を有する電子増幅器である。電流コンベアは、かかる回路の応答が主に電流（例えば、振幅、ピーク振幅などの電流信号の特性）によって決定される一種の電流モード回路であり、かかる回路の入力及び出力は、電流を含む。
電流モード回路及びより一般的に電流で動作する回路は、電圧モード回路及び電圧で動作する回路よりも利点を提供する。非限定的な例として、電圧モード回路と比較して、電流コンベアの性能は、より高い帯域幅及びより高いスルーレートを示し、これは容量性負荷を駆動するときに望ましい。更に、電流信号の複製、スケーリング、及び加算など、特定の動作は、電圧の代わりに電流を使用してより効率的に実行される（例えば、限定はしないが、より少ない電子構成要素を必要とする）。電流コンベアは、小型で電力効率のよい電子デバイスが必要とされる高周波用途に適していることが多い。
電子回路設計において、システムの他の電子構成要素と共に配置されるとき、電流コンベアは、有線、無線、及び光通信並びにそれらの用途など、低電力消費で高周波が望ましい場合を含む様々な用途においてアナログ信号処理機能を提供し得る。
電流コンベアの１つの用途は、タッチセンサにおける又はその近くの導電性物体の近接（すなわち、「タッチ」）を検出するように構成された容量性タッチ検知システムである。タッチセンサにおける静電容量及び／又は静電容量の変化を示す電流信号は、タッチコントローラに提供され、物体の近接（すなわち、「タッチ」）を検出するために使用される。電流コンベアは、このような電流信号の信号経路に沿って使用されることがある。
任意の特定の要素又は作用についての考察を容易に識別するために、参照番号の最上位桁は、その要素が最初に紹介された図番号を指す。
本開示の発明者にとって既知である最新技術による、電流コンベアを示す概略図である。 １つ以上の実施形態による、主題の態様の様々な信号を示す信号図である。 １つ以上の実施形態による、電流コンベアを示す概略図である。 １つ以上の実施形態による、バイアス回路を示すブロック図である。 １つ以上の実施形態による、マルチバイアスモード電流コンベアを動作させるためのプロセスを示すフロー図である。 １つ以上の実施形態による、複数の選択可能なバイアスモードを有する電流コンベアのバイアスモードを構成するためのシステムを示すブロック図である。 １つ以上の実施形態による、マルチバイアスモード電流コンベアを構成するためのプロセスを示すフロー図である。 １つ以上の実施形態による、マルチバイアスモード電流コンベアの性能を評価し、マルチバイアスモード電流コンベアを構成するためのプロセスを示すフロー図である。 １つ以上の実施形態による、例示的なタッチシステム用途を示すブロック図である。 いくつかの実施形態において、本明細書に開示される様々な機能、動作、行為、プロセス、及び／又は方法を実装するために使用され得る回路のブロック図である。
以下の詳細な説明では、本明細書の一部をなし、本開示を実施し得る実施形態の具体例を例示として示す添付の図面を参照する。これらの実施形態は、当業者が本開示を実施することを可能にするように十分に詳細に説明される。しかしながら、本明細書で可能になった他の実施形態が用いられ得、本開示の範囲から逸脱することなく、構造、材料、及びプロセスを変えられ得る。
本明細書に提示する図は、任意の特定の方法、システム、デバイス、又は構造の実際の図であることを意図するものではなく、本開示の実施形態を説明するために用いられる理想化した表現にすぎない。場合によっては、様々な図面における類似の構造又は構成要素は、読者の便宜のために同一又は類似の付番を保持し得る。しかしながら、付番における類似性は、構造又は構成要素が必ずしもサイズ、組成、構成、又は任意の他の特性において同一であることを意味するものではない。
以下の説明は、当業者が開示される実施形態を実施することを可能にするのを補助するための実施例を含み得る。「例示的な」、「例として」、「例えば」という用語の使用は、関連する説明が、説明的なものであることを意味し、本開示の範囲は、実施例及び法的等価物を包含することを意図するものであり、そのような用語の使用は、実施形態又は本開示の範囲を特定の構成要素、ステップ、特徴、機能などに限定することを意図するものではない。
本明細書で概して説明され、図面に例示される実施形態の構成要素は、多種多様な異なる構成で配置及び設計され得ることが容易に理解されるであろう。したがって、様々な実施形態の以下の説明は、本開示の範囲を限定することを目的とするものではなく、単に様々な実施形態を表すものである。実施形態の様々な態様が図面に提示され得るが、図面は、具体的に指示されていない限り、必ずしも尺度どおりに描画されているわけではない。
更に、図示及び説明する具体的な実装形態は、単なる例であり、本明細書において別段の指定がない限り、本開示を実施する唯一の方式と解釈されるべきでない。要素、回路、及び機能は、不要に詳述して本開示を不明瞭にしないように、ブロック図の形態で示され得る。逆に、図示し、説明する具体的な実装形態は、単に例示的なものであり、本明細書において別段の指定がない限り、本開示を実装する唯一の方法と解釈されるべきではない。更に、様々なブロック間での論理のブロック定義及びパーティショニングは、例示的な具体的な実装形態である。当業者には、本開示が多数の他のパーティショニングソリューションによって実施され得ることが容易に明らかになるであろう。大部分については、タイミングの考慮などに関する詳細は省略されており、そのような詳細は、本開示の完全な理解を得るために必要ではなく、当業者の能力の範囲内である。
当業者であれば、情報及び信号は、様々な異なる技術及び技法のいずれかを使用して表され得ることを理解するであろう。いくつかの図面は、表示及び説明を明確にするために、単一の信号として信号を例示してもよい。当業者は、信号が信号のバスを表し得、このバスは様々なビット幅を有してもよく、本開示は、単一のデータ信号を含む任意の数のデータ信号で実施され得ることを理解するであろう。
本明細書に開示する実施形態に関連して説明される様々な例示的な論理ブロック、モジュール、及び回路は、汎用プロセッサ、専用プロセッサ、デジタル信号プロセッサ（digital signal processor、ＤＳＰ）、集積回路（Integrated Circuit、ＩＣ）、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）若しくは他のプログラマブル論理デバイス、別個のゲート若しくはトランジスタ論理、別個のハードウェア構成要素、又は本明細書で説明される機能を実行するように設計されたこれらの任意の組み合わせを用いて実装されるか、又は実行され得、その全ては、用語「プロセッサ」の使用によって包含される。汎用プロセッサは、マイクロプロセッサであり得るが、代替的に、プロセッサは、任意の従来式プロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであり得る。プロセッサはまた、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つ以上のマイクロプロセッサ、又は任意の他のそのような構成の組み合わせとして実装されてもよい。プロセッサを含む汎用コンピュータは、専用コンピュータとみなされ、汎用コンピュータは、本開示の実施形態に関連するコンピューティング命令（例えば、限定するものではないが、ソフトウェアコード）を実行するように構成される。
実施形態は、フローチャート、フロー図、構造図、又はブロック図として示すプロセスに関して説明され得る。フローチャートは、順次プロセスとして動作行為を説明し得るが、これらの行為の多くは、別の順序で、並行して、又は実質的に同時に実行され得る。加えて、行為の順序は再配置され得る。プロセスは、メソッド、スレッド、関数、プロシージャ、サブルーチン、サブプログラム、他の構造、又はこれらの組み合わせに対応し得る。更に、本明細書に開示する方法は、ハードウェア、ソフトウェア、又はその両方で実装されてもよい。ソフトウェアで実装される場合、機能は、コンピュータ可読メディアの１つ以上の命令又はコードとして記憶されてもよく、又は送信されてもよい。コンピュータ可読メディアは、コンピュータ記憶メディア及び、コンピュータプログラムのある場所から別の場所への転送を容易にする任意のメディアを含む通信メディアの両方を含む。
「第１」、「第２」などの表記を使用して、本明細書の要素に対する任意の言及は、そのような制限が明示的に記載されていない限り、それらの要素の数量又は順序を限定しない。むしろ、これらの表記は、本明細書において、２つ以上の要素又は要素の例を区別する便利な方法として使用され得る。したがって、第１の要素及び第２の要素への言及は、２つの要素のみが用いられ得ること、又は何らかの様式で第１の要素が第２の要素に先行しなければならないことを意味するものではない。加えて、特に明記しない限り、一組の要素は、１つ以上の要素を含み得る。
本明細書で使用される場合、所与のパラメータ、特性、又は条件に言及する際の「実質的に（substantially）」という用語は、所与のパラメータ、特性、又は条件が、許容可能な製造許容差の範囲内などの、小さいばらつきを満たすことを当業者が理解するであろう程度を意味し、かつ含む。一例として、実質的に満たされる特定のパラメータ、特性、又は条件に応じて、パラメータ、特性、又は条件は、少なくとも９０％満たされ得るか、少なくとも９５％満たされ得るか、更には少なくとも９９％満たされ得る。
本明細書で使用される場合、「上方に（over）」、「下方に（under）」、「上（on）」、「下部（underlying）」、「上側（upper）」、「下側（lower）」などの任意の相対的な用語は、開示及び添付図面を理解する際の明瞭さ及び便宜のために使用され、文脈がそうでないことを明確に示す場合を除き、任意の特定の優先度、配向、若しくは順序に含まれないか、又は依存しない。
この説明では、「結合された」という用語及びその派生語は、２つの要素が互いに協動するか、又は相互作用することを示すために使用され得る。ある要素が別の要素に「結合される」として説明されるとき、要素は、直接物理的若しくは電気的接触状態にあり得るか、又は存在する介在要素若しくは層であり得る。対照的に、ある要素が別の要素に「直接結合されている」と説明されるとき、介入する要素又は層は存在しない。「接続された」という用語は、本明細書において、「結合された」という用語と互換的に使用され得、別途明示的に示されない限り、又は文脈が当業者に他の方法を示すことがない限り、同じ意味を有する。
図１は、本開示の発明者にとって既知である最新技術による、電流コンベア１００を示す回路図である。電流コンベア１００は、一般に、入力端子１０２で受信した入力電流のミラーである出力電流を出力端子１０６で提供するように構成され、入力端子１０２での低い（理論的には０の）入力インピーダンスと出力端子１０６での高い（理論的には無限大の）出力インピーダンスとを有する。電流コンベア１００は、「第二世代電流コンベア」及び「第二世代電流制御電流コンベア」と呼ばれることがあるものの例である。出力電流Ｉｏｕｔが入力電流Ｉｉｎをミラーリングする程度は、電流コンベア１００の利得に依存する。非限定的な例として、ユニティゲインの場合、出力電流Ｉｏｕｔは、実質的に入力電流Ｉｉｎの複製である。他の利得（倍数又は分数）を有する電流コンベアが具体的に企図されており、本開示の範囲を超えない。
図１に示すように、電流コンベア１００は、電圧フォロワ１１４、第１のカスコード電流ミラー１２０、及び第２のカスコード電流ミラー１２６を含む。
電圧フォロワ１１４は、一般に、入力電圧の電圧レベルに実質的に等しい電圧レベルを有する出力電圧を提供するように構成される（すなわち、ユニティ電圧ゲインを実行する）。より具体的には、電流コンベア１００の電圧フォロワ１１４は、基準ノード１１２及び入力ノード１０４におけるそれぞれの電圧が実質的に同じになるように、基準ノード１１２の基準電圧Ｖｒｅｆを入力ノード１０４に印加するように配置される。図１によって示される特定の非限定的な例では、電圧フォロワ１１４は、第１のＤＣバイアス電流源１１６及び第２のＤＣバイアス電流源１１８の直流電流（direct current、ＤＣ）に応答して電圧フォロワ１１４の機能を実行する（すなわち、Ｖｒｅｆを入力ノード１０４に印加する）ためのトランスリニアループを形成するように配置されたいくつかの要素（ここでは、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタの対）を含む。第１のＤＣバイアス電流源１１６及び第２のＤＣバイアス電流源１１８からのＤＣ電流は、実質的に等しく、少なくとも部分的に、トランスリニアループのためのＤＣ電流を決定し、より一般的には、高インピーダンス基準端子、ここでは基準端子１１０を容易にする。
基準電圧Ｖｒｅｆは、非限定的な例として、オフ回路電圧源（図示せず）によって、基準ノード１１２に結合された基準端子１１０を介して電圧フォロワ１１４に供給される。
第１のカスコード電流ミラー１２０及び第２のカスコード電流ミラー１２６などのカスコード電流ミラーは、一般に、入力ノード１０４における電流（この入力電流は双方向パルス電流である）を出力ノード１０８において交互にミラーリングするように（例えば、出力端子１０６における電流と入力ノード１０４における電流（「制御」電流）との間の比が、限定はしないが、指定されたスレッショルド内にあるように、出力端子１０６において電流（「制御された電流」）を供給するように）構成される。入力ノード１０４は、第１のカスコード電流ミラー１２０及び第２のカスコード電流ミラー１２６を介して出力ノード１０８に結合される。第１のカスコード電流ミラー１２０及び第２のカスコード電流ミラー１２６は、それぞれ、ｐ側折り返しカスコード電流ミラー（ここでは、Ｐ１、Ｐ２、Ｐ３、及びＰ４とラベル付けされたトランジスタを含む）及びｎ側折り返しカスコード電流ミラー（ここでは、Ｎ１、Ｎ２、Ｎ３、及びＮ４とラベル付けされたトランジスタを含む）である。
第１のカスコード電流ミラー１２０は、第１の電流ミラー１２２（ゲート結合トランジスタＰ１及びＰ２）に結合された第１のカスコード段１２４（ゲート結合トランジスタＰ３及びＰ４）を含む。第１のカスコード電流ミラー１２０の左部分及び右部分は、本明細書では、第１のカスコード電流ミラー１２０の左部分（トランジスタＰ１及びＰ３を含む）及び第１のカスコード電流ミラー１２０の右部分（トランジスタＰ２及びＰ４を含む）と呼ばれる。第１のカスコード段１２４は、Ｖｄｓp1及Ｖｄｓp2が等しくなるように配置され、言い換えれば、ＶＤＤからノード１３２及びノード１３４までの電圧降下が等しい。ゲート結合トランジスタＰ３及びＰ４のそれぞれのゲートは、固定バイアス電圧Ｖｂｉａｓpのソースに結合される（ソースは図示せず）。ゲート結合トランジスタＰ１及びＰ２のそれぞれのゲートは、トランジスタＰ２がトランジスタＰ１を通って流れる電流をミラーリングすることができるように（すなわち、Ｉｄｓp2がＩｄｓp1をミラーリングするように）、トランジスタＰ３のドレインに結合される。
ノード１３２における電圧ＶBは、ＶB＝Ｖｂｉａｓp＋Ｖｓｇp3＋Ｉｐｅａｋ＊Ｒｏｎp3として表される。抵抗Ｒｏｎp3は、トランジスタＰ３のオン抵抗であり、抵抗Ｒｏｎp3の値は、トランジスタＰ３が飽和領域又は線形領域で動作するかどうかに少なくとも部分的に依存し、すなわち、抵抗Ｒｏｎp3の値は、トランジスタＰ３が飽和領域（ｐ及びｎチャネル型金属酸化膜電界効果トランジスタ（Metal Oxide Felid Effect Transistor、ＭＯＳＦＥＴ）デバイスの「活性領域」と呼ばれることもある）で動作するか線形領域で動作するかによって異なる。このようにして、抵抗Ｒｏｎp3は、電流コンベア１００に、より具体的には第１のカスコード電流ミラー１２０に動的効果をもたらす。上記の電圧ＶBの式によって表されるように、ノード１３２における電圧ＶBは、電流Ｉｐｅａｋの増加と共に増加し、トランジスタＰ１のソース－ドレイン間の電圧Ｖｓｄp1は、ノード１３２における電圧ＶBと共に減少する（Ｖsdp1＝ＶDD－ＶB）。更に、入力端子１０２における電流Ｉｐｅａｋに応答して、ノード１３６における電圧が実現される。ＶＤＤからノード１３６までの電圧降下の量は、Ｉｐｅａｋ＊（Ｒｏｎp3＋Ｒｏｎp1）として表され得、ここで、Ｒｏｎp3＋Ｒｏｎp1は、ノード１３６（Ｐ３ドレイン）からＶＤＤまでの抵抗を表す。ノード１３６で実現される電圧レベルは、トランジスタＰ１のソース－ゲート電圧ＶｓｇP1を増加させる。ノード１３２及びノード１３６において、並びにトランジスタＰ１のソース－ドレイン及びソース－ゲートにわたって十分に大きな電圧が実現されると、トランジスタＰ１は、線形領域において動作し得る。線形領域で動作するトランジスタＰ１は、トランジスタＰ１からトランジスタＰ２への不正確な電流ミラーリングをもたらし得る。
トランジスタＰ３及びＰ１のサイズは、ＣＭＯＳトランジスタの特性を変えるために増大され得るが、サイズの増大は、コストなどの望ましくないトレードオフをもたらす。本開示の発明者は、上記の望ましくない動的効果の一部又は全てを伴わずに、入力電流の振幅の範囲（例えば、Ｉｐｅａｋから－Ｉｐｅａｋまで）を処理することができる汎用電流コンベアの必要性を認識している。
第１のカスコード電流ミラー１２０、第１の電流ミラー１２２、第１のカスコード段１２４、ノード１３２、ノード１３４、ノード１３６、及びトランジスタＰ１、Ｐ２、Ｐ３及びＰ４に関する考察はまた、第２のカスコード電流ミラー１２６、第２のカスコード段１２８、第２の電流ミラー１３０、ノード１３８、ノード１４２、ノード１４０、並びにトランジスタＮ１、Ｎ２、Ｎ３及びＮ４にも適用され、第２のカスコード電流ミラー１２６のｎＭＯＳ構成に基づいて当業者に知られている適切な調整を伴う。
図２は、入力端子１０２から入力ノード１０４に流れる入力電流（Ｉｉｎ）と、ノード１３２における対応する電圧（電圧ＶB）及びノード１３６における対応する電圧とを、上で考察した従来の電流コンベアに関する問題を例示する特定の非限定的な例として示す図である。示された入力電流Ｉinは、この例では、第１の持続時間の間０ｍＡであり、電流パルス２０２が第２の持続時間中に形成され、次いで、任意選択的に、別の電流パルスが形成されるまで、第３の持続時間の間０ｍＡである、双方向パルス電流（方向を逆にする電流、「転流」とも呼ばれる）の一部である。負及び正は、Ｉinが流れる方向を指し、この具体例では、０から－Ｍａｘ ｍＡは、入力ノード１０４から入力端子１０２への流れを示し、０からＭａｘ ｍＡは、入力端子１０２から入力ノード１０４への流れを示す。電流パルス２０２の間、Ｉinは、０から－Ｍａｘ ｍＡへ、次いで－Ｍａｘ ｍＡから０へ変化し、ここで、電流レベル「Ｍａｘ」は、スレッショルド２０８より大きい任意の電流レベルである。Ｖｍｉｎ１ Ｖ（例えば、２Ｖであるが、これに限定されない）からＶｍａｘ１ Ｖへの電圧パルス２０４は、入力端子１０２において形成される電流パルス２０２に応答してノード１３２において形成され、Ｖｍｉｎ２ Ｖ（例えば、２．８Ｖであるが、これに限定されない）からＶｍａｘ２ Ｖへの電圧パルス２０６は、入力端子１０２における電流パルス２０２に応答してノード１３６において形成される。Ｖｓｄp1、Ｖｓｇp1、Ｖｂｉａｓp、及びＶBの間の上で考察した関係に基づいて、トランジスタＰ１は、スレッショルド２０８、スレッショルド２１０、及びスレッショルド２１２に達すると線形領域で動作し、上で考察した望ましくない動的効果のいくつかを引き起こす。
図３Ａは、１つ以上の実施形態による、マルチバイアスモード電流コンベア３００を示す回路図である。図１によって示される要素の本明細書における説明は、図３Ａによって示される同様の参照ラベルを有する要素に適用されるものと理解されるべきであり、単に不必要な重複を避けるために再び説明されない。特に、固定電圧レベルを示すバイアス電圧は、図１によって示されるカスコード段のゲート結合トランジスタＰ３、Ｐ４及びＮ１、Ｎ２にそれぞれ印加されるが、マルチバイアスモード電流コンベア３００の開示される実施形態のバイアス電圧によって示される電圧レベルは、構成可能であり、必ずしも固定されない。
１つ以上の実施形態では、第１又は第２の電圧レベルを選択的に示すバイアス電圧が、ゲート結合トランジスタＰ３及びＰ４のそれぞれのゲートに自動的に印加され得る（自動選択）。開示されるバイアス電圧を印加することは、入力端子１０２における電流のレベルに応答するノード１３２における電圧のレベルが、そうでなければトランジスタＰ１を線形領域において動作させ得る期間の間、トランジスタＰ１の動作を飽和領域において維持し得る。そのようなバイアス電圧は、マルチバイアスモード電流コンベアのイネーブルにされたバイアスモードに応答して印加され得る。
概して、各バイアスモードは、バイアス電圧によって示される電圧レベルと、それぞれの電圧レベルをトリガする入力電流の様々な状態とを指定する。いくつかの実施形態では、電圧レベルは、スイッチＳ１及びＳ２を、内部若しくは外部電圧源に、及び／又は電圧レベルを調整するための調整回路に結合し、それによって、Ｖｂｉａｓｐ、Ｖｂｉａｓｎ、ＶＤＤ、及び接地のうちの所望の１つを供給することによって、電流コンベアにおいて内部的に事前構成され得る。そのような実施形態では、バイアスモードは、入力電流の観測された状態に基づいてスイッチＳ１及びＳ２の状態（オン／オフ）を指定し得、電流コンベアの内部論理は、構成されたバイアスモードに従ってスイッチＳ１、Ｓ２をオン又はオフにするための駆動信号を提供し得る。本明細書では、バイアス電圧のための複数の電圧源が示され、考察されているが、本開示の範囲を超えることなく、限定はしないが、スイッチング電源、スイッチングレギュレータ、又は低ドロップアウト線形レギュレータなど、任意の適切な技法又はアーキテクチャを使用して、バイアス電圧を供給又は生成し得る。
図３Ａによって示される特定の非限定的な実施形態では、第１のカスコード電流ミラー１２０の場合、第１又は第２の電圧レベル（ここでは、Ｖｂｉａｓp又は接地に等しい）を選択的に示すバイアス電圧が、バイアス回路３０２によってゲート結合トランジスタＰ３及びＰ４のそれぞれのゲートに印加され得る。同様に、第２のカスコード電流ミラー１２６の場合、第３又は第４の電圧レベル（ここでは、Ｖｂｉａｓn又はＶＤＤに等しい）を選択的に示すバイアス電圧が、バイアス回路３０４によってゲート結合トランジスタＮ１及びＮ２のそれぞれのゲートに印加され得る。図３Ａによる特定の実施形態には別個の回路が示されているが、他の実施形態では、バイアス回路３０２及びバイアス回路３０４は、開示された電圧レベル（例えば、限定はしないが、Ｖｂｉａｓp、Ｖｂｉａｓn、ＶＤＤ及び／又は接地）を提供するように構成された同じ回路であってもよいことが具体的に企図されている。
バイアス回路３０２及びバイアス回路３０４は各々、第１及び第２の電圧源３２８並びに第３及び第４の電圧源３３０にそれぞれ結合するための選択回路を含み得る。そのような選択回路は、図３Ａによって、Ｖｂｉａｓp／Ｖｂｉａｓnのための電圧源（ソースは図示せず）に結合するためのスイッチＳ１、及び接地／ＶＤＤに結合するためのスイッチＳ２として示されている。開示されるバイアス電圧は、図３Ａに関して考察されたものに対して追加の電圧レベルを選択的に示し得、バイアス回路３０２及び３０４は、選択された電圧レベルをゲート結合トランジスタＰ３及びＰ４並びにゲート結合トランジスタＮ１及びＮ２のそれぞれのゲートに提供する（例えば、限定はしないが、印加する）ように配置され得る。２つより多くの利用可能なバイアス電圧／電圧レベル及びそれを提供するための選択回路は、本開示の範囲を超えず、具体的に企図されている。
企図される動作では、入力電流の振幅（すなわち、Ｉｐｅａｋ）が、スレッショルド電流振幅より小さい、又は小さいと予想される場合には（すなわち、入力電流の第１の状態に応答して）、Ｖｂｉａｓp／Ｖｂｉａｓnを選択することが適切であり得、入力電流の振幅が、スレッショルド電流振幅以上である、又は以上であると予想される場合には（すなわち、入力電流の第２の状態に応答して）、接地／ＶＤＤを選択することが適切であり得る。上で考察したＶB及びＶｂｉａｓpの式を使用して、大きな入力電流（すなわち、スレッショルド電流振幅より大きい電流振幅）の場合、接地がトランジスタＰ３のゲートに選択され（Ｓ２がオンであり、Ｓ１がオフである）、Ｐ３は線形領域で動作し、ノード１３２における電圧ＶB＝ノード１３６における電圧である。トランジスタＰ３が線形領域にあるときのＩｐｅａｋ＊ＲｏｎP3に対するＲｏｎP3の影響が除去され、そのため動的要因が除去される。トランジスタＰ１は、飽和領域で動作する。
入力電流が小さい（すなわち、電流振幅がスレッショルド電流振幅より小さい）場合、ＶB＝Ｖｂｉａｓp＋Ｖｓｇp3＋Ｉｐｅａｋ＊Ｒｏｎp3であり、トランジスタＰ１は飽和領域で動作する。
特に、図３Ａは、図１の電流コンベア１００として構成され、バイアス回路３０２／３０４を含むマルチバイアスモード電流コンベア３００を示す。バイアス回路３０２／３０４は各々、それぞれのトランジスタスイッチ、スイッチＳ１及びスイッチＳ２を含む。スイッチで受信されるイネーブル信号がデアサートからアサートに変化するとき（図３のラベル「Ｓ１」及び「Ｓ２」は、個々のスイッチ及びそれらのそれぞれのイネーブル信号を指すと理解され得る）、スイッチは「オン」になり、ゲート結合トランジスタＰ３及びＰ４又はＮ１及びＮ２のそれぞれのゲートにＶｂｉａｓp／Ｖｂｉａｓn又は接地／ＶＤＤを印加する。イネーブル信号がアサートからデアサートに変化するとき、スイッチは「オフ」になり、ゲート結合トランジスタＰ３及びＰ４又はＮ１及びＮ２のそれぞれのゲートにＶｂｉａｓp／Ｖｂｉａｓn又は接地／ＶＤＤを印加しない。図３の特定の非限定的な実施形態は、バイアス回路３０２／３０４のそれぞれのアクティブ「高」スイッチのための個々のイネーブル信号を示しているが、これは、本開示を任意の特定の数のイネーブル信号又はスイッチ構成に限定することを意図していない。非限定的な例として、Ｓ１及びＳ２のうちの一方がアクティブ「高」スイッチとして構成され、他方がアクティブ「低」スイッチとして構成され、一対のスイッチは、一方のスイッチがオンであるときに他方のスイッチが通常オフであるように、同じイネーブル信号に応答して少なくとも部分的にイネーブル／ディスエーブルにするように配置される実施形態を含めて、任意の好適な配置が使用されてもよい。
マルチバイアスモード電流コンベアのいくつかの実施形態では、電圧フォロワ１１４は、入力端子１０２及び入力ノード１０４のうちの１つ以上を含み、マルチバイアスモード電流コンベアのいくつかの実施形態では、電圧フォロワ１１４は、入力端子１０２及び入力ノード１０４のうちの１つ以上を含まない。
上で考察したように、電流コンベア３００のような開示された電流コンベアは、限定することなく、特定の利得に限定されない。非限定的な例として、開示される電流コンベアは、ユニティ（すなわち、利得＝１）、倍数（すなわち、利得＞１）、又は分数（すなわち、利得＜１）のために構成され得る。
図３Ｂは、１つ以上の実施形態による、バイアス回路３０２の具体例のブロック図である。上で示したように、同様の回路がバイアス回路３０４のために提供されてもよく、又はバイアス回路３０２がバイアス回路３０２及びバイアス回路３０４の両方の機能を提供してもよい。バイアス回路３０２は、測定回路３０６、制御論理３０８、及びスイッチング回路３１０を含む。バイアス回路３０２は、利用可能な電圧レベルを調整するように構成された調整回路（ここでは、第１の調整回路３２４及び第２の調整回路３２６）を任意選択的に含み得る（例えば、限定はしないが、プロセス７００に関して考察するように）。測定回路３０６は、入力ノード１０４で検知された電流３１６に応答して電流測定値３１８を生成するように構成される。いくつかの実施形態において、電流測定値３１８は、非限定的な例として、検知された電流３１６のレベルに対応する信号レベルを示すデジタル値又は信号であり得る。他の実施形態では、電流測定値３１８は、検知された電流３１６の量が指定されたスレッショルドを超える（すなわち、入力電流が第１の状態を有する）ことを示すアサートされた信号、又は検知された電流３１６の量が指定されたスレッショルドより小さい（すなわち、入力電流が第２の状態を有する）ことを示すデアサートされた信号であってもよく、指定されたスレッショルド信号は図示されない。
制御論理３０８は、電流測定値３１８及び制御信号、バイアスモード３２２に応答して、制御論理３０８を構成する制御信号、スイッチ制御３２０を生成するように構成され得る。非限定的な例として、バイアスモード３２２は、制御レジスタ（図示せず）によって提供され得る。別の非限定的な例として、バイアスモード３２２は、所望のバイアスモードに関連付けられた複数の制御論理のうちの１つをイネーブルにするイネーブル信号であってもよい。スイッチング回路３１０は、制御信号、スイッチ制御３２０に応答して、利用可能なバイアス電圧レベル３１４（任意選択的に、第１の調整回路３２４又は第２の調整回路３２６によって調整される）のうちの１つを選択し、選択された電圧レベルを示すバイアス電圧３１２を提供するように構成され得る。一実施形態では、スイッチング回路３１０は、バイアス電圧３１２として所望のバイアス電圧レベルの個数を選択的に提供するために、必要に応じて１～Ｎ個のスイッチを備えてもよい。
図４は、１つ以上の実施形態による、マルチバイアスモード電流コンベアを動作させるためのプロセス４００を示すフロー図である。
動作４０２において、プロセス４００は、マルチバイアスモード電流コンベアのバイアスモードを任意選択的に構成する。プロセス４００が開始するときにバイアスモードがすでに構成されている可能性があるという点で、構成はオプションである。
動作４０４において、プロセス４００は、マルチバイアスモード電流コンベアの入力電流とスレッショルドとの間の関係を観測する。
動作４０６において、プロセス４００は、（例えば、ノード１３６又は１４０における）マルチバイアス電流コンベアへの入力電流の状態を観測する。第１の観測された状態は、入力電流とスレッショルドとの間の第１の関係（例えば、限定はしないが、スレッショルドより大きい）に対応する。第２の観測された状態は、入力電流とスレッショルドとの間の第２の関係（例えば、限定はしないが、スレッショルドより小さい）に対応する。
動作４０８において、プロセス４００は、マルチバイアスモード電流コンベアにバイアス電圧を提供する。バイアス電圧は、第１又は第２の電圧レベルを選択的に示し得る。バイアス電圧は、カスコード電流ミラーのカスコード段のゲート結合トランジスタのそれぞれのゲートに提供され得る。電圧レベルは、入力電流の観測された第１の状態に少なくとも部分的に応答する第１の電圧レベル、及び入力電流の観測された第２の状態に少なくとも部分的に応答する第２の電圧レベルであり得る。図３Ｂに関連して示されるように、プロセス４００は、バイアス電圧のための第１又は第２の電圧レベルに関連して例示されているが、これは、決して限定することを意味せず、本開示の範囲を超えることなく、入力電流の適切なそれぞれの状態で、バイアス電圧のためのＮ個の電圧レベルが提供され得る。
図５は、１つ以上の実施形態による、複数の選択可能なバイアスモードを有する電流コンベア（例えば、図５によって示されるマルチバイアスモード選択可能な電流コンベア５０２）のバイアスモードを構成するためのシステム５００を示すブロック図である。システム５００において、マルチバイアスモード選択可能な電流コンベア５０２は、バイアスモード構成論理５０４によって提供される制御信号、構成信号５０６に少なくとも部分的に応答して、１つ以上の内部バイアスモードを構成する（例えば、限定はしないが、プログラムする、較正する、調整する、又はイネーブルにする）。
システム５００によって実行される企図された構成動作中に、バイアスモード構成論理５０４は、マルチバイアスモード選択可能な電流コンベア５０２の入力電流５１２及び出力電流５１４を観測する。バイアスモード構成論理５０４は、観測された入力電流５０８と観測された出力電流５１０とを比較して、マルチバイアスモード選択可能な電流コンベア５０２が指定されたスレッショルド内で動作しているか否かを決定する。バイアスモード構成論理５０４が、マルチバイアスモード選択可能な電流コンベア５０２が指定されたスレッショルド内で動作しなかったと決定した場合、バイアスモード構成論理５０４は、例えば、以前のバイアスモードとは異なる利用可能なバイアスモード、バイアスモードに関連付けられた電圧レベルの調整、バイアスモードの選択に関連付けられた電流スレッショルドの調整、又はスイッチＳ１若しくはＳ２のターンオン若しくはターンオフの指示を示すように、構成信号５０６を構成するが、これらに限定されない。
非限定的な例として、バイアスモード構成論理５０４は、マルチバイアスモード電流コンベアの要素であってもよいし、マルチバイアスモード電流コンベアを含む電子システムの要素であってもよいし、マルチバイアスモード電流コンベアを含むチップの基礎となる論理回路の要素であってもよいし、マルチバイアスモード電流コンベアを較正するために全体的又は部分的に使用される試験又は構成ツールの要素であってもよい。
上記で考察したように、入力電流が大きいとき、すなわち、電流振幅スレッショルドより大きいとき、ゲート結合トランジスタＰ１及びＰ２のいずれかが線形領域で動作する場合、トランジスタＰ２においてミラーリングされ、より一般的には入力端子１０２から出力端子１０６にミラーリングされる電流は、限定はしないが、例えば、温度及びプロセス変動によって大きく影響され得る。そのような影響は、不正確な電流コピー及び電荷損失をもたらす可能性があり、多くの場合そうなる。更に、電流振幅が小さく（すなわち、Ｉｐｅａｋが電流振幅スレッショルドより小さい）、ゲート結合トランジスタＰ１及びｐ２が飽和領域にあるが、実質的に等しいＶｄｓを有しないとき、ＶｄｓP1とＶｄｓp2との差に起因して、入力端子１０２から出力端子１０６への不正確な電流ミラーリングがあり得る。そのような不正確な電流ミラーリングは、電荷損失をもたらし得る。
１つ以上の実施形態では、非限定的に、電荷損失などの不正確な電流ミラーリングの指標を使用して、マルチバイアスモード電流コンベアの動作を評価し得る（例えば、限定はしないが、指定されたスレッショルド内で）。例えば、電荷損失は、出力電流５１４が入力電流５１２より大きいことに応答して、少なくとも部分的に検出され得、不正確な電流ミラーリングは、検出された電荷損失に少なくとも部分的に応答して検出され得る。
図６は、１つ以上の実施形態による、マルチバイアスモード電流コンベア及びそのバイアスモードを構成するためのプロセス６００を示すフロー図である。
動作６０２において、プロセス６００は、複数のバイアスモードに従ってマルチバイアスモード電流コンベア（限定はしないが、マルチバイアスモード電流コンベア３００など）を動作させることを含む較正プロセスを実行する。非限定的な例として、較正プロセスは、マルチバイアスモード電流コンベアが、利用可能なバイアスモードのうちの１つ以上を使用して、様々な実際の又は人工的に誘発された刺激（例えば、限定はしないが、干渉、雑音、及び温度）の影響下で動作する期間であり得る。マルチバイアスモード電流コンベア及びその個々のトランジスタが、監視及び測定され得、性能指標が得られ得る。
動作６０４において、プロセス６００は、較正プロセスに関連付けられたマルチバイアスモード電流コンベアの性能の第１の評価を実行する（すなわち、第１に評価する）。非限定的な例として、プロセス６００は、性能指標に少なくとも部分的に応答して、動作６０２で使用される各バイアスモードが、指定されたスレッショルド内でマルチバイアスモード電流コンベアの動作に関連付けられる程度を観測し得る。
動作６０６において、プロセス６００は、第１の評価に少なくとも部分的に応答して、複数のバイアスモードのうちの１つのバイアスモードを選択する。プロセス６００によって選択されるバイアスモードは、指定されたスレッショルド内でマルチバイアスモード電流コンベアの動作に最も密接に関連付けられることが観測されるバイアスモードであり得る。
動作６０８において、プロセス６００は、イネーブルにされた動作６０６において選択されたバイアスモードに従って動作するようにマルチバイアスモード電流コンベアを構成する。
動作６１０において、プロセス６００は、マルチバイアスモード電流コンベアの性能の第２の評価を実行し（すなわち、第２に評価し）、この場合、イネーブルにされた動作６０６において選択されたバイアスモードが用いられる。
動作６１２において、プロセス６００は、マルチバイアスモード電流コンベア及び／又は選択されたバイアスモードの追加の較正又は構成を実行する。１つ以上の実施形態において、Ｖｂｉａｓp及びＶｂｉａｓnの電圧レベルは調整可能であり得、プロセス６００は、より正確な電流ミラーリングを容易にするために、Ｖｂｉａｓp及びＶｂｉａｓnの電圧レベルを調整し得る（例えば、限定はしないが、適切なミラー電流比が得られるまで、Ｖｂｉａｓp及びＶｂｉａｓnの電圧レベルを調整する）。Ｖｂｉａｓp及びＶｂｉａｓnの電圧レベルを調整することによって、プロセス６００は、非限定的な例として、プロセス変動又はノイズの影響に対処するために、マルチバイアスモード電流コンベアの動作を改善し得る。
当業者は、本開示の範囲を超えることなく、動作６０２、６０４、６０６、６０８、６１０又は６１２（並びに他の動作）のうちの１つ以上を含む中間プロセスが実行され得ることを理解するであろう。当業者であれば、いくつかの実施形態において、プロセス６００は、マルチバイアスモード電流コンベア及び／又はバイアスモードの較正及び構成と、構成／較正されたマルチバイアスモード電流コンベア及び／又はバイアスモードを用いたマルチバイアスモード電流コンベアの性能の評価との複数回の反復を実行し得ることを理解するであろう。
図７は、１つ以上の実施形態による、マルチバイアスモード電流コンベアの性能を評価し、マルチバイアスモード電流コンベア（限定はしないが、マルチバイアスモード電流コンベア３００など）のバイアスモードを構成するためのプロセス７００を示すフローチャートである。
動作７０２において、プロセス７００は、電流コンベアの利用可能なバイアスモードのうちの第１のバイアスモードをイネーブルにする。利用可能なバイアスモードのいずれかが、第１のバイアスモードのために選択され得る。
動作７０４において、プロセス７００は、第１のバイアスモードを使用して電流コンベアの第１の動作中に電流コンベアの第１の入力電流及び第１の出力電流を観測する。
動作７０６において、プロセス７００は、電流コンベアの第１の動作に関連付けられた第１の性能指標を観測する。性能指標の非限定的な例には、限定はしないが、観測された入力及び出力電流に応答して計算されたチャージレスなど、不正確な電流ミラーリングを示す計算（例えば、限定はしないが、Ｉｉｎ及びＩｏｕｔが所望の利得とは異なる利得を示す）が含まれる。
動作７０８において、プロセス７００は、電流コンベアの利用可能なバイアスモードのうちの第２のバイアスモードをイネーブルにする。
動作７１０において、プロセス７００は、第２のバイアスモードを使用して電流コンベアの第２の動作中に電流コンベアの第２の入力電流及び第２の出力電流を観測する。
動作７１２において、プロセス７００は、電流コンベアの第２の動作に関連付けられた第２の性能指標を観測する。
動作７１４において、プロセス７００は、観測された第１及び第２の性能指標に応答して、第１の動作又は第２の動作が指定されたスレッショルド内にあることを観測する。非限定的な例として、スレッショルドは、スレッショルド電流振幅＊Ｒｏｎp3として表される電圧、及びスレッショルド電流振幅＊（Ｒｏｎp3＋Ｒｏｎp1）として表される電圧が両方とも、飽和領域に留まるＰ１に関連付けられた特定の電圧レベルより小さくなるように指定される。非限定的な例として、スレッショルドは、カスコード電流ミラーのカスコード段のＣＭＯＳトランジスタが飽和領域で動作するように指定され得、それに対応し得る。
動作７１６において、プロセス７００は、第１のバイアスモード又は第２のバイアスモードのうちの１つ、より具体的には、動作７１４に応答して指定されたスレッショルド内の動作に関連付けられたバイアスモードのうちの１つ内で動作するように電流コンベアを構成する。開示されたマルチバイアスモード電流コンベアは、本開示の範囲を超えることなく、２つより多い利用可能なバイアスモードを有し得る。
図８は、本開示の１つ以上の実施形態による、タッチシステム８００の機能ブロック図である。
マルチバイアスモード電流コンベア８０２の３つの端子（例えば、入力端子１０２、基準端子１１０、及び出力端子１０６）に対応する信号、すなわち、測定電流８１０、基準電圧８１２、及び搬送された測定電流８１８の信号が示されている。
マルチバイアスモード電流コンベア８０２、積分器８０４、及びアナログ／デジタル変換器８０６は、コンピューティングシステム８０８のタッチ処理ユニット８１６（例えば、限定はしないが、中央処理ユニット（central processing unit、ＣＰＵ）又はプロセッサ）への入力の信号チェーンの少なくとも一部を形成する。非限定的な例として、測定電流８１０は、マルチバイアスモード電流コンベア８０２の入力に結合された静電容量式タッチセンサノード（図示せず）から受信され得る。
特に、マルチバイアスモード電流コンベア８０２は、単一のマルチバイアス電流コンベアであってもよく、又は直列の２つ以上の電流コンベアの段であってもよく、直列の電流コンベアの一部又は全部がマルチバイアスモード電流コンベアである。
タッチシステム８００の起動中に、１つ以上のテストスキャン（例えば、タッチシステム８００に結合されたタッチセンサの測定）を実行することを含む自己較正スキャンが、タッチ処理ユニット８１６によって実行され得る。これらのテストスキャンのうち、第１のテストスキャンは、第１のバイアスモードを使用するように構成され得、第２のテストスキャンは、第２のバイアスモードを使用するように構成され得る。別の言い方をすれば、テストスキャンを実行している間に、第１のバイアスモードが、第１のテストスキャン中にマルチバイアスモード電流コンベア８０２で選択論理８１４によってイネーブルにされ得、第２のテストスキャンを実行している間に、第２のバイアスモードが、マルチバイアスモード電流コンベア８０２で選択論理８１４によってイネーブルにされ得る。
選択論理８１４は、アナログ／デジタル変換器８０６から受信したデジタル測定信号８２０を処理し、異なるバイアスモードを使用してテストスキャンを実行した結果を比較し、最良の性能指標を有するテストスキャンを識別し、タッチシステム８００の通常動作のために（すなわち、タッチ検知中の使用のために）対応するバイアスモードをイネーブルにするように構成され得る。
追加の較正を実行することは、本開示の範囲を超えるものではない。非限定的な例として、入力測定電流条件が変化する場合があり（例えば、タッチセンサは、限定はしないが、手袋をした指又は湿潤環境で使用される場合がある）、そのため、自己較正スキャンを周期的に走らせて、デジタル測定信号８２０に対してバイアスモードを自動選択することができる。
様々な実施形態において、タッチシステム８００、コンピューティングシステム８０８、及びタッチ処理ユニット８１６のいずれも、マイクロコントローラシステムとして実装され得る。様々な実施形態において、コンピューティングシステム８０８又はタッチ処理ユニット８１６は、タッチ検知システムのタッチコントローラによって実装され得る。
図９は、回路９００のブロック図であり、いくつかの実施形態において、本明細書に開示される様々な機能、動作、行為、プロセス、及び／又は方法を実装するために使用され得る。回路９００は、限定はしないが、データ記憶デバイス（本明細書では「記憶装置９０４」と称されることがある）などの１つ以上の装置に動作可能に結合された１つ以上のプロセッサ９０２（本明細書では「プロセッサ９０２」と称されることもある）を含む。記憶装置９０４は、そこに記憶された（例えば、コンピュータ可読メモリに記憶された）機械実行可能コード９０６を含み、プロセッサ９０２は、論理回路９０８を含む。機械実行可能コード９０６は、論理回路９０８によって実施（例えば、実行）され得る機能要素を記述する情報を含む。論理回路９０８は、機械実行可能コード９０６によって記述される機能要素を実装する（例えば、実行する）ように適合されている。回路９００は、機械実行可能コード９０６によって記述された機能要素を実行するとき、本明細書に開示する機能要素を実行するように構成された専用ハードウェアとしてみなされるべきである。いくつかの実施形態では、プロセッサ９０２は、機械実行可能コード９０６によって記述される機能要素を、順次に、同時に（例えば、１つ以上の異なるハードウェアプラットフォームで）、又は１つ以上の並列処理ストリームにおいて、実行するように構成され得る。
プロセッサ９０２の論理回路９０８によって実装されるとき、機械実行可能コード９０６は、本明細書に開示される実施形態の動作を実行するようにプロセッサ９０２を適合させるように構成されている。例えば、機械実行可能コード９０６は、プロセス４００、プロセス６００、及びプロセス７００の少なくとも一部又は全体を実行するようにプロセッサ９０２を適合させるように構成され得る。別の例として、機械実行可能コード９０６は、バイアス回路３０２／３０４、電流ミラー１２２／１３０、カスコード段１２４／１２８、及び電圧フォロワ１１４のうちの１つ以上を含むマルチバイアスモード電流コンベア３００に関して考察した動作の少なくとも一部又は全体を実行するようにプロセッサ９０２を適合させるように構成され得る。別の例として、機械実行可能コード９０６は、測定回路３０６、制御論理３０８、スイッチング回路３１０、第１の調整回路３２４、及び第２の調整回路３２６に関して考察した動作の少なくとも一部又は全体を実行するようにプロセッサ９０２を適合させるように構成され得る。更に別の例として、機械実行可能コード９０６は、マルチバイアスモード選択可能な電流コンベア５０２及びバイアスモード構成論理５０４に関して考察した動作の少なくとも一部又は全体を実行するようにプロセッサ９０２を適合させるように構成され得る。更に別の例として、機械実行可能コード９０６は、マルチバイアスモード電流コンベア８０２、積分器８０４、アナログ／デジタル変換器８０６、並びに選択論理８１４及びタッチ処理ユニット８１６を含むコンピューティングシステム８０８に関して考察した動作の少なくとも一部又は全体を実行するようにプロセッサ９０２を適合させるように構成され得る。
特定の非限定的な例として、コンピュータ可読命令は、本明細書で考察されるように、マルチバイアスモード電流コンベアの性能を評価し、評価に応じてバイアスモードを選択し、マルチバイアスモード電流コンベアの性能の追加の評価並びにマルチバイアスモード電流コンベアの追加の構成及び較正を実行するようにプロセッサ９０２に命令するように構成され得る。
プロセッサ９０２は、汎用プロセッサ、専用プロセッサ、中央処理ユニット（ＣＰＵ）、マイクロコントローラ、プログラマブル論理コントローラ（programmable logic controller、ＰＬＣ）、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）若しくは他のプログラマブル論理デバイス、個別ゲート若しくはトランジスタ論理、個別ハードウェア構成要素、他のプログラマブルデバイス、又は本明細書において開示する機能を実行するように設計されたそれらの任意の組み合わせを含み得る。プロセッサを含む汎用コンピュータは専用コンピュータとみなされ、汎用コンピュータは、本開示の実施形態に関連するコンピューティング命令（例えば、ソフトウェアコード）を実行するように構成されている。汎用プロセッサ（本明細書では、ホストプロセッサ又は単にホストとも称されることもある）は、マイクロプロセッサであってもよいが、代替的に、プロセッサ９０２は、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンを含んでもよいことに留意されたい。プロセッサ９０２はまた、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つ以上のマイクロプロセッサ、又は任意の他のそのような構成など、コンピューティングデバイスの組み合わせとして実装され得る。
いくつかの実施形態では、記憶装置９０４は、揮発性データ記憶装置（例えば、ランダムアクセスメモリ（random-access memory、ＲＡＭ））、不揮発性データ記憶装置（例えば、限定はしないが、フラッシュメモリ、ハードディスクドライブ、ソリッドステートドライブ、消去可能プログラマブルリードオンリメモリ（erasable programmable read-only memory、ＥＰＲＯＭ））を含む。いくつかの実施形態では、プロセッサ９０２及び記憶装置９０４は、単一のデバイス（例えば、限定はしないが、半導体デバイス製品、システムオンチップ（system on chip、ＳＯＣ））に実装され得る。いくつかの実施形態では、プロセッサ９０２及び記憶装置９０４は、別個のデバイスに実装され得る。
いくつかの実施形態では、機械実行可能コード９０６は、コンピュータ可読命令（例えば、ソフトウェアコード、ファームウェアコード）を含み得る。非限定的な実施例として、コンピュータ可読命令は、記憶装置９０４によって記憶され、プロセッサ９０２によって直接アクセスされ、少なくとも論理回路９０８を使用してプロセッサ９０２によって実行され得る。また、非限定的な実施例として、コンピュータ可読命令は、記憶装置９０４に記憶され、実行のためにメモリデバイス（図示せず）に送信され、少なくとも論理回路９０８を使用してプロセッサ９０２によって実行され得る。したがって、いくつかの実施形態では、論理回路９０８は、電気的に構成可能な論理回路９０８を含む。
いくつかの実施形態では、機械実行可能コード９０６は、論理回路９０８内に実装されるハードウェア（例えば、回路）を記述して、機能要素を実行し得る。このハードウェアは、ローレベルトランジスタレイアウトから高レベル記述言語までの様々な抽象化レベルのいずれかで記述され得る。高レベルの抽象化では、限定はしないが、米国電気電子学会（Institute of Electrical and Electronics Engineers、ＩＥＥＥ）標準ハードウェア記述言語（hardware description language、ＨＤＬ）などのハードウェア記述言語（ＨＤＬ）が使用されてもよい。非限定的な実施例として、Ｖｅｒｉｌｏｇ（商標）、ＳｙｓｔｅｍＶｅｒｉｌｏｇ（商標）又は超大規模集積（very large scale integration、ＶＬＳＩ）ハードウェア記述言語（ＶＨＤＬ（商標））が使用されてもよい。
ＨＤＬ記述は、所望に応じて、多数の他の抽象化レベルのうちのいずれかにおける記述に変換され得る。非限定的な実施例として、高レベル記述を、レジスタ転送言語（register-transfer language、ＲＴＬ）、ゲートレベル（gate-level、ＧＬ）記述、レイアウトレベル記述、又はマスクレベル記述などの論理レベル記述に変換することができる。非限定的な実施例として、論理回路９０８のハードウェア論理回路（例えば、限定はしないが、ゲート、フリップフロップ、レジスタ）によって実行されるマイクロ動作は、ＲＴＬで記述され、次いで合成ツールによってＧＬ記述に変換され得、ＧＬ記述は、設置及びルーティングツールによって、レイアウトレベル記述に変換され得、このレイアウトレベル記述は、プログラマブル論理デバイス、個別ゲート若しくはトランジスタ論理、個別ハードウェア構成要素、又はそれらの組み合わせの集積回路の物理的レイアウトに対応する。したがって、いくつかの実施形態では、機械実行可能コード９０６は、ＨＤＬ、ＲＴＬ、ＧＬ記述、マスクレベル記述、他のハードウェア記述、又はこれらの任意の組み合わせを含み得る。
機械実行可能コード９０６が（任意の抽象化レベルにおける）ハードウェア記述を含む実施形態では、システム（図示しないが、記憶装置９０４を含む）は、機械実行可能コード９０６によって記述されるハードウェア記述を実施するように構成され得る。非限定的な実施例として、プロセッサ９０２は、プログラマブル論理デバイス（例えば、ＦＰＧＡ又はＰＬＣ）を含み得、論理回路９０８は、ハードウェア記述に対応する回路を論理回路９０８に実装するように電気的に制御され得る。また、非限定的な実施例として、論理回路９０８は、機械実行可能コード９０６のハードウェア記述に従って製造システム（図示しないが、記憶装置９０４を含む）によって製造されたハードワイヤード論理を含み得る。
機械実行可能コード９０６がコンピュータ可読命令又はハードウェア記述を含むかどうかにかかわらず、論理回路９０８は、機械実行可能コード９０６の機能要素を実装するときに、機械実行可能コード９０６によって記述された機能要素を実行するように適合される。ハードウェア記述は機能要素を直接記述しなくともよいが、ハードウェア記述は、ハードウェア記述によって記述されたハードウェア要素が実行することができる機能要素を間接的に記述することに留意されたい。
本開示で使用するとき、複数の要素を指す、「組み合わせ」という用語は、全ての要素の組み合わせ、又はいくつかの要素の様々な異なる部分的組み合わせのうちのいずれかを含み得る。例えば、「Ａ、Ｂ、Ｃ、Ｄ、又はそれらの組み合わせ」という句は、Ａ、Ｂ、Ｃ、又はＤ；Ａ、Ｂ、Ｃ、及びＤの各々の組み合わせ；並びにＡ、Ｂ、Ｃ、又はＤの任意の部分的組み合わせ、例えば、Ａ、Ｂ、及びＣ；Ａ、Ｂ、及びＤ；Ａ、Ｃ、及びＤ；Ｂ、Ｃ、及びＤ；Ａ及びＢ；Ａ及びＣ；Ａ及びＤ；Ｂ及びＣ；Ｂ及びＤ；又はＣ及びＤのうちのいずれか１つを指し得る。
本開示で使用される用語、及び特に添付の特許請求の範囲（例えば、限定するものではないが、添付の特許請求の範囲の本文）において使用される用語は、概して、「オープン」用語として意図される（例えば、「含んでいる（including）」という用語は、「含んでいるが、これに限定されない」と解釈されるべきであり、「有している（having）」という用語は、「少なくとも有している」と解釈されるべきであり、「含む（includes）」という用語は、限定するものではないが、「含むが、これに限定されない」と解釈されるべきである）。本明細書で使用される場合、「各々」という用語は、一部又は全体を意味する。本明細書で使用される場合、「各々及び全て」という用語は、全体を意味する。
加えて、特定の数の導入された特許請求項列挙が意図される場合、そのような意図は特許請求項に明示的に列挙されることになり、そのような列挙がない場合には、そのような意図は存在しない。例えば、理解を助けるものとして、以下の添付の請求項は、請求項の列挙を導入するための導入句「少なくとも１つ」及び「１つ以上」の使用を含むことがある。しかしながら、かかる句の使用は、たとえ同じ特許請求の範囲が「１つ以上の」又は「少なくとも１つの」という導入句、及び「ａ」又は「ａｎ」などの不定冠詞を含む場合であっても、「ａ」又は「ａｎ」という不定冠詞による特許請求の範囲の記載の導入が、かかる導入された特許請求の範囲の記載を含む任意の特定の特許請求の範囲を、たった１つのかかる記載を含む実施形態に限定するものと解釈されるべきではない（例えば、「ａ」及び／又は「ａｎ」は、限定するものではないが、「少なくとも１つ」又は「１つ以上」を意味すると解釈されるべきである）。特許請求項列挙を導入するために使用される明確な冠詞の使用についても同じことが当てはまる。
加えて、導入された特許請求の範囲に記載の特定の数が明示的に記載されている場合であっても、当業者は、かかる記載が少なくとも記載された数を意味すると解釈されるべきであることを、認識するであろう（例えば、他の修飾語なしでの「２つの記載」の明白な記載は、限定するものではないが、少なくとも２つの記載又は２つ以上の記載を意味する）。更に、「Ａ、Ｂ、及びＣなどのうちの少なくとも１つ」又は「Ａ、Ｂ、及びＣなどのうちの１つ以上」に類似した慣例が使用される場合、一般に、そのような構造は、Ａのみ、Ｂのみ、Ｃのみ、Ａ及びＢを一緒に、Ａ及びＣを一緒に、Ｂ及びＣを一緒に、又はＡ、Ｂ、及びＣを一緒に含むことを意図する。
更に、２つ以上の代替用語を提示する任意の離接語又は語句は、明細書、特許請求の範囲、又は図面にかかわらず、用語のうちの１つ、用語のいずれか又は両方の用語を含む可能性を企図するものと理解されるべきである。例えば、語句「Ａ又はＢ」は、「Ａ」又は「Ｂ」又は「Ａ及びＢ」の可能性を含むと理解されるべきである。
本開示の更なる非限定的な実施形態は、以下のとおりである。
実施形態１：電流コンベアとして配置された第１のカスコード電流ミラー及び第２のカスコード電流ミラーと、第１のカスコード電流ミラー又は第２のカスコード電流ミラーのうちの少なくとも１つに、第１の電圧レベル又は第２の電圧レベルを選択的に示すバイアス電圧を提供するように配置されたバイアス回路と、を備える、装置。
実施形態２：バイアス回路は、電流コンベアの入力電流の第１の状態に少なくとも部分的に応答して、第１の電圧レベルを示すバイアス電圧を提供し、かつ電流コンベアの入力電流の第２の状態に少なくとも部分的に応答して、第２の電圧レベルを示すバイアス電圧を提供するように配置されている、実施形態１に記載の装置。
実施形態３：入力電流の第１の状態は、入力電流とスレッショルドとの間の第１の関係に対応し、入力電流の第２の状態は、入力電流とスレッショルドとの間の第２の関係に対応する、実施形態１及び２のいずれかに記載の装置。
実施形態４：第１のカスコード電流ミラー及び第２のカスコード電流ミラーの各々は、それぞれの電流ミラー及びそれぞれのカスコード段、を備える、実施形態１～３のいずれかに記載の装置。
実施形態５：バイアス回路は、第１のカスコード電流ミラー又は第２のカスコード電流ミラーのそれぞれのカスコード段にバイアス電圧を提供するように配置されている、実施形態１～４のいずれかに記載の装置。
実施形態６：第１のカスコード電流ミラーは、第１の電流ミラーの第１及び第２のゲート結合トランジスタと、第１のカスコード段の第３及び第４のゲート結合トランジスタと、を備え、バイアス回路は、第１のカスコード段の第３及び第４のゲート結合トランジスタのそれぞれのゲートを第１の電圧源及び第２の電圧源に交互に結合又は分離するように配置されたスイッチを備える、実施形態１～５のいずれかに記載の装置。
実施形態７：第１の電流ミラーの第１及び第２のゲート結合トランジスタのそれぞれのゲートは、電流コンベアの入力端子と同じ電流コンベアの側に配置された第１のカスコード段の第３及び第４のゲート結合トランジスタのうちの１つのドレインに結合されている、実施形態１から６のいずれかに記載の装置。
実施形態８：第２のカスコード電流ミラーは、第２の電流ミラーの第１及び第２のゲート結合トランジスタと、第２のカスコード段の第３及び第４のゲート結合トランジスタと、を備え、バイアス回路は、第２のカスコード段の第３及び第４のゲート結合トランジスタのそれぞれのゲートを第３の電圧源及び第４の電圧源に交互に結合又は分離するように配置されたスイッチを備える、実施形態１～７のいずれかに記載の装置。
実施形態９：第２の電流ミラーの第１及び第２のゲート結合トランジスタのそれぞれのゲートは、電流コンベアの入力端子と同じ電流コンベアの側に配置された第２のカスコード段の第３及び第４のゲート結合トランジスタのうちの１つのドレインに結合されている、実施形態１～８のいずれかに記載の装置。
実施形態１０：電圧フォロワを備え、電圧フォロワは、電圧フォロワの基準端子における電圧を電流コンベアの入力端子に印加するように配置されている、実施形態１～９のいずれかに記載の装置。
実施形態１１：第１のカスコード電流ミラー及び第２のカスコード電流ミラーのうちの一方は、Ｐチャネルトランジスタカスコード電流ミラーとして構成されており、第１のカスコード電流ミラー及び第２のカスコード電流ミラーのうちの別の一方は、Ｎチャネルトランジスタカスコード電流ミラーとして構成されている、実施形態１～１０のいずれかに記載の装置。
実施形態１２：Ｐチャネルトランジスタカスコード電流ミラー及びＮチャネルトランジスタカスコード電流ミラーは、それぞれ、相補的かつ転流する様態で電流コンベアの出力端子にミラー電流を交互に提供するように配置されている、実施形態１～１１のいずれかに記載の装置。
実施形態１３：電流コンベアの入力電流の状態を観測するステップと、電流コンベアに、入力電流の状態に少なくとも部分的に応答して、第１の電圧レベル又は第２の電圧レベルを選択的に示すバイアス電圧を提供するステップと、を含む、方法。
実施形態１４：電流コンベアの入力電流の状態を観測するステップは、入力電流とスレッショルドとの間の関係を観測するステップと、入力電流とスレッショルドとの間の関係に応答して、電流コンベアの入力電流の状態を観測するステップと、を含む、実施形態１３に記載の方法。
実施形態１５：入力電流とスレッショルドとの間の関係に応答して、電流コンベアの入力電流の状態を観測するステップは、入力電流とスレッショルドとの間の第１の関係に応答して、線形領域で動作する電流コンベアの１つ以上のトランジスタに関連付けられた入力電流の第１の状態を観測するステップ、又は入力電流とスレッショルドとの間の第２の関係に応答して、飽和領域で動作する電流コンベアの１つ以上のトランジスタに関連付けられた入力電流の第２の状態を観測するステップを含む、実施形態１３及び１４のいずれかに記載の方法。
実施形態１６：複数の選択可能なバイアスモードに従って動作するように構成された電流コンベアと、電流コンベアの性能の評価に少なくとも部分的に応答して、電流コンベアを構成するように構成されたバイアスモード構成論理と、を備える、システム。
実施形態１７：バイアスモード構成論理は、複数の選択可能なバイアスモードに従って電流コンベアを動作させることを含む較正プロセス中に、電流コンベアの性能の第１の評価を実行し、第１の評価に少なくとも部分的に応答して、複数の選択可能なバイアスモードのうちの１つのバイアスモードを選択し、かつバイアスモードに少なくとも部分的に応答して、電流コンベアの構成を実行するように構成されている、実施形態１６に記載のシステム。
実施形態１８：バイアスモード構成論理は、選択されたバイアスモードをイネーブルにした状態で、電流コンベアの性能の第２の評価を実行し、第２の評価に少なくとも部分的に応答して、電流コンベア又は選択されたバイアスモードの追加の較正及び構成を実行するように構成され、電流コンベアの構成は、電流コンベアの追加の較正及び構成に少なくとも部分的に応答する、実施形態１６及び１７のいずれかに記載のシステム。
実施形態１９：複数のバイアスモードに従ってマルチバイアスモード電流コンベアを動作させることを含む較正プロセスを実行するステップと、較正プロセスに関連付けられたマルチバイアスモード電流コンベアの性能を評価するステップと、マルチバイアスモード電流コンベアの性能を評価するステップに少なくとも部分的に応答して、マルチバイアスモード電流コンベアを構成するステップと、を含む、方法。
実施形態２０：マルチバイアスモード電流コンベアの性能を評価するステップに少なくとも部分的に応答して、マルチバイアスモード電流コンベアを構成するステップは、指定されたスレッショルド内の動作に関連付けられたバイアスモードに従って動作するようにマルチバイアスモード電流コンベアを構成するステップを含む、実施形態１８及び１９に記載の方法。
実施形態２１：マルチバイアスモード電流コンベアの複数のバイアスモードのうちの第１のバイアスモードをイネーブルにするステップと、第１のバイアスモードを使用してマルチバイアスモード電流コンベアの第１の動作中に、マルチバイアスモード電流コンベアの第１の入力電流及び第１の出力電流を観測するステップと、マルチバイアスモード電流コンベアの第１の動作に関連付けられた第１の性能指標を観測するステップと、マルチバイアスモード電流コンベアの複数のバイアスモードのうちの第２のバイアスモードをイネーブルにするステップと、第２のバイアスモードを使用してマルチバイアスモード電流コンベアの第２の動作中に、マルチバイアスモード電流コンベアの第２の入力電流及び第２の出力電流を観測するステップと、マルチバイアスモード電流コンベアの第２の動作に関連付けられた第２の性能指標を観測するステップと、を含み、マルチバイアスモード電流コンベアの性能を評価するステップは、第１及び第２の性能指標に少なくとも部分的に応答する、実施形態１９及び２０のいずれかに記載の方法。
実施形態２２：タッチシステムであって、タッチ処理ユニットと、タッチ処理ユニットの入力の信号経路に沿って配置された電流コンベアと、タッチ処理ユニットによって実行されるテストスキャンのために、電流コンベアの複数のバイアスモードのうちの１つを選択するように構成された選択論理と、を備える、タッチシステム。
本開示は、特定の例示される実施形態に関して本明細書に記載されているが、当業者は、本発明がそのように限定されないことを認識し、理解するであろう。むしろ、以下にそれらの法的等価物と共に特許請求されるような本発明の範囲から逸脱することなく、例示され、説明される実施形態に対して数多くの追加、削除、及び修正を行うことができる。加えて、一実施形態の特徴は、本発明者によって想到されるように、別の開示した実施形態の特徴と組み合わせることができるが、それでも、本開示の範囲内に包含される。

Claims (22)

  1. 装置であって、
    電流コンベアとして配置された、第１のカスコード電流ミラー及び第２のカスコード電流ミラーと、
    前記第１のカスコード電流ミラー又は前記第２のカスコード電流ミラーのうちの少なくとも１つに、第１の電圧レベル又は第２の電圧レベルを選択的に示すバイアス電圧を提供するように配置されたバイアス回路と、を備える、装置。
  2. 前記バイアス回路は、
    前記電流コンベアの入力電流の第１の状態に少なくとも部分的に応答して、前記第１の電圧レベルを示す前記バイアス電圧を提供し、かつ
    前記電流コンベアの前記入力電流の第２の状態に少なくとも部分的に応答して、前記第２の電圧レベルを示す前記バイアス電圧を提供するように配置されている、請求項１に記載の装置。
  3. 前記入力電流の前記第１の状態は、前記入力電流とスレッショルドとの間の第１の関係に対応し、前記入力電流の前記第２の状態は、前記入力電流と前記スレッショルドとの間の第２の関係に対応する、請求項２に記載の装置。
  4. 前記第１のカスコード電流ミラー及び前記第２のカスコード電流ミラーの各々は、それぞれの電流ミラー及びそれぞれのカスコード段を備える、請求項１に記載の装置。
  5. 前記バイアス回路は、前記第１のカスコード電流ミラー又は前記第２のカスコード電流ミラーの前記それぞれのカスコード段に前記バイアス電圧を提供するように配置されている、請求項４に記載の装置。
  6. 前記第１のカスコード電流ミラーは、
    第１の電流ミラーの第１及び第２のゲート結合トランジスタと、
    第１のカスコード段の第３及び第４のゲート結合トランジスタと、を備え、
    前記バイアス回路は、前記第１のカスコード段の前記第３及び第４のゲート結合トランジスタのそれぞれのゲートを第１の電圧源及び第２の電圧源に交互に結合又は分離するように配置されたスイッチを備える、請求項１に記載の装置。
  7. 前記第１の電流ミラーの前記第１及び第２のゲート結合トランジスタのそれぞれのゲートは、前記電流コンベアの入力端子と同じ前記電流コンベアの側に配置された前記第１のカスコード段の前記第３及び第４のゲート結合トランジスタのうちの１つのドレインに結合されている、請求項６に記載の装置。
  8. 前記第２のカスコード電流ミラーは、
    第２の電流ミラーの第１及び第２のゲート結合トランジスタと、
    第２のカスコード段の第３及び第４のゲート結合トランジスタと、を備え、
    前記バイアス回路は、前記第２のカスコード段の前記第３及び第４のゲート結合トランジスタのそれぞれのゲートを第３の電圧源及び第４の電圧源に交互に結合又は分離するように配置されたスイッチを備える、請求項６に記載の装置。
  9. 前記第２の電流ミラーの前記第１及び第２のゲート結合トランジスタのそれぞれのゲートは、前記電流コンベアの入力端子と同じ電流コンベアの側に配置された前記第２のカスコード段の前記第３及び第４のゲート結合トランジスタのうちの１つのドレインに結合されている、請求項８に記載の装置。
  10. 電圧フォロワを備え、前記電圧フォロワは、前記電圧フォロワの基準端子における電圧を前記電流コンベアの入力端子に印加するように配置されている、請求項１に記載の装置。
  11. 前記第１のカスコード電流ミラー及び第２のカスコード電流ミラーのうちの一方は、Ｐチャネルトランジスタカスコード電流ミラーとして構成されており、前記第１のカスコード電流ミラー及び前記第２のカスコード電流ミラーのうちの別の一方は、Ｎチャネルトランジスタカスコード電流ミラーとして構成されている、請求項１に記載の装置。
  12. 前記Ｐチャネルトランジスタカスコード電流ミラー及び前記Ｎチャネルトランジスタカスコード電流ミラーは、それぞれ、相補的かつ転流する様態で前記電流コンベアの出力端子にミラー電流を交互に提供するように配置されている、請求項１１に記載の装置。
  13. 方法であって、
    電流コンベアの入力電流の状態を観測するステップと、
    前記電流コンベアに、前記入力電流の前記状態に少なくとも部分的に応答して、第１の電圧レベル又は第２の電圧レベルを選択的に示すバイアス電圧を提供するステップと、を含む、方法。
  14. 前記電流コンベアの前記入力電流の前記状態を観測する前記ステップは、
    前記入力電流とスレッショルドとの間の関係を観測するステップと、
    前記入力電流と前記スレッショルドとの間の前記関係に応答して、前記電流コンベアの前記入力電流の前記状態を観測するステップと、を含む、請求項１３に記載の方法。
  15. 前記入力電流と前記スレッショルドとの間の前記関係に応答して、前記電流コンベアの前記入力電流の前記状態を観測する前記ステップは、
    前記入力電流とスレッショルドとの間の第１の関係に応答して、線形領域で動作する前記電流コンベアの１つ以上のトランジスタに関連付けられた前記入力電流の第１の状態を観測するステップ、又は
    前記入力電流と前記スレッショルドとの間の第２の関係に応答して、飽和領域で動作する前記電流コンベアの１つ以上のトランジスタに関連付けられた前記入力電流の第２の状態を観測するステップを含む、請求項１４に記載の方法。
  16. システムであって、
    複数の選択可能なバイアスモードに従って動作するように構成された電流コンベアと、
    前記電流コンベアの性能の評価に少なくとも部分的に応答して、前記電流コンベアを構成するように構成されたバイアスモード構成論理と、を備える、システム。
  17. 前記バイアスモード構成論理は、
    前記複数の選択可能なバイアスモードに従って前記電流コンベアを動作させることを含む較正プロセス中に、前記電流コンベアの前記性能の第１の評価を実行し、
    前記第１の評価に少なくとも部分的に応答して、前記複数の選択可能なバイアスモードのうちの１つのバイアスモードを選択し、かつ
    前記バイアスモードに少なくとも部分的に応答して、前記電流コンベアの構成を実行するように構成されている、請求項１６に記載のシステム。
  18. 前記バイアスモード構成論理は、
    選択されたバイアスモードをイネーブルにした状態で、前記電流コンベアの前記性能の第２の評価を実行し、かつ
    前記第２の評価に少なくとも部分的に応答して、前記電流コンベア又は前記選択されたバイアスモードの追加の較正及び構成を実行するように構成されており、
    前記電流コンベアの前記構成は、前記電流コンベアの前記追加の較正及び構成に少なくとも部分的に応答する、請求項１６に記載のシステム。
  19. 方法であって、
    複数のバイアスモードに従ってマルチバイアスモード電流コンベアを動作させることを含む較正プロセスを実行するステップと、
    較正プロセスに関連付けられた前記マルチバイアスモード電流コンベアの性能を評価するステップと、
    前記マルチバイアスモード電流コンベアの前記性能を評価する前記ステップに少なくとも部分的に応答して、前記マルチバイアスモード電流コンベアを構成するステップと、を含む、方法。
  20. 前記マルチバイアスモード電流コンベアの前記性能を評価する前記ステップに少なくとも部分的に応答して、前記マルチバイアスモード電流コンベアを構成する前記ステップは、
    指定されたスレッショルド内の動作に関連付けられたバイアスモードに従って動作するように前記マルチバイアスモード電流コンベアを構成するステップを含む、請求項１９に記載の方法。
  21. 前記マルチバイアスモード電流コンベアの前記複数のバイアスモードのうちの第１のバイアスモードをイネーブルにするステップと、
    前記第１のバイアスモードを使用して前記マルチバイアスモード電流コンベアの第１の動作中に、前記マルチバイアスモード電流コンベアの第１の入力電流及び第１の出力電流を観測するステップと、
    前記マルチバイアスモード電流コンベアの前記第１の動作に関連付けられた第１の性能指標を観測するステップと、
    前記マルチバイアスモード電流コンベアの前記複数のバイアスモードのうちの第２のバイアスモードをイネーブルにするステップと、
    前記第２のバイアスモードを使用して前記マルチバイアスモード電流コンベアの第２の動作中に、前記マルチバイアスモード電流コンベアの第２の入力電流及び第２の出力電流を観測するステップと、
    前記マルチバイアスモード電流コンベアの前記第２の動作に関連付けられた第２の性能指標を観測するステップと、を含み、
    前記マルチバイアスモード電流コンベアの前記性能を評価する前記ステップは、前記第１及び前記第２の性能指標に少なくとも部分的に応答する、請求項１９に記載の方法。
  22. タッチシステムであって、
    タッチ処理ユニットと、
    前記タッチ処理ユニットの入力の信号経路に沿って配置された電流コンベアと、
    前記タッチ処理ユニットによって実行されるテストスキャンのために、前記電流コンベアの複数のバイアスモードのうちの１つを選択するように構成された選択論理と、を備える、タッチシステム。
JP2023505928A 2020-07-31 2021-03-24 マルチバイアスモード電流コンベア、マルチバイアスモード電流コンベアを構成するステップ、マルチバイアスモード電流コンベアを含むタッチ検知システム、並びに関連するシステム、方法、及びデバイス Pending JP2023536467A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062706106P 2020-07-31 2020-07-31
US62/706,106 2020-07-31
PCT/US2021/070301 WO2022026964A1 (en) 2020-07-31 2021-03-24 Multi-bias mode current conveyor, configuring a multi‑bias mode current conveyor, touch sensing systems including a multi-bias mode current conveyor, and related systems, methods and devices

Publications (2)

Publication Number Publication Date
JP2023536467A true JP2023536467A (ja) 2023-08-25
JPWO2022026964A5 JPWO2022026964A5 (ja) 2024-04-02

Family

ID=75562888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023505928A Pending JP2023536467A (ja) 2020-07-31 2021-03-24 マルチバイアスモード電流コンベア、マルチバイアスモード電流コンベアを構成するステップ、マルチバイアスモード電流コンベアを含むタッチ検知システム、並びに関連するシステム、方法、及びデバイス

Country Status (6)

Country Link
US (1) US11934609B2 (ja)
JP (1) JP2023536467A (ja)
KR (1) KR20230042115A (ja)
CN (1) CN115843416A (ja)
DE (1) DE112021003980T5 (ja)
WO (1) WO2022026964A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021003980T5 (de) * 2020-07-31 2023-06-01 Microchip Technology Incorporated Multi-bias-modus-stromzufuhrschaltung, konfigurieren einer multi-bias-modus-stromzufuhrschaltung, berührungserfassungssysteme, die eine multi-bias-modus-stromzufuhrschaltung einschliessen, und zugehörige systeme, verfahren und vorrichtungen
CN112803721B (zh) * 2020-12-30 2022-03-11 合肥视涯技术有限公司 一种电压转换器
CN114911302A (zh) * 2021-02-09 2022-08-16 虹晶科技股份有限公司 电流镜电路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124666A (en) * 1991-03-04 1992-06-23 Industrial Technology Research Institute CMOS current convevor and its filter applications
CA2204829A1 (en) * 1997-05-08 1998-11-08 Alain Z. Shang Optical receiver suitable for optical interconnects
US6147665A (en) * 1998-09-29 2000-11-14 Candescent Technologies Corporation Column driver output amplifier with low quiescent power consumption for field emission display devices
JP4794067B2 (ja) * 2001-05-24 2011-10-12 ルネサスエレクトロニクス株式会社 内部クロック発生回路
US7009603B2 (en) * 2002-09-27 2006-03-07 Tdk Semiconductor, Corp. Method and apparatus for driving light emitting polymer displays
JP2004317857A (ja) * 2003-04-17 2004-11-11 Nec Yamagata Ltd 駆動回路及び表示装置
JP2005017536A (ja) * 2003-06-24 2005-01-20 Nec Yamagata Ltd 表示制御回路
KR101034776B1 (ko) * 2004-01-19 2011-05-17 삼성전자주식회사 증폭기와, 이를 갖는 데이터 드라이버 및 표시 장치
US7451053B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
US7504814B2 (en) * 2006-09-18 2009-03-17 Analog Integrations Corporation Current generating apparatus and feedback-controlled system utilizing the current generating apparatus
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100866968B1 (ko) * 2007-05-25 2008-11-05 삼성전자주식회사 액정 표시 장치의 소스 드라이버, 소스 드라이버에 포함된출력 버퍼, 및 출력 버퍼의 동작 방법
TWI371676B (en) 2008-02-05 2012-09-01 Univ Nat Kaohsiung Applied Sci Low voltage cascode current mirror with enhanced input current dynamic range
JP5198177B2 (ja) * 2008-08-05 2013-05-15 ラピスセミコンダクタ株式会社 表示用駆動装置
TWI410048B (zh) * 2010-06-03 2013-09-21 Orise Technology Co Ltd 轉壓器
US20130082936A1 (en) * 2011-09-29 2013-04-04 Sharp Kabushiki Kaisha Sensor array with high linearity
US9379672B2 (en) * 2014-05-20 2016-06-28 Analog Devices, Inc. Differential current amplifier
US10429998B2 (en) * 2014-07-23 2019-10-01 Cypress Semiconductor Corporation Generating a baseline compensation signal based on a capacitive circuit
JP6395565B2 (ja) * 2014-11-11 2018-09-26 ローム株式会社 イグナイタおよび車両
DE102015205359B4 (de) * 2015-03-24 2018-01-25 Dialog Semiconductor (Uk) Limited Ruhestrombegrenzung für einen low-dropout-regler bei einer dropout-bedingung
KR102287759B1 (ko) * 2015-07-30 2021-08-09 삼성전자주식회사 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
US10606386B2 (en) * 2017-08-24 2020-03-31 Synaptics Incorporated Mixer circuit
US10394386B1 (en) * 2018-06-01 2019-08-27 Synaptics Incorporated Interference detection
KR20210120506A (ko) * 2020-03-27 2021-10-07 에스케이하이닉스 주식회사 차동 증폭 회로
US11081036B1 (en) * 2020-07-21 2021-08-03 Novatek Microelectronics Corp. Slew rate enhancement circuit
DE112021003980T5 (de) * 2020-07-31 2023-06-01 Microchip Technology Incorporated Multi-bias-modus-stromzufuhrschaltung, konfigurieren einer multi-bias-modus-stromzufuhrschaltung, berührungserfassungssysteme, die eine multi-bias-modus-stromzufuhrschaltung einschliessen, und zugehörige systeme, verfahren und vorrichtungen
US11251761B1 (en) * 2021-06-25 2022-02-15 Synaptics Incorporated Operational amplifier with reduced input capacitance

Also Published As

Publication number Publication date
US20220035506A1 (en) 2022-02-03
DE112021003980T5 (de) 2023-06-01
WO2022026964A1 (en) 2022-02-03
KR20230042115A (ko) 2023-03-27
US11934609B2 (en) 2024-03-19
CN115843416A (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
JP2023536467A (ja) マルチバイアスモード電流コンベア、マルチバイアスモード電流コンベアを構成するステップ、マルチバイアスモード電流コンベアを含むタッチ検知システム、並びに関連するシステム、方法、及びデバイス
US8497712B2 (en) Techniques for measuring voltages in a circuit
KR100971056B1 (ko) 양방향 ｍｏｓ 전류 감지 회로
KR101031434B1 (ko) 초저전력 아날로그 보상 회로 및 보상 방법
US10262985B2 (en) Circuits and methods for lowering leakage in ultra-low-power MOS integrated circuits
US9152163B1 (en) Regulation of a load current-to-sensing current ratio in a current sensing power metal-oxide-semiconductor field-effect transistor (MOSFET)
TWI448671B (zh) 溫度感測裝置
JP5684599B2 (ja) 半導体集積回路装置
CN107870259B (zh) 对工艺/温度和电源变化具有低灵敏度的hv电压比较器
US10078016B2 (en) On-die temperature sensor for integrated circuit
JP6020223B2 (ja) 過電流検出回路
US10050031B2 (en) Power conventer and semiconductor device
JP2010268350A (ja) 終端抵抗調整回路
US9287872B2 (en) PVT compensation scheme for output buffers
US20080218283A1 (en) Triangular wave generating circuit, and charging and discharging control circuit
KR101276947B1 (ko) 저전력, 고정밀, 넓은 온도범위의 온도 센서
CN107228967B (zh) 电流检测电路
US20070001762A1 (en) DC-DC converter switching transistor current measurement technique
EP3320349B1 (en) Apparatus and method for measuring load current by applying compensated gain to voltage derived from drain-to-source voltage of power gating device
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
CN106571797B (zh) 上电复位(por)电路
US9372212B2 (en) Circuits and methods for measuring a current
US6975163B2 (en) Precision margining circuitry
WO2019194901A1 (en) Self capacitance drive offset cancellation in touch controller integrated circuits
KR101233231B1 (ko) 전류 공급 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240319

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240319