JP2023518181A - 電流拡散層を含む多層複合膜を有する発光ダイオードデバイス - Google Patents

電流拡散層を含む多層複合膜を有する発光ダイオードデバイス Download PDF

Info

Publication number
JP2023518181A
JP2023518181A JP2022554724A JP2022554724A JP2023518181A JP 2023518181 A JP2023518181 A JP 2023518181A JP 2022554724 A JP2022554724 A JP 2022554724A JP 2022554724 A JP2022554724 A JP 2022554724A JP 2023518181 A JP2023518181 A JP 2023518181A
Authority
JP
Japan
Prior art keywords
layer
mesas
current spreading
contact
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022554724A
Other languages
English (en)
Inventor
ウィリアム ヤング，エリック
シャルマ，ラジャット
スコット，デニス
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2023518181A publication Critical patent/JP2023518181A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

発光ダイオード（ＬＥＤ）デバイスが記載されており、ＬＥＤデバイスは、画素を画定する複数のメサであり、各メサは半導体層を含み、複数のメサ各々の間の空間内のＮコンタクト材料であって、Ｐ型層及び活性領域の側壁を金属から絶縁する誘電材料と、を備える。Ｐ型層上の多層複合膜であって、多層複合膜は：Ｐ型層上の電流拡散層であって、第１部分及び第２部分を有する電流拡散層と、電流拡散層の第２部分上の誘電体層と、前記誘電層の側壁及び前記電流拡散層の前記第１部分によって画定されたビア開口と；前記絶縁層の前記側壁及び前記電流拡散層の前記第１部分上、及び前記誘電層の少なくとも一部の上の前記ビア開口内のＰコンタクト層と、を備える。

Description

本開示の実施形態は、概して発光ダイオード（ＬＥＤ）デバイス及びその製造方法に関する。より具体的には、実施形態は電流拡散層を有する多層複合膜を含む発光ダイオードデバイスに向けられる。
発光ダイオード（ＬＥＤ）は、電流が流れると可視光を発する半導体光源である。ＬＥＤはＰ型半導体とＮ型半導体を組み合わせたものである。ＬＥＤは一般的にＩＩＩ－Ｖ族化合物半導体を使用する。ＩＩＩ－Ｖ族化合物半導体は、他の半導体を使用するデバイスよりも高い温度で安定に動作する。ＩＩＩ－Ｖ族化合物は通常、サファイア酸化アルミニウム（Ａｌ２Ｏ３）又は炭化ケイ素（ＳｉＣ）で形成された基板上に形成される。
ウェアラブルデバイス、ヘッドマウントディスプレイ、大面積ディスプレイなどのさまざまな新生ディスプレイ用途では、横方向の寸法が１００μｍ×１００μｍ未満になる高密度のマイクロＬＥＤ（μＬＥＤ又はｕＬＥＤ）のアレイで構成される小型チップが必要とされている。マイクロＬＥＤ（ｕＬＥＤ）は、通常、直径又は幅が約５０μｍより小さい寸法を有し、赤色、青色、及び緑色の波長を含むマイクロＬＥＤを近接して配置することによってカラーディスプレイの製造に使用される。一般に、個々のマイクロＬＥＤダイから構築されたディスプレイを組み立てるために、２つのアプローチが利用されてきた。第１は、ピックアンドプレースのアプローチであり、個々の青、緑、赤の波長のマイクロＬＥＤをピックアップ、位置合わせ、そしてバックプレーンに取り付けし、その後、バックプレーンをドライバ集積回路に電気的に接続する。各マイクロＬＥＤのサイズが小さいため、この組み立てシーケンスは遅く、製造エラーの影響を受ける。さらに、ディスプレイの高解像度要件を満たすためにダイのサイズが小さくなると、必要な寸法のディスプレイを配置するために、各ピックアンドプレース操作において、ますます多くのダイを移送する必要がある。第２のアプローチは、例えばモノリシックダイ又はアレイ又はマトリクスなどのＬＥＤのグループをバックプレーンにボンディングすることであり、これはピックアンドプレースに関連する個々のＬＥＤの扱いを排除する。そのため、ＬＥＤバックプレーンへのボンディングに事後的に使用される可能性のあるＬＥＤのグループを効率的に準備する方法を開発する必要がある。
本開示の実施形態は、発光ダイオード（ＬＥＤ）デバイスに向けられ、ＬＥＤデバイスは：
画素を画定する複数のメサであり、メサの各々は半導体層を含み、半導体層はＮ型層、活性領域及びＰ型層を含み、メサの各々は、その幅以下の高さを有する、複数のメサと；
メサの各々の間の空間内のＮコンタクト材料であり、Ｎコンタクト材料は、メサの各々の間の光学的分離を提供し、Ｎ型層の側壁に沿ってメサの各々のＮ型層に電気的にコンタクトする、Ｎコンタクト材料と；
Ｐ型層及び活性領域の側壁をＮコンタクト材料から絶縁する第１誘電材料と；
Ｐ型層上の多層複合膜と；を備え、
多層複合膜は：
Ｐ型層上の電流拡散層であって、第１部分及び第２部分を有する電流拡散層と；
電流拡散層の第２部分上の誘電層と；
誘電層の側壁及び電流拡散層の第１部分によって画定されるビア開口と；
絶縁層の側壁及び電流拡散層の第１部分上、及び誘電層の少なくとも一部の上のビア開口内のＰコンタクト層と、を備える。
本開示の追加の実施形態は、発光ダイオード（ＬＥＤ）デバイスに向けられ、ＬＥＤデバイスは：
画素を画定する複数のメサであり、メサの各々は半導体層を含み、半導体層はＮ型層、活性領域及びＰ型層を含み、メサの各々は、その幅以下の高さを有する、複数のメサと；
メサの各々の間の空間内のＮコンタクト材料であり、Ｎコンタクト材料は、メサの各々の間の光学的分離を提供し、Ｎ型層の側壁に沿ってメサの各々のＮ型層に電気的にコンタクトする、Ｎコンタクト材料と；
Ｐ型層及び活性領域の側壁をＮコンタクト材料から絶縁する誘電材料と；
Ｐ型層上の多層複合膜と；を備え、
多層複合膜は、
Ｐ型層の直接上の第１部分及び第２部分を有する電流拡散層と、
電流拡散層の第２部分上の誘電層であって、電流拡散層の第１部分と共にビア開口を画定する側壁を含む、誘電層と、
誘電層及びビア開口にコンフォーマルなＰコンタクト層と、を含む、多層複合膜と、
電流拡散層の第２部分の上方にあるＰコンタクト層の上方のハードマスク層であって、ハードマスクはハードマスク開口を画定する側壁を有する、ハードマスク層と、
電流拡散層の第１部分の上方で、ハードマスク層の側壁上のＰコンタクト層の上方のハードマスク開口内にコンフォーマルに堆積されたライナー層と、
ライナー層上のＰ金属材料プラグと、
ハードマスク層上のパシベーション層と、
パシベーション層上のアンダーバンプ金属化部と、を備える。
さらなる実施形態は、発光ダイオードデバイス（ＬＥＤデバイス）の製造方法に向けられ、方法は、
基板上に、Ｎ型層、活性領域及びＰ型層を有する複数の半導体層を堆積するステップと；
半導体層の一部をエッチングして、画素を画定する複数のメサ及びトレンチを形成する、ステップであって、複数のメサの各々は半導体層を有し、メサの各々は、その幅以下の高さを有する、ステップと；
トレンチ内に第１誘電材料を堆積するステップと；
各メサ間の空間内のＮコンタクト材料を堆積するステップであって、Ｎコンタクト材料は、各メサ間の光学的分離を提供し、Ｎ型層の側壁に沿って各メサのＮ型層に電気的にコンタクトし、誘電材料は、Ｐ型層及び活性領域の側壁をＮコンタクト材料から絶縁する、ステップと；
前記Ｐ型層上に多層複合膜を堆積するステップであり、前記多層複合膜は、前記Ｐ型層上の電流拡散層であって、前記電流拡散層は第１部分及び第２部分を有する、電流拡散層と、電流拡散層の第２部分上の誘電体層と、誘電層の側壁及び電流拡散層の第１部分によって画定されるビア開口と；ビア開口内の、電流拡散層の第１部分、誘電層内の側壁、及び誘電層の少なくとも一部の上のＰコンタクト層と、を有する、ステップと、を含む。
本開示の上記の特徴を詳細に理解できるように、上記で簡単に要約された開示のより具体的な説明は、添付の図面に例示されるいくつかの実施形態を参照することによって得ることができる。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示しており、したがって、本開示が他の同様に有効な実施形態を認める可能性があるため、その範囲を限定するものとはみなされないことに留意されたい。本明細書に記載の実施形態は、添付図面の図において限定ではなく例として示され、同様の参照は同様の要素を示す。
図１Ａは、１つ以上の実施形態による基板上に堆積された半導体層、金属層（例えば、ｐコンタクト層）、及び誘電体層（例えば、ハードマスク層）のスタックの断面を示す図である。 図１Ｂは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後の積層体の断面を示す図である。 図１Ｃは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｄは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｅは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｆは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｇは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｈは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｉは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｊは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｋは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｌは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｍは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップ後のスタックの断面を示す図である。 図１Ｎは、図１Ｅにおいて点線縁１Ｎによって示される、図１Ｅのスタックを部分的に拡大して示す図である。 図１Ｏは、１つ以上の実施形態によるＬＥＤデバイス製造中の１つのステップにおいて完成したスタックの断面を示す図である。 図２は、１つ以上の実施形態によるＬＥＤアレイの平面図を示す図である。 図３Ａは、１つ以上の実施形態による製造方法のプロセスフロー図を示す図である。 図３Ｂは、１つ以上の実施形態による製造方法のプロセスフロー図を示す図である。 図３Ｃは、１つ以上の実施形態による製造方法のプロセスフロー図を示す図である。 図３Ｄは、１つ以上の実施形態による製造方法のプロセスフロー図を示す図である。 図３Ｅは、１つ以上の実施形態による製造方法のプロセスフロー図を示す図である。 図３Ｆは、１つ以上の実施形態による製造方法のプロセスフロー図を示す図である。 図４は、１つ以上の実施形態によるＬＥＤデバイスの断面図を示す。 図５Ａは、画素化された共通カソード作成する実施形態のための図１Ｇの変形例を示す図である。 図５Ｂは、図５Ａによるスタックのさらなる処理に基づく図１Ｏの変形例を示す図である。
理解を容易にするため、可能であれば同一の参照番号を使用して、図面に共通する同一の要素を示している。図面は縮尺どおりに描かれていない。たとえば、メサの高さと幅はスケールに合わせて描画されていない。
開示のいくつかの例示的な実施形態を説明する前に、開示は、以下の説明に記載されている構造又はプロセスステップの詳細に限定されないことを理解されたい。方法及び装置は、他の実施形態で実現化可能であり、実施可能であるか、又は種々の方法で実行可能である。
１つ以上の実施形態によって、本明細書で使用される用語「基板（ｓｕｂｓｔｒａｔｅ）」は、プロセスが作用する表面又は表面の部分を有する、中間又は最終の構造を指す。さらに、いくつかの実施形態における基板への言及は、文脈が明確にそうでないことを示さない限り、基板の一部のみを指すこともある。さらに、いくつかの実施形態による基板上への堆積についての言及は、むき出しの基板上への堆積、又は、１つ以上の膜、フィーチャ若しくは材料がその上に堆積又は形成された基板上への堆積を含む。
１つ以上の実施形態において、「基板」とは、任意の基板、又は製造プロセス中に膜処理が実行される基板上に形成された材料表面を意味する。例示的な実施形態では、処理が行われる基板表面には、用途に応じて、シリコン、シリコン酸化物、シリコンオンインシュレータ（ＳＯＩ）、歪シリコン、アモルファスシリコン、ドープシリコン、炭素ドープシリコン酸化物、ゲルマニウム、ガリウムヒ化、ガラス、サファイア、及び金属、金属窒化物、ＩＩＩ族窒化物（例：ＧａＮ、ＡｌＮ、ＩｎＮ、合金）、金属合金、その他の導電性材料などのその他の適切な材料が含まれる。基板には、発光ダイオード（ＬＥＤ）デバイスが含まれるが、これに限定されない。いくつかの実施形態における基板は、基板表面を研磨、エッチング、還元（ｒｅｄｕｃｅ）、酸化、水酸化、アニール、ＵＶ硬化、電子ビーム硬化及び／又は焼成する前処理プロセスに曝される。基板自体の表面に直接膜処理を行うことに加えて、いくつかの実施形態では、開示されているフィルム処理ステップのいずれかは、基板上に形成された下地層上でも行われ、「基板表面」という用語は、文脈が示すように、かかる下地層を含むことを意図している。したがって、例えば、膜／層又は部分的な膜／層が基板表面上に堆積された場合、新しく堆積された膜／層の露出面が基板表面となる。
「ウェハ」及び「基板」という用語は、本開示においては同じ意味で使用される。したがって、ここで使用されるように、ウェハはここで説明するＬＥＤデバイスの形成のための基板として機能する。
マイクロＬＥＤ（ｕＬＥＤ）とは、１００マイクロメートル未満の１つ以上の特性寸法（例えば、高さ、幅、深さ、厚さなどの寸法）を有する発光ダイオードを指す。１つ以上の実施形態において、高さ、幅、深さ、厚さの１つ以上の寸法は、２から２５マイクロメートルの範囲の値を有する。
図１Ａは、１つ以上の実施形態によるＬＥＤデバイス製造のステップ中に基板上に堆積した半導体層、金属層（例えば、ｐコンタクト層）、及び誘電体層（例えば、ハードマスク層）のスタックの断面図である。図１Ａを参照すると、基板１０２上に半導体層１０４が成長している。１つ以上の実施形態による半導体層１０４は、エピタキシャル層、ＩＩＩ族窒化物層又はエピタキシャルＩＩＩ族窒化物層を含む。
基板は、当業者に知られている任意の基板であってもよい。１つ以上の実施形態では、基板は、サファイア、炭化ケイ素、シリコン（Ｓｉ）、石英、酸化マグネシウム（ＭｇＯ）、酸化亜鉛（ＺｎＯ）、スピネルなどのうちの１つ以上を含む。１つ以上の実施形態では、基板は（１つ以上の）エピタキシャル層の成長の前にパターン化されていない。したがって、いくつかの実施形態では、基板はパターン化されておらず、平坦又は実質的に平坦であるとみなすことができる。他の実施形態では、基板はパターン化される、例えばパターン化されたサファイア基板（ＰＳＳ）であることができる。
１つ以上の実施例では、半導体層１０４はＩＩＩ族窒化物材料を含み、特定の実施例ではエピタキシャルＩＩＩ族窒化物材料を含む。いくつかの実施形態では、ＩＩＩ族窒化物材料は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、及びインジウム（Ｉｎ）のうちの１つ以上を含む。したがって、いくつかの実施形態では、半導体層１０４は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などのうちの１つ以上からなる。１つ以上の具体的な実施例では、半導体層１０４は、ｐ型層、活性領域、及びｎ型層を含む。１つ以上の実施例では、半導体層１０４はＩＩＩ族窒化物材料を含み、特定の実施例ではエピタキシャルＩＩＩ族窒化物材料を含む。いくつかの実施形態では、ＩＩＩ族窒化物材料は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、及びインジウム（Ｉｎ）のうちの１つ以上を含む。したがって、いくつかの実施形態では、半導体層１０４は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などのうちの１つ以上からなる。１つ以上の具体的な実施例では、半導体層１０４は、ｐ型層、活性領域、及びｎ型層を含む。
１つ以上の実施形態では、基板１０２を有機金属気相エピタキシ（ＭＯＶＰＥ）リアクタに入れ、ＬＥＤデバイス層をエピタキシして半導体層１０４を成長させる。
１つ以上の実施形態では、半導体層１０４は、非ドープＩＩＩ族窒化物材料とドープＩＩＩ族窒化物材料のスタックから成る。ＩＩＩ族窒化物材料は、ｐ型又はｎ型のＩＩＩ族窒化物材料が必要かどうかに応じて、シリコン（Ｓｉ）、酸素（Ｏ）、ホウ素（Ｂ）、リン（Ｐ）、ゲルマニウム（Ｇｅ）、マンガン（Ｍｎ）又はマグネシウム（Ｍｇ）の１つ以上をドープすることができる。特定実施例において、半導体層１０４は、Ｎ形層１０４ｎ、活性領域１０６及びＰ型層１０４ｐから成る。
１つ以上の実施形態では、半導体層１０４は、約２μｍ～約１０μｍの範囲の複合厚さを有し、その範囲は、約２μｍ～約９μｍ、２μｍ～約８μｍ、２μｍ～約７μｍ、２μｍ～約６μｍ、２μｍ～約５μｍ、２μｍ～約４μｍ、２μｍ～約３μｍ、３μｍ～約１０μｍ、３μｍ～約９μｍ、３μｍ～約８μｍ、３μｍ～約７μｍ、３μｍ～約６μｍ、３μｍ～約５μｍ、３μｍ～約４μｍ、４μｍ～約１０μｍ、４μｍから約９μｍ、４μｍ～約８μｍ、４μｍ～約７μｍ、４μｍ～約６μｍ、４μｍ～約５μｍ、５μｍ～約１０μｍ、５μｍ～約９μｍ、５μｍ～約８μｍ、５μｍ～約７μｍ、５μｍ～約６μｍ、６μｍ～約１０μｍ、６μｍ～約９μｍ、６μｍ～約８μｍ、６μｍ～約７μｍ、７μｍ～約１０μｍ、７μｍ～約９μｍ、又は７μｍ～約８μｍの範囲を含む。
１つ以上の実施例では、活性領域１０６は、ｎ型層１０４ｎとｐ型層１０４ｐとの間に形成される。活性領域１０６は、当業者に知られている任意の適切な材料で構成することができる。１つ以上の実施例では、活性領域１０６は、ＩＩＩ族窒化物材料の多重量子井戸（ＭＱＷ）と、ＩＩＩ族窒化物電子ブロッキング層から構成される。
１つ以上の実施例では、Ｐコンタクト層１０５とハードマスク層１０８がｐ型層１０４ｐ上に堆積される。図に示すように、Ｐコンタクト層はｐ型層１０４ｐ上に堆積し、ハードマスク層１０８はＰコンタクト層上にある。いくつかの実施例では、Ｐコンタクト層１０５は、ｐ型層１０４ｐの直接上に堆積する。他の実施例では、図示されていないが、ｐ型層１０４ｐとＰコンタクト層１０５の間に１つ以上の追加層が存在し得る。いくつかの実施例では、ハードマスク層１０８はＰコンタクト層１０５の直接上に堆積する。他の実施形態では、図示されていないが、ハードマスク層１０８とＰコンタクト層１０５の間に１つ以上の追加層が存在し得る。ハードマスク層１０８及びＰコンタクト層１０５は、当業者に知られている任意の適切な技術によって堆積させることができる。１つ以上の実施形態では、ハードマスク層１０８とＰコンタクト層１０５は、スパッタ堆積、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、プラズマ強化原子層堆積（ＰＥＡＬＤ）、プラズマ強化化学気相堆積（ＰＥＣＶＤ）の１つ以上によって堆積される。
ここでいう「スパッタ堆積（Ｓｐｕｔｔｅｒ ｄｅｐｏｓｉｔｉｏｎ）」とは、スパッタリングによる薄膜堆積の物理気相堆積（ＰＶＤ）法を指す。スパッタ堆積では、金属などの材料がソースであるターゲットから基板上に放出される。この技術は、ソース材料であるターゲットのイオン衝撃に基づいている。イオン衝撃は、純粋に物理的なプロセス、すなわちターゲット材料のスパッタリングにより蒸気になる。
本明細書のいくつかの実施形態によって使用される場合、「原子層堆積」（ＡＬＤ）又は「循環堆積（ｃｙｃｌｉｃａｌ ｄｅｐｏｓｉｔｉｏｎ）」とは、基板表面に薄膜を堆積させるために使用される気相技術を指す。ＡＬＤのプロセスは、基板の表面又は基板の一部を交互の前駆体、すなわち２つ以上の反応性化合物に曝して、基板表面上に材料の層を堆積させることを含む。基板が交互の前駆体に曝される場合に、それらの前駆体は順次又は同時に導入される。それらの前駆体は処理チャンバの反応ゾーンに導入され、それらの前駆体に基板又は基板の一部が別々に曝される。
いくつかの実施形態によって、本明細書で使用されるように、「化学気相堆積（ＣＶＤ）」は、基板表面上の化学物質の分解によって材料の膜が気相から堆積されるプロセスを指す。ＣＶＤでは、基板表面を前駆体及び／又は共反応物（ｃｏ－ｒｅａｇｅｎｔｓ）に同時に又は実質的に同時にさらす。本明細書で使用される「実質的に同時に」とは、同時フロー又は前駆体の暴露の大部分が重複する場所のいずれかを指す。
いくつかの実施形態によってここで使用されるように、「プラズマ強化原子層堆積（ＰＥＡＬＤ）」は基板上に薄膜を堆積する技術を指す。熱ＡＬＤプロセスと比較したＰＥＡＬＤプロセスのいくつかの例では、同じ化学前駆体から材料が形成されることができるが、より高い堆積速度とより低い温度における。ＰＥＡＬＤプロセスは、一般に、反応ガスと反応プラズマを、チャンバ内に基板を有するプロセスチャンバー内に順次導入する。最初の反応ガスはプロセスチャンバー内でパルスされ、基板表面に吸着される。その後、反応プラズマはプロセスチャンバー内にパルスされ、第１反応ガスと反応して、例えば基板上に薄膜のような堆積材料を形成する。熱ＡＬＤプロセスと同様に、各反応物を配送する間にパージステップを行うことができる。
１つ以上の実施形態によって本明細書で使用される「プラズマ強化化学気相堆積（ＰＥＣＶＤ）」とは、基板上に薄膜を堆積する技術を指す。ＰＥＣＶＤプロセスでは、気相又は液相であるソース材料、例えばキャリアガス中に取り込まれた液相ＩＩＩ族窒化材料の蒸気又は気相ＩＩＩ族窒化材料は、ＰＥＣＶＤチャンバ内に導入される。プラズマ起動ガスもチャンバに導入される。チャンバ内でプラズマが生成されると、励起ラジカルが生成される。励起されたラジカルは、チャンバ内に配置された基板の表面に化学的に結合し、その上に所望の膜を形成する。
１つ以上の実施形態では、ハードマスク層１０８は、当該技術分野で知られている材料及びパターン形成技術を使用して製造することができる。いくつかの実施形態では、ハードマスク層１０８は、金属又は誘電材料を含む。適切な誘電材料には、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）、炭化ケイ素（ＳｉＣ）、酸化アルミニウム（ＡｌＯｘ）、窒化アルミニウム（ＡｌＮ）及びそれらの組み合わせが含まれるが、これらに限定されない。当業者は、酸化ケイ素を表すためにＳｉＯのような式を使用することは、元素間の特定の化学量論的関係を暗示するものではないことが認識されるであろう。式は、単にフィルムの基本部材を識別するだけである。
１つ以上の実施形態では、Ｐコンタクト層１０５は当業者に知られている任意の適切な金属を含むことができる。１つ以上の実施形態では、Ｐコンタクト層１０５は銀（Ａｇ）を含む。
図１Ｂは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｂを参照すると、ハードマスク層１０８及びＰコンタクト層１０５は、パターン化されて、ハードマスク層１０８及びＰコンタクト層１０５内に少なくとも１つの開口１１０を形成し、それぞれ、半導体層１０４の頂部表面１０４ｔ及びハードマスク層１０８及びＰコンタクト層１０５の側壁１０８ｓ、１０５ｓを露出する。
１つ以上の実施形態では、ハードマスク層１０８及びＰコンタクト層１０５は、当業者に知られている適切なパターニング技術によってパターニングされる。１つ以上の実施形態では、ハードマスク層１０８及びＰコンタクト層１０５はエッチングによってパターニングされる。１つ以上の実施形態によれば、従来の、マスキング、湿式エッチング及び／又は乾式エッチングのプロセスを使用することができ、ハードマスク層１０８及びＰコンタクト層１０５をパターン化することができる。
他の実施形態では、ナノインプリントリソグラフィを使用して、パターンをハードマスク層１０８及びＰコンタクト層１０５に転写する。１つ以上の実施形態では、ハードマスク層１０８とＰコンタクト層１０５を効果的にエッチングするが、ｐ型層１０４ｐを非常にゆっくり又は全くエッチングしない条件を用いて、反応性イオンエッチング（ＲＩＥ）ツール内で基板１０２をエッチングする。換言すると、エッチングはｐ型層１０４ｐにわたるＰコンタクト層１０５及びハードマスク層１０８に選択的である。パターニングステップでは、所望のパターンを達成するためにマスキング技術を使用できることが理解される。
図１Ｃは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｃを参照すると、半導体層１０４の頂部表面１０４ｔ上と、ハードマスク層１０８及びＰコンタクト層１０５の側壁１０８ｓ，１０５ｓ上と、に内側スペーサ１１２が堆積されている。内側スペーサ１１２は、当業者に知られている任意の適切な材料でを含むことができる。１つ以上の実施形態では、内側スペーサ１１２は誘電材料を含む。内側スペーサを形成する材料の堆積は、典型的には基板表面に対してコンフォーマルに行われ、続いて、半導体層１０４の頂部表面１０４ｂではなく、側壁１０８ｓ、１０５ｓ上に内側スペーサを得るためのエッチングが行われる。
ここで使用される「誘電（ｄｉｅｌｅｃｔｒｉｃ）」という用語は、印加された電場によって分極することができる電気絶縁体材料を指す。１つ以上の実施形態において、内側スペーサ１１２は、例えば、酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）などの酸化物、例えば、窒化ケイ素（Ｓｉ３Ｎ４）などの窒化物を含むが、これらに限定されない。１つ以上の実施形態では、誘電体内側スペーサ１１２は窒化ケイ素（Ｓｉ３Ｎ４）を含む。他の実施形態では、内側スペーサ１１２は酸化ケイ素（ＳｉＯ２）を含む。いくつかの実施形態では、内側スペーサ１１２組成は理想的な分子式に対して非化学量論的である。例えば、いくつかの実施形態では、誘電体層は、酸化物（例えば、酸化ケイ素、酸化アルミニウム）、窒化物（例えば、窒化ケイ素（ＳｉＮ））、オキシカーバイド（例えば、炭化ケイ素（ＳｉＯＣ））、及びオキシニトロカーバイド（例えば、シリコンオキシカルボニトライド（ＳｉＮＣＯ））を含むが、これらに限定されない。
いくつかの実施形態では、内側スペーサ１１２は分布型ブラッグ反射器（ＤＢＲ）であることができる。本明細書において「分布型ブラッグ反射器（ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ）」とは、屈折率の変化を伴う交互の薄膜材料、例えば高屈折率及び低屈折率、の多層スタックから形成される構造（例えば鏡）を指す。
１つ以上の実施形態では、内側スペーサ１１２は、スパッタ堆積、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、プラズマ強化原子層堆積（ＰＥＡＬＤ）、プラズマ強化化学堆積（ＰＥＣＶＤ）のうちの１つ以上により堆積される。
１つ以上の実施形態では、内側スペーサ１１２は、約２００ｎｍ～約１μｍの範囲内の厚さ、例えば、約３００ｎｍ～約１μｍ、約４００ｎｍ～約１μｍ、約５００ｎｍ～約１μｍ、約６００ｎｍ～約１μｍ、約７００ｎｍ～約１μｍ、約８００ｎｍ～約１μｍ、約９００ｎｍ～約１μｍ、約２００ｎｍ～約９００ｎｍ、約３００ｎｍ～約９００ｎｍ、約４００ｎｍ～約９００ｎｍ、約５００ｎｍ～約９００ｎｍ、約６００ｎｍ～約９００ｎｍ、約７００ｎｍ～約９００ｎｍ、約８００ｎｍ～約９００ｎｍ、約２００ｎｍ～約８００ｎｍ、約３００ｎｍ～約８００ｎｍ、約４００ｎｍ～約８００ｎｍ、約５００ｎｍ～約８００ｎｍ、約６００ｎｍ～約８００ｎｍ、約７００ｎｍ～約８００ｎｍ、約２００ｎｍ～約７００ｎｍ、約３００ｎｍ～約７００ｎｍ、約４００ｎｍ～約７００ｎｍ、約５００ｎｍ～約７００ｎｍ、約６００ｎｍ～約７００ｎｍ、約２００ｎｍ～約６００ｎｍ、約３００ｎｍ～約６００ｎｍ、約４００ｎｍ～約６００ｎｍ、約５００ｎｍ～約６００ｎｍ、約２００ｎｍ～約５００ｎｍ、約３００ｎｍ～約５００ｎｍ、約３００ｎｍ～約４００ｎｍ、約２００ｎｍ～約４００ｎｍ、又は約３００ｎｍ～約４００ｎｍの厚さを有する。
図１Ｄは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｄを参照すると、半導体層１０４はエッチングされ、少なくとも１つのメサ、例えば第１メサ１５０ａ及び第２メサ１５０ｂを形成する。図１Ｄに示す実施形態では、第１メサ１５０ａ及び第２メサ１５０ｂは、トレンチ１１１と称されるトレンチ１１１によって分離されている。各トレンチ１１１は側壁１１３を有する。
図１Ｅは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｅを参照すると、トレンチ１１１の側壁１１３上に外側スペーサ１１４が堆積している。外側スペーサ１１４は、当業者に知られている任意の適切な材料で構成することができる。１つ以上の実施形態では、外側スペーサ１１４は誘電材料を含む。図１Ｉを参照して以下に説明するように、誘電材料は、Ｐ型層１０４ｐの側壁（側壁１０４ｓ）及び活性領域１０６の側壁（側壁１０６ｓ）を、トレンチ１１１内に堆積する金属から絶縁する。外側スペーサを形成する材料の堆積は、通常、基板表面に対してコンフォーマルに行われ、その後、エッチングされて、トレンチの側部又はハードマスク層の頂部ではなく、トレンチの側壁上に外側スペーサが得られる。
１つ以上の実施形態において、外側スペーサ１１４は、例えば、酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）などの酸化物、例えば、窒化ケイ素（Ｓｉ３Ｎ４）などの窒化物を含むことができる。１つ以上の実施形態において、外側スペーサ１１４は、窒化ケイ素（Ｓｉ３Ｎ４）を含む。他の実施態様において、外側スペーサ１１４は、シリコン酸化物（ＳｉＯ２）を含む。いくつかの実施形態では、外側スペーサ１１４は分布型ブラッグ反射器 （ＤＢＲ）であることができる。
１つ以上の実施形態では、外側スペーサ１１４は、スパッタ堆積、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、プラズマ強化原子層堆積（ＰＥＡＬＤ）、プラズマ強化化学堆積（ＰＥＣＶＤ）のうちの１つ以上により堆積される。
図１Ｎは、図１Ｅにおいて点線縁１Ｎによって示される、図１Ｅのスタックの一部を拡大して示す図である。
１つ以上の実施形態では、図１Ｂ、図１Ｅ及び図１Ｎに示すように、第１メサ１５０ａ及び第２メサ１５０ｂ上のＰコンタクト層１０５の隣接するエッジ１０５ｅ間に、ダークスペース又はダークスペースギャップ１１７が形成される。１つ以上の実施形態では、第１メサ１５０ａ及び第２メサ１５０ｂ上のＰコンタクト層１０５の隣接するエッジ１０５ｅの間に形成されるダークスペースギャップ１１７は、１０μｍ～０．５μｍの範囲、又は、９μｍ～０．５μｍの範囲、又は、８μｍ～０．５μｍの範囲、又は、７μｍから０．５μｍの範囲、又は、６μｍから０．５μｍの範囲、又は、５μｍから０．５μｍの範囲、又は、４μｍから０．５μｍの範囲、又は、３μｍから０．５μｍの範囲に形成される。他の実施形態では、第１メサ１５０ａ及び第２メサ１５０ｂ上のＰコンタクト層１０５の隣接するエッジ１０５ｅ間に形成されるダークスペースギャップ１１７は、１０μｍ～４μｍの範囲、例えば８μｍ～４μｍの範囲にある。ＬＥＤデバイス１００の実施形態では、複数の離間したメサ１５０ａ、１５０ｂの各々は、複数のメサ１５０ａ、１５０の各々の部分を横切って延在してエッジ１０５ｅを含む、導電性かつ反射性のＰコンタクト層１０５と、複数の離間したメサ各々の間のトレンチ１１と、を備え、その結果、１μｍ～１００μｍ、４０μｍ～１００μｍ、４１μｍ～１００μｍ、及びそれらの間の全ての値及び部分範囲を含む範囲の画素ピッチ、及び、画素ピッチの２０％未満のＰコンタクト層の隣接するエッジ間のダークスペースギャップ１１７となる。いくつかの実施形態では、画素ピッチは５μｍ～１００μｍ、１０μｍ～１００μｍ又は１５μｍ～１００μｍの範囲である。いくつかの実施形態では、画素ピッチが１０μｍ～１００μｍの範囲にある場合、Ｐコンタクト層の隣接するエッジ間のダークスペースギャップ１１７は、画素ピッチの１％を超え、ピクセルピッチの２０％、１９％、１８％、１７％、１６％、１５％、１４％、１３％、１２％、１１％、１０％、９％、８％、７％、６％、又は５％未満である。
１つ以上の実施形態において、離間したメサ１５０ａ、１５０ｂ各々は側壁１０４ｓを含み、各側壁は第１セグメント１０４ｓ１及び第２セグメント１０４ｓ２を有する（図１Ｍに示す）。第１セグメント１０４ｓ１は、Ｎ型層１０４ｎ及びＰ型層１０４ｐに平行な水平面１２９から６０度から９０度の範囲の角度「ａ」（図１Ｎに示すように）を定義する。いくつかの実施形態では、角度「ａ」は、６０度～８５度、６０度～８０度、６０度～７５度、６０度～７０度、６５度～９０度、６５度～８５度、６５度～８０度、６５度～７５度、６５度～７０度、７０度～９０度、７０度～８５度、７０度～８０度、７０度～７５度、７５度～９０度、７５度～８５度、７５度～８０度、８０度～９０度、又は、８０度～８５度の範囲にある。１つ以上の実施形態において、側壁の第２セグメント１０４ｓ２は、メサが形成される基板の頂部表面と、７５°から９０°未満の範囲の角度を形成する。
図１Ｆは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｆを参照すると、半導体層１０４をエッチングし、トレンチ１１１を拡張して（すなわち、トレンチの深さを増加させ）、基板１０２の頂部表面１０２ｔを露出させる。１つ以上の実施形態では、エッチングは選択的であり、したがって、外側スペーサ１１４がトレンチ１１１の側壁に残る。１つ以上の実施形態では、トレンチ１１１は底部１１１ｂ及び側壁１１３を有する。１つ以上の実施形態では、トレンチ１１１は、メサを形成する半導体層の頂部表面１０４ｔから、約０．５μｍから約２μｍの範囲にある深さを有する。
図１Ｇは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｇを参照すると、第１メサ１５０ａ及び第２メサ１５０ｂはパターン化され、メサの頂部表面にビア開口１１６が形成され、半導体層１０４の頂部表面及び／又はＰコンタクト層１０５の頂部表面が露出する。１つ以上の実施形態において、第１メサ１５０ａ及び第２メサ１５０ｂは、半導体処理に使用されるマスキング及びエッチングプロセスなどの、当業者に知られている任意の適切な技術によってパターン化することができる。
図１Ｈは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｈを参照すると、反射ライナー１３０は、基板上で、トレンチ１１１の側壁１１３及び底部１１１ｂ上、外側スペーサ１１４の側壁上、及び、ハードマスク層１０８表面と、半導体層１０４の頂部表面及び／又はＰコンタクト層１０５の頂部表面とに沿って、堆積する。反射ライナー１３０は、当業者に知られている任意の適切な材料で構成することができる。１つ以上の実施例では、反射ライナー１３０はアルミニウム（Ａｌ）で構成される。
１つ以上の実施形態では、反射ライナー１３０は、スパッタ堆積、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、プラズマ強化原子層堆積（ＰＥＡＬＤ）、プラズマ強化化学堆積（ＰＥＣＶＤ）のうちの１つ以上により堆積される。１つ以上の実施形態において、反射ライナー１３０の堆積は選択的であり、したがって、反射ライナー１３０はトレンチ１１１の側壁１１３及び外側スペーサ１１４の側壁上にのみ堆積される。
図１Ｉは、１つ以上の実施形態による１つ以上の実施形態によるＬＥＤデバイスの製造段階における１つのステップ後のスタックの断面図である。図１Ｉを参照すると、例えば、最終製品でＮコンタクト材料１１８ｎ及び／又はＰ金属材料プラグ１１８ｐ及び／又は導電性金属１１８ｃを得るための電極金属１１８が、基板上に堆積され、メサ１５０ａ、１５０ｂの頂部、ビア開口１１６、及びトレンチ１１１を含んでいる。電極金属１１８は、当業者に知られている任意の適切な材料を含むことができる。１つ以上の実施形態では、電極金属１１８は銅を含み、電極金属材料１１８は銅の電気化学堆積（ＥＣＤ）によって堆積される。
図１Ｊは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｊを参照すると、電極金属１１８は平坦化、エッチング、又は研磨される。電極金属１１８からはＮコンタクト材料１１８ｎ及びＰ金属材料プラグ１１８ｐが得られる。ここで使用される「平坦化（ｐｌａｎａｒｉｚｅｄ）」という用語は、表面を滑らかにするプロセスを指し、化学機械研磨／平坦化（ＣＭＰ）、エッチングなどを含むが、これらに限定されない。
図１Ｋは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｋを参照すると、パシベーション層１２０を基板上に堆積する。いくつかの実施形態では、パシベーション層１２０は、平坦化されたＮコンタクト材料１１８ｎ、平坦化されたＰ金属材料プラグ１１８ｐ、内側スペーサ１１２の頂部表面、外側スペーサ１１４の頂部表面、及びハードマスク層１０８の頂部表面に直接堆積される。他の実施形態では、パシベーション層１２０と平坦化されたＮコンタクト材料１１８ｎ、平面化されたＰ金属材料プラグ１１８ｐ、内側スペーサ１１２の頂部表面、外側スペーサ１１４の頂部表面、及びハードマスク層１０８の頂部表面との間に、１つ以上の追加の層が存在することができる。いくつかの実施形態では、パシベーション材料はハードマスク層１０８と同じ材料を含む。他の実施形態では、パシベーション層１２０はハードマスク層１０８とは異なる材料を含む。
１つ以上の実施形態において、パシベーション層１２０は、当業者に知られている任意の適当な技法によって堆積することができる。１つ以上の実施形態では、パシベーション層１２０は、スパッタ堆積、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、プラズマ強化原子層堆積（ＰＥＡＬＤ）、プラズマ強化化学堆積（ＰＥＣＶＤ）のうちの１つ以上により堆積される。
１つ以上の実施形態において、パシベーション層１２０は、当業者に知られている任意の適当な材料を含むことができる。１つ以上の実施形態において、パシベーション層１２０は、誘電材料を含む。適切な誘電材料には、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）、炭化ケイ素（ＳｉＣ）、酸化アルミニウム（ＡｌＯｘ）、窒化アルミニウム（ＡｌＮ）及びそれらの組み合わせが含まれるが、これらに限定されない。
図１Ｌは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｌを参照すると、パシベーション層１２０は、少なくとも１つの開口１２２を形成するようにパターン化され、Ｐ金属材料プラグ１１８ｐの頂部表面を露出させる。二つの開口１２２が示されている。パシベーション層１２０は、リソグラフィ、ウェットエッチング、又はドライエッチングを含むがこれらに限定されない、当業者に知られている任意の適切な技術を使用してパターン化することができる。
図１Ｍは、１つ以上の実施形態によるＬＥＤデバイス１００の製造段階における１つのステップ後のスタックの断面図である。図１Ｍを参照すると、アンダーバンプ金属化部（ＵＢＭ）材料はアンダーバンプ金属化部（ＵＢＭ）層１２４ａを形成し、これが開口１２２内に堆積する。本明細書において「アンダーバンプ金属化部（ＵＢＭ）」とは、フリップチップパッケージ用のはんだバンプを有する基板にダイを接続するために必要な金属層を指す。１つ以上の実施形態では、ＵＢＭ層１２４ａは、ダイからハンダバンプへの電気的接続を提供し、バンプからダイへの不所望な拡散を制限するバリア機能を提供し、ダイパシベーションへの接着とハンダバンプパッドへの取り付けを通じてハンダバンプのダイへの機械的相互接続を提供する、パターン化された材料の薄膜スタックであることができる。ＵＢＭ層１２４ａは、当業者に知られている任意の適切な金属を含むことができる。１つ以上の実施形態では、ＵＢＭ層１２４ａは金（Ａｕ）を含むことができる。
１つ以上の実施形態において、アンダーバンプ金属化部（ＵＢＭ）は、電気めっきと組み合わせたドライ真空スパッタ法を含む、当業者に知られている任意の技術によって達成することができるが、これに限定されない。１つ以上の実施形態では、電気めっきと組み合わせたドライ真空スパッタ法は、高温気相システムでスパッタされるマルチメタル層から成る。
図１Ｍでは、ＵＢＭ層１２４ａは（例えばマスキング及びエッチングによって）パターン化されている。ＵＢＭ層１２４ａは、当業者に知られている任意の適切な技術、リソグラフィ、ウェットエッチング、又はドライエッチングを含むがこれらに限定されないものを使用してパターン化することができる。ＵＢＭ層１２４ａのパターニングは、第１メサ１５０ａ及び第２メサ１５０ｂにおいて、Ｐコンタクト層１０５にわたってＰ金属材料プラグ１１８ｐとコンタクトするアノードパッドを提供する。
図１Ｏは、１つ以上の実施形態による完成したＬＥＤデバイスの断面を示す図である。図１Ｏを参照すると、完成したＬＥＤデバイス１００は、図１Ｍに示されるフィーチャを含み、さらに断面で見てデバイス１００の端部に形成された共通電極（共通カソード）１４０を含む。第１メサ１５０ａ及び第２メサ１５０ｂにおいて、Ｐコンタクト層１０５にわたってＰ金属材料プラグ１１８ｐとコンタクトするアノードパッド１２４ａを提供するように、ＵＢＭ材料がパターン化されている。共通カソード１４０は、導電性金属１１８ｃを含む。また、アンダーバンプ金属化部（ＵＢＭ）材料は、ＵＢＭ層１２４ａと同様にパターン化された、共通カソード１４０とコンタクトするカソードパッド１２４ｃを提供する。１つ以上の実施形態において、複数の離間したメサ１５０ａ、１５０ｂは画素のマトリックスを画定し、画素のマトリックスは共通電極１４０によって取り囲まれる。
１つ以上の実施形態では、共通電極１４０は、導電性金属によって取り囲まれた複数の半導体スタックを含む画素化された共通カソードである。１つ以上の実施形態では、半導体スタックは半導体層１０４を含み、それは１つ以上の実施形態によれば、エピタキシャル層、ＩＩＩ族窒化物層又はエピタキシャルＩＩＩ族窒化物層を含む。特定の実施形態では、１つ以上の半導体層がＧａＮを含む。
画素化された共通電極を作製するために、図１Ａから図１Ｆに従って処理が進行するが、この時点では、図１Ｇに示すようにビア開口１１６を用意するのではなく、メサの一部をエッチングして半導体層の頂部表面を露出させる。図５Ａを参照すると、第３メサ１５０ｃと第４メサ１５０ｄがエッチングされて半導体層１０４の頂部表面１０４ｔが露出し、半導体スタック１５１ｃと１５１ｄがそれぞれ形成される。すなわち、第３メサ１５０ｃ、第４メサ１５０ｄ上の内側スペーサ１１２、ハードマスク層１０８、Ｐコンタクト層１０５が除かれている。第３メサ１５０ｃと第４メサ１５０ｄの側壁は外側スペーサ１１４のエッチングにより露出する。その後、第３メサ１５０ｃ及び第４メサ１５０ｄの処理は、以下に従って進行する：
図１Ｈ 反射ライナー層１３０を追加する、
図１Ｉ 電極材料１１８を堆積する、
図１Ｊ‐１Ｍ 図５Ｂに示すように、画素化された共通カソードを形成する。
図５Ｂの実施例では、完成したＬＥＤデバイス１０１は、図５Ａに示されるフィーチャを備え、その後、図１Ｈ－１Ｍに従って処理され、図１Ｍ、断面で見るとデバイス１０１の端部に形成された共通電極（共通カソード）１４１を含む。ＵＢＭ材料は、第１メサ１５０ａ及び第２メサ１５０ｂにおけるＰコンタクト層１０５にわたるＰ金属材料プラグ１１８ｐとコンタクトするアノードパッド１２４ａを提供するようにパターン化されている。第３メサ１５０ｃ及び第４メサ１５０ｄは、それぞれ導電性金属１１８ｃに取り囲まれた半導体スタック１５１ｃ及び１５１ｄを画定又は形成する。半導体スタック１５１ｃ及び１５１ｄは、光を生成しないという点で非活性である。また、アンダーバンプ金属化部（ＵＢＭ）材料は、共通カソード１４１とコンタクトする、ＵＢＭ層１２４ａと同様にパターン化されたカソードパッド１２４ｃを提供する。
図２は、図１Ａ－図１Ｏに関して本明細書に記述されているように、複数の離間したメサによって画定又は形成されている複数の画素１５５（そのうちの１５５ａ及び１５５ｂは例）を含むＬＥＤモノリシックアレイ２００の平面図を示す。例えば、第１メサ１５０ａは第１画素１５５ａを画定又は形成し、第２メサ１５０ｂは第２画素１５５ｂを画定又は形成する。第３メサ１５０ｃ及び第４メサ１５０ｄは、非活性な画素又は半導体スタック１５１ｃと１５１ｄを形成又は提供する。画素１５５はグリッド状に配置され、共通のカソード１４０によって接続されている。１つ以上の実施形態において、離間したメサのアレイは、２方向のメサの配列を含む。例えば、アレイは、２×２のメサ、４×４のメサ、２０×２０のメサ、５０×５０のメサ、１００×１００のメサ、又はｎ１×ｎ２のメサの配置を含むことができ、ｎ１及びｎ２のそれぞれは、２～１０００の範囲の数であり、ｎ１とｎ２とは等しいか又は等しくないことができる。
１つ以上の実施形態は、画素１５５ａ、１５５ｂを画定する複数の離間したメサ１５０ａ、１５０ｂを含む発光ダイオード（ＬＥＤ）デバイス１００を提供し、各複数の離間したメサは半導体層１０４を含み、半導体層は、Ｎ型層１０４ｎ、活性領域１０６及びＰ型層１０４ｐ含み、離間したメサ１５０ａ、１５０ｂは、高さＨ及び幅Ｗを有し、高さＨは幅Ｗ以下である。ＬＥＤデバイス１００は、複数の離間したメサ１５０ａ、１５０ｂ各々の間のトレンチ１１１の形態のトレンチ１１１内に金属１１８をさらに含み、金属１１８は、離間したメサ１５０ａ、１５０ｂ各々の間に光学的分離を提供し、Ｎ型層１０４ｎの側壁に沿って、離間したメサ１５０ａ、１５０ｂ各々のＮ型層１０４ｎと電気的にコンタクトする。１つ以上の実施形態において、ＬＥＤデバイス１００は、Ｐ型層１０４ｐ（側壁１０４ｓ）及び活性領域１０６（側壁１０６ｓ）の側壁をＮコンタクト材料１１８ｎから絶縁する第１誘電材料１１４を含む。Ｐ金属材料プラグ１１８ｐは、ｐコンタクト層１０５と電気的に通信する。ＬＥＤデバイス１００の実施形態では、複数の離間したメサ１５０ａ、１５０ｂ各々は、導電性ｐコンタクト層１０５を備え、ｐコンタクト層１０５は、複数のメサ１５０ａ、１５０ｂ各々の部分にわたって延在してエッジ１０５ｅを含み、複数の離間したメサ各々の間のトレンチ１１１は、１μｍ～１００μｍの範囲、５１μｍ～１００μｍの範囲を含む、及びそれらの間のすべての値及び部分範囲の画素ピッチ、及び画素ピッチの２０％未満のｐコンタクト層の隣接するエッジ間のダークスペースギャップ１１７をもたらす。いくつかの実施例では、画素ピッチは５μｍ～１００μｍ、１０μｍ～１００μｍ又は１５μｍ～１００μｍの範囲である。他の実施形態では、ダークスペースギャップ１１７は１０μｍ～０．５μｍの範囲、例えば１０μｍ～４μｍの範囲、例えば８μｍ～４μｍの範囲である。ここで１つ以上の実施形態に従って使用され、図１Ｏに示されているように、「画素ピッチ」とは、メサ１５０ａ、１５０ｂによって提供又は形成される隣接する画素の中心「Ｃ」間の距離又は間隔１１９を意味する。つまり、画素ピッチとは、隣接する画素の中心から中心への間隔１１９を意味する。１つ以上の実施形態では、図２に示すようなＬＥＤアレイの中心から中心への間隔は、隣接する画素１５５ａ、１５５ｂ及びアレイ２００の全ての隣接する画素について同じである。１つ以上の実施形態では、画素ピッチは５μｍ～１００μｍの範囲にあり、例えば、５μｍ～９０μｍ、５μｍ～８０μｍ、５μｍ～７０μｍ、５μｍ～６０μｍ、５μｍ～５０μｍ、５μｍ～４０μｍ、５μｍ～３０μｍ、１０μｍ～９０μｍ、１０μｍ～８０μｍ、１０μｍ～７０μｍ、１０μｍ～６０μｍ、１０μｍ～５０μｍ、１０μｍ～４０μｍ、１０μｍ～３０μｍ、２０μｍ～９０μｍ、２０μｍ～８０μｍ、２０μｍ～７０μｍ、２０μｍ～６０μｍ、２０μｍ～５０μｍ、２０μｍ～４０μｍ、２０μｍ～３０μｍ、３０μｍ～９０μｍ、３０μｍ～８０μｍ、３０μｍ～７０μｍ、３０μｍ～６０μｍ、３０μｍ～５０μｍ、３０μｍ～４０μｍ、４０μｍ～９０μｍ、４０μｍ～８０μｍ、４０μｍ～７０μｍ、４０μｍ～６０μｍ、４０μｍ～５０μｍ、５０μｍ～９０μｍ、５０μｍ～８０μｍ、５０μｍ～７０μｍ、又は５０μｍ～６０μｍの範囲にある。
１つ以上の実施例において、発光ダイオード（ＬＥＤ）デバイスは： 画素を画定する複数のメサであり、複数のメサの各々は半導体層を有し、半導体層は、Ｎ型層、活性領域及びＰ型層を含み、各メサは、その幅以下の高さを有する、複数のメサと；複数のメサ各々の間の空間内のＮコンタクト材料であって、Ｎコンタクト材料は、各メサ間の光学的分離を提供し、Ｎ型層の側壁に沿って各メサのＮ型層に電気的にコンタクトする、Ｎコンタクト材料と；Ｐ型層及び活性領域の側壁をＮコンタクト材料から絶縁する誘電材料と；を備え、複数のメサ各々は、複数のメサ各々の一部を横切って延在してエッジを含むｐコンタクト層を有し、複数のメサ各々の間の空間は、１０μｍ～１００μｍの範囲の画素ピッチをもたらし、画素ピッチの２０％未満のｐコンタクト層の隣接するエッジ間のダークスペースギャップをもたらす。１つ以上の実施形態では、Ｐコンタクト層１０５は反射性金属を含む。請求項１のＬＥＤデバイスは、画素ピッチが４～１００μｍの範囲内にある。１つ以上の実施形態では、ｐコンタクト層の隣接するエッジ間のダークスペースギャップは画素ピッチの１０％未満である。そこにおいて、請求項１のＬＥＤデバイスでは、半導体層は、２μｍ～１０μｍの範囲の厚さを有するエピタキシャル半導体層である。１つ以上の実施形態において、誘電材料は、２００ｎｍ～１μｍの範囲の厚さを有するＳｉＯ２、ＡｌＯｘ及びＳｉＮを含むグループから選択された材料を含む外側スペーサの形態である。１つ以上の実施形態において、Ｎコンタクト材料は、メサの頂部表面から、０．５μｍから２μｍの範囲の深さを有する。１つ以上の実施形態において、各メサは、それぞれ第１セグメント及び第２セグメントを有する側壁を含み、側壁の第１セグメントは、Ｎ型層及びＰ型層に平行な水平面から、６０°～９０°の範囲の角度を画定し、側壁の第２セグメントは、メサが形成される基板の頂部表面と、７５°から９０°未満の範囲の角度を形成する。
１つ以上の実施例において、発光ダイオード（ＬＥＤ）デバイスは：画素を画定する複数のメサであって、複数のメサの各々は、半導体層を有し、半導体層はＮ型層、活性領域及びＰ型層を含み、各メサは、その幅以下の高さを有する、複数のメサと；複数のメサ各々の間の空間内の金属であって、金属は、各メサ間の光学的分離を提供し、Ｎ型層の側壁に沿って各メサのＮ型層に電気的にコンタクトする、金属と；Ｐ型層及び前記活性領域の側壁をＮコンタクト材料から絶縁する誘電材料と；を備え、複数のメサ各々は、各複数のメサの一部を横切って延在してエッジを含むｐコンタクト層を有し、複数のメサ各々の間の空間は、１０μｍ～１００μｍの範囲の画素ピッチをもたらし、４μｍ～１０μｍの範囲内のｐコンタクト層の隣接するエッジ間のダークスペースギャップをもたらす。複数のメサはメサのアレイを含む。１つ以上の実施形態では、ダークスペースギャップは４μｍ～８μｍの範囲にある。１つ以上の実施例において、画素ピッチは、４０μｍ～１００μｍの範囲内にある。
本開示の１つ以上の実施形態は、ＬＥＤデバイスを製造する方法を提供する。図３Ａ－３Ｆは、様々な実施形態によるプロセスフロー図を示す。図３Ａを参照すると、方法２００は、動作２０２で基板を製造することを含む。基板の製造は、複数の半導体層を基板上に堆積することを含み、半導体層は、Ｎ型層、活性領域、Ｐ型層を含むが、これらに限定されない。半導体層が基板上に堆積すると、半導体層の一部がエッチングされ、トレンチと複数の離間したメサが形成される。動作２０４では、ダイが製造される。ダイの製造は、（第１）誘電材料を堆積させて、エピタキシャル層（例えば、Ｎ形層、活性領域及びＰ型層）の側壁を絶縁し、その後に、トレンチ、例えば、各複数の離間したメサ間のスペース内に電極金属を堆積する。いくつかの実施形態では、ダイの製造はさらに、Ｐコンタクト層及びハードマスクの堆積、電流拡散膜の形成、ｐ金属材料プラグのめっき、その後のアンダーバンプ金属化（ＵＢＭ）を含む。動作２０４では、ダイが製造される。動作２０６では、相補型金属酸化物半導体（ＣＭＯＳ）バックプレーン上で、任意のマイクロバンピングが生じ得る。動作２０８では、バックエンド処理が発生し、そうすると、任意で、ダイがＣＭＯＳバックプレーンに接続され、アンダーフィルが提供され、レーザーリフトオフが発生し、その後オプションで蛍光体が統合される。
図３Ｂを参照すると、一実施形態では、方法２１０は、２１２で基板上にＮ型層、活性領域、Ｐ型層を含む複数の半導体層を堆積することを含む。２１４で、方法はさらに、半導体層の一部をエッチングしてトレンチと画素を画定する複数の離間したメサを形成し、複数の離間したメサ各々は半導体層を含み、各離間したメサは、その幅以下の高さを有する。２１６で、方法は、Ｐ型層及び活性領域の側壁を金属から絶縁する誘電材料を堆積することを含む。２１８で、方法は、各複数の離間したメサの間の空間に電極金属を堆積し、金属は、各離間したメサ間の光学的分離を提供し、Ｎ型層の側壁に沿って各離間したメサのＮ型層に電気的にコンタクトする。１つ以上の実施形態では、複数の離間したメサの各々は、複数のメサの各々の部分を横断して延在するとともにエッジを含む導電性ｐコンタクト層を含み、複数の離間したメサの各々の間の空間は、１μｍから１００μｍの範囲の画素ピッチ及び画素ピッチの２０％未満のｐコンタクト層の隣接するエッジ間のダークスペースギャップとなる。いくつかの実施例では、画素ピッチは５μｍ～１００μｍ、１０μｍ～１００μｍ又は１５μｍ～１００μｍの範囲である。他の実施形態では、ダークスペースギャップは１０μｍ～０．５μｍの範囲、又は１０μｍ～４μｍの範囲、例えば８μｍ～４μｍの範囲である。本明細書で使用されるように、１つ以上の実施形態によれば、用語「ダークスペースギャップ」は、光が反射されないｐコンタクト層の隣接するエッジ間の空間を指す。
いくつかの実施形態では、方法は離間したメサのアレイを形成することを含む。いくつかの実施形態では、金属は反射金属を含む。いくつかの実施形態では、ダークスペースギャップは、１０μｍ～０．５μｍの範囲、又は１０μｍ～４μｍの範囲である。いくつかの実施形態では、複数の離間したメサが画素内に配置され、画素ピッチは５μｍ～１００μｍ又は３０μｍ～５０μｍの範囲である。いくつかの実施例では、半導体層１０４の厚さは２μｍ～１０μｍの範囲である。
図３Ｃを参照すると、方法２２０は、図３Ｂの動作２１２から２１８までとさらに、動作２２２で共通電極を形成することを含む。１つ以上の実施形態では、共通電極は、導電性金属によって取り囲まれた複数の半導体スタックを含む。１つ以上の実施形態では、半導体スタックはＧａＮの１つ以上の層を含む。
図３Ｄを参照すると、方法２２４は、図３Ｂの動作２１２から２１８までとさらに、動作２２６で電流拡散層を堆積することを含む。いくつかの方法の実施形態は、Ｐ型層上に多層複合膜を形成することを含み、多層複合膜は、電流拡散層、電流拡散層の第１部分上のＰコンタクト層、及びハードマスク層の下方の電流拡散層の第２部分上の（第２）誘電体層を含む。１つ以上の実施形態では、多層複合膜は、Ｐ型層上の電流拡散層と、第１部分及び第２部分を有する電流拡散層と、電流拡散層の第２部分上の誘電体層と、誘電体層の側壁及び電流拡散層の第１部分によって画定されるビア開口と、電流拡散層の第１部分、誘電層の側壁及び誘電層の表面の少なくとも一部の上のビア開口内のＰコンタクト層と、を有する。１つ以上の実施形態では、多層複合膜はＰ型層の直接上に形成される。他の実施形態では、多層複合膜とＰ型層との間に１つ以上の追加層が形成され得る。１つ以上の実施形態では、多層複合層はＰコンタクト層上にガード層を含む。
いくつかの実施形態は、Ｐ型層にわたる電流拡散層を堆積することを含む。他の方法の実施形態は、Ｐ型層にわたり電流拡散層を堆積すること；電流拡散層上に誘電体層を堆積すること；誘電体層中にビア開口を形成すること；ビア開口内及び誘電体層の頂部表面上にＰコンタクト層をコンフォーマルに堆積すること；Ｐコンタクト層上にガード層を堆積すること；ガード層上にハードマスク層を堆積すること；ハードマスク層に開口を形成すること；ハードマスク層の開口にライナー層を堆積すること；及びライナー層上にＰ金属材料プラグを堆積し、Ｐ金属材料プラグは幅を有する、こと；及びＰ金属材料プラグの上にパシベーション層を形成し、パシベーション層は、幅を画定する開口を有し、パシベーション層内の開口の幅は、開口内のライナー層及びＰ金属材料プラグの組合せの幅未満である、こと、を含む。
図３Ｅを参照すると動作２３２で、Ｐ型層の上方又Ｐ型層にわたって（ａｂｏｖｅ ｏｒ ｏｖｅｒ ｔｈｅ Ｐ－ｔｙｐｅ ｌａｙｅｒ）ハードマスク層を堆積させることを含む方法２３０を含む。動作２３４において、ハードマスク層内に開口を形成する。動作２３６において、１つ以上の実施形態では、ハードマスク層の開口内にライナー層を堆積する。動作２３８において、１つ以上の実施例では、ライナー層上にＰ金属材料プラグを堆積し、Ｐ金属材料プラグは幅を有し、動作２４０において、Ｐ金属材料プラグ上にパシベーション層が形成され、パシベーション層は幅を画定する開口を有し、パシベーション層の開口の幅はＰ金属材料プラグの幅よりも小さい。
１つ以上の実施形態において、発光ダイオード（ＬＥＤ）デバイスの製造方法であって、基板上にＮ型層、活性領域、Ｐ型層を有する複数の半導体層を堆積するステップと；Ｐ型層にわたってハードマスク層を堆積するステップと；ハードマスク層及び半導体層を部分的にエッチングして、画素を画定する複数のメサ及びトレンチを形成する、ステップであって、複数のメサの各々は、半導体層を有し、メサの各々は、その幅以下の高さを有する、ステップと；トレンチ内に誘電材料を堆積するステップと；ハードマスク層内に開口を形成し、半導体層をエッチングして、基板の表面及びＮ型層の側壁を露出させる、ステップと；基板上にライナー層を堆積するステップであって、基板上とは、基板、Ｎ型層、誘電材料、ハードマスク層内の開口の表面上を含む、ステップと；ライナー層上に電極金属を堆積するステップと；基板を平坦化して、ハードマスク層の開口内のライナー層上にＰ金属材料プラグ及びＮ型層の側壁に沿って各メサのＮ型層に電気的にコンタクトするＮコンタクト材料を形成する、ステップであって、ハードマスク層の開口内のライナー層及びＰ金属材料プラグの組合せは幅を有する、ステップと；基板上にパシベーション層を形成し、幅を画定するパシベーション層内に開口を形成するステップと、を含む。１つ以上の実施形態において、パシベーション層内の各開口の幅は、Ｐ金属材料プラグ及びライナー層の組合せの幅未満である。
図３Ｆを参照して、いくつかの方法の実施形態は、方法２４０を含み、例えば図１Ａに関して説明しているように、動作２１２において、半導体層を堆積することを含む。方法２４０は、例えば図１Ａに関して説明しているように、動作２１３において、電流拡散膜又は層及び／又はＰコンタクト層を堆積することをさらに含む。方法２４０は、動作２３１において、例えば図１Ａ－Ｃに関して説明しているように、ハードマスク層を堆積し、パターン化することをさらに含む。動作２３３では、例えば図１Ｄ－Ｇに関して説明しているように、半導体層にトレンチを形成し、誘電材料を堆積する。動作２３４では、例えば図１Ｈに関して説明しているように、ハードマスク層に開口が形成される。動作２３６において、１つ以上の実施形態では、例えば図１Ｈに関して説明しているように、ハードマスク層の開口内にライナー層を堆積する。動作２３７で、例えば図１Ｉに関して説明しているように、トレンチ内に金属を堆積し、Ｐ金属材料プラグを堆積する。動作２３９では、例えば図１Ｊに関して説明しているように、平坦化が実行される。動作２４１では、例えば図１Ｋ及び図１Ｌに関して説明しているように、パシベーション層を形成し、パターン化する。動作２４３で、例えば図１Ｍに関して説明しているように、アンダーバンプ金属化層を形成し、パターン化する。方法２４０の動作は、図１Ｏ又は図４に示すように、デバイスを形成するために、１つ以上の実施例に従って利用することができる。
本開示の別の態様は、電子システムに関するものである。１つ以上の実施形態において、電子システムは、ここに記載されたＬＥＤモノリシックデバイス及びアレイと、１つ以上のｐコンタクト層に独立した電圧を提供するように構成されたドライバ回路とで構成される。１つ以上の実施形態では、電子システムは、ＬＥＤベースの照明器具、発光ストリップ、発光シート、光学ディスプレイ、及びマイクロＬＥＤディスプレイからなるグループから選択される。
図４は、１つ以上の実施形態によるＬＥＤデバイスの単一メサ３５０を示すＬＥＤデバイス３００の断面図である。デバイス３００は、図１Ｏに示すデバイス１００の第１メサ１５ａ又は第２メサ１５０ｂに類似している。デバイス３００は、ｎ型層３０４ｎと、ｐ型層３０４ｐと、ｎ型層３０４ｎ及びｐ型層３０４ｐの間の活性領域３０６と、を含む半導体層３０４を備える。
図示の実施例では、Ｐ型層３０４上に多層複合膜３１７がある。図示のように、多層複合膜３１７はＰ型層３０４ｐ上に電流拡散層３１１を有する。多層複合膜はさらに、電流拡散層３１１上に誘電体層３０７を含む。１つ以上の実施例では、電流拡散層３１１は、第１部分３１１ｙと第２部分３１１ｚとを有する。第１部分３１１ｙ及び第２部分３１１ｚは、電流拡散層３１１の横部分である。Ｐコンタクト層３０５は、電流拡散層３１１の第１部分３１１ｙ上及びビア開口３１９内にある。誘電体層３０７は、電流拡散層３１１の第２部分３１１ｚ上にある。１つ以上の実施形態では、誘電体層３０７はビア開口３１９によって分離されている。ビア開口３１９は、少なくとも１つの側壁３１９ｓ及び底部３１９ｂを有し、底部３１９ｂは電流拡散層３１１を露出する。図示の実施形態では、誘電体層３０７の対向する側壁３１９ｓ及び電流拡散層３１１によって画定される底部３１９ｂによって、ビア開口３１９が画定される。図４に示す実施形態では、ビア開口３１９はＰコンタクト層３０５とガード層３０９で満たされている。図４に示すように、Ｐコンタクト層３０５は、誘電体層３０７の頂部表面、ビア開口３１９の側壁３１９ｓと下部３１ｂ、及び電流拡散層３１１の第１部分３１１ｙの直接上に存在する。図４の実施形態に示すように、Ｐコンタクト層３０５はビア開口３１９と実質的にコンフォーマルである。本明細書で使用される場合、「実質的にコンフォーマル」であるとは、（例えば、ハードマスク層３０８上、側壁３１９ｓ上、及びビア開口３１９の底部３１９ｂ上で）厚さが全体にわたってほぼ同じである層を指す。実質的にコンフォーマルな層の厚さの変化は、約５％、２％、１％又は０．５％以下である。１つ以上の実施例では、ガード層３０９はＰコンタクト層３０５上にある。理論に拘束されることを意図せずに、１つ以上の実施形態によれば、ガード層３０９は、Ｐコンタクト層３０５からの金属イオンが移動してデバイス３００をショートさせるのを防ぐことができる。１つ以上の実施形態では、ガード層３０９はＰコンタクト層３０５全体を覆う。１つ以上の実施形態では、ガード層３０９はＰコンタクト層３０５全体を直接覆っている。
１つ以上の実施形態では、電流拡散層は透明材料を含む。電流拡散層は反射層とは分離している。このようにして、電流拡散の機能は反射の機能とは異なる層で実現される。１つ以上の実施形態では、電流拡散層３１１は、酸化インジウムスズ（ＩＴＯ）又は他の適切な導電性の透明材料、例えば、酸化インジウム亜鉛（ＩＺＯ）などの透明導電性酸化物（ＴＣＯ）を含み、電流拡散層は、５ｎｍ～１００ｎｍの範囲の厚さを有する。いくつかの実施形態では、誘電体層３０７は、任意の適切な誘電材料、例えば、二酸化ケイ素（ＳｉＯ２）又は酸窒化ケイ素（ＳｉＯＮ）を含む。いくつかの実施形態では、ガード層３０９は、チタン－白金（ＴｉＰｔ）、チタン－タングステン（ＴｉＷ）、又はチタン－窒化タングステン（ＴｉＷＮ）を含む。１つ以上の実施形態では、Ｐコンタクト層３０５は反射性金属を含む。１つ以上の実施形態では、Ｐコンタクト層３０５は、ニッケル（Ｎｉ）又は銀（Ａｇ）などの適切な反射材料を含むが、これらに限定されない。
理論に拘束されることを意図せずに、いくつかの実施形態によれば、Ｐ型層３０４ｐ上の多層複合膜３１７は、吸収、反射、及び導電性のバランスをとることができる。いくつかの実施形態では、Ｐコンタクト層３０５は高反射層である。臨界角に近い角度及び臨界角より大きい角度では、誘電体層３０７はＰコンタクト層３０５よりも優れた反射体であり、特に導電性がない場合がある。いくつかの実施形態では、誘電体層３０７は複数の誘電体層を含み、ＤＢＲ（分散型ブラッグ反射器）を形成することができる。１つ以上の実施形態では、電流拡散層３１１は、吸収を最小化し導電性を高めるように最適化される。
１つ以上の実施形態では、Ｐコンタクト層３０５は、電流拡散層３１１が広がる幅よりも小さいメサの幅に広がる。
図示の実施形態では、電流拡散層３１１の第２部分３１１ｚの上方にあるガード層３０９の第１セクション上にハードマスク層３０８があり、ハードマスク層３０８は、その中に画定されたマスク開口３４７を有する。ハードマスク層３０８は、誘電材料を含む任意の適切な材料を含むことができる。ハードマスク層３０８は、上記の図１Ａ－図１Ｎに関して説明したようにマスクされ、エッチングされている。
ハードマスク開口３４７は、ライナー層３２５で部分的に充填され、Ｐ金属材料プラグ３１８ｐで部分的に充填され、Ｐ金属材料プラグ３１８ｐは幅３３９を有する。図４の実施例に示すように、ライナー層３２５はハードマスク開口３４７と実質的にコンフォーマルである。本明細書で使用される場合、「実質的に共形」であるとは、（例えば、ハードマスク開口３４７の側壁３４７ｓ及び底部３４７ｂ上で）厚さが全体にわたってほぼ同じである層を指す。実質的にコンフォーマルな層の厚さの変化は、約５％、２％、１％又は０．５％以下である。１つ以上の実施形態では、ハードマスク開口３４７は、少なくとも１つの側壁３４７ｓと底面３４７ｂとを有する。いくつかの実施形態では、底部表面３４７ｂはガード層３０９を露出させる。１つ以上の実施形態では、ライナー層３２５は、ハードマスク開口３４７の少なくとも１つの側壁３４７ｓ及び底部３４７ｂ上にある。特定の実施形態では、ライナー層３２５は、ハードマスク開口３４７の少なくとも１つの側壁３４７ｓ及び下部３４７ｂに対して実質的にコンフォーマルである。図示の実施形態では、２つの側壁３４７ｓがあり、ハードマスク開口３４７を画定する対向する側壁３４７ｓとなっている。１つ以上の実施形態では、ライナー層３２５の厚さは約５ｎｍから約２ｕｍの範囲である。１つ以上の実施形態では、ライナー層３２５はシード材料を含み、ライナー層３２５は、アルミニウム（Ａｌ）、窒化チタン、Ａｇ、酸化インジウムスズ（ＩＴＯ）、チタンタ－ングステン（ＴｉＷ）及び／又はチタン白金（ＴｉＰ）を含むがこれらに限定されない任意の適切な材料を含むことができる。いくつかの実施形態によるライナー層３２５のシード材料は、Ｐ金属材料プラグ３１８ｐのめっきを促進し得る。１つ以上の実施例では、ライナー層３２５は電気ブリッジとして機能する。ライナー層３２５は、スパッタリング堆積のような当業者に知られた任意の手段で形成することができる。
図４に示すように、ハードマスク層３０８上にパシベーション膜３２１がある。１つ以上の実施形態では、パシベーション膜３２１は、第１パシベーション層３２０と第２パシベーション層３２２とを含む。第１パシベーション層３２０と第２パシベーション層３２２とは、任意の適切な材料を含むことができる。１つ以上の実施例では、第１パシベーション層３２０は酸化ケイ素（ＳｉＯ２）を含み、第２パシベーション層は窒化ケイ素（ＳｉＮ）を含む。１つ以上の実施形態では、パシベーション膜３２１は、その中に幅３４９を画定するパシベーション膜開口３４８を有し、パシベーション膜開口３４８の幅３４９は、Ｐ金属材料プラグ３１８ｐとライナー層３２５との組み合わせの幅３３９未満である。１つ以上の実施形態では、パシベーション膜３２１は、ライナー層３２５の表面３２５ｆとＰ金属材料プラグ３１８ｐの一部を覆うようにサイズ設定されている。このように、Ｐ金属材料プラグ３１８ｐ及びライナー層３２５の幅３３９未満であるパシベーション膜開口３４８は、Ｐ金属材料プラグ３１８ｐへのアクセスを許しつつ、ライナー層３２５を保護するために効果的である。１つ以上の実施形態では、各パシベーション膜開口３４８はＰ金属材料プラグ３１８ｐの中心に配置されている。
図４に示すように、Ｐ金属材料の層、Ｐ金属材料プラグ３１８ｐとも称される、がライナー層３２５上に形成される。Ｐメタル材料プラグ３１８ｐは、任意の適切な材料を含むことができる。１つ以上の実施形態では、Ｐ金属材料プラグ３１８ｐは銅（Ｃｕ）を含む。１つ以上の実施形態では、内側スペーサ３１２はＰコンタクト層３０５、ガード層３０９、ハードマスク層３０８の外側エッジにコンタクトする。内側スペーサ３１２に隣接して外側スペーサ３１４が形成されている。
１つ以上の実施形態では、半導体層３０４ｎ、３０６、及び３０４ｐの端部に反射ライナー３３０が形成され、Ｎコンタクト材料３１８ｎから分離する。図４のＬＥＤデバイス３００と図１ＯのＬＥＤデバイスとの間の違いは、図１Ｍに示されているパシベーション層１２０に対応する第１パシベーション層３２０と、いくつかの実施形態では窒化ケイ素（ＳｉＮ）を含むことができる第２パシベーション層３２２である。いくつかの実施形態では、第１パシベーション層３２０のみが存在するが、他の実施例では、第１パシベーション層３２０と第２パシベーション層３２２とが存在する。第１パシベーション層３２０及び第２パシベーション層３２２は、その中にパシベーション膜開口３４８を有する。図４には、アンダーバンプ金属化部３２４ａを含むアノードパッドもあり、その構成は図１Ｍに関して説明する。Ｐ金属材料プラグ３１８ｐは、ライナー層３２５の外側エッジからの距離によって画定される幅３３９を有し、パシベーション層内のパシベーション膜開口３４８は、アノードパッドを形成するアンダーバンプ金属化部３２４ａで充填されている。１つ以上の実施形態では、開口３４８は、Ｐ金属材料プラグ３１８ｐの幅３３９より小さい幅３４９を有する。いくつかの実施形態では、Ｐ金属材料プラグ３１８ｐの幅は２μｍから３０μｍの範囲、例えば１０μｍから２０μｍである。
用途
本明細書に開示されるＬＥＤデバイスは、モノリシックアレイ又はマトリクスであり得る。最終用途で使用するために、ＬＥＤデバイスをバックプレーンに取り付けることができる。照明アレイ及びレンズシステムは、本明細書に開示されたＬＥＤデバイスを組み込むことができる。用途としては、ビームステアリングや、配光の微細な強度、空間的、時間的な制御の恩恵を受けるその他の用途が含まれるが、これらに限定されない。これらの用途には、画素ブロック又は個々の画素から放出された光の正確な空間パターン化が含まれるが、これに限定されない。用途に応じて、放出された光は、スペクトル的に区別され、時間にわたって適応し（ａｄａｐｔｉｖｅ ｏｖｅｒｔｉｍｅ）及び／又は環境に反応し得る。発光画素アレイは、さまざまな強度、空間、又は時間パターンで事前にプログラムされた光の分布を提供することができる。関連する光学系は、画素、画素ブロック、又はデバイスレベルで異なることができる。例としての発光画素アレイは、関連する共通光学系を有する高輝度画素の共通制御中央ブロックを有するデバイスを含むことができるが、エッジ画素は個々の光学系を有することができる。フラッシュライトに加えて、発光画素アレイによってサポートされる一般的な用途には、ビデオ照明、自動車のヘッドライト、建築及びエリア照明、街路照明が含まれる。
実施形態
以下に各種の実施例を列挙する。以下に列挙する実施形態は、本発明の範囲に応じて、全ての側面及び他の実施形態と組み合わせることができることが理解されるであろう。
実施形態（ａ）
発光ダイオードデバイス（ＬＥＤデバイス） であって：
画素を画定する複数のメサであり、メサの各々は半導体層を含み、半導体層はＮ型層、活性領域及びＰ型層を含み、メサの各々は、その幅以下の高さを有する、複数のメサと；
メサの各々の間の空間内のＮコンタクト材料であり、Ｎコンタクト材料は、メサの各々の間の光学的分離を提供し、Ｎ型層の側壁に沿ってメサの各々のＮ型層に電気的にコンタクトする、Ｎコンタクト材料と；
Ｐ型層及び活性領域の側壁をＮコンタクト材料から絶縁する第１誘電材料と；
Ｐ型層上の多層複合膜と；を備え、
多層複合膜は：
Ｐ型層上の電流拡散層であって、第１部分及び第２部分を有する電流拡散層と、
電流拡散層の第２部分上の誘電体層と、
誘電層の側壁及び電流拡散層の第１部分によって画定されるビア開口と；
絶縁層の側壁及び電流拡散層の前記第１部分上、及び誘電層の少なくとも一部の上のビア開口内のＰコンタクト層と、を備える。
実施形態（ｂ）
実施形態（ａ）のＬＥＤデバイスであって、Ｐコンタクト層は反射金属を有し、電流拡散層は透明材料を有する。
実施形態（ｃ）
実施形態（ａ）～（ｂ）のＬＥＤデバイスであって、電流拡散層は透明伝導性酸化物（ＴＣＯ）を含む。
実施形態（ｄ）
実施形態（ａ）～（ｃ）のうちの１つのＬＥＤデバイスであって、電流拡散層は、酸化インジウムスズ（ＩＴＯ）又はインジウム酸化亜鉛（ＩＺＯ）を含む。
実施形態（ｅ）
実施形態（ａ）～（ｄ）のうちの１つのＬＥＤデバイスであって、Ｐコンタクト層は、ニッケル（Ｎｉ）及び銀（Ａｇ）のうちの１つ以上を含み、誘電層は、二酸化けい素（ＳｉＯ２）を含む。
実施形態（ｆ）
実施形態（ａ）～（ｅ）のうちの１つのＬＥＤデバイスであって、多層複合膜は、Ｐコンタクト層をカバーするガード層をさらに有する。
実施形態（ｇ）
実施形態（ｆ）のＬＥＤデバイスであって、ガード層は、チタン－プラチナ（ＴｉＰｔ）、チタン－タングステン（ＴｉＷ）及びチタン－タングステン窒化物（ＴｉＷＮ）のうちの１つ以上を含む。
実施形態（ｈ）
実施形態（ａ）～（ｇ）のうちの１つのＬＥＤデバイスであって、半導体層の厚さは２μｍから１０μｍまでの範囲にある。
実施形態（ｉ）
実施形態（ａ）～（ｈ）のうちの１つのＬＥＤデバイスであって、誘電材料は、２００ｎｍから１μｍの範囲の厚さを有するＳｉＯ２、ＡｌＯｘ及びＳｉＮからなるグループから選択された材料を含む外部スペーサの形態である。
実施形態（ｊ）
実施形態（ａ）～（ｉ）のうちの１つのＬＥＤデバイスであって、各メサ間の空間は、各メサの頂部表面から、０．５μｍから２μｍの範囲の深さを有するトレンチを含む。
実施形態（ｋ）
実施形態（ａ）～（ｊ）のうちの１つのＬＥＤデバイスであって、各メサは、それぞれ第１セグメント及び第２セグメントを有する半導体層の側壁を含み、側壁の前記第１セグメントは、Ｎ型層及びＰ型層に平行な水平面から、６０°から９０°の範囲の角度を画定し、側壁の前記第２セグメントは、メサが形成される基板の頂部表面と、７５°から９０°未満の範囲の角度を形成する。
実施形態（ｌ）
実施形態（ａ）～（ｋ）のうちの１つのＬＥＤデバイスであって、複数のメサは、メサのアレイを含む、
実施形態（ｍ）
発光ダイオードデバイス（ＬＥＤデバイス）の製造方法であって、
基板上に、Ｎ型層、活性領域及びＰ型層を有する複数の半導体層を堆積するステップと；
半導体層の一部をエッチングして、画素を画定する複数のメサ及びトレンチを形成する、ステップであって、メサの各々は半導体層を有し、メサの各々はその幅以下の高さを有する、ステップと；
トレンチ内に誘電材料を堆積するステップと；
各メサ間の空間内のＮコンタクト材料を堆積するステップであって、Ｎコンタクト材料は、各メサ間の光学的分離を提供し、Ｎ型層の側壁に沿って各メサのＮ型層に電気的にコンタクトし、誘電材料は、Ｐ型層及び活性領域の側壁をＮコンタクト材料から絶縁する、ステップと；
Ｐ型層上に多層複合膜を堆積するステップと；を含み、
多層複合膜は、
Ｐ型層上の電流拡散層であって、電流拡散層は第１部分及び第２部分を有する、電流拡散層と、
電流拡散層の第２部分上の誘電体層と、
誘電層の側壁及び電流拡散層の第１部分によって画定されるビア開口と、
ビア開口内の、電流拡散層の第１部分、誘電層内の側壁、及び誘電層の少なくとも一部の上のＰコンタクト層と、を有する。
実施形態（ｎ）
実施形態（ｍ）の方法であって、Ｐコンタクト層は、反射金属を有し、電流拡散層は透明材料を有する。
実施形態（ｏ）
実施形態（ｍ）～（ｎ）のうちの１つの方法であって、電流拡散層は、透明伝導性酸化物（ＴＣＯ）を含む。
実施例（ｐ）
実施形態（ｍ）～（ｏ）のうちの１つの方法であって、電流拡散層は、酸化インジウムスズ（ＩＴＯ）又はインジウム酸化亜鉛（ＩＺＯ）を含む。
実施形態（ｑ）
実施形態（ｍ）～（ｐ）のうちの１つの方法であって、前記Ｐコンタクト層は、ニッケル（Ｎｉ）及び銀（Ａｇ）のうちの１つ以上を含み、及び／又は、誘電層は、二酸化けい素（ＳｉＯ２）を含む。
実施形態（ｒ）
実施形態（ｍ）～（ｑ）のうちの１つの方法であって、多層複合膜は、Ｐコンタクト層上のガード層をさらに含む。
実施形態（ｓ）
実施形態（ｍ）～（ｒ）のうちの１つの方法であって、メサのアレイを形成するステップをさらに含む。
実施形態（ｔ）
発光ダイオードデバイス（ＬＥＤデバイス）であって：
画素を画定する複数のメサであり、前記メサの各々は半導体層を含み、前記半導体層はＮ型層、活性領域及びＰ型層を含み、前記メサの各々は、その幅以下の高さを有する、複数のメサと；
メサの各々の間の空間内のＮコンタクト材料であり、Ｎコンタクト材料は、メサの各々の間の光学的分離を提供し、Ｎ型層の側壁に沿ってメサの各々のＮ型層に電気的にコンタクトする、Ｎコンタクト材料と；
Ｐ型層及び前記活性領域の側壁を前記Ｎコンタクト材料から絶縁する誘電材料と；
Ｐ型層上の多層複合膜と；を備え、
多層複合膜は、
前記Ｐ型層の直接上の第１部分及び第２部分を有する電流拡散層と、
前記電流拡散層の前記第２部分上の誘電層であって、誘電層は、電流拡散層の第１部分と共にビア開口を画定する側壁を有する、誘電層と、
誘電層及びビア開口にコンフォーマルなＰコンタクト層と、を含む、多層複合膜と、
電流拡散層の第２部分の上方にあるＰコンタクト層の上方のハードマスク層であって、ハードマスクはハードマスク開口を画定する側壁を有する、ハードマスク層と、
電流拡散層の第１部分の上方で、ハードマスク層の側壁上のＰコンタクト層の上方のハードマスク開口内にコンフォーマルに堆積されたライナー層と、
ライナー層上のＰ金属材料プラグと、
ハードマスク層上のパシベーション層と、
パシベーション層上のアンダーバンプ金属化部と、を備える。
本明細書で議論されている材料及び方法を記述する文脈（特に以下のクレームの文脈）における用語「１つの」（”ａ” ａｎｄ ”ａｎ”）及び「その」又は「前記」（”ｔｈｅ”）及び同様の指示の使用は、ここで特に示されていない限り、又は文脈によって明確に矛盾していない限り、単数形と複数形の両方をカバーするものと解釈される。本明細書における値の範囲の列挙は、本明細書で別段の指示がない限り、範囲内に入る個々の値を個別に参照する簡略な方法として機能することを単に意図しており、個々の値は、あたかも本明細書において個別に列挙されているかのように明細書に組み込まれる。本明細書に記載されているすべての方法は、ここに特に示されていない限り、又は文脈によって明確に矛盾していない限り、任意の適切な順序で実行することができる。ここで提供されているすべての例又は模範的な言語（例：「など」（”ｓｕｃｈ ａｓ”））の使用は、単に材料と方法をよりよく明らかにすることを目的としており、別段の主張がない限り、範囲に制限をもたらすものではない。明細書のいかなる文言も、開示された資料及び方法の実施に不可欠なものとしてクレームされていない要素を示すものと解釈されてはならない。
本仕様全体を通して「１つの実施形態」、「特定の実施形態」、「１つ以上の実施形態」又は「実施形態」と言及することは、その実施形態に関連して記述された特定の特徴、構造、材料又は特性が、開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な場所における「１つ以上の実施形態において」、「特定の実施形態において」、「１つの実施形態において」又は「実施形態において」のような語句の出現は、必ずしも開示の同じ実施形態を指しているとは限らない。１つ以上の実施形態において、特定の特徴、構造、材料又は特性は、任意の適切な方法で組み合わせられる。
ここでの開示は、特定の実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び適用を例示しているにすぎないことが理解されるべきである。開示の精神及び範囲から逸脱することなく、本開示の方法及びデバイスに様々な修正及び変更を加えることができることは、当業者には明らかであろう。したがって、本開示は、添付の請求項及びそれに相当するものの範囲内にある修正及び変形を含むことを意図している。

Claims (20)

  1. 発光ダイオードデバイス（ＬＥＤデバイス）であって：
    画素を画定する複数のメサであり、前記メサの各々は半導体層を備え、半導体層は、Ｎ型層、活性領域及びＰ型層を含み、前記メサの各々は、その幅以下の高さを有する、複数のメサと；
    前記メサの各々の間の空間内のＮコンタクト材料であり、前記Ｎコンタクト材料は、前記メサの各々間の光学的分離を提供し、前記Ｎ型層の側壁に沿って前記メサの各々の前記Ｎ型層に電気的にコンタクトする、Ｎコンタクト材料と；
    前記Ｐ型層及び前記活性領域の側壁を前記Ｎコンタクト材料から絶縁する第１誘電材料と；
    前記Ｐ型層上の多層複合膜と；を備え、
    前記多層複合膜は：
    前記Ｐ型層上の電流拡散層であって、前記電流拡散層は第１部分及び第２部分を有する、電流拡散層と；
    前記電流拡散層の前記第２部分上の誘電層と；
    前記誘電層の側壁及び前記電流拡散層の第１部分によって画定されるビア開口と；
    前記ビア開口内の、前記電流拡散層の前記第１部分上、前記誘電層内の前記側壁及び前記誘電層の少なくとも一部上のＰコンタクト層と；を含む、
    ＬＥＤデバイス。
  2. 前記Ｐコンタクト層は、反射金属を有し、
    前記電流拡散層は透明材料を有する、
    請求項１記載のＬＥＤデバイス。
  3. 前記複数のメサは、メサのアレイを含む、
    請求項２記載のＬＥＤデバイス。
  4. 前記電流拡散層は、透明伝導性酸化物（ＴＣＯ）を含む、
    請求項１記載のＬＥＤデバイス。
  5. 前記電流拡散層は、酸化インジウムスズ（ＩＴＯ）又はインジウム酸化亜鉛（ＩＺＯ）を含む、
    請求項４記載のＬＥＤデバイス。
  6. 前記Ｐコンタクト層は、ニッケル（Ｎｉ）及び銀（Ａｇ）のうちの１つ以上を含み、
    前記誘電層は、二酸化けい素（ＳｉＯ２）を含む、
    請求項１記載のＬＥＤデバイス。
  7. 多層複合膜は、Ｐコンタクト層をカバーするガード層をさらに有する、
    請求項１記載のＬＥＤデバイス。
  8. 前記ガード層は、チタン－プラチナ（ＴｉＰｔ）、チタン－タングステン（ＴｉＷ）及びチタン－タングステン窒化物（ＴｉＷＮ）のうちの１つ以上を含む、
    請求項７記載のＬＥＤデバイス。
  9. 前記半導体層の厚さは２μｍから１０μｍまでの範囲にある、
    請求項１記載のＬＥＤデバイス。
  10. 前記誘電材料は、２００ｎｍから１μｍの範囲の厚さを有するＳｉＯ２、ＡｌＯｘ及びＳｉＮからなるグループから選択された材料を含む外部スペーサの形態である、
    請求項１記載のＬＥＤデバイス。
  11. 各メサ間の空間は、各メサの頂部表面から、０．５μｍから２μｍの範囲の深さを有するトレンチを含む、
    請求項１記載のＬＥＤデバイス。
  12. 前記メサの各々は、それぞれ第１セグメント及び第２セグメントを有する前記半導体層の側壁を含み、
    前記側壁の前記第１セグメントは、前記Ｎ型層及び前記Ｐ型層に平行な水平面から、６０°から９０°の範囲の角度を画定し、
    前記側壁の前記第２セグメントは、前記メサが形成される基板の頂部表面と、７５°から９０°未満の範囲の角度を形成する、
    請求項１記載のＬＥＤデバイス。
  13. 発光ダイオードデバイス（ＬＥＤデバイス）の製造方法であって：
    基板上に、Ｎ型層、活性領域及びＰ型層を有する複数の半導体層を堆積するステップと；
    前記半導体層の一部をエッチングして、画素を画定する複数のメサ及びトレンチを形成する、ステップであって、前記メサの各々は、前記半導体層を有し、前記メサの各々は、その幅以下の高さを有する、ステップと；
    前記トレンチ内に誘電材料を堆積するステップと；
    前記メサの各々の間の空間内のＮコンタクト材料を堆積するステップであって、Ｎコンタクト材料は、前記メサの各々間の光学的分離を提供し、前記Ｎ型層の側壁に沿って前記メサの各々の前記Ｎ型層に電気的にコンタクトし、前記誘電材料は、前記Ｐ型層及び前記活性領域の側壁を前記Ｎコンタクト材料から絶縁する、ステップと；
    前記Ｐ型層上に多層複合膜を堆積するステップであって、
    前記多層複合膜は、
    前記Ｐ型層上の電流拡散層であって、前記電流拡散層は第１部分及び第２部分を有する、電流拡散層と；
    前記電流拡散層の前記第２部分上の誘電層と；
    前記誘電層及び前記電流拡散層の前記第１部分の側壁によって画定されたビア開口と；
    前記ビア開口内の、前記電流拡散層の第１部分、前記誘電層内の前記側壁、及び前記誘電層の少なくとも一部の上のＰコンタクト層と、を有する、ステップと、
    を含む、方法。
  14. 前記Ｐコンタクト層は、反射金属を有し、
    前記電流拡散層は透明材料を有する、
    請求項１３記載の方法。
  15. 前記メサのアレイを形成するステップをさらに含む、
    請求項１３記載の方法。
  16. 前記電流拡散層は、透明伝導性酸化物（ＴＣＯ）を含む、
    請求項１４記載の方法。
  17. 前記電流拡散層は、酸化インジウムスズ（ＩＴＯ）又はインジウム酸化亜鉛（ＩＺＯ）を含む、
    請求項１４記載の方法。
  18. 前記Ｐコンタクト層は、ニッケル（Ｎｉ）及び銀（Ａｇ）のうちの１つ以上を含み、
    前記誘電層は、二酸化けい素（ＳｉＯ２）を含む、
    請求項１４記載の方法。
  19. 前記多層複合膜は、Ｐコンタクト層上のガード層をさらに含む、
    請求項１４記載の方法。
  20. 発光ダイオードデバイス（ＬＥＤデバイス）であって：
    画素を画定する複数のメサであり、前記メサの各々は半導体層を含み、前記半導体層はＮ型層、活性領域及びＰ型層を含み、前記メサの各々は、その幅以下の高さを有する、複数のメサと；
    前記メサの各々の間の空間内のＮコンタクト材料であり、前記Ｎコンタクト材料は、前記メサの各々の間の光学的分離を提供し、前記Ｎ型層の側壁に沿って前記メサの各々の前記Ｎ型層に電気的にコンタクトする、Ｎコンタクト材料と；
    前記Ｐ型層及び前記活性領域の側壁を前記Ｎコンタクト材料から絶縁する誘電材料と；
    前記Ｐ型層上の多層複合膜であり、前記多層複合膜は、前記Ｐ型層の直接上の第１部分及び第２部分を有する電流拡散層と、前記電流拡散層の前記第２部分上の誘電層であって、前記誘電層は前記電流拡散層の前記第１部分と共にビア開口を画定する側壁を有し、前記誘電層及び前記ビア開口にコンフォーマルなＰコンタクト層と、を含む、多層複合膜と；
    前記電流拡散層の前記第２部分の上方にあるＰコンタクト層の上方のハードマスク層であって、前記ハードマスクはハードマスク開口を画定する側壁を有する、ハードマスク層と；
    前記電流拡散層の第１部分の上方で、前記ハードマスク層の前記側壁上の前記Ｐコンタクト層の上方の前記ハードマスク開口内にコンフォーマルに堆積されたライナー層と；
    前記ライナー層上のＰ金属材料プラグと；
    前記ハードマスク層上のパシベーション層と；
    前記パシベーション層上のアンダーバンプ金属化部と；
    を備える、ＬＥＤデバイス。
JP2022554724A 2020-03-11 2021-03-08 電流拡散層を含む多層複合膜を有する発光ダイオードデバイス Pending JP2023518181A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062987975P 2020-03-11 2020-03-11
US62/987,975 2020-03-11
US17/193,310 2021-03-05
US17/193,310 US11848402B2 (en) 2020-03-11 2021-03-05 Light emitting diode devices with multilayer composite film including current spreading layer
PCT/US2021/021300 WO2021183413A1 (en) 2020-03-11 2021-03-08 Light emitting diode devices with multilayer composite film including current spreading layer

Publications (1)

Publication Number Publication Date
JP2023518181A true JP2023518181A (ja) 2023-04-28

Family

ID=77664996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022554724A Pending JP2023518181A (ja) 2020-03-11 2021-03-08 電流拡散層を含む多層複合膜を有する発光ダイオードデバイス

Country Status (6)

Country Link
US (1) US11848402B2 (ja)
EP (1) EP4118684A4 (ja)
JP (1) JP2023518181A (ja)
KR (1) KR20220152312A (ja)
CN (1) CN115191032A (ja)
WO (1) WO2021183413A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569415B2 (en) * 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11626538B2 (en) * 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
CN113921668B (zh) * 2021-09-10 2024-09-13 天津三安光电有限公司 一种led结构及制作方法

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2393081C (en) 1999-12-03 2011-10-11 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
US6410942B1 (en) 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
CN1284250C (zh) 2001-03-21 2006-11-08 三菱电线工业株式会社 半导体发光元件
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
US20050194584A1 (en) 2003-11-12 2005-09-08 Slater David B.Jr. LED fabrication via ion implant isolation
WO2006050372A2 (en) 2004-11-01 2006-05-11 The Regents Of The University Of California Interdigitated multi-pixel arrays for the fabrication of light-emitting devices with very low series-resistances and improved heat-sinking
WO2006138465A2 (en) 2005-06-17 2006-12-28 Goldeneye, Inc. Light emitting diodes with reflective electrode and side electrode
US7329940B2 (en) 2005-11-02 2008-02-12 International Business Machines Corporation Semiconductor structure and method of manufacture
TWI288491B (en) 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
JP4637781B2 (ja) 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
FR2902237B1 (fr) 2006-06-09 2008-10-10 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique emetteur de lumiere a nanofils semi-conducteurs formes sur un substrat metallique
KR20090119862A (ko) 2007-01-22 2009-11-20 크리 엘이디 라이팅 솔루션즈, 인크. 고장 내성 발광기, 고장 내성 발광기를 포함하는 시스템 및 고장 내성 발광기를 제조하는 방법
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
DE102007015492B4 (de) 2007-01-30 2011-03-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beleuchtungsvorrichtung für eine Bilderfassungseinrichtung am distalen Ende eines Endoskops
FR2922685B1 (fr) 2007-10-22 2011-02-25 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils et procedes correspondants
FR2933538B1 (fr) 2008-07-07 2012-09-21 Commissariat Energie Atomique Dispositif electroluminescent d'affichage, d'eclairage ou de signalisation, et son procede de fabrication
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
FR2936651B1 (fr) 2008-09-30 2011-04-08 Commissariat Energie Atomique Dispositif optoelectronique organique et son procede d'encapsulation.
FR2941325B1 (fr) 2009-01-22 2011-04-22 Commissariat Energie Atomique Procede de realisation d'une homojonction pn dans une nanostructure
FR2951582A1 (fr) 2009-10-16 2011-04-22 Commissariat Energie Atomique Source infrarouge integree sur silicium a base de nano-cristaux semi-conducteurs et dispositifs associes
FR2951875B1 (fr) 2009-10-23 2012-05-18 Commissariat Energie Atomique Procede de fabrication d?un ecran a tres haute resolution utilisant une couche conductrice anisotropique et emissive
FR2954590B1 (fr) 2009-12-23 2012-07-13 Commissariat Energie Atomique Procede de fabrication d'une electrode a nanostructures metallique et dielectrique pour le filtrage colore dans une oled et procede de fabrication d'une oled.
FR2957941B1 (fr) 2010-03-26 2012-06-08 Commissariat Energie Atomique Procede pour graver une couche d'oxyde metallique conducteur utilisant une microelectrode
FR2952366A1 (fr) 2010-04-07 2011-05-13 Commissariat Energie Atomique Procede d'elaboration d'un reseau de nanotubes de carbone
DE102010014667A1 (de) 2010-04-12 2011-10-13 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Stromaufweitungsschicht
FR2958795B1 (fr) 2010-04-12 2012-06-15 Commissariat Energie Atomique Dispositif optoelectronique organique et son procede d'encapsulation.
FR2960339B1 (fr) 2010-05-18 2012-05-18 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
CN102386200B (zh) 2010-08-27 2014-12-31 财团法人工业技术研究院 发光单元阵列与投影系统
FR2964796B1 (fr) 2010-09-14 2014-03-21 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils pour l'emission de lumiere
FR2975532B1 (fr) 2011-05-18 2013-05-10 Commissariat Energie Atomique Connexion electrique en serie de nanofils emetteurs de lumiere
CN102959740B (zh) 2010-09-14 2018-08-03 原子能与替代能源委员会 用于光发射的基于纳米线的光电器件
JP4778107B1 (ja) 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
DE102010051286A1 (de) 2010-11-12 2012-05-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
FR2969995A1 (fr) 2011-01-03 2012-07-06 Commissariat Energie Atomique Procede de realisation d'un support comportant des nanostructures en nitrure(s) a phase zinc blende
FR2972815B1 (fr) 2011-03-15 2013-03-22 Commissariat Energie Atomique Tete optique bispectrale a usage unique pour videoendoscope et videoendoscope associe
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
FR2974940B1 (fr) 2011-05-06 2015-11-13 Commissariat Energie Atomique Procede de realisation de nanocristaux de semi-conducteur orientes selon une direction pre-definie
FR2974941B1 (fr) 2011-05-06 2013-06-14 Commissariat Energie Atomique Procede de realisation de nanocristaux de
FR2977720A1 (fr) 2011-07-08 2013-01-11 Commissariat Energie Atomique Dispositif optoelectronique organique et son procede d'encapsulation.
US8754426B2 (en) 2011-07-27 2014-06-17 Grote Industries, Llc Lighting device utilizing light active sheet material with integrated light emitting diode, disposed in seam and/or in low profile application
EP3361517B1 (en) * 2011-09-16 2021-06-23 Seoul Viosys Co., Ltd. Light emitting diode
CN103367383B (zh) 2012-03-30 2016-04-13 清华大学 发光二极管
US9337332B2 (en) * 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
FR2991342B1 (fr) 2012-06-05 2014-07-04 Commissariat Energie Atomique Procede d'amelioration des performances electriques et optiques d'un materiau conducteur electrique et transparent a base de nanofils d'argent
FR2991999B1 (fr) 2012-06-15 2015-02-20 Commissariat Energie Atomique Methode de fabrication de nanofils de cuscn par voie electrochimique
TWI572068B (zh) 2012-12-07 2017-02-21 晶元光電股份有限公司 發光元件
DE102012215705B4 (de) 2012-09-05 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE102012217957B4 (de) 2012-10-01 2014-10-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikro-LED-Matrix
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
TWI520378B (zh) 2012-10-22 2016-02-01 錸鑽科技股份有限公司 覆晶式發光二極體及其應用
KR101493321B1 (ko) 2012-11-23 2015-02-13 일진엘이디(주) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
DE102013101262A1 (de) 2013-02-08 2014-08-14 Osram Opto Semiconductors Gmbh Optoelektronisches Leuchtmodul, optoelektronische Leuchtvorrichtung und Kfz-Scheinwerfer
US9923118B2 (en) 2013-02-25 2018-03-20 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
KR20140118466A (ko) 2013-03-29 2014-10-08 서울반도체 주식회사 발광 디바이스 및 이를 포함하는 조명장치
JP6444299B2 (ja) 2013-04-17 2018-12-26 日亜化学工業株式会社 発光装置
US10236421B2 (en) 2013-05-13 2019-03-19 Seoul Semiconductor Co., Ltd. Light-emitting device package, manufacturing method thereof, and vehicle lamp and backlight unit including same
FR2998090A1 (fr) 2013-06-26 2014-05-16 Commissariat Energie Atomique Procede de structuration de surface par modification locale de selectivite a la gravure
US9507204B2 (en) 2013-06-26 2016-11-29 Seoul Semiconductor Co., Ltd. Baffled micro-optical elements for thin liquid crystal display backlight units
FR3011383B1 (fr) 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
FR3012345B1 (fr) 2013-10-29 2017-07-28 Commissariat Energie Atomique Dispositif d'encapsulation d'un dispositif sensible et procede de realisation dudit dispositif
FR3013719B1 (fr) 2013-11-26 2018-01-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Encre pour former des couches p dans des dispositifs electroniques organiques
DE102014101896A1 (de) 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
FR3023065B1 (fr) 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
DE102014112551A1 (de) 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP6446951B2 (ja) 2014-09-26 2019-01-09 日亜化学工業株式会社 素子の実装方法及び発光装置の製造方法
US9722160B2 (en) 2014-10-31 2017-08-01 Nichia Corporation Light emitting device and adaptive driving beam headlamp system
TWI552394B (zh) 2014-11-18 2016-10-01 隆達電子股份有限公司 發光二極體結構與發光二極體模組
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
FR3028672B1 (fr) * 2014-11-18 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diodes electroluminescentes
WO2016080768A1 (ko) 2014-11-18 2016-05-26 서울반도체 주식회사 발광 장치 및 이를 포함하는 차량용 램프
US9653642B1 (en) 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes
DE102015101888A1 (de) 2015-02-10 2016-08-11 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US20160293811A1 (en) 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
EP3076069B1 (en) 2015-03-31 2020-03-11 Seoul Semiconductor Co., Ltd. Light device of vehicle
KR102454413B1 (ko) 2015-05-26 2022-10-18 서울반도체 주식회사 발광 장치 및 이를 포함하는 차량용 램프
JP6995739B2 (ja) 2015-07-23 2022-01-17 ソウル セミコンダクター カンパニー リミテッド ディスプレイ装置及びその製造方法
KR102328594B1 (ko) 2015-08-10 2021-11-26 엘지전자 주식회사 발광 다이오드를 구비한 디스플레이 장치
FR3041274B1 (fr) 2015-09-17 2017-09-29 Commissariat Energie Atomique Procede d'orientation d'objets allonges disposes en surface d'un substrat
DE102015115810A1 (de) 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und 3D-Drucker
CN113345988A (zh) 2015-10-01 2021-09-03 克利公司 包括倒装芯片发光二极管的发光设备
DE102015219789A1 (de) 2015-10-13 2017-04-13 Osram Gmbh Leuchtdichteregulierung an Randbereichen
FR3042913B1 (fr) 2015-10-22 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode micro-electronique a surface active optimisee
DE102015119353B4 (de) 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
KR101627365B1 (ko) 2015-11-17 2016-06-08 피에스아이 주식회사 편광을 출사하는 초소형 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 led 편광램프
FR3044467B1 (fr) 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
DE102016106841B3 (de) 2015-12-18 2017-03-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Konverter zur Erzeugung eines Sekundärlichts aus einem Primärlicht, Leuchtmittel, die solche Konverter enthalten, sowie Verfahren zur Herstellung der Konverter und Leuchtmittel
FR3046155B1 (fr) 2015-12-28 2020-01-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de nanocristaux a dimensions et densite controlees
WO2017116136A1 (ko) 2015-12-31 2017-07-06 서울반도체주식회사 디스플레이 장치
KR102667851B1 (ko) 2016-02-22 2024-05-23 삼성디스플레이 주식회사 디스플레이 장치
WO2017146476A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
WO2017146477A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN116469883A (zh) 2016-04-01 2023-07-21 首尔半导体株式会社 显示模块和显示装置
KR102483955B1 (ko) 2016-04-11 2023-01-03 삼성디스플레이 주식회사 디스플레이 장치
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
JP6729025B2 (ja) 2016-06-14 2020-07-22 日亜化学工業株式会社 発光装置
FR3052915A1 (fr) 2016-06-17 2017-12-22 Commissariat Energie Atomique Procede de fabrication d'une diode electroluminescente au nitrure de gallium
KR102608419B1 (ko) 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
FR3054037B1 (fr) 2016-07-13 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d’observation d’un echantillon
KR102553434B1 (ko) 2016-07-22 2023-07-12 제트카베 그룹 게엠베하 차량용 램프
KR102552298B1 (ko) 2016-08-31 2023-07-10 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10606121B2 (en) 2016-09-12 2020-03-31 Seoul Semiconductor Co., Ltd. Display apparatus
KR102701861B1 (ko) 2016-11-15 2024-09-04 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
DE102016122237A1 (de) 2016-11-18 2018-05-24 Osram Opto Semiconductors Gmbh Multipixel-LED-Bauteil und Verfahren zum Betreiben eines Multipixel-LED-Bauteils
US10804251B2 (en) 2016-11-22 2020-10-13 Cree, Inc. Light emitting diode (LED) devices, components and methods
DE102016223972A1 (de) 2016-12-01 2018-06-07 Osram Gmbh Primäroptik, sekundäroptik, modul, anordnung, fahrzeugscheinwerfer und scheinwerfersystem
KR20180065162A (ko) 2016-12-07 2018-06-18 서울바이오시스 주식회사 디스플레이 장치 및 그의 전극 연결 방법
KR20190099004A (ko) 2016-12-16 2019-08-23 테소로 사이언티픽, 인코포레이티드 발광 다이오드 테스트 장치 및 제조 방법
KR102605174B1 (ko) 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102683935B1 (ko) * 2016-12-30 2024-07-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR102618811B1 (ko) 2017-01-23 2023-12-28 삼성디스플레이 주식회사 색변환 패널 및 이를 포함하는 표시 장치
EP3571494A4 (en) 2017-01-23 2020-08-12 Tesoro Scientific, Inc. TESTING DEVICE FOR LIGHT LIGHT DIODE (LED) AND METHOD OF MANUFACTURING
KR101992342B1 (ko) 2017-01-26 2019-06-24 주식회사 엘지화학 마이크로 led 및 이를 포함하는 디스플레이 장치
KR20180090006A (ko) 2017-02-02 2018-08-10 서울반도체 주식회사 발광 다이오드 유닛
DE102017103320A1 (de) 2017-02-17 2018-08-23 Osram Gmbh Fahrzeugscheinwerfer
EP4365969A3 (en) 2017-02-28 2024-07-31 Seoul Semiconductor Co., Ltd. Display device, backlight unit, light-emitting module and lens
KR102514503B1 (ko) 2017-03-13 2023-03-27 서울반도체 주식회사 디스플레이 장치 제조 방법
TWI699496B (zh) 2017-03-31 2020-07-21 億光電子工業股份有限公司 發光裝置和照明模組
KR102146549B1 (ko) 2017-04-10 2020-08-20 주식회사 엘지화학 마이크로 발광 다이오드 구조체
FR3065322B1 (fr) 2017-04-18 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un dispositif d'affichage a matrice de leds
KR102422386B1 (ko) 2017-04-21 2022-07-20 주식회사 루멘스 마이크로 led 디스플레이 장치 및 그 제조방법
KR101989101B1 (ko) 2017-05-29 2019-06-13 엘지전자 주식회사 차량용 램프 및 차량
KR101970249B1 (ko) 2017-05-29 2019-04-18 엘지전자 주식회사 차량용 램프 및 차량
KR101989100B1 (ko) 2017-06-09 2019-09-24 엘지전자 주식회사 차량용 램프 및 차량
CN111108613B (zh) 2017-09-13 2024-01-16 夏普株式会社 Led单元、图像显示元件及其制造方法
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
FR3073669B1 (fr) 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
US11749790B2 (en) 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
US20190189682A1 (en) 2017-12-20 2019-06-20 Lumileds Llc Monolithic segmented led array architecture with transparent common n-contact
CN110828502B (zh) 2018-08-09 2024-04-02 首尔伟傲世有限公司 发光元件
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
US20210408341A1 (en) * 2018-11-16 2021-12-30 Sakai Display Products Corporation Micro led device and production method therefor
US11245055B2 (en) 2019-05-28 2022-02-08 Facebook Technologies, Llc LED arrays having a reduced pitch
TWI791116B (zh) * 2019-06-18 2023-02-01 光環科技股份有限公司 垂直共振腔面射雷射結構
JP2021009895A (ja) * 2019-06-28 2021-01-28 住友電気工業株式会社 面発光レーザ
IT201900019058A1 (it) * 2019-10-16 2021-04-16 St Microelectronics Srl Trasduttore con disposizione piezoelettrica migliorata, dispositivo mems comprendente il trasduttore, e metodi di fabbricazione del trasduttore

Also Published As

Publication number Publication date
KR20220152312A (ko) 2022-11-15
US11848402B2 (en) 2023-12-19
EP4118684A1 (en) 2023-01-18
US20210288212A1 (en) 2021-09-16
CN115191032A (zh) 2022-10-14
EP4118684A4 (en) 2024-02-28
WO2021183413A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
JP2023516813A (ja) 電流拡散層を有する発光ダイオードデバイス
JP2023518180A (ja) 共通電極を有する発光ダイオードデバイス
US11942507B2 (en) Light emitting diode devices
US20220310695A1 (en) III-Nitride Multi-Wavelength LED Arrays
JP2023518181A (ja) 電流拡散層を含む多層複合膜を有する発光ダイオードデバイス
JP2023516811A (ja) 画定されたハードマスク開口を有する発光ダイオードデバイ
US11476386B2 (en) Light emitting diode device
JP7423860B2 (ja) 発光が調整可能な発光ダイオードデバイス
US20230154968A1 (en) Thin-film led array with low refractive index patterned structures
US20230155070A1 (en) Thin-film led array with low refractive index patterned structures and reflector
WO2024129659A1 (en) Tunnel junction based rgb die with isolated active regions
JP2023545133A (ja) 発光ダイオード装置
WO2022119619A1 (en) Methods of making flip chip micro light emitting diodes
WO2024129662A1 (en) Visualization system including tunnel junction based rgb die with isolated active regions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241022