JP2023127508A - 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造 - Google Patents

積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造 Download PDF

Info

Publication number
JP2023127508A
JP2023127508A JP2022031342A JP2022031342A JP2023127508A JP 2023127508 A JP2023127508 A JP 2023127508A JP 2022031342 A JP2022031342 A JP 2022031342A JP 2022031342 A JP2022031342 A JP 2022031342A JP 2023127508 A JP2023127508 A JP 2023127508A
Authority
JP
Japan
Prior art keywords
layer
internal electrode
ceramic capacitor
multilayer ceramic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022031342A
Other languages
English (en)
Inventor
和博 西林
Kazuhiro Nishibayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2022031342A priority Critical patent/JP2023127508A/ja
Priority to CN202211629010.2A priority patent/CN116705509A/zh
Priority to US18/107,539 priority patent/US20230282418A1/en
Publication of JP2023127508A publication Critical patent/JP2023127508A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】低ＥＳＬ特性を向上させることが可能な３端子型積層セラミックコンデンサ及びその実装構造を提供する。【解決手段】３端子型積層セラミックコンデンサ１００において、積層体１０の第１の内部電極層２１は、第２の内部電極層２２と対向する第１の対向電極部２３ａ～ｄと、第１の端面１０ｅに引き出され、第１の屈曲部を有する第１の引出電極部２５ａ～ｄと、第２の端面１０ｆに引き出され、第２の屈曲部を有する第２の引出電極部２７ａ～ｄと、を有する。第２の内部電極層は、第１の内部電極層と対向する第２の対向電極部を有する。第１の屈曲部により、第１の引出電極部の一部又は全部が、第１の主面又は第２の主面のいずれか一方に向くように屈曲して配置され、第２の屈曲部により、第２の引出電極部の一部又は全部が、第１の主面１０ａ又は第２の主面１０ｂのいずれか一方に向くように屈曲して配置される。【選択図】図４

Description

本発明は、積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造に関する。
従来、高速で動作する集積回路部品（ＩＣ）に供給される電源電圧を安定化するために用いられるデカプリングコンデンサとして、３端子型積層セラミックコンデンサが知られている。
３端子型積層セラミックコンデンサは、一般的に、厚さ方向に対向する上面及び下面、幅方向に互いに対向する両側面並びに長さ方向に互いに対向する両端面からなる、外形形状が直方体をなす外表面を有するセラミック本体を備える。
セラミック本体の内部には、各々複数の第１内部電極及び第２内部電極が積層方向において交互に配置されている。そして、第１内部電極は、その両端が積層方向に直交する向きに延出してセラミック本体の両端面に露出され、セラミック本体の両端面においてそれぞれ外部電極に接続されている。また、第２内部電極は、その両端がその両端が積層方向に直交する向きに延出して第１の側面及び第２の側面に露出され、セラミック本体の両側面においてそれぞれ外部電極に接続されている（例えば、特許文献１を参照）。
特開２０１３－２０１４１７号公報
３端子型積層セラミックコンデンサが良好な性能を獲得するためには、等価直列インダクタンス（以下、ＥＳＬと呼ぶ）の値を低く抑える（以下、低ＥＳＬ特性と呼ぶ）ことが好ましい。
それゆえに、本発明の主たる目的は、低ＥＳＬ特性を向上させることが可能な積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造を提供することである。
この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と、誘電体層上に積層された複数の内部電極層とを含み、積層方向に相対する第１の主面及び第２の主面と、積層方向に直交する幅方向に相対する第１の側面及び第２の側面と、積層方向及び幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、を有する積層体と、第１の端面上に配置される第１の外部電極と、第２の端面上に配置される第２の外部電極と、第１の側面上に配置される第３の外部電極と、第２の側面上に配置される第４の外部電極と、を備える積層セラミックコンデンサであって、積層体は、複数の内部電極層が対向する内層部を有し、複数の内部電極層は、第１の内部電極層と第２の内部電極層とを有し、第１の内部電極層は、第２の内部電極層と対向する第１の対向電極部と、第１の対向電極部から延び、第１の端面に引き出される第１の引出電極部と、第１の対向電極部から延び、第２の端面に引き出される第２の引出電極部と、を有し、第２の内部電極層は、第１の内部電極層と対向する第２の対向電極部と、第２の対向電極部から延び、第１の側面に引き出される第３の引出電極部と、第２の対向電極部から延び、第２の側面に引き出される第４の引出電極部と、を有し、第１の引出電極部は、第１の屈曲部を有し、第２の引出電極部は、第２の屈曲部を有し、第１の屈曲部により、第１の引出電極部の一部または全部が、第１の主面または第２の主面のいずれか一方に向くように配置され、第２の屈曲部により、第２の引出電極部の一部または全部が、第１の主面または第２の主面のいずれか一方に向くように配置される、積層セラミックコンデンサである。
この発明に係る３端子型積層セラミックコンデンサは、第１の内部電極層において、第１の引出電極部が、第１の屈曲部を有し、第２の引出電極部が、第２の屈曲部を有し、第１の屈曲部により、第１の引出電極部の一部または全部が、第１の主面または第２の主面のいずれか一方に向くように配置され、第２の屈曲部により、第２の引出電極部の一部または全部が、第１の主面または第２の主面のいずれか一方に向くように配置されることにより、第１の内部電極層から実装基板までの電流経路を、従来例より短くとることができる。
これにより、３端子型積層セラミックコンデンサにおける低ＥＳＬ特性を向上させることが可能となる。
また、この発明に係る積層セラミックコンデンサの実装構造は、実装基板と、実装基板に実装された積層セラミックコンデンサとを備え、積層セラミックコンデンサは本発明の積層セラミックコンデンサであり、実装基板は、基板のコア材と、コア材上に配置された第１の外部電極と接続される第１の接続導体と、コア材上に配置された第２の外部電極と接続される第２の接続導体と、コア材上に配置された第３の外部電極と接続される第３の接続導体と、コア材上に配置された第４の外部電極と接続される第４の接続導体と、を有し、積層セラミックコンデンサは、最も第１の主面寄りまたは最も第２の主面寄りの第１の端面および第２の端面に引き出される第１の引出電極部および第２の引出電極部と、実装基板の実装面までとの距離が、最短距離となるように、第１の主面または第２の主面が実装基板側に向くように実装される、積層セラミックコンデンサの実装構造である。
また、本発明に係る３端子型積層セラミックコンデンサの実装構造は、本発明に係る３端子型積層セラミックコンデンサの種々の作用をそのまま反映して、３端子型積層セラミックコンデンサの第１の内部電極層から実装基板までの電流経路を、従来例より短くとることができる。その結果、本発明に係る３端子型積層セラミックコンデンサの種々の効果を反映して、３端子型積層セラミックコンデンサの実装構造における低ＥＳＬ特性を向上させる効果を奏する。
本発明によれば、低ＥＳＬ特性を向上させることが可能な積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造を提供することができる。
本発明の上述の目的、その他の目的、特徴及び利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す外観斜視図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す平面図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す正面図である。 図１の線ＩＶ－ＩＶにおける断面図である。 図１の線Ｖ－Ｖにおける断面図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの第１の内部電極層の構成を示す平面図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの第２の内部電極層の構成を示す平面図である。 図４の線ＶＩＩＩ－ＶＩＩＩにおける断面図である。 （ａ）は図４の領域Ｒ１を示す拡大図であって、本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの作用を説明する断面模式図であり、（ｂ）は図４の領域Ｒ２を示す拡大図であって、本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの作用を説明する断面模式図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの他の例の構成を示す平面図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの他の例の構成を示す平面図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの他の例の構成を示す平面図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの実装構造の一例を示す断面図である。 本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの実装構造の一例を示す断面図である。 本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す外観斜視図である。 図１５の線ＸＶＩ－ＸＶＩにおける断面図である。 図１５の線ＸＶＩＩ－ＸＶＩＩにおける断面図である。 本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの第２の内部電極層の構成を示す平面図である。 （ａ）は図１７の領域Ｒ３を示す拡大図であって、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの他の作用を説明する断面模式図であり、（ｂ）は図１７の領域Ｒ４を示す拡大図であって、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの他の作用を説明する断面模式図である。 本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの実装構造の一例を示す断面図である。 従来の３端子型積層セラミックコンデンサの構成を示す断面図である。
Ａ．第１の実施の形態
ａ．３端子型積層セラミックコンデンサ
本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの例として、３端子型積層セラミックコンデンサ１００について説明する。
図１は、本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す外観斜視図である。図２は、本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す平面図である。図３は、本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す正面図である。図４は、図１の線ＩＶ－ＩＶにおける断面図である。図５は、図１の線Ｖ－Ｖにおける断面図である。
図１ないし図５に示すように、３端子型積層セラミックコンデンサ１００は、積層体１０と、積層体１０の表面に配置される外部電極３０を含む。
積層体１０は、直方体状であり、積層された複数の誘電体層１２と、誘電体層１２上に積層された複数の内部電極層２０とを有する。複数の内部電極層２０の各々は、複数の誘電体層１２の各々の上に個別に配置されている。したがって、積層された複数の誘電体層１２の各々の層間に複数の内部電極層２０の各々が配置される。
さらに、積層体１０は、互いに対向する第１の主面１０ａ及び第２の主面１０ｂと、第１の主面１０ａ及び第２の主面１０ｂ間を連結しながら互いに対向する第１の側面１０ｃ及び第２の側面１０ｄと、第１の主面１０ａ及び第２の主面１０ｂ間を連結しながら、第１の側面１０ｃ及び第２の側面１０ｄと直交する向きにて互いに対向する第１の端面１０ｅ及び第２の端面１０ｆとを有する。この積層体１０には、角部及び稜線部に丸みがつけられている。なお、角部とは、積層体１０の隣接する３面が交わる部分のことであり、稜線部とは、積層体１０の隣接する２面が交わる部分のことである。
第１の主面１０ａ及び第２の主面１０ｂ、第１の側面１０ｃ及び第２の側面１０ｄ、並びに第１の端面１０ｅ及び第２の端面１０ｆは、それらの全部又は一部に凹凸などが形成されていてもよい。
ここで、積層体１０の第１の主面１０ａと第２の主面１０ｂとを結ぶ方向を積層方向ｘとして定義し、積層方向ｘと直交する方向のうち第１の側面１０ｃと第２の側面１０ｄとを結ぶ方向を幅方向ｙと定義し、積層方向ｘ及び幅方向ｙと直交する第１の端面１０ｅと第２の端面１０ｆとを結ぶ方向を長さ方向ｚと定義する。また、以下の説明においては、積層体１０、第１の外部電極３０ａ及び第２の外部電極３０ｂを含む３端子型積層セラミックコンデンサ１００に関し、その長さ方向ｚの寸法をＬ寸法、その積層方向ｘの寸法をＴ寸法、及びその幅方向ｙの寸法をＷ寸法、とそれぞれ呼ぶ。以下の説明においては、これら用語を使用する。
積層体１０において、複数の誘電体層１２と複数の内部電極層２０は、積層方向ｘに沿って積層される。
積層体１０は、単数又は複数枚の誘電体層１２とそれらの上に配置される複数枚の内部電極層２０とから構成される内層部１４を有する。内部電極層２０は、第１の端面１０ｅ及び第２の端面１０ｆの各々に引き出される第１の内部電極層２１と、第１の側面１０ｃ及び第２の側面１０ｄの各々に引き出される第２の内部電極層２２とを有し、内層部１４では、複数枚の第１の内部電極層２１及び第２の内部電極層２２が誘電体層１２を介して対向していて、電荷を蓄えるコンデンサの特性を発現させる。
積層体１０は、第１の主面１０ａ側に位置し、第１の主面１０ａと第１の主面１０ａ側の内層部１４の最表面及びその最表面を含む平面との間に位置する複数の誘電体層１２から形成される第１の主面側外層部１６ａを有する。
同様に、積層体１０は、第２の主面１０ｂ側に位置し、第２の主面１０ｂと第２の主面１０ｂ側の内層部１４の最表面及びその最表面を含む平面との間に位置する複数の誘電体層１２から形成される第２の主面側外層部１６ｂを有する。
積層体１０は、第１の側面１０ｃ側に位置し、第１の側面１０ｃと第１の側面１０ｃ側の内層部１４の最表面との間に位置する複数の誘電体層１２から形成される第１の側面側外層部１６ｃを有する。
同様に、積層体１０は、第２の側面１０ｄ側に位置し、第２の側面１０ｄと第２の側面１０ｄ側の内層部１４の最表面との間に位置する複数の誘電体層１２から形成される第２の側面側外層部１６ｄを有する。
積層体１０は、第１の端面１０ｅ側に位置し、第１の主面側外層部１６ａと第１の主面側外層部１６ａとの間に位置し、且つ、第１の端面１０ｅと第１の端面１０ｅ側の内層部１４の最表面との間に位置する複数の誘電体層１２から形成される第１の端面側外層部１６ｅを有する。
積層体１０は、第２の端面１０ｆ側に位置し、第１の主面側外層部１６ａと第１の主面側外層部１６ａとの間に位置し、且つ、第２の端面１０ｆと第２の端面１０ｆ側の内層部１４の最表面との間に位置する複数の誘電体層１２から形成される第２の端面側外層部１６ｆを有する。
積層体１０の寸法は、特に限定されない。
誘電体層１２は、例えば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、又はＣａＺｒＯ３などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１０の特性に応じて、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の誘電体層１２の厚みは、０．４０μｍ以上５．０μｍ以下（例えば０．５９μｍなど）であることが好ましい。積層される誘電体層１２の枚数は、３０枚以上２０００枚以下（例えば、２３４枚など）であることが好ましい。ただし、この誘電体層１２の枚数は、内層部１４を構成する誘電体層１２の枚数並びに第１の主面側外層部１６ａ及び第２の主面側外層部１６ｂを構成する誘電体層１２の枚数の総数である。
積層体１０は、複数の内部電極層２０として、複数の第１の内部電極層２１及び複数の第２の内部電極層２２を有する。複数の第１の内部電極層２１及び複数の第２の内部電極層２２は、積層体１０の積層方向ｘに沿って誘電体層１２を挟んで等間隔に交互に配置されるように埋設されている。
なお、各図中においては、説明を簡単にするため、複数の第１の内部電極層２１は、積層方向ｘに沿って上から下の順に配列された４枚の第１の内部電極層２１ａ、２１ｂ、２１ｃ及び２１ｄを有するものとし、複数の第２の内部電極層２２は積層方向ｘに沿って上から下の順に配列された４枚の第２の内部電極層２２ａ、２２ｂ、２２ｃ及び２２ｄを有するものとした。しかし、これらは例であって、第１の内部電極層２１及び第２の内部電極層２２の枚数は、後述する例その他任意の枚数であってよい。
第１の内部電極層２１は、複数の誘電体層１２の各々の上に配置され、積層体１０の内部に位置している。
以下、第１の内部電極層２１の構成を説明する。ただし、以下の説明においては主に第１の内部電極層２１ａ及びそれに関連する電極層等の構成を例にとるが、第１の内部電極層２１ｂ～２１ｄ及びそれらに関連する電極層等も同様の構成を有する。
図６に示すように、第１の内部電極層２１ａは、積層方向ｘ視で略矩形形状であって、第２の内部電極層２２と対向する第１の対向電極部２３ａと、第１の内部電極層２１の長さ方向ｚに沿って向かって左側に位置し、第１の対向電極部２３ａから積層体１０の第１の端面１０ｅの表面に引き出されて積層体１０から露出する第１の端面側引出電極部２５ａと、第１の内部電極層２１ａの長さ方向ｚに沿って向かって右側に位置し、第１の対向電極部２３ａから積層体１０の第２の端面１０ｆの表面に引き出されて積層体１０から露出する第２の端面側引出電極部２７ａとを有する。したがって、第１の内部電極層２１ａは、積層体１０の第１の側面１０ｃ及び第２の側面１０ｄの表面には露出していない。
更に、第１の内部電極層２１ａにおいて、第１の端面側引出電極部２５ａは、第１の屈曲部２９ａを有し、第２の端面側引出電極部２７ａは、第２の屈曲部２９ｂを有する。
ここで図９の、図４中の領域Ｒ１および領域Ｒ２を示す要部拡大図を適宜参照して、第１の屈曲部２９ａおよび第２の屈曲部２９ｂについて説明する。
第１の屈曲部２９ａにより、第１の端面側引出電極部２５ａは、第２の主面１０ｂに向くように屈曲して配置される。
第２の屈曲部２９ｂにより、第２の端面側引出電極部２７ａは、第２の主面１０ｂに向くように屈曲して配置される。
なお、第１の端面側引出電極部２５ａは、第１の屈曲部２９ａにより、第１の主面１０ａに向くように屈曲して配置されてもよく、第２の端面側引出電極部２７ａは、第２の屈曲部２９ｂにより、第１の主面１０ａに向くように屈曲して配置されてもよい。
従って、３端子型積層セラミックコンデンサ１００が実装基板に実装された場合、積層体１０において、第１の内部電極層２１ａの第１の端面側引出電極部２５ａは、第１の屈曲部２９ａにより、積層方向ｘに直交する平面に対して、積層方向ｘに沿って下向きである、３端子型積層セラミックコンデンサ１００が実装される実装基板の実装面に向かうように屈曲している。
これにより、第１の端面側引出電極部２５ａの端部と第１の外部電極３０ａとの接続点ＣＮは、積層方向ｘにおいて第１の屈曲部２９ａよりも下方にシフトしている。第１の端面側外層部１６ｅ内に位置する他の電極層も同様で、第１の内部電極層２１ｂ～２１ｄの第１の対向電極部２３ｂ～２３ｄと第１の端面１０ｅとを接続する第１の端面側引出電極部２５ｂ～２５ｄは、いずれも第１の屈曲部２９ａを有することで、３端子型積層セラミックコンデンサ１００が実装される実装基板の実装面に向かうように屈曲する。
また、３端子型積層セラミックコンデンサ１００が実装基板に実装された場合、積層体１０において、第１の内部電極層２１ａの第２の端面側引出電極部２７ａは、第２の屈曲部２９ｂにより、積層方向ｘに直交する平面に対して、積層方向ｘに沿って下向きである、３端子型積層セラミックコンデンサ１００が実装される実装基板の実装面に向かうように屈曲している。
これにより、第２の端面側引出電極部２７ａの端部と第２の外部電極３０ｂとの接続点ＣＮは、積層方向ｘにおいて第２の屈曲部２９ｂよりも下方にシフトしている。第２の端面側外層部１６ｆ内に位置する他の電極層も同様で、第１の内部電極層２１ｂ～２１ｄの第１の対向電極部２３ｂ～２３ｄと第２の端面１０ｆとを接続する第２の端面側引出電極部２７ｂ～２７ｄは、いずれも第２の屈曲部２９ｂを有することで、３端子型積層セラミックコンデンサ１００が実装される実装基板の実装面に向かうように屈曲する。
これにより、第１の屈曲部２９ａおよび第２の屈曲部２９ｂにより形成される、コンデンサの実装基板の実装面側に向かって傾斜して形成される第１の端面側引出電極部２５ａ及び第２の端面側引出電極部２７ａの全長を最大にして、第１の内部電極層２１ａ～２１ｄから実装基板までの電流経路を最短距離で形成して、３端子型積層セラミックコンデンサ１００における低ＥＳＬ特性を向上させることが可能となる。
さらに、第１の内部電極層２１ａ～２１ｄの有する第１の屈曲部２９ａは、第１の端面１０ｅと第１の端面１０ｅ側の内層部１４の最表面との間の長さ方向ｚの寸法の１／２の位置よりも内層部１４側に位置する。
また、第１の内部電極層２１ａ～２１ｄの有する第２の屈曲部２９ｂは、第２の端面１０ｆと第２の端面１０ｆ側の内層部１４の最表面との間の長さ方向ｚの寸法の１／２の位置よりも内層部１４側に位置する。
これにより、第１の端面側引出電極部２５ａ～２５ｄ及び第２の端面側引出電極部２７ａ～２７ｄを早い段階で屈曲させて、実装基板の実装面により近い位置までこれら引出電極部を引き出して、本発明の上記効果を奏しやすくなる。
したがって、図１０に示すように、第１の屈曲部２９ａは、第１の端面側引出電極部２５ａ～２５ｄ上及び第２の屈曲部２９ｂは、第２の端面側引出電極部２７ａ～２７ｄ上の境界Ｌａ及びＬｂのように、上記の条件を満たす限り、第１の端面側引出電極部２５ａ～２５ｄ上及び第２の端面側引出電極部２７ａ～２７ｄ上の任意の位置にそれぞれ形成されるものであってもよい。
更に、積層体１０において、隣り合う一対の第１の内部電極層２１及びそれらの層間に位置する第２の内部電極層２２に並びにそれらの層間に位置する誘電体層１２の間には、以下の関係を有する。
すなわち、第１の端面１０ｅと第１の端面１０ｅ側の内層部１４の最表面と間の長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層２１との間に位置する誘電体層１２の厚みをＡ１とし、第２の端面１０ｆと第２の端面１０ｆ側の内層部１４の最表面と間の長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層２１との間に位置する誘電体層の厚みをＡ２とし、内層部１４の中央部に位置する積層方向ｘで隣り合う第１の内部電極層２１および第２の内部電極層２２との間に位置する誘電体層１２の厚みをＢとし、内層部１４の中央部に位置する積層方向ｘで隣り合う第１の内部電極層２１または第２の内部電極層２２の厚みをＣとしたとき、Ａ１＞２×Ｂ＋Ｃ、Ａ２＞２×Ｂ＋Ｃの関係にある。
これにより、積層体１０においては、第１の端面側外層部１６ｅ内に配置された第１の端面側引出電極部２５ａ～２５ｄ及び第２の端面側外層部１６ｆ内に配置された第２の端面側引出電極部２７ａ～２７ｄを、実装基板の実装面側に向かって内層部１４から大きな屈曲角をもって傾斜させることができ、本発明の上記効果をより容易に得ることが可能となる。
（Ａ１の測定方法）
第１の端面側外層部１６ｅの長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層２１との間に位置する誘電体層１２の厚みをＡ１としたとき、Ａ１は、以下に示す方法により測定される。
すなわち、まず、３端子型積層セラミックコンデンサ１００の断面を露出させる。具体的には、３端子型積層セラミックコンデンサ１００の１／２Ｗの位置となるまで研磨を行い、第１の側面１０ｃまたは第２の側面１０ｄと略平行になるように研磨し、ＬＴ断面を露出させる。次に、研磨断面における第１の端面側外層部１６ｅの長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層２１との間に位置する誘電体層１２の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定する。このとき、第１の端面側外層部１６ｅの隣り合う第１の内部電極層２１との間に位置する誘電体層１２の最も第１の主面１０ａ側もしくは最も第２の主面１０ｂ側から連続する計１０層の誘電体層１２の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサ１００のＡ１の寸法とする。
（Ａ２の測定方法）
第２の端面側外層部１６ｆの長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層２１との間に位置する誘電体層１２の厚みをＡ２としたとき、Ａ２は、以下に示す方法により測定される。
すなわち、まず、３端子型積層セラミックコンデンサ１００の断面を露出させる。具体的には、３端子型積層セラミックコンデンサ１００の１／２Ｗの位置となるまで、研磨を行い第１の側面１０ｃまたは第２の側面１０ｄと略平行になるように研磨し、ＬＴ断面を露出させる。次に、研磨断面における第２の端面側外層部１６ｆの長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層２１との間に位置する誘電体層１２の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定する。このとき、第２の端面側外層部１６ｆの隣り合う第１の内部電極層２１との間に位置する誘電体層１２の最も第１の主面１０ａ側もしくは最も第２の主面１０ｂ側から連続する計１０層の誘電体層１２の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサ１００のＡ２の寸法とする。
（Ｂの測定方法）
内層部１４の中央部に位置する積層方向ｘで隣り合う第１の内部電極層２１および第２の内部電極層２２との間に位置する誘電体層１２の厚みをＢとしたとき、Ｂは、以下に示す方法により測定される。
すなわち、まず、３端子型積層セラミックコンデンサ１００の断面を露出させる。具体的には、３端子型積層セラミックコンデンサ１００の１／２Ｗの位置となるまで、研磨を行い第１の側面１０ｃまたは第２の側面１０ｄと略平行になるように研磨し、ＬＴ断面を露出させる。次に、研磨断面における内層部１４の中央部において、積層方向ｘで隣り合う第１の内部電極層２１と第２の内部電極層２２との間に位置する誘電体層１２の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定する。この時、内層部１４の中央部に位置する積層方向ｘで隣り合う第１の内部電極層２１および第２の内部電極層２２との間に位置する誘電体層１２の連続する計１０層の誘電体層１２の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサのＢの寸法とする。
（Ｃの測定方法）
内層部の中央部に位置する積層方向で隣り合う第１の内部電極層または第２の内部電極層の厚みをＣとしたとき、Ｃは、以下に示す方法により測定される。
すなわち、まず、３端子型積層セラミックコンデンサ１００の断面を露出させる。具体的には、３端子型積層セラミックコンデンサ１００の１／２Ｗの位置となるまで、研磨を行い第１の側面１０ｃまたは第２の側面１０ｄと略平行になるように研磨し、ＬＴ断面を露出させる。次に、研磨断面における内層部１４の中央部において、積層方向ｘで隣り合う第１の内部電極層２１または第２の内部電極層２２の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定する。この時、第１の内部電極層２１または第２の内部電極層２２の隣り合う計１０層の内部電極層の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサ１００のＣの寸法とする。
なお、第１の内部電極層２１の各々が有する第１の屈曲部２９ａおよび第２の屈曲部２９ｂは、すべて同じ向きに屈曲するものとして説明を行ったが、本発明の屈曲部は、第１の内部電極層２１を構成する一部の電極層については、異なる方向に屈曲する構成であってもよい。
また、上記の説明においては、第１の屈曲部２９ａおよび第２の屈曲部２９ｂは、単一の屈曲点を有するものとして説明したが、本発明の屈曲点は複数の屈曲点から構成されるものでもよい。更に、この場合において、途中で（第１及び又は第２の）端面側引出電極部の向きが変わるように屈曲部が配置されていてもよい。
さらに、上記の説明においては、第１の屈曲部２９ａおよび第２の屈曲部２９ｂの角度は、第１の側面１０ｃ又は第２の側面１０ｄに平行な断面（ＬＴ断面）で見た際に、第１の主面１０ａおよび第２の主面１０ｂのうちのいずれか一方に近づくにつれて大きくなるものであってもよいし、小さくなるものであってもよい。
なお、上記厚みＡ１、Ｂ及びＣの条件を満たしながら、第１の側面１０ｃ又は第２の側面１０ｄに平行な断面（ＬＴ断面）で見た際に、積層体１０の有する複数の第１の屈曲部２９ａの角度は、第２の主面１０ｂに近い側に位置する第１の屈曲部２９ａのほうが、より大きくなるように変化してもよいし、小さくなるように変化してもよい。
これにより、積層体１０において、第１の端面側外層部１６ｅ内に配置された第１の端面側引出電極部２５ａ～２５ｄは、内層部１４から放射状に広がるように配置され、それらの相互間隔は内層部１４内に配置された第１の対向電極部２３ａ～２３ｄの相互間隔よりも大きくなる。
上記厚みＡ２、Ｂ及びＣの条件を満たしながら、第１の側面１０ｃ又は第２の側面１０ｄに平行な断面（ＬＴ断面）で見た際に、上記厚みＡ２が第２の端面側引出電極部２７ａ～２７ｄで同一である場合は、積層体１０の有する複数の第２の屈曲部２９ｂの角度は、第２の主面１０ｂに近い側に位置する第２の屈曲部２９ｂのほうが、より大きくなるように変化してもよりし、小さくなるように変化してもよい。
これにより、積層体１０において、第２の端面側外層部１６ｆ内に配置された第２の端面側引出電極部２７ａ～２７ｄは、内層部１４から放射状に広がるように配置され、それらの相互間隔は内層部１４内に配置された第１の対向電極部２３ａ～２３ｄの相互間隔よりも大きくなる。
第１の屈曲部２９ａによる第１の対向電極部２３ａ～２３ｄと、第１の端面側引出電極部２５ａ～２５ｄとのなす角度は、０．１°以上４０．０°以下であることが好ましい。
第２の屈曲部２９ｂによる第１の対向電極部２３ａ～２３ｄと、第２の端面側引出電極部２７ａ～２７ｄとのなす角度は、０．１°以上４０．０°以下であることが好ましい。
なお、第１の屈曲部２９ａ、積層方向ｘ視においては、図８に示すように、交差する第１の対向電極部２３ａ及び第１の端面側引出電極部２５ａにより形成される一対の稜線部ＫＬとして現れる。
また、第２の屈曲部２９ｂ、積層方向ｘ視においては、図８に示すように、交差する第１の対向電極部２３ａ及び第２の端面側引出電極部２７ａにより形成される一対の稜線部ＫＬとして現れる。
次に、第１の内部電極層２１ａの第１の対向電極部２３ａの形状は、特に限定されないが、図６に示すように、積層方向ｘ視で矩形状であることが好ましい。もっとも、積層方向ｘ視でコーナー部が丸められていたり、コーナー部が積層方向ｘ視で斜めに形成されたりしてよい（テーパー状）。また、長さ方向に沿っていずれかの方向に向かうにつれて傾斜がついている積層方向ｘ視でテーパー状であってもよい。
第１の内部電極層２１ａの第１の端面側引出電極部２５ａ及び第２の端面側引出電極部２７ａの形状は、特に限定されないが、図６に示すように、積層方向ｘ視で矩形状であることが好ましい。もっとも、積層方向ｘ視でコーナー部が丸められていたり、コーナー部が積層方向ｘ視で斜めに形成したりしてよい（テーパー状）。また、長さ方向に沿っていずれかの方向に向かうにつれて傾斜がついている積層方向ｘ視テーパー状であってもよい。
更に、第１の内部電極層２１ａにおいて、第１の対向電極部２３ａと第１の端面側引出電極部２５ａ及び第２の端面側引出電極部２７ａとは、同一幅で形成されていてもよく、いずれか一方の幅が狭く形成されていてもよい。
次に、第２の内部電極層２２の構成を説明する。図７に示すように、第２の内部電極層２２は、積層方向ｘ視で略十字形状、長さ方向ｚ及び幅方向ｙ視で平板形状であり、第２の内部電極層２２ａを例にとり、第１の内部電極層２１の第１の対向電極部２３ａと対向する第２の対向電極部２２ａ１、第２の対向電極部２４ａら平行に積層体１０の第１の側面１０ｃの表面に引き出される第１の側面側引出電極部２６ａ、及び第２の対向電極部２４ａから平行に積層体１０の第２の側面１０ｄの表面に引き出される第２の側面側引出電極部２８ａを備える。
具体的には、第２の対向電極部２４ａは積層方向ｘ視で矩形上であり、第１の側面側引出電極部２６ａは、第２の対向電極部２４ａの、第１の側面１０ｃ寄りの辺に一致する境界Ｂｃから引き出され、積層体１０の第１の側面１０ｃの表面に露出する。第２の側面側引出電極部２８ａは、第２の対向電極部２４ａの、第２の側面１０ｄ寄りの辺に一致する境界Ｂｄから引き出され、積層体１０の第２の側面１０ｄの表面に露出している。したがって、第２の内部電極層２２は、積層体１０の第１の端面１０ｅの表面及び第２の端面１０ｆの表面には露出していない。
なお、第２の内部電極層２２ａにおける第２の対向電極部２４ａの４つのコーナー部は、図７においては面取りされていないものとして示したが、面取りをした形状としてもよい。これにより、第２の対向電極部２４ａのコーナー部が、第１の内部電極層２１の第１の対向電極部２３ａのような第１の内部電極層の有する対向電極部のコーナー部と重なることを避けて、電界集中を抑制することができる。その結果、電界集中により発生しうるセラミックコンデンサの絶縁破壊を抑制することができる。
第２の内部電極層２２ａの第２の対向電極部２４ａの形状は、特に限定されないが積層方向ｘ視で矩形状であることが好ましい。もっとも、積層方向ｘ視でコーナー部が丸められていたり、コーナー部が積層方向ｘ視で斜めに形成されたりしてよい（テーパー状）。また、長さ方向に沿っていずれかの方向に向かうにつれて傾斜がついている積層方向ｘ視テーパー状であってもよい。
第２の内部電極層２２ａの第１の端面側引出電極部２５ａ及び第２の側面側引出電極部２８ａの形状は、特に限定されないが、図７に示すように、積層方向ｘ視で矩形状であることが好ましい。もっとも、積層方向ｘ視でコーナー部が丸められていたり、コーナー部が積層方向ｘ視で斜めに形成したりしてよい（テーパー状）。また、長さ方向に沿っていずれかの方向に向かうにつれて傾斜がついている積層方向ｘ視テーパー状であってもよい。
第２の内部電極層２２において、第２の対向電極部２４ａと、第１の端面側引出電極部２５ａ及び第２の側面側引出電極部２８ａとは、同一幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
第２の内部電極層２２を構成する第２の内部電極層２２ｂ、２２ｃ及び２２ｄも第２の内部電極層２２ａと同様の構成を有する。すなわち、第２の内部電極層２２ｂ、２２ｃ及び２２ｄは、第１の内部電極層２１と対向する第２の対向電極部２４ｂ、２４ｃ及び２４ｄをそれぞれ有する。また、第２の内部電極層２２ｂ、２２ｃ及び２２ｄは、第２の対向電極部２４ｂ、２４ｃ及び２４ｄから積層体１０の第１の端面１０ｅまで面一で達する第１の側面側引出電極部２６ｂ、２６ｃ及び２６ｄをそれぞれ有する。また、第２の内部電極層２２ｂ、２２ｃ及び２２ｄは、第２の対向電極部２４ｂ、２４ｃ及び２４ｄから積層体の第２の端面１０ｆまで面一で達する第２の側面側引出電極部２８ｂ、２８ｃ及び２８ｄをそれぞれ有する。
第１の内部電極層２１及び第２の内部電極層２２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
第１の内部電極層２１の厚みは、特に限定されないが、例えば、０．４μｍ以上５．０μｍ以下程度であることが好ましい。第２の内部電極層２２の厚みは、特に限定されないが、例えば、０．４μｍ以上５．０μｍ以下程度であることが好ましい。
第１の内部電極層２１及び第２の内部電極層２２の枚数は、特に限定されないが、合わせて３０枚以上２０００枚以下であることが好ましい。
第１の内部電極層２１と第２の内部電極層２２は、誘電体層１２を介して、交互に積層されていてもよく、第１の内部電極層２１が配置された誘電体層１２が複数枚積層されたのちに、第２の内部電極層２２が配置された誘電体層１２が積層されていてもよい。このように、３端子型積層セラミックコンデンサ１００において実現したい容量値に応じて、第１の内部電極層２１と第２の内部電極層２２の積層パターンを変更することができる。
積層体１０の、第１の側面１０ｃ及び第２の側面１０ｄ並びに第１の端面１０ｅ側及び第２の端面１０ｆ側には、図１から図３に示されるように、外部電極３０が配置される。
外部電極３０は、３端子型積層セラミックコンデンサ１００においては、独立した４つの電極である、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃ及び第４の外部電極３０ｄを有するものとして構成される。
第１の外部電極３０ａは、第１の内部電極層２１に電気的に接続され、第１の端面１０ｅの表面に配置されている。また、第１の外部電極３０ａは、積層体１０の第１の端面１０ｅから積層体１０の輪郭に沿って延伸して第１の主面１０ａの一部及び第２の主面１０ｂの一部、並びに第１の側面１０ｃの一部及び第２の側面１０ｄの一部にも配置される。この場合、第１の外部電極３０ａは、第１の内部電極層２１ａ～２１ｄの第１の端面側引出電極部２５ａ～２５ｄと電気的に接続される。
第２の外部電極３０ｂは、第１の内部電極層２１に電気的に接続され、第２の端面１０ｆの表面に配置されている。また、第２の外部電極３０ｂは、積層体１０の第１の端面１０ｅから積層体１０の輪郭に沿って延伸して第１の主面１０ａの一部及び第２の主面１０ｂの一部、並びに第１の側面１０ｃの一部及び第２の側面１０ｄの一部にも配置される。この場合、第２の外部電極３０ｂは、第１の内部電極層２１ａ～２１ｄの第２の端面側引出電極部２７ａ～２７ｄと電気的に接続される。
第３の外部電極３０ｃは、第２の内部電極層２２に電気的に接続され、第１の側面１０ｃの表面に配置されている。また、第３の外部電極３０ｃは、積層体１０の第１の側面１０ｃから積層体１０の輪郭に沿って延伸して第１の主面１０ａの一部及び第２の主面１０ｂの一部にも配置される。この場合、第３の外部電極３０ｃは、第２の内部電極層２２ａ～２２ｄの第１の側面側引出電極部２６ａ～２６ｄと電気的に接続される。
第４の外部電極３０ｄは、第２の内部電極層２２に電気的に接続され、第２の側面１０ｄの表面に配置されている。また、第４の外部電極３０ｄは、積層体１０の第２の側面１０ｄから積層体１０の輪郭に沿って延伸して第１の主面１０ａの一部及び第２の主面１０ｂの一部にも配置される。この場合、第４の外部電極３０ｄは、第２の内部電極層２２ａ～２２ｄの第２の側面側引出電極部２８ａ～２８ｄと電気的に接続される。
積層体１０内においては、上述したように、内層部１４として、第１の内部電極層２１の第１の対向電極部２３ａ～２３ｄと第２の内部電極層２２の第２の対向電極部２４ａ～２４ｄとが誘電体層１２を介してそれぞれ対向している。これにより、積層体１０は、第１の内部電極層２１が接続された第１の外部電極３０ａ及び第２の外部電極３０ｂと第２の内部電極層２２が接続された第３の外部電極３０ｃ及び第４の外部電極３０ｄとの間に電荷を蓄えるコンデンサの本体部分として機能する。
外部電極３０は、その内部構成の例として、少なくとも、金属成分及びセラミック成分を含む下地電極層３２と、めっき層３４とを含む。めっき層３４は、下地電極層３２の表面に配置される下層めっき層３６とを含む。更に、外部電極３０のめっき層３４は、本実施の形態のように、下層めっき層３６の表面に配置される上層めっき層３８を含むことが好ましい。
下地電極層３２は、第１の外部電極３０ａにおける第１の下地電極層３２ａ、第２の外部電極３０ｂにおける第２の下地電極層３２ｂ、第３の外部電極３０ｃにおける第３の下地電極層３２ｃ、第４の外部電極３０ｄにおける第４の下地電極層３２ｄを含む。
下地電極層３２は、焼き付け層、導電性樹脂層、薄膜層から選ばれる少なくとも１つを含むことが好ましい。以下、下地電極層３２は焼き付け層であるとした場合を説明する。
焼き付け層は、ガラス成分及び金属を含む導電性ペーストを積層体１０に塗布して焼き付けたものである。焼き付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼き付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
焼き付け層は、積層体１０の基となる、第１の内部電極層２１及び第２の内部電極層２２並びに誘電体層１２を有する積層チップと、当該積層チップに塗布した導電性ペーストとを同時焼成することで得るようにしてもよい。また、焼き付け層は、積層チップを焼成して積層体１０を得た後に、当該積層体１０に導電性ペーストを塗布して焼き付けることで得るようにしてもよい。なお、積層チップと当該積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりに誘電体材料を添加したものを用いることが好ましい。
焼き付け層は、単数層であってもよいし、複数層であってもよい。
第１の端面１０ｅに位置する第１の外部電極３０ａとして焼き付け層を構成した場合、積層方向ｘの中央部における長さ方向ｚの厚みは、例えば、３μｍ以上７０μｍ以下程度であることが好ましい。
第２の端面１０ｆに位置する第２の外部電極３０ｂとして焼き付け層を構成した場合、積層方向ｘの中央部における長さ方向ｚの厚みは、例えば、３μｍ以上７０μｍ以下程度であることが好ましい。
更に、第１の主面１０ａの一部及び第２の主面１０ｂの一部に位置する第１の外部電極３０ａの一部として焼き付け層を構成した場合、長さ方向ｚの中央部における積層方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
更に、第１の主面１０ａの一部及び第２の主面１０ｂの一部に位置する第２の外部電極３０ｂの一部として焼き付け層を構成した場合、長さ方向ｚの中央部における積層方向ｘの厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
次に、下地電極層３２は導電性樹脂層であるとした場合を説明する。
下地電極層３２として導電性樹脂層を用いる場合、導電性樹脂層は、既に設けた焼き付け層を更に覆うように配置されるものとしてもよい。また、焼き付け層を設けずに積層体１０上に直接配置されるものとしてもよい。この場合において、導電性樹脂層は、焼き付け層上を完全に覆っていてもよいし、焼き付け層の一部を覆っていてもよい。
導電性樹脂層の材料は、例えば、導電性粒子と熱硬化性樹脂を含む。導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、３端子型積層セラミックコンデンサ１００に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層は緩衝層として機能し、３端子型積層セラミックコンデンサ１００におけるクラックの発生を抑制することができる。
一方、導電性樹脂層に含まれる導電性粒子は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラー同士が接触することにより、導電性樹脂層内部に通電経路を形成する。
導電性樹脂層に含まれる導電性粒子としては金属粒子を使用することができる。更に、金属粒子に好適な金属としては、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ、またはそれらの全部又は一部を含む合金を使用することができる。
更に、導電性粒子としては、金属粒子の表面をＡｇによりコーティングしたものを使用することもできる。この場合においては、金属としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらを含む合金を用いることが好ましい。導電性粒子として金属にＡｇをコーティングしたものを用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、且つ貴金属であるため酸化せず耐候性が高いためである。また、上記のＡｇの特性を保ちつつ、母材の金属をより安価なものにすることが可能になるためである。
更に、導電性樹脂層に含まれる金属としては、Ｃｕ、Ｎｉに酸化防止処理を施したものを使用することもできる。
更に、導電性樹脂層に含まれる金属としては、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングものものを使用する際には、母材である金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。
次に、導電性樹脂層に含まれる金属粉の外形は、球形状、扁平状などのものを用いることができるが、球形状の金属粉と扁平状の金属粉とを混合して用いるのが好ましい。
次に、導電性樹脂層に好適な樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
更に、導電性樹脂層は、熱硬化性樹脂とともに硬化剤を含んでいることが好ましい。硬化剤としては、ベースである熱硬化性樹脂としてエポキシ樹脂を用いる場合は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。
更に、導電性樹脂層は、単数層で形成されていてもよいし、複数層で形成されていてもよい。
更に、導電性樹脂層の厚みは、最も厚い部分が１０μｍ以上１５０μｍ以下の範囲にあることが好ましい。
次に、下地電極層３２は薄膜層であるとした場合を説明する。
下地電極層３２を薄膜層で設ける場合、薄膜層は、金属粒子の堆積による平均厚み１μｍ以下の層として形成する。また、薄膜層の作成は、スパッタ法又は蒸着法等の薄膜形成法による。
次に、めっき層３４について説明する。
めっき層３４は、下層めっき層３６と、下層めっき層３６の表面に配置される上層めっき層３８とを含む。
めっき層３４は、第１の下地電極層３２ａの表面に配置される第１のめっき層３４ａと、第２の下地電極層３２ｂの表面に配置される第２のめっき層３４ｂと、第３の下地電極層３２ｃの表面に配置される第３のめっき層３４ｃと、第４の下地電極層３２ｄの表面に配置される第４のめっき層３４ｄと、を含む。
下層めっき層３６は、第１の外部電極３０ａにおける第１の下層めっき層３６ａ、第２の外部電極３０ｂにおける第２の下層めっき層３６ｂ、第３の外部電極３０ｃにおける第３の下層めっき層３６３２ｃ、第４の外部電極３０ｄにおける第４の下層めっき層３６ｄを含む。
また、上層めっき層３８は、第１の外部電極３０ａにおける第１の上層めっき層３８ａ、第２の外部電極３０ｂにおける第２の上層めっき層３８ｂ、第３の外部電極３０ｃにおける第３の上層めっき層３８ｃ、第４の外部電極３０ｄにおける第４の上層めっき層３８ｄを含む。
下層めっき層３６及び上層めっき層３８は、いずれも共通の構成を有していてもよく、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つの金属を含んでいればよい。好ましくは、下層めっき層３６はＮｉめっき層として形成され、上層めっき層３８はＳｎめっき層として形成される。
Ｎｉめっき層は、３端子型積層セラミックコンデンサ１００を実装基板上に実装する際に下地電極層３２がはんだによって侵食されることを抑制することができる。また、Ｓｎめっき層は、３端子型積層セラミックコンデンサ１００を実装基板上に実装する際の半田の濡れ性を向上させ、容易に実装することができる。
下層めっき層３６及び上層めっき層３８の各々に関し、一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。
なお、下地電極層３２を設けずにめっき層だけで外部電極３０を形成してもよい。
以下、図示はしていないが、下地電極層３２を設けずにめっき層を設ける構造について説明する。
第１の外部電極３０ａおよび第２の外部電極３０ｂのそれぞれは、下地電極層が設けられず、めっき層が積層体１０の表面に直接形成されていてもよい。すなわち、３端子型積層セラミックコンデンサ１００は、第１の内部電極層２１または第２の内部電極層２２に電気的に接続されるめっき層を含む構造であってもよい。
このような構造を得る場合、前処理として積層体１０の表面に触媒を配設した後で、めっき層が形成されてもよい。
なお、下地電極層を設けずに積層体上に直接めっき層を形成する場合は、下地電極層の厚みを削減した分を低背化すなわち薄型化または、積層体厚みすなわち内層部の厚みに転化できるため、積層体１０の厚みの設計自由度を向上することができる。
めっき層は、積層体１０の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。下層めっき電極および上層めっき電極はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
さらに、下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
また、例えば、第１の内部電極層２１および第２の内部電極層２２がＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極３０ａおよび第２の外部電極３０ｂはそれぞれ、下層めっき電極のみで構成されてもよい。めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
ここで、下地電極層３２を設けずにめっき層だけで外部電極３０を形成する場合、下地電極層３２を設けずに配置するめっき層の１層あたりの厚みは、１．０μｍ以上１５．０μｍ以下であることが好ましい。
さらに、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
なお、外部電極３０は、下地電極層３２を設けずに下層めっき層３６及び上層めっき層３８だけで形成するようにしてもよい。すなわち、外部電極３０を構成する第１の外部電極３０ａないし第４の外部電極３０ｄの全部又は一部は、下地電極層３２を設けずに、下層めっき層３６及び上層めっき層３８を積層体１０の表面に直接形成した構成とすることができる。この場合、３端子型積層セラミックコンデンサ１００は、第１の内部電極層２１及び第２の内部電極層２２に直接電気的に接続される下層めっき層３６と、下層めっき層３６上に配置された上層めっき層３８を含む構造となる。
なお、この構造においては、下層めっき層３６及び上層めっき層３８はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。下層めっき層３６は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき層３８は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
また、例えば、第１の内部電極層２１及び第２の内部電極層２２がＮｉを用いて形成される場合、下層めっき層３６は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。更に、上層めっき層３８は必要に応じて形成されればよく、第１の外部電極ないし第４の外部電極はそれぞれ、下層めっき層３６のみで構成されてもよい。
更に、外部電極３０は、本実施の形態のように、上層めっき層３８を最外層としてもよいし、上層めっき層３８の表面にさらに他のめっき電極を形成してもよい。
下地電極層３２を設けずに配置する下層めっき層３６及び上層めっき層３８の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
更に、下層めっき層３６及び上層めっき層３８の各々は、組成としてガラスを含まないことが好ましい。また、下層めっき層３６及び上層めっき層３８の各々の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
積層体１０、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む３端子型積層セラミックコンデンサ１００の長さ方向ｚの寸法をＬ寸法とし、積層体１０、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む３端子型積層セラミックコンデンサ１００の積層方向ｘの寸法をＴ寸法とし、積層体１０、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む３端子型積層セラミックコンデンサ１００の幅方向ｙの寸法をＷ寸法とする。
３端子型積層セラミックコンデンサ１００の寸法は、長さ方向ｚのＬ寸法が１．００ｍｍ以上１．２０ｍｍ以下、幅方向ｙのＷ寸法が０．５０ｍｍ以上０．７０ｍｍ以下、積層方向ｘのＴ寸法が０．３０ｍｍ以上０．３９ｍｍ以下である。また、３端子型積層セラミックコンデンサ１００の寸法は、マイクロスコープにより測定することができる。
ここで、図２１において、従来例の３端子型積層セラミックコンデンサ１を示す。
従来の３端子型積層セラミックコンデンサは、積層体２と、その両端面に外部電極３ａ，３ｂと、両側面に外部電極３ｃ，３ｄと、を有する。そして、積層体２の内部には、誘電体層４を介して、両端面に露出される複数の第１の内部電極層５と両側面に露出される第２の内部電極層６とが交互に積層されて配置される。
第１の内部電極層５の第１の端面側引出電極５ａが第１の端面２ａにまっすぐに引き出され、第２の端面側引出電極５ｂが第２の端面２ｂにまっすぐに引き出される構造である。
この場合、第１の内部電極層５と第２の内部電極層６とが対向する領域である内層部７から図示しない実装基板までの電流経路は、内層部７から第１の端面側引出電極５ａが第１の端面２ａにおける外部電極３ａと接続する接続点ｃｎまでの距離と、接続点ｃｎから図示しない実装基板上の導体ランドまでの距離との総和となる。
これに対し、図９（ａ）に示すように、本発明の第１の実施の形態の３端子型積層セラミックコンデンサ１００の場合の電流経路は、内層部１４から図示しない実装基板までの電流経路は、第１の屈曲部２９ａから図示しない実装基板上の導体ランドに向かって傾斜した第１の端面側引出電極部２５ａの第１の外部電極３０ａとの接続点までの距離と、接続点ＣＮから図示しない実装基板上の導体ランドまでの距離との総和となる。同様に、図９（ｂ）に示すように、本発明の第１の実施の形態の３端子型積層セラミックコンデンサ１００の場合の電流経路は、内層部１４から図示しない実装基板までの電流経路は、第２の屈曲部２９ｂから図示しない実装基板上の導体ランドに向かって傾斜した第２の端面側引出電極部２７ａの第２の外部電極３０ｂとの接続点までの距離と、接続点ＣＮから図示しない実装基板上の導体ランドまでの距離との総和となる。
従って、本発明の第１の実施の形態は、従来例より電流経路をより短くとることができる。
このように、図１に示す３端子型積層セラミックコンデンサ１００は、第１の内部電極層２１ａ～２１ｄにおいて、第１の端面側引出電極部２５ａ～２５ｄが、第１の屈曲部２９ａを有し、第２の端面側引出電極部２７ａ～２７ｄが、第２の屈曲部２９ｂを有し、第１の屈曲部２９ａにより、第１の端面側引出電極部２５ａ～２５ｄの一部または全部が、第１の主面１０ａまたは第２の主面１０ｂのいずれか一方に向くように配置され、第２の屈曲部２９ｂにより、第２の端面側引出電極部２７ａ～２７ｄの一部または全部が、第１の主面１０ａまたは第２の主面１０ｂのいずれか一方に向くように配置されることにより、第１の内部電極層２１ａ～２１ｄから実装基板までの電流経路を、従来例より短くとることができる。
これにより、３端子型積層セラミックコンデンサ１００における低ＥＳＬ特性を向上させることが可能となる。
上述してきたように、本実施の形態にかかる３端子型積層セラミックコンデンサ１００は、第１の内部電極層２１ａにおいて、第１の端面側引出電極部２５ａは、第１の屈曲部２９ａを有し、第２の端面側引出電極部２７ａは、第２の屈曲部２９ｂを有する。
そして、第１の屈曲部２９ａにより、第１の端面側引出電極部２５ａは、第２の主面１０ｂに向くように屈曲して配置され、第２の屈曲部２９ｂにより、第２の端面側引出電極部２７ａは、第２の主面１０ｂに向くように屈曲して配置される。
従って、第１の屈曲部２９ａおよび第２の屈曲部２９ｂは、図１１に示すように、第１の内部電極層２１において、第１の対向電極部２３ａ～２３ｄと、第１の端面側引出電極部２５ａ～２５ｄ及び第２の端面側引出電極部２７ａ～２７ｄとで同一且つ等間隔に配置されたものであってもよい。この場合、上記所期の効果に加えて、第１の端面側引出電極部２５ａ～２５ｄ及び第２の端面側引出電極部２７ａ～２７ｄの間隔が均等となり、品質のばらつきを抑えて、安定した低ＥＳＬ特性を得ることが可能となる。
また、第１の屈曲部２９ａおよび第２の屈曲部２９ｂは、図１２に示すように、第１の内部電極層２１において、第１の端面側引出電極部２５ａ～２５ｄ及び第２の端面側引出電極部２７ａ～２７ｄの相互間隔は、第１の対向電極部２３ａ～２３ｄの相互間隔よりも小さいものであってもよい。この場合、上記所期の効果に加えて、第１の端面側引出電極部２５ａ～２５ｄの各々と第１の外部電極３０ａとの接続点、及び第２の端面側引出電極部２７ａ～２７ｄの各々と第１の外部電極３０ａとの接続点を実装面により近接した位置に配置させて、内層部１４と実装面との間の電流経路を更に短くして、低ＥＳＬ特性を更に向上させることが可能となる。
ｂ．３端子型積層セラミックコンデンサの実装構造
続いて、本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの実装構造について、図１３及び１４を参照して説明する。
本実施の形態の３端子型積層セラミックコンデンサの実装構造５００は、図１３および図１４に示すように、第１の実施の形態に係る３端子型積層セラミックコンデンサ１００と実装基板５０とを含む。実装基板５０は、基板のコア材５１及び導体ランド５２を含む。基板のコア材５１は、例えば、ガラス布（クロス）とガラス不織布を混ぜ合わせた基材にエポキシ樹脂やポリイミド樹脂を含侵させた材料からなる基板、又はセラミックスとガラスを混合したシートを焼き付けて製造するセラミックス基板により構成される。なお、基板のコア材５１は、単層からなる基板であっても、複数層を積層してなる基板として構成されていてもよい。
基板のコア材５１の厚みは特に限定されないが、例えば、２００μｍ以上８００μｍ以下とすることが好ましい。
基板のコア材５１の一方の主面は、導体ランド５２が配設されるとともに３端子型積層セラミックコンデンサ１００の実装面となる基板側実装面５１ａを構成する。
導体ランド５２は、第１の導体ランド５２ａ、第２の導体ランド５２ｂ、第３の導体ランド５２ｃ、及び第４の導体ランド５２ｄを含む。
第１の導体ランド５２ａは、接合材によって３端子型積層セラミックコンデンサ１００の第１の外部電極３０ａと電気的に接続されるとともに機械的に接合される部位である。第２の導体ランド５２ｂは、接合材によって３端子型積層セラミックコンデンサ１００の第２の外部電極３０ｂと電気的に接続されるとともに機械的に接合される部位である。第３の導体ランド５２ｃは、接合材によって３端子型積層セラミックコンデンサ１００の第３の外部電極３０ｃと電気的に接続されるとともに機械的に接合される部位である。第４の導体ランド５２ｄは、接合材によって３端子型積層セラミックコンデンサ１００の第４の外部電極３０ｄと電気的に接続されるとともに機械的に接合される部位である。
なお、導体ランド５２は、基板のコア材５１の基板側実装面５１ａの反対側の主面に設けるようにしてもよい。
導体ランド５２の材質は特に限定されないが、例えば、銅、金、パラジウム、白金などの金属を用いることができる。また、導体ランド５２の厚み、すなわち積層方向ｘにおける寸法は、特に限定されないが、例えば、２０μｍ以上２００μｍ以下とすることが好ましい。接合材は、例えば、高耐熱用エポキシ系接着剤を用いることができる。
なお、上記の説明において、実装基板５０は本発明の実装基板に相当する。基板のコア材５１は本発明の基板のコア材に相当する。基板側実装面５１ａは本発明の実装面に相当する。複数の導体ランド５２は本発明の複数の接続導体に相当する。ただし、本発明の接続導体は、いわゆるランドのほか、積層セラミックコンデンサと実装基板との間に設けられて両者を電気的に接続可能な導体であれば、その他の用途、機能、形状、名称等によって限定されるものではない。
図１３および図１４に示す３端子型積層セラミックコンデンサの実装構造５００は、３端子型積層セラミックコンデンサ１００の第２の主面１０ｂを基板側実装面５１ａに相対させるように実装基板５０に実装させる。これにより、第１の端面１０ｅ及び第２の端面１０ｆから引き出される第１の端面側引出電極部２５ａ～２５ｄ及び第２の端面側引出電極部２７ａ～２７ｄと実装基板５０の基板側実装面５１ａまでとの距離が最短となった状態で、３端子型積層セラミックコンデンサ１００と実装基板５０との電気的接続が実現される。
従って、図１３および図１４に示す３端子型積層セラミックコンデンサの実装構造５００は、上記した本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサ１００の種々の作用をそのまま反映して、３端子型積層セラミックコンデンサ１００の第１の内部電極層２１ａ～２１ｄから実装基板５０までの電流経路を、従来例より短くとることができる。その結果、本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサ１００の種々の効果を反映して、３端子型積層セラミックコンデンサの実装構造における低ＥＳＬ特性を向上させる効果を奏する。
なお、上記の説明においては、３端子型積層セラミックコンデンサ１００の第２の主面１０ｂを基板側実装面５１ａに相対させるように実装基板５０に実装させるものとした。しかしながら、第１の端面１０ｅ及び第２の端面１０ｆから引き出される第１の端面側引出電極部２５ａ～２５ｄ及び第２の端面側引出電極部２７ａ～２７ｄの各々の端部が、第１の主面１０ａ寄りに位置している場合、すなわち第１の内部電極層２１の第１の屈曲部２９ａおよび第２の屈曲部２９ｂにより第１の端面側引出電極部２５ａ～２５ｄおよび第２の端面側引出電極部２７ａ～２７ｄ第１の主面１０ａに向かって屈曲している場合は、３端子型積層セラミックコンデンサ１００の第１の主面１０ａを基板側実装面５１ａに相対させるように実装基板５０に実装させるようにする。これにより、上記第２の主面１０ｂを基板側実装面５１ａに相対させた時と同様の構成が実現され、図１に示す３端子型積層セラミックコンデンサ１００の種々の効果を反映した種々の効果を奏する。
ｃ．３端子型積層セラミックコンデンサの製造方法
続いて、本発明の第１の実施の形態に係る積層セラミックコンデンサの製造方法として、上記第１の実施の形態に係る３端子型積層セラミックコンデンサ１００の製造方法について説明する。
（準備）
まず、誘電体層用の誘電体シート、内部電極層用の導電性ペースト、並びに誘電体層用の誘電体ペーストを準備する。なお、誘電体シートは、第１の内部電極層が配置されるものと、第２の内部電極層が配置されるもの、及び内部電極層が配置されていないものとをそれぞれ用意する。誘電体シート及び導電性ペースト、並びに誘電体ペーストは、それぞれバインダ及び溶剤を含む。バインダ及び溶剤は、公知のものであってもよい。
（積層シートの作製）
次に、誘電体シート上に、導電性ペーストを、例えば、スクリーン印刷やグラビア印刷、インクジェットプリンタを用いた印刷等の方法により、内部電極層の各形状に対応した所定のパターンで印刷する。これにより、誘電体シート上の第１の内部電極層となる部分に導電性ペーストが塗布される（以下、このような誘電体シートを第１の塗布済み誘電体シートと呼ぶ）。また、誘電体シート上の第２の内部電極層となる部分に導電性ペーストが塗布される（以下、このような誘電体シートを第２の塗布済み誘電体シートと呼ぶ）。
具体的には、スクリーン印刷により内部電極層用の導電性ペーストを塗布する場合、第１の内部電極層を印刷するためのスクリーン版と、第２の内部電極層を印刷するためのスクリーン版を別々に準備し、これら２種類のスクリーン版をそれぞれ異なる誘電体シートに印刷できる印刷機を使用して、内部電極層の各々に対応する所定のパターンを印刷することができる。
次に、積層体の第１の端面側外層部及び第２の端面側外層部となる位置において、第２の塗布済み誘電体シートの内部電極層用の導電性ペーストが塗布されていない部分に対し、誘電体層用の誘電体ペーストを、例えばスクリーン印刷やグラビア印刷、インクジェットプリンタを用いた印刷等の方法により塗布する。具体的には、図７に示す第２の内部電極層及びそれが配置される誘電体層のレイアウトを参照して、第２の塗布済み誘電体シートにおける、第２の対向電極部の第１の端面側の端辺により第１の端面側の塗布領域ＡＲａに、誘電体層用の誘電体ペーストを塗布する。同様に、第２の塗布済み誘電体シートにおける、第２の対向電極部の第２の端面側の端辺より第２の端面側の塗布領域ＡＲｂに、誘電体層用の誘電体ペーストを塗布する。
これにより、第２の塗布済み誘電体シートにおける、第２の対向電極部の第１の端面側の端辺に一致する境界Ｂａに相当する箇所より第１の端面側の塗布領域ＡＲａおよび第２の対向電極部の第２の端面側の端辺に一致する境界Ｂｂに相当する箇所より第２の端面側の塗布領域ＡＲｂの厚みを厚くすることができる。
続いて、内部電極層のパターンが印刷されていない外層用の誘電体シートが所定枚数積層されることにより、第２の主面側の第２の主面側外層部となる部分が形成される。そして、第２の主面側外層部となる部分の上に第１の内部電極層のパターンが印刷された第１の塗布済み誘電体シート、および第２の内部電極層のパターンが印刷された第２の塗布済み誘電体シートを本発明の構造となるように順次積層されることにより、内層部を含む部分が形成される。この内層部を含む部分の上に、内部電極層のパターンが印刷されてない外層用の誘電体シートが所定枚数積層されることにより、第１の主面側の第１の主面側外層部となる部分が形成される。
内層部を含む部分を形成する際に、第２の塗布済み誘電体シートに対して第１の塗布済み誘電体シートを積層すると、第１の塗布済み誘電体シートは、第２の塗布済み誘電体シートの第２の対向電極部にとなる部分の両端面側に位置する境界Ｂａ，Ｂｂに沿ってその両端面側の部分が積層方向ｘに屈曲する。これにより、積層体の第１の内部電極層において第１の屈曲部および第２の屈曲部に対応する部位が形成される。
このとき、積層体を構成する全ての第２の塗布済み誘電体シートに対して誘電体ペーストを塗布した構成とすることにより、誘電体ペーストが塗布された部分の厚みは、塗布されていない部分の厚みより大きく、かつ積層枚数に応じて漸増する。その結果、図９に示すような、完成後の積層体の第１の端面側外層部及び第２の端面側外層部において、第１の内部電極層又は第２の内部電極層の厚みＣ、内層部における誘電体層の厚みＢ、及び上記誘電体ぺーストによって形成される誘電体層、すなわち積層方向ｘに沿って隣り合う一対の第１の端面側引出電極部に挟まれる誘電体層の厚みＡ１、積層方向ｘに沿って隣り合う一対の第２の端面側引出電極部に挟まれる誘電体層の厚みをＡ２としたときに、厚みＡ１、Ａ２、Ｂ及びＣの間にＡ１＞２×Ｂ＋Ｃ、Ａ２＞２×Ｂ＋Ｃの関係をもたせることができる。
以上の工程により、積層シートが作製される。
（積層ブロックの作製）
次いで、積層シートを、静水圧プレスなどの手段により、誘電体シートの積層方向にプレスして積層ブロックを作製する。
（積層チップの作製）
積層ブロックを所定のサイズにカットすることにより、複数の積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みをつけるようにしてもよい。
（積層体の作製）
積層チップを焼成することにより、積層体１０を作製する。焼成温度は、誘電体シートの材料や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
（外部電極の形成）
（焼き付け層の場合）
以下の説明では、下地電極層は焼き付け層で形成するものとする。焼き付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを塗布し、その後、焼き付け処理を行い下地電極層が形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
積層体１０の第１の側面１０ｃ及び第２の側面１０ｄ上に第３の外部電極３０ｃの第３の下地電極層３１ｃ、第４の外部電極３０ｄの第４の下地電極層３２ｄを形成する。ここで、焼き付け層の形成方法としては、様々な方法を用いることができる。例えば、導電性ペーストをスリットから押し出して塗布する工法（いわゆる、ディップ工法）を用いることができる。この工法の場合、導電性ペーストの押し出し量を多くすることで、第１の側面１０ｃ上及び第２の側面１０ｄ上だけでなく、第１の主面１０ａの一部及び第２の主面１０ｂの一部にまで下地電極層を形成することができる。
また、焼き付け層は、ローラ転写法を用いて形成することもできる。ローラ転写法の場合、ローラ転写の際の押し付け圧力を強くすることで、第１の側面１０ｃ上及び第２の側面１０ｄ上だけでなく、第１の主面１０ａの一部及び第２の主面１０ｂの一部にまで下地電極層を形成することが可能となる。
次に、積層体１０の第１の端面１０ｅ上及び第２の端面１０ｆ上に、第１の外部電極３０ａの第１の下地電極層３２ａ、第２の外部電極３０ｂの第２の下地電極層３２ｂを形成する。
本実施の形態では、ディップ工法を用いて、第１の下地電極層３２ａ及び第２の下地電極層３２ｂの各々は、第１の端面１０ｅ、第２の端面１０ｆだけでなく、第１の主面１０ａの一部及び第２の主面１０ｂの一部並びに第１の側面１０ｃの一部及び第２の側面１０ｄの一部にまで延びるように形成した。
焼き付け処理の順序に関しては、上記に限定されるものではない。第３の外部電極３０ｃの第３の下地電極層３２ｃ、第４の外部電極３０ｄの第４の下地電極層３２ｄ、第１の外部電極３０ａの第１の下地電極層３２ａ、第２の外部電極３０ｂの第２の下地電極層３２ｂを同時に焼き付けてもよいし、側面側と端面側とでそれぞれで焼き付けてもよい。
（導電性樹脂層の場合）
なお、第１の下地電極層３２ａ～第４の下地電極層３２ｄを導電性樹脂層で形成する場合は、以下の方法によることができる。導電性樹脂層は、焼き付け層の表面に形成されてもよく、焼き付け層を形成せずに導電性樹脂層を単体で積層体１０上に直接形成してもよい。
導電性樹脂層の形成は、熱硬化性樹脂及び金属成分を含む導電性樹脂ペーストを焼き付け層上又は積層体１０上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させることにより行う。この時の熱処理時の雰囲気は、Ｎ２雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
導電性樹脂ペーストの塗布方法としては、下地電極層を焼き付け層で形成する方法と同様、例えば、導電性ペーストをスリットから押し出して塗布する工法やローラ転写法を用いて形成することができる。
（薄膜層の場合）
第１の下地電極層３２ａ～第４の下地電極層３２ｄを薄膜層で形成する場合は、外部電極３０を形成したい所望の個所以外の部位をマスキングなどにより被覆し、露出した当該所望の箇所にスパッタ法または蒸着法等の薄膜形成法を施すことにより行う。薄膜層で形成された第３の下地電極層３２ｃは金属粒子が堆積された１μｍ以下の層とする。
（めっき層の作製）
最後に、第１の下層めっき層３６ａ～第４の下層めっき層３６ｄ及び第１の上層めっき層３８ａ～第４の上層めっき層３８ｄを形成する。なお、めっき層は、第３の下地電極層３２ｃの表面に形成されてもよく、積層体１０上に直接形成されてもよい。本実施の形態においては、めっき層は、第１の下地電極層３２ａ～第４の下地電極層３２ｄの表面に形成される。より詳細には、第１の下地電極層３２ａ～第４の下地電極層３２ｄ上に、第１の下層めっき層３６ａ～第４の下層めっき層３６ｄとしてＮｉめっき層を形成し、その表面に、第１の上層めっき層３８ａ～第４の上層めっき層３８ｄとしてＳｎめっき層を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。但し、無電解めっきはめっき析出速度を向上させるために触媒などによる前処理が必要となり、工程が複雑化する。したがって、通常は、電解めっきを採用することが好ましい。
上記のようにして、第１の実施の形態の３端子型積層セラミックコンデンサが得られる。
Ｂ．第２の実施の形態
ａ．３端子型積層セラミックコンデンサ
続いて、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサについて説明する。
図１５は、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの一例を示す外観斜視図である。図１６は、図１５の線ＸＶＩ－ＸＶＩにおける断面図である。図１７は、図１５の線ＸＶＩＩ－ＸＶＩＩにおける断面図である。図１８は、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの第２の内部電極層の構成を示す平面図であって、図７と同方向の平面図に対応する。ただし、上記第１の実施の形態と同一又は相当する構成については、同一符号を付し、上記第１の実施の形態と共通する構成及び動作については、詳細な説明は省略する。
本実施の形態の３端子型積層セラミックコンデンサ２００は、第１の実施の形態１の３端子型積層セラミックコンデンサ１００において、第２の内部電極層２２が異なる構成を備えたことを特徴とする。すなわち、図１６及び１７に示すように、３端子型積層セラミックコンデンサ２００は、第２の内部電極層２２ａを例にとり、第１の内部電極層２１と対向する第２の対向電極部２４ａ、第２の対向電極部２４ａから積層体１０の第１の側面１０ｃの表面に引き出される第１の側面側引出電極部２６ａ、及び第２の対向電極部２４ａから積層体１０の第２の側面１０ｄの表面に引き出される第２の側面側引出電極部２８ａを備える。
更に、第２の内部電極層２２ａにおいて、第１の側面側引出電極部２６ａは、第３の屈曲部２９ｃを有し、第２の側面側引出電極部２８ａは、第４の屈曲部２９ｄを有する。
ここで図１９の、図１７中の領域Ｒ３および領域Ｒ４を示す要部拡大図を適宜参照して、第３の屈曲部２９ｃおよび第４の屈曲部２９ｄについて説明する。
第３の屈曲部２９ｃにより、第１の側面側引出電極部２６ａは、第２の主面１０ｂに向くように屈曲して配置される。
第４の屈曲部２９ｄにより、第２の側面側引出電極部２８ａは、第２の主面１０ｂに向くように屈曲して配置される。
なお、第１の側面側引出電極部２６ａは、第３の屈曲部２９ｃにより、第１の主面１０ａに向くように屈曲して配置されてもよく、第２の側面側引出電極部２８ａは、第４の屈曲部２９ｄにより、第１の主面１０ａに向くように屈曲して配置されてもよい。
従って、３端子型積層セラミックコンデンサ２００が実装基板に実装された場合、積層体１０において、第２の内部電極層２２ａの第１の側面側引出電極部２６ａは、第３の屈曲部２９ｃにより、積層方向ｘに直交する平面に対して、積層方向ｘに沿って下向きである、３端子型積層セラミックコンデンサ２００が実装される実装基板の実装面に向かうように屈曲している。
これにより、第１の側面側引出電極部２６ａの端部と第３の外部電極３０ｃとの接続点ＣＮは、積層方向ｘにおいて第３の屈曲部２９ｃよりも下方にシフトしている。第１の側面側外層部１６ｃ内に位置する他の電極層も同様で、第２の内部電極層２２ｂ～２２ｄの第２の対向電極部２４ｂ～２４ｄと第１の側面１０ｃとを接続する第１の側面側引出電極部２６ｂ～２６ｄは、いずれも第３の屈曲部２９ｃを有することで、３端子型積層セラミックコンデンサ１００が実装される実装基板の実装面に向かうように屈曲する。
また、３端子型積層セラミックコンデンサ２００が実装基板に実装された場合、積層体１０において、第２の内部電極層２２ａの第２の側面側引出電極部２８ａは、第４の屈曲部２９ｄにより、積層方向ｘに直交する平面に対して、積層方向ｘに沿って下向きである、３端子型積層セラミックコンデンサ２００が実装される実装基板の実装面に向かうように屈曲している。
これにより、第２の側面側引出電極部２８ａの端部と第４の外部電極３０ｄとの接続点ＣＮは、積層方向ｘにおいて第４の屈曲部２９ｄよりも下方にシフトしている。第２の側面側外層部１６ｄ内に位置する他の電極層も同様で、第２の内部電極層２２ｂ～２２ｄの第２の対向電極部２４ｂ～２４ｄと第２の側面１０ｄとを接続する第２の側面側引出電極部２８ｂ～２８ｄは、いずれも第４の屈曲部２９ｄを有することで、３端子型積層セラミックコンデンサ２００が実装される実装基板の実装面に向かうように屈曲する。
これにより、第３の屈曲部２９ｃおよび第４の屈曲部２９ｄにより形成される、コンデンサの実装基板の実装面側に向かって傾斜して形成される第１の側面側引出電極部２６ａ及び第２の側面側引出電極部２８ａの全長を最大にして、第２の内部電極層２２ａ～２２ｄから実装基板までの電流経路を最短距離で形成して、３端子型積層セラミックコンデンサ２００における低ＥＳＬ特性を向上させることが可能となる。
さらに、第２の内部電極層２２ａ～２２ｄの有する第３の屈曲部２９ｃは、第１の側面１０ｃと第１の側面１０ｃ側の内層部１４の最表面との間の長さ方向ｚの寸法の１／２の位置よりも内層部１４側に位置する。
また、第２の内部電極層２２ａ～２２ｄの有する第４の屈曲部２９ｄは、第２の側面１０ｄと第２の側面１０ｄ側の内層部１４の最表面との間の長さ方向ｚの寸法の１／２の位置よりも内層部１４側に位置する。
これにより、第１の側面側引出電極部２６ａ～２６ｄ及び第２の側面側引出電極部２８ａ～２８ｄを早い段階で屈曲させて、実装基板の実装面により近い位置までこれら引出電極部を引き出して、本発明の上記効果を奏しやすくなる。
更に、積層体１０において、隣り合う一対の第２の内部電極層２２及びその層間に位置する第１の内部電極層２１に並びにそれらの層間に位置する誘電体層１２の間には、以下の関係を有する。
すなわち、第１の側面１０ｃと第１の側面１０ｃ側の内層部１４の最表面と間の幅方向ｙの寸法の１／２の位置に位置する積層方向ｘで隣り合う第２の内部電極層２２との間に位置する誘電体層１２の厚みをＡ３とし、第２の側面１０ｄと第２の側面１０ｄ側の内層部１４の最表面と間の幅方向ｙの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層２１との間に位置する誘電体層１２の厚みをＡ４とし、内層部１４の中央部に位置する積層方向ｘで隣り合う第１の内部電極層２１および第２の内部電極層２２との間に位置する誘電体層１２の厚みをＢとし、内層部１４の中央部に位置する積層方向ｘで隣り合う第１の内部電極層２１または第２の内部電極層２２の厚みをＣとしたとき、Ａ３＞２×Ｂ＋Ｃ、Ａ４＞２×Ｂ＋Ｃの関係にある。
これにより、積層体１０においては、第１の側面側外層部１６ｃ内に配置された第１の側面側引出電極部２６ａ～２６ｄ及び第２の側面側外層部１６ｄ内に配置された第２の側面側引出電極部２８ａ～２８ｄを、実装基板の実装面側に向かって内層部１４から大きな屈曲角をもって傾斜させることができ、本発明の上記効果をより容易に得ることが可能となる。
（Ａ３の測定方法）
第１の側面側外層部１６ｃの幅方向ｙの寸法の１／２の位置に位置する積層方向ｘで隣り合う第２の内部電極層２２との間に位置する誘電体層１２の厚みをＡ３としたとき、Ａ３は、以下に示す方法により測定される。
すなわち、まず、３端子型積層セラミックコンデンサ２００の断面を露出させる。具体的には、３端子型積層セラミックコンデンサ２００の１／２Ｌの位置となるまで、研磨を行い、第１の端面１０ｅまたは第２の端面１０ｆと略平行になるように研磨し、ＷＴ断面を露出させる。次に、研磨断面における第１の側面側外層部１６ｃの長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第２の内部電極層２２との間に位置する誘電体層１２の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定する。このとき、第１の側面側外層部１６ｃの隣り合う第２の内部電極層２２との間に位置する誘電体層１２の最も第１の主面１０ａ側もしくは最も第２の主面１０ｂ側から連続する計１０層の誘電体層１２の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサ２００のＡ３の寸法とする。
（Ａ４の測定方法）
第２の側面側外層部１６ｄの幅方向ｙの寸法の１／２の位置に位置する積層方向ｘで隣り合う第２の内部電極層２２との間に位置する誘電体層１２の厚みをＡ４としたとき、Ａ４は、以下に示す方法により測定される。
すなわち、まず、３端子型積層セラミックコンデンサ２００の断面を露出させる。具体的には、３端子型積層セラミックコンデンサ２００の１／２Ｌの位置となるまで、研磨を行い、第１の端面１０ｅまたは第２の端面１０ｆと略平行になるように研磨し、ＷＴ断面を露出させる。次に、研磨断面における第１の側面側外層部１６ｃの長さ方向寸法の１／２の位置に位置する積層方向で隣り合う第２の内部電極層２２との間に位置する誘電体層１２の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定する。このとき、第２の側面側外層部１６ｄの隣り合う第２の内部電極層２２との間に位置する誘電体層１２の最も第１の主面１０ａ側もしくは最も第２の主面１０ｂ側から連続する計１０層の測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサ２００のＡ４の寸法とする。
なお、第１の内部電極層２１の各々が有する第１の屈曲部２９ａおよび第２の屈曲部２９ｂは、すべて同じ向きに屈曲するものとして説明を行ったが、本発明の屈曲部は、第１の内部電極層２１を構成する一部の電極層については、異なる方向に屈曲する構成であってもよい。
また、上記の説明においては、第１の屈曲部２９ａおよび第２の屈曲部２９ｂは、単一の屈曲点を有するものとして説明したが、本発明の屈曲点は複数の屈曲点から構成されるものでもよい。
さらに、上記の説明においては、第１の屈曲部２９ａおよび第２の屈曲部２９ｂの角度は、第１の側面１０ｃ又は第２の側面１０ｄに平行な断面（ＬＴ断面）で見た際に、第１の主面１０ａおよび第２の主面１０ｂのうちのいずれか一方に近づくにつれて大きくなるものであってもよいし、小さくなるものであってもよい。
なお、上記厚みＡ３、Ｂ及びＣの条件を満たしながら、第１の端面１０ｅ又は第２の端面１０ｆに平行な断面（ＷＴ断面）で見た際に、積層体１０の有する複数の第３の屈曲部２９ｃの角度は、第２の主面１０ｂに近い側に位置する第３の屈曲部２９ｃのほうが、より大きくなるように変化してもよいし、小さくなるように変化してもよい。
これにより、積層体１０においては、第１の側面側外層部１６ｃ内に配置された第１の側面側引出電極部２６ａ～２６ｄは、内層部１４から放射状に広がるように配置され、それらの相互間隔は内層部１４内に配置された第２の対向電極部２４ａ～２４ｄの相互間隔よりも大きくなる。
上記厚みＡ４、Ｂ及びＣの条件を満たしながら、第１の端面１０ｅ又は第２の端面１０ｆに平行な断面（ＷＴ断面）で見た際に、積層体１０の有する複数の第４の屈曲部２９ｄの角度は、第２の主面１０ｂに近い側に位置する第２の屈曲部２９ｂのほうが、より大きくなるように変化してもよりし、小さくなるように変化してもよい。
これにより、積層体１０において、第２の側面側外層部１６ｄ内に配置された第２の側面側引出電極部２８ａ～２８ｄは、内層部１４から放射状に広がるように配置され、それらの相互間隔は内層部１４内に配置された第２の対向電極部２４ａ～２４ｄの相互間隔よりも大きくなる。
第３の屈曲部２９ｃによる第２の対向電極部２４ａ～２４ｄと、第１の側面側引出電極部２６ａ～２６ｄとのなす角度は、０．１°以上４０．０°以下であることが好ましい。
第４の屈曲部２９ｄによる第２の対向電極部２４ａ～２４ｄと、第２の側面側引出電極部２８ａ～２８ｄとのなす角度は、０．１°以上４０．０°以下であることが好ましい。
なお、第３の屈曲部２９ｃ、積層方向ｘ視においては、図１８に示すように、交差する第２の対向電極部２４ａ及び第１の側面側引出電極部２６ａにより形成される一対の稜線部ＫＬとして現れる。
また、第４の屈曲部２９ｄ、積層方向ｘ視においては、図１８に示すように、交差する第２の対向電極部２４ａ及び第２の側面側引出電極部２８ａにより形成される一対の稜線部ＫＬとして現れる。
本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサ２００は、以上の構成を備えたことにより、第１の実施の形態に係る３端子型積層セラミックコンデンサ１００の効果に更に加えて、第１の実施の形態に係る３端子型積層セラミックコンデンサ１００と同様の作用に基づく同様の種々の効果を奏する。
すなわち、本発明の第２の実施の形態の３端子型積層セラミックコンデンサ１００は、第３の屈曲部２９ｃおよび第４の屈曲部２９ｄを形成して第１の側面側引出電極部２６ａ～２６ｄ及び第２の側面側引出電極部２８ａ～２８ｄを、３端子型積層セラミックコンデンサ２００の実装基板の実装面側に向かって傾斜させることにより、第２の内部電極層２２ａ～２２ｄから実装基板までの電流経路を、従来例より短くとることができる。これにより、３端子型積層セラミックコンデンサ２００における低ＥＳＬ特性を更に向上させることが可能となる。
なお、第１の実施の形態にて説明した、３端子型積層セラミックコンデンサ１００の第１の屈曲部２９ａおよび第２の屈曲部２９ｂに関する種々の変形例は、第２の実施の形態に係る３端子型積層セラミックコンデンサ２００にも適用され、当該変形例と同様の効果を奏する。
ｂ．３端子型積層セラミックコンデンサの実装構造
続いて、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサの実装構造について、図２０を参照して説明する。ただし、図１４と同一又は相当する構成については、同一符号を付し、当該図を参照する第３の実施の形態と共通する構成及び動作については、詳細な説明は省略する。
３端子型積層セラミックコンデンサの実装構造６００は、図２０に示すように、第２の実施の形態に係る３端子型積層セラミックコンデンサ２００と実装基板５０とを含む。
以上のような構成を有する、本発明の第４の実施の形態に係る３端子型積層セラミックコンデンサの実装構造６００は、３端子型積層セラミックコンデンサ２００の第２の主面１０ｂを基板側実装面５１ａに相対させるように実装基板５０に実装させる。これにより、第１の側面１０ｃ及び第２の側面１０ｄから引き出される第１の側面側引出電極部２６ａ～２６ｄ及び第２の側面側引出電極部２８ａ～２８ｄと実装基板５０の基板側実装面５１ａまでとの距離が最短となった状態で、３端子型積層セラミックコンデンサ１００と実装基板５０との電気的接続が実現される。
これにより、本発明の第１の実施の形態に係る３端子型積層セラミックコンデンサの実装構造６００は、上記した本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサ２００の種々の作用をそのまま反映する。すなわち、３端子型積層セラミックコンデンサ２００の第１の内部電極層２１ａ～２１ｄ及び第２の内部電極層２２ａ～２２ｄから実装基板５０までの電流経路を、従来例より短くとることができる。
これにより、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサ２００の種々の効果を反映して、３端子型積層セラミックコンデンサの実装構造における低ＥＳＬ特性を向上させる効果を奏する。
なお、上記の説明においては、３端子型積層セラミックコンデンサ２００の第２の主面１０ｂを基板側実装面５１ａに相対させるように実装基板５０に実装させるものとした。しかしながら、第１の側面１０ｃ及び第２の側面１０ｄから引き出される第１の側面側引出電極部２６ａ～２６ｄ及び第２の側面側引出電極部２８ａ～２８ｄの各々の端部が、第１の主面１０ａ寄りに位置している場合、すなわち第２の内部電極層２２の第３の屈曲部２９ｃおよび第４の屈曲部２９ｄが第１の主面１０ａに向かって屈曲している場合は、３端子型積層セラミックコンデンサ２００の第１の主面１０ａを基板側実装面５１ａに相対させるように実装基板５０に実装させるようにする。これにより、上記第１の主面１０ａを基板側実装面５１ａに相対させた時と同様の構成が実現され、本発明の第２の実施の形態に係る３端子型積層セラミックコンデンサ２００の種々の効果を反映した種々の効果を奏する。
ｃ．３端子型積層セラミックコンデンサの製造方法
続いて、上記第２の実施の形態に係る３端子型積層セラミックコンデンサの製造方法について説明する。ただし、本実施の形態の３端子型積層セラミックコンデンサの製造方法と第１の実施の形態に係る３端子型積層セラミックコンデンサの製造方法との相違点は積層シートの作製の工程の一部であり、第１の実施の形態に係る積層セラミックコンデンサの製造方法と共通する積層シートの作製の残りの工程及び他の各部の作製の工程については、詳細な説明は省略する。
第２の実施の形態に係る３端子型積層セラミックコンデンサの製造方法における積層シートの作製の工程は、以下の通りである。
本実施の形態においては、積層体の第１の側面側外層部及び第２の側面側外層部となる位置において、第１の塗布済み誘電体シートの内部電極層用の導電性ペーストが塗布されていない部分に対し、誘電体層用の誘電体ペーストを、例えばスクリーン印刷やグラビア印刷、インクジェットプリンタを用いた印刷等の方法により塗布する。具体的には、図１８に示す第１の内部電極層及びそれが配置される誘電体層のレイアウトを参照して、第１の塗布済誘電体シートにおける、第１の対向電極部の第１の側面側の端辺より第１の側面側の塗布領域ＡＲｃに、誘電体層用の誘電体ペーストを塗布する。同様に、第１の塗布済み誘電体シートにおける、第１の対向電極部の第２の側面側の端辺より第２の側面側の塗布領域ＡＲｄに、誘電体層用の誘電体ペーストを塗布する。
これにより、第１の塗布済み誘電体シートにおける、第１の対向電極部の第１の側面側の端辺に一致する境界Ｂｃに相当する箇所より第１の側面側の塗布領域ＡＲｃおよび第１の対向電極部の第２の側面側の端辺に一致する境界Ｂｄに相当する箇所より第２の側面側の塗布領域ＡＲｄの厚みを厚くすることができる。
続いて、内部電極層のパターンが印刷されていない外層用の誘電体シートが所定枚数積層されることにより、第２の主面側の第２の主面側外層部となる部分が形成される。そして、第２の主面側外層部となる部分の上に第１の内部電極層のパターンが印刷された第１の塗布済み誘電体シート、および第２の内部電極層のパターンが印刷された第２の塗布済み誘電体シートを本発明の構造となるように順次積層されることにより、内層部を含む部分が形成される。この内層部を含む部分の上に、内部電極層のパターンが印刷されてない外層用の誘電体シートが所定枚数積層されることにより、第１の主面側の第１の主面側外層部となる部分が形成される。
内層部を含む部分を形成する際に、第２の塗布済み誘電体シートに対して第１の塗布済み誘電体シートを積層すると、第１の塗布済み誘電体シートは、第２の塗布済み誘電体シートの第２の対向電極部にとなる部分の両端面側に位置する境界Ｂａ，Ｂｂに沿ってその両端部分が積層方向ｘに屈曲する。これにより、積層体の第１の内部電極層において第１の屈曲部および第２の屈曲部に対応する部位が形成される。
さらに、内層部を含む部分を形成する際に、第２の塗布済み誘電体シートに対して第１の塗布済み誘電体シートを積層すると、第２の塗布済み誘電体シートは、第１の塗布済み誘電体シートの第１の対向電極部にとなる部分の両側面側に位置する境界Ｂｃ，Ｂｄに沿ってその両側面側の部分が積層方向ｘに屈曲する。これにより、積層体の第２の内部電極層において第３の屈曲部および第４の屈曲部に対応する部位が形成される。
このとき、積層体を構成する全ての第２の塗布済み誘電体シートに対して誘電体ペーストを塗布した構成とすることにより、誘電体ペーストが塗布された部分の厚みは、塗布されていない部分の厚みより大きく、かつ積層枚数に応じて漸増する。その結果、図９に示すような、完成後の積層体の第１の端面側外層部及び第２の端面側外層部において、第１の内部電極層又は第２の内部電極層の厚みＣ、内層部における誘電体層の厚みＢ、及び上記誘電体ぺーストによって形成される誘電体層、すなわち積層方向ｘに沿って隣り合う一対の第１の端面側引出電極部に挟まれる誘電体層の厚みＡ１、積層方向ｘに沿って隣り合う一対の第２の端面側引出電極部に挟まれる誘電体層の厚みをＡ２としたときに、厚みＡ１、Ａ２、Ｂ及びＣの間にＡ１＞２×Ｂ＋Ｃ、Ａ２＞２×Ｂ＋Ｃの関係をもたせることができる。
また、積層体を構成する全ての第１の塗布済み誘電体シートに対して誘電体ペーストを塗布した構成とすることにより、誘電体ペーストが塗布された部分の厚みは、塗布されていない部分の厚みより大きく、かつ積層枚数に応じて漸増する。その結果、図１９に示すような、完成後の積層体の第１の側面側外層部及び第２の側面側外層部において、第１の内部電極層又は第２の内部電極層の厚みＣ、内層部における誘電体層の厚みＢ、及び上記誘電体ぺーストによって形成される誘電体層、すなわち積層方向ｘに沿って隣り合う一対の第１の側面側引出電極部に挟まれる誘電体層の厚みＡ３、積層方向ｘに沿って隣り合う一対の第２の側面側引出電極部に挟まれる誘電体層の厚みをＡ４としたときに、厚みＡ１、Ａ２、Ｂ及びＣの間にＡ３＞２×Ｂ＋Ｃ、Ａ４＞２×Ｂ＋Ｃの関係をもたせることができる。
上記のようにして、第２の実施の形態の３端子型積層セラミックコンデンサが得られる。
Ｄ．実験例１
上記の製造方法にしたがって、図１に示す３端子型積層セラミックコンデンサを以下のように作製し、ＥＳＬを測定した。
（ａ）実験例１の試料の仕様
実験例１として、以下の仕様の３端子型積層セラミックコンデンサを準備した。準備した試料の仕様は以下の通りとした。
・３端子型積層セラミックコンデンサの寸法（設計値）：Ｌ×Ｗ×Ｔ＝１．１３６ｍｍ×０．６３２ｍｍ×０．３６１ｍｍ
・誘電体層の主成分の材料：ＢａＴｉＯ3
・容量：７．２９μＦ
・定格電圧：４Ｖ
・誘電体層の層厚み（厚みＢ）：表１を参照
・第１の内部電極層の電極材料：Ｎｉ
・第１の内部電極層の枚数：１１７枚
・第１の内部電極層の厚み（厚みＣ）：０．５６μｍ
・第１の端面側引出電極部（総計１１７枚）及び第２の端面側引出電極部（総計１１７枚）に、幅方向ｙ視で実装基板側に向かって屈曲する第１の屈曲部および第２の屈曲部を形成した。
試料番号１の試料は、第１の端面と第１の端面側の内層部の最表面と間の長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層との間に位置する誘電体層の厚みをＡ１とし、第２の端面と第２の端面側の内層部の最表面と間の長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層との間に位置する誘電体層の厚みをＡ２とし、内層部の中央部に位置する積層方向ｘで隣り合う第１の内部電極層および第２の内部電極層２２との間に位置する誘電体層の厚みをＢとし、内層部の中央部に位置する積層方向ｘで隣り合う第１の内部電極層または第２の内部電極層の厚みをＣとしたとき、Ａ１＞２×Ｂ＋Ｃ、Ａ２＞２×Ｂ＋Ｃの関係とした。
試料番号２の資料は、上記厚みＡ１、Ａ２、Ｂ及びＣに対して、Ａ１≒２×Ｂ＋Ｃ、Ａ２≒２×Ｂ＋Ｃの関係とした。
試料番号３の試料は、上記厚みＡ１、Ａ２、Ｂ及びＣに対して、Ａ１＜２×Ｂ＋Ｃ、Ａ２＜２×Ｂ＋Ｃの関係とした。
（ｂ）厚みＡ１、Ａ２、Ｂ及びＣの測定方法
上記Ａ、Ｂ及びＣの各厚みは、以下のようにして測定した。
（Ａ１の測定方法）
第１の端面側外層部の長さ方向寸法の１／２の位置に位置する積層方向で隣り合う第１の内部電極層との間に位置する誘電体層の厚みＡ１は、以下の方法により測定した。
すなわち、まず、試料である３端子型積層セラミックコンデンサの断面を露出させた。具体的には、３端子型積層セラミックコンデンサの１／２Ｗの位置となるまで、研磨を行い側面と略平行になるように研磨し、ＬＴ断面を露出させた。次に、研磨断面における第１の端面側外層部の長さ方向寸法の１／２の位置に位置する積層方向で隣り合う第１の内部電極層との間に位置する誘電体層の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定した。このとき、第１の端面側外層部の隣り合う第１の内部電極層との間に位置する誘電体層の最も第１の主面側もしくは最も第２の主面側から連続する計１０層の誘電体層の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサのＡ１の寸法とした。
（Ａ２の測定方法）
第２の端面側外層部の長さ方向寸法の１／２の位置に位置する積層方向で隣り合う第１の内部電極層との間に位置する誘電体層の厚みＡ２は、以下の方法により測定した。
すなわち、まず、試料である３端子型積層セラミックコンデンサの断面を露出させた。具体的には、３端子型積層セラミックコンデンサの１／２Ｗの位置となるまで、研磨を行い側面と略平行になるように研磨し、ＬＴ断面を露出させた。次に、研磨断面における第２の端面側外層部の長さ方向寸法の１／２の位置に位置する積層方向で隣り合う第１の内部電極層との間に位置する誘電体層の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定した。このとき、第２の端面側外層部の隣り合う第１の内部電極層との間に位置する誘電体層の最も第１の主面側もしくは最も第２の主面側から連続する計１０層の誘電体層の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサのＡ２の寸法とした。
（Ｂの測定方法）
内層部の中央部に位置する積層方向で隣り合う第１の内部電極層および第２の内部電極層との間に位置する誘電体層の厚みＢは、以下の方法により測定した。
すなわち、まず、試料である３端子型積層セラミックコンデンサの断面を露出させた。具体的には、３端子型積層セラミックコンデンサの１／２Ｗの位置となるまで、研磨を行い側面と略平行になるように研磨し、ＬＴ断面を露出させた。次に、研磨断面における内層部中央部において、積層方向で隣り合う第１の内部電極層と第２の内部電極層との間に位置する誘電体層の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定した。このとき、内層部の中央部に位置する積層方向で隣り合う第１の内部電極層および第２の内部電極層との間に位置する誘電体層の連続する計１０層の誘電体層の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサのＢの寸法とした。
（Ｃの測定方法）
内層部の中央部に位置する積層方向で隣り合う第１の内部電極層または第２の内部電極層の厚みＣは、以下の方法により測定した。
すなわち、まず、３端子型積層セラミックコンデンサの断面を露出させた。具体的には、３端子型積層セラミックコンデンサの１／２Ｗの位置となるまで、研磨を行い側面と略平行になるように研磨し、ＬＴ断面を露出させた。次に、研磨断面における内層部中央部において、積層方向で隣り合う第１の内部電極層または第２の内部電極層の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定した。このとき、第１の内部電極層または第２の内部電極層の隣り合う計１０層の内部電極層の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサのＣの寸法とした。
（ｃ）ＥＳＬの測定方法
実験例１の各試料番号の試料を、それぞれ実装面を有する実装基板に実装し、回路基板のサンプルを作製した。これらの回路基板のランドを介して各外部電極に電圧を印加し、ＥＳＬ値を測定した。具体的には、各外部電極に電圧を印加し、ネットワークアナライザ（社名：アジレント社製、型番：Ｅ５０７１Ｂ）を用いて、周波数が１００ＭＨｚの場合の各サンプルのＥＳＬ値を測定した。各試料番号の試料数は、それぞれ５個とした。そして、各試料番号の試料のＥＳＬ値は、５個の平均値として算出した。なお、合格品の判定基準は、１１０ｐＨ以下とした。
（ｄ）結果
表１は、試料番号１ないし試料番号３の試料に対するＥＳＬ測定結果を示す。
Figure 2023127508000002
表１の結果から、試料番号１の試料は、第１の端面と第１の端面側の内層部の最表面と間の長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層との間に位置する誘電体層の厚みをＡ１とし、第２の端面と第２の端面側の内層部の最表面と間の長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層との間に位置する誘電体層の厚みをＡ２とし、内層部の中央部に位置する積層方向ｘで隣り合う第１の内部電極層および第２の内部電極層との間に位置する誘電体層の厚みをＢとし、内層部の中央部に位置する積層方向ｘで隣り合う第１の内部電極層または第２の内部電極層の厚みをＣとしたとき、試料番号１の試料は、Ａ１＞２×Ｂ＋ＣおよびＡ２＞２×Ｂ＋Ｃの条件を備えているので、試料番号１ないし試料番号３の試料のうち、最も良好なＥＳＬが得られた。
また、試料番号１ないし試料番号３のいずれも端面側引出電極部には屈曲部が設けられている場合、試料番号１ないし試料番号３の各試料のＥＳＲの結果から、「Ａ１およびＡ２」と「２×Ｂ＋Ｃ」との間の関係が、積層セラミックコンデンサのＥＳＬに影響しうることが確認された。
Ｅ．実験例２
上記の製造方法にしたがって、図１５に示す３端子型積層セラミックコンデンサを以下のように作製し、ＥＳＬを測定した。
（ａ）実験例２の試料の仕様
実験例２として、以下の仕様の３端子型積層セラミックコンデンサを準備した。準備した試料の仕様は以下の通りとした。
・３端子型積層セラミックコンデンサの寸法（設計値）：Ｌ×Ｗ×Ｔ＝１．１３６ｍｍ×０．６３２ｍｍ×０．３６１ｍｍ
・誘電体層の主成分の材料：ＢａＴｉＯ3
・容量：７．２９μＦ
・定格電圧：４Ｖ
・誘電体層の層厚み（厚みＢ）：表１を参照
・第１の内部電極層の電極材料：Ｎｉ
・第１の内部電極層の枚数：１１７枚
・第１の内部電極層の厚み（厚みＣ）：０．５６μｍ
・隣接する一対の第１の端面側引出電極部（総計１１７枚）の間に位置する誘電体層の厚みに関し、第１の端面側の厚みＡ１は１．９４μｍに固定し、第２の端面側の厚みＡ２は１．９７μｍに固定した。
・第１の端面側引出電極部（総計１１７枚）及び第２の端面側引出電極部（総計１１７枚）に、幅方向ｙ視で実装基板側に向かって屈曲する第１の屈曲部および第２の屈曲部を形成し、さらに、第１の側面側引出電極部（総計１１７枚）及び第２の側面側引出電極部（総計１１７枚）に、幅方向ｙ視で実装基板側に向かって屈曲する第３の屈曲部および第４の屈曲部を形成した。
試料番号４の試料は、第１の側面１０ｃと第１の側面１０ｃ側の内層部１４の最表面と間の幅方向ｙの寸法の１／２の位置に位置する積層方向ｘで隣り合う第２の内部電極層２２との間に位置する誘電体層１２の厚みをＡ３とし、第２の側面１０ｄと第２の側面１０ｄ側の内層部１４の最表面と間の幅方向ｙの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層２１との間に位置する誘電体層１２の厚みをＡ４とし、内層部１４の中央部に位置する積層方向ｘで隣り合う第１の内部電極層２１および第２の内部電極層２２との間に位置する誘電体層１２の厚みをＢとし、内層部１４の中央部に位置する積層方向ｘで隣り合う第１の内部電極層２１または第２の内部電極層２２の厚みをＣとしたとき、Ａ３＞２×Ｂ＋Ｃ、Ａ４＞２×Ｂ＋Ｃの関係とした。
試料番号５の試料は、上記厚みＡ３、Ａ４、厚みＢ及び厚みＣに対して、Ａ３≒２×Ｂ＋Ｃ、Ａ４≒２×Ｂ＋Ｃ、の関係とした。
試料番号６は、上記厚みＡ３、Ａ４、厚みＢ及び厚みＣに対して、Ａ３＜２×Ｂ＋Ｃ、Ａ４＜２×Ｂ＋Ｃの関係とした。
（ｂ）厚みＡ３及びＡ４の測定方法
上記Ａ３及びＡ４の各厚みは、以下のようにして測定した。なお、厚みＡ１、Ａ２、Ｂ、Ｃのそれぞれは、実験例１に記載の測定方法と同一とした。
（Ａ３の測定方法）
第１の側面側外層部の幅方向寸法の１／２の位置に位置する積層方向で隣り合う第２の内部電極層との間に位置する誘電体層の厚みＡ３は、以下の方法により測定した。
すなわち、まず、３端子型積層セラミックコンデンサの断面を露出させた。具体的には、３端子型積層セラミックコンデンサの１／２Ｌの位置となるまで、研磨を行い端面と略平行になるように研磨し、ＷＴ断面を露出させた。次に、研磨断面における第１の側面側外層部の長さ方向寸法の１／２の位置に位置する積層方向で隣り合う第２の内部電極層との間に位置する誘電体層の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定した。この時、第１の側面側外層部の隣り合う第２の内部電極層との間に位置する誘電体層の最も第１の主面側もしくは最も第２の主面側から連続する計１０層の誘電体層の厚みを測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサのＡ３の寸法とした。
（Ａ４の測定方法）
第２の側面側外層部の幅方向寸法の１／２の位置に位置する積層方向で隣り合う第２の内部電極層との間に位置する誘電体層の厚みＡ４は、以下の方法により測定した。
すなわち、まず、３端子型積層セラミックコンデンサの断面を露出させた。具体的には、３端子型積層セラミックコンデンサの１／２Ｌの位置となるまで、研磨を行い端面と略平行になるように研磨し、ＷＴ断面を露出させた。次に、研磨断面における第１の側面側外層部の長さ方向寸法の１／２の位置に位置する積層方向で隣り合う第２の内部電極層との間に位置する誘電体層の厚みを、走査型電子顕微鏡（ＳＥＭ）を用いて測定した。この時、第２の側面側外層部の隣り合う第２の内部電極層との間に位置する誘電体層の最も第１の主面側もしくは最も第２の主面側から連続する計１０層の測定し、それを平均値化したものを１つの３端子型積層セラミックコンデンサのＡ４の寸法とした。
（ｃ）ＥＳＬの測定方法
実験例２の各試料番号の試料を、それぞれ実装面を有する実装基板に実装し、回路基板のサンプルを作製した。これらの回路基板のランドを介して各外部電極に電圧を印加し、ＥＳＬ値を測定した。具体的には、各外部電極に電圧を印加し、ネットワークアナライザ（社名：アジレント社製、型番：Ｅ５０７１Ｂ）を用いて、周波数が１００ＭＨｚの場合の各サンプルのＥＳＬ値を測定した。各試料番号の試料数は、それぞれ５個とした。そして、各試料番号の試料のＥＳＬ値は、５個の平均値として算出した。なお、合格品の判定基準は、１１０ｐＨ以下とした。
（ｄ）結果
表２は、試料番号４ないし試料番号６の試料に対するＥＳＬ測定結果を示す。
Figure 2023127508000003
表２の結果から、試料番号６の試料は、第１の端面と第１の端面側の内層部の最表面と間の長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層との間に位置する誘電体層の厚みをＡ１とし、第２の端面と第２の端面側の内層部の最表面と間の長さ方向ｚの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層との間に位置する誘電体層の厚みをＡ２とし、内層部の中央部に位置する積層方向ｘで隣り合う第１の内部電極層および第２の内部電極層との間に位置する誘電体層の厚みをＢとし、内層部の中央部に位置する積層方向ｘで隣り合う第１の内部電極層または第２の内部電極層の厚みをＣとしたとき、試料番号１の試料は、Ａ１＞２×Ｂ＋ＣおよびＡ２＞２×Ｂ＋Ｃの条件を備えており、かつ、第１の側面１０ｃと第１の側面側の内層部１４の最表面と間の幅方向ｙの寸法の１／２の位置に位置する積層方向ｘで隣り合う第２の内部電極層との間に位置する誘電体層の厚みをＡ３とし、第２の側面と第２の側面側の内層部の最表面と間の幅方向ｙの寸法の１／２の位置に位置する積層方向ｘで隣り合う第１の内部電極層との間に位置する誘電体層の厚みをＡ４とし、内層部の中央部に位置する積層方向ｘで隣り合う第１の内部電極層および第２の内部電極層との間に位置する誘電体層の厚みをＢとし、内層部の中央部に位置する積層方向ｘで隣り合う第１の内部電極層または第２の内部電極層の厚みをＣとしたとき、Ａ３＞２×Ｂ＋Ｃ、Ａ４＞２×Ｂ＋Ｃ条件を備えているので、試料番号１ないし試料番号６の試料のうち、最も良好なＥＳＬが得られた。
また、試料番号１ないし試料番号３のいずれも端面側引出電極部には屈曲部が設けられ、側面側引出電極部に屈曲部が設けられている場合、試料番号４ないし試料番号６の各試料のＥＳＲの結果から、「Ａ３およびＡ４」と「２×Ｂ＋Ｃ」との間の関係が、積層セラミックコンデンサのＥＳＬに影響しうることが確認された。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
更に、第１の内部電極層２１ａ～２１ｄの第１の端面側引出電極部２５ａ～２５ｄの組及び第２の端面側引出電極部２７ａ～２７ｄの組は、いずれ一方の一組が屈曲部を有するものとしてもよい。
同様に、第２の内部電極層２２ａ～２２ｄの第１の側面側引出電極部２６ａ～２６ｄの組及び第２の側面側引出電極部２８ａ～２８ｄの組は、いずれ一方の一組が屈曲部を有するものとしてもよい。
更に、第１の内部電極層２１ａ～２１ｄの第１の端面側引出電極部２５ａ～２５ｄの組及び第２の端面側引出電極部２７ａ～２７ｄの組の各々について、その組に含まれる一部の引出電極部が屈曲部を有するものとしてもよい。
同様に、第２の内部電極層２２ａ～２２ｄの第１の側面側引出電極部２６ａ～２６ｄの組及び第２の側面側引出電極部２８ａ～２８ｄの組の各々について、その組に含まれる一部の引出電極部が屈曲部を有するものとしてもよい。
このように、本発明の屈曲部は、積層体が有する複数の内部電極層の全部又は一部に、対向電極部と引出電極部との境界から引出電極部までの間に、外部電極が接続される実装面に向かって屈曲するように形成されているものであればよく、その他の具体的な構成によって限定されるものではない。
以上のように、本発明は、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
１００、２００ ３端子型積層セラミックコンデンサ
５００、６００ ３端子型積層セラミックコンデンサの実装構造
１０ 積層体
１０ａ 第１の主面
１０ｂ 第２の主面
１０ｃ 第１の側面
１０ｄ 第２の側面
１０ｅ 第１の端面
１０ｆ 第２の端面
１２ 誘電体層
１４ 内層部
１６ａ 第１の主面側外層部
１６ｂ 第２の主面側外層部
１６ｃ 第１の側面側外層部
１６ｄ 第２の側面側外層部
１６ｅ 第１の端面側外層部
１６ｆ 第２の端面側外層部
２０ 内部電極層
２１、２１ａ、２１ｂ、２１ｃ、２１ｄ 第１の内部電極層
２３ａ、２３ｂ、２３ｃ、２３ｄ 第１の対向電極部
２５ａ、２５ｂ、２５ｃ、２５ｄ 第１の端面側引出電極部
２７ａ、２７ｂ、２７ｃ、２７ｄ 第２の端面側引出電極部
２２、２２ａ、２２ｂ、２２ｃ、２２ｄ 第２の内部電極層
２４ａ、２４ｂ、２４ｃ、２４ｄ 第２の対向電極部
２６ａ、２６ｂ、２６ｃ、２６ｄ 第１の側面側引出電極部
２８ａ、２８ｂ、２８ｃ、２２ｄ 第２の側面側引出電極部
２９ａ 第１の屈曲部
２９ｂ 第２の屈曲部
２９ｃ 第３の屈曲部
２９ｄ 第４の屈曲部
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３０ｃ 第３の外部電極
３０ｄ 第４の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３２ｃ 第３の下地電極層
３２ｄ 第４の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
３４ｃ 第３のめっき層
３４ｄ 第４のめっき層
３６ 下層めっき層
３６ａ 第１の下層めっき層
３６ｂ 第２の下層めっき層
３６ｃ 第３の下層めっき層
３６ｄ 第４の下層めっき層
３８ 上層めっき層
３８ａ 第１の上層めっき層
３８ｂ 第２の上層めっき層
３８ｃ 第３の上層めっき層
３８ｄ 第４の上層めっき層
５０ 実装基板
５１ コア材
５１ａ 基板側実装面
５２ 導体ランド
５２ａ 第１の導体ランド
５２ｂ 第２の導体ランド
５２ｃ 第３の導体ランド
５２ｄ 第４の導体ランド
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (8)

  1. 積層された複数の誘電体層と、前記誘電体層上に積層された複数の内部電極層とを含み、積層方向に相対する第１の主面及び第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面及び第２の側面と、前記積層方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、を有する積層体と、
    前記第１の端面上に配置される第１の外部電極と、
    前記第２の端面上に配置される第２の外部電極と、
    前記第１の側面上に配置される第３の外部電極と、
    前記第２の側面上に配置される第４の外部電極と、
    を備える積層セラミックコンデンサであって、
    前記積層体は、前記複数の内部電極層が対向する内層部を有し、
    前記複数の内部電極層は、第１の内部電極層と第２の内部電極層とを有し、
    前記第１の内部電極層は、前記第２の内部電極層と対向する第１の対向電極部と、前記第１の対向電極部から延び、前記第１の端面に引き出される第１の引出電極部と、前記第１の対向電極部から延び、前記第２の端面に引き出される第２の引出電極部と、を有し、
    前記第２の内部電極層は、前記第１の内部電極層と対向する第２の対向電極部と、前記第２の対向電極部から延び、前記第１の側面に引き出される第３の引出電極部と、前記第２の対向電極部から延び、前記第２の側面に引き出される第４の引出電極部と、を有し、
    前記第１の引出電極部は、第１の屈曲部を有し、
    前記第２の引出電極部は、第２の屈曲部を有し、
    前記第１の屈曲部により、前記第１の引出電極部の一部または全部が、前記第１の主面または前記第２の主面のいずれか一方に向くように屈曲して配置され、
    前記第２の屈曲部により、前記第２の引出電極部の一部または全部が、前記第１の主面または前記第２の主面のいずれか一方に向くように屈曲して配置される、
    積層セラミックコンデンサ。
  2. 前記第１の屈曲部は、前記第１の端面と前記第１の端面側の前記内層部の最表面と間の長さ方向の寸法の１／２の位置よりも前記内層部側に位置しており、
    前記第２の屈曲部は、前記第２の端面と前記第２の端面側の前記内層部の最表面と間の長さ方向の寸法の１／２の位置よりも前記内層部側に位置している、請求項１に記載の積層セラミックコンデンサ。
  3. 前記第１の端面と前記第１の端面側の前記内層部の最表面と間の前記長さ方向の寸法の１／２の位置に位置する前記積層方向で隣り合う前記第１の内部電極層との間に位置する誘電体層の厚みをＡ１、
    前記第２の端面と前記第２の端面側の前記内層部の最表面と間の前記長さ方向の寸法の１／２の位置に位置する前記積層方向で隣り合う前記第１の内部電極層との間に位置する誘電体層の厚みをＡ２、
    前記内層部の中央部に位置する前記積層方向で隣り合う前記第１の内部電極層および前記第２の内部電極層との間に位置する誘電体層の厚みをＢ、
    前記内層部の中央部に位置する前記積層方向で隣り合う前記第１の内部電極層または前記第２の内部電極層の厚みをＣ、
    としたとき、Ａ１＞２×Ｂ＋Ｃ、Ａ２＞２×Ｂ＋Ｃの関係にある、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 前記第３の引出電極部は、第３の屈曲部を有し、
    前記第４の引出電極部は、第４の屈曲部を有し、
    前記第３の屈曲部により、前記第３の引出電極部の一部または全部が、前記第１の主面または前記第２の主面のいずれか一方に向くように屈曲して配置され、
    前記第４の屈曲部により、前記第４の引出電極部の一部または全部が、前記第１の主面または前記第２の主面のいずれか一方に向くように屈曲して配置される、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。
  5. 前記第３の屈曲部は、前記第１の側面と前記第１の側面側の前記内層部の最表面と間の前記幅方向の寸法の１／２の位置よりも前記内層部側に位置しており、
    前記第４の屈曲部は、前記第２の側面と前記第２の側面側の前記内層部の最表面と間の前記幅方向の寸法の１／２の位置よりも前記内層部側に位置している、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。
  6. 前記第１の側面と前記第１の側面側の前記内層部の最表面と間の前記幅方向の寸法の１／２の位置に位置する前記積層方向で隣り合う前記第２の内部電極層との間に位置する誘電体層の厚みをＡ３、
    前記第２の側面と前記第２の側面側の前記内層部の最表面と間の前記幅方向の寸法の１／２の位置に位置する前記積層方向で隣り合う前記第１の内部電極層との間に位置する誘電体層の厚みをＡ４、
    前記内層部の中央部に位置する前記積層方向で隣り合う前記第１の内部電極層および前記第２の内部電極層との間に位置する誘電体層の厚みをＢ、
    前記内層部の中央部に位置する前記積層方向で隣り合う前記第１の内部電極層または前記第２の内部電極層の厚みをＣ、
    としたとき、Ａ３＞２×Ｂ＋Ｃ、Ａ４＞２×Ｂ＋Ｃの関係にある、請求項１または請求項２に記載の積層セラミックコンデンサ。
  7. 実装基板と、
    前記実装基板に実装された積層セラミックコンデンサとを備え、
    前記積層セラミックコンデンサは請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサであり、
    前記実装基板は、基板のコア材と、
    前記コア材上に配置された前記第１の外部電極と接続される第１の接続導体と、
    前記コア材上に配置された前記第２の外部電極と接続される第２の接続導体と、
    前記コア材上に配置された前記第３の外部電極と接続される第３の接続導体と、
    前記コア材上に配置された前記第４の外部電極と接続される第４の接続導体と、
    を有し、
    前記積層セラミックコンデンサは、最も前記第１の主面寄りまたは最も前記第２の主面寄りの前記第１の端面および前記第２の端面に引き出される前記第１の引出電極部および前記第２の引出電極部と、前記実装基板の実装面までとの距離が、最短距離となるように、前記第１の主面または前記第２の主面が前記実装基板側に向くように実装される、積層セラミックコンデンサの実装構造。
  8. 前記積層セラミックコンデンサは請求項４ないし請求項６のいずれかに記載の積層セラミックコンデンサであり、
    前記積層セラミックコンデンサは、最も前記第１の主面寄りまたは最も前記第２の主面寄りの前記第１の側面および前記第２の側面に引き出される前記第３の引出電極部および前記第４の引出電極部と、前記実装基板の実装面までとの距離が、最短距離となるように、前記第１の主面または前記第２の主面が前記実装基板側に向くように実装される、請求項７に記載の積層セラミックコンデンサの実装構造。
JP2022031342A 2022-03-01 2022-03-01 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造 Pending JP2023127508A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022031342A JP2023127508A (ja) 2022-03-01 2022-03-01 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造
CN202211629010.2A CN116705509A (zh) 2022-03-01 2022-12-01 层叠陶瓷电容器及层叠陶瓷电容器的安装构造
US18/107,539 US20230282418A1 (en) 2022-03-01 2023-02-09 Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022031342A JP2023127508A (ja) 2022-03-01 2022-03-01 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造

Publications (1)

Publication Number Publication Date
JP2023127508A true JP2023127508A (ja) 2023-09-13

Family

ID=87824534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022031342A Pending JP2023127508A (ja) 2022-03-01 2022-03-01 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造

Country Status (3)

Country Link
US (1) US20230282418A1 (ja)
JP (1) JP2023127508A (ja)
CN (1) CN116705509A (ja)

Also Published As

Publication number Publication date
US20230282418A1 (en) 2023-09-07
CN116705509A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
US7859823B2 (en) Multi-layered ceramic electronic component
JP4930609B2 (ja) 積層セラミック電子部品
US10971308B2 (en) Multilayer capacitor
CN112614697B (zh) 层叠陶瓷电容器
JP7363654B2 (ja) 積層セラミック電子部品
US11791102B2 (en) Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component
KR20160109858A (ko) 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
JP2022039808A (ja) 積層セラミックコンデンサ
US20230187138A1 (en) Ceramic electronic component
JP2022191911A (ja) 積層セラミック電子部品
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
KR20190006883A (ko) 적층 세라믹 커패시터 및 그의 제조 방법
JP2023127508A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの実装構造
US11133131B2 (en) Multilayer ceramic electronic component
JP7273373B2 (ja) 積層セラミック電子部品
JP7196817B2 (ja) 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法
CN114496562A (zh) 多层电容器
WO2024014093A1 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
JP7302529B2 (ja) 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法
KR102449364B1 (ko) 적층 세라믹 전자부품
US20230139075A1 (en) Multilayer capacitor
US20230162918A1 (en) Multilayer ceramic electronic component
WO2024018720A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2022129066A (ja) 積層セラミックコンデンサ