JP2023080810A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP2023080810A
JP2023080810A JP2021194330A JP2021194330A JP2023080810A JP 2023080810 A JP2023080810 A JP 2023080810A JP 2021194330 A JP2021194330 A JP 2021194330A JP 2021194330 A JP2021194330 A JP 2021194330A JP 2023080810 A JP2023080810 A JP 2023080810A
Authority
JP
Japan
Prior art keywords
glass substrate
support
layer
forming
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021194330A
Other languages
English (en)
Other versions
JP7067666B1 (ja
Inventor
将士 澤田石
Masashi Sawadaishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2021194330A priority Critical patent/JP7067666B1/ja
Priority to JP2022074110A priority patent/JP2023081264A/ja
Application granted granted Critical
Publication of JP7067666B1 publication Critical patent/JP7067666B1/ja
Priority to PCT/JP2022/041103 priority patent/WO2023100586A1/ja
Priority to TW111145571A priority patent/TW202332350A/zh
Publication of JP2023080810A publication Critical patent/JP2023080810A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】レーザ照射によってガラス基板の内部に部分的に改質層を形成する場合、改質深さの制御が非常に難しい。このため、改質部をエッチングして貫通孔を形成すると、深さ方向や径方向にバラつきが発生する可能性がある。【解決手段】第1面及び第2面を有するガラス基板に貫通孔を形成する多層配線の製造方法において、前記ガラス基板の前記第2面に支持体を接着する第1の工程、前記ガラス基板及び支持体の双方にレーザ照射による改質部を形成する第2の工程、前記支持体を剥離除去する第3の工程、前記ガラス基板にエッチング処理により貫通孔を形成する第4の工程を有する。【選択図】図3

Description

本発明は多層配線基板の製造方法に関する。
近年、電子機器の高機能化および小型化が進む中で、電子機器に搭載されるインターポーザに代表される多層配線基板にも、さらなる高精度化が求められている。
特に、最近の多層配線基板においては、ガラス基板を採用し、ガラス基板に貫通孔を形成して、貫通電極を設けている。そして、ガラス基板の両面に導体層、絶縁樹脂層、導体層を順次積層する多層配線基板が採用されている。
しかし、ガラス基板のガラス厚が100μm程度になると、多層配線基板の製造工程中にガラス基板に割れ等の障害が発生しやすい。
このため、特許文献1では、このような割れを防ぐために、ガラス基板に剥離層を介して支持体を接着し、配線の形成後に支持体を剥離除去する工程を採用している。
具体的には、ガラス基板の第1面上に第1の配線の形成を行う工程と、該第1の配線が形成されたガラス基板の第1の配線側を支持体でサポートする工程と、上記ガラス基板に対し、貫通孔形成の起点となるレーザ改質部を、上記第1面とは反対側の面から照射するレーザで形成する工程と、上記ガラス基板の第1面とは反対側の面から第1面に向けて、フッ化水素エッチング液を用いてエッチングを施して、ガラス基板の薄板化を行いつつ貫通孔を形成する貫通孔形成工程と、上記貫通孔形成工程の後に、上記貫通孔の内部に貫通電極を形成すると共に、上記ガラス基板の上記第1面とは反対側の面に第2の配線を形成して、貫通電極を介して上記第1の配線と上記第2の配線を接続する工程と、上記第2の配線を形成後に、上記ガラス基板から上記支持体を外す工程を採用している。
国際公開第2019/235617号
しかし、レーザ照射によってガラス基板の一部にレーザ改質部を形成することは可能であるが、ガラス基板の内部に部分的に改質層を形成する場合、改質深さの制御が難しい。このため、改質部の深さ方向にバラつきが発生することがある。
この結果、エッチングによる貫通孔の形成において、貫通孔の径にバラつきが発生することがある。
本発明は、上記問題に鑑みてなされたもので、多層配線基板のコア材にレーザ改質部を形成し、その後、エッチングによって貫通孔を形成する多層配線基板の製造方法において、貫通孔を高精度に形成する技術を提供することを目的とする。
本発明の代表的なガラス多層配線基板の製造方法の一つは、
第1面及び第2面を有するガラス基板に貫通孔を形成する多層配線の製造方法において、
前記ガラス基板の前記第2面に支持体を接着する第1の工程、
前記ガラス基板及び支持体の双方にレーザ照射による改質部を形成する第2の工程、
前記支持体を剥離除去する第3の工程
前記ガラス基板にエッチング処理により貫通孔を形成する第4の工程
を有する。
本発明によれば、コア材及び第1の支持体の双方に改質部を形成することで、ガラス基板に均一に改質部を形成することができる。その後、エッチング処理を行うことで、貫通孔を高精度に形成することが可能となる。
上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかにされる。
図1は、ガラス基板に第1支持体を接着する工程を説明する断面図である。 図2は、レーザ改質部の形成工程を説明する断面図である。 図3は、第1配線層の形成工程について説明する断面図である。 図4は、第2支持体の接着工程について説明する断面図である。 図5は、第1支持体の剥離工程について説明する断面図である。 図6は、エッチングによる貫通孔形成工程について説明する断面図である。 図7は、第2配線層の形成工程について説明する断面図である。 図8は、第2支持体の剥離工程について説明する断面図である。 図9は、ガラス基板の両面に配線層が形成された断面図である。 図10は、ビルドアップ層の形成工程について説明する断面図である。 図11は、多層配線基板の完成断面図である。 図12は、第2実施形態における配線層の形成工程について説明する断面図である。 図13は、第2実施形態におけるレーザ改質部の形成工程について説明する断面図である。 図14は、第3実施形態における第2支持体の接着工程について説明する断面図である。 図15は、第3実施形態におけるレーザ改質部の形成工程について説明する断面図である。 図16は、第1乃至第3実施形態によって製造された多層配線基板の断面図である。 図17は、第1乃至第3実施形態によって製造された多層配線基板の断面図である。 図18は、第1乃至第3実施形態によって製造された貫通孔の形状を説明する断面図である。 図19は、キャパシタ構造を内蔵した受動部品用のガラス多層配線基板の断面図である。 図20は、複数の半導体素子を搭載したインターポーザがBGA基板に搭載された構造の断面図である。
以下、本発明の実施形態について図面を参照しながら説明する
なお、以下の説明は、本発明の一例に関するものであり、本発明はこれらによって限定されるものではない。また、図面の記載において、同一部分には同一の符号を付して示している。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。なお、「上面」、「下面」については、「第1面」、「第2面」と称することもある。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Z軸プラス方向」、「Z軸マイナス方向」ということがあり、水平方向については、「X軸方向」、「Y軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
<第1実施形態>
以下では、図1から図11を参照して、第1実施形態における多層配線層の製造方法について説明する。
(第1支持体の接着)
まず、図1を参照して、ガラス基板60に第1支持体61を接着する工程を説明する。
図1に示すように、第1接着層62を使用して、ガラス基板60に第1支持体61を貼り合わせ、ガラス基板60、第1接着層62、第1支持体61からなる積層構造体63を形成する。
前記仮固定用の第1接着層62は、ガラス基板60に対して第1支持体61を仮固定するための接着層である。このため、第1接着層62の材料は、UV光などの光を吸収して発熱、昇華、または変質によって剥離可能となる樹脂、熱によって発泡により剥離可能となる樹脂、もしくは、官能基等から、適宜選択することができる。
ガラス基板60に第1支持体を貼り合わせるためには、例えば、ラミネーター、真空加圧プレス、減圧貼り合わせ機等を使用することができる。
前記第1支持体61は、ガラス基板60と同一の材料であることが望ましい。ガラス基板60が無アルカリガラスである場合、第1支持体61も無アルカリガラスであることが望ましい。また第1支持体の厚みについては、ガラス基板60の厚みに応じて、適宜設定することができる。ただし、製造工程中に搬送可能な厚みであることが好ましく、その範囲は、300~1,500μmとなる。
(レーザ改質部の形成)
次に、図2を参照して、レーザ改質部の形成工程について説明する。図2に示す様に、積層構造体63に対し、レーザを照射し、貫通孔の起点となるレーザ改質部65を形成する。レーザ改質部65は、ガラス基板60に対し、例えば垂直方向に延在し、ガラス基板60のほぼ全面に形成することができる。このとき、第1接着層62、第1支持体61にレーザ改質部65が形成されても構わない。
本実施形態においては、ガラス基板60に第1支持体61を重ねた状態でレーザを照射することによって、レーザ照射の処理条件(process window)を広くとることが可能となり、かつ、ガラス基板60に対して確実に所望のレーザ改質部を形成することが可能となる。
(第1配線層の形成)
次に図3を参照して、第1配線層21の形成工程について説明する。図3に示す様に、積層構造体63のガラス基板60上の上面である第1面20に導電層と絶縁樹脂層からなる第1配線層21の形成を行う。このとき、ガラス基板60上には耐フッ酸金属層15を含むシード層を形成した後に、セミアディティブ(SAP)工法で第1面20に貫通電極接続部41、貫通電極間の配線16を形成し、不要となるシード層を除去した後に、絶縁樹脂層25を形成する。
ガラス基板60上の耐フッ酸金属層15は、クロム、ニッケル、または双方からなる合金層であり、スパッタ処理にて10~1,000nmの範囲で形成することができる。その後、耐フッ酸金属上に導電金属皮膜を所望の厚みで形成する。導電金属皮膜は、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cuから適宜設定することができる。
セミアディティブ工法による第1配線層の形成には、フォトレジストを使用し、所望のパターンを形成することができる。一般的には、ドライフィルムレジストを用いるが、液体のレジストを使用しても構わない。所望のパターンを露光、現像しパターン形成した後に、電解めっきにて2μm以上、20μm以下のめっき被膜を形成し、不要となったレジストパターンを剥離し、シード層をエッチングすることで配線形成を行うことができる。
なお、絶縁樹脂層25は、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂の少なくとも一種類以上を含み、シリカ、酸化チタン、ウレタン等のフィラーを含む材料であり、液状、もしくはフィルム状の材料であることが望ましい。液状樹脂の場合は、スピンコート法、フィルム状樹脂の場合は、真空ラミネーターを用いて、真空下で加熱・加圧を行って形成することができる。絶縁樹脂層25の材料は、必要に応じて適宜選択することができる。
(第2支持体の接着)
次に図4を参照して、第2支持体の接着工程について説明する。図4に示すように、積層構造体63の第1配線層21上に第2接着層71、第2支持体70の形成を行う。
第2接着層71については、第1接着層62と同様にUV光などの光を吸収して発熱、昇華、または変質によって剥離可能となる樹脂、熱によって発泡により剥離可能となる樹脂、もしくは、ガラス基板60、第1支持体61を仮固定する官能基等から、適宜選択することができるが、第1接着層62と異なる材料であることが望ましい。
第2支持体70については、ガラスであり、ガラス基板60と同一の材料であることが望ましい。ガラス基板60が無アルカリガラスである場合、第1支持体61も無アルカリガラスであることが望ましい。また第2支持体の厚みについては、ガラス基板60の厚みに応じて、適宜設定することができる。ただし、搬送可能な厚みであることが好ましく、その範囲は、300~1,500μmとなる。
(第1支持体の剥離)
次に、図5を参照して、第1支持体の剥離工程について説明する。図5に示すように、ガラス基板60と第1接着層62の界面から第1接着層62と第1支持体61を剥離する。
ガラス基板60と第1接着層62の界面から、第1支持体61を剥離するにあたっては、第1接着層に使用した材料に応じて、UV光の照射、加熱処理、物理剥離等から使用材料に応じた適宜の剥離方式を選択することとなる。また、ガラス基板60と第1接着層62との接合面に第1接着層62の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗、アルコールを使用した溶剤洗浄などを行っても構わない。
(エッチングによる貫通孔形成)
次に、図6を参照して、エッチングによる貫通孔形成工程について説明する。図6に示すように、ガラス基板60のレーザ改質部65をエッチングで選択的に除去し、図中下側の面から貫通孔12を形成する。エッチングはフッ化水素水溶液を使用した湿式エッチングが適している。フッ化水素水溶液によるエッチング量は、ガラス多層配線基板の厚さに応じて、適宜設定することとなる。例えば、ガラス基板60の厚みT1が200μmである場合、そのエッチング量は50μm以上、175μm以下の範囲であることが望ましい。
エッチング後のガラス基板60の厚みT2は、25μm以上、150μm以下であることが好ましい。
(第2配線層の形成)
次に、図7を参照して、第2配線層の形成工程について説明する。図7に示すように、ガラス基板60の下方の第2面30に導電層と絶縁樹脂層からなる第2配線層22を形成する。貫通孔12、並びにガラス基板60の第2面側の第2配線層の形成には、給電用のシード層の形成、レジストによるパターン形成を行い、2μm以上、20μm以下のめっき処理をした後に、不要となったレジストパターンを剥離し、シード層を除去し、絶縁樹脂の形成を行う。
第2配線層22では、その後の工程でフッ化水素水溶液によるエッチング処理がないことから、耐フッ酸金属と異なる材料を使用することができる。この場合、貫通孔12の側面に、耐フッ酸金属と異なる材料からなる金属層が形成される。耐フッ酸金属と異なる材料として、例えば、Ti、Cu等が挙げられ、それらの材料からなる少なくとも1層以上の金属層が、貫通孔12の側面、並びにガラス基板60の第2面30上に形成される。材料、層数等は、本内容に限られたものだけでなく、必要に応じて適宜設定することができる。
(第2支持体の剥離)
次に、図8を参照して、第2支持体の剥離工程について説明する。図8に示すように、ガラス基板60の第1面20側の第1配線層21の上方に形成された第2接着層71並びに第2支持体70を、第1面側の第1配線層21と第2接着層71の界面より剥離する。これによって、図9に示すように、ガラス基板60の第1面20側に第1配線層21、第2面30側に第2配線層22が形成されたガラス基板60が得られる。
第2支持体70を第2配線層22から剥離するにあたっては、第2接着層71に使用した材料に応じて、UV光の照射、加熱処理、物理剥離等から使用材料に応じた適宜の剥離方式を選択することができる。また、第1配線層21と第2接着層71との接合面に、第2接着層71の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗、アルコールを使用した溶剤洗浄などを行ってもよい。
(ビルドアップ層の形成)
次に、図10を参照して、ビルドアップ層の形成工程について説明する。
図10に示すように、ガラス基板60の第1面20側の第1配線層21、第2面30側の第2配線層22に、第1面側の第1配線層を導通させるための導通電極31、第2面側の第2配線層を導通させるための導通電極32を形成する。導通電極31、32は、絶縁樹脂層25にレーザでビアを形成した後、ビア上にシード層を形成し、その後、セミアディティブ工法(レジストパターン形成、めっき、レジスト剥離、シード層除去、絶縁樹脂層25)を用いて形成する。
なお、第1配線層21、第2配線層22は、少なくとも1層以上積層されており、必要に応じて、適宜の層数を設定することができる。
導通電極31及び導通電極32を形成するために使用するレーザは、レーザ改質部65の形成に用いるレーザとは異なるレーザを用いる。例えば、炭酸ガスレーザー、UV-YAGレーザといったパルスレーザを用いることが好ましく、パルス幅がμsのレーザが適している。
次に、図11に示すように、第1配線層21、第2配線層22にソルダーレジスト55等の外層保護膜を形成した後に、半導体素子用接合パッド51、基板用接合パッド53にNi/Au、Ni/Pd/Au、IT、OSP(水溶性プリフラックス)等の表面処理を施し、必要に応じて半導体素子接合用のはんだ52、基板接合用はんだ54を形成し、多層配線基板を完成させる。
<第2実施形態>
次に、第2実施形態について、図1、図12、図13、図4乃至図11を参照して説明する。
第2実施形態は、レーザ改質の工程を第1配線層の形成の後に行う点で、第1実施形態と異なる。
以下の説明において、上述の第1実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
(第1支持体の接着)
第2実施形態に係る多層配線基板の製造方法において、最初の工程である、第1支持体の接着工程は、図1を参照して説明した第1実施形態と同一であるので、説明を省略する。
(第1配線層の形成)
次に、図12を参照して、第2実施形態における配線層の形成工程について説明する。
第2の実施形態においては、図12に示すように、第1支持体の接着工程に続いて、積層構造体63のガラス基板60上に第1配線層21の形成を行う。このとき、ガラス基板60上には耐フッ酸金属層15を含むシード層を形成した後に、セミアディティブ(SAP)工法で貫通電極接続部41、貫通電極間の配線16を形成し、不要となるシード層を除去した後に、絶縁樹脂層25を形成する。
なお、耐フッ酸金属層及び導電金属皮膜の材料や成膜方法などは、第1実施形態の場合と同様である。
(レーザ改質部の形成)
次に、図13を参照して、第2実施形態におけるレーザ改質部の形成工程について説明する。図13に示すように、積層構造体63に対し、レーザを第1支持体61の面から照射し、貫通孔の起点となるレーザ改質部65を形成する。レーザ改質部65は、ガラス基板60に対し、例えば垂直方向に延在し、全面に形成する。このとき、第1接着層62、第1支持体61にレーザ改質部65が形成されても構わない。
(第2支持体の接着以降の工程)
第2実施形態において、第2支持体の接着工程以降の、第1支持体の剥離、エッチングによる貫通孔形成、第2配線層の形成、第2支持体の剥離、ビルドアップ層の形成は、図4乃至図11を参照して説明した第1の実施形態と同様であるため、説明は省略する。
<第3実施形態>
次に、第3実施形態について、図1、図12、図14、図15、図5乃至図11を参照して説明する。
第3実施形態は、レーザ改質の工程を、第2支持体の接着工程の後に行う点で第2実施形態と異なる。
以下の説明において、上述の第1実施形態、第2実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
(第1支持体の接着及び第1配線層の形成)
第3実施形態に係るガラス多層配線基板の製造方法において、最初の工程である第1支持体の接着工程及び第1配線層の形成工程は、図1及び図12を参照して説明した第2実施形態と同一であるので説明を省略する。
(第2支持体の接着)
次に、図14を参照して、第3実施形態における第2支持体の接着工程について説明する。
第3実施形態においては、図14に示すように、積層構造体63の第1配線層21上に第2接着層71、第2支持体70を形成する。
(レーザ改質部の形成)
その後、図15に示すように、積層構造体63に対してレーザを照射し、貫通孔の起点となるレーザ改質部65を形成する。レーザ改質部65は、ガラス基板60に対し、例えば垂直方向に延在し、全面に形成する。このとき、第1接着層62、第1支持体61にレーザ改質部65が形成されても構わない。
(第1支持体の剥離以降の工程)
第3実施形態において、第1支持体の剥離工程以降の、エッチングによる貫通孔形成、第2配線層の形成、第2支持体の剥離、ビルドアップ層の形成は、図5乃至図11を参照して説明した第1の実施形態と同様であるため、説明は省略する。
<作用・効果>
以上第1~第3実施形態において説明した製造方法によれば、レーザ改質部を形成する際に、ガラス基板60だけをレーザの照射対象とするのではなく、常に、ガラス基板60と同質の材料で構成される支持体を同時に照射対象としている。このため、ガラス基板60の厚さ方向(z軸方向)全体に確実にレーザ改質部を形成することができる。つまり、レーザ改質が十分に行われない可能性のあるレーザ改質の末端となる箇所は、支持体中に存在することとなる。そして、そのような不安定なレーザ改質部は、支持体と共に後の工程で剥離除去されることとなる。このため、ガラス基板60に形成されるレーザ改質部は、均質性が高く、精度よく形成されることから、後のエッチングによっても貫通孔を均一に形成することが可能となる。
従来は、ガラス基板60のみをレーザ照射の対象としていたことから、ガラス基板の表面付近では、レーザ改質部が必ずしも均質に形成されず、結果的に貫通孔の形状のばらつきを招いたが、本開示の多層配線の形成方法によれば、この点を大幅に改善できる。
<本発明の実施形態に係るガラス多層配線基板について>
第1、第2、第3実施形態により製造された多層配線基板の構造について、図16、図17、図18を用いて説明する。
本発明の第1乃至第3実施形態によって製造された多層配線基板では、図16、図17、図18に示すように、ガラス基板60に第1面20側の第1配線層21と第2面30側の第2配線層22とが円錐台形状の貫通電極11によって導通されている。
第1面20側の第1配線層21と貫通電極11は、第1面20側の第1配線層21の貫通電極接続部41によって塞がれた構造となり、貫通電極接続部41と貫通電極11は耐フッ酸金属層15をはさむ構造となる。
第1面20側の第1配線層21を接続する導通電極31は第1面20側の第1配線層の貫通電極接続部41上に形成されている。第2面30側の第2配線層22を接続する導通電極32は貫通電極11から離れた位置で形成される。第1面20側の第1配線層21を接続する導通電極31は、ガラス基板60に対し、第1面20側の第1配線層21を形成した後に、エッチングで貫通孔12を形成することで、貫通電極11上に形成でき、第1面側の第1配線層では、貫通電極11の間に配線16の形成が可能となる。第1面側の第1配線層21では、第2面側の第2配線層22に比べ、配線設計の自由度が向上する。
また、本発明によれば、第2面30側の第2配線層22の開口径D2を安定して形成することができ、開口径D2が閉塞されるといった障害を抑止することが可能となる。このため、貫通孔12、すなわち貫通電極11は、図18に示すように、ガラス基板60の第1面20側の第1配線層21の開口径D1と、第2面30の第2配線層22の開口径D2の関係は、D2>D1となっており、第1面20側開口径D1/第2面側開口D2が約0.3~0.8となることで、貫通電極11の側面、並びに底面へのシード層の付き回りを確保することできる。これによって、貫通電極11側面、底面の密着性を確保することができ、高い接合信頼性を得ることができる。
以上説明した、ガラス厚150μm以下の薄ガラス用いたガラス多層配線基板の製造方法は、図19に示すキャパシタ構造を内蔵した受動部品用のガラス多層配線基板、図20に示すような複数の半導体素子を搭載したインターポーザといったデバイスに利用することができる。本実施形態は、ガラス厚150μm以下の薄ガラスを用いることを容易とし、簡便に貫通孔、並びに貫通電極を形成することが可能なることにより、貫通電極を備えたガラス多層配線基板を用いる様々なデバイスに利用することができる
本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
さらに、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含むものである。
1:ガラス多層配線基板
11:貫通電極
12:貫通孔
15:耐フッ酸金属層
16:配線
21:第1配線層
22:第2配線層
25:絶縁樹脂層
31:導通電極
32:導通電極
41:貫通電極接続部
42:貫通電極接続部
51:半導体素子用接合パッド
52:半導体素子用接合はんだ
53:基板用接合パッド
54:基板用接合はんだ
55:ソルダーレジスト
60:ガラス基板
61:第1支持体
62:第1接着層
63:積層構造体
65:レーザ改質部
70:第2支持体
71:第2接着層
80:キャパシタ構造
90:BGA基板
100:半導体素子
D1:貫通孔第1面側 開口径
D2:貫通孔第2面側 開口径

Claims (5)

  1. 第1面及び第2面を有するガラス基板に貫通孔を形成する多層配線の製造方法において、
    前記ガラス基板の前記第2面に支持体を接着する第1の工程、
    前記ガラス基板及び支持体の双方にレーザ照射による改質部を形成する第2の工程、
    前記支持体を剥離除去する第3の工程
    前記ガラス基板にエッチング処理により貫通孔を形成する第4の工程
    を有する多層配線基板の製造方法。
  2. 請求項1に記載の多層配線基板の製造方法において、
    改質部を形成する前記第2の工程は、前記ガラス基板の第1面に第1配線層を形成した後に行うことを特徴とする多層配線基板の製造方法。
  3. 請求項1に記載の多層配線基板の製造方法において、
    改質部を形成する前記第2の工程は、前記ガラス基板の第1面の上方に第1配線層を形成し、さらに、前記第1配線層の上方に第2支持体を接着した後に行うことを特徴とする多層配線基板の製造方法。
  4. 請求項1から3のいずれか一項に記載の多層配線基板の製造方法において、
    貫通孔を形成する前記第4の工程の後に、前記支持体が剥離除去された前記ガラス基板の前記第2面の下方に第2配線層を形成する第5の工程、及び、
    第2支持体を剥離除去する第6の工程
    を有する多層配線基板の製造方法。
  5. 請求項4に記載の多層配線基板の製造方法において、
    前記第2支持体を剥離除去する前記第6の工程の後に、
    前記ガラス基板の上方及び/又は下方にビルドアップ層を形成する工程
    を有する多層配線基板の製造方法。
JP2021194330A 2021-11-30 2021-11-30 多層配線基板の製造方法 Active JP7067666B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021194330A JP7067666B1 (ja) 2021-11-30 2021-11-30 多層配線基板の製造方法
JP2022074110A JP2023081264A (ja) 2021-11-30 2022-04-28 多層配線基板の製造方法
PCT/JP2022/041103 WO2023100586A1 (ja) 2021-11-30 2022-11-04 多層配線基板の製造方法及び多層配線基板
TW111145571A TW202332350A (zh) 2021-11-30 2022-11-29 多層配線基板的製造方法及多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021194330A JP7067666B1 (ja) 2021-11-30 2021-11-30 多層配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022074110A Division JP2023081264A (ja) 2021-11-30 2022-04-28 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP7067666B1 JP7067666B1 (ja) 2022-05-16
JP2023080810A true JP2023080810A (ja) 2023-06-09

Family

ID=81606842

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021194330A Active JP7067666B1 (ja) 2021-11-30 2021-11-30 多層配線基板の製造方法
JP2022074110A Pending JP2023081264A (ja) 2021-11-30 2022-04-28 多層配線基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022074110A Pending JP2023081264A (ja) 2021-11-30 2022-04-28 多層配線基板の製造方法

Country Status (3)

Country Link
JP (2) JP7067666B1 (ja)
TW (1) TW202332350A (ja)
WO (1) WO2023100586A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004566A1 (ja) * 2022-07-01 2024-01-04 Toppanホールディングス株式会社 ガラスコア積層構造体およびガラスコア積層構造体の製造方法
JP2024046350A (ja) * 2022-09-22 2024-04-03 Toppanホールディングス株式会社 配線基板
JP2024071115A (ja) * 2022-11-14 2024-05-24 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法
CN117976550A (zh) * 2024-03-28 2024-05-03 深圳市矩阵多元科技有限公司 基板制造方法及基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017033972A (ja) * 2015-07-29 2017-02-09 リンテック株式会社 半導体装置の製造方法
WO2018092480A1 (ja) * 2016-11-17 2018-05-24 大日本印刷株式会社 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法
WO2019235617A1 (ja) * 2018-06-08 2019-12-12 凸版印刷株式会社 ガラスデバイスの製造方法、及びガラスデバイス

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7409031B2 (ja) * 2019-11-18 2024-01-09 Toppanホールディングス株式会社 ガラスコア多層配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017033972A (ja) * 2015-07-29 2017-02-09 リンテック株式会社 半導体装置の製造方法
WO2018092480A1 (ja) * 2016-11-17 2018-05-24 大日本印刷株式会社 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法
WO2019235617A1 (ja) * 2018-06-08 2019-12-12 凸版印刷株式会社 ガラスデバイスの製造方法、及びガラスデバイス

Also Published As

Publication number Publication date
TW202332350A (zh) 2023-08-01
JP2023081264A (ja) 2023-06-09
WO2023100586A1 (ja) 2023-06-08
JP7067666B1 (ja) 2022-05-16

Similar Documents

Publication Publication Date Title
WO2023100586A1 (ja) 多層配線基板の製造方法及び多層配線基板
JP7298603B2 (ja) ガラスデバイスの製造方法
TW200930163A (en) Method for manufacturing printed wiring board
JP2000106482A (ja) フレキシブル基板製造方法
CN113169166A (zh) 半导体封装基板及其制造方法
JP2018113392A (ja) 配線基板、多層配線基板および配線基板の製造方法
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
JP2016213283A (ja) 製造方法、および貫通電極付配線基板
JP6715618B2 (ja) プリント配線板
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
JP2010108964A (ja) 回路基板の製造方法
US11037869B2 (en) Package structure and preparation method thereof
WO2024106066A1 (ja) 配線基板及び配線基板の製造方法
JP2007067189A (ja) 配線基板及びその製造方法
WO2023171240A1 (ja) ガラス基板、貫通電極、多層配線基板、およびガラス基板の製造方法
WO2024004566A1 (ja) ガラスコア積層構造体およびガラスコア積層構造体の製造方法
TW202423199A (zh) 玻璃核心積層構造體及玻璃核心積層構造體的製造方法
WO2024062808A1 (ja) 配線基板
JP2024062685A (ja) 配線基板の製造方法
WO2023127367A1 (ja) 多層配線基板およびその製造方法
JP5413035B2 (ja) 多層配線基板の製造方法、積層化多層配線基板
JP2024062689A (ja) 配線基板の製造方法
JP2024093745A (ja) 配線基板の製造方法
JP2024006905A (ja) 多層配線基板、多層配線基板の製造方法、および母材基板
JP2023008352A (ja) 多層配線基板および多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20211201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7067666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150