JP2023023998A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2023023998A
JP2023023998A JP2021130016A JP2021130016A JP2023023998A JP 2023023998 A JP2023023998 A JP 2023023998A JP 2021130016 A JP2021130016 A JP 2021130016A JP 2021130016 A JP2021130016 A JP 2021130016A JP 2023023998 A JP2023023998 A JP 2023023998A
Authority
JP
Japan
Prior art keywords
circuit board
bus bar
semiconductor module
switching elements
semiconductor switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021130016A
Other languages
English (en)
Other versions
JP2023023998A5 (ja
Inventor
真悟 岩崎
Shingo Iwasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2021130016A priority Critical patent/JP2023023998A/ja
Priority to CN202280054738.9A priority patent/CN117795676A/zh
Priority to PCT/JP2022/027868 priority patent/WO2023013388A1/ja
Priority to DE112022003838.1T priority patent/DE112022003838T5/de
Publication of JP2023023998A publication Critical patent/JP2023023998A/ja
Publication of JP2023023998A5 publication Critical patent/JP2023023998A5/ja
Priority to US18/433,910 priority patent/US20240178194A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】半導体モジュール内での電流や電位の変化によりプリント基板が誤動作することを抑制する技術を提供する。【解決手段】半導体モジュール１０は、回路基板１７と、回路基板に接続されたインバータ回路に適用される複数の半導体スイッチング素子２４Ｕｐ，２４Ｕｎと、複数のバスバ２６Ｕ，２７と、これらを一体に封止するモールド１１と、を備える。複数の半導体スイッチング素子は、回路基板の平面方向に配置され、複数のバスバは、インバータ回路の各レグに含まれる複数の半導体スイッチング素子を互いに直列接続する第１バスバ２６Ｕと、レグの高電位側または低電位側に接続され、第１バスバと回路基板との間に配置された第２バスバ２７と、を含み、第１バスバと第２バスバは、回路基板を平面視する方向に見たときに、少なくとも一部が互いに重なっており、第１バスバに流れる電流の方向は、第２バスバに流れる電流の方向と対向する。【選択図】 図５

Description

本発明は、複数の半導体素子を含む半導体モジュールに関する。
特許文献１に、絶縁基板と、プリント基板と、複数の半導体素子とが封止樹脂内に一体に封止された半導体モジュールが記載されている。複数の半導体素子は、絶縁基板の上面側かつプリント基板の下面側に配置されている。複数の半導体素子は、絶縁基板の上面に設けられた導電層の上面にはんだ層を介して接合されており、プリント基板の下面に設けられた導電層の下面にはんだ層を介して接合されている。プリント基板には上下方向に貫通する貫通孔が設けられており、貫通孔内に配置された導電性部材により、複数の半導体素子の信号電極は、プリント基板と電気的に接続されている。
特開２０１９－１５３６０７号公報
特許文献１では、プリント基板と複数の半導体素子との間には、電位の相違する複数の導電層が同一平面上に隣接して設けられている。このため、半導体モジュール内で電流や電位が急峻に変化した場合に、磁気ノイズや静電ノイズが発生して、プリント基板が誤動作することが懸念される。
上記を鑑み、本発明は、半導体モジュール内での電流や電位の変化によりプリント基板が誤動作することを抑制する技術を提供することを目的とする。
本発明は、回路基板と、前記回路基板に接続されたインバータ回路に適用される複数の半導体スイッチング素子と、複数のバスバと、前記回路基板と前記複数の半導体スイッチング素子と前記複数のバスバとを一体に封止するモールドと、を備える。この半導体モジュールでは、前記複数の半導体スイッチング素子は、前記回路基板の平面方向に配置される。前記複数のバスバは、前記インバータ回路の各レグに含まれる複数の半導体スイッチング素子を互いに直列接続する第１バスバと、前記レグの高電位側または低電位側に接続され、前記第１バスバと前記回路基板との間に配置された第２バスバと、を含む。前記第１バスバと前記第２バスバは、前記回路基板を平面視する方向に見たときに、少なくとも一部が互いに重なっており、前記第１バスバに流れる電流の方向は、前記第２バスバに流れる電流の方向と対向する。
本発明に係る半導体モジュールでは、第１バスバと第２バスバとは、回路基板を平面視する方向に見たときに、少なくとも一部が互いに重なっている。さらに、第１バスバと第２バスバとは、流れる電流の方向が対向しているため、第１バスバを流れる電流と、第２バスバを流れる電流とが急峻に変化しても、重なり合った箇所においては電流変化に起因する磁界変化が抑制される。このため、インバータ回路の切換えにより各バスバの電流や電位が急峻に変化した場合に、磁気ノイズが発生すること抑制できる。また、第２バスバが電磁シールドとして機能し、インバータ回路における電流変化により生じる磁界が回路基板に影響することを抑制できる。その結果、半導体モジュール内での電流や電位の変化により回路基板が誤動作することを抑制できる。
実施形態にかかる半導体モジュールの外観を示す斜視図。 図１に示す半導体モジュールに内蔵されたインバータ回路。 図１に示す半導体モジュールからモールドを除去した状態を示す平面図。 図１に示す半導体モジュールからモールドを除去した状態を示す斜視図。 図４のＶ－Ｖ線断面図。 図４のＶＩ－ＶＩ線断面図。 図４のＶＩＩ－ＶＩＩ線断面図。 図３に示す状態からさらに回路基板を除去した状態を示す平面図。 図４に示す状態からさらに回路基板を除去した状態を示す斜視図。 図８のＸ－Ｘ線断面図。 図８に示す状態からさらに第２バスバを除去した状態を示す平面図。 図９に示す状態からさらに第２バスバを除去した状態を示す斜視図。 図１０に示す状態からさらに第２バスバを除去した状態を示す断面図。 半導体モジュールの断面を模式的に示す図。 第１バスバに流れる電流と第２バスバに流れる電流を示す図。 回路基板に備えられた無線通信回路により外部の回路基板との無線通信する状態を示す図。 回路基板に備えられた外部端子により外部の回路基板と接続された状態を示す図。 モールド内に低収縮層を備える半導体モジュールを示す図。
図１に示すように、半導体モジュール１０では、回路基板１７と、６個の半導体スイッチング素子とが、樹脂製のモールド１１内に一体に封止されている。６個の半導体スイッチング素子は、構造および大きさが同様のｎチャネル型ＲＣ－ＩＧＢＴであり、半導体モジュール１０内には、６個の半導体スイッチング素子によって、図２に示すようなインバータ回路が構成されている。
インバータ回路は、直列接続された２個の半導体スイッチング素子で構成されたレグを３個含む三相フルブリッジ回路である。Ｕ端子１４Ｕに接続された上アームスイッチＳＵｐ及び下アームスイッチＳＵｂと、Ｖ端子１４Ｖに接続された上アームスイッチＳＶｐ及び下アームスイッチＳＶｎと、Ｗ端子１４Ｗに接続された上アームスイッチＳＷｐ及び下アームスイッチＳＷｎが、モールド１１内に封止されている。各レグの高電位側はＰ端子１２に接続され、低電位側はＮ端子１３に接続されている。
図１に示すように、モールド１１からＰ端子１２と、Ｎ端子１３と、Ｕ端子１４Ｕと、Ｖ端子１４Ｖと、Ｗ端子１４Ｗと、回路基板１７の一部が突出した外観を有している。回路基板１７の一部をモールド１１から突出させることにより、突出部分から放熱させることができる。なお、各図において、ｘ方向およびｙ方向は半導体モジュール１０および回路基板１７の平面方向に平行な方向であり、ｚ方向は半導体モジュール１０および回路基板１７の厚み方向である。Ｐ端子１２とＮ端子１３とは、ｘ方向に隣接して配置されており、モールド１１に対してｙ軸の正方向に突出している。Ｐ端子１２とＮ端子１３のｚ方向の位置は略同一である。Ｕ端子１４Ｕ、Ｖ端子１４ＶおよびＷ端子１４Ｗは、モールド１１に対してＰ端子１２およびＮ端子１３と対向するｘ軸の負方向に突出している。Ｕ端子１４Ｕ、Ｖ端子１４Ｖ、Ｗ端子１４Ｗは、ｘ軸の負方向側から正方向側に向かってこの順序で隣接して配置されている。Ｕ端子１４Ｕ、Ｖ端子１４ＶおよびＷ端子１４Ｗのｚ方向の位置は略同一である。
図３～７は、図１に示す半導体モジュール１０からモールド１１を除去した状態を示す。図３～７に示すように、半導体モジュール１０は、回路基板１７と、６個の半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎと、３個の第１バスバ２６Ｕ，２６Ｖ，２６Ｗとをモールド１１内に一体に封止された状態で備えている。半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎは、それぞれ、図２に示す上アームスイッチＳＵｐ，下アームスイッチＳＵｂ，上アームスイッチＳＶｐ，下アームスイッチＳＶｎ，上アームスイッチＳＷｐ，下アームスイッチＳＷｎに対応する。各レグに含まれる１対の半導体スイッチング素子２４Ｕｐと２４Ｕｎ，２４Ｖｐと２４Ｖｎ，２４Ｗｐと２４Ｗｎとは、それぞれｙ方向に配置されている。上アームスイッチに対応する半導体スイッチング素子２４Ｕｐ，２４Ｖｐ，２４Ｗｐは、Ｐ端子１２およびＮ端子１３に近いｙ軸の正方向側に配置されており、下アームスイッチに対応する半導体スイッチング素子２４Ｕｎ，２４Ｖｎ，２４Ｗｎは、Ｕ端子１４Ｕ、Ｖ端子１４ＶおよびＷ端子１４Ｗに近いｙ軸の負方向側に配置されている。
図３，４に示すように、回路基板１７には、半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎの小信号パッドに対応する位置に、ｚ方向に貫通する通過孔１７Ｕｐ，１７Ｕｎ，１７Ｖｐ，１７Ｖｎ，１７Ｗｐ，１７Ｗｎが開孔している。回路基板１７を上面視したときの角部には、それぞれ孔部１７ｈが設けられている。
図８～１０は、半導体モジュール１０から、さらに回路基板１７を取り除いた状態を示す。回路基板１７の直下には、第２バスバ２７が配置されている。図８に示すように、第２バスバ２７には、半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎの小信号パッドに対応する位置に、ｚ方向に貫通する通過孔２７Ｕｐ，２７Ｕｎ，２７Ｖｐ，２７Ｖｎ，２７Ｗｐ，２７Ｗｎが開孔している。
通過孔１７Ｕｐ，１７Ｕｎ，１７Ｖｐ，１７Ｖｎ，１７Ｗｐ，１７Ｗｎおよび通過孔２７Ｕｐ，２７Ｕｎ，２７Ｖｐ，２７Ｖｎ，２７Ｗｐ，２７Ｗｎは、それぞれ、半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎの小信号パッドの上方向（ｚ軸の正方向）に位置しており、半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎの小信号パッドに接続されたボンディングワイヤを各通過孔に通過させることにより、回路基板１７の上面（ｚ軸の正方向側の面）に、ボンディングワイヤを接続させることができる。
第２バスバ２７は、ｙ軸の正方向から順に、非接合部２７ｐ、連結部２７ｍ、接合部２７ｎ，端部２７ｅを含んでいる。非接合部２７ｐは接合部２７ｎよりも上方に位置しており、連結部２７ｍは、非接合部２７ｐと接合部２７ｎとを連結している。端部２７ｅは、接合部２７ｎから上方に立ち上がっている。図５，８に示すように、非接合部２７ｐおよび接合部２７ｎは、ｘ方向の両端部においてｚ軸の正方向に立ち上がっている。第２バスバ２７は、下アームスイッチに対応する半導体スイッチング素子２４Ｕｎ，２４Ｖｎ，２４Ｗｎの上面から、Ｐ端子１２に隣接するＮ端子１３に至るまでの領域に延在している。第２バスバ２７は、回路基板１７を平面視する方向に見たときに、各レグに含まれる複数の半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎを覆っている。
図１１～１３は、半導体モジュール１０から、さらに第２バスバ２７を取り除いた状態を示す。第２バスバ２７の直下には、第１バスバ２６Ｕ，２６Ｖ，２６Ｗが配置されている。回路基板１７を平面視する方向に見たときに、第１バスバ２６Ｕ，２６Ｖ，２６Ｗはその大部分が第２バスバ２７と重なっている。第１バスバ２６Ｕ，２６Ｖ，２６Ｗは、第１バスバ２６Ｕ，２６Ｖ，２６Ｗは、ｙ軸方向に延在するとともにｙ軸の正方向の端部においてｚ軸の正方向に立ち上がった形状を有している。図８に示すように、立ち上がった端部以外の部分において、第１バスバ２６Ｕ，２６Ｖ，２６Ｗは、第２バスバ２７に覆われている。
図５～７等に示すように、半導体モジュール１０は、下面側（ｚ軸の負方向側）から順に積層された第１放熱基板２１ｐ，２１ｎ、絶縁基板１８、第２放熱基板２２ｐ，２２Ｕｎ，２２Ｖｎ，２２Ｖｎをモールド１１内に備えている。第１放熱基板２１ｐ，２１ｎおよび第２放熱基板２２ｐ，２２Ｕｎ，２２Ｖｎ，２２Ｖｎは、導電性の金属板であり、より具体的には、例えば、銅等を材料とする平板である。
各半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎは、ｐ型のコレクタ電極側が下面側となる向きで配置されている。第２放熱基板２２ｐの上面には、はんだ層２３Ｕｐ，２３Ｖｐ，２３Ｗｐを介して、半導体スイッチング素子２４Ｕｐ，２４Ｖｐ，２４Ｗｐが接合されている。第２放熱基板２２Ｕｎ，２２Ｖｎ，２２Ｖｎの上面には、それぞれ、はんだ層２３Ｕｎ，２３Ｖｎ，２３Ｗｎを介して、半導体スイッチング素子２４Ｕｎ，２４Ｖｎ，２４Ｗｎが接合されている。第２放熱基板２２ｐの上面には、そのｙ軸の正方向の端部において、はんだ層３３を介して、Ｐ端子１２が接合されている。
半導体スイッチング素子２４Ｕｐ，２４Ｖｐ，２４Ｗｐの上面には、はんだ層２５Ｕｐ，２５Ｖｐ，２５Ｗｐを介して、第１バスバ２６Ｕ，２６Ｖ，２６Ｗが接合されている。図１１等に示すように、第１バスバ２６Ｕ，２６Ｖ，２６Ｗには、はんだ孔部２６Ｕｈ，２６Ｖｈ，２６Ｗｈが設けられている。図１１に示す状態で、上方からはんだ孔部２６Ｕｈ，２６Ｖｈ，２６Ｗｈにはんだを流し入れることにより、はんだ層２５Ｕｐ，２５Ｖｐ，２５Ｗｐを容易に形成することができ、半導体スイッチング素子２４Ｕｐ，２４Ｖｐ，２４Ｗｐのコレクタ電極に対して第１バスバ２６Ｕ，２６Ｖ，２６Ｗを正確に配置して接合できる。はんだ孔部２６Ｕｈ，２６Ｖｈ，２６Ｗｈは、レーザ溶接に利用することもできる。
第１バスバ２６Ｕ，２６Ｖ，２６Ｗは、ｙ軸の負方向の端部において、はんだ層３１Ｕ等を介して、それぞれ、第２放熱基板２２Ｕｎ，２２Ｖｎ，２２Ｖｎの上面に接合されている。第２放熱基板２２Ｕｎ，２２Ｖｎ，２２Ｖｎの上面には、はんだ層３２Ｕ等を介して、それぞれ、Ｕ端子１４Ｕ、Ｖ端子１４Ｖ、Ｗ端子１４Ｗが接合されている。第２放熱基板２２Ｕｎ，２２Ｖｎ，２２Ｖｎの上面には、それぞれ、ｙ軸の正方向から負方向に向かって順に、第１バスバ２６Ｕ，２６Ｖ，２６Ｗ、半導体スイッチング素子２４Ｕｎ，２４Ｖｎ，２４Ｗｎ、Ｕ端子１４Ｕ、Ｖ端子１４Ｖ、Ｗ端子１４Ｗが接合されている。
第１バスバ２６Ｕ，２６Ｖ，２６Ｗは、それぞれ、半導体スイッチング素子２４Ｕｐ，２４Ｖｐ，２４Ｗｐのエミッタ電極側となる上面と、半導体スイッチング素子２４Ｕｎ，２４Ｖｎ，２４Ｗｎのコレクタ電極側となる下面と接合する第２放熱基板２２Ｕｎ，２２Ｖｎ，２２Ｖｎの上面とを電気的に接続している。第１バスバ２６Ｕ，２６Ｖ，２６Ｗによって、各レグに含まれる１対の半導体スイッチング素子２４Ｕｐと２４Ｕｎ，２４Ｖｐと２４Ｖｎ，２４Ｗｐと２４Ｗｎとは、互いに直列接続されている。第１バスバ２６Ｕ，２６Ｖ，２６Ｗは、Ｏバスバである。
図５～７等に示すように、第１バスバ２６Ｕ，２６Ｖ，２６Ｗにおける各半導体スイッチング素子２４Ｕｐ，２４Ｖｐ，２４Ｗｐとの接合部分の上方に、第２バスバ２７の非接合部２７ｐが配置されている。半導体スイッチング素子２４Ｕｎ，２４Ｖｎ，２４Ｗｎの上面には、はんだ層２５Ｕｎ，２５Ｖｎ，２５Ｗｎを介して、第２バスバ２７の接合部２７ｎが接合されている。第２バスバ２７は、図２に示すインバータ回路の各レグの低電位側に接続されたＮバスバ（低電位バスバ）であり、グラウンド接続されている。
図８等に示すように、接合部２７ｎには、はんだ孔部２７Ｕｈ，２７Ｖｈ，２７Ｗｈが設けられている。図８に示す状態で、上方からはんだ孔部２７Ｕｈ，２７Ｖｈ，２７Ｗｈにはんだを流し入れることにより、はんだ層２５Ｕｎ，２５Ｖｎ，２５Ｗｎを容易に形成することができ、半導体スイッチング素子２４Ｕｎ，２４Ｖｎ，２４Ｗｎのコレクタ電極に対して第２バスバ２７を正確に配置して接合できる。はんだ孔部２７Ｕｈ，２７Ｖｈ，２７Ｗｈは、レーザ溶接に利用することもできる。
図１４は、半導体モジュール１０の断面を模式的に示す図である。図１４における参照番号は、図１～１３における参照番号と数字の部分において同じ構成を一括して示す。半導体モジュール１０は、図１４に示すように、モールド１１内において、同一レグを構成する上アーム側の半導体スイッチング素子２４ｐと、下アーム側の半導体スイッチング素子２４ｎとが回路基板１７の平面方向に配置されており、第１バスバ２６によって互いに直列接続されている。上アーム側の半導体スイッチング素子２４ｐのコレクタ電極側はＰ端子１２と電気的に接続されており、下アーム側の半導体スイッチング素子２４ｎは、第２バスバ２７を介して、Ｎ端子１３に電気的に接続されている。第２バスバ２７は、第１バスバ２６と回路基板１７との間に配置されており、半導体スイッチング素子２４ｎからＮ端子１３までの間に配置された、さらに下方の構成を覆うように面状に延在している。例えば、第１バスバ２６と第２バスバ２７とは、回路基板１７を平面視する方向に見たときに、大部分が互いに重なっている。
図１４に矢印で示すようにＰ端子１２から、第２放熱基板２２ｐ、半導体スイッチング素子２４ｐ、第１バスバ２６，第２放熱板２２ｎ、半導体スイッチング素子２４ｎ、第２バスバ２７，Ｎ端子１３の経路で電流が流れると、第１バスバ２６に流れる電流の方向と、第２バスバ２７に流れる電流の方向は、対向する。より具体的には、第１バスバ２６Ｕには、図１４および図１５（ａ）に矢印で示すように略ｙ軸の負方向に電流が流れる。第２バスバ２７には、図１４および図１５（ｂ）に矢印で示すように略ｙ軸の正方向に電流が流れる。第２バスバ２７が第１バスバ２６を覆うようにｚ軸方向に離間して略平行に配置され、互いに逆向きの電流が流れるように構成されているため、第１バスバ２６を流れる電流によって生じる磁界と、第２バスバ２７を流れる電流によって生じる磁界が互いに打ち消される。このため、第１バスバ２６を流れる電流と、第２バスバ２７を流れる電流とが急峻に変化しても、重なり合った箇所においては電流変化に起因する磁界変化が抑制される。その結果、半導体モジュール１０内での電流や電位の変化により回路基板１７が誤動作することを抑制できる。
また、半導体モジュール１０では、回路基板１７と、インバータ回路を構成する第１バスバ２６および各半導体スイッチング素子２４ｐ，２４ｎ等との間に第２バスバ２７が配置されて、第２バスバ２７により回路基板１７とインバータ回路とが隔離されている。このため、第２バスバ２７が電磁シールドとして機能し、回路基板１７における電流変化によって生じる磁界と、インバータ回路における電流変化によって生じる磁界とが互いに影響し合うことを抑制できる。その結果、インバータ回路において生じる磁界によって回路基板１７が誤作動することを抑制できる。
また、半導体モジュール１０では、第２バスバ２７はグラウンド接続されている。グラウンド接続された第２バスバ２７により回路基板１７とインバータ回路とが隔離されているため、第２バスバ２７が静電シールドとして機能し、回路基板１７における電圧変化によって生じる静電ノイズと、インバータ回路における電圧変化によって生じる静電ノイズとが互いに影響し合うことを抑制できる。特に、第２バスバ２７は、回路基板１７を平面視する方向に見たときに、各レグに含まれる複数の半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎを覆っているため、静電シールド、電磁シールドとして、静電ノイズおよび磁気ノイズをより効果的に抑制できる。
上記のとおり、半導体モジュール１０により具現化される構成によれば、インバータ回路によって生じる磁気ノイズや静電ノイズが回路基板１７に影響することを効果的に抑制できる。ＲＣ－ＩＧＢＴのようなパワー半導体素子を半導体スイッチング素子として用いるインバータ回路では、電流変化および電圧変化が大きくなるため、モールド内に一体に封止された回路基板への磁気ノイズや静電ノイズが大きくなる。半導体モジュール１０によれば、パワー半導体素子を半導体スイッチング素子として用いるインバータ回路を回路基板１７と共にモールド１１内に封止しても、インバータ回路により生じる磁気ノイズや静電ノイズを効果的に抑制して回路基板１７の誤作動を抑制できる。
（変形例）
回路基板１７には、無線通信回路が備えられていてもよい。無線通信回路を備えることにより、図１６に示すように、半導体モジュール１０の外部に存在する外部基板４０と通信することができる。
また、図１７に示すように、半導体モジュール１０は、モールド１１から露出する信号端子４１，４２を備えていてもよい。信号端子４１，４２は、回路基板１７と電気的に接続しており、信号端子４１，４２を半導体モジュール１０の外部に存在する外部基板４０とを接続することにより、回路基板１７と外部基板４０との間における信号の送受信が可能となる。信号端子４１，４２は、第２バスバ２７が配置されている側と逆方向に突出していることが好ましい。なお、信号端子４１，４２は、図１７に示すように、はんだ付け等により、直接、回路基板１７に接続されていてもよいが、これに限定されない。例えば、モールド１１内で、信号端子４１，４２と回路基板１７が離間し、ボンディングワイヤ等を介して、間接的に、信号端子４１，４２と回路基板１７とが接続されていてもよい。
図１８に示すように、モールド１１内の回路基板１７に対して回路基板１７の厚み方向に離れた位置に、モールド１１よりも熱収縮率が低い低収縮層５０，５１が備えられていてもよい。樹脂製のモールド１１や金属製の第１放熱基板２１等の熱収縮率が比較的高いことにより絶縁基板１８が反って割れることを、低収縮層５０，５１により抑制できる。
低収縮層５０，５１は、例えば、空気層であってもよい。この場合、モールド成形時に金型で空気層を作ることにより、低収縮層５０，５１を形成できる。低収縮層５０は、回路基板１７の上面に接合された駆動ＩＣ６０よりも上方に設けられており、低収縮層５１は、回路基板１７の下面に接合された抵抗の下方かつ第２バスバ２７の上方に設けられている。低収縮層は、回路基板１７の上方または下方のいずれか一方にのみ設けられていてもよいし、上方および下方に設けられていてもよい。
なお、上記の実施形態においては、インバータ回路を構成する複数の半導体スイッチング素子がｎチャネル型ＲＣ－ＩＧＢＴである場合を例示して説明したが、これに限定されない。複数の半導体スイッチング素子は、例えば、パワーＭＯＳＦＥＴやＩＧＢＴ等のパワー半導体素子であってもよく、パワーＭＯＳＦＥＴやＩＧＢＴがダイオードと逆並列に接続されて各アームが構成されていてもよい。また、複数の半導体スイッチング素子は、ｎチャネル型であってもｐチャネル型であってもよい。また、インバータ回路を構成する半導体スイッチング素子の個数は６個に限定されない。
また、上記の実施形態においては、第２バスバ２７が各レグの低電位側に接続されたＮバスバである場合を例示して説明したが、各レグの高電位側に接続されたＰバスバであってもよい。Ｐ端子１２とＮ端子１３とが入れ替えて、各半導体スイッチング素子もこれに対応して接続の方向を逆転させることによって、第２バスバ２７がＰバスバとして機能する構成を実現できる。
上記の各実施形態によれば、下記の効果を得ることができる。
半導体モジュール１０は、回路基板１７と、複数の半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎと、第１バスバ２６Ｕ，２６Ｖ，２６Ｗと、第２バスバ２７と、これら各構成を一体に封止するモールド１１とを備える。複数の半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎは、回路基板１７に接続されたインバータ回路に適用され、回路基板１７の平面方向に配置されている。第１バスバ２６Ｕ，２６Ｖ，２６Ｗは、インバータ回路の各レグに含まれる複数の半導体スイッチング素子（例えば、半導体スイッチング素子２４Ｕｐ，２４Ｕｎ）を互いに直列接続する。
第２バスバ２７は、レグの低電位側に接続され、第１バスバ２６Ｕ，２６Ｖ，２６Ｗと回路基板１７との間に配置されている。第１バスバ２６Ｕ，２６Ｖ，２６Ｗと第２バスバ２７は、回路基板１７を平面視する方向に見たときに、少なくとも一部が互いに重なっており、第１バスバ２６Ｕ，２６Ｖ，２６Ｗに流れる電流の方向は、第２バスバ２７に流れる電流の方向と対向する。このため、第１バスバ２６Ｕ，２６Ｖ，２６Ｗを流れる電流と、第２バスバ２７を流れる電流とが急峻に変化しても、重なり合った箇所においては電流変化に起因する磁界変化が抑制される。このため、インバータ回路の切換えにより各バスバの電流や電位が急峻に変化した場合に、磁気ノイズが発生すること抑制できる。また、第２バスバ２７が電磁シールドとして機能し、インバータ回路における電流変化により生じる磁界が回路基板１７に影響することを抑制できる。その結果、半導体モジュール１０内での電流や電位の変化により回路基板１７が誤動作することを抑制できる。
第２バスバ２７は、各レグの低電位側に接続されたＮバスバであり、グラウンド接続されている。このため、第２バスバ２７が静電シールドとして機能し、回路基板１７における電圧変化によって生じる静電ノイズにより回路基板１７が誤作動することを抑制できる。
回路基板１７は、半導体モジュール１０の外部と通信するための無線通信回路を備えていてもよい。また、半導体モジュール１０は、モールド１１から露出するとともに回路基板１７と電気的に接続する信号端子４１，４２を備えていてもよい。
第２バスバ２７は、回路基板１７を平面視する方向に見たときに、各レグに含まれる複数の半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎを覆っている。このため、静電シールド、電磁シールドとして機能する第２バスバ２７が、静電ノイズおよび磁気ノイズをより効果的に抑制し、回路基板１７の誤作動をより効果的に抑制できる。
回路基板１７は、複数の半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎのボンディングワイヤを通過させる通過孔１７Ｕｐ，１７Ｕｎ，１７Ｖｐ，１７Ｖｎ，１７Ｗｐ，１７Ｗｎを備えていてもよい。同様に、第２バスバ２７は、複数の半導体スイッチング素子２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎのボンディングワイヤを通過させる通過孔２７Ｕｐ，２７Ｕｎ，２７Ｖｐ，２７Ｖｎ，２７Ｗｐ，２７Ｗｎを備えていてもよい。
半導体モジュール１０は、モールド１１内の回路基板１７に対して回路基板１７の厚み方向に離れた位置に、モールド１１よりも熱収縮率が低い低収縮層５０，５１を備えていてもよい。低収縮層５０，５１により熱収縮を緩和でき、半導体モジュール１０が破損することを抑制できる。
１０…半導体モジュール、１１…モールド、１７…回路基板、２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎ…半導体スイッチング素子、２６Ｕ，２６Ｖ，２６Ｗ…第１バスバ、２７…第２バスバ

Claims (7)

  1. 回路基板（１７）と、前記回路基板に接続されたインバータ回路に適用される複数の半導体スイッチング素子（２４Ｕｐ，２４Ｕｎ，２４Ｖｐ，２４Ｖｎ，２４Ｗｐ，２４Ｗｎ）と、複数のバスバと、前記回路基板と前記複数の半導体スイッチング素子と前記複数のバスバとを一体に封止するモールド（１１）と、を備える半導体モジュール（１０）であって、
    前記複数の半導体スイッチング素子は、前記回路基板の平面方向に配置され、
    前記複数のバスバは、
    前記インバータ回路の各レグに含まれる複数の半導体スイッチング素子を互いに直列接続する第１バスバ（２６Ｕ，２６Ｖ，２６Ｗ）と、
    前記レグの高電位側または低電位側に接続され、前記第１バスバと前記回路基板との間に配置された第２バスバ（２７）と、を含み、
    前記第１バスバと前記第２バスバは、前記回路基板を平面視する方向に見たときに、少なくとも一部が互いに重なっており、
    前記第１バスバに流れる電流の方向は、前記第２バスバに流れる電流の方向と対向する、半導体モジュール。
  2. 前記第２バスバは、前記レグの低電位側に接続された低電位バスバであり、グラウンド接続されている請求項１に記載の半導体モジュール。
  3. 前記回路基板は、前記半導体モジュールの外部と通信するための無線通信回路を備えている請求項１または２に記載の半導体モジュール。
  4. 前記モールドから露出するとともに前記回路基板に電気的に接続する信号端子（４１，４２）を備えている請求項１～３のいずれかに記載の半導体モジュール。
  5. 前記第２バスバは、前記回路基板を平面視する方向に見たときに、前記レグに含まれる複数の半導体スイッチングを覆っている請求項１～４のいずれかに記載の半導体モジュール。
  6. 前記回路基板は、前記複数の半導体スイッチング素子のボンディングワイヤを通過させる通過孔（１７Ｕｐ，１７Ｕｎ，１７Ｖｐ，１７Ｖｎ，１７Ｗｐ，１７Ｗｎ）を備えている請求項１～５のいずれかに記載の半導体モジュール。
  7. 前記モールド内の前記回路基板に対して前記回路基板の厚み方向に離れた位置に、前記モールドよりも熱収縮率が低い低収縮層（５０，５１）を備える請求項１～６のいずれかに記載の半導体モジュール。
JP2021130016A 2021-08-06 2021-08-06 半導体モジュール Pending JP2023023998A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021130016A JP2023023998A (ja) 2021-08-06 2021-08-06 半導体モジュール
CN202280054738.9A CN117795676A (zh) 2021-08-06 2022-07-15 半导体模块
PCT/JP2022/027868 WO2023013388A1 (ja) 2021-08-06 2022-07-15 半導体モジュール
DE112022003838.1T DE112022003838T5 (de) 2021-08-06 2022-07-15 Halbleitermodul
US18/433,910 US20240178194A1 (en) 2021-08-06 2024-02-06 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021130016A JP2023023998A (ja) 2021-08-06 2021-08-06 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2023023998A true JP2023023998A (ja) 2023-02-16
JP2023023998A5 JP2023023998A5 (ja) 2023-07-31

Family

ID=85155977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021130016A Pending JP2023023998A (ja) 2021-08-06 2021-08-06 半導体モジュール

Country Status (5)

Country Link
US (1) US20240178194A1 (ja)
JP (1) JP2023023998A (ja)
CN (1) CN117795676A (ja)
DE (1) DE112022003838T5 (ja)
WO (1) WO2023013388A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093995A (ja) * 2000-09-20 2002-03-29 Unisia Jecs Corp 半導体装置
JP5835167B2 (ja) * 2012-09-07 2015-12-24 トヨタ自動車株式会社 パワーモジュール構造
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP6464787B2 (ja) * 2015-02-09 2019-02-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6888388B2 (ja) 2017-04-20 2021-06-16 株式会社三洋物産 遊技機
JP2019087684A (ja) * 2017-11-09 2019-06-06 三菱電機株式会社 パワーモジュールおよび電力変換装置
JP7042651B2 (ja) 2018-02-28 2022-03-28 三菱電機株式会社 電力用半導体装置および電力変換装置

Also Published As

Publication number Publication date
WO2023013388A1 (ja) 2023-02-09
CN117795676A (zh) 2024-03-29
US20240178194A1 (en) 2024-05-30
DE112022003838T5 (de) 2024-05-23

Similar Documents

Publication Publication Date Title
JP5644440B2 (ja) パワー半導体モジュール
JP5971263B2 (ja) 半導体装置
JP5418668B2 (ja) 半導体装置
JP5259016B2 (ja) パワー半導体モジュール
JP4490041B2 (ja) 電力用半導体装置
JP4660214B2 (ja) 電力用半導体装置
JP6973406B2 (ja) 半導体モジュール
WO2017209191A1 (ja) 半導体パワーモジュール
JP2020515034A (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP4532303B2 (ja) 半導体モジュール
JP4878520B2 (ja) 半導体装置
JP5378683B2 (ja) 回路装置およびその製造方法
JP4977407B2 (ja) 半導体装置
JP4040838B2 (ja) 電力用半導体装置
JP6464787B2 (ja) 半導体装置および半導体装置の製造方法
JP2007173703A (ja) 半導体装置
WO2023013388A1 (ja) 半導体モジュール
JP5138714B2 (ja) 電力用半導体装置
JP6908012B2 (ja) 半導体モジュール
WO2023090072A1 (ja) 半導体装置
WO2022202248A1 (ja) 電力変換装置
JP7308139B2 (ja) パワー半導体モジュール、および電力変換装置
US20230282569A1 (en) Power supply circuit module
WO2022137811A1 (ja) 半導体ユニット及び半導体装置
JP2018037452A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230721