JP2022525719A - フリップチップ発光ダイオード - Google Patents
フリップチップ発光ダイオード Download PDFInfo
- Publication number
- JP2022525719A JP2022525719A JP2021541674A JP2021541674A JP2022525719A JP 2022525719 A JP2022525719 A JP 2022525719A JP 2021541674 A JP2021541674 A JP 2021541674A JP 2021541674 A JP2021541674 A JP 2021541674A JP 2022525719 A JP2022525719 A JP 2022525719A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transparent dielectric
- dielectric layer
- emitting diode
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 239000000463 material Substances 0.000 claims abstract description 70
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 26
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 238000007740 vapor deposition Methods 0.000 claims description 19
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000010894 electron beam technology Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 307
- 239000000758 substrate Substances 0.000 description 31
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
【要約書】下から上へ、プラス、マイナス溶接電極、ＤＢＲ、第１の透明誘電層、第２の透明誘電層、第１の導電タイプ半導体層、発光層、第２の導電タイプ半導体層とを有するフリップチップ発光ダイオードであって、前記第１の透明誘電層は低屈折率ｎ１材料で厚さはλ/２ｎ１より大である任意の厚さで、λは発光層の発光波長であり、前記第２の透明誘電層の屈折率はｎ２で、ｎ２はｎ１より大であり、厚さはλ/４ｎ２もしくはその奇数倍であることを特徴とするフリップチップ発光ダイオードを提供する。本発明はＤＢＲの反射率を向上させると共に、フリップチップ発光ダイオードの発光輝度を上げる上、製造過程における安定性を高めることができる。
Description
本発明はフリップチップ発光ダイオードに関し、半導体光電子デバイスの技術分野に属する。
現在のフリップチップ発光ダイオードは通常まずＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、プラズマ体強化化学気相成長法）技術を用いて、半導体エピタキシャル成長構造の表面に一定の厚さを有する絶縁層を形成してから、電子ビーム蒸着もしくは磁気制御スパッタリング成膜技術を用いて、ＤＢＲ構造として絶縁層に高、低屈折率の中間材料層を形成する。従来の電子ビーム蒸着、磁気制御スパッタリング成膜は段差のコーナー部分に隙間を生じやすく、そしてＰＥＣＶＤ蒸着技術は優れた段差被覆性を持つので、絶縁層で発光半導体を全面的に被覆することを確保し、パッケージの途中におけるソルダペーストが半導体材料に接触することによるショートの発生を防止できる。しかしＰＥＣＶＤ蒸着では通常はＳｉＯ２（屈折率１.４５）とＳｉＮｘ（屈折率１.９６）を使用するが、これらの材料の屈折率の差は小さいので、形成したＤＢＲの反射率は低い上、反射バンド幅も狭いので、理想的なＤＢＲ構造を形成することが難しく、従って２段階の蒸着法を用いることにより、段差に対する優れた被覆とＤＢＲ構造の高反射率を確保できる。
上記従来の技術では、ＰＥＣＶＤにより形成された膜は一定の厚さを有する必要があるが、このため形成した膜の厚さの誤差がλ/４ｎより大きくなる可能性があり、フリップチップ発光ダイオード構造の反射率の大きなバラツキに繋がる。図４に示されるように、ＰＥＣＶＤにより形成された比較的に厚めの膜層（第１の透明誘電層）の厚さがそれぞれ１.９μｍ、２.０μｍである際、発光波長６２０ｎｍに対応する箇所における反射率に１０％近くの差が生じる。
フリップチップ発光ダイオードにはもう１つの問題が存在する。それは溶接電極が発光ダイオードの両端に形成され、その間に広い間隔が存在し、これによってフリップチップ発光ダイオードの一部のエリアが溶接電極に形成され、他の部分が空気に直面する。空気と溶接電極との２種類の界面はＤＢＲの設計に対する要求が異なり、これが矛盾して両者の反射率を同時に満足することが難しい。図６に示されるように、空気に対する要求に従ってＤＢＲを設計する、即ち空気に接する層を高い屈折率を持つ材料にする場合、溶接電極エリアの反射スペクトルは６２０ｎｍの辺りに大きな谷間が示されている。
上記問題の少なくとも１つを解決すべく、本発明は、フリップチップ発光ダイオードを提供する。前記フリップチップ発光ダイオード構造は、下から上へ、プラス、マイナス溶接電極、ＤＢＲ、第１の透明誘電層、第２の透明誘電層、第１の導電タイプ半導体層、発光層、第２の導電タイプ半導体層とを有し、第１の透明誘電層は低屈折率ｎ１材料で厚さはλ/２ｎ１より大である任意の厚さで、λは発光層の発光波長であり、第２の透明誘電層の屈折率はｎ２で、ｎ２はｎ１より大であり、厚さはλ/４ｎ２もしくはその奇数倍であることを特徴とする。
前記第１の導電タイプ半導体層と発光層との一部は、前記第２の導電タイプ半導体層を露出させるようにエッチングされたことが好ましい。
前記第１の透明誘電層及び第２の透明誘電層は、エッチングにより露出した第１の導電タイプ半導体層及び発光層の側壁を含め、上記第１の導電タイプ半導体層、発光層及び第２の導電タイプ半導体層を完全に被覆することが好ましい。
前記第１の透明誘電層の材料はＳｉＯ２もしくはＳｉＮｘＯｙであることが好ましい。
前記第２の透明誘電層の材料の屈折率は、第１の導電タイプ半導体層より小であることが好ましい。
前記第２の透明誘電層の材料はＳｉＮｘ、ＴｉＯ２、もしくはＴａ２Ｏ５であることが好ましい。
前記第１の透明誘電層と第２の透明誘電層の緻密性はＤＢＲの緻密性より高いことが好ましい。
前記第１の透明誘電層と第２の透明誘電層は、ＰＥＣＶＤ法により形成され、前記ＤＢＲは電子ビーム蒸着もしくは磁気制御スパッタリング技術により作成されたことが好ましい。
前記ＤＢＲと第１の透明誘電層と第２の透明誘電層はそれぞれスルーホールを有し、プラス、マイナス溶接電極はそれぞれスルーホールを介して第１の導電タイプ半導体層、第２の導電タイプ半導体層に電気的接続することが好ましい。
前記ＤＢＲは高屈折率と低屈折率の透明誘電層が入れ替わるように積層する構造であり、低屈折率材料はＳｉＯ２、ＭｇＦ２、もしくはＡｌ２Ｏ３であり、高屈折率材料はＴｉＯ２もしくはＴａ２Ｏ５であることが好ましい。
前記ＤＢＲの高、低屈折率材料の積層するペア数は３～１０ペアであることが好ましい。
前記ＤＢＲの前記第１の透明誘電層に接する層の屈折率は第１の透明誘電層より高く、前記第１の透明誘電層に接する層の材料はＴｉＯ２もしくはＴａ２Ｏ５であることが好ましい。
第３の透明誘電層を更に有し、前記第３の透明誘電層はＤＢＲの第１の導電タイプ半導体層から離れた最外層に位置し、屈折率はｎ３であり、その屈折率ｎ３はそれが接触するＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率より高いことが好ましい。前記第３の透明誘電層の材料はＳｉＮｘ、ＴｉＯ２もしくはＴａ２Ｏ５であることが更に好ましい。
第３の透明誘電層の厚さはｋλ/４ｎ３から（ｋ+１）λ/４ｎ３までの間にあり、ｎ３は第３の透明誘電層の屈折率であり、ｋは奇数であることが好ましい。
本発明の他の１つの実施形態として、透明導電層を更に有し，前記透明導電層は、プラス、マイナス溶接電極とＤＢＲの第１の導電タイプ半導体層から離れた最外層との間にのみ存在し、前記透明導電層の屈折率は、前記ＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率より低いことが好ましい。前記透明導電層材料はＩＺＯ、ＩＴＯもしくはＡＺＯであることが更に好ましい。
前記透明導電層材料の厚さはｋλ/４ｎであり、ｎは該透明導電層の屈折率であり、ｋは奇数であることが好ましい。
本発明の他の１つの実施形態として、第３の透明誘電層を更に有し、前記第３の透明誘電層はプラス、マイナス溶接電極とＤＢＲの第１の導電タイプ半導体層から離れた最外層との間に存在し、その屈折率はそれが接触するＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率より低いことが好ましい。前記第３の誘電層の材料はＳｉＯ２、ＭｇＦ２もしくはＡｌ２Ｏ３であることが更に好ましい。
前記第３の透明誘電層の厚さはｋλ/４ｎ３であり、ｋは奇数であることが好ましい。
前記プラス、マイナス溶接電極のＤＢＲ積層に接触する面は反射鏡面であることが好ましい。
本発明の有利な効果は少なくとも以下の４つの視点から説明できる。
（１）第１、第２の透明誘電層は優れた段差被覆を実現でき、パッケージ途中におけるソルダペーストが半導体材料に接触することによるショートの発生を防止できる。
（２）ＤＢＲのペア数が少ない現状において、その反射スペクトルは各単一の層から受ける影響が大きいので、比較的厚い第１の透明誘電層の厚さの誤差がＤＢＲの反射率に与える影響も大きい。本発明は第２の透明誘電層を導入することにより、第１、第２の透明誘電層は第１の導電タイプ半導体層と共に反射防止膜構造を形成し、発光層から射出される光は、第１の透明誘電層から射出されＤＢＲに入るのと同様であり、この際発光ダイオードの反射率は第１の透明誘電層の厚さに影響されないので、プロセスウィンドウを増大し、バッチ生産の安定性に寄与する。
（３）本発明は第３の透明誘電層を導入してＤＢＲの設計が空気との界面の要求に満足すること、即ち、空気に接触する層が高屈折率材料であることを確保する。一方、第３の透明誘電層が接触するＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率が第３の透明誘電層より低く、第３の透明誘電層及び金属鏡面層と共に反射防止膜構造を形成するため、これは溶接電極領域の反射に不利な影響を与える。本発明の一部の実施形態では、第３の透明誘電層の厚さを増やす（λ/４ｎ３より大にする）ことによってこの反射防止膜構造を破壊し、発光ダイオードのプラス、マイナス溶接電極領域と空気界面領域の両方に高い反射率を確保することができる。
（４）本発明の他の一部の実施形態では、ＤＢＲの設計が空気との界面の要求に満足すること、即ち、空気に接触する層が高屈折率材料であることを確保する。ＤＢＲの第１の導電タイプ半導体層から離れた最外層と溶接電極との間に透明導電層を設置するように透明導電層を導入し、その屈折率はＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率より低いので、ＤＢＲの第１の導電タイプ半導体層から離れた最外層と透明導電層と金属鏡面とからなる反射構造を形成する。該構造は溶接電極領域に限定されているので空気界面領域の反射に影響せず、これにより発光ダイオードのプラス、マイナス溶接電極領域と空気界面領域の両方に高い反射率を確保することができる。
以下は特定の具体的実施形態に基づいて本発明の実施方法を説明するが、当該領域の技術者は当明細書に開示される内容から本発明の他の利点及び効果を容易に理解できる。本発明は更に異なる他の具体的実施形態により実施もしくは応用することが可能であり、この明細書に記載される細かい点についても異なる観点に基づいて応用でき、本発明の精神に反しない限り様々な修飾や改変を行うことが可能である。
注意すべきは、この実施形態において提示される図面は本発明の基本的概念を説明するために用いられたものであり、図面に示される本発明に関する構成要素は実際に実施する際に用いる数量、形状、及びサイズを正確に表すものではなく、実際に実施する際においては、各要素の構成、数量、比例などについては需要によって変更することは可能であり、そしてその具体的構成についても更に複雑であり得る。
第１の実施形態
図１に示されるフリップチップ発光ダイオードは、透明基板００１と、透明ボンディング層００２と、第２の導電タイプ半導体００３と、を備えている。透明ボンディング層００２は透明基板００１と第２の導電タイプ半導体層００３とを一体にボンディングし、そして第２の導電タイプ半導体層００３の透明ボンディング層００２に反対する面において発光層００４と第１の導電タイプ半導体層００５とが順番に形成されている。
図１に示されるフリップチップ発光ダイオードは、透明基板００１と、透明ボンディング層００２と、第２の導電タイプ半導体００３と、を備えている。透明ボンディング層００２は透明基板００１と第２の導電タイプ半導体層００３とを一体にボンディングし、そして第２の導電タイプ半導体層００３の透明ボンディング層００２に反対する面において発光層００４と第１の導電タイプ半導体層００５とが順番に形成されている。
前記透明基板００１として、サファイア材料、ガラスもしくはＧａＰ基板を採用することができ、この実施形態において、透明基板００１はサファイア材料が好ましく選択され、その厚さは３０～１００μｍであり、該透明基板００１の両面に粗い面もしくは平坦面を有する。前記透明ボンディング層００２の材料はＳｉＯ２であり、厚さは１～５μｍであり、電子ビーム蒸着方法により第２の導電タイプ半導体００３の表面に蒸着されている。前記透明基板００１の表面が平坦面である際、その表面にボンディング層００２を蒸着する必要はなく、前記透明基板００１の表面が粗い面である際、その表面は同様にボンディング層を蒸着しなければならない。上記透明ボンディング層００２には粗度が１ｎｍ未満に研磨する処理が必要であり、研磨後のボンディング層００２が活性化処理を経ることによって、透明基板００１もしくは透明基板００１の上に研磨、活性化処理を経たボンディング層に貼り付けて、高温、高圧でボンディングを形成する。
この実施形態において、発光層００４の発光波長λは６３０ｎｍであり、第２の導電タイプ半導体００３の材料はＧａＰであり、第１の導電タイプ半導体００５の材料はＡｌＧａＩｎＰである。
第２の導電タイプ半導体００３の一側において、発光層００４及び第１の導電タイプ半導体００５は、該領域の第２の導電タイプ半導体００３が露出するまでエッチングされることで、該領域とプラス溶接電極０１１との電気的接続を形成する。
上記フリップチップ発光ダイオードの下に向いている一面に、ＰＥＣＶＤ法を用いて第２の透明誘電層００６と第１の透明誘電層００７とを順番に蒸着する。前記第２の透明層の材料はＳｉＮｘ、ＴｉＯ２もしくはＴａ２Ｏ５を使用することができる。この実施形態において、第２の透明誘電層００６はＳｉＮｘが好ましい。第１の透明誘電層の材料としてはＳｉＯ２もしくはＳｉＮｘＯｙを採用することが出来、この実施形態では第１の透明誘電層００７はＳｉＯ２が好ましく採用される。前記第２の透明誘電層と第１の透明誘電層との屈折率はそれぞれ１.９６と１.４５であり、前記第２の透明誘電層００６の屈折率は第１の透明誘電層００７と第１の導電タイプ半導体層００５（屈折率は３.２９）との間に介在する。前記第２の透明誘電層００６の厚さはλ/４ｎ２もしくはその奇数倍であり、ここでｎ２は第２の透明誘電層の屈折率であり、この実施形態では第２の透明誘電層の厚さは７８ｎｍが好ましい。第１の透明誘電層００７の厚さは１.８～２.２μｍであり、前記第１の透明誘電層００７の厚さは比較的厚く、実際の生産においての±１０％の誤差制御標準に従う場合、その誤差の範囲は約２００ｎｍになり、λ/４ｎ１（本実施形態では１０８ｎｍ）より大きいので、ＤＢＲ００８の反射率に対して大きな影響を与え、生産の安定性に対して不利である。
従って、この実施形態では、第２の透明誘電層００６を導入し、これにより第１の透明誘電層００７及び第２の透明誘電層００６は第１の導電タイプ半導体００５と共に反射防止膜構造を形成するので、光は第１の透明誘電層００７から射出されてＤＢＲ００８に進入するのと同じようになり、図５に示されるように、これにより第１の透明誘電層００７の厚さ誤差のＤＢＲ００８の反射率に対する影響を抑えることができる。上記第２の透明誘電層００６及び第１の透明誘電層００７は前記第１の導電タイプ半導体００５、発光層００４、第２の導電タイプ半導体００３を、エッチングにより露出する第１の導電タイプ半導体層及び発光層の側壁を含めて完全に被覆し、半導体材料の外部との絶縁を実現する。
上記フリップチップ発光ダイオードの下に向いている面に、プラズマサポート電子ビーム蒸着法もしくは磁気制御スパッタリング法を用いて、ＤＢＲ００８と第３の透明誘電層００９とを順番に蒸着して成膜する。前記ＤＢＲ構造は、高屈折率と低屈折率の透明誘電層が交互に積層された構造であり、その内低屈折率材料はＳｉＯ２とＭｇＦ２とＡｌ２Ｏ３とのいずれか１つもしくはそれらの組み合わせであり、高屈折率材料はＴｉＯ２もしくはＴａ２Ｏ５であり、これらを３～１０ペア積層してなる構造が形成されている。この実施形態では、ＤＢＲ００８としてＴｉＯ２/ＳｉＯ２の交互積層蒸着複合構造が好ましく選択され、ＴｉＯ２/ＳｉＯ２の単層の厚さはそれぞれ６８ｎｍと１０８ｎｍであり、積層するペア数は５ペアである。この実施形態において、第３の透明誘電層００９の材料はＴｉＯ２であり、その屈折率は２.２８であり、厚さは９５ｎｍである。前記ＤＢＲ００８の上記第１の透明誘電層００７に接触する層はＴｉＯ２であり、上記第３の透明誘電層００９に接触する層はＳｉＯ２である。
この実施形態においては、第３の透明誘電層００９を導入してＤＢＲ設計が空気界面の要求条件、即ち空気に接触する層が高屈折率材料であることを満足することを確保するが、第３の透明誘電層００９に接触する層のＤＢＲ積層は屈折率が第３の透明誘電層００９より低いので、該層は第３の透明誘電層００９及び金属鏡面層と共に反射防止膜構造を形成するため、これは溶接電極領域における反射に不利な影響を与えるが、第３の透明誘電層００９を厚くする（λ/４ｎ３より大にする）ことで、この反射防止膜構造を破壊し、図７に示されるように、発光ダイオードのプラス、マイナス溶接電極領域及び空気界面領域がいずれもより高い反射率を持つという目的を達成する。
フォトレジスト、ドライエッチングなどの手法を用いて、上記第３の透明誘電層００９、ＤＢＲ００８、第１の透明誘電層００７、第２の透明誘電層００６に、少なくとも第１の導電タイプ半導体層００５及び第２の導電タイプ半導体層００３の表面にそれぞれ位置する２つのスルーホールを形成する。
フォトレジストや蒸着などの手法を用いて上記フリップチップ発光ダイオードの下に向いている面に、プラス溶接電極０１１とマイナス溶接電極０１０とを形成して、上記スルーホールによりそれぞれ第２の導電タイプ半導体００３と第１の導電タイプ半導体００５とに電気的接続する。ここでのプラス、マイナス溶接電極は多層金属構造を有し、第３の透明誘電層００９に接触する層としてＡｌ、Ａｕ、Ｐｔ、Ａｇなどの高反射率材料を用いることにより、鏡面反射層を形成する。
第２の実施形態
図２に示されるフリップチップ発光ダイオードは、透明基板００１と、透明ボンディング層００２と、第２の導電タイプ半導体００３と、を備えている。透明ボンディング層００２は透明基板００１と第２の導電タイプ半導体層００３とを一体にボンディングし、そして第２の導電タイプ半導体層００３の透明ボンディング層００２に反対する面において発光層００４と第１の導電タイプ半導体層００５とが順番に形成されている。
図２に示されるフリップチップ発光ダイオードは、透明基板００１と、透明ボンディング層００２と、第２の導電タイプ半導体００３と、を備えている。透明ボンディング層００２は透明基板００１と第２の導電タイプ半導体層００３とを一体にボンディングし、そして第２の導電タイプ半導体層００３の透明ボンディング層００２に反対する面において発光層００４と第１の導電タイプ半導体層００５とが順番に形成されている。
前記透明基板００１として、サファイア材料、ガラスもしくはＧａＰ基板を採用することができ、この実施形態において、透明基板００１はサファイア材料が好ましく選択され、その厚さは３０～１００μｍであり、該透明基板００１の両面に粗い面もしくは平坦面を有する。前記透明ボンディング層００２の材料はＳｉＯ２であり、厚さは１～５μｍであり、電子ビーム蒸着方法により第２の導電タイプ半導体００３の表面に蒸着されている。当前記透明基板００１の表面が平坦面である際、その表面にボンディング層００２を蒸着する必要はなく、前記透明基板００１の表面が粗い面である際、その表面は同様にボンディング層を蒸着しなければならない。上記透明ボンディング層００２には粗度が１ｎｍ未満に研磨する処理が必要であり、研磨後のボンディング層００２が活性化処理を経ることによって、透明基板００１もしくは透明基板００１の上に研磨、活性化処理を経たボンディング層に貼り付けて、高温、高圧でボンディングを形成する。
この実施形態において、発光層００４の発光波長λは６３０ｎｍであり、第２の導電タイプ半導体００３の材料はＧａＰであり、第１の導電タイプ半導体００５の材料はＡｌＧａＩｎＰである。
第２の導電タイプ半導体００３の一側において、発光層００４及び第１の導電タイプ半導体００５は、該領域の第２の導電タイプ半導体００３が露出するまでエッチングされることで、該領域とプラス溶接電極０１１との電気的接続を形成する。
上記フリップチップ発光ダイオードの下に向いている一面に、ＰＥＣＶＤ法を用いて第２の透明誘電層００６と第１の透明誘電層００７とを順番に蒸着する。前記第２の透明層の材料はＳｉＮｘ、ＴｉＯ２もしくはＴａ２Ｏ５を使用することができる。この実施形態において、第２の透明誘電層００６はＳｉＮｘが好ましい。第１の透明誘電層の材料としてはＳｉＯ２もしくはＳｉＮｘＯｙを採用することが出来、この実施形態では第１の透明誘電層００７はＳｉＯ２が好ましくて採用される。前記第２の透明誘電層と第１の透明誘電層との屈折率はそれぞれ１.９６と１.４５であり、前記第２の透明誘電層００６の屈折率は第１の透明誘電層００７と第１の導電タイプ半導体層００５（屈折率は３.２９）との間に介在する。前記第２の透明誘電層００６の厚さはλ/４ｎ２もしくはその奇数倍であり、ここでｎ２は第２の透明誘電層の屈折率であり、この実施形態では第２の透明誘電層の厚さは７８ｎｍが好ましい。第１の透明誘電層００７の厚さは１.８～２.２μｍであり、前記第１の透明誘電層００７の厚さは比較的厚く、実際の生産においての±１０％の誤差制御標準に従う場合、その誤差の範囲は約２００ｎｍになり、λ/４ｎ１（本実施形態では１０８ｎｍ）より大きいので、ＤＢＲ００８の反射率に対して大きな影響を与え、生産の安定性に対して不利である。
従って、この実施形態では、第２の透明誘電層００６を導入し、これにより第１の透明誘電層００７及び第２の透明誘電層００６は第１の導電タイプ半導体００５と共に反射防止膜構造を形成するので、光は第１の透明誘電層００７から射出されてＤＢＲ００８に進入するのと同じようになり、これにより第１の透明誘電層００７の厚さ誤差のＤＢＲ００８の反射率に対する影響を抑えることができる。上記第２の透明誘電層００６及び第１の透明誘電層００７は前記第１の導電タイプ半導体００５、発光層００４、第２の導電タイプ半導体００３を、エッチングにより露出する第１の導電タイプ半導体層及び発光層の側壁を含めて完全に被覆し、半導体材料の外部との絶縁を実現する。
上記フリップチップ発光ダイオードの下に向いている面に、プラズマサポート電子ビーム蒸着法もしくは磁気制御スパッタリング法を用いて、ＤＢＲ００８を順番に蒸着して成膜する。前記ＤＢＲ００８は、高屈折率と低屈折率の透明誘電層が交互に積層された構造であり、その内低屈折率材料はＳｉＯ２とＭｇＦ２とＡｌ２Ｏ３とのいずれか１つもしくはそれらの組み合わせであり、高屈折率材料はＴｉＯ２もしくはＴａ２Ｏ５であり、これらを３～１０ペア積層してなる構造が形成されている。この実施形態では、ＤＢＲ００８としてＴｉＯ２/ＳｉＯ２の交互積層蒸着複合構造が好ましく選択され、ＴｉＯ２/ＳｉＯ２の単層の厚さはそれぞれ６８ｎｍと１０８ｎｍであり、積層するペア数は５ペアである。この実施形態において、前記ＤＢＲ００８の上記第１の透明誘電層００７に接触する層はＴｉＯ２であり、厚さはいずれもλ/４ｎである。前記ＤＢＲの第１の導電タイプ半導体層から離れた最外層は高屈折率材料ＴｉＯ２である。
フォトレジスト、ドライエッチングなどの手法を用いて、上記ＤＢＲ００８、第１の透明誘電層００７、第２の透明誘電層００６に、少なくとも第１の導電タイプ半導体層００５及び第２の導電タイプ半導体層００３の表面にそれぞれ位置する２つのスルーホールを形成する。
フォトレジストや蒸着などの手法を用いて上記フリップチップ発光ダイオードの下に向いている面に、プラス溶接電極０１１とマイナス溶接電極０１０とを形成して、上記スルーホールによりそれぞれ第２の導電タイプ半導体００３と第１の導電タイプ半導体００５とに電気的接続する。ここでのプラス、マイナス溶接電極は多層金属構造を有し、ＤＢＲに接触する層としてＡｌ、Ａｕ、Ｐｔ、Ａｇなどの高反射率材料を用いることにより、鏡面反射層を形成する。
この実施形態においては、プラス、マイナス溶接電極０１０、０１１を蒸着する前に、まずは低屈折率透明導電層２０１を蒸着する。これは上記ＤＢＲ００８、第１の透明誘電層００７、第２の透明誘電層００６の上に少なくとも２つのスルーホールを形成した後に蒸着するので、その材料は導電材料である必要がある。この実施形態において、その材料はＩＴＯ、ＩＺＯとＡＺＯのいずれか１つであり、その屈折率は２.０で、厚さは７９ｎｍである。
この実施形態では、溶接電極領域に透明導電層２０１を設置し、その屈折率はそれが接触するＤＢＲの第１の導電タイプ半導体層から離れた最外層より低いので、ＤＢＲの第１の導電タイプ半導体層から離れた最外層と透明導電層２０１と金属鏡面層との反射構造構造を形成し、そして溶接電極以外の領域では、空気と接するのに適するＤＢＲ構造が形成される。このような設計は金属鏡面領域及びそれ以外の領域のＤＢＲ設計の要求条件を満足するので、各領域はいずれもより高い反射率を有する。
第３の実施形態
図３に示されるフリップチップ発光ダイオードは、透明基板００１と、透明ボンディング層００２と、第２の導電タイプ半導体００３と、を備えている。透明ボンディング層００２は透明基板００１と第２の導電タイプ半導体層００３とを一体にボンディングし、そして第２の導電タイプ半導体層００３の透明ボンディング層００２に反対する面において発光層００４と第１の導電タイプ半導体層００５とが順番に形成されている。
図３に示されるフリップチップ発光ダイオードは、透明基板００１と、透明ボンディング層００２と、第２の導電タイプ半導体００３と、を備えている。透明ボンディング層００２は透明基板００１と第２の導電タイプ半導体層００３とを一体にボンディングし、そして第２の導電タイプ半導体層００３の透明ボンディング層００２に反対する面において発光層００４と第１の導電タイプ半導体層００５とが順番に形成されている。
前記透明基板００１として、サファイア材料、ガラスもしくはＧａＰ基板を採用することができ、この実施形態において、透明基板００１はサファイア材料が好ましく選択され、その厚さは３０～１００μｍであり、該透明基板００１の両面に粗い面もしくは平坦面を有する。前記透明ボンディング層００２の材料はＳｉＯ２であり、厚さは１～５μｍであり、電子ビーム蒸着方法により第２の導電タイプ半導体００３の表面に蒸着されている。前記透明基板００１の表面が平坦面である際、その表面にボンディング層００２を蒸着する必要はなく、前記透明基板００１の表面が粗い面である際、その表面は同様にボンディング層を蒸着しなければならない。上記透明ボンディング層００２には粗度が１ｎｍ未満に研磨する処理が必要であり、研磨後のボンディング層００２が活性化処理を経ることによって、透明基板００１もしくは透明基板００１の上に研磨、活性化処理を経たボンディング層に貼り付けて、高温、高圧でボンディングを形成する。
この実施形態において、発光層００４の発光波長λは６３０ｎｍであり、第２の導電タイプ半導体００３の材料はＧａＰであり、第１の導電タイプ半導体００５の材料はＡｌＧａＩｎＰである。
第２の導電タイプ半導体００３の一側において、発光層００４及び第１の導電タイプ半導体００５は、該領域の第２の導電タイプ半導体００３が露出するまでエッチングされることで、該領域とプラス溶接電極０１１との電気的接続を形成する。
上記フリップチップ発光ダイオードの下に向いている一面に、ＰＥＣＶＤ法を用いて第２の透明誘電層００６と第１の透明誘電層００７とを順番に蒸着する。前記第２の透明層の材料はＳｉＮｘ、ＴｉＯ２もしくはＴａ２Ｏ５を使用することができる。この実施形態において、第２の透明誘電層００６はＳｉＮｘが好ましい。第１の透明誘電層の材料としてはＳｉＯ２もしくはＳｉＮｘＯｙを採用することが出来、この実施形態では第１の透明誘電層００７はＳｉＯ２が好ましく採用される。前記第２の透明誘電層と第１の透明誘電層との屈折率はそれぞれ１.９６と１.４５であり、前記第２の透明誘電層００６の屈折率は第１の透明誘電層００７と第１の導電タイプ半導体層００５（屈折率は３.２９）との間に介在する。前記第２の透明誘電層００６の厚さはλ/４ｎ２もしくはその奇数倍であり、ここでｎ２は第２の透明誘電層の屈折率であり、この実施形態では第２の透明誘電層の厚さは７８ｎｍが好ましい。第１の透明誘電層００７の厚さは１.８～２.２μｍであり、前記第１の透明誘電層００７の厚さは比較的厚く、実際の生産においての±１０％の誤差制御標準に従う場合、その誤差の範囲は約２００ｎｍになり、λ/４ｎ１（本実施形態では１０８ｎｍ）より大きいので、ＤＢＲ００８の反射率に対して大きな影響を与え、生産の安定性に対して不利である。
従って、この実施形態では、第２の透明誘電層００６を導入し、これにより第１の透明誘電層００７及び第２の透明誘電層００６は第１の導電タイプ半導体００５と共に反射防止膜構造を形成するので、光は第１の透明誘電層００７から射出されてＤＢＲ００８に進入するのと同じようになり、これにより第１の透明誘電層００７の厚さ誤差のＤＢＲ００８の反射率に対する影響を抑えることができる。上記第２の透明誘電層００６及び第１の透明誘電層００７は前記第１の導電タイプ半導体００５、発光層００４、第２の導電タイプ半導体００３を、エッチングにより露出する第１の導電タイプ半導体層及び発光層の側壁を含めて完全に被覆し、半導体材料の外部との絶縁を実現する。
上記フリップチップ発光ダイオードの下に向いている面に、プラズマサポート電子ビーム蒸着法もしくは磁気制御スパッタリング法を用いて、ＤＢＲ００８と第３の透明誘電層００９とを順番に蒸着して成膜する。この内ＤＢＲ００８はＴｉＯ２/ＳｉＯ２の交互積層蒸着複合構造であり、この実施形態において、第３の透明誘電層００９の材料はＳｉＯ２であり、その屈折率は１.４５であり、厚さはλ/４ｎ３で、この実施形態では１０８ｎｍである。前記ＤＢＲ００８の上記第１の透明誘電層００７に接触する層はＴｉＯ２であり、上記第３の透明誘電層００９に接触する層はＴｉＯ２である。
上記第３の透明誘電層００９に接触する層であるＴｉＯ２は３００℃以上の高温条件により蒸着される上、蒸着した後に３５０～５００秒の焼なまし処理を行うことで、それと前記第３の透明誘電層００９（ＳｉＯ２）はエッチング選択特性を有するようになる。
フォトレジスト、ドライエッチングなどの手法を用いて、上記第３の透明誘電層００９、ＤＢＲ００８、第１の透明誘電層００７、第２の透明誘電層００６に、少なくとも第１の導電タイプ半導体層００５及び第２の導電タイプ半導体層００３の表面にそれぞれ位置する２つのスルーホールを形成する。
フォトレジストや蒸着などの手法を用いて上記フリップチップ発光ダイオードの下に向いている面に、プラス溶接電極０１１とマイナス溶接電極０１０とを形成して、上記スルーホールによりそれぞれ第２の導電タイプ半導体００３と第１の導電タイプ半導体００５とに電気的接続する。ここでのプラス、マイナス溶接電極は多層金属構造を有し、第３の透明誘電層００９に接触する層としてＡｌ、Ａｕ、Ｐｔ、Ａｇなどの高反射率材料を用いることにより、鏡面反射層を形成する。
上記プラス、マイナス溶接電極０１１、０１０をマスクとして、前記ＤＢＲ００８の第３の透明誘電層００９に接触する層が露出するまで第３の透明誘電層００９に対してエッチングを行う。
この実施形態において、第３の透明誘電層００９は溶接電極領域にのみ存在し、その屈折率はそれが接触するＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率より低いので、金属鏡面層に適するＤＢＲ構造を形成し、そして溶接電極以外の領域では、ＤＢＲ積層の空気に接触する層は高屈折率材料であり、空気と接触するのに適するＤＢＲ構造を形成する。このような設計は金属鏡面領域及びそれ以外の領域のＤＢＲ設計の要求条件を満足するので、各領域はいずれもより高い反射率を有する。
以上の実施形態は本発明の原理及びその効果を例示的に説明したものであり、本発明はこれらに限定されるものではなく、最も広い解釈の精神および範囲内に含まれる様々な構成として、全ての修飾および均等な構成を包含するものとする。
００１ 透明基板
００２ 透明ボンディング層
００３ 第２の導電タイプ半導体
００４ 発光層
００５ 第１の導電タイプ半導体
００６ 第２の透明誘電層
００７ 第１の透明誘電層
００８ ＤＢＲ
００９ 第３の透明誘電層
０１０ マイナス溶接電極
０１１ プラス溶接電極
２０１ 透明導電層
００２ 透明ボンディング層
００３ 第２の導電タイプ半導体
００４ 発光層
００５ 第１の導電タイプ半導体
００６ 第２の透明誘電層
００７ 第１の透明誘電層
００８ ＤＢＲ
００９ 第３の透明誘電層
０１０ マイナス溶接電極
０１１ プラス溶接電極
２０１ 透明導電層
Claims (20)
- 下から上へ、プラス、マイナス溶接電極、ＤＢＲ、第１の透明誘電層、第２の透明誘電層、第１の導電タイプ半導体層、発光層、第２の導電タイプ半導体層とを有するフリップチップ発光ダイオードであって、前記第１の透明誘電層は低屈折率ｎ１材料で厚さはλ/２ｎ１より大である任意の厚さで、λは発光層の発光波長であり、前記第２の透明誘電層の屈折率はｎ２で、ｎ２はｎ１より大であり、厚さはλ/４ｎ２もしくはその奇数倍であることを特徴とするフリップチップ発光ダイオード。
- 前記第１の導電タイプ半導体層と発光層との一部は、前記第２の導電タイプ半導体層を露出させるようにエッチングされていて、
前記第１の透明誘電層及び第２の透明誘電層は、エッチングにより露出した第１の導電タイプ半導体層及び発光層の側壁を含め、上記第１の導電タイプ半導体層、発光層及び第２の導電タイプ半導体層を完全に被覆していることを特徴とする請求項１に記載のフリップチップ発光ダイオード。 - 前記第１の透明誘電層の材料はＳｉＯ２もしくはＳｉＮｘＯｙであることを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記第２の透明誘電層の材料の屈折率は、第１の導電タイプ半導体層より小であることを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記第２の透明誘電層の材料はＳｉＮｘ、ＴｉＯ２、もしくはＴａ２Ｏ５であることを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記第１の透明誘電層と第２の透明誘電層の緻密性はＤＢＲの緻密性より高いことを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記第１の透明誘電層と第２の透明誘電層は、ＰＥＣＶＤ法により形成され、前記ＤＢＲは電子ビーム蒸着もしくは磁気制御スパッタリング技術により作成されたことを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記ＤＢＲと第１の透明誘電層と第２の透明誘電層はそれぞれスルーホールを有し、プラス、マイナス溶接電極はそれぞれスルーホールを介して第１の導電タイプ半導体層、第２の導電タイプ半導体層に電気的接続することを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記ＤＢＲは高屈折率と低屈折率の透明誘電層が入れ替わるように積層する構造であり、低屈折率材料はＳｉＯ２、ＭｇＦ２、もしくはＡｌ２Ｏ３であり、高屈折率材料はＴｉＯ２もしくはＴａ２Ｏ５であることを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記ＤＢＲの高、低屈折率材料の積層するペア数は３～１０ペアであることを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記ＤＢＲの前記第１の透明誘電層に接する層の屈折率は第１の透明誘電層より高く、前記第１の透明誘電層に接する層の材料はＴｉＯ２もしくはＴａ２Ｏ５であることを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 第３の透明誘電層を更に有し、前記第３の透明誘電層はＤＢＲの第１の導電タイプ半導体層から離れた最外層に位置し、屈折率はｎ３であり、その屈折率ｎ３はそれが接触するＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率より高いことを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記第３の透明誘電層の材料はＳｉＮｘ、ＴｉＯ２もしくはＴａ２Ｏ５であることを特徴とする請求項１２に記載のフリップチップ発光ダイオード。
- 第３の透明誘電層の厚さはｋλ/４ｎ３ から（ｋ+１）λ/４ｎ３までの間にあり、ｎ３は第３の透明誘電層の屈折率であり、ｋは奇数であることを特徴とする請求項１３に記載のフリップチップ発光ダイオード。
- 透明導電層を更に有し，前記透明導電層は、プラス、マイナス溶接電極とＤＢＲの第１の導電タイプ半導体層から離れた最外層との間にのみ存在し、前記透明導電層の屈折率は、前記ＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率より低いことを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記透明導電層材料はＩＺＯ、ＩＴＯもしくはＡＺＯであり、前記透明導電層材料の厚さはｋλ/４ｎであり、ｎは該透明導電層の屈折率であり、ｋは奇数であることを特徴とする請求項１５に記載のフリップチップ発光ダイオード。
- 第３の透明誘電層を更に有し、前記第３の透明誘電層はプラス、マイナス溶接電極とＤＢＲの第１の導電タイプ半導体層から離れた最外層との間に存在し、その屈折率はそれが接触するＤＢＲの第１の導電タイプ半導体層から離れた最外層の屈折率より低いことを特徴とする請求項１に記載のフリップチップ発光ダイオード。
- 前記第３の誘電層の材料はＳｉＯ２、ＭｇＦ２もしくはＡｌ２Ｏ３であることを特徴とする請求項１７に記載のフリップチップ発光ダイオード。
- 前記第３の透明誘電層の厚さはｋλ/４ｎ３であり、ｋは奇数であることを特徴とする請求項１８に記載のフリップチップ発光ダイオード。
- 前記プラス、マイナス溶接電極のＤＢＲ積層に接触する面は反射鏡面であることを特徴とする請求項１に記載のフリップチップ発光ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023126542A JP2023145683A (ja) | 2020-03-06 | 2023-08-02 | フリップチップ発光ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/078272 WO2021174548A1 (zh) | 2020-03-06 | 2020-03-06 | 一种倒装发光二极管 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023126542A Division JP2023145683A (ja) | 2020-03-06 | 2023-08-02 | フリップチップ発光ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022525719A true JP2022525719A (ja) | 2022-05-19 |
| JP7326452B2 JP7326452B2 (ja) | 2023-08-15 |
Family
ID=74350255
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021541674A Active JP7326452B2 (ja) | 2020-03-06 | 2020-03-06 | フリップチップ発光ダイオード |
| JP2023126542A Pending JP2023145683A (ja) | 2020-03-06 | 2023-08-02 | フリップチップ発光ダイオード |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023126542A Pending JP2023145683A (ja) | 2020-03-06 | 2023-08-02 | フリップチップ発光ダイオード |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220140203A1 (ja) |
| JP (2) | JP7326452B2 (ja) |
| KR (1) | KR102612253B1 (ja) |
| CN (2) | CN112272871B (ja) |
| WO (1) | WO2021174548A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022267021A1 (zh) * | 2021-06-25 | 2022-12-29 | 厦门三安光电有限公司 | 半导体发光元件、半导体发光器件及显示装置 |
| CN113540311B (zh) * | 2021-07-15 | 2022-11-22 | 厦门三安光电有限公司 | 一种倒装发光二极管和发光装置 |
| CN115295700A (zh) * | 2022-08-11 | 2022-11-04 | 天津三安光电有限公司 | 发光二极管及发光装置 |
| CN118352444A (zh) * | 2024-06-17 | 2024-07-16 | 山东中清智能科技股份有限公司 | 一种led芯片的制备方法及led芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021175A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Corp | 半導体発光素子 |
| US20160351754A1 (en) * | 2015-06-01 | 2016-12-01 | Myeong Ha KIM | Semiconductor light-emitting device |
| US20170186917A1 (en) * | 2014-06-10 | 2017-06-29 | Semicon Light Co., Ltd. | Semiconductor light-emitting element |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006028118A1 (ja) * | 2004-09-08 | 2006-03-16 | Rohm Co., Ltd | 半導体発光素子 |
| EP2221884A1 (en) * | 2007-10-29 | 2010-08-25 | Mitsubishi Chemical Corporation | Semiconductor light emitting element and method for manufacturing the same |
| US8368100B2 (en) * | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| JP2009164423A (ja) | 2008-01-08 | 2009-07-23 | Nichia Corp | 発光素子 |
| WO2011145794A1 (ko) * | 2010-05-18 | 2011-11-24 | 서울반도체 주식회사 | 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법 |
| WO2011162367A1 (ja) * | 2010-06-25 | 2011-12-29 | 昭和電工株式会社 | 半導体発光素子 |
| KR20120017695A (ko) * | 2010-08-19 | 2012-02-29 | 삼성엘이디 주식회사 | 광추출 효율이 향상된 발광 소자 |
| KR101427316B1 (ko) | 2012-09-05 | 2014-08-06 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR101578266B1 (ko) * | 2013-03-12 | 2015-12-16 | 박진성 | 웨이퍼 레벨 칩 스케일 발광다이오드 패키지 |
| TWI531085B (zh) * | 2014-02-25 | 2016-04-21 | 璨圓光電股份有限公司 | 發光二極體晶片 |
| US9385279B2 (en) * | 2014-05-30 | 2016-07-05 | Nichia Corporation | Light-emitting device and method for manufacturing the same |
| CN104064654B (zh) * | 2014-06-18 | 2017-07-11 | 工业和信息化部电子第五研究所 | 形成芯片的钝化膜的方法、芯片的钝化膜的结构及芯片 |
| US9871171B2 (en) * | 2014-11-07 | 2018-01-16 | Epistar Corporation | Light-emitting device and manufacturing method thereof |
| JP6414104B2 (ja) * | 2016-02-29 | 2018-10-31 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| CN105938862A (zh) | 2016-05-24 | 2016-09-14 | 华灿光电(苏州）有限公司 | 一种GaN基发光二极管芯片及其制备方法 |
| KR20180065342A (ko) * | 2016-12-07 | 2018-06-18 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
| CN206610823U (zh) * | 2017-04-06 | 2017-11-03 | 唐山曹妃甸工大海宇光电科技股份有限公司 | 功率型氮化镓基发光二极管芯片 |
| CN109326686A (zh) * | 2018-09-12 | 2019-02-12 | 聚灿光电科技（宿迁）有限公司 | 一种倒装发光二极管芯片的制作方法 |
-
2020
- 2020-03-06 WO PCT/CN2020/078272 patent/WO2021174548A1/zh active Application Filing
- 2020-03-06 CN CN202080002972.8A patent/CN112272871B/zh active Active
- 2020-03-06 KR KR1020217029998A patent/KR102612253B1/ko active IP Right Grant
- 2020-03-06 CN CN202310110815.4A patent/CN116169224A/zh active Pending
- 2020-03-06 JP JP2021541674A patent/JP7326452B2/ja active Active
-
2022
- 2022-01-07 US US17/571,218 patent/US20220140203A1/en active Pending
-
2023
- 2023-08-02 JP JP2023126542A patent/JP2023145683A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013021175A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Corp | 半導体発光素子 |
| US20170186917A1 (en) * | 2014-06-10 | 2017-06-29 | Semicon Light Co., Ltd. | Semiconductor light-emitting element |
| US20160351754A1 (en) * | 2015-06-01 | 2016-12-01 | Myeong Ha KIM | Semiconductor light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220140203A1 (en) | 2022-05-05 |
| WO2021174548A1 (zh) | 2021-09-10 |
| CN116169224A (zh) | 2023-05-26 |
| KR102612253B1 (ko) | 2023-12-08 |
| JP7326452B2 (ja) | 2023-08-15 |
| CN112272871A (zh) | 2021-01-26 |
| KR20210125580A (ko) | 2021-10-18 |
| JP2023145683A (ja) | 2023-10-11 |
| CN112272871B (zh) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2022525719A (ja) | フリップチップ発光ダイオード | |
| KR101202907B1 (ko) | 광손실이 적은 발광다이오드용 전극 구조체와 그 형성 방법 | |
| TWI589029B (zh) | Optoelectronic components and methods of making optoelectronic components | |
| JP5541261B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP5989810B2 (ja) | 半導体装置およびその製造方法 | |
| CN101868866A (zh) | 改良式发光二极管结构 | |
| JP5743806B2 (ja) | 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法 | |
| JP6087096B2 (ja) | 半導体発光素子及びその製造方法 | |
| WO2012042713A1 (ja) | Iii 族窒化物半導体発光素子の製造方法 | |
| JP6176025B2 (ja) | 金属膜の形成方法及び発光素子の製造方法 | |
| CN113410359B (zh) | 一种发光二极管芯片、发光装置及显示装置 | |
| CN108258097A (zh) | 发光二极管及其制作方法 | |
| JP6252123B2 (ja) | 発光素子の製造方法 | |
| WO2019205328A1 (zh) | 发光二极管的倒装芯片及其制造方法和发光方法 | |
| KR20120014750A (ko) | 분포 브래그 반사기를 갖는 발광 다이오드 | |
| JP5745250B2 (ja) | 発光デバイス | |
| KR20210057811A (ko) | 복합 절연 반사층 | |
| CN118412416B (zh) | 发光二极管芯片及其制备方法 | |
| CN118610339B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| US20240072210A1 (en) | Micro light emitting diode structure | |
| JP7519573B2 (ja) | 発光装置及びその製造方法 | |
| CN116995168A (zh) | 一种led芯片及其制备方法 | |
| CN117712256A (zh) | 发光二极管及发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230802 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7326452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |