CN112272871B - 一种倒装发光二极管 - Google Patents

一种倒装发光二极管 Download PDF

Info

Publication number
CN112272871B
CN112272871B CN202080002972.8A CN202080002972A CN112272871B CN 112272871 B CN112272871 B CN 112272871B CN 202080002972 A CN202080002972 A CN 202080002972A CN 112272871 B CN112272871 B CN 112272871B
Authority
CN
China
Prior art keywords
layer
transparent dielectric
dielectric layer
type semiconductor
dbr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002972.8A
Other languages
English (en)
Other versions
CN112272871A (zh
Inventor
熊伟平
王鑫
吴志伟
高迪
彭钰仁
郭桓邵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Priority to CN202310110815.4A priority Critical patent/CN116169224A/zh
Publication of CN112272871A publication Critical patent/CN112272871A/zh
Application granted granted Critical
Publication of CN112272871B publication Critical patent/CN112272871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

本发明公开一种倒装发光二极管，其结构自下而上包含：正、负焊接电极、DBR、第一透明介电层、第二透明介电层、第一导电类型半导体层、发光层、第二导电类型半导体层，其特征在于，第一透明介电层为低折射率n1材料，厚度为大于λ/2n1的任意厚度，其中λ为发光层的发光波长；第二透明介电层为高折射率n2材料，其中n2大于n1，厚度为λ/4n2或其奇数倍。本发明可提高DBR反射率，提升倒装发光二极管的发光亮度，同时可提升制程稳定性。

Description

一种倒装发光二极管
技术领域
本发明涉及一种倒装发光二极管，属于半导体光电子器件与技术领域。
背景技术
现有倒装发光二极管通常首先采用PECVD（Plasma Enhanced Chemical VaporDeposition，等离子体增强化学的气相沉积法）沉积技术在半导体外延结构的表面上形成一定厚度的绝缘层，然后采用电子束蒸镀或磁控溅射镀膜技术在绝缘层上形成具有高、低折射率的介质层作为DBR结构。传统的电子束蒸镀、磁控溅射镀膜容易在台阶转角处产生缝隙，PECVD沉积技术具有很好的台阶覆盖能力，可以保证发光半导体由绝缘层全面包裹，防止封装过程中锡膏接触半导体材料造成短路，然而PECVD生长常用材料一般为SiO2（其折射率1.45）和SiNx（其折射率1.96），这两种材料的折射率差较小，形成的DBR反射率较低且反射波段较窄，难以形成理想的DBR结构，因此通过两步沉积法可以兼顾对台阶的良好覆盖及DBR结构的高反射率。
在上述工艺中，由于PECVD形成的膜层必须具有一定厚度，这导致其成膜厚度误差可能大于λ/4n，从而造成倒装发光二极管结构的反射率的大幅波动，如附图4所示，当PECVD形成的较厚的膜层（第一透明介电层）厚度分别为1.9μm、2.0μm时，对应发光波长620nm处的反射率将发生接近10%的差距。
倒装发光二极管还存在着另一个问题，由于焊接电极形成于发光二极管两端，中间留有较大的间隔，这使得倒装发光二极管部分区域形成于焊接电极之上，部分则直接面对空气，空气和焊接电极这两种界面，对DBR的设计提出不同要求，形成矛盾，难以同时兼顾两种界面的反射率，如附图6所示，当按照面对空气的要求设计DBR，即与空气接触的一层要求为相对高折射率材料时，焊接电极区域的反射谱在620nm附近有一个大的低谷。
发明内容
为解决上述的至少一个问题，本发明提供一种倒装发光二极管。所述倒装发光二极管结构自下而上包含：正、负焊接电极、DBR、第一透明介电层、第二透明介电层、第一导电类型半导体层、发光层、第二导电类型半导体层，其特征在于：第一透明介电层为低折射率n1材料，厚度为大于λ/2n1的任意厚度，其中λ为发光层的发光波长，第二透明介电层的折射率为n2，其中n2大于n1，厚度为 λ/4n2或其奇数倍。
优选地，所述第一导电类型半导体层、发光层被部分蚀刻，露出所述第二导电类型半导体层。
优选地，所述第一透明介电层、第二透明介电层完全包裹上述第一导电类型半导体层，发光层和第二导电类型半导体层，包括因蚀刻露出的第一导电类型半导体层及发光层的侧壁。
优选地，所述第一透明介电层材料为SiO2或者SiNxOy。
优选地，所述第二透明介电层材料的折射率低于第一导电类型半导体层。
优选地，所述第二透明介电层材料为SiNx、TiO2或者Ta2O5。
优选地，所述第一透明介电层和第二透明介电层的致密性比DBR的致密性高。
优选地，所述第一透明介电层和第二透明介电层为PECVD工艺方法获得，所述DBR为电子束蒸镀或磁控溅射工艺方法获得。
优选地，所述DBR、第一透明介电层、第二透明介电层分别具有通孔，正、负焊接电极分别通过通孔与第一导电类型半导体层、第二导电类型半导体层进行电连接。
优选地，所述DBR为高低折射率透明介电层交替叠层结构，其中低折射率材料为SiO2、MgF2或者Al2O3；高折射率材料为TiO2或者Ta2O5。
优选地，所述DBR的高低折射率材料堆叠的对数为3-10对。
优选地，所述DBR与所述第一透明介电层相接的一层的折射率高于第一透明介电层，所述与第一透明介电层接触的一层材料可以为TiO2或者Ta2O5。
优选地，还包含第三透明介电层，所述第三透明介电层位于DBR的远离第一导电类型半导体层的末层之上，折射率为n3，其折射率n3高于与其接触的DBR的远离第一导电类型半导体层的末层的折射率。更优选地，所述第三透明介电层的材料为SiNx、TiO2或者Ta2O5。
优选地，第三透明介电层的厚度为kλ/4n3至（k+1）λ/4n3之间，其中n3为第三透明介电层的折射率，k为奇数。
作为本发明的另一种实施方式，优选地，还包含透明导电层，所述透明导电层只存在于正负焊接电极和DBR的远离第一导电类型半导体层的末层之间，所述透明导电层的折射率低于所述DBR的远离第一导电类型半导体层的末层的折射率。更优选地，所述透明导电层材料为IZO、ITO或者AZO。
优选地，所述透明导电层材料的厚度为kλ/4n，其中n为该透明导电层的折射率，k为奇数。
作为本发明的另一种实施方式，优选地，还包含第三透明介电层，所述第三透明介电层介于正负焊接电极和DBR的远离第一导电类型半导体层的末层之间，其折射率低于与其接触的DBR的远离第一导电类型半导体层的末层。更优选地，所述第三介电层的材料为SiO2、MgF2或者Al2O3。
优选地，所述第三透明介电层的厚度为kλ/4n3，其中k为奇数。
优选地，所述正、负焊接电极与DBR叠层接触的一面为反射镜面。
本发明的有益效果至少包括以下四个方面：
（1）第一、第二透明介电层能够实现良好的台阶覆盖，防止封装过程中锡膏接触半导体材料造成短路；
（2）相较于现有技术中DBR对数较少情况下，其反射谱受各单层影响较大，因此厚度较高的第一透明介电层的厚度误差对DBR反射率产生较大的影响，本发明通过引入第二透明介电层，此时第一、第二透明介电层与第一导电类型半导体层形成增透膜结构，发光层射出的光线相当于自第一透明介电层发出并进入DBR，此时发光二极管的反射率不受第一透明介电层的厚度影响，增大了工艺窗口，有利于批量生产的稳定性；
（3）本发明引入第三透明介电层，确保DBR设计符合空气界面要求，即与空气接触一层为高折射率材料，但由于与第三透明介电层接触的DBR的远离第一导电类型半导体层的末层的折射率低于第三透明介电层，其与第三透明介电层、金属镜面层共同形成了增透膜结构，这将不利于焊接电极区域的反射，在本发明的一些实施例中，通过加厚第三透明介电层（大于λ/4n3）以破坏此一增透膜结构，从而兼顾发光二极管正负焊接电极区域和空气界面区域，使两者都具有较高的反射率；
（4）在本发明的另一些实施例中，确保DBR设计符合空气界面要求，即与空气接触一层，即DBR的远离第一导电类型半导体层的末层为较高折射率材料，引入透明导电层，在DBR远离第一导电类型半导体层的末层与焊接电极之间设置一透明导电层，其折射率低于DBR的远离第一导电类型半导体层的末层的折射率，从而形成DBR的远离第一导电类型半导体层的末层、透明导电层、金属镜面的反射结构，由于该结构只局限于焊接电极区域，不影响空气界面区域的反射，从而可以兼顾发光二极管正负焊接电极区域和空气界面区域，使两者都具有较高的反射率。
附图说明
图1为本发明提出的适用于实施例一的倒装发光二极管的截面图。
图2为本发明提出的适用于实施例二的倒装发光二极管的截面图。
图3为本发明提出的适用于实施例三的倒装发光二极管的截面图。
图4及图5为对比有无第二透明介电层情况下，第一透明介电层厚度对反射谱的影响的反射率曲线图。
图6为根据空气界面设计DBR时，倒装发光二极管在焊接电极区域及空气界面区域的反射谱的曲线图。
图7为在图6的基础上增加第三透明介电层后，倒装发光二极管在焊接电极区域及空气界面区域的反射谱的曲线图。
图中：001：透明衬底；002：透明键合层；003：第二导电类型半导体；004：发光层；005：第一导电类型半导体；006：第二透明介电层；007：第一透明介电层；008：DBR；009：第三透明介电层；010：负焊接电极；011：正焊接电极；201：透明导电层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施例加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一：
附图1示意一种倒装发光二极管，其具有透明衬底001，透明键合层002，第二导电类型半导体003，透明键合层002将透明衬底001与第二导电类型半导体层003键合在一起；依次在第二导电类型半导体层003的与透明键合层002相对的一面形成有发光层004及第一导电类型半导体层005。
所述透明衬底001可以采用蓝宝石材料、玻璃和GaP衬底，本实施例中优选透明衬底001为蓝宝石材料，其厚度为30-100微米，该透明衬底001两面具有粗糙面或平坦面。所述透明键合层002材料为SiO2，厚度为1-5微米，采用电子束蒸镀方式沉积于第二导电类型半导体003表面。当所述透明衬底001表面为平坦面时，其表面无需沉积键合层002；当所述透明衬底001表面为粗糙面时，其表面同样需要沉积键合层。上述透明键合层002需要进行抛光处理，粗糙度小于1nm，抛光后的键合层002经过活化处理，使其与透明衬底001或透明衬底001上经抛光、活化处理的键合层相贴合，并经高温高压形成键接。
本实施例中，发光层004的发光波长λ为630nm，第二导电类型半导体003材料为GaP，第一导电类型半导体005材料为AlGaInP。
在第二导电类型半导体003的一侧，发光层004及第一导电类型半导体005被蚀刻，直至露出该区域的第二导电类型半导体003，以便在该区域与正焊接电极011形成电连接。
在上述倒装发光二极管向下的一面采用PECVD依次沉积第二透明介电层006、第一透明介电层007。所述第二透明层的材料可以为SiNx、TiO2或者Ta2O5，在本实施例中，第二透明介电层006优选为SiNx。第一透明介电层材料可以为SiO2或者SiNxOy，本实施例中优选第一透明介电层007为SiO2。所述第二透明介电层和第一透明介电层的折射率分别为1.96和1.45，所述第二透明介电层006折射率介于第一透明介电层007与第一导电类型半导体层005（折射率为3.29）之间。所述第二透明介电层006的厚度为λ/4n2或其奇数倍，其中n2为第二透明介电层的折射率，本实施例中优选第二透明介电层的厚度为78nm。第一透明介电层007厚度为1.8-2.2μm，所述第一透明介电层007的厚度较厚，按照实践生产中厚度误差±10%的卡控标准，其厚度误差达到约200nm，大于λ/4n1（本实施例中为108nm），将对DBR008反射率产生较大影响，不利于稳定生产。
因此，在本实施例中，引入第二透明介电层006，则第一透明介电层007、第二透明介电层006与第一导电类型半导体005共同形成增透膜结构，光线相当于从第一透明介电层007发出并进入DBR008，以此消除第一透明介电层007的厚度误差对DBR008反射率的影响，如图5所示。上述第二透明介电层006、第一透明介电层007完全覆盖所述的第一导电类型半导体005、发光层004、第二导电类型半导体003，包括因蚀刻露出的第一导电类型半导体层及发光层的侧壁，以实现半导体材料与外界的绝缘。
采用等离子辅助电子束蒸镀或磁控溅射镀膜在上述倒装发光二极管向下的一面依次沉积DBR008、第三透明介电层009。所述的DBR结构为高低折射率透明介电层交替叠层结构，其中低折射率材料为SiO2、MgF2、Al2O3中的一种或其组合；高折射率材料为TiO2或者Ta2O5，堆叠对数为3-10对，本实施例，优选 DBR008为TiO2/SiO2的交叠沉积复合结构，TiO2/SiO2单层厚度分别为68nm、 108nm，堆叠对数为5对。本实施例中，第三透明介电层009材料为TiO2，其折射率为2.28，厚度95nm。所述DBR008与上述第一透明介电层007接触的一层为TiO2，与上述第三透明介电层009接触的一层为SiO2。
本实施例中，引入第三透明介电层009，确保DBR设计符合空气界面要求，即与空气接触一层为高折射率材料，但由于与第三透明介电层009接触的一层DBR叠层折射率低于第三透明介电层009，其与第三透明介电层009、金属镜面层共同形成了增透膜结构，这将不利于焊接电极区域的反射，通过加厚第三透明介电层009（大于λ/4n3）以破坏此一增透膜结构，从而达到同时兼顾发光二极管正负焊接电极区域和空气界面区域，使两者都具有较高的反射率的目的，如图7所示。
采用光刻、干蚀刻等制程在上述第三透明介电层009、DBR008、第一透明介电层007、第二透明介电层006上形成至少两个通孔，分别位于第一导电类型半导体层005及第二导电类型半导体层003表面。
采用光刻、蒸镀等制程在上述倒装发光二极管向下的一面形成正焊接电极011、负焊接电极010，分别通过上述通孔与第二导电类型半导体003、第一导电类型半导体005电连接，其中正负焊接电极为多层金属结构，其与第三透明介电层009接触的层为Al、Au、Pt、Ag等高反射率材料，形成镜面反射层。
实施例二：
附图2示意一种倒装发光二极管，其具有透明衬底001，透明键合层002，第二导电类型半导体003，透明键合层002将透明衬底001与第二导电类型半导体层003键合在一起；依次在第二导电类型半导体层003的与透明键合层002相对的一面形成有发光层004及第一导电类型半导体层005。
所述透明衬底001可以采用蓝宝石材料、玻璃和GaP衬底，本实施例中优选透明衬底001为蓝宝石材料，其厚度为30-100微米，该透明衬底001两面具有粗糙面或平坦面。所述透明键合层002材料为SiO2，厚度为1-5微米，采用电子束蒸镀方式沉积于第二导电类型半导体003表面。当所述透明衬底001表面为平坦面时，其表面无需沉积键合层002；当所述透明衬底001表面为粗糙面时，其表面同样需要沉积键合层。上述透明键合层002需要进行抛光处理，粗糙度小于1nm，抛光后的键合层002经过活化处理，使其与透明衬底001或透明衬底001上经抛光、活化处理的键合层相贴合，并经高温高压形成键接。
本实施例中，发光层004发光波长λ为630nm，第二导电类型半导体003材料为GaP，第一导电类型半导体005材料为AlGaInP。
在第二导电类型半导体003的一侧，发光层004及第一导电类型半导体005被蚀刻，直至露出该区域的第二导电类型半导体003，以便在该区域与正焊接电极011形成电连接。
在上述倒装发光二极管向下的一面采用PECVD依次沉积第二透明介电层006、第一透明介电层007。所述第二透明层的材料可以为SiNx、TiO2或者Ta2O5，在本实施例中，第二透明介电层006优选为SiNx。第一透明介电层材料可以为SiO2或者SiNxOy，本实施例中优选第一透明介电层007为SiO2。所述第二透明介电层和第一透明介电层的折射率分别为1.96和1.45，所述第二透明介电层006折射率介于第一透明介电层007与第一导电类型半导体层005（折射率为3.29）之间。所述第二透明介电层006的厚度为λ/4n2或其奇数倍，其中n2为第二透明介电层的折射率，本实施例中优选第二透明介电层的厚度为78nm。第一透明介电层007厚度为1.8-2.2μm，所述第一透明介电层007的厚度较厚，按照实践生产中厚度误差±10%的卡控标准，其厚度误差达到约200nm，大于λ/4n1（本实施例中为108nm），将对DBR008反射率产生较大影响，不利于稳定生产。
因此，在本实施例中，引入第二透明介电层006，则第一透明介电层007、第二透明介电层006与第一导电类型半导体005共同形成增透膜结构，光线相当于从第一透明介电层007发出并进入DBR008，以此消除第一透明介电层007的厚度误差对DBR008反射率的影响。上述第二透明介电层006、第一透明介电层007完全覆盖所述的第一导电类型半导体005、发光层004、第二导电类型半导体003，包括因蚀刻露出的第一导电类型半导体层及发光层的侧壁,以实现半导体材料与外界的绝缘。
采用等离子辅助电子束蒸镀或磁控溅射镀膜在上述倒装发光二极管向下的一面依次沉积DBR008。所述的DBR008为高低折射率透明介电层交替叠层结构，其中低折射率材料为SiO2、MgF2或者Al2O3；高折射率材料为TiO2或者Ta2O5，堆叠对数为3-10对，本实施例，优选DBR008为TiO2/SiO2的交叠沉积复合结构， TiO2/SiO2单层厚度分别为68nm、108nm，堆叠对数为5对。本实施例中，所述 DBR008与上述第一透明介电层007接触的一层为TiO2，厚度均为λ/4n。所述 DBR远离第一导电类型半导体层的末层为高折射率材料TiO2。
采用光刻、干蚀刻等制程在上述DBR008、第一透明介电层007、第二透明介电层006上形成至少两个通孔，分别位于第一导电类型半导体005及第二导电类型半导体003表面。
采用光刻、蒸镀等制程在上述倒装发光二极管向下的一面形成正焊接电极011、负焊接电极010，分别通过上述通孔与第二导电类型半导体003、第一导电类型半导体005电连接，其中正负焊接电极为多层金属结构，其与DBR接触的层为Al、Au、Pt、Ag等高反射率材料，形成镜面层。
在本实施例中，蒸镀正负焊接电极010、011前，先蒸镀一低折射率透明导电层201，由于其是在上述DBR008、第一透明介电层007、第二透明介电层006上形成至少两个通孔之后沉积的，因此其材料必须为导电材料，在本实施例中，其材料为ITO、IZO和AZO的一种，其折射率为2.0，厚度79nm。
本实施例中，在焊接电极区域设置透明导电层201，其折射率低于与其接触的DBR的远离第一导电型半导体层的末层，从而形成DBR的远离第一导电型半导体层的末层、透明导电层201、金属镜面层的反射结构；而焊接电极以外区域，形成适用于空气接触的DBR结构。此种设计兼顾了金属镜面区域及其以外区域的DBR设计要求，使得各区域都具有较高反射率。
实施例三：
附图3示意一种倒装发光二极管，其具有透明衬底001，透明键合层002，第二导电类型半导体003，透明键合层002将透明衬底001与第二导电类型半导体003键合在一起；依次在第二导电类型半导体003的与透明键合层002相对的一面形成有发光层004及第一导电类型半导体005。
所述透明衬底001可以采用蓝宝石材料、玻璃和GaP衬底，本实施例中优选透明衬底001为蓝宝石材料，其厚度为30-100微米，该透明衬底001两面具有粗糙面或平坦面。所述透明键合层002材料为SiO2，厚度为1-5微米，采用电子束蒸镀方式沉积于第二导电类型半导体003表面。当所述透明衬底001表面为平坦面时，其表面无需沉积键合层002；当所述透明衬底001表面为粗糙面时，其表面同样需要沉积键合层。上述透明键合层002需要进行抛光处理，粗糙度小于1nm，抛光后的键合层002经过活化处理，使其与透明衬底001或透明衬底001上经抛光、活化处理的键合层相贴合，并经高温高压形成键接。
本实施例中，发光层004发光波长λ为630nm，第二导电类型半导体003材料为GaP，第一导电类型半导体005材料为AlGaInP。
在第二导电类型半导体003的一侧，发光层004及第一导电类型半导体005被蚀刻，直至露出该区域的第二导电类型半导体003，以便在该区域与正焊接电极011形成电连接。
在上述倒装发光二极管向下的一面采用PECVD依次沉积第二透明介电层006、第一透明介电层007。所述第二透明层的材料可以为SiNx、TiO2或者Ta2O5，在本实施例中，第二透明介电层006优选为SiNx。第一透明介电层材料可以为SiO2或者SiNxOy，本实施例中优选第一透明介电层007为SiO2。所述第二透明介电层和第一透明介电层的折射率分别为1.96和1.45，所述第二透明介电层006折射率介于第一透明介电层007与第一导电类型半导体层005（折射率为3.29）之间。所述第二透明介电层006的厚度为λ/4n2或其奇数倍，其中n2为第二透明介电层的折射率，本实施例中优选第二透明介电层的厚度为78nm。第一透明介电层007厚度为1.8-2.2μm，所述第一透明介电层007的厚度较厚，按照实践生产中厚度误差±10%的卡控标准，其厚度误差达到约200nm，大于λ/4n1（本实施例中为108nm），将对DBR008反射率产生较大影响，不利于稳定生产。
因此，在本实施例中，引入第二透明介电层006，则第一透明介电层007、第二透明介电层006与第一导电类型半导体005共同形成增透膜结构，光线相当于从第一透明介电层007发出并进入DBR008，以此消除第一透明介电层007的厚度误差对DBR008反射率的影响。上述第二透明介电层006、第一透明介电层007完全覆盖所述的第一导电类型半导体005、发光层004、第二导电类型半导体003，包括因蚀刻露出的第一导电类型半导体层及发光层的侧壁,以实现半导体材料与外界的绝缘。
采用等离子辅助蒸镀或磁控溅射镀膜在上述倒装发光二极管向下的一面依次沉积DBR008、第三透明介电层009，其中DBR008为TiO2/SiO2的交叠沉积复合结构，本实施例中，第三透明介电层009材料为SiO2，其折射率为1.45，厚度为 λ/4n3，本实施例中厚度为108nm，所述DBR008与上述第一透明介电层007接触的一层为TiO2，与上述第三透明介电层009接触的一层为TiO2。
上述与第三透明介电层009接触的一层TiO2经高温300℃以上条件蒸镀，并在蒸镀后进行350-500s的退火处理，使其与所述第三透明介电层009（SiO2）具有蚀刻选择性。
采用光刻、干蚀刻等制程在上述第三透明介电层009、DBR008、第一透明介电层007、第二透明介电层006上形成至少两个通孔，分别位于第一导电类型半导体005及第二导电类型半导体003表面。
采用光刻、蒸镀等制程在上述倒装发光二极管向下的一面形成正焊接电极011、负焊接电极010，分别通过上述通孔与第二导电类型半导体003、第一导电类型半导体005电连接，其中正负焊接电极为多层金属结构，其与DBR接触的层为Al、Au、Pt或者Ag等高反射率材料，形成镜面层。
以上述正、负焊接电极011、010为掩膜，蚀刻第三透明介电层009，直至露出所述DBR008的与第三透明介电层009接触的层。
本实施例中，第三透明介电层009只存在于焊接电极区域，其折射率低于与其接触的DBR的远离第一导电类型半导体层的末层的折射率，从而形成适用于金属镜面层的DBR结构；而焊接电极以外区域，DBR叠层与空气接触的一层为高折射率材料，形成适用于空气接触的DBR结构。此设计兼顾了金属镜面区域及其以外区域的DBR设计要求，使得各区域都具有较高反射率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (20)

1.一种倒装发光二极管，其结构自下而上包含：正、负焊接电极、DBR、第一透明介电层、第二透明介电层、第一导电类型半导体层、发光层、第二导电类型半导体层，其特征在于：所述第一透明介电层为低折射率n1材料，厚度为大于λ/2n1的任意厚度，其中λ为发光层的发光波长；所述第二透明介电层的折射率为n2，其中 n2大于n1，厚度为λ/4n2或其奇数倍。
2.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述第一导电类型半导体层、发光层被部分蚀刻，露出所述第二导电类型半导体层；所述第一透明介电层、第二透明介电层完全包裹所述第一导电类型半导体层，发光层和第二导电类型半导体层，包括因蚀刻露出的第一导电类型半导体层及发光层的侧壁。
3.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述第一透明介电层的材料为SiO2或者SiNxOy。
4.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述第二透明介电层材料的折射率低于第一导电类型半导体层。
5.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述第二透明介电层的材料为 SiNx、TiO2或者Ta2O5。
6.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述第一透明介电层和第二透明介电层的致密性比DBR的致密性高。
7.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述第一透明介电层和第二透明介电层为PECVD工艺方法获得，DBR为电子束蒸镀或磁控溅射工艺方法获得。
8.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述DBR、第一透明介电层、第二透明介电层分别具有通孔，正、负焊接电极分别通过通孔与第一导电类型半导体层、第二导电类型半导体层进行电连接。
9.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述DBR为高低折射率透明介电层交替叠层结构，其中低折射率材料为SiO2、MgF2或者Al2O3；高折射率材料为TiO2或者Ta2O5。
10.根据权利要求9所述的一种倒装发光二极管，其特征在于：所述DBR的高低折射率材料堆叠的对数为3-10对。
11.根据权利要求1或权利要求10所述的一种倒装发光二极管，其特征在于： 所述DBR具有与所述第一透明介电层相接的一层，其折射率高于第一透明介电层，所述与第一透明介电层相接的一层材料为TiO2或者Ta2O5。
12.根据权利要求1所述的一种倒装发光二极管，其特征在于：还包含第三透明介电层，所述第三透明介电层位于DBR的远离第一导电类型半导体层的末层之上，折射率为n3，其折射率n3高于与其接触的DBR的远离第一导电类型半导体层的末层的折射率。
13.根据权利要求12所述的一种倒装发光二极管，其特征在于：所述第三透明介电层的材料为SiNx、TiO2或者Ta2O5。
14.根据权利要求13所述的一种倒装发光二极管，其特征在于：第三透明介电层的厚度为kλ/4n3至（k+1）λ/4n3之间，其中n3为第三透明介电层的折射率，k为奇数。
15.根据权利要求1所述的一种倒装发光二极管，其特征在于：还包含透明导电层，所述透明导电层只存在于正负焊接电极和DBR的远离第一导电类型半导体层的末层之间，所述透明导电层的折射率低于所述DBR的远离第一导电类型半导体层的末层的折射率。
16.根据权利要求15所述的一种倒装发光二极管，其特征在于：所述透明导电层材料为IZO、ITO或者AZO，其厚度为kλ/4n，其中n为该透明导电层的折射率，k为奇数。
17.根据权利要求1所述的一种倒装发光二极管，其特征在于：还包含第三透明介电层，所述第三透明介电层只存在于正负焊接电极和DBR的远离第一导电类型半导体层的末层之间，其折射率低于与其接触的DBR的远离第一导电类型半导体层的末层的折射率。
18.根据权利要求17所述的一种倒装发光二极管，其特征在于：所述第三透明介电层的材料为SiO2、MgF2或者Al2O3。
19.根据权利要求18所述的一种倒装发光二极管，其特征在于：所述第三透明介电层的厚度为kλ/4n3，其中k为奇数。
20.根据权利要求1所述的一种倒装发光二极管，其特征在于：所述正、负焊接电极与DBR叠层接触的一面为反射镜面。
CN202080002972.8A 2020-03-06 2020-03-06 一种倒装发光二极管 Active CN112272871B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310110815.4A CN116169224A (zh) 2020-03-06 2020-03-06 一种倒装发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/078272 WO2021174548A1 (zh) 2020-03-06 2020-03-06 一种倒装发光二极管

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310110815.4A Division CN116169224A (zh) 2020-03-06 2020-03-06 一种倒装发光二极管

Publications (2)

Publication Number Publication Date
CN112272871A CN112272871A (zh) 2021-01-26
CN112272871B true CN112272871B (zh) 2023-03-31

Family

ID=74350255

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080002972.8A Active CN112272871B (zh) 2020-03-06 2020-03-06 一种倒装发光二极管
CN202310110815.4A Pending CN116169224A (zh) 2020-03-06 2020-03-06 一种倒装发光二极管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310110815.4A Pending CN116169224A (zh) 2020-03-06 2020-03-06 一种倒装发光二极管

Country Status (5)

Country Link
US (1) US20220140203A1 (zh)
JP (2) JP7326452B2 (zh)
KR (1) KR102612253B1 (zh)
CN (2) CN112272871B (zh)
WO (1) WO2021174548A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022267021A1 (zh) * 2021-06-25 2022-12-29 厦门三安光电有限公司 半导体发光元件、半导体发光器件及显示装置
CN113540311B (zh) * 2021-07-15 2022-11-22 厦门三安光电有限公司 一种倒装发光二极管和发光装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460744A (zh) * 2009-05-11 2012-05-16 克里公司 具有反射结构的半导体发光二极管及其制造方法
CN102881811A (zh) * 2011-07-12 2013-01-16 株式会社东芝 半导体发光器件
WO2014142448A1 (en) * 2013-03-12 2014-09-18 Jin Sung Park Wafer level chip scale light emitting diode package
CN104064654A (zh) * 2014-06-18 2014-09-24 工业和信息化部电子第五研究所 形成芯片的钝化膜的方法、芯片的钝化膜的结构及芯片
CN104868028A (zh) * 2014-02-25 2015-08-26 璨圆光电股份有限公司 发光二极管芯片
CN105938862A (zh) * 2016-05-24 2016-09-14 华灿光电(苏州）有限公司 一种GaN基发光二极管芯片及其制备方法
CN110050512A (zh) * 2016-12-07 2019-07-23 Lg电子株式会社 使用半导体发光元件的显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028118A1 (ja) * 2004-09-08 2006-03-16 Rohm Co., Ltd 半導体発光素子
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
TWI466325B (zh) * 2010-06-25 2014-12-21 Toyoda Gosei Kk Semiconductor light emitting element
KR20120017695A (ko) * 2010-08-19 2012-02-29 삼성엘이디 주식회사 광추출 효율이 향상된 발광 소자
KR101427316B1 (ko) * 2012-09-05 2014-08-06 주식회사 세미콘라이트 반도체 발광소자
US10008635B2 (en) * 2014-06-10 2018-06-26 Semicon Light Co., Ltd. Semiconductor light-emitting element
US9871171B2 (en) * 2014-11-07 2018-01-16 Epistar Corporation Light-emitting device and manufacturing method thereof
KR20160141925A (ko) * 2015-06-01 2016-12-12 삼성전자주식회사 반도체 발광소자
CN206610823U (zh) * 2017-04-06 2017-11-03 唐山曹妃甸工大海宇光电科技股份有限公司 功率型氮化镓基发光二极管芯片
CN109326686A (zh) * 2018-09-12 2019-02-12 聚灿光电科技（宿迁）有限公司 一种倒装发光二极管芯片的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460744A (zh) * 2009-05-11 2012-05-16 克里公司 具有反射结构的半导体发光二极管及其制造方法
CN102881811A (zh) * 2011-07-12 2013-01-16 株式会社东芝 半导体发光器件
WO2014142448A1 (en) * 2013-03-12 2014-09-18 Jin Sung Park Wafer level chip scale light emitting diode package
CN104868028A (zh) * 2014-02-25 2015-08-26 璨圆光电股份有限公司 发光二极管芯片
CN104064654A (zh) * 2014-06-18 2014-09-24 工业和信息化部电子第五研究所 形成芯片的钝化膜的方法、芯片的钝化膜的结构及芯片
CN105938862A (zh) * 2016-05-24 2016-09-14 华灿光电(苏州）有限公司 一种GaN基发光二极管芯片及其制备方法
CN110050512A (zh) * 2016-12-07 2019-07-23 Lg电子株式会社 使用半导体发光元件的显示装置

Also Published As

Publication number Publication date
JP2023145683A (ja) 2023-10-11
JP7326452B2 (ja) 2023-08-15
CN116169224A (zh) 2023-05-26
WO2021174548A1 (zh) 2021-09-10
KR102612253B1 (ko) 2023-12-08
KR20210125580A (ko) 2021-10-18
JP2022525719A (ja) 2022-05-19
CN112272871A (zh) 2021-01-26
US20220140203A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
JP5541261B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP5989810B2 (ja) 半導体装置およびその製造方法
CN107528008B (zh) 有机发光显示器件及制备方法、显示装置
CN102956770B (zh) 氮化物半导体发光元件和装置及其制造方法
CN112272871B (zh) 一种倒装发光二极管
CN212648266U (zh) 半导体发光元件和发光器件
JP2018113442A (ja) 電流遮断層を有する発光素子
CN105957928A (zh) 一种谐振腔发光二极管及其制造方法
JP6176025B2 (ja) 金属膜の形成方法及び発光素子の製造方法
JP2014067894A (ja) 半導体発光素子及びその製造方法
CN116646435B (zh) 一种倒装发光二极管芯片及其制备方法
CN111433921A (zh) 一种发光二极管
CN114530532A (zh) 一种布拉格反射镜及具有布拉格反射镜的发光二极管
CN213520024U (zh) 一种倒装发光二极管芯片及具有其的倒装发光二极管
CN115050875B (zh) 一种提高出光角度的Mini LED及其制造方法
JP6252123B2 (ja) 発光素子の製造方法
CN211670204U (zh) 一种具有dbr分层结构的led芯片
CN111512453B (zh) 一种复合绝缘反射层
CN112510133A (zh) 发光二极管芯片、发光二极管及发光二极管芯片制备方法
WO2021121603A1 (en) Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device
CN210325841U (zh) 发光二极管芯片及发光二极管
US20240072210A1 (en) Micro light emitting diode structure
CN116995168A (zh) 一种led芯片及其制备方法
CN117712256A (zh) 发光二极管及发光装置
TWI552380B (zh) 發光二極體結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant