JP2022513753A - キャビティに覆い被さった膜を備えるデバイスを製作する方法 - Google Patents

Abstract

本発明は、有用なキャビティに覆い被さった膜を含むデバイスを製作するプロセスに関し、このプロセスは、主平面に延在しキャリア基板の第１の面に配置された表層を含む、一般的構造を用意するステップであって、前記キャリア基板は、表層の下において開口した基本キャビティと、各基本キャビティの境界を定める隔壁とを含み、前記隔壁は、キャリア基板の第１の面のすべて又は一部を形成する上面を有する、ステップと、隣り合う基本キャビティの群を、前記基本キャビティの群の輪郭が主平面において有用なキャビティの輪郭に一致するように、画定するステップと、有用なキャビティを形成するため、及び前記有用なキャビティの上に配置された表層を解放するために、基本キャビティの群の輪郭の内側に位置する隔壁を除去して、膜を形成するステップとを含む。【選択図】 図５ｄ

Description

本発明は、マイクロエレクトロニクス及びマイクロシステムの分野に関する。特に、本発明は、有用なキャビティに覆い被さった膜を備えるデバイスを製作するプロセスに関する。

ＭＥＭＳデバイス（ＭＥＭＳは、ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍｓ（微小電気機械システム）の頭字語である）は、多くの用途のための様々なセンサを製作するために広く使用されており、例えば、圧力センサ、マイクロホン、高周波スイッチ、電気音響トランスデューサ及び超音波トランスデューサ（例えば、圧電微細加工超音波トランスデューサ（ｐＭＵＴ：ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ））等に言及することができる。

これらのＭＥＭＳデバイスの多くは、有用なキャビティに覆い被さった可撓性膜に基づいている。動作中、物理的パラメータ（例えばｐＭＵＴについては音波の伝播）に関連する膜の湾曲は、電気信号に変換される（又はデバイスがレシーバーモードにあるか、若しくはエミッターモードにあるかに応じて、逆もまた同様である）。

実現されるデバイスの種類に応じて、各有用なキャビティの形状寸法（形状、側方寸法、深さ）、膜の形状寸法（厚さ）及びそれらの平面分布（キャビティ間距離）は異なるであろう。

Ｌｕ Ｙｉｐｅｎｇ及びＤａｖｉｄ Ａ． Ｈｏｒｓｌｅｙによる刊行物「Ｍｏｄｅｌｉｎｇ， ｆａｂｒｉｃａｔｉｏｎ， ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ ａｒｒａｙｓ ｂａｓｅｄ ｏｎ ｃａｖｉｔｙ ＳＯＩ ｗａｆｅｒｓ．」（Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ ２４．４（２０１５年）第１１４２～１１４９頁）は、埋め込まれた有用なキャビティを有するシリコンオンインシュレータ（ＳＯＩ：ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板からのｐＭＵＴデバイスの製作の例を示している。このプロセスは、基板に予め形成された有用なキャビティを活用して、使用する必要があるフォトリソグラフィマスクのレベルの数を制限している。

このアプローチは魅力的であるが、音響デバイスの設計になされる尽力のうちの一部を基板の製造業者が負担しなければならないことを意味する。特に、基板の製造業者は、デバイスに必要とされるトポロジー（キャビティの形状寸法、キャビティ間間隔）に精密に一致する有用なキャビティを含む基板を設計し、製作することができなければならない。しかしながら、デバイストポロジーは、多くの場合、デバイス製造業者が一般に明かしたくない有益な機密情報である。

加えて、基板製造業者は、各トポロジーに特有の基板製作プロセスを開発しなければならない。これを行うために必要とされる尽力は、デバイスの迅速で経済的な開発をより困難にする。

従って、有用なキャビティに覆い被さった膜に基づく広範囲のデバイスを製作するために使用することができ、従って、デバイス毎に基板に特有な製作プロセスの特別な開発を必要としない基板を提供できることが望ましい。

本発明の目的は、前述の目標を達成することにある。本発明の目的は、有用なキャビティに覆い被さった膜を備えるデバイスを製作するプロセスに関し、該プロセスは一般的基板の使用により簡素化される。

本発明は、有用なキャビティに覆い被さった膜を含むデバイスを製作するプロセスに関し、このプロセスは、
主平面に延在しキャリア基板の第１の面に配置された表層を含む、一般的構造（ｇｅｎｅｒｉｃ ｓｔｒｕｃｔｕｒｅ）を用意するステップであって、前記キャリア基板は、表層の下において開口した基本キャビティと、各基本キャビティの境界を定める隔壁とを含み、前記隔壁の上面は、キャリア基板の第１の面のすべて又は一部を形成する、ステップと、
隣り合う基本キャビティの群を、前記基本キャビティの群の輪郭が前記主平面において有用なキャビティの輪郭に一致するように、画定するステップと、
有用なキャビティを形成するため、及び前記有用なキャビティの上に配置された表層を解放するために、基本キャビティの群の輪郭の内側に位置する隔壁を除去して、膜を形成するステップとを含む。

本発明の他の有利で限定されない特徴によれば、単独で又は任意の技術的に実現可能な組み合わせで、
隔壁は、基本キャビティを互いから分離している、
隔壁は、基本キャビティ間の連通を可能にする隔壁の網目構造（ｎｅｔｗｏｒｋ）に従って主平面において分布しており、各基本キャビティは、隔壁の網目構造の基本パターンによって境界が定められている、
一般的構造を用意するステップは、
ドナー基板を用意することと、
開口した基本キャビティと、各基本キャビティの境界を定める隔壁とを含むキャリア基板を用意することであって、隔壁の上面はキャリア基板の第１の面のすべて又は一部を形成する、用意することと、
キャリア基板の第１の面においてドナー基板とキャリア基板とを接合することと、
表層を形成するように、ドナー基板を薄化することとを含む、
ドナー基板を用意することは、ドナー基板の第１の部分であって、該部分は表層を形成するように意図されている、第１の部分と、ドナー基板の第２の部分であって、該部分はドナー基板の残部を形成するように意図されている、第２の部分との間に位置する埋め込み脆弱領域を形成するように、前記ドナー基板に軽い種（ｌｉｇｈｔ ｓｐｅｃｉｅｓ）を注入することを含む、
ドナー基板を薄化することは、埋め込み脆弱領域によって、ドナー基板の表層をドナー基板の残部から分離することを含む、
ドナー基板の第１の部分は、０．２マイクロメートル（ミクロン）～２マイクロメートル（ミクロン）に含まれる厚さを有する、
接合することは、一方ではドナー基板と、他方ではキャリア基板の第１の面とを分子付着によって結合することを含む、
基本キャビティの群の輪郭の内側に位置する隔壁を除去することは、前記表層を貫通する少なくとも１つの開口部を形成するための、表層の局所エッチングと、前記開口部を介した前記隔壁の化学エッチングとを含む、
少なくとも１つの開口部は、隔壁と垂直に（ｐｌｕｍｂ ｗｉｔｈ）作られる、
開口部は、基本キャビティの群の各基本キャビティと垂直に作られる、
基本キャビティの群の輪郭の内側に位置する隔壁を除去することは、基本キャビティの群のキャビティのうちの１つに開口した少なくとも１つの開口部を形成するための、キャリア基板の第２の面の局所エッチングと、前記開口部を介した前記隔壁の化学エッチングとを含む、
隔壁は、シリコン酸化物、シリコン窒化物、単結晶シリコン、多結晶シリコン、非晶質シリコン、又は多孔質シリコンから選択される少なくとも１種の材料を含む、
ドナー基板は、少なくとも１種の半導体材料又は圧電材料を含む、
ことが挙げられる。

本発明の他の特徴及び利点は、本発明の以下の詳細な説明から明らかになるであろう。説明は、添付された図に関連して与えられる。

本発明による有用なキャビティ上に配置された膜を備えるデバイスを製作するプロセスを示す図である。 本発明による有用なキャビティ上に配置された膜を備えるデバイスを製作するプロセスを示す図である。 本発明による有用なキャビティ上に配置された膜を備えるデバイスを製作するプロセスを示す図である。 本発明による有用なキャビティ上に配置された膜を備えるデバイスを製作するプロセスを示す図である。 本発明による有用なキャビティ上に配置された膜を備えるデバイスを製作するプロセスを示す図である。 本発明による有用なキャビティ上に配置された膜を備えるデバイスを製作するプロセスを示す図である。 本発明による製作プロセスのステップを示す図である。 本発明による製作プロセスのステップを示す図である。 本発明による製作プロセスの他のステップを示す図である。 本発明による製作プロセスの他のステップを示す図である。 本発明による製作プロセスの他のステップを示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスの実施形態の実施例を示す図である。 本発明による製作プロセスのステップを示す図である。 本発明による製作プロセスのステップを示す図である。 本発明による製作プロセスのステップを示す図である。 本発明による製作プロセスのステップを示す図である。 本発明による製作プロセスのステップを示す図である。

本説明では、図中の同一の参照符は同種の要素に使用され得る。図は、読みやすくするために正確な縮尺ではない概略図である。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿った側方寸法に対して正確な縮尺ではなく、また互いに対する層の相対的な厚さは、図において必ずしも重視されていない。

本発明は、有用なキャビティ２３０に覆い被さった膜２１０を含むデバイス２００を製作するプロセスに関する（図１ｅ及び図１ｆ）。例えば、前記デバイス２００は、超音波トランスデューサ又は音響トランスデューサから成ることができる。

本発明による製作プロセスは、第１に、主平面（ｘ、ｙ）に延在しキャリア基板２０の第１の面２１に配置された表層１０を含む、一般的構造１００を用意するステップを含む。キャリア基板２０は、表層１０の下において開口した基本キャビティ２３と、主平面（ｘ、ｙ）に垂直であり、各基本キャビティ２３の境界を定める隔壁２４とを含んでいる（図１ａ、図５ａ）。隔壁２４の上面は、キャリア基板２０の第１の面２１を少なくとも部分的に形成する。

例として、限定されない方法で、隔壁２４は、シリコン酸化物、シリコン窒化物、単結晶シリコン、多結晶シリコン、非晶質シリコン、又は多孔質シリコンからの少なくとも１種の材料を含む。

第１の有利な実施形態によれば、隔壁２４は、基本キャビティ２３を互いから完全に分離している。図１ｂの平面図に示すように、隔壁２４は、各基本キャビティ２３をその近隣のキャビティから分離することを可能にする、主平面（ｘ、ｙ）において格子状に配列された隔壁を有利に形成し、従って各基本キャビティ２３の境界を定める。

基本キャビティ２３は、この場合、正方形として表されているが、これに代わって、基本キャビティ２３は、矩形、円形、又は任意の他の幾何学的形状を有することができる。

本発明の第２の実施形態によれば、基本キャビティ２３は互いから分離されていない。隔壁２４は、図５ｂに示した例のように、隔壁２４の網目構造に従って、主平面（ｘ、ｙ）において、優先的には均一な方法で、分布している。隔壁２４のいずれも互いに接せず、それらの隔壁２４は局所的な隔壁及び／又は支柱を形成する。この実施形態では、基本キャビティ２３とは、隔壁２４の網目構造の基本パターン２３ｅの内側のキャビティを指す。図５ｂの例では、基本パターン２３ｅは、４つの隣り合う隔壁２４によって想像上画定される正方形パターンに一致し、基本キャビティ２３は、４つの隣り合う隔壁２４によって境界を定められ、この基本パターン２３ｅの内部領域に一致する。

隔壁２４の（主平面（ｘ、Ｙ）における）上面は、この場合、正方形として表されているが、前記上面は、矩形、円形、又は任意の他の幾何学的形状を有することができる。隔壁２４はまた、格子状の網目構造又は別の均一な分布に従って分布することもできる。例として、限定されない方法で、主平面（ｘ、ｙ）における隔壁２４の寸法は、約５マイクロメートル（ミクロン）、７マイクロメートル（ミクロン）、１０マイクロメートル（ミクロン）、又は１５マイクロメートル（ミクロン）とすることができる。

次に、製造プロセスは、隣り合う基本キャビティ２３の群２３ｇを画定するためのステップを含み、隣り合う基本キャビティ２３の群２３ｇの外輪郭は、主平面（ｘ、ｙ）において有用なキャビティ２３０の輪郭に一致する（図１ｃ、図５ｃ）。もちろん、この場合、基本キャビティの少なくとも１つの群２３ｇの定義が参照される。実際、１００ｍｍ～３００ｍｍの直径を有したキャリア基板２０から形成される一般的構造１００の場合、複数の群２３ｇが、主平面（ｘ、ｙ）において、決定された分布に従って画定されるであろう。

この画定するステップは、意図されるデバイス２００の種類に依存し、特に、主平面（ｘ、ｙ）における有用なキャビティ（複数可）２３０の必要とされる側方寸法に依存する。これらの側方寸法は、数十マイクロメートル（ミクロン）から数百マイクロメートル（ミクロン）まで、又は数ミリメートルまで変化し得る。画定するステップはまた、前記デバイス２００に必要とされる有用なキャビティ間の間隔にも依存し、この間隔は、例えば、数十マイクロメートル（ミクロン）から数百マイクロメートル（ミクロン）まで、又は数ミリメートルまで変化し得る。

この画定するステップ及び後のステップは、デバイス製造業者によって優先的に実施されることが可能であり、基板製造業者は一般的構造１００を用意することのみを担当することに留意されたい。これに代わって、基板製造業者は、顧客の要求により、顧客によって設定された仕様に従って、画定するステップを実施することができる。

次に、本発明による製作プロセスは、基本キャビティ２３の群２３ｇの輪郭の内側に位置する隔壁２４を除去するステップを含み、前記隔壁は、以後、仮の隔壁２４ｇと称する。

仮の隔壁２４ｇの除去は、基本キャビティの群２３ｇの画定された領域において、前記表層１０を貫通する少なくとも１つの開口部１３を形成するための、表層１０の局所エッチングを有利に含む（図２ａ及び図２ｂ）。

そのような局所エッチングは、フォトリソグラフィ及び乾式又は湿式化学エッチングによって行われ得る。特に、表層１０の自由面１２’に堆積されたマスク（図示せず）により、開口部１３を形成するためにエッチングされる領域の境界を定め、自由表面１２’の残部を保護することが可能となる。キャリア基板２０上における基本キャビティ２３及び隔壁２４の形成中に、キャリア基板２０の周囲、並びに／又はキャリア基板２０の第１の面２１及び／若しくはキャリア基板２０の第２の面２２においてレーンを切断するために設けられた領域に画定された位置合せマークにより、この除去するステップ中に、前記隔壁２４及び埋め込みキャビティ２３に対して正確な配置を達成することが可能となることに留意されたい。これらのマークはまた、デバイス２００の有用なキャビティ（複数可）２３０に対して位置合せを必要とする後のステップに使用することができる。

図２ｂに示した第１の変形例によれば、（少なくとも１つの）開口部１３は、仮の隔壁２４ｇと垂直に（ｐｌｕｍｂ ｗｉｔｈ）作られる。

特に本発明の第１の実施形態に使用することができる第２の変形例によれば、開口部１３は、（表示されていない）基本キャビティの群２３ｇの基本キャビティ２３のうちの少なくとも１つと垂直に形成される。

前述の変形例について、例えば、真空雰囲気下又は制御雰囲気下で多結晶シリコンを堆積することにより、（少なくとも１つの）開口部１３を再び埋めることができる。

第３の変形例（表示せず）によれば、仮の隔壁２４ｇを除去することは、キャリア基板２０の第２の面２２を基本キャビティ２３の群２３ｇのキャビティまで局所エッチングすることによって、少なくとも１つの開口部１３を形成することを含み得る。第２の面２２におけるそのようなエッチングは、特にキャリア基板２０が、例えば、４００、２００、１００、５０マイクロメートル（ミクロン）以下に薄化される場合、ＭＥＭＳデバイス２００の製作の終わりに行われることが有利である。これにより、既知の化学エッチング技術を用いて到達できる開口部のエッチングされた厚さ／寸法の比の内にとどまりながら、小サイズの開口部１３を生成することが可能となる。この変形例は、開口部１３が膜を貫通するのを避けることにより、膜（基本キャビティ２３の群２３ｇと垂直に位置する表層１０の部分）を完全なままとすることができることに留意されたい。

記載した変形例のいずれにおいても、仮の隔壁２４ｇを除去して（図１ｄ、図５ｄ）、（膜２１０を形成する）表層１０を有用なキャビティ２３０全体にわたって解放するために、次に、開口部１３を介して、隔壁２４の材料を侵食するのに適した乾式又は湿式化学エッチングを行う。

仮の隔壁２４ｇを除去するためのステップが終わると、有用なキャビティ２３０に覆い被さった膜２１０を含むデバイス２００（図１ｅ）が得られる。

このデバイス２００のための本発明による製作プロセスは、いわゆる一般的構造１００の使用によって簡素化される。一般的構造１００は、その開発中に有用なキャビティ２３０の形状寸法及び分布についての知識を必要としない。一般的構造１００は、複数の基本キャビティ２３と複数の隔壁２４とを含み、隔壁２４のうちの一部２４ｇは、基本キャビティの１つ（又は複数）の群２３ｇから画定された１つ（又は複数）の有用なキャビティ２３０を形成するために除去されることを意図されているので、隔壁２４のうちの一部２４ｇは仮のものである。

一般的構造１００が隔壁２４によって互いから分離された基本キャビティ２３を備える本発明の第１の実施形態では、仮の隔壁２４ｇの除去後の有用なキャビティ２３０の上に位置する膜２１０は、その周囲全体にわたって隔壁２４によって保持される（図１ｄ及び図１ｅ）。一般的構造１００の隔壁２４が基本キャビティ２３を互いに分離しない本発明の第２の実施形態では、仮の隔壁２４ｇの除去後の有用なキャビティ２３０の上に位置する膜２１０は、その周囲にわたって隔壁２４によって局所的に保持される（図５ｄ及び図５ｅ）。意図されるデバイス２００の種類に応じて、実施形態のいずれかを想定することができる。

従って、一般的構造１００は、基本キャビティ２３の群２３ｇから形成することができる有用なキャビティ２３０の様々なトポロジーに基づいて、多くのデバイス２００を製作するために使用することができるという利点を有する。

さらに、仮の隔壁２４ｇを除去することによる有用なキャビティ２３０の開発は、材料、即ち低減された幅を有する隔壁、のわずかな除去のみを必要とし、これにより、エッチング時間が制限され、有用なキャビティ２３０について正確な寸法を達成することが可能となるという点で有利である。

製作プロセスは（実施形態にかかわらず）また、表層１０において、特に膜２１０において、及びそれらの周囲において、デバイス２００を製作するための付加的なステップを含むこともできる。これらの付加的なステップは、各膜２１０の上に、例えば、電極２２０を画定し形成するために、フォトリソグラフィのステップ、エッチングのステップ、並びに絶縁層及び／又は導電層を堆積するステップをとりわけ含むことができる（図１ｆ）。

これに代わって、（主平面（ｘ、ｙ）において）構造１００全体にわたって前記下にある仮の隔壁２４ｇの結果としての表層１０の機械的強度を利用するために、これらの付加的なステップを、仮の隔壁２４ｇを除去するためのステップの前に実施することができることに留意されたい。

本発明を実施する有利なモードによれば、一般的構造１００を用意するためのステップは、第１に、ドナー基板１を用意することを含む。ドナー基板１は、キャリア基板２０に接合されるように意図された前面１１と、背面１２とを有する。例として、限定されない方法で、ドナー基板１は、少なくとも１種の半導体、例えばシリコン、シリコンカーバイド等、又は圧電材料、例えばタンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛、チタン酸ジルコン酸鉛（ＰＺＴ）等を含む可能性がある。

第２に、一般的構造１００を用意するためのステップは、ドナー基板１に接合されるように意図された第１の面２１と、第２の面２２とを含むキャリア基板２０を用意することを含む。キャリア基板は、第１の面２１において開口した基本キャビティ２３と隔壁２４とをさらに含み、隔壁２４の上面は、第１の面２１のすべて又は一部を形成する。

限定されない例として、キャリア基板２０は、シリコン、ガラス、サファイア、等を含むことができる。

主平面（ｘ、ｙ）における基本キャビティ２３の形状は、円形、正方形、矩形、又は多角形とすることができる。主平面（ｘ、ｙ）における基本キャビティ２３の側方寸法は、５０マイクロメートル（ミクロン）未満、又は２５マイクロメートル（ミクロン）未満、又は１０マイクロメートル（ミクロン）未満であることが有利である。隔壁２４の幅に一致する基本キャビティ２３間の間隔は、１マイクロメートル（ミクロン）から数十マイクロメートル（ミクロン）まで変化し得る。例として、限定されない方法で、隔壁２４の幅は、約５マイクロメートル（ミクロン）、７マイクロメートル（ミクロン）、１０マイクロメートル（ミクロン）又は１５マイクロメートル（ミクロン）とすることができる。隔壁２４の上面は、円形、正方形、矩形、又は多角形の形状を有することができる。

主平面（ｘ、ｙ）に垂直なｚ軸に沿った基本キャビティ２３の深さ（また隔壁２４の高さに一致する）は、意図されるデバイス２００に応じて、数十ナノメートルから数十マイクロメートル（ミクロン）まで、又は数百マイクロメートル（ミクロン）まで変化し得る。

第３に、一般的構造１００を用意するためのステップは、ドナー基板１の前面１１とキャリア基板２０の第１の面２１とを接合することを含む。接合操作は、分子付着による直接結合（ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ）を優先的に含む。従来技術においてよく知られている分子付着の原理は、ここではさらに詳細に説明しない。接合される基板は、良質の接合を得るためには、非常に良好な表面仕上げ（清浄度、低粗度、等）を有していなければならないことに留意されたい。

良質の接合を保証するためには、接合ステップは、ドナー基板１及びキャリア基板２０の接合される表面を、前記表面を接触させる前に、清浄にすることを含むことが有利である。例として、マイクロエレクトロニクスにおいて用いられる従来のシーケンスは、特にシリコンベース基板について、オゾン洗浄、ＳＣ１洗浄（ＳＣ１はＳｔａｎｄａｒｄ Ｃｌｅａｎ １の頭字語である）、及びＳＣ２洗浄（ＳＣ２はＳｔａｎｄａｒｄ Ｃｌｅａｎ ２の頭字語である）を含み、中間の濯ぎを伴う。接合される表面はまた、前記表面間における高い結合エネルギーを促進するために、接触させる前に、例えばプラズマを使用して、活性化される可能性がある。

任意選択で、ドナー基板１及び／又はキャリア基板２０は、それらの界面の結合品質及び結合エネルギーを促進するために、前面１１及び／又は第１の面２１の上に結合層をそれぞれ備える可能性がある。

第４に、一般的構造１００を用意するためのステップは、表層１０を形成するために、ドナー基板１の薄化を含む。

実施のこの有利なモードの第１の変形例によれば、ドナー基板１の薄化は、ドナー基板１の背面１２における、機械的研削、化学機械研磨、及び／又は化学エッチングによって行われる。薄化ステップが終わると、キャリア基板２０上に配置され、薄化された自由面１２’を有する表層１０が得られる（図１ａ）。

この変形例によれば、表層１０の厚さは、数マイクロメートル（ミクロン）～数十マイクロメートル（ミクロン）又は何百マイクロメートル（ミクロン）とすることができる。

実施のこの有利なモードの第２の変形例によれば、薄化は、軽イオンの注入及び注入領域における剥離に基づくスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセスを用いて行われる。

よって、この第２の変形例によれば、ドナー基板１を用意する前述のステップは、ドナー基板１の第１の部分３であって、該部分は表層１０を形成するように意図されている、第１の部分３と、ドナー基板１の第２の部分４であって、該部分はドナー基板の残部を形成するように意図されている、第２の部分４との間に位置する埋め込み脆弱領域２を形成するように、前記ドナー基板１に軽い種を注入することを含む（図３ａ）。注入の前に、ドナー基板１の前面１１に中間層５を配置することが優先的である。この中間層５は、保持されること、接合するステップの前に、除去されること、及び／又は結合層によって置き換えられることが可能である。

第１の部分３の厚さ、及び従って将来の表層１０の厚さは、軽い種（例えば、水素又はヘリウム）の注入エネルギーによって決まる。ドナー基板１の第１の部分３が、約０．２マイクロメートル（ミクロン）～２マイクロメートル（ミクロン）の厚さを有するように、注入エネルギーが選択されることが有利である。

次に、ドナー基板１は、本プロセスの接合ステップに従ってキャリア基板２０に接合される（図３ｂ）。

さらにこの第２の変形例によれば、ドナー基板１を薄化するステップは、埋め込み脆弱領域２において、ドナー基板１の表層１０（切り離された第１の部分３によって形成される）と残部４とを分離することを含む（図３ｃ）。この分離は、数百度～７００℃に含まれる温度での熱処理中に行われることが好ましい。これに代わって、前記分離は、熱処理後に、機械的応力によって、機械的に支援又は達成されてもよい。

薄化ステップが終わると、キャリア基板２０に転写された表層１０が得られる（図３ｃ）。スマートカット（商標）プロセスにより、優れた厚さ均一性を有する薄層を得ることが可能となることが想起されるであろう。

スマートカット（商標）プロセスを用いて転写された表層１０の厚さが不十分である特定の場合には、下記に記載する仕上げ処理中に、例えばエピタキシャル成長又は他の既知の堆積プロセスにより、表層１０の自由表面１２’に付加層を堆積することによって、この厚さを再び増大させることができる。

上述した薄化の変形例の双方において、表層１０がキャリア基板２０に配置される場合、薄化ステップは、結晶品質の向上（層からの欠陥の除去）、表面品質の向上（自由表面１２’からの残留する粗さの除去）、及び／又は表層１０の厚さの修正を目的とした仕上げ処理を含んでもよい。この仕上げ処理は、１つ又は複数の熱処理、化学機械研磨、化学エッチ、付加層のエピタキシャル成長及び／又は堆積を含む可能性がある。

実施の実施例
本実施例では、意図されるデバイス２００は、一辺あたり約１０４マイクロメートル（ミクロン）の正方形で深さ１マイクロメートル（ミクロン）を有する有用なキャビティ２３０に覆い被さった１．５マイクロメートル（ミクロン）の厚さを有するシリコン膜２１０を必要とする。

本発明による製作プロセスは、第１に、１．５マイクロメートル（ミクロン）のシリコン表層と、一辺あたり２０マイクロメートル（ミクロン）の正方形で、深さ１マイクロメートル（ミクロン）を有し、８マイクロメートル（ミクロン）の間隔を置かれた基本キャビティ２３とを含む、一般的構造１００を用意することを提案する。

ドナー基板１はシリコン製の基板である（図４ａ）。軽い種の注入前に、例えば約１００ｎｍのシリコン酸化物層５を、（例えば熱酸化によって）前面１１上に形成する。注入エネルギーは２１０キロ電子ボルト（ｋｅＶ）に設定し、水素種は約７×１０^１６（７^Ｅ１６）／ｃｍ２の線量とする。こうして、埋め込み脆弱領域２を形成し、この埋め込み脆弱領域２は、基板１の第１の部分３と第２の部分４との間の主平面（ｘ、ｙ）内にあり、約１．９マイクロメートル（ミクロン）の深さに位置する。

酸化物層５は、保持されるか、又はキャリア基板２０に接合するステップの前に除去される可能性がある。

キャリア基板２０はシリコン製の基板である。２マイクロメートル（ミクロン）の厚さを有する熱酸化物層２４ａを前記基板２０上に形成する。この熱酸化物層２４ａは、基板２０の第１の面２１及び第２の面２２に形成される。第２の面２２に存在する熱酸化物層は、状況に応じて、全体的又は部分的に、保持又は除去される可能性がある。これに代わって、酸化物層は、キャリア基板２０の第１の面２１のみに（既知の堆積技術を用いて）堆積される可能性がある。

次に、フォトリソグラフィによって、マスク２５をキャリア基板２０の第１の面２１上に画定し、第１の面２１は、熱酸化物層２４ａがエッチングされることが可能なマスクされていない領域と、前記層２４ａが保護されるマスクされた領域とを有する（図４ｂ）。基本キャビティ２３が表層１０の下に埋められるときに、基本キャビティ２３の座標を再決定することを目指すであろう後のフォトリソグラフィステップのために、キャリア基板２０の周囲及び／又は切断レーンの領域に位置合せマークも画定されることに留意されたい。

マスクされていない領域は、一般的構造１００の基本キャビティ２３のサイズ及び目標の平面分布に従って画定される。これらのマスクされていない領域において、熱酸化物層２４ａの乾式又は湿式化学エッチングを、その厚さ全体、即ち２マイクロメートル（ミクロン）にわたって行う（図４ｃ）。次に、マスク２５を除去する（図４ｄ）。

典型的には、この実施例では、各基本キャビティ２３は、一辺あたり２０マイクロメートル（ミクロン）の寸法を有し、幅８マイクロメートル（ミクロン）の格子状に分布した隔壁２４は、基本キャビティ２３を互いから分離している（図４ｅ）。

洗浄及び活性化シーケンスの後、ドナー基板１の前面１１とキャリア基板２０の第１の面２１とを接触させて、分子付着によって結合させる（図４ｆ）。直接結合は、周囲雰囲気下、又は制御雰囲気（ガスの圧力及び性質）下で行われる可能性があることに留意されたい。結合した構造に、結合界面を強固にするためのアニールを約３５０℃の温度で施してもよい。

埋め込み脆弱区域２による分離を、剥離熱処理中に、約５００℃の温度で行う。

そして、これによりキャリア基板２０の複数の基本キャビティ２３上に配置された表層１０を備える一般的構造１００が得られる（図４ｇ）。

転写された表層１０が良好な表面及び構造の品質を有することを保証し、１．５マイクロメートル（ミクロン）の厚さを得るために、熱酸化工程及び化学機械研磨などの仕上げ処理作業を行うことが好ましい。

次に、その外輪郭が主平面（ｘ、ｙ）において有用なキャビティ２３０の輪郭に一致する、隣り合う基本キャビティ２３の少なくとも１つの群２３ｇを画定するためのステップを行う。図４ｈに示すように、一辺あたり約１０４マイクロメートル（ミクロン）の有用なキャビティ２３０を形成するために、１６個の基本キャビティ２３の群２３ｇが画定される。これらの１６個の基本キャビティ２３を分離している隔壁は、製作プロセスの次のステップ中に除去されるように意図された仮のキャビティ２４ｇである。

仮の隔壁２４を除去するステップについて、表層１０を貫通する開口部１３が形成されるマスクされていない領域の境界を定めるために、キャリア基板２０上に設けられた位置合せマークを使用して、フォトリソグラフィによって、例えばシリコン窒化物製の、マスク１４を画定し、表層１０の自由面１２の残部はマスクされ、従って保護される。開口部１３を形成するために、シリコン製の表層１０の乾式又は湿式局所エッチングを行い、各開口部１３の断面積は、ここでは隔壁２４ｇの上面より小さくなるように選択されており（図４ｉ）、仮の隔壁２４ｇを形成する格子の交差部に配置されている。

開口部１３が存在している状態で、化学エッチ、例えばフッ化水素酸（ＨＦ）蒸気に基づく乾式化学エッチを行って、仮の隔壁２４ｇを形成している熱酸化物を除去し、よって膜２１０を形成するために、有用なキャビティ２３０全体にわたって表層１０を解放する。

マスク１４は、仮の隔壁２４ｇの化学エッチングの前、又は隔壁２４ｇを除去するステップの終わりに、除去されてもよい。

仮の隔壁２４ｇを除去するステップのために選択されたプロセスに応じて、有用なキャビティ２３０を画定する隔壁２４においてオーバーエッチングが行われることが可能であり、従って、前記有用なキャビティ２３０及び関連する膜２１０の寸法を実質的に変更し得ることに留意されたい。従って、オーバーエッチングのこれらの潜在的な効果を考慮に入れ、及び／又は仮の隔壁２４ｇを除去するステップのために選択されたプロセスを適合させて、正しい寸法を有した有用なキャビティ２３０を得ることが必要であろう。

次に、必要により、開口部１３を再び埋めてもよい。

これにより、有用なキャビティ２３０に覆い被さった膜２１０を含む意図したデバイス２００が得られ、表層１０（膜２１０）の厚さ及び有用なキャビティ２３０の形状寸法は上記に示した仕様に準拠している。

もちろん、本発明は説明した実施のモード及び実施例に限定されるものではなく、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、異なる実施形態を本発明に取り入れることができる。

Claims (13)

1. 有用なキャビティ（２３０）に覆い被さった膜（２１０）を含むデバイス（２００）を製作するプロセスであって、前記プロセスは、
   主平面（ｘ、ｙ）に延在しキャリア基板（２０）の第１の面（２１）に配置された表層（１０）を含む、一般的構造（１００）を用意するステップであって、前記キャリア基板（２０）は、前記表層（１０）の下において開口した複数の基本キャビティ（２３）と、各基本キャビティ（２３）の境界を定める複数の隔壁（２４）とを含み、前記複数の隔壁（２４）は、前記キャリア基板（２０）の前記第１の面（２１）のすべて又は一部を形成する上面を有する、ステップと、
   隣り合う複数の基本キャビティ（２３）の群（２３ｇ）を、前記複数の基本キャビティ（２３）の群（２３ｇ）の輪郭が前記主平面（ｘ、ｙ）において前記有用なキャビティ（２３０）の輪郭に一致するように、画定するステップと、
   前記有用なキャビティ（２３０）を形成するため、及び前記有用なキャビティ（２３０）の上に配置された前記表層（１０）を解放するために、前記複数の基本キャビティ（２３）の群（２３ｇ）の前記輪郭の内側に位置する前記複数の隔壁（２４ｇ）を除去して、前記膜（２１０）を形成するステップとを含む、製作するプロセス。
2. 前記複数の隔壁（２４）が、前記複数の基本キャビティ（２３）を互いから分離している、請求項１に記載の製作するプロセス。
3. 前記複数の隔壁（２４）が、前記複数の基本キャビティ（２３）間の連通を可能にする複数の隔壁の網目構造に従って前記主平面（ｘ、ｙ）において分布しており、各基本キャビティ（２３）は、前記複数の隔壁の網目構造の基本パターン（２３ｅ）によって境界が定められている、請求項１に記載の製作するプロセス。
4. 前記一般的構造（１００）を用意するステップが、
   ドナー基板（１）を用意することと、
   前記開口した複数の基本キャビティ（２３）と、各基本キャビティ（２３）の境界を定める前記複数の隔壁（２４）とを含む前記キャリア基板（２０）を用意することであって、前記複数の隔壁（２４）の前記上面は前記キャリア基板（２０）の前記第１の面（２１）のすべて又は一部を形成する、用意することと、
   前記キャリア基板（２０）の前記第１の面（２１）において前記ドナー基板（１）と前記キャリア基板（２０）とを接合することと、
   前記表層（１０）を形成するように、前記ドナー基板（１）を薄化することとを含む、請求項１～３のいずれか一項に記載の製作するプロセス。
5. 前記ドナー基板（１）を用意することが、前記ドナー基板（１）の第１の部分（３）であって、該部分は前記表層（１０）を形成するように意図されている、第１の部分（３）と、前記ドナー基板（１）の第２の部分（４）であって、該部分は前記ドナー基板（１）の残部を形成するように意図されている、第２の部分（４）との間に位置する埋め込み脆弱領域（２）を形成するように、前記ドナー基板（１）に軽い種を注入することを含み、
   前記ドナー基板（１）を薄化することが、前記埋め込み脆弱領域（２）によって、前記ドナー基板（１）の前記表層（１０）を前記ドナー基板（１）の前記残部（４）から分離することを含む、請求項４に記載の製作するプロセス。
6. 前記ドナー基板（１）の前記第１の部分（３）が、０．２マイクロメートル（ミクロン）～２マイクロメートル（ミクロン）に含まれる厚さを有する、請求項５に記載の製作するプロセス。
7. 前記接合することが、一方では前記ドナー基板（１）と、他方では前記キャリア基板（２０）の前記第１の面（２１）とを分子付着によって結合することを含む、請求項４～６のいずれか一項に記載の製作するプロセス。
8. 前記複数の基本キャビティ（２３）の群（２３ｇ）の前記輪郭の内側に位置する前記複数の隔壁（２４ｇ）を除去することが、前記表層（１０）を貫通する少なくとも１つの開口部（１３）を形成するための、前記表層（１０）の局所エッチングと、前記開口部（１３）を介した前記複数の隔壁（２４ｇ）の化学エッチングとを含む、請求項１～７のいずれか一項に記載の製作するプロセス。
9. 前記少なくとも１つの開口部（１３）が、前記複数の隔壁（２４ｇ）と垂直に作られる、請求項８に記載の製作するプロセス。
10. 開口部（１３）が、前記複数の基本キャビティの群（２３ｇ）の各基本キャビティ（２３）と垂直に作られる、請求項８に記載の製作するプロセス。
11. 前記複数の基本キャビティ（２３）の群（２３ｇ）の前記輪郭の内側に位置する前記複数の隔壁（２４ｇ）を除去することが、前記複数の基本キャビティ（２３）の群（２３ｇ）の前記複数のキャビティ（２３）のうちの１つに開口した少なくとも１つの開口部（１３）を形成するための、前記キャリア基板（２０）の第２の面（２２）の局所エッチングと、前記開口部（１３）を介した前記複数の隔壁（２４ｇ）の化学エッチングとを含む、請求項１～７のいずれか一項に記載の製作するプロセス。
12. 前記複数の隔壁（２４）が、シリコン酸化物、シリコン窒化物、単結晶シリコン、多結晶シリコン、非晶質シリコン、又は多孔質シリコンから選択される少なくとも１種の材料を含む、請求項１～１１のいずれか一項に記載の製作するプロセス。
13. 前記ドナー基板（１）が、少なくとも１種の半導体材料又は圧電材料を含む、請求項４～１２のいずれか一項に記載の製作するプロセス。

Images