JP2022001403A - キャビティの上方で懸架される膜を備えるマイクロエレクトロニクスデバイスを製造するための方法 - Google Patents

Abstract

【課題】キャビティの寸法を調節することを可能にする一方で、膜の完全性を保ち、基板のキャビティの上方で懸架される膜を備える装置を製造するための方法を提供する。【解決手段】少なくとも１つの最終的なキャビティの上方で懸架される膜２０’を備えるマイクロエレクトロニクスデバイスを製造するための方法に関し、方法は、少なくとも１つの基本キャビティ１１０を有する支持基板１と、ドナー基板とを提供する。方法は、支持基板とドナー基板とを組み立てることと、次に、膜を形成するような方法でドナー基板を薄くすることを含む。方法は、膜の少なくとも１つの係留柱３を形成することをさらに含む。少なくとも１つの係留柱３の形成の後、および、組み立ての後、最終的なキャビティを形成するために、少なくとも１つの基本キャビティを拡げるような方法で、支持基板の表面層をエッチングすることを含む。【選択図】図９Ａ

Description

本発明は、キャビティの上方で懸架される膜を備えるマイクロエレクトロニクスデバイスの分野に関する。本発明は、超微細加工超音波変換器（ＭＵＴ）として知られる変換器の分野において特に有利な用途がある。

ＭＥＭＳおよびＮＥＭＳの開発は、特に膜デバイスに基づく用途について、多くの用途にマイクロエレクトロニクスの機会を一般化させた。

これらのデバイスは例えば音響変換器である。変換器は、膜を作動させるための様々な技術、または、膜の作動を測定するための様々な技術を使用できる。それらの技術のうちの１つは圧電気を使用する。「圧電超微細加工超音波変換器」またはその頭文字のｐＭＵＴ（Ｐｉｅｚｏｅｌｅｃｔｒｉｃ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）という名称で知られるこのような変換器は、波を発生させるために、圧電アクチュエータ上に薄い層として堆積させられ、圧電アクチュエータによって動かされる膜を用いて、検出の間に圧電層において電荷を発生させることで、超音波を発生させる、および／または、超音波を検出する。

他の変換器は容量性制御に従う。「容量性超微細加工超音波変換器」またはその頭文字のｃＭＵＴ（Ｃａｐａｃｉｔｉｖｅ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）という名称で知られるこのような変換器は、膜とｃＭＵＴのキャビティの底部との間の容量効果によって動かされる膜を用いて、超音波を発生させる、および／または、超音波を検出する。

これらのＭＥＭＳデバイスは、デバイスの振動機械部分を形成する１つのまたは複数の膜を含む。その膜は、典型的にはキャビティの上方で懸架される。したがって、膜は、本質的に屈曲時に変形可能である構造を作り出す。受信時のデバイスの動作の間、膜の屈曲は電気信号に変換することができ、放射時の動作についてはその逆である。

これらのデバイスの適切な動作は、具体的には膜の状態に依存する。これらの膜の製造自体が、検討される寸法の程度に関連して技術的な困難であり、膜の厚さはしばしば１０μｍ（１０^−６ｍ）よりはるかに小さく、概して１μｍ未満である。困難の一つは、デバイスを製造するステップの間、膜の懸架の機械的な信頼性を保つことである。さらに、デバイスの種類に応じて、キャビティの形状が変化する可能性がある。

キャビティの上方で懸架される膜を備えるマイクロエレクトロニクスデバイスを製造するための方法があり、それらの方法では、表面において開放するキャビティを備える支持基板と、ドナー基板とが提供される。次に、支持基板とドナー基板とは、支持基板の表面をドナー基板の表面に取り付けることで組み立てられる。次に、ドナー基板は膜を形成するような方法で薄くされ、次に、膜は支持基板に形成されたキャビティの上方で懸架される。実際のところ、これらの方法は、得られるキャビティの形状に関して限定されている。実際のところ、大きな寸法のキャビティに懸架される小さい厚さの膜を得ることは、難しいままである。

そのため、本発明の目的は、前述の欠点を克服することを可能にする、基板のキャビティの上方で懸架される膜を備えるデバイスを製造するための方法を提案することである。具体的には、本発明の目的は、キャビティの寸法を調節することを可能にする一方で、膜の完全性をなおも保つ、基板のキャビティの上方で懸架される膜を備えるデバイスを製造するための方法を提案することであり得る。

本発明の他の目的、特徴、および利点は、以下の記載および添付の図面を精査するときに明らかとなる。他の利点を組み込むことができることは理解されるものである。

この目的を達成するために、実施形態により、少なくとも１つの最終的なキャビティの上方で懸架される膜を備えるマイクロエレクトロニクスデバイスを製造するための方法が提供され、その方法は、
− 第１の面を有する表面層を備える支持基板を提供するステップと、
− 支持基板の表面層に少なくとも１つの基本キャビティを形成するステップであって、少なくとも１つの基本キャビティは前記第１の面において開放する、ステップと、
− 第１の面を有するドナー基板を提供するステップと、
− 少なくとも１つの最終的なキャビティの上方で懸架される少なくとも１つの膜を形成するステップであって、
・ ドナー基板が少なくとも１つの基本キャビティを少なくとも部分的に覆うような方法で、支持基板の第１の面をドナー基板の第１の面に取り付けることで、支持基板とドナー基板とを組み立てること、および、
・ 膜を形成するような方法でドナー基板を薄くすること
を含むステップと
を含む。

有利には、膜の形成の前または後に、方法は、膜の少なくとも１つの係留柱を形成するステップをさらに含み、少なくとも１つの係留柱は、
− 表面層を形成する材料と異なる少なくとも１つの材料から作られる、または、それに基づき、
− 膜の少なくとも縁において、膜の少なくとも１つの下面を支持するように構成される。

少なくとも１つの係留柱の形成の後、および、組み立ての後、方法は、最終的なキャビティを形成するために、支持基板の表面層の第１の面の広がりの主面と平行な少なくとも１つの方向において少なくとも１つの基本キャビティを拡げるような方法で、支持基板の表面層をエッチングするステップを有利に含む。

前記エッチングは、少なくとも１つの係留柱の少なくとも１つの材料に関して表面層を選択的にエッチングするような方法で構成される。

したがって、支持基板の表面層のエッチングは、膜が支持基板におけるドナー基板から移された後、少なくとも１つの基本キャビティを拡大することを可能にする。方法の間に膜が損傷する危険性は制限され、回避さえされる。結果として、既存の解決策の場合よりさらに拡大された少なくとも１つの最終的なキャビティの上方で懸架される膜を得ることが可能である。

表面層よりエッチングへの耐性がある係留柱を形成することによって、エッチングは、残されることになる係留柱に到達するまで支持基板の表面層内を伝搬することができる。したがって、検討されている実施形態によれば、係留柱は、支持基板の表面層のエッチングへの物理的な制限を形成することができる。

実際には、支持基板の表面層のエッチングは、定められた再現可能な形をもつ最終的なキャビティを得るように制御するのが困難であり得る。エッチングへの物理的な制限として係留柱を使用することで、より良好に定められ、ここではより良好な再現可能性を伴う最終的なキャビティを得ることを可能にする。

さらに、エッチングへの物理的な制限として係留柱を使用することで、係留柱の配置により、最終的なキャビティの寸法および／または形をカスタマイズすることを可能にする。具体的には、得られる最終的なキャビティは、必ずしも基本キャビティの形状に依存しない。

本発明の目標、目的、特徴、および利点は、以下の添付の図面に示されている本発明の実施形態の詳細な記載においてより良く明らかとなる。

実施形態による方法で実施される支持基板の上方部分の横断断面図である。 図１に示された基板からの支持基板における少なくとも１つの基本キャビティの形成を示す横断断面図である。 図１に示された基板からの支持基板における少なくとも１つの基本キャビティの形成を示す横断断面図である。 図１に示された基板からの支持基板における少なくとも１つの基本キャビティの形成を示す上面図である。 実施形態による方法で実施されるドナー基板の表面層の横断断面図である。 図３Ａに示した支持基板と図４に示したドナー基板との組み立てを示す横断断面図である。 方法の実施形態について、図５に示した組み立てから、膜を形成するためにドナー基板を薄くするところを示す横断断面図である。 方法の実施形態について、図５に示した組み立てから、膜を形成するためにドナー基板を薄くするところを示す横断断面図である。 方法の別の実施形態について、図５に示した組み立てから、膜を形成するためにドナー基板を薄くするところを示す横断断面図である。 方法の別の実施形態について、図５に示した組み立てから、膜を形成するためにドナー基板を薄くするところを示す横断断面図である。 方法の別の実施形態について、図５に示した組み立てから、膜を形成するためにドナー基板を薄くするところを示す横断断面図である。 方法の別の実施形態について、図５に示した組み立てから、膜を形成するためにドナー基板を薄くするところを示す横断断面図である。 方法の異なる実施形態について、膜の形成に続くドナー基板のエッチングを示す横断断面図である。 方法の異なる実施形態について、膜の形成に続くドナー基板のエッチングを示す横断断面図である。 方法の異なる実施形態について、膜の形成に続くドナー基板のエッチングを示す横断断面図である。 方法の実施形態について、図８Ａに示された組み立てからの係留柱の形成を示す、図９Ｃに示された平面Ｂ−Ｂに従った横断断面図である。 方法の実施形態について、図８Ａに示された組み立てからの係留柱の形成を示す上面図である。 図９Ａに示された平面Ｃ−Ｃに沿った断面図である。 方法の実施形態について、図８Ｂおよび図８Ｃにおいてそれぞれ示された組み立てからの係留柱の形成を示す横断断面図である。 方法の実施形態について、図８Ｂおよび図８Ｃにおいてそれぞれ示された組み立てからの係留柱の形成を示す横断断面図である。 方法の実施形態について、図９Ａに示された組み立てからの膜における開口の形成を示す、図１０Ｂに示された平面Ｄ−Ｄに従った横断断面図である。 方法の実施形態について、図９Ａに示された組み立てからの膜における開口の形成を示す上面図である。 方法の実施形態について、図１０Ａに示された組み立てからの支持基板の表面層のエッチングの後のデバイスを示す、図１１Ｃに示された平面Ｅ−Ｅに従った横断断面図である。 方法の実施形態について、図１０Ａに示された組み立てからの支持基板の表面層のエッチングの後のデバイスを示す上面図である。 図１１Ａに示された平面Ｆ−Ｆに沿った断面図である。 方法の別の実施形態について、支持基板の表面層のエッチングの後のデバイスの上面図である。 図１２Ａに示されたデバイスの、図１１Ａに示された平面Ｆ−Ｆと等価の切断平面に沿った断面図である。

図面は例として提供されており、本発明を限定することはない。図面は、本発明の理解を容易にするように意図されている概略的なブロックの描写を形成しており、必ずしも実際の適用の縮尺ではない。具体的には、基板、層、または一部分の厚さおよび相対的な寸法は現実を表していない。

本発明の実施形態の詳細な説明を始める前に、組み合わせてまたは代替として使用される可能性のある任意選択の特徴が以下に言及される。
− 少なくとも１つの係留柱の材料は、支持基板の表面層のエッチングに対して、前記エッチングに対する表面層の耐性より大きい耐性を有する。
− 膜の材料も、支持基板の表面層のエッチングに対して、前記エッチングに対する表面層の耐性より大きい耐性を有する。
− 支持基板の表面層のエッチングは、薄くすることの後に実行される。
− 少なくとも１つの基本キャビティを拡げることは、少なくとも１つの基本キャビティを、近接し、隣接しさえする少なくとも１つの基本キャビティと統合することを含む。
− 少なくとも１つの係留柱の形成は、支持基板とドナー基板とを組み立てる前に実行される。
− 少なくとも１つの係留柱の形成は、支持基板およびドナー基板の組み立ての後に実行される。
− 少なくとも１つの係留柱の形成は、少なくとも１つの係留柱が連続的となり、膜の少なくとも１つの縁に沿って延びるような方法で構成される。例によれば、係留柱は連続的であり、閉じた周辺を形成することによって膜の少なくとも１つの縁に沿って延びる。
− 少なくとも１つの係留柱の形成は、少なくとも１つの係留柱が点状となるような方法で構成され、複数の係留柱が膜の少なくとも１つの縁に沿って分配される。例として、係留柱は点状であり、複数の係留柱は膜の少なくとも１つの縁に沿って規則正しく分配される。
− 少なくとも１つの係留柱の形成は、少なくとも１つの係留柱が少なくとも膜の下面および上面を包囲するように構成されるような方法で構成される。
− 少なくとも１つの基本キャビティは側壁および底部によって定められる。
− 少なくとも１つの係留柱の形成は、支持基板およびドナー基板の組み立ての後に実行され、
・ ドナー基板および支持基板によって形成された組立体の少なくとも一部分を、ドナー基板の第２の面または膜の上面の一方から、少なくとも１つの基本キャビティの底部の深さに等しい支持基板の深さまでエッチングすることと、
・ 少なくとも１つの係留柱の少なくとも１つの材料の堆積と
を含む。
− 少なくとも１つの係留柱の少なくとも１つの材料の堆積は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）と略される原子層堆積である。
− 支持基板の表面層のエッチングは、
・ ドナー基板および膜の一方を貫く少なくとも１つの開口を形成することと、
・ 少なくとも１つの開口を通じてエッチング化合物を注入することと
を含む。
− 少なくとも１つの開口は、少なくとも１つの基本キャビティに対して垂直に形成される。
− 開口は各々の基本キャビティに対して垂直に形成される。
− 支持基板の表面層の広がりの主面と平行な平面における投影において、開口の表面は基本キャビティの表面に含まれる。
− 支持基板の表面層に少なくとも１つの基本キャビティを形成する間、いくつかの基本キャビティが形成される。
− 基本キャビティは、支持基板の表面層の第１の面の広がりの主面において、好ましくは周期的な、配列を形成する。
− 方法は、支持基板の表面層のエッチングの前に、基本キャビティの群を定めるステップを含み、支持基板の表面層のエッチングは、最終的なキャビティを形成するために、前記群の基本キャビティを一体に統合するように構成される。
− 基本キャビティは側壁および底部によって各々定められ、群の基本キャビティは共通の側壁によって２つずつに分けられる。最終的なキャビティは、基本キャビティの群の共通の側壁のエッチングによって形成され得る。
− ドナー基板を薄くすることは、膜を形成するように意図されたドナー基板の第１の部分まで延びる酸化部分を形成するための、ドナー基板の酸化と、次に、ドナー基板の酸化部分のエッチングとを含む。
− ドナー基板を提供することは、ドナー基板の埋め込み部分におけるイオン注入を含み、埋め込み部分は、膜を形成するように意図されたドナー基板の第１の部分と、ドナー基板の残りを形成するように意図されたドナー基板の第２の部分との間の境界面に配置され、ドナー基板を薄くすることは、埋め込み部分におけるドナー基板の破砕を含む。
− ドナー基板を薄くすることは、例えば破砕の後、その後面における、少なくとも１つの機械的な修正、少なくとも１つの機械化学的な研磨、少なくとも１つのエッチング、および／または少なくとも１つのプラズマエッチングを含む。
− 支持基板およびドナー基板の組み立ては、支持基板の第１の面へのドナー基板の第１の面の直接的な結合を含む。
− ドナー基板を薄くすることは、０．０５μｍから２０μｍの間、好ましくは０．１μｍから２μｍの間の厚さをもつ膜を得るような方法で構成される。
− 少なくとも１つの係留柱は、単結晶シリコン、多結晶シリコン、窒化ケイ素、アルミナ、および、パリレンなどのポリマーのうちの少なくとも１つから作られる、または、それに基づく。
− 支持基板の上方部分およびドナー基板の表面層のうちの少なくとも１つが、シリコン、炭化ケイ素およびシリコンゲルマニウム合金などのケイ素半導体合金のうちの少なくとも１つから作られる、または、それに基づく。より好ましくは、支持基板の上方部分およびドナー基板の表面層のうちの少なくとも１つは、単結晶シリコンから作られる、または、単結晶シリコンに基づく。例によれば、表面層の下にある上方部分はシリコンから作られ、表面層は酸化シリコンから作られる。

本発明の範囲において、「〜の上に」、「〜の上に載る」、またはそれらの同等の表現は、「接触している」ことを必ずしも意味しないことが指定される。したがって、例えば、別の層の上に層を堆積することは、２つの層が互いと直接的に接触していることを必ずしも意味しないが、これは、層のうちの一方が他方を、直接的に接触すること、または、薄膜、なおも別の層、もしくは別の要素によって分けられることのいずれかで、少なくとも一部覆うことを意味する。さらに、層は、同じ材料または異なる材料のいくつかの副層から成り得る。

以下の記載において、層、区域、または一部分の厚さおよび深さは、積み重なる方向と平行であり、かつ、基板、層、副層、または一部分の広がりの主面に対して垂直な鉛直方向に従って、概して測定される。

材料Ａに「基づく」基板、層、区域、または一部分は、この材料Ａを、例えば少なくとも５０％と、場合によっては、例えばドーピング元素などの他の材料とを含む基板、層、区域、または一部分を意味する。

以下では、長手方向または前／後方向がｘ軸に対応し、横断方向または左／右方向がｙ軸に対応し、鉛直方向または下／上方向がｚ軸に対応する印が使用されている。

所与の値「と実質的に等しい／より大きい／より小さい」パラメータは、このパラメータが、当該所与の値と大体１０％、さらには大体５％だけ、所与の値と等しい／所与の値より大きい／所与の値より小さいことを意味する。

「直接的な結合」は、例えば、周囲温度で周囲大気の下で実行される、比較的滑らかな表面（典型的には５Å未満の粗さであり、１Åは１０^−１０ｍに等しい）同士の間の密着を作り出すようにそれらの表面同士を接触させることから成る、接着材料（具体的には接着剤またはポリマーの種類）の追加なしでの結合を意味する。例によれば、２つの基板の直接的な結合は、分子付着によって、つまり、接触する２つの表面の間に確立される化学的結合によって結合が得られることを意味する。

マイクロエレクトロニクスデバイスは、マイクロエレクトロニクス手段で実行される任意の種類のデバイスを意味する。これらのデバイスは、具体的には、純粋に電子的な目的でのデバイスに加えて、マイクロメカニカルデバイスまたは電気機械デバイス（ＭＥＭＳ：マイクロ電気機械システム）、ＮＥＭＳ（ナノ電気機械システム）、および、光学デバイスまたはオプトエレクトロニクスデバイス（ＭＯＥＭＳ：マイクロオプト電気機械システム）を網羅している。

ここで、少なくとも１つの最終的なキャビティ１１０’の上方で懸架される膜２０’を備えるマイクロエレクトロニクスデバイスを製造するための方法が、実施形態により、図１〜図１２Ｂを参照して説明される。本出願の範囲において、「膜」という用語は、いかなる具体的な限定の特徴をも意味しない。「膜」という用語は、任意の厚さの薄膜または層を等しく指定している。少なくとも１つのキャビティの上方での「懸架」は、少なくとも１つのキャビティを少なくとも部分的に覆い、さらには完全に覆うことで、膜が少なくとも１つのキャビティに覆い被さることを意味する。後で詳細に見られるように、膜は、係留柱とも呼ばれる少なくとも１つの係留位置によって懸架され得る。

以下で詳述されるように、方法は、いくつかのエッチングのステップを含む。エッチングの各々１つは乾式エッチングとでき、より好ましくは湿式エッチングとできる。エッチングのステップの各々１つは、例えばポジ型またはネガ型のリソグラフィから来るマスクの適用が先に行われ、続いてこのマスクが除去され得る。このマスクは、例えば感光性樹脂といった樹脂であり得る。

図１に示されているように、方法は、支持基板１を提供することを含む。支持基板１は、例えば、単結晶半導体材料から作られる、または、単結晶半導体材料に基づく上方部分１０を備える。例として、半導体材料は、シリコン、または、化学式ＳｉＣの炭化ケイ素および化学式Ｓｉ−Ｇｅのシリコンゲルマニウム合金などの半導体シリコン合金から選択できる。以下では、半導体材料がシリコンから作られる、または、シリコンに基づく場合が参照される。

図では、支持基板１の上方部分１０だけが示されている。それでもなお、支持基板１は、例えば、異なる材料から作られる、または、異なる材料に基づく複数の層の積み重ねの形態であり得る。上方部分１０は、さらに、シリコンの精錬に関連する不純物を無視して、単結晶シリコンのみから成ってもよい。支持基板１は、例えばシリコンのウェーハであり得る。例によれば、支持基板１は、２００ｍｍ（１０^−３ｍ）の直径をもつシリコンウェーハである。

図２に示されているように、支持基板１は、支持基板１の表面に位置付けられ、第１の表面１ａを有する表面層１１を備える。表面層１１は、より具体的には上方部分１０の上に載り得る。表面層１１は、より具体的には、上方部分１０を形成する材料と異なる材料に基づく、または、そのような材料から作られる。より好ましくは、表面層１１は、酸化物に基づく、または、酸化物から作られる。例によれば、表面層１１は上方部分１０の材料の酸化物である。

次に、方法は、支持基板１の表面層１１における少なくとも１つの基本キャビティ１１０の形成を含む。以下では、いくつかの基本キャビティが表面層１１に形成される例が参照される。基本キャビティ１１０は支持基板１の第１の面１ａにおいて開口している。示されているように、図１から図２へと経過するとき、基本キャビティ１１０の形成は、支持基板１の少なくとも第１の面１ａに表面層１１を形成するために、上方部分１０の一部分の酸化を含み得る。この酸化は熱酸化であり得る。表面層１１は、上方部分１０の広がりの主面（ｘ，ｙ）と平行な平面に従って延び得る。表面層１１の厚さは数百ｎｍ（１０^−９ｍ）のものとでき、例えば、この厚さは１００ｎｍから３μｍの間から成る。

基本キャビティ１１０は、図３Ａに示されているように、表面層１１にエッチングされ得る。基本キャビティ１１０は、側壁１１０ａと、表面層１１の広がりの主面（ｘ，ｙ）と平行な底部１１０ｂであって、表面層１１と上方部分１０との間の境界面における表面１０ａと混同さえされ得る底部１１０ｂとによって画定され得る。基本キャビティ１１０は、表面層１１の実質的に全体の厚さにわたって鉛直に延びることができる。

基本キャビティ１１０は、後で説明される図１１〜図１２Ｂに示されているターゲットデバイス４に応じて様々な形および寸法のものとされ得る。基本キャビティ１１０は、例えば、正方形、長方形、円形、または多角形であり得る。平面（ｘ，ｙ）における基本キャビティ１１０の横寸法は、実質的に１μｍ（１０^−６ｍ）から数百μｍの間から成り、好ましくは１μｍから数十μｍの間から成る。基本キャビティ１１０の深さは、図３Ａに示されたｚ軸に従って、数十ｎｍから数μｍの間、好ましくは、数十ｎｍから数百ｎｍの間から成り得る。具体的には、基本キャビティ１１０の深さは、表面層１１の厚さより小さくでき、または、より好ましくは表面層１１の厚さと等しくできる。

基本キャビティ１１０は、表面層１１の一部分１１１によって互いから離間され得る。これらの一部分１１１は、平面（ｘ，ｙ）において、基本キャビティ１１０の横方向の寸法より、例えば３倍大きいなど、大きくなり得る。これらの基本キャビティ１１０は、例えば図８Ｃおよび図９Ｄに示され得る。代替の例によれば、基本キャビティ１１０同士は、基本キャビティの横寸法と同じ規模の横寸法での表面層１１の一部分１１１によって、互いから離間され得る。基本キャビティ同士を分離する一部分１１１は、「柱」という用語によって指示される。各々の柱１１１は、平面（ｘ，ｙ）において、数μｍから数百μｍの間、さらには数ｍｍの横方向の寸法を有し得る。以下では、これらの柱１１１のうちの少なくとも一部分が「仮の」ものとみなされ得ることが分かる。

基本キャビティ１１０は、例えば図３Ｂに示されているように、表面層１１の広がり（ｘ，ｙ）の主面において周期的な配列を形成し得る。基本キャビティ１１０の平面状の分配、つまり、平面（ｘ，ｙ）における基本キャビティ１１０の分配も、ターゲットデバイスに依存し、柱１１１の寸法を定める。基本キャビティ１１０は、互いと実質的に同一とでき、支持基板１の表面層１１において均一に分配される。支持基板１は、具体的には、支持基板１において異なる種類のデバイス４を共に組み込むように計画される場合、表面層１１の区域に応じて異なる形、横寸法、深さ、および／または平面状の分布を有する基本キャビティ１１０を有し得ることは留意されたい。

基本キャビティ１１０は、支持基板１の提供者によってあらかじめ形成され得る。そのため典型的には、提供された支持基板１は、例えば１０μｍおよび２０μｍといった数十μｍの横寸法をもつ基本キャビティを有する。一般的な基板の場合、基本キャビティ１１０は、典型的には互いと実質的に同一であり、表面層１１において均一に分配される。以下で見られるように、方法は、実際には、例えば供給者において利用可能な基板から来る基本キャビティ１１０から、カスタマイズされた寸法および／または形をもつ最終的なキャビティ１１０’を得ることを可能にする。

図４に示されているように、方法は、ドナー基板２を提供することを含む。ドナー基板２は、例えば、単結晶半導体材料から作られる、または、単結晶半導体材料に基づく表面層２０を備え得る。例として、半導体材料は、シリコン、または、化学式ＳｉＣの炭化ケイ素および化学式Ｓｉ−Ｇｅのシリコンゲルマニウム合金などの半導体シリコン合金から選択できる。以下では、半導体材料がシリコンから作られる、または、シリコンに基づく場合が参照される。表面層２０は、さらに、シリコンの精錬に関連する不純物を無視して、単結晶シリコンのみから成ってもよい。

図では、ドナー基板２の表面層２０だけが示されている。それでもなお、支持基板１に関して、ドナー基板２は、例えば、異なる材料から作られる、または、異なる材料に基づく複数の層の積み重ねの形態であり得る。表面層２０は、ドナー基板２の表面に位置付けられ、第１の表面２ａを有する。

ドナー基板２は、例えば、半導体オンインシュレータの種類の基板、より具体的には、埋め込み酸化物層（一般的にＢＯＸ（ｂｕｒｉｅｄ ｏｘｉｄｅ ｌａｙｅｒ）と指示される）を備えるシリコンオンインシュレータ（一般的にＳＯＩと略される）の種類の基板とできる。例によれば、ドナー基板２は直径２００ｍｍのＳＯＩ基板である。ＢＯＸ層は典型的には数百ｎｍの厚さを有することができ、シリコンの表面層２０は、典型的には数百ｎｍから数μｍの間から成る厚さを有することができる。特に表面層２０の厚さを得ることが考えられる場合、ドナー基板２を提供することは、続いてエッチングが行われる酸化部分（図では示されていない）を形成するために、表面２ａからの表面層２０の一部分の酸化を含み得る。表面層２０が酸化物の薄膜で覆われることが条件とされ得ることは留意されたい。例によれば、ドナー基板２は、例えば直径２００ｍｍのシリコンウェーハである。

次に、方法は支持基板１とドナー基板２とを組み立てることを含む。この組み立ての間、支持基板１の第１の面１ａはドナー基板２の第１の面２ａに接合される。支持基板１の第１の面１ａとドナー基板２の第１の面２ａとは直接的に接触され得る。図５に示されているように、ドナー基板２は、基本キャビティ１１０を少なくとも部分的に覆い、より好ましくは全体で覆う。例によれば、支持基板１とドナー基板２とは直接的な結合によって組み立てられ、より具体的には、それらの第１の面１ａ、２ａの間の分子付着によって組み立てられる。直接的な結合は、組み立てられる基板への実質的な圧力の適用を必要とすることなく得られる。結合を開始させるために若干の圧力が適用されるだけでよい。結合を開始するために熱アニールがさらに実行され得る。

懸架される膜２０’を形成するために、ドナー基板２は組み立ての後に薄くされる。ドナー基板２は、より具体的には、０．０５μｍから２０μｍの間、好ましくは０．１μｍから２μｍの間から成る厚さの膜２０’を形成するように意図された部分だけを留めるために、薄くされ得る。

図６Ａおよび図６Ｂに示された第１の例によれば、ドナー基板２を薄くすることは、酸化部分２１を形成するためのドナー基板２の酸化を含み得る。酸化部分２１は、ドナー基板２の後面から、つまり、ドナー基板２の第１の面２ａと反対の面から、膜２０’を形成するように意図されたドナー基板２の第１の部分まで延び得る。そのため、酸化部分２１は、例えば図６Ｂに示された矢印の方向において、エッチングされ得る。図６Ｂに示されているように、膜２０’を形成するように意図されたドナー基板２の第１の部分だけを残すことが可能である。ドナー基板２の酸化の前に、ドナー基板２は、例えばその後面の機械的な修正によって、さらに薄くさせることができる。この実施形態は、２μｍから２０μｍの間から成る厚さの膜２０’を形成するように特に適合されている。

より具体的な例によれば、ドナー基板２が半導体オンインシュレータの種類の基板であり、より具体的には、埋め込み酸化物層を備えるシリコンオンインシュレータの基板であるとき、ドナー基板は、例えば、機械的な修正によって、機械化学的な研磨によって、化学的なエッチングによって、および／または、プラズマエッチングによって、その後面から、埋め込み酸化物層まで薄くされ、より具体的には、埋め込み酸化物層の上面まで薄くされ得る。したがって、埋め込み酸化物層は、エッチングに対するバリアを形成することができる。次に、埋め込み酸化物層は、例えばフッ化水素酸による湿式エッチングによって除去され得る。したがって、表面２ａと埋め込み酸化物層の下面との間で最初に延び、膜２０’を形成するように意図されたドナー基板２の第１の部分だけが留められる。この実施形態は、０．１μｍから２μｍの間から成る厚さをもつ膜２０’を形成するように特に適合されている。

代替の例によれば、ドナー基板２を提供することは、ドナー基板２の埋め込み部分２２において、例えば軽イオン種の埋め込みを含み得る。図７Ｂに示されているように、埋め込み部分２２は、膜２０’を形成するように意図されたドナー基板２の第１の部分と、ドナー基板２の残りの部分を形成するように意図され、犠牲部分とも呼ばれる、後に除去されるためのドナー基板２の第２の部分との間の境界面に配置され得る。埋め込みは、例えば０．２μｍから２μｍの間といった数百ｎｍから数μｍの間から成る埋め込み深さでの、例えば水素イオンといった軽イオンの埋め込みであり得る。この実施形態は、０．１μｍから２μｍの間から成る厚さをもつ膜２０’を形成するように特に適合されている。

この例によれば、ドナー基板２を薄くすることは、埋め込み部分２２における破砕区域２２’へのドナー基板の破砕、または同等の手法での分離を含み得る。この破砕に続いて、膜２０’を形成するように意図されたドナー基板２の第１の部分は支持基板１と接触したままとできる一方で、ドナー基板２の第２の部分は、図７Ｃに示されているように除去され得る。この破砕は、例えば、機械的に実行され得る、および／または、例えば実質的に５００℃といった摂氏約数百度の温度で実行される破砕焼鈍しによって実行され得る。

そのため、実施された実施形態に拘わらず、ドナー基板２を薄くすることは、例を用いて図７Ｃから図７Ｄへと経過するときに示されているように、ドナー基板２の後面２ｂの化学的、機械的、または化学機械的な研磨を含み得る。ドナー基板２を薄くした後に得られる膜２０’は、例えば０．２μｍから２μｍの間といった数百ｎｍから数μｍの間から成る厚さを有することができる。

本発明の開発の間、１つまたは複数の基本キャビティ１１０における膜２０’の堆積について使用される方法に拘わらず、キャビティの限度の大きさを越えて膜２０’を無傷に保つことが困難であることが明らかとなった。先に記載されている第１の２つの例によれば、この大きさの限度は実質的に２００μｍである。第２の例によれば、ドナー基板２を薄くすることは、ドナー基板２の破砕ではなくイオンの埋め込みによって実行され、この限度の大きさは実質的に５０μｍである。

この限度の大きさを越えるために、膜２０’の形成が基本キャビティ１１０において実行される。次に、基本キャビティ１１０は、少なくとも１つの最終的なキャビティ１１０’を形成するために、支持基板１の表面層１１の広がりの主面（ｘ，ｙ）と平行な平面においてであっても少なくとも１つの方向に従って拡げられる。基本キャビティ１１０の１つまたは複数の群は、１つまたは複数の最終的なキャビティ１１０’に対応するように定められ得る。以後において詳述されるように、基本キャビティ１１０を拡げることは、支持基板１の表面層１１のエッチングによって実行され得る。したがって、基本キャビティ１１０同士の間の柱１１１は、膜２０’の形成の間、ドナー基板２を支持し、さらには膜２０’を支持することを可能にする。膜２０’が懸架される基本キャビティ１１０は、最終的なキャビティ１１０’を形成するために、次に拡げられ、さらには統合させられる。したがって、方法は、デバイスの膜２０’の製造の間に膜２０’を損傷させる危険性を最小限にすることを可能にする。さらに、膜２０’を製造した後に基本キャビティ１１０を拡げることで、既存の解決策の場合よりも幅広である１つまたは複数の最終的なキャビティ１１０’の上方で懸架される膜２０’を得ることが可能である。

意図されているデバイスの種類に応じて、最終的なキャビティ１１０’の形状は変化する可能性がある。方法は、最終的なキャビティ１１０’の目的の形状に拘わらず、所与の横の形状の基本キャビティを有する支持基板１で始めることを可能にする。膜２０’の製造に続いて、基本キャビティ１１０は、ターゲットデバイスの種類に応じて望まれるように拡げられ得る。したがって、製造の方法は用途が広く、既存の解決策に対して単純化されている。

最終的なキャビティ１１０’を形成するために基本キャビティ１１０を拡げることに加えて、方法は、膜２０’を支持するように構成される少なくとも１つの係留柱３を形成することをさらに含む。基本キャビティ１１０の拡げるエッチングは、さらに、係留柱３の材料に関して表面層１１を選択的にエッチングするように構成される。このために、係留柱３は、「エッチングへの耐性がある」、つまり、基本キャビティ１１０を拡げる間、エッチングへの表面層１１の耐性より大きいエッチングへの耐性を有するとして以後において指示される材料に基づき、さらにはそのような材料から作られ得る。より好ましくは、支持基板１の表面層１１のエッチング条件において、係留柱３のエッチング速度は、表面層１１のエッチング速度より小さい、または無視することができる。

好ましくは、少なくとも１つの係留柱３は、得られる最終的なキャビティ１１０’を少なくとも部分的に画定するような方法で配置される。基本キャビティ１１０を拡げることを目的とした表面層１１のエッチングの間、係留部は、表面層１１よりエッチングに対して耐性があるため、このエッチングに対する物理的な制限を形成する。このエッチングの間、膜を支持する柱１１１は除去でき、「仮の」ものとしてのそれらの役割をもたらす。膜２０’は係留柱３によって支持されるため、その完全性は、仮の柱１１１の除去にも拘わらず確保され得る。

係留柱３がこのエッチングに物理的な制限を形成するため、係留柱３は、その配置に応じて、得られた最終的なキャビティ１１０’の形および寸法をカスタマイズすることを可能にする。さらに、係留柱３は、得られる最終的なキャビティ１１０’の形へのエッチングを制限することで、方法の再現性を高めることを可能にする。

ここで、係留柱３の形成が図８Ａ〜図９Ｂを参照して説明される。係留柱３の形成は、図８Ａ〜図８Ｃにおける矢印によって示されているように、支持基板１および膜２０’によって形成された組立体の一部分のエッチングを含み得る。エッチングは、膜の後面２０ｂ’から、基本キャビティ１１０の底部に対応する支持基板１の高さまで実行され得る。エッチングのこのステップがドナー基板２を薄くすることの前に実行されることが条件とされ得る。次に、エッチングのこのステップは、ドナー基板２の後面から、つまり、その第１の面２ａと反対の面から、基本キャビティ１１０の底部に対応する支持基板１の高さまで実行され得る。

図８Ａに示されているように、支持基板１は、表面層１１を取り除くまでエッチングされ得る。エッチングされた部分は係留柱３の場所に対応し、そのため、平面（ｘ，ｙ）において得られる最終的なキャビティ１１０’を画定することができる。エッチングのこのステップは、平面（ｘ，ｙ）において膜２０’を画定するためにさらに使用でき、膜２０’に所望の形を提供することができる。最終的なキャビティ１１０’に対応するように定められる基本キャビティ１１０の群は、膜２０’の周辺２０ｄ’の内側に位置付けられる任意のキャビティを含み得る。ドナー基板２および膜２０’のエッチングされていない部分は、典型的には、最大で１ｍｍまで、より好ましくは数百μｍまで横に延び得る。

次に、係留柱３は、支持基板１および膜２０’によって形成される組立体のエッチングされた部分におけるエッチングに対して耐性のある材料の堆積によって形成され得る。係留柱３は、支持基板１の表面層１１から膜２０’へと鉛直に延び、さらには膜２０’を越えて鉛直に延び得る。より好ましくは、この材料の堆積は、係留柱３が膜２０’の縁２０ａ’の鉛直の輪郭に追従するような方法で構成される。得られた係留柱３は、図９Ａに示されているように、少なくともその縁２０ａ’において膜２０’の下面２０ｃ’を少なくとも支持する。したがって、係留柱３は、膜２０’を少なくともその縁２０ａ’で支持する。例によれば、係留柱３は、膜２０’を向いて配置され、縁２０ａ’において上面２０ｂ’および下面２０ｃ’を介して膜２０’を包囲するように構成される顎３０の形をした輪郭を備える。顎３０の形をした輪郭は、より具体的には、膜２０’の自由度のすべてにおいて膜２０’を支持基板１と係合させることができる。

図８Ｂ、図８Ｃ、および図９Ｄ、図９Ｅに示されているように、係留柱３の形成は、ドナー基板２において隣接する膜２０’を定めるように構成でき、これらの膜２０’は、それらの間の隣り合う端２０ａ’のうちの１つでは、１つだけの係留柱３によって支持できる。

図９Ｂに示されているように、係留柱３の形成は、係留柱３が連続的となり、膜２０’の少なくとも１つの縁に沿って延びるような方法で構成できる。例によれば、係留柱３は連続的であり、膜２０’の周辺２０ｄ’の少なくとも８０％、さらに９０％、さらに９９％、さらに１００％に沿って延びる。したがって、係留柱３は、周辺２０ｄ’に沿った良好な機械的支持を膜２０’に提供する。係留柱３は、膜２０’の閉じた周辺を形成することができる。

エッチングに耐性のある材料の堆積は、係留柱３が膜２０’の鉛直の輪郭に追従するような方法で構成され得る。材料は、図９Ｃに示されているように、膜２０’の周辺２０ｄ’において基本キャビティ１１０に少なくとも部分的に浸入することができる。

形成された係留柱３は、例えば数ｍｍまでといった、目的の最終的なキャビティ１１０の最大寸法まで、数μｍにわたって横に延びることができる。エッチングに耐性のある材料は、化学蒸着によって堆積させられ、より具体的には、原子層堆積（ＡＬＤ）によって堆積させられ得る。エッチングに耐性のある材料は半導体または誘電体であり得る。エッチングに耐性のある材料は、単結晶シリコン、多結晶シリコン、窒化ケイ素、アルミナ、および、パリレンなどのポリマーであり得る。エッチングに耐性のある材料がポリマーである場合、堆積は化学蒸着（ＣＶＤと略される）によって実行され得る。係留柱３は、いくつかの材料から形成でき、例えば、異なる材料から作られる、または、異なる材料に基づく複数の層の積み重ねの形態であり得る。

基本キャビティ１１０を拡げるような方法で支持基板１の表面層１１のエッチングを実行するために、少なくとも１つの開口２３が膜２０’を通じて形成される。そのため、この開口２３は、この開口２３を通じて表面層１１のエッチング化合物を注入するための基本キャビティ１１０へのアクセス路として使用できる。開口２３は図１０Ａを参照して説明される。開口２３は膜２０’の上面２０ｂ’と下面２０ｃ’との間で鉛直に延び得る。開口２３を形成することがドナー基板２を薄くする前に実行されることが条件とされ得る。そのため、開口２３の形成は、ドナー基板２の後面から第１の面２ａへと実行され得る。

開口２３は、基本キャビティ１１０に対して垂直に形成され得る。したがって、エッチング化合物は、基本キャビティ１１０を包囲する柱１１１をエッチングするために、基本キャビティ１１０へと注入され得る。複数の開口２３が、例えば、いくつかの基本キャビティ１１０に対して垂直に、さらには図１０Ｂに示されているような各々の基本キャビティ１１０に対して垂直に、膜２０’に形成され得る。代替で、または補足として、開口２３は柱１１１に対して垂直に形成されてもよい。支持基板１の表面層１１の広がりの主面（ｘ，ｙ）と平行な平面における投影において、開口２３の表面、さらには各々の開口２３の表面は、基本キャビティ１１０の表面に含まれ得る。例によれば、開口２３は円形であり、例えば１μｍから１０μｍの間から成る約数μｍの直径を有する。

次に、柱１１１のエッチング化合物が、柱１１１を除去するために形成された開口２３を通じて注入され得る。表面層１１のエッチングは、より好ましくは湿式エッチングである。湿式エッチングは、利点として実施するのがより簡単であり、方法のコストを低下させる。このエッチング化合物は、蒸気の形態または液体状態におけるフッ化水素酸、さらには、溶液でのフッ化水素酸とできる。したがって、表面層１１が酸化物に基づくとき、または酸化物から作られるとき、柱１１１を構成する酸化物は除去され得る。開口２３を通るエッチング化合物の注入の間、柱は注入位置の近くからだんだんと除去される。エッチング時間および使用されるエッチング化合物の量に応じて、柱１１１の一部分は、平面（ｘ，ｙ）における最終的なキャビティ１１０’の広がりにわたって除去され得る。したがって、柱１１１は、例えば平面（ｘ，ｙ）における膜の中心など、エッチングの端に存続する可能性がある。存続する柱１１１は、膜２０’の下でいくつかの最終的なキャビティ１１０’を画定することができる。例によれば、すべての柱１１１は、図１１Ａ、図１１Ｂ、および図１１Ｃに示されているように、平面（ｘ，ｙ）における最終的なキャビティ１１０’の広がりにわたって除去できる。

エッチング化合物を注入することによる柱１１１のエッチングの間、好ましい経路が、例えば平面（ｘ，ｙ）における好ましい方向に応じて現れ得る。係留柱３は、エッチングに対して耐性があり、より具体的にはエッチング化合物に対して耐性がある材料から形成されるため、エッチングは、係留柱３に到達するまで柱１１１を除去するような方法で実行できる。したがって、好ましいエッチング経路の現れるのを克服して、定められた再現可能な形の最終的なキャビティ１１０’を得ることが可能である。例えば、エッチング時間は、最終的なキャビティ１１０’の広がりにわたって柱１１１の完全な除去を可能にするように選択され得る。

次に、開口２３は、必要な場合には、例えばデバイス４を完成させるために塞ぐことができる。

方法は、支持基板１の厚さを調節するように、例えば図１１Ａに示されているように、支持基板１の後面１ｂにおける機械的な修正、少なくとも１つの機械化学的な研磨、および／または少なくとも１つの化学的エッチングをさらに含み得る。

したがって、少なくとも１つの最終的なキャビティ１１０’の上方で懸架される膜１１０’を備えるデバイス４が得られる。基本キャビティ１１０の形状、支持基板１の表面における基本キャビティ１１０の分配、膜２０’の寸法、および係留柱３の配置に応じて、複数のデバイス４が得られることは理解される。任意の形状の最終的なキャビティ１１０’が再現可能な手法で得られる。例えば２００×２００μｍより大きいといった、大きな寸法を有する最終的なキャビティ１１０’が得られる。例えば、円形、または、図１１Ｂおよび図１１Ｃに示されているような正方形といった、平面（ｘ，ｙ）において互いに対して実質的に等しい寸法を有する形をもつ最終的なキャビティ１１０’を得ることが可能である。代替で、例えば、図１２Ａおよび図１２Ｂに示されているような長方形、または、「Ｌ」の形で、平面（ｘ，ｙ）において互いとの間に異なる寸法を有する形の最終的なキャビティ１１０’を得ることが可能である。

ここで、少なくとも１つの最終的なキャビティ１１０’の上方で懸架される膜２０’を備えるマイクロエレクトロニクスデバイス４を製造するための方法の代替が、例を用いて説明される。

方法は、膜２０’が平面（ｘ，ｙ）において任意の幾何学的な形を有するような方法で構成され得る。例えば、膜２０’は、輪の形、つまり、平面（ｘ，ｙ）において延び、中心開口を備える円板であり得る。係留柱３の材料の堆積の前の膜２０’のエッチングのステップは、例えば、平面（ｘ，ｙ）における幾何学的な形を膜２０’に与えるために使用できる。

係留柱３は非連続であり得る、または、等価の手法において、複数の点状の係留柱３が形成され得る。係留柱３は、膜２０’の少なくとも１つの縁２０ａ’に沿って、さらにはその周辺２０ｄ’に沿って分配され得る。係留柱３は、膜２０’にその周辺２０ｄ’に沿った良好な機械的支持を提供するように、膜２０’の不連続の周辺を形成できる。

係留柱３の形成は、支持基板１とドナー基板２とを組み立てる前に実行され得る。例えば、係留柱３は、基本キャビティ１１０の形成の前または同時に形成され得る。係留柱３は、すでに形成されている基本キャビティ１１０に堆積させられ得る。したがって、支持基板１とドナー基板２とを組み立て、膜２０’の形成に続いて、少なくとも１つの係留柱３は膜２０’の周辺２０ｄ’から分離され得る。例えば、この係留柱３は膜２０’の中心に位置付けられ得る。したがって、係留柱３は、膜２０’の下に少なくとも２つの最終的なキャビティ１１０’を画定することができ、または等価的に、最終的なキャビティ１１０’ごとに１つずつ、２つの膜２０’を画定することができ、２つの膜は互いと連続している。

先の記載を考慮して、本発明が、既存の解決策に対して向上した、少なくとも１つの最終的なキャビティの上方で懸架される膜を備えるデバイスを製造するための方法を提案していることが、明確に明らかである。具体的には、製造の方法は、最終的なキャビティの寸法を調節することを可能にする一方で、膜の完全性をなおも保つ。

本発明は、前述の実施形態に限定されず、請求項によって網羅されるすべての実施形態に及ぶ。

１ 支持基板
１ａ 第１の面
１０ 上方部分
１０ａ 表面層との境界面
１１ 表面層
１１０ 基本キャビティ
１１０’ 最終的なキャビティ
１１０ａ 側壁
１１０ｂ 底部
１１１ 柱
２ ドナー基板
２ａ 第１の面
２０ 表面層
２０’ 膜
２０ａ’ 縁
２０ｂ’ 上面
２０ｃ’ 下面
２０ｄ’ 周辺
２１ 酸化部分
２ｂ 後面
２２ 埋め込み部分
２２’ 破砕区域
２３ 開口
３ 係留柱
３０ 顎の形をした輪郭

Claims (15)

1. 少なくとも１つの最終的なキャビティ（１１０’）の上方で懸架される膜（２０’）を備えるマイクロエレクトロニクスデバイス（４）を製造するための方法であって、
   第１の面（１ａ）を有する表面層（１１）を備える支持基板（１）を提供するステップと、
   前記支持基板（１）の前記表面層（１１）に少なくとも１つの基本キャビティ（１１０）を形成するステップであって、前記少なくとも１つの基本キャビティ（１１０）は前記第１の面（１ａ）において開放する、ステップと、
   第１の面（２ａ）を有するドナー基板（２）を提供するステップと、
   少なくとも１つの最終的なキャビティ（１１０’）の上方で懸架される少なくとも１つの膜（２０’）を形成するステップであって、
   前記ドナー基板（２）が前記少なくとも１つの基本キャビティ（１１０）を少なくとも部分的に覆うような方法で、前記支持基板（１）の前記第１の面（１ａ）を前記ドナー基板（２）の前記第１の面（２ａ）に取り付けることで、前記支持基板（１）と前記ドナー基板（２）とを組み立てること、および、
   前記膜（２０’）を形成するような方法で前記ドナー基板（２）を薄くすること
   を含む、ステップと
   を含み、
   前記膜（２０’）の前記形成の前または後に、前記膜（２０’）の少なくとも１つの係留柱（３）を形成するステップであって、前記少なくとも１つの係留柱（３）は、
   前記表面層（１１）を形成する材料と異なる少なくとも１つの材料に基づき、
   前記膜（２０’）の少なくとも縁（２０ａ’）において、前記膜（２０’）の少なくとも１つの下面（２０ｃ’）を支持するように構成される、
   ステップと、
   前記少なくとも１つの係留柱（３）の前記形成の後、および、前記組み立ての後、前記最終的なキャビティ（１１０’）を形成するために、前記支持基板（１）の前記表面層（１１）の前記第１の面（１ａ）の広がりの主面（ｘ，ｙ）と平行な少なくとも１つの方向において前記少なくとも１つの基本キャビティ（１１０）を拡げるように、前記支持基板（１）の前記表面層（１１）をエッチングするステップであって、前記エッチングは、前記少なくとも１つの係留柱（３）の前記少なくとも１つの材料に関して前記表面層（１１）を選択的にエッチングするように構成される、ステップと
   をさらに含むことを特徴とする方法。
2. 前記少なくとも１つの係留柱（３）の前記形成は、前記少なくとも１つの係留柱（３）が連続的となり、前記膜（２０’）の少なくとも１つの縁（２０ａ’）に沿って延びるように構成される、請求項１に記載の方法。
3. 前記少なくとも１つの係留柱（３）の前記形成は、前記少なくとも１つの係留柱（３）が点状となるように構成され、複数の係留柱（３）が前記膜（２０’）の少なくとも１つの縁（２０ａ’）に沿って分配される、請求項１に記載の方法。
4. 前記少なくとも１つの係留柱（３）の前記形成は、前記少なくとも１つの係留柱（３）が少なくとも前記膜（２０’）の前記下面（２０ｃ’）および上面（２０ｂ’）を包囲するように構成されるように構成される、請求項１から３のいずれか一項に記載の方法。
5. 前記少なくとも１つの基本キャビティ（１１０）は側壁（１１０ａ）および底部（１１０ｂ）によって定められ、前記少なくとも１つの係留柱（３）の前記形成は、前記支持基板（１）と前記ドナー基板（２）との前記組み立ての後に実行され、
   前記ドナー基板（２）および前記支持基板（１）によって形成された組立体の少なくとも一部分を、前記ドナー基板（２）の第２の面（２ｂ）または前記膜（２０’）の上面（２０ｂ’）の一方から、前記少なくとも１つの基本キャビティ（１１０）の前記底部（１１０ｂ）の深さに等しい前記支持基板（１）の深さまでエッチングすることと、
   前記少なくとも１つの係留柱の前記少なくとも１つの材料の堆積と
   を含む、請求項１から４のいずれか一項に記載の方法。
6. 前記少なくとも１つの係留柱の前記少なくとも１つの材料の前記堆積は原子層堆積である、請求項５に記載の方法。
7. 前記支持基板（１）の前記表面層（１１）の前記エッチングは、
   前記ドナー基板（２）および前記膜（２０’）の一方を貫く少なくとも１つの開口（２３）を形成することと、
   前記少なくとも１つの開口（２３）を通じてエッチング化合物を注入することと
   を含む、請求項１から６のいずれか一項に記載の方法。
8. 前記支持基板（１）の前記表面層（１１）に前記少なくとも１つの基本キャビティ（１１０）を形成する前記ステップの間、いくつかの基本キャビティ（１１０）が形成され、前記基本キャビティ（１１０）は、前記支持基板（１）の前記表面層（１１）の前記第１の面（１ａ）の広がりの前記主面（ｘ，ｙ）において、好ましくは周期的な、配列を形成する、請求項１から７のいずれか一項に記載の方法。
9. 前記支持基板（１）の前記表面層（１１）に前記少なくとも１つの基本キャビティ（１１０）を形成する前記ステップの間、いくつかの基本キャビティ（１１０）が形成され、
   前記方法は、前記支持基板（１）の前記表面層（１１）の前記エッチングの前に、基本キャビティ（１１０）の群を定めるステップを含み、
   前記支持基板（１）の前記表面層（１１）の前記エッチングは、前記最終的なキャビティ（１１０’）を形成するために、前記群の前記基本キャビティ（１１０）を一体に統合するように構成される、請求項１から８のいずれか一項に記載の方法。
10. 前記ドナー基板（２）を薄くすることは、前記膜（２０’）を形成するように意図された前記ドナー基板（２）の第１の部分まで延びる酸化部分（２１）を形成するための、前記ドナー基板（２）の酸化と、次に、前記ドナー基板（２）の前記酸化部分（２１）のエッチングとを含む、請求項１から９のいずれか一項に記載の方法。
11. 前記ドナー基板（２）を提供する前記ステップは、前記ドナー基板（２）の埋め込み部分（２２）におけるイオン注入を含み、前記埋め込み部分（２２）は、前記膜（２０’）を形成するように意図された前記ドナー基板の第１の部分と、前記ドナー基板（２）の残りを形成するように意図された前記ドナー基板（２）の第２の部分との間の境界面に配置され、
    前記ドナー基板（２）を薄くすることは、前記埋め込み部分（２２）における前記ドナー基板（２）の破砕を含む、請求項１から９のいずれか一項に記載の方法。
12. 前記支持基板（１）と前記ドナー基板（２）とを組み立てることは、前記支持基板（２）の前記第１の面（２ａ）への前記ドナー基板（１）の前記第１の面（１ａ）の直接的な結合を含む、請求項１から１１のいずれか一項に記載の方法。
13. 前記ドナー基板（２）を薄くすることは、０．０５μｍから２０μｍの間の厚さをもつ膜（２０’）を得るように構成される、請求項１から１２のいずれか一項に記載の方法。
14. 前記少なくとも１つの係留柱（３）は、単結晶シリコン、多結晶シリコン、窒化ケイ素、アルミナ、およびポリマーのうちの少なくとも１つから作られる、または、それに基づく、請求項１から１３のいずれか一項に記載の方法。
15. 前記支持基板（１）の上方部分（１０）および前記ドナー基板（２）の表面層（２０）のうちの少なくとも１つが、シリコン、炭化ケイ素およびシリコンゲルマニウム合金などのケイ素半導体合金のうちの少なくとも１つから作られる、または、それに基づく、請求項１から１４のいずれか一項に記載の方法。

Images