JP2005539463A - 結晶方位依存性異方性エッチングによる複数のシリコン<110>ウェハ上の複数の圧電薄膜共振器の作製 - Google Patents

結晶方位依存性異方性エッチングによる複数のシリコン<110>ウェハ上の複数の圧電薄膜共振器の作製 Download PDF

Info

Publication number
JP2005539463A
JP2005539463A JP2004540123A JP2004540123A JP2005539463A JP 2005539463 A JP2005539463 A JP 2005539463A JP 2004540123 A JP2004540123 A JP 2004540123A JP 2004540123 A JP2004540123 A JP 2004540123A JP 2005539463 A JP2005539463 A JP 2005539463A
Authority
JP
Japan
Prior art keywords
forming
conductive layer
substrate
parallelogram
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004540123A
Other languages
English (en)
Inventor
リ−パン ワン
チン マー
イスラエル ヤンコヴィッチ
リチャード バトラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2005539463A publication Critical patent/JP2005539463A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02086Means for compensation or elimination of undesirable effects
    • H03H9/02133Means for compensation or elimination of undesirable effects of stress
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174Membranes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49005Acoustic transducer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

1つの基板上に形成される圧電薄膜共振器は、1つの第一主要表面と、1つの第一導電層と1つの第二導電層との間に挟まれた1つの第二主要表面とを有する1つの圧電材料層を含む。上に圧電薄膜共振器が形成される基板は、圧電薄膜共振器の第一導電層を剥き出しにする1つの開口を中に有する。開口は、1つの第一対の複数の平行な辺および1つの第二対の複数の平行な辺を有する1つの平行四辺形の形状を実質的にしている。第一対の複数の平行な辺のうちの1つは、第二対の複数の平行な辺のうちの1つとともに90度以外である1つの角度を成す。

Description

本発明は圧電薄膜共振器(“FBAR”)の1構造の形成に関する。より詳細には、本発明は1つの圧電薄膜共振器の1構造を形成する複数の方法に関する。
幾つかの事例において1つの高周波前置フィルタを提供することが望ましい。従来、複数のセラミックフィルタおよび複数のSAWフィルタは複数の前置高周波フィルタとして使用されてきた。
複数のSAWフィルタには、2.4ギガヘルツ(GHz)を超えるとこのような複数のフィルタが過度の挿入損失を有し始めるという点において複数の問題がある。複数のセラミックフィルタは寸法が大きいので、周波数が増すにつれてその作製の困難さが増すばかりである。
基礎となる1つのFBAR素子100を図1に概略的に示す。このFBAR素子100は1つの基板110の水平面上に形成される。この基板110上には金属からなる1つの第1層120が配置され、次にこの金属層120上に1つの圧電層130が配置される。圧電層はZnO、AIN、PZT、その他複数の圧電材料とする事が出来る。圧電層130の上には金属からなる1つの第2層122が配置される。第1金属層120は1つの第1電極120として働き、第2金属層122は1つの第2電極122として働く。第1電極120、圧電層130、および第2電極122は1つの積層140を形成する。積層140の裏側あるいは下側にある基板110の一部が裏面バルクシリコンエッチングにより除去される。最も一般的には、裏面バルクシリコンエッチングは深堀反応性イオンエッチング(“DRIE”)による方法、あるいはKOH、TMAH、EDPなどの1つの結晶方位依存性エッチング液(“CODE”)を使用する方法の2つの方法のうち、いずれか1つにおいて行う事が出来る。
図1に示すFBAR素子はDRIEにより形成される。結果として生じる構造は水平に配置された1つの圧電層130であり、この構造は、基板内にある1つの開口150の上方に配置された第1電極120と第2電極122との間に挟まれている。FBARは水平な1つの基板内にある開口150にわたって懸架された1つの膜素子である。開口150の複数の側壁は圧電層130に対して実質的に垂直である。DRIEにより複数のFBARを形成することに関連しては複数の問題がある。その主な複数の問題の1つとして、DRIEによる1つのFBARの形成は大量生産を助長しない。DRIE加工は1つの単一ウェハ処理であり、一般的なエッチング速度は4〜10um/分である。処理は一度に1ウェハのみに対して行われ、しかもエッチング速度が遅いため、DRIEによる製造処理量は低い。この結果、複数のFBARは費用がかかるものとなる。
基礎となる別のFBAR素子200を図2に概略的に示す。FBAR素子200は、複数のバルク(100)シリコンウェハから作製される1つの基板110の水平面上に形成されている。基板110上には金属からなる1つの第1層120が配置されており、さらに金属層120の上へ1つの圧電層130が配置される。圧電層はZnO、AIN、PZT、あるいはその他複数の圧電材料とする事が出来る。圧電層130上には金属からなる1つの第2層122が配置される。第1金属層120は1つの第1電極120として働き、第2金属層122は1つの第2電極122として働く。第1電極120、圧電層130、および第2電極122は1つの積層140を形成する。積層140の裏側あるいは下側にある基板110の一部が裏面バルクシリコンエッチングにより、1つのCODE、例えばKOH、TMAH、EDPにより除去される。裏面バルクシリコンエッチングにより基板110に1つの開口250が生成される。1つのCODEを使用したエッチングにより、(1つの)複数の傾斜側壁、例えば傾斜側壁251および傾斜側壁252ができる。1つのCODEを使用すれば1つの製造処理量は高まるが、結果として生じる複数の傾斜側壁、例えば251、252は、1つのFBAR素子を製造するのに必要な空間の量を増やす。換言すれば、ウェハごとに製造される複数の素子の数は劇的に低下する。例えば、200μm平方(寸法L=200μm)である1つのFBARは開口250の複数の側壁のために費やす300μmを各側(寸法S=300μm)に1回余計に有することになる。基板上のFBAR素子ごとの面積は640,000平方μmである。複数の側壁が垂直であればこれに使用される1つのウェハの面積は40,000平方μmとなる。従って、複数回のCODE処理で形成される複数のFBAR素子の密度は、約1/16である複数の傾斜側壁251、252を有する複数のFBAR素子の密度となる。複数回のCODE処理を用いることは1つの処理量が高まる結果となるが、各ウェハ上に形成できる複数の素子の数を大幅に低下させることになる。
従って、高い製造処理量に適し、またウェハごとの複数の素子の数が多い1つのFBAR素子と1つのFBAR素子を製造するための1つの方法とが必要である。また、1つのFBAR素子をより低コストにする1つの必要性がある。さらに、高い信頼度で製造できる1つのFBAR素子のさらなる1つの必要性がある。また、良好で信頼性のある性能特性を有する1つのFBAR素子を製造するための1つの方法の1つの必要性がある。
付属する複数の請求項において本発明を詳細に指摘する。しかし複数の図を通じて複数の同様の符号が同様の複数の品目を参照している複数の図と一緒に考察すれば、詳細な説明を参照することにより本発明のより完全な1つの理解を導く事が出来る。
本明細書で詳述する説明は本発明の様々な複数の実施形態を示すが、このような説明はいかなる方法によっても限定するものとしての解釈を意図するものではない。
図3はシリコン300の1つの単位格子の1つの斜視図を示す。1つの結晶では複数の原子が、単位格子として公知の1構造において複数の特定点に配列している。単位格子は1つの結晶における組織の第1段階である。単位格子構造は結晶内の至る所で繰り返されている。図3はシリコンの単位格子を示す。図3に示すように、シリコンの単位格子は1つのダイヤモンド構造に配列された16の原子を含む。1つの圧電薄膜共振器を形成する場合、1つのシリコンウェハを基材として使用する。複数のシリコンウェハは1つの特定の結晶方位を有する。出発シリコンウェハの具体的な結晶方位を指定する。換言すれば、複数のウェハは1つの結晶から複数の異なる角度でカットする事が出来、各角度は1つの異なる面を表す。結晶を通るこれらの複数の薄片の各々は複数の単位格子の各々を突き進むことになり、従って、各格子内部の特定の1つの面が剥き出しになることになる。各面は、複数の原子の数およびそれらの複数の原子間の結合エネルギーにおいて異なるという点でユニークである。これらの複数の差異があることにより、各面に関連する化学的、電気的、物理的な複数の特性が異なる。複数の面は、複数のミラー指数として公知の一連の複数の数により特定される。複数のミラー指数は結晶における具体的な1つの面の位置を特定する。複数の原子の複数の層あるいは複数の面は、特定の1つの結晶において複数の原子がその層あるいは面に沿って配列されているものであるが、複数の原子面あるいは複数の結晶面として公知である。1組の複数の面の、1つの単位格子の軸に対する関係は、複数のミラー指数により表示される。
図4は1つの単位格子400を示し、この単位格子は、その上に図示される幾つかの複数の面を有する。単位格子の1つの隅が複数の空間座標の原点であると見做される。複数のミラー指数は任意の面を、その面のこれらの複数の座標との複数の交点の逆数によって特定する。1つの面が1つの軸に対して平行であれば、その面はその軸と無限遠で交差する。単位格子400は複数の隅A、B、C、D、E、F、G、Hを含む。特定の面および複数のミラー指数を、単位格子400に表示する複数の文字により議論する。単位格子400の点Aは原点である。点Aにある原点は、この原点から出発する3つの軸X、Y、Zを有する。軸Xは単位格子上の複数の点A、Dにより規定される線に対応する。軸Yは単位格子400上の複数の点A、Bにより規定される。Z軸は単位格子400上の複数の点A、Fにより規定される。複数の点B、D、およびFにより規定される面は(111)という1つのミラー指数を有する。B、D、Fにより規定される面は原点から1単位離れたところでX軸と交差し、原点から1単位離れたところでY軸と交差し、原点から1単位離れたところでZ軸と交差する。1の逆数は1である。従ってこのミラー指数は(111)に等しい。複数の文字B、C、H、Gにより規定される面は1単位においてY軸のみと交差する。この面はX軸とZ軸との両方に対して平行であるため、この面はX軸およびZ軸には交差しない。従って複数の交点は、Xが無限大であり、Yが1であり、Zが無限大である。これらの複数の値の逆数は面B、C、H、Gに関連する複数のミラー指数である。従ってミラー指数は、複数の文字B、C、H、Gにより規定される面については(010)である。1つの第3の面が示され、複数の文字B、D、Jにより規定される。面B、D、JはX軸に原点から1単位離れて交差し、Y軸にも原点から1単位離れて交差する。Z軸には原点から半単位離れて交差する。これらの異なる複数の交点の逆数は(112)というミラー指数になる。
図5は、複数の文字A、B、C、D、E、F、G、Hにより規定された同じ単位格子400を示す。図5は複数の文字B、D、E、Gにより規定された面を示す。この特定の面はX軸と1単位のところで交差し、Y軸と1単位のところで交差し、Z軸とは交差しない、あるいは換言すれば、Z軸とは無限遠で交差する。従って複数の交点の逆数は(110)という1つのミラー指数となる。複数の面を、対象の面に対して垂直な複数のベクトルにより表示することもできる。従って(110)という複数のミラー指数を有する面B、D、E、FをAおよびCを通るベクトルにより表示することもでき、このベクトルは1つの表示<110>を持つ。このように、1つの面は丸括弧を用いて表示する一方、この面に対して垂直なベクトルは複数の角括弧内のミラー指数により表示する。
図6は、1つのシリコン<110>ウェハの(110)面または表面に対して垂直な4つの(111)面の間の関係を示す。4つの(111)面を複数の参照番号610、612、614、616により表示する。4つの(111)面の面の一部を複数の点線で示す。4つの(111)面610、612、614、616は(110)面に対しては垂直であるが、これら同士は垂直ではない。4つの(111)面610、612、614、616は、複数の角度70.5度および109.5度を有する1つの菱形を形成する。形成されている菱形620の複数の辺の長さは図6に示す複数の辺の長さに限定されないということに留意すべきである。非常に短い2つの辺を有する1つの菱形、あるいは非常に短い4つの辺を有する1つの菱形を形成してもよい(結果として非常に小さい1つの菱形となる)。複数の(111)面のうちの2つは、1つのシリコンウェハの主要平坦面に対して1つの角度35.25度を有する。シリコンウェハの主要平坦面を参照番号630により表示する。図6に示すように、菱形620の複数の辺614および612は、ウェハの主要平坦面630に対して1つの角度35.25度を形成する。
複数の図7A〜図7Iは本発明の1つのFBAR素子を形成するためのウェハ処理における様々な複数のステップを示す。図7Aは1つの第1主要表面712および1つの第2主要表面714を有する1つの(110)シリコンウェハ710の1つの断面図を示す。ウェハ710の第1主要表面712上に引張応力の低い1つの材料722が堆積される。ウェハ710の第2主要表面714上に引張応力の低い材料724が堆積される。図7Aに示すように、第1主要表面712はシリコンウェハ710の頂部に対応する一方、第2主要表面714はシリコンウェハ710の底部の主要表面に対応する。“頂部”および“底部”という表示は複数の図におけるウェハの位置関係を示すにすぎず、特許請求の範囲の解釈の複数の目的に対する1つの限定的用語と見做すものではないことに留意すべきである。
図7Bは、ウェハ710の第1主要表面712の上に1つの金属層732が堆積された後の(110)シリコンウェハの1つの断面図を示す。実際には金属表面732は、SiNあるいはSiOなどの引張応力の低い材料の層722上に実質的に堆積される。堆積された金属層732は最終的に、形成されつつある1つのFBARの下部電極となる。金属層732は、多くの複数の方法で引張応力の低い金属層722の上へ配置する事が出来る。一実施形態において、金属層732は(110)基板710の第1主要表面712に関連する金属層722上にスパッタされる。
図7Cは金属層732がパターニングされた後の(110)シリコンウェハの1つの断面図を示す。金属層732はパターニングされている。一実施形態において、フォトレジストの1つの層を金属層732上に配置し、選択された、あるいは所望する金属層732のパターンが金属層732上に形成されるようにフォトレジストを露光し、次に任意の数の複数のエッチング機構を用いて金属層732の不必要な部分をエッチングで除去することによりパターンを形成する。一旦金属層732の不必要な部分を除去し、次に残存しているパターニング部分732を保護するフォトレジストを除去する。その結果、1つのFBAR素子の下部電極に対応する1つの金属パターン732がSi(110)ウェハ710の第1主要表面712の金属層722上に残存する。任意のパターンを形成する事が出来るということに留意すべきである。複数の平方パターンや複数の方形パターンを形成する事が出来る。本発明の一実施形態において、金属層732に関連するパターンは1つの菱形である。パターニングされた金属層732に関連するパターンとして異なる複数の幾何学的形状の複数の辺を有する異なる型の複数の菱形を使用してもよい。
図7Dは、1つの圧電材料が(110)シリコンウェハ710の主要表面712の上方に堆積された後の(110)シリコンウェハの1つの断面図を示す。圧電材料734は、任意の数の複数の方法で金属層722およびパターニングされた金属層734上に堆積する事が出来る。一実施形態において、圧電材料734は(110)シリコンウェハ710の第1主要表面712上にスパッタされる。
図7Eは圧電材料734がパターニングされた後の(110)シリコンウェハ710の1つの断面図を示す。圧電層734に関連するパターンは通常、金属層732に形成されるパターンに大部分が界接しており、この金属層は最終的にFBAR素子の下部電極となる。パターニングされた圧電材料734の1つの端部または縁部735は、パターニングされた金属層732の1つの縁部733の上を通る。
図7Fは別の金属層736が金属層722および圧電材料層734の上に堆積され、かつパターニングされた後の(110)シリコンウェハ710の1つの断面図を示す。金属層736はFBAR素子の上部電極に相当する。上部電極736はこの上部電極に電気接続するための1つの部分を含み、この部分は参照番号737を持つ。金属層736は、任意の数の複数の方法で(110)ウェハ710の主要表面712上に配置あるいは堆積する事が出来る。一実施形態において、金属層736および電気接触部737は第1主要表面712および圧電層734の上にスパッタされる。金属層736および電気接触部737のパターニングは、複数のフォトレジストマスクを介して(110)シリコンウェハ710の主要表面712上に事前に堆積されていた付加的、不要あるいは望ましくない金属をエッチングで除去することにより実施される。圧電材料734の端部735はFBAR素子の金属層736から金属層732を絶縁するのに必要であるということに留意すべきである。
図7Gは、Si(110)ウェハ710の第2主要表面714上の引張応力の低い材料層724に1つの開口740が形成された後の(110)シリコンウェハ710の1つの断面図を示す。
図7Hは1つの結晶方位依存性エッチング液(“CODE”)を施した後の(110)シリコンウェハ710の1つの断面図を示す。一実施形態において、CODE処理はKOHを使用して実施される。別の実施形態において、CODE処理にEDPが使用される。これらの複数のエッチング液のいずれを使用しても、ベクトル<110>およびベクトル<111>に沿ったエッチング速度の1つの差異は1つの比率600:1という結果となる。換言すれば、1つの(110)シリコンを使用することにより、KOHまたはEDPのいずれかのエッチング液を使用してシリコン(110)ウェハ710の裏面に1つの開口750を形成することが可能となる。換言すれば、1つのシリコン(110)ウェハを使用することにより、上にFBARが形成されるシリコン(110)の表面に対して垂直な<110>方向へのさらにずっと高速な1つのエッチング速度を有する1つのエッチング液、例えばKOHまたはEDPを使用することが可能となる。<110>のエッチング速度は非常に遅く、あるいは<110>方向へのエッチング速度の1/600である。結果として、FBAR作製中に複数のシリコン(110)ウェハを使用すれば垂直な複数の側壁を得る事が出来る。複数の図7A〜図7Iに形成されていく形で示される素子はわずか1つであるが、これらの複数の素子は1つのウェハ表面上に大量に形成されるということに留意すべきである。一旦1つのウェハ上に多様な複数のFBARが形成されると、複数のウェハは薄くされダイシングされて、複数の個々のFBAR素子を形成する。
図7Iもまた、1回のCODE処理あるいは1つの結晶方位依存性エッチング液、例えばKOHやEDPにより形成された1つの素子である。この特定の図において、開口の長さは1つの寸法が約200mmである。複数の側壁751および752が垂直、あるいは実質的に垂直であることが示される。複数の成果が図2に示される従来技術処理と比較すると、こちらは1つの歩留まりを大いに高める。図2に示すように、複数の側壁251および252は傾斜している。約200mm四方となる1つの素子に対して、傾斜があると特定の1つのウェハ上に形成することのできる複数のFBARの数の歩留まりが実質的に減少することになる。発明の背景の項で議論したように、また具体的には図2に関して議論したように、複数の図7Hおよび図7Iで示すように形成されるFBARが必要とするウェハ表面積は約1/16である。従って、ここで議論する処理によってはるかに多くの、すなわち16倍の複数のFBARを形成する事が出来、この処理では、使用するウェハは1つのSi(110)ウェハであり、また1回のCODE処理を用いて1つのFBARとなる素子の裏側にあるウェハの裏面をエッチングする。図7Iは、具体的にベクトル<110>およびベクトル<111>方向が配置されていることも示す。 次に複数の図8Aおよび図8Bを参照すると、形成されるFBAR801の具体的な一実施形態を議論する。1つの結晶方位依存性エッチング液を使用する1つの特性として、このエッチング液は1方向に、すなわち<110>方向に、複数の(111)面に比較して非常に迅速にエッチングする。(複数の<111>面はやはりエッチングされるが、まさにずっと遅い)。1つの(110)シリコンウェハと組み合わせた1つの結晶方位依存性エッチング液による裏面エッチングの最終結果として、菱形の形状をした1つの開口が非常に容易に形成される。菱形の形状をした開口を複数の図8Aおよび図8Bに参照番号850として示す。
図8Aは1つのFBAR素子801の1つの平面図を示し、図8Bは形成されるFBAR素子の1つの正面図を示す。FBAR素子は1つの下部電極832と、1つの電気接触端部837を有する1つの上部電極836とを含む。上部電極836と下部電極832との間に1つの圧電層834が挟まれている。圧電層834は、上部電極836から下部電極832を絶縁する1つの端部835を含む。FBAR素子は、1つの第1主要表面712および1つの第2主要表面714を有する1つの(110)シリコン基板710上に位置している。主要表面712上には引張応力の低い1つの金属層722があり、主要表面724上には同様の引張応力の低い1つの材料724が堆積される。KOHあるいはEDPなどの1つの結晶方位依存性エッチング液が使用されて1つの裏面開口850が形成される。複数の(111)面がシリコン(110)ウェハあるいは基板710の(110)表面に適合するので、裏面開口850は菱形の形状をした1つの開口に実質的に一致するようにパターニングされ、この開口は、これらの(111)面によって形成される形状を剥き出しにするか、あるいはこの形状に一致する。そしてこの形状をした1つの開口に選択的エッチング液を入れ、開口850を形成する事が出来る。
複数の図9Aおよび図9Bは、結晶方位依存性エッチングにより(110)上に作製された1つのFBAR素子の別の実施形態を示す。図9Aは、1つのFBAR素子901の別の実施形態に関連する1つの電極の1つの平面図を示す。1つの結晶方位依存性エッチング液を使用する1つの特性として、このエッチング液が1方向に、すなわち<110>方向に非常に迅速にエッチングし、複数の(111)面へは入らないということである。換言すれば、エッチング液は<111>方向へは進まない。1つの(110)シリコンウェハと組み合わせた1つの結晶方位依存性エッチング液による裏面エッチングの最終結果として、菱形の形状をした1つの開口が非常に容易に形成される。菱形の形状をした開口を複数の図9Aおよび図9Bに参照番号950として示す。
図9Aは1つのFBAR素子901の1つの平面図を示し、図9Bは形成されるFBAR素子の1つの正面図を示す。FBAR素子は、1つの下部電極932と、1つの電気接触端部937を有する1つの上部電極936とを含む。上部電極936と下部電極932との間に1つの圧電層934が挟まれている。圧電層934は、上部電極936から下部電極932を絶縁する1つの端部935を含む。FBAR素子は、1つの第1主要表面712および1つの第2主要表面714を有する1つの(110)シリコン基板710上に位置している。主要表面712上には引張応力の低い1つの金属層722があり、主要表面724上には同様の引張応力の低い1つの材料724が堆積される。KOHあるいはEDPなどの1つの結晶方位依存性エッチング液が使用されて1つの裏面開口950が形成される。複数の(111)面がシリコン(110)ウェハあるいは基板710の(110)表面に適合するので、裏面開口950は菱形の形状をした1つの開口に実質的に一致するようにパターニングされ、この開口は、これらの(111)面によって形成される形状を剥き出しにするか、あるいはこの形状に一致する。そしてこの形状をした1つの開口に選択的エッチング液を入れ、開口950を形成する事が出来る。複数の図9Aおよび図9Bで形成される菱形を1つの帯状菱形とも称する事が出来る。図8Aおよび図9Aのように形作られた1つの菱形は、エッチング速度の遅い(111)面の高次面が生じうるという1つの不利な可能性を有する。1つの結果として、裏面開口850の複数の隅領域にある複数のエッチング側壁は垂直にならないことがある。複数の図9Aおよび図9Bに示す帯状菱形の裏面開口950を使用することで、隅領域は複数の図8Aおよび図8Bに示す複数の隅領域よりも比較的小さくなる。1つの菱形である任意の幾何学的形状を使用して本発明のFBAR素子を形成する事が出来るということにもまた留意すべきである。
図10は、1つの圧電薄膜共振器100を含む1つの電気回路2000の概略を示す。電気回路2000は1つの高周波“RF”電源210を含む。“RF”電源210は1つの第1導電体220を介して第1電極120に取り付けられており、1つの第2導電体222により第2電極122に取り付けられている。共振周波数でRF電圧が加えられると積層140全体はZ方向の“d33”モードで共振自在となる事が出来る。共振周波数は、図10に文字“d”あるいは寸法“d”で示される膜厚あるいは圧電層130の厚さにより確定する。共振周波数は以下の式により確定する。f〜V/2d、ここで、f=共振周波数、V=圧電層の音速、d=圧電層の厚さである。複数の図7A〜図10に記載した構造は、1つのフィルタの1つの主要成分である1つの共振器として使用する事が出来るということに留意すべきである。1つのFBARを形成するために、複数の圧電フィルム、例えばZnOやAlNを複数の活性剤として使用する。縦方向圧電係数や音響損失係数など、これら複数のフィルムの複数の材料特性は共振器の性能に対する複数の主要パラメ−タとなる。複数の主要な性能係数としては複数のQ係数、挿入損失、および電気的/機械的結合を含む。
結論
1つの基板上に形成される1つの圧電薄膜共振器は、1つの第1主要表面を有する1つの圧電材料層と1つの第2主要表面とを含む。圧電薄膜共振器はまた、圧電材料層の第1主要表面と接触する1つの部分を含む1つの第1導電層と、圧電材料層の第2表面と接触する1つの第2導電層とを有する。圧電材料の少なくとも一部は第1導電層と第2導電層との間に挟まれている。上に圧電薄膜共振器が形成される基板はその中に1つの開口を有し、この開口により第1導電層が剥き出しにされる。開口は実質的に、1つの平行四辺形の形状である。この平行四辺形は1つの第1対の複数の平行な辺と1つの第2対の複数の平行な辺とを含む。第1対の複数の平行な辺は第2対の複数の平行な辺とともに90度以外である1つの角度を成す。圧電薄膜共振器はまた、第1導電層と、1つの実質平行四辺形の形状に形成された第2導電層とを有する。圧電材料層もまた、1つの実質平行四辺形の形状とする事が出来る。幾つかの複数の実施形態において、平行四辺形は実質的に、1つの菱形の形状である。
基板にある実質平行四辺形の形状である開口は1つの第1側壁および1つの第2側壁を有する。実質平行四辺形の形状である開口の第1側壁と実質平行四辺形の形状である開口の第2側壁との間の角度は、約67度〜74度の範囲である。幾つかの複数の実施形態において、第1側壁と第2側壁との間の角度は約70.5度である。基板は<110>シリコンである。幾つかの複数の実施形態において、平行四辺形の形状をした開口と素子とを含む基板も、1つの平行四辺形の形状である。実質平行四辺形の形状である開口の第1側壁および実質平行四辺形の形状である開口の第2側壁は、基板の1つの主要表面に対して実質的に垂直である。実質平行四辺形の形状である開口の第1側壁および第2側壁は圧電層の1つの主要表面に対しても実質的に垂直である。1つの<110>シリコン基板上に1つの素子を形成するための1つの方法もまた議論する。この方法は、1つの第1導電層を基板上に形成するステップと、1つの第1導電層の第1部分の上に1つの圧電層を形成するステップと、圧電層上に1つの第2電極を形成するステップとを含む。この方法はまた、圧電層および第1導電層の下にある基板の1つの裏面部分を1回の結晶方位依存性エッチングにより除去するステップを含む。基板上に第1導電層を形成するステップは、第1導電層を1つの実質平行四辺形として形成するステップを含む。平行四辺形は、相互に対して約67度〜74度の範囲内で1つの角度を成す2辺を含む。圧電層も1つの実質平行四辺形として形成されている。実質平行四辺形の形状である圧電層は、相互に対して約67度〜74度の範囲内で1つの角度を成す2辺を含む。幾つかの複数の実施形態において、圧電層は実質1つの菱形として形成される。基板上への第2導電層も、1つの実質平行四辺形として形成する事が出来る。1つの実質平行四辺形として形成される第2導電層は、相互に対して約67度〜74度の範囲内で1つの角度を成す2辺を含む。また、基板の1つの裏面部分を除去するステップは、素子の第1導電層に対して実質的に垂直である複数の側壁を有する1つの開口を形成するステップ、あるいは基板の第1または第2主要表面に対して実質的に垂直である複数の側壁を有する1つの開口を形成するステップを含む。基板の1つの裏面部分を除去するステップはまた、1つの平行四辺形の形状の基板の主要裏側表面をマスキングするステップと、第1導電層に到達するまで結晶方位依存性エッチング液を施すステップとを含む。一実施形態において、1つの第1組の複数の側壁が第2組の複数の側壁よりも長い平行四辺形が形成される。幾つかの複数の実施形態において、形成される平行四辺形は、1つの第1組の複数の側壁が第2組の複数の側壁の少なくとも2倍の長さである。結晶方位依存性エッチング液は、水酸化カリウム(KOH)あるいはエチレン・ジアミン・ピロカテコール(EDP)とする事が出来る。
1つの<110>シリコン基板上に複数の素子を形成するための1つの方法もまた議論する。この方法は、1つの第1導電層を基板上に施すステップと、1つの圧電層を1つの第1導電層の第1部分の上に施すステップと、1つの第2電極を圧電層上に施すステップとを含む。第1導電層と圧電層と第2電極とが平行四辺形の形状の複数の素子になるよう形成される。複数の素子の下にある基板の裏面部分が1回の結晶方位依存性エッチングにより実質的に同時に基板上に形成される。基板の裏面部分の除去は平行四辺形の形状の複数の開口を有する1つのマスクをそこに形成するステップを含み、それらの開口は複数の素子の第1導電層の下に配置される。以上の具体的な複数の実施形態の説明は、現在の知識を適用することにより、上位概念から逸脱することなくこれを様々な複数の応用例に容易に修正、および/または改作する事が出来、従ってこのような複数の改作および複数の修正が、開示された複数の実施形態の複数の等価物の意味および範囲内に包含されるよう意図されるという本発明の要領を十分に表している。
本明細書で使用した表現あるいは専門用語は説明のためであり、限定するものではないということが理解されるべきである。従って本発明は、付属する複数の請求項の精神および広い範囲内に属するような複数の代替物、複数の修正、複数の等価物、および複数の変容を全て包含することが意図される。
第1従来技術の1つの圧電薄膜共振器の1つの断面図である。 第2従来技術の1つの圧電薄膜共振器の1つの断面図である。 シリコンの1つの単位格子の1つの斜視図である。 シリコンの単位格子の(101)面、(111)面、および(112)面を示す。 (110)図面と、(110)面に関連する<110>ベクトルとを示す。 Si<110>ウェハの(110)表面に対して垂直な4つの(111)面の間の関係を示す。 引張応力の低い1つの材料(SiNまたはSiO)をウェハの頂部および底部に堆積させた後の1つの(110)シリコンウェハの1つの断面図である。 下部電極用の金属を複数の主要表面の1つにスパッタした後の(110)シリコンウェハの1つの断面図である。 下部電極用の金属をパターニングした後の(110)シリコンウェハの1つの断面図である。 パターニングした下部電極用金属に圧電材料をスパッタした後の(110)シリコンウェハの1つの断面図である。 圧電材料をパターニングした後の(110)シリコンウェハの1つの断面図である。 上部電極用の金属をスパッタおよびパターニングした後の(110)シリコンウェハの1つの断面図である。 引張応力の低い材料(SiNまたはSiO)の材料に1つの開口を形成した後の(110)シリコンウェハの1つの断面図である。 1つの結晶方位依存性エッチングを施した後の(110)シリコンウェハの1つの断面図である。 シリコンの単位格子の(110)面に関連した<110>ベクトル、および(111)面に関連した<111>ベクトルを示す。 1つの圧電薄膜共振器の1つの第1実施形態の圧電部をシリコン基板電極上に被覆する1つの電極の1つの平面図である。 結晶方位依存性エッチングにより<110>シリコンに作製される1つの圧電薄膜共振器の1つの正面図である。 1つの圧電薄膜共振器の1つの第2実施形態の圧電部をシリコン基板上に被覆する1つの電極の1つの平面図である。 結晶方位依存性エッチングにより<110>シリコンに作製される1つの圧電薄膜共振器の1つの正面図である。 1つの圧電薄膜共振器の1つの電気回路の1つの略図である。

Claims (30)

  1. 1つの基板上に形成される1つの圧電薄膜共振器であって、
    1つの第1主要表面および1つの第2主要表面を備える1つの圧電材料層と、
    前記圧電材料層の前記第1主要表面と接触する1つの部分を備える1つの第1導電層と、前記圧電材料層の前記第2表面と接触する1つの第2導電層であって、前記圧電材料の少なくとも一部が前記第1導電層と前記第2導電層との間に挟まれており、前記基板が、前記第1導電層を剥き出しにする1つの開口を中に有し、前記開口が1つの平行四辺形の形状を実質的にしており、前記平行四辺形が1つの第1対の複数の平行な辺および1つの第2対の複数の平行な辺を備え、前記第1対の複数の平行な辺が前記第2対の複数の平行な辺とともに90度以外である1つの角度を成す第2導電層と
    を備える、圧電薄膜共振器。
  2. 前記第1導電層が1つの略平行四辺形の形状を有する、請求項1に記載の圧電薄膜共振器。
  3. 前記第2導電層が1つの略平行四辺形の形状を有する、請求項2に記載の圧電薄膜共振器。
  4. 前記圧電材料層が1つの略平行四辺形の形状を有する、請求項1に記載の圧電薄膜共振器。
  5. 前記平行四辺形が1つの略菱形の形状を有する、請求項1に記載の圧電薄膜共振器。
  6. 前記略平行四辺形の形状を有する開口が1つの第1側壁および1つの第2側壁を有し、前記略平行四辺形の形状を有する開口の前記第1側壁と前記略平行四辺形の形状を有する開口の前記第2側壁との間の前記角度が約67度〜74度の範囲内である、請求項1に記載の圧電薄膜共振器。
  7. 前記略平行四辺形の形状を有する開口が1つの第1側壁および1つの第2側壁を有し、前記略平行四辺形の形状を有する開口の前記第1側壁と前記略平行四辺形の形状を有する開口の前記第2側壁との間の前記角度が約70.5度である、請求項1に記載の圧電薄膜共振器。
  8. 前記基板が<110>シリコンである、請求項7に記載の圧電薄膜共振器。
  9. 前記基板が<110>シリコンである、請求項1に記載の圧電薄膜共振器。
  10. 前記平行四辺形の形状を有する開口を備える前記基板も1つの平行四辺形の形状を有する、請求項1に記載の圧電薄膜共振器。
  11. 前記略平行四辺形の形状を有する開口が1つの第1側壁および1つの第2側壁を有し、前記略平行四辺形の形状を有する開口の前記第1側壁および前記略平行四辺形の形状を有する開口の前記第2側壁のうちの少なくとも1つが前記基板の1つの主要表面に対して垂直である、請求項1に記載の圧電薄膜共振器。
  12. 前記略平行四辺形の形状を有する開口が1つの第1側壁および1つの第2側壁を有し、前記略平行四辺形の形状を有する開口の前記第1側壁および前記略平行四辺形の形状を有する開口の前記第2側壁のうちの少なくとも1つが前記圧電層の1つの主要表面に対して垂直である、請求項1に記載の圧電薄膜共振器。
  13. 1つの<110>シリコン基板上に1つの素子を形成するための1つの方法であって、
    前記基板上へ1つの第1導電層を形成する段階と、
    1つの第1導電層の前記第1部分の上へ1つの圧電層を形成する段階と、
    前記圧電層の上へ1つの第2電極を形成する段階と、
    前記圧電層および前記第1導電層の下にある前記基板の1つの裏面部分を1回の結晶方位依存性エッチングにより除去する段階と
    を備える、方法。
  14. 前記基板上に前記第1導電層を形成する段階が、前記第1導電層を1つの略平行四辺形として形成する段階を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  15. 前記基板上に前記第1導電層を形成する段階が前記第1導電層を1つの略平行四辺形として形成する段階を備え、この平行四辺形が、相互に対して約67度〜74度の範囲内である1つの角度を成す2つの辺を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  16. 前記基板上に前記圧電層を形成する段階が、前記圧電層を1つの略平行四辺形として形成する段階を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  17. 前記基板上に前記圧電層を形成する段階が前記圧電層を1つの略平行四辺形として形成する段階を備え、前記平行四辺形が、相互に対して約67度〜74度の範囲内である1つの角度を成す2つの辺を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  18. 前記基板上に前記圧電層を形成する段階が、前記圧電層を1つの略菱形として形成する段階を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  19. 前記基板上に前記第2導電層を形成する段階が、前記第2導電層を1つの略平行四辺形として形成する段階を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  20. 前記基板上に前記第2導電層を形成する段階が前記第2導電層を1つの略平行四辺形として形成する段階を備え、この平行四辺形が、相互に対して約67度〜74度の範囲内である1つの角度を成す2つの辺を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  21. 前記基板の1つの裏面部分を除去する段階が、前記素子の前記第1導電層に対して実質的に垂直な複数の側壁を備えた1つの開口を形成する段階を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  22. 前記基板の1つの裏面部分を除去する段階が、前記基板の前記第1あるいは第2主要表面に対して実質的に垂直な複数の側壁を備えた1つの開口を形成する段階を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  23. 前記基板の1つの裏面部分を除去する段階が、
    前記基板の前記主要裏側表面を1つの平行四辺形の形状にマスキングする段階と、
    前記第1導電層に到達するまで前記結晶方位依存性エッチング液を施す段階と
    を備える、請求項13に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  24. 1つの第1組の複数の側壁が第2組の複数の側壁よりも長い前記平行四辺形が形成される、請求項23に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  25. 1つの第1組の複数の側壁が第2組の複数の側壁の少なくとも2倍の長さである前記平行四辺形が形成される、請求項23に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  26. 前記結晶方位依存性エッチング液が水酸化カリウム(KOH)である、請求項23に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  27. 前記結晶方位依存性エッチング液がエチレン・ジアミン・ピロカテコール(EDP)である、請求項23に記載の1つの<110>シリコン基板上に1つの素子を形成する方法。
  28. 1つの<110>シリコン基板上に複数の素子を形成するための1つの方法であって、前記方法が、
    前記基板上に1つの第1導電層を施す段階と、
    1つの第1導電層の前記第1部分の上に1つの圧電層を施す段階と、
    前記圧電層上に1つの第2電極を施す段階と、
    前記第1導電層と前記圧電層と前記第2電極とを平行四辺形の形状を有する複数の素子になるように形成する段階と、
    実質的に同時に基板上に形成された、前記複数の素子の下にある前記基板の1つの裏面部分を1回の結晶方位依存性エッチングにより除去する段階と
    を備える、方法。
  29. 前記基板の前記裏面部分を除去する段階が、複数の素子の前記第1導電層の下に配置されて平行四辺形の形状をしている複数の開口を中に備えた1つのマスクを形成する段階を備える、請求項28に記載の方法。
  30. 前記基板の前記裏面部分を除去する段階が、複数の素子の前記第1導電層の下に配置されて平行四辺形の形状をしている複数の開口を中に備えた1つのマスクを形成する段階を備え、前記平行四辺形の形状を有する複数の開口が相互に対して約67度〜74度の範囲内の1つの角度を成す2つの辺を備える、請求項28に記載の方法。
JP2004540123A 2002-09-25 2003-09-17 結晶方位依存性異方性エッチングによる複数のシリコン<110>ウェハ上の複数の圧電薄膜共振器の作製 Pending JP2005539463A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/254,402 US7152289B2 (en) 2002-09-25 2002-09-25 Method for forming bulk resonators silicon <110> substrate
PCT/US2003/029532 WO2004030208A2 (en) 2002-09-25 2003-09-17 Fabrication of film bulk acoustic resonators on silicon <110> wafers using crystal-orientation-dependent anisotropic etching

Publications (1)

Publication Number Publication Date
JP2005539463A true JP2005539463A (ja) 2005-12-22

Family

ID=31993362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004540123A Pending JP2005539463A (ja) 2002-09-25 2003-09-17 結晶方位依存性異方性エッチングによる複数のシリコン<110>ウェハ上の複数の圧電薄膜共振器の作製

Country Status (7)

Country Link
US (1) US7152289B2 (ja)
EP (1) EP1543615A2 (ja)
JP (1) JP2005539463A (ja)
CN (1) CN1685609A (ja)
AU (1) AU2003272580A1 (ja)
TW (1) TWI243495B (ja)
WO (1) WO2004030208A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175539A (ja) * 2008-01-25 2009-08-06 Hitachi Ltd 液体プリズム及びそれを用いたプロジェクタ
WO2022209580A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245594B1 (en) * 2000-05-12 2007-07-17 Qualcomm Incorporated Method and apparatus for fast closed-loop rate adaptation in a high rate packet data transmission
SE0104442D0 (sv) * 2001-12-28 2001-12-28 Ericsson Telefon Ab L M Method for manufacturing a component and a component
US7101789B2 (en) * 2004-09-13 2006-09-05 General Electric Company Method of wet etching vias and articles formed thereby
KR100666693B1 (ko) * 2004-11-23 2007-01-11 삼성전자주식회사 모놀리식 듀플렉서
JP2006217281A (ja) * 2005-02-03 2006-08-17 Toshiba Corp 薄膜バルク音響装置の製造方法
TWI272671B (en) * 2005-10-03 2007-02-01 Touch Micro System Tech Method of forming a cavity by two-step etching and method of reducing dimension of an MEMS device
JP2009033698A (ja) * 2007-06-22 2009-02-12 Panasonic Corp ダイアフラム構造及び音響センサ
CN102143906A (zh) * 2008-09-10 2011-08-03 松下电器产业株式会社 微机电系统器件及其制造方法
CN103022339A (zh) * 2012-12-28 2013-04-03 东南大学 正交型压电位移放大机构
KR101843244B1 (ko) 2016-02-17 2018-05-14 삼성전기주식회사 음향 공진기 및 그 제조 방법
US10901021B2 (en) * 2018-02-27 2021-01-26 Applied Materials, Inc. Method for detecting wafer processing parameters with micro resonator array sensors
CN113228508A (zh) * 2018-12-20 2021-08-06 三安日本科技株式会社 弹性波装置、弹性波滤波器、双工器及模块

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348609A (en) 1979-04-20 1982-09-07 Murata Manufacturing Co., Ltd. Piezoelectric vibrator with spurious mode suppression
US4443293A (en) 1981-04-20 1984-04-17 Kulite Semiconductor Products, Inc. Method of fabricating transducer structure employing vertically walled diaphragms with quasi rectangular active areas
US4906840A (en) * 1988-01-27 1990-03-06 The Board Of Trustees Of Leland Stanford Jr., University Integrated scanning tunneling microscope
DD288032A5 (de) 1989-09-19 1991-03-14 Veb Geraete- U. Reglerwerke Teltow,De Verfahren zur herstellung von (110)-orientierten siliziumplattenstreifen fuer mechanische sensoren
US5067985A (en) * 1990-06-08 1991-11-26 The United States Of America As Represented By The Secretary Of The Air Force Back-contact vertical-junction solar cell and method
US5075641A (en) * 1990-12-04 1991-12-24 Iowa State University Research Foundation, Inc. High frequency oscillator comprising cointegrated thin film resonator and active device
US5185589A (en) 1991-05-17 1993-02-09 Westinghouse Electric Corp. Microwave film bulk acoustic resonator and manifolded filter bank
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
US5488504A (en) * 1993-08-20 1996-01-30 Martin Marietta Corp. Hybridized asymmetric fabry-perot quantum well light modulator
US5696423A (en) * 1995-06-29 1997-12-09 Motorola, Inc. Temperature compenated resonator and method
US5883012A (en) 1995-12-21 1999-03-16 Motorola, Inc. Method of etching a trench into a semiconductor substrate
US5714917A (en) * 1996-10-02 1998-02-03 Nokia Mobile Phones Limited Device incorporating a tunable thin film bulk acoustic resonator for performing amplitude and phase modulation
DE19650111B4 (de) * 1996-12-03 2004-07-01 Siemens Solar Gmbh Solarzelle mit geringer Abschattung und Verfahren zur Herstellung
US5910756A (en) * 1997-05-21 1999-06-08 Nokia Mobile Phones Limited Filters and duplexers utilizing thin film stacked crystal filter structures and thin film bulk acoustic wave resonators
DE69804724T2 (de) * 1997-07-25 2002-08-14 Seiko Epson Corp Tintenstrahldruckkopf und sein Herstellungsverfahren
US6349454B1 (en) 1999-07-29 2002-02-26 Agere Systems Guardian Corp. Method of making thin film resonator apparatus
JP3954395B2 (ja) 2001-10-26 2007-08-08 富士通株式会社 圧電薄膜共振子、フィルタ、および圧電薄膜共振子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009175539A (ja) * 2008-01-25 2009-08-06 Hitachi Ltd 液体プリズム及びそれを用いたプロジェクタ
WO2022209580A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像装置の製造方法

Also Published As

Publication number Publication date
WO2004030208A3 (en) 2004-07-22
WO2004030208A2 (en) 2004-04-08
EP1543615A2 (en) 2005-06-22
US20040056560A1 (en) 2004-03-25
TWI243495B (en) 2005-11-11
US7152289B2 (en) 2006-12-26
CN1685609A (zh) 2005-10-19
AU2003272580A1 (en) 2004-04-19
TW200425550A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
US6617751B2 (en) Film bulk acoustic resonator and method for fabrication thereof
US6714102B2 (en) Method of fabricating thin film bulk acoustic resonator (FBAR) and FBAR structure embodying the method
US6601276B2 (en) Method for self alignment of patterned layers in thin film acoustic devices
CN100546178C (zh) 制造压电薄膜器件的方法和压电薄膜器件
US6635519B2 (en) Structurally supported thin film resonator and method of fabrication
US6355498B1 (en) Thin film resonators fabricated on membranes created by front side releasing
JP2005539463A (ja) 結晶方位依存性異方性エッチングによる複数のシリコン<110>ウェハ上の複数の圧電薄膜共振器の作製
GB2367436A (en) Bulk acoustic resonators and a ladder filter made thereof
JP2010063142A (ja) 薄膜バルク音響共鳴器フィルタの製造方法および薄膜バルク音響共鳴器フィルタを用いた回路
CN107094004B (zh) 声波滤波器和制造该声波滤波器的方法
US6822535B2 (en) Film bulk acoustic resonator structure and method of making
US20220112073A1 (en) Micro-device structures with etch holes
US20050248420A1 (en) Forming integrated plural frequency band film bulk acoustic resonators
JP4152892B2 (ja) 圧電薄膜共振器の構造
CN116684798A (zh) 一种压电麦克风的结构和制造方法
JP2022513753A (ja) キャビティに覆い被さった膜を備えるデバイスを製作する方法
Wang et al. Fabrication of film bulk acoustic resonators on silicon< 110> wafers using crystal-orientation-dependent anisotropic etching
CN117544129A (zh) 一种体声波谐振器及其制备方法
JP2007116383A (ja) 薄膜バルク音響共振器の製造方法
KR20030069542A (ko) 용적 탄성파 공진기 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407