JP2022508395A - Ｍｏｓ構造およびストレッサを有する炭化珪素パワーデバイス - Google Patents

Ｍｏｓ構造およびストレッサを有する炭化珪素パワーデバイス Download PDF

Info

Publication number
JP2022508395A
JP2022508395A JP2021535838A JP2021535838A JP2022508395A JP 2022508395 A JP2022508395 A JP 2022508395A JP 2021535838 A JP2021535838 A JP 2021535838A JP 2021535838 A JP2021535838 A JP 2021535838A JP 2022508395 A JP2022508395 A JP 2022508395A
Authority
JP
Japan
Prior art keywords
channel region
stressor
silicon carbide
power device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021535838A
Other languages
English (en)
Other versions
JP7100770B2 (ja
Inventor
ベリーニ，マルコ
ノール，ラーズ
クランツ，ルカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of JP2022508395A publication Critical patent/JP2022508395A/ja
Application granted granted Critical
Publication of JP7100770B2 publication Critical patent/JP7100770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ＭＯＳ構造を有する炭化珪素パワーデバイス（１００）が提供される。炭化珪素パワーデバイスでは、２つのストレッサ（４１０、４２０）によってチャネル領域（１１５，１２５）に応力を導入して，ゲート絶縁層（１３１）とチャネル領域（１１５，１２５）との間の界面に存在するトラップのエネルギー準位を伝導帯に押し込むことで、トラップがデバイスの特性に悪影響を与えないようにする。

Description

発明の分野
本発明は、請求項１のプリアンブルに従うＭＯＳ構造を備える炭化珪素パワーデバイスに関する。
発明の背景
ＵＳ２０１４／０７７２３２Ａ１から、しきい値電圧の経時変化を抑制することができる半導体装置およびその製造方法が公知である。ＵＳ２０１４／０７７２３２Ａ１に開示される半導体装置は、半導体基板上に形成されるドリフト層と、ドリフト層の表層に互いから離間して形成される第１のウェル領域と、ドリフト層および第１のウェル領域の各々の上に延在して形成されるゲート絶縁膜と、ゲート絶縁膜上に選択的に形成されるゲート電極と、ゲート絶縁膜を貫通して第１のウェル領域の各々の内部に達するソースコンタクトホールと、ソースコンタクトホールの少なくとも側面に形成されかつその中に圧縮応力が残留する残留圧縮応力層と、を備える。
ＵＳ２００５／１８１５３６Ａ１から、ＳｉＣ半導体装置のキャリアが流動してＳｉＣ結晶の結晶格子間隔を変化させる領域においてＳｉＣ結晶に応力を印加することが公知である。その底部において伝導帯の劣化が解消され、帯間散乱の発生が防止され、かつ結晶格子間隔の変化により実効電子質量が減少するため、ＳｉＣ結晶中のキャリア移動度が向上し、ＳｉＣ結晶の抵抗が低くなり、従ってＳｉＣ半導体装置のオン抵抗が低くなる。
ＵＳ２００８／２５１８５４Ａ１によれば、シリコン半導体装置は、ｐチャネル半導体活性領域と、ｎチャネル半導体活性領域と、ｐチャネル半導体活性領域をｎチャネル半導体活性領域から電気的に分離する素子分離絶縁層と、素子分離絶縁層とは異なる材料からなりかつチャネル長方向においてｐチャネル半導体活性領域の両端に接してｐチャネル半導体活性領域のチャネルにチャネル長方向の圧縮応力を印加する絶縁層とを含み得る。ｐチャネル半導体活性領域は絶縁層に囲まれ、絶縁層は、チャネル長方向においてｐチャネル半導体活性領域の両端に接し、ｐチャネル半導体活性領域は素子分離絶縁層に囲まれ、素子分離絶縁層は、ｐチャネル半導体活性領域のチャネル長方向にほぼ平行である側面に接し、ｎチャネル半導体活性領域は素子分離絶縁層に囲まれる。
パワー半導体装置は、さまざまな電子システムを通る電流を制御するスイッチとして用いられる。これらの公知のパワー半導体装置の多くは、金属酸化物半導体（ＭＯＳ）構造を利用する。ＭＯＳ構造を備える装置は、例えば、かなりの電力レベルを扱うように設計されるパワーＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。パワーＭＯＳＦＥＴは、さまざまな異なる構成で利用可能であり、最も一般的な構成は、縦型パワーＭＯＳＦＥＴ、横型パワーＭＯＳＦＥＴ、トライゲートＭＯＳＦＥＴ、およびゲートオールアラウンドＭＯＳＦＥＴである。シリコン（Ｓｉ）は、最も一般的でよく理解されているパワー半導体装置用半導体材料であるが、炭化珪素（ＳｉＣ）は、一般的に使用されるシリコン（Ｓｉ）と比べて高圧パワー半導体の多くの魅力ある特性を提供する。例示的に、ＳｉＣは絶縁破壊電界強度がはるかに高くかつ熱伝導率が高いため、対応するＳｉ装置よりもはるかに高性能の装置を作成することが可能になり、それ以外では到達不能な効率レベルに達することが可能になる。ＳｉＣ ＭＯＳＦＥＴは、従来のＳｉパワーＭＯＳＦＥＴよりも優れた動的性能を提供する。一方、ＳｉＣとゲート絶縁層との間の界面におけるトラップおよびゲート絶縁層の下のＳｉＣ材料の最初の数ナノメートルにおけるトラップは、ＳｉＣ系のＭＯＳＦＥＴ装置の挙動に劇的に影響を及ぼす。特に、前述のトラップは、しきい値電圧を変更したり、サブスレッショルドスロープの急峻さを小さくしたり、オフ状態での漏れを増加させたり、またオン状態での電流の量を低減させたりしてしまう。先行技術の取組みは、ゲート絶縁層とその下のチャネル領域のＳｉＣ材料との間の界面または界面近くでのこのようなトラップを回避することに注目している。
発明の概要
先行技術での以上の欠点に鑑みて、本発明の目的は、ＳｉＣとゲート絶縁層との間の界面、およびゲート絶縁層の下の最初の数ナノメートルのＳｉＣの中のトラップの上述の有害な影響を最も効率的に克服することができるＭＯＳ構造を備える炭化珪素パワーデバイスを提供することである。
本発明の目的は、請求項１に従う炭化珪素パワーデバイスによって達成される。本発明のさらなる発展例は、従属請求項に特定される。
縦型パワーＭＯＳＦＥＴまたはＩＧＢＴである炭化珪素パワーデバイスは、第１の主側と第１の主側とは反対の第２の主側とを有する炭化珪素ウェハを備え、炭化珪素ウェハは、第１の導電型の第１のチャネル領域と、第１の導電型とは異なる第２の導電型の第１のソース領域と、第２の導電型のドリフト層と、第１の導電型の第１のベース層と、第２の導電型の第２のソース領域と、第１の導電型の第２のチャネル領域と、第１の導電型の第２のベース層とを備える。第１のソース領域は、第１の主側に平行の第１の横方向に、第１のチャネル領域の第１の横側に配置される。ドリフト層の第１の部分は、第１のチャネル領域の第２の横側に配置され、第２の横側は第１の横側とは反対であり、ドリフト層の第２の部分は、第１の部分から第２の主側に向かって延在する。第１のベース層は、第１のソース領域をドリフト層から分離する。第２のチャネル領域は、第１のチャネル領域の第２の横側に配置され、ドリフト層の第１の部分によって第１のチャネル領域から横方向に分離される。第２のソース領域およびドリフト層の第１の部分は、第２のチャネルの両横側に配置される。第２のベース層は、第２のソース領域をドリフト層から分離する。炭化珪素パワーデバイスは、ゲート絶縁層と、導電ゲート層と、第１のストレッサと、第２のストレッサとを備える。ゲート絶縁層は、第１の主側上に延在して第１のチャネル領域および第２のチャネル領域と重なるように配置され、かつ第１のチャネル領域および第２のチャネル領域のすぐ上に配置される。ゲート層はゲート絶縁層のすぐ上にあり、そのため、ゲート層は、ゲート絶縁層によって第１のチャネル領域および第２のチャネル領域から分離される。第１のストレッサおよび第２のストレッサは、第１の主側において炭化珪素ウェハ内に配置されている。第１のチャネル領域、ドリフト層の第１の部分、および第２のチャネル領域は、第１の主側に平行でかつ第１の横方向に垂直である第２の横方向に、第１のストレッサと第２のストレッサとの間に横方向に配置され、これにより、第１のストレッサおよび第２のストレッサによって第１のチャネル領域および第２のチャネル領域に応力が導入される。
本発明の炭化珪素（ＳｉＣ）パワーデバイスは、第１の導電型の炭化珪素第１チャネル領域と、第１のチャネル領域のすぐ上のゲート絶縁層と、ゲート絶縁層のすぐ上の導電ゲート層とを含む第１のＭＯＳ構造を備える。本発明の炭化珪素パワーデバイスは、第１の導電型の炭化珪素第２チャネル領域と、第２のチャネル領域のすぐ上のゲート絶縁層と、ゲート絶縁層のすぐ上の導電ゲート層とを含む第２のＭＯＳ構造を備える。第１のストレッサおよび第２のストレッサは、第１および第２のチャネル領域に応力を導入するように構成される。明細書を通じて、材料に加えられる応力は、材料に加えられる単位面積あたりの力であることを注記する。引張応力は、材料が張力下にあることを意味する。この場合、それに作用する力は、材料を伸張させようとするものである。一方、圧縮応力とは、材料が圧縮下にあることを意味する。この場合、物体に作用する力は、これを潰そうとするものである。応力は単位面積あたりの力として計算される。したがって、応力のＳＩ単位はパスカル（Ｐａ）である。ＭＯＳ構造という用語は、ゲート層が必ずしも金属からなる必要はなくまたゲート絶縁層が必ずしも酸化物からなる必要もないように、文字どおりでない広い意味で当業者に理解されるべきである。ゲート層は、任意の種類の導電材料からなることができ、ゲート絶縁層は、任意の種類の誘電絶縁材料からなることができる。酸化物層とは異なるゲート絶縁層を有する装置は、ＭＩＳ（金属－絶縁体－半導体）装置とも呼ばれることがある。ＭＯＳ装置／ＭＯＳＦＥＴという用語は、このようなＭＩＳ装置／ＭＩＳＦＥＴも包含し、ＭＯＳ／ＭＩＳ制御されるＩＧＢＴにも当てはまる。
第１および第２のチャネル領域に応力を印加することにより、ゲート絶縁層と第１および第２のチャネル領域との間の界面に存在するトラップのエネルギー準位が伝導帯に押し込まれ、したがって、デバイスの特性に悪影響を与えない。例えば、本発明の概念がＳｉＣパワーＭＯＳＦＥＴに適用される場合、第１および第２のストレッサによって第１および第２のチャネル領域に導入される応力により、ストレッサを設けていない縦型ＳｉＣパワーＭＯＳＦＥＴと比較して、サブスレッショルド領域がより急峻になり、トラップによるしきい値電圧の劣化が低減され、クーロン散乱が低減され、かつ第１および第２のチャネル領域における電子移動度が向上する。
例示的な実施形態では、ゲート絶縁層は酸化珪素層である。そのような例示的な実施形態では、ゲート層の下のＳｉＣ／酸化珪素界面に存在するトラップが伝導帯に比較的近いために、そのようなトラップの有害な影響を最も効率的に伝導帯に押し込むことができる。
例示的な実施形態では、第１のストレッサは、第１のチャネル領域に直接接しているか、または連続的な炭化珪素領域によって第１のチャネル領域に接続される。第１のストレッサは、この例示的な実施形態では、最も効率的に第１のチャネル領域に応力を導入することができる。
例示的な実施形態では、第１のストレッサの材料は、酸化物、窒化珪素（ＳｉＮ）もしくは窒化アルミニウムなどの窒化物、またはセラミック化合物のうちの１つである。これらの材料は、第１のチャネル領域に応力を導入するのに特に適している。
例示的な実施形態では、第１のストレッサは非導電性である。このような例示的な実施形態では、電流が第１のストレッサを通って流れてデバイス内の電流の流れに影響を及ぼすのを回避することができる。
例示的な実施形態では、第１のチャネル領域中の応力の絶対値は少なくとも０．５ＧＰａである。第１のチャネル層におけるこの最小応力により、トラップを伝導帯内に効率的に押し込むことができる。
例示的な実施形態では、第１のストレッサと第１のチャネル領域との間の距離は、１０μｍ未満、または５μｍ未満、または２．５μｍ未満である。第１のストレッサが第１のチャネル領域に近いほど、応力を第１のチャネル領域により効率的に導入することができる。
例示的な実施形態では、第１のストレッサは、第１の主側から少なくとも５０ｎｍの深さまで延在し、第１の横方向に少なくとも１００ｎｍ延在し（すなわち、第１のストレッサの第１の横方向の第１の幅は少なくとも１００ｎｍである）、第１の横方向に垂直の第２の横方向に少なくとも１００ｎｍ延在する（すなわち、第１のストレッサの第２の横方向の第２の幅は少なくとも１００ｎｍである）。前述の最小寸法を有する第１のストレッサを設け、これを炭化珪素ウェハに埋め込むことにより、第１のチャネル領域に最も効率的に応力を導入することができる。
例示的な実施形態では、第１のストレッサおよび第２のストレッサは、第１のチャネル領域、ドリフト層の第１の部分、および第２のチャネル領域に直接接してもよい。この例示的な実施形態では、第１および第２のストレッサと第１のチャネル領域、ドリフト層の第１の部分、および第２のチャネル領域との間の直接接触により、第１のチャネル領域に最も効率的に応力を導入することができる。
例示的な実施形態では、第１のチャネル領域、第２のチャネル領域、第１のストレッサ、および第２のストレッサは、第１の主側に垂直でありかつ第１のチャネル領域と第２のチャネル領域との間に延在する平面に対して鏡面対称の構成で配置される。このような鏡面対称により、第１および第２のチャネル領域に均等に応力を導入することができる。
添付の図を参照して発明の詳細な実施形態を以下に説明する。
第１の比較例に従う炭化珪素パワーデバイスの上面図である。 図１Ａの線Ａ－Ａ’に沿った断面で第１の比較例に従う炭化珪素パワーデバイスを示す図である。 第２の比較例に従う炭化珪素パワーデバイスの上面図である。 図２Ａの線Ａ－Ａ’に沿った断面で第２の比較例に従う炭化珪素パワーデバイスを示す図である。 図２Ａの線Ｂ－Ｂ’に沿った断面で第２の比較例に従う炭化珪素パワーデバイスを示す図である。 第３の比較例に従う炭化珪素パワーデバイスの上面図である。 図３Ａの線Ａ－Ａ’に沿った断面で第３の比較例に従う炭化珪素パワーデバイスを示す図である。 図３Ａの線Ｂ－Ｂ’に沿った断面で第３の比較例に従う炭化珪素パワーデバイスを示す図である。 実施形態に従う炭化珪素パワーデバイスの上面図である。 図４Ａの線Ａ－Ａ’に沿った断面で実施形態に従う炭化珪素パワーデバイスを示す図である。 図４Ａの線Ｂ－Ｂ’に沿った断面で実施形態に従う炭化珪素パワーデバイスを示す図である。 第４の比較例に従う炭化珪素パワーデバイスの上面図である。 図５ＡのＡ－Ａ’線に沿った断面で第４の比較例に従う炭化珪素パワーデバイスを示す図である。
比較例および例示的な実施形態の詳細な説明
図中で使用する参照符号およびそれらの意味を参照符号の一覧に要約する。概して、同様の要素は、明細書を通じて同じ参照符号を有する。記載される実施形態および比較例は例示であり、本発明の範囲を限定するものではない。
以下、図１Ａおよび図１Ｂを参照して、第１の比較例に従う炭化珪素（ＳｉＣ）パワーデバイスを説明する。図１Ａは、第１の比較例に従うＳｉＣパワーデバイスの上面図を示し、図１Ｂは、図１Ａの線Ａ－Ａ’に沿った断面を示す。第１の比較例に従うＳｉＣパワーデバイスは、縦型パワーＭＯＳＦＥＴ１００であり、図１Ｂの断面に示されるように、第１の主側１０２と、第１の主側１０２とは反対の第２の主側１０３とを有するＳｉＣウェハ１０１を備える。ＳｉＣウェハ１０１は、第１の主側１０２に隣接して、ｎ型の第１のソース領域１１７と、ｐ型の第１のチャネル領域１１５と、ｎ型のドリフト層１０５と、ｐ型の第２のチャネル領域１２５と、ｎ型の第２のソース領域１２７とを備える。
第１のソース領域１１７は、第１の横方向Ｘにおいて第１のチャネル領域１１５の第１の横側に配置される。明細書を通じて、「横方向」という用語は、第１の主側１０２に平行の方向である任意の横方向に関する。ドリフト層１０５および第２のチャネル領域１２５は両者とも、第１の横方向Ｘにおいて第１のチャネル領域の第２の横側に配置され、第２の横側は第１の横側とは反対である。ドリフト層１０５の第１の部分は、第１の横方向Ｘにおいて、第１のチャネル領域１１５と第２のチャネル領域１２５との間に横方向に配置される。すなわち、ドリフト層１０５の第１の部分は、第１の横方向Ｘにおいて第１のチャネル領域１１５を第２のチャネル領域１２５から分離する。ドリフト層１０５の第２の部分は、ドリフト層の第１の部分からＳｉＣウェハ１０１の第２の主側に向かって直交方向Ｚに延在する。直交方向Ｚは、第１の主側１０２に垂直の方向である。第１の主側１０２に隣接して、ＳｉＣウェハ１０１中のウェル領域としてｐ型の第１のベース層１１８が形成されて、ドリフト層１０５から第１のソース領域１１７を分離する。より具体的には、第１のベース層１１８および第１のチャネル領域１１５は第１のソース領域１１７を囲んで、これをドリフト層１０５から分離する。同様に、第１の主側１０２に隣接して、ＳｉＣウェハ１０１中のウェル領域としてｐ型の第２のベース層１２８が形成されて、ドリフト層１０５から第２のソース領域１２７を分離する。より具体的には、第２のチャネル領域１２５および第２のベース層１２８は第２のソース領域１２７を囲んで、これをドリフト層１０５から分離する。ゲート絶縁層１３１はＳｉＣウェハ１０１の第１の主側１０２上に配置されて、第１のチャネル領域１１５、第２のチャネル領域１２５、および第１のチャネル領域１１５と第２のチャネル領域１２５との間に横方向に配置されるドリフト層１０５の第１の部分と重なる。ゲート絶縁層１３１のすぐ上にゲート層１３０が形成され、ゲート絶縁層１３１のみによってＳｉＣウェハ１０１から分離される。ＳｉＣウェハ１０１の第２の主側１０３には、ｎ+型ドレイン層１０７が配置される。ゲート層１３０は、金属または導電性ポリシリコンなどの任意の導電性材料から形成され得る。ゲート絶縁層１３１は、酸化珪素または電気絶縁性である任意の他の好適な誘電材料から形成され得る。
明細書を通じて、ある領域が「ｎ+型」であると特定される場合、そのような領域は、「ｎ型」であると特定される任意の層または領域よりもｎ型ドーピング濃度が高いと解釈されるべきである。同様に、ある領域が「ｐ+型」であると特定される場合、そのような領域は、「ｐ型」であると特定される任意の層または領域よりもｐ型ドーピング濃度が高いと解釈されるべきである。
第１のチャネル領域１１５は、ゲート絶縁層１３１の部分および上面図で（すなわち、第１の主側１０２に平行の平面に対する直交投影において）第１のチャネル領域１１５に重なるゲート層１３０の部分とともに、第１の主側１０２に第１のＭＯＳ構造を形成する一方で、第２のチャネル領域１２５は、ゲート絶縁層１３１の別の部分および上面図で第２のチャネル領域１２５に重なるゲート層１３０の別の部分とともに、第１のＭＯＳ構造に横方向に隣接する第２のＭＯＳ構造を形成する。
第１のｐ型ベース層１１８は、第１の主側１０２に隣接するウェル領域として形成される濃くドープされる第１のｐ+ベース層部分１１８’を含む。同様に、第２のベース層１２８に含まれかつ第１の主側１０２に隣接するウェル領域として、濃くドープされる第２のｐ+ベース層部分１２８’が形成される。第１のソース領域１１７および第１のｐ+ベース層部分１１８’は、第１のソース電極（図示せず）に接するようにされる。同様に、第２のソース領域１２７および第２のｐ+ベース層部分１２８’は、第２のソース電極（図示せず）に接するようにされる。ドレイン層１０７はドレイン電極（図示せず）に接するようにされる。
縦型パワーＭＯＳＦＥＴ１００は、ＳｉＣウェハ１０１に埋め込まれるように第１の主側１０２に隣接して配置される第１のストレッサ１１０および第２のストレッサ１２０を含む。具体的には、第１のストレッサ１１０が第１のｐ+ベース層部分１１８’に埋め込まれ、第２のストレッサ１２０が第２のｐ+ベース層部分１２８’に埋め込まれる。第１のストレッサ１１０および第２のストレッサ１２０は、第１のチャネル領域１１７および第２のチャネル領域１２７に応力を導入するように構成される。第１のストレッサ１１０は、連続的な炭化珪素領域によって、すなわち、第１のベース層１１８の部分、特に第１のｐ+ベース層部分１１８’の部分によって、および第１のチャネル領域１１５と第１のストレッサ１１０との間に配置される第１のソース領域１１７によって、第１のチャネル領域１１５に接続される。第１のストレッサ１１０と第１のチャネル領域１１５との間の横方向距離は、例示的には１０μｍ未満、または５μｍ未満、または２．５μｍ未満である。第１のチャネル領域１１５中の応力は、縦型パワーＭＯＳＦＥＴ１００の動作中に第１のチャネル領域１１５を通る電流の方向に平行、すなわち第１の横方向Ｘに平行または逆平行の方向、に実質的に整列される。
同様に、第２のストレッサ１２０は、連続的なＳｉＣ領域によって、すなわち第２のベース層１２８の部分によって、特に第２のｐ+ベース層部分１２８’の部分、および第２のチャネル領域１２５および第２のストレッサ１２０に配置される第２のソース領域１２７によって、第２のチャネル領域１２５に接続される。（第１の横方向Ｘの）第２のストレッサ１２０と第２のチャネル領域１２５との間の横方向距離は、例示的には１０μｍ未満、または５μｍ未満、または２．５μｍ未満である。第２のチャネル領域１２５中の応力は、縦型パワーＭＯＳＦＥＴ１００の動作中に第２のチャネル領域１２５を通る電流の方向に平行、すなわち第１の横方向Ｘに平行または逆平行の方向、に実質的に整列される。
第１のストレッサ１１０および第２のストレッサ１２０の材料は、酸化物、窒化珪素（ＳｉＮ）もしくは窒化アルミニウム（ＡｌＮ）などの窒化物、またはセラミック化合物のうちのいずれか１つであってもよい。これらの材料は、ＳｉＣ層に応力を導入するのに特に好適である。第１のストレッサ１１０および第２のストレッサ１２０の材料は、例示的には非導電性である。そのような好適な材料からシリコン系の半導体装置中にストレッサを形成するための好適な材料および技術は当業者に周知であることに留意すべきである。ＳｉＣ系の装置にストレッサを形成するために同様の材料および技術を用いてもよい。
第１のチャネル領域１１５中の応力の一部を第２のストレッサ１２０によって導入してもよく、第２のチャネル領域１２７中の応力の一部を第１のストレッサ１１０によって導入してもよいことに留意すべきである。第１のチャネル領域１１５中の応力の量は少なくとも０．５ＧＰａであり、第２のチャネル領域中の応力の量は少なくとも０．５ＧＰａである。第１および第２のチャネル領域１１５および１２５に導入される応力は引張応力であってもよい。
第１の比較例では、第１のストレッサ１１０および第２のストレッサ１２０は両者とも上面図でストリップ形状である。したがって、第１のストレッサ１１０の第２の幅は、その第１の幅よりも大きくてもよく、第２のストレッサ１２０の第２の幅は、その第２の幅よりも大きくてもよい。図１Ａに示されるように、第１のソース領域１１５、ゲート層１３０、および第２のソース領域１２７の各々は、長手方向軸が第２の横方向Ｙに沿って平行に延在する上面図でストリップ形状を有してもよい。ゲート層１３０の下の第１のソース領域１１７の横側１１７’およびゲート層１３０の下の第２のソース領域１２７の横側１２７’は両者とも図１Ａでは破線で示されている。
第１および第２のチャネル領域１１５および１２５に十分に多い量の応力を効率的に導入するために、第１および第２のストレッサ１１０および１２０は各々、第１の主側１０２から少なくとも５０ｎｍの深さまで延在し、各々第１の横方向Ｘの第１の横方向幅が少なくとも１００ｎｍであり、第１の横方向Ｘに垂直の第２の横方向Ｙの第２の幅が少なくとも１００ｎｍである。例示的には、第１および第２のストレッサ１１０および１２０は各々、第１の主側１０２から少なくとも１００ｎｍの深さまでまたは少なくとも２００ｎｍの深さまで延在してもよい。より例示的には、第１および第２のストレッサ１１０および１２０は各々、第１の横方向Ｘの第１の横方向幅が少なくとも１００ｎｍまたは少なくとも２００ｎｍであってもよい。例示的には、第１および第２のストレッサ１１０および１２０は各々、第２の横方向Ｙの第２の横方向幅が少なくとも１００ｎｍまたは少なくとも２００ｎｍであってもよい。
図１Ａおよび図１Ｂに示されるように、第１のチャネル領域１１５、第２のチャネル領域１２５、第１のストレッサ１１０、および第２のストレッサ１２０は、第１の主側１０２に垂直でありかつ第１のチャネル領域１１５と第２の１２５との間の中間において第２の横方向Ｙに延在する第１の平面に対して鏡面対称の構成で配置される。このようにすると、第１のチャネル領域１１５および第２のチャネル領域１２５にそれぞれ同じ均等な応力レベルを導入することができる。第１のチャネル領域１１５、第２のチャネル領域１２５、第１のストレッサ１１０、および第２のストレッサ１２０の配置は、第１の主側１０２に垂直かつ第１の横方向Ｘに延在する第２の平面に対して鏡面対称の構成でも配置され得る。
以下、図２Ａ、図２Ｂ、および図２Ｃを参照して、第２の比較例に従う炭化珪素パワーデバイスを説明する。図２Ａは、縦型ＳｉＣ ＭＯＳＦＥＴ２００の上面図を示し、図２Ｂは、図２Ａの線Ａ－Ａ’に沿った断面を示し、図２Ｃは、図２Ａの線Ｂ－Ｂ’に沿った断面を示す。第２の比較例に従う炭化珪素パワーデバイスは、上述した縦型パワーＭＯＳＦＥＴ１００と同様の構成を有する縦型パワーＭＯＳＦＥＴ２００である。縦型パワーＭＯＳＦＥＴ２００は、上述した第１および第２のストレッサ１１０および１２０を第１から第４のストレッサ２１０、２２０、２１１、および２２１に置き換えた点でのみ縦型パワーＭＯＳＦＥＴ１００と異なっている。多くの類似点があるため、縦型パワーＭＯＳＦＥＴ２００の、上述した縦型パワーＭＯＳＦＥＴ１００との相違点のみを詳細に説明するが、残余の特徴については上記第１の比較例の説明を参照する。特に、第１および第２の比較例の図中で同一の参照符号は同じ特性を有する要素を示すものとする。したがって、上述した縦型パワーＭＯＳＦＥＴ１００の要素と同じ参照符号を有する縦型パワーＭＯＳＦＥＴ２００の要素については、繰り返しの説明を再び行うことはない。これらの同一の参照符号で示される要素の説明については、以上の第１の比較例の説明を参照する。
上述のように第１のストレッサ１１０および第２のストレッサ１２０を有する代わりに、縦型パワーＭＯＳＦＥＴ２００は、４つのストレッサ２１０、２２０、２１１、および２２１を有する。上記第１の比較例と同様に、第１のソース領域１１７、第１のチャネル領域１１５、ドリフト層１０５の第１の部分、第２のチャネル領域１２５、および第１のソース領域１２５は、第１の横方向Ｘにおいて第１のストレッサ２１０と第２のストレッサ２２０との間に配置される。また、縦型パワーＭＯＳＦＥＴ２００は、第１および第２のストレッサ２１０および２２０と基本的に同一であるが第１および第２のストレッサ２１０および２２０から第２の横方向にシフトした第３のストレッサ２１１および第４のストレッサ２２１を備える。第３のストレッサ２１１と第４のストレッサ２２１との間には、第１のソース領域１１７、第１のチャネル領域１１５、ドリフト層１０５の第１の部分、第２のチャネル領域１２５、および第２のソース領域１２７が横方向に配置されている。第１のストレッサ２１０および第３のストレッサ２１１は両者とも、第１のｐ+ベース層部分１１８のウェル領域として第１のベース層１１８に埋め込まれる。同様に、第２のストレッサ２２０および第４のストレッサ２２１は両者とも、第２のｐ+ベース層部分１２８のウェル領域として第２のベース層１２８に埋め込まれる。第１から第４のストレッサ２１０、２２０、２１１、および２２１の配置は、第１の主側１０２に垂直かつ第２の横方向Ｙに平行の第１のチャネル領域１１５と第２のチャネル領域１２５との間の中間に延在する第１の対称平面に対して鏡面対称が存在するようなものである。さらに、第１のストレッサ２１０と第２のストレッサ２１１との間の中間に延在しかつ第１の横方向Ｘに平行の方向に第１の主側１０２に垂直の、第２のストレッサ２２０と第４のストレッサ２２１との間の中間に延在する第２の鏡面に対しても、別の鏡面対称が存在してもよい。第１のチャネル領域１１５への、第１のストレッサ２１０の第１の距離および第３のストレッサ２１１の第２の距離は両者とも、例示的には１０μｍ未満、または５μｍ未満、または２．５μｍ未満である。同様に、第２のチャネル領域１２５への、第２のストレッサ２２０からの第３の距離および第４のストレッサ２２１の第４の距離はそれぞれ、例示的には１０μｍ未満、または５μｍ未満、または２．５μｍ未満である。ストリップ形状のゲート電極１３０の両側に複数のストレッサ２１０、２１１、２２０、２１１を設けることには、第１のストレッサ１１０および第２のストレッサ１２０をストリップ形状のゲート層１３０に平行のストリップ状に作った第１の比較例の構成と比較して、第１のｐ+ベース層部分１１８’および第２のｐ+ベース層部分１２８’のより大きな領域が第１の主側１０２上に露出してソース電極（図示せず）へのこれら第１のｐ+ベース層部分１１８’および第２のｐ+ベース層部分１２８’の接触を容易にするという利点がある。
換言すると、第２の比較例のストレッサ構成は、第２の横方向Ｙに連続的に延在する単一のストリップ形状の第１のストレッサ１１０を、第２の比較例においては第２の横方向Ｙに沿って整列される複数のより小さなストレッサ２１０および２１１に置き換え、第１の比較例において第２の横方向Ｙに連続的に延在する単一のストリップ形状の第２のストレッサ１２０を、第２の比較例においては第２の横方向Ｙに沿って整列される複数のより小さなストレッサ２２０および２２１に置き換える点で、第１の実施形態のストレッサ構成とは異なっている。第１から第４のストレッサ２１０、２２０、２１１、および２２１の各々１つは、第１の主側１０２から少なくとも５０ｎｍの深さに延在し得、各々第１の横方向Ｘの第１の横方向幅が少なくとも１００ｎｍであり得、各々第１の横方向Ｘに垂直の第２の横方向Ｙの第２の幅が少なくとも１００ｎｍであり得る。例示的には、第１から第４のストレッサ２１０、２１１、２２０、２２１は各々、第１の主側１０２から少なくとも１００ｎｍの深さまたは少なくとも２００ｎｍの深さに延在してもよい。より例示的には、第１から第４のストレッサ２１０、２１１、２２０、２２１は各々、第１の横方向Ｘの第１の横方向幅が少なくとも１００ｎｍまたは少なくとも２００ｎｍであってもよい。例示的に、第１から第４のストレッサ２１０、２１１、２２０、２２１は各々、第２の横方向Ｙの第２の横方向幅が少なくとも１００ｎｍまたは少なくとも２００ｎｍであってもよい。第１から第４のストレッサ２１０、２１１、２２０、２２１の材料は、第１の比較例の第１および第２のストレッサ１１０および１２０について上述したものと同じでもよい。第１の比較例と同様に、第１のチャネル領域１１５中の応力は、縦型パワーＭＯＳＦＥＴ２００の動作中に第１のチャネル領域１１５を通る電流の方向に平行、すなわち第１の横方向Ｘに平行または逆平行、の方向に実質的に整列される。同様に、第２のチャネル領域１２５中の応力は、縦型パワーＭＯＳＦＥＴ２００の動作中に第２のチャネル領域２１５を通る電流の方向に平行、すなわち第１の横方向Ｘに平行または逆平行、の方向に実質的に整列される。
以下、図３Ａから図３Ｃを参照して、第３の比較例に従うＳｉＣパワーデバイスを説明する。第３の比較例に従うＳｉＣパワーデバイスは、図２Ａから２Ｃを参照して上述したパワーＭＯＳＦＥＴ２００と同様の縦型パワーＭＯＳＦＥＴ３００である。第２の比較例と第３の比較例との間で類似点が多いため、以下ではこれら２つの比較例同士の間の相違点のみを説明する。図３Ａは、縦型ＳｉＣ ＭＯＳＦＥＴ３００の上面図を示し、図３Ｂは、図３Ａの線Ａ－Ａ’に沿った断面を示し、図３Ｃは、図３Ａの線Ｂ－Ｂ’に沿った断面を示す。図中の同じ参照符号は上述のものと同じ要素を指し、この点で上記説明を参照する。これらの要素の繰り返しの説明は行わない。縦型パワーＭＯＳＦＥＴ３００は、デバイスに設けられるストレッサの構成においてのみ縦型パワーＭＯＳＦＥＴ２００と異なる。図３Ａから図３Ｃに示す第３の比較例では、第１から第４のストレッサ３１０、３２０、３１１、および３２１が設けられ、これらは、第２の比較例の第１から第４のストレッサ２１０、２２０、２１１、および２２１とは、図３Ａに示す上面図において、第１から第４のストレッサ３１０、３２０、３１１、および３２１が第１の横方向Ｘにゲート層１３０の端縁まで延在する点でのみ異なっている。すべての他の局面では、第１から第４のストレッサ３１０、３２０、３１１、および３２１は、上述の第２の比較例の第１から第４のストレッサ２１０、２２０、２１１、および２２１と同一である。第１のストレッサ３１０および第３のストレッサ３１１は、第２の比較例の第１のストレッサ２１０および第３のストレッサ２１１よりも第１のチャネル領域１１５により近い。同様に、第２のストレッサ３２０および第４のストレッサ３２１は、第２の比較例の第２のストレッサ２２０および第４のストレッサ２２１よりも第２のチャネル領域１２５により近い。したがって、第１から第４のストレッサ３１０、３２０、３１１、および３２１により、第１および第２のチャネル領域１１５および１２５に、第２の比較例よりも高い応力レベルを導入することができる。また、縦型パワーＭＯＳＦＥＴ３００は、縦型パワーＭＯＳＦＥＴ２００と同じ鏡面対称を有する。上記比較例と同様に、第１のチャネル領域１１５中の応力は、縦型パワーＭＯＳＦＥＴ３００の動作中に第１のチャネル領域１１５を通る電流の方向に平行、すなわち第１の横方向Ｘに平行または逆平行、の方向に実質的に整列される。同様に、第２のチャネル領域１２５中の応力は、縦型パワーＭＯＳＦＥＴ３００の動作中に第２のチャネル領域１２５を通る電流の方向に平行、すなわち第１の横方向Ｘに平行または逆平行、の方向に実質的に整列される。
以下、図４Ａから４Ｃを参照して、請求される発明の実施形態に従うＳｉＣパワーデバイスを説明する。実施形態に従うＳｉＣパワーデバイスは、上述した縦型パワーＭＯＳＦＥＴ１００から３００と同様の縦型パワーＭＯＳＦＥＴ４００である。図４Ａは、縦型ＳｉＣ ＭＯＳＦＥＴ４００の上面図を示し、図４Ｂは、図４Ａの線Ａ－Ａ’に沿った断面を示し、図４Ｃは、図４Ａの線Ｂ－Ｂ’に沿った断面を示す。図中の同じ参照符号は上述のものと同じ要素を指し、この点で上記説明を参照する。これらの要素の繰り返しの説明は行わない。実施形態は、ストレッサ４１０および４２０の構成においてのみ第１から第３の比較例と異なっている。他のすべての特徴については上記の説明を参照する。実施形態では、第１のストレッサ４１０および第２のストレッサ４２０は、第１の主側４０２に隣接して炭化珪素ウェハ４０１内に配置され、これにより、第１のチャネル領域１１５、ドリフト層１０５の第１の部分、および第２のチャネル領域１２５は、第２の横方向において、第１のストレッサ４１０と第２のストレッサ４２０との間に横方向に配置される。このことは、上述の第１（または第２または第３）の比較例では、第１および第２のチャネル領域１１５、１２５は、第１の横方向Ｘにおいて第１のストレッサ１１０（または２１０または３１０）と第２のストレッサ１２０（または２２０または３２０）との間に挟まれているが、実施形態では、第１および第２のチャネル領域１１５、１２５は、第２の横方向Ｙにおいて第１のストレッサ４１０と第２のストレッサ４２０との間に挟まれていることを意味する。第２の横方向Ｙに見ると、すなわち第２の横方向Ｙに垂直の平面に対する直交投影において、第１のストレッサ４１０および第２のストレッサ４２０はそれぞれ、第１のソース領域１１７、第１のチャネル領域１１５、ドリフト層１０５の第１の部分、第２のチャネル領域１２５、および第２のソース領域１２７に重なる。実施形態では、第１および第２のストレッサ４１０および４２０は両者とも、第１および第２のチャネル領域１１５および１２５に直接接している。したがって、実施形態では、第１から第３の比較例よりもより効率的に第１および第２のチャネル領域１１５および１２５に応力を導入することができる。第１から第３の比較例と同様に、第１および第２のストレッサ４１０および４２０の配置は、第１の主側１０２に垂直でありかつ第１のチャネル領域１１５と第２のチャネル領域１２５との間の中間において第２の横方向Ｙに平行の方向に延在する第１の対称平面に対して鏡面対称が存在するようなものである。さらに、第１の横方向Ｘに平行の方向において第１の主側に垂直の、第１のストレッサ４１０と第２のストレッサ４２０との間の中間に延在する第２の鏡面に対して別の鏡面対称が存在してもよい。上記比較例と同様に、第１のチャネル領域１１５中の応力は、縦型パワーＭＯＳＦＥＴ４００の動作中に第１のチャネル領域１１５を通る電流の方向に平行の方向に実質的に整列される。同様に、第２のチャネル領域１２５中の応力は、縦型パワーＭＯＳＦＥＴ４００の動作中に第２のチャネル領域１１５を通る電流の方向に平行の方向に実質的に整列される。
以下、図５Ａおよび図５Ｂを参照して、第４の比較例に従うＳｉＣパワーデバイスを説明する。第４の比較例に従うＳｉＣパワーデバイスは横型パワーＭＯＳＦＥＴ５００である。図５Ａは、横型パワーＭＯＳＦＥＴ５００を上面図で示し、図５Ｂは、図５Ａの線Ａ－Ａ’に沿った断面で横型パワーＭＯＳＦＥＴ５００を示す。横型パワーＭＯＳＦＥＴ５００は、第１の主側５０２および第２の主側５０３を有するＳｉＣ層５０９を備える。第１の主側５０２に隣接して、ｎ型ソース領域５１７およびｎ型ドレイン領域５２７が形成され、これらは、ｐ型チャネル領域５１５によって、第１の主側５０２に平行の第１の横方向Ｘに横方向に分離される。第１の主側５０２上には、チャネル領域５１５に重なるゲート絶縁層５３１が形成される。ゲート絶縁５３１上には、導電ゲート層５３０が形成される。ソース領域５１７、ドレイン領域５２７、ゲート層５３０、およびソース領域５１７とドレイン領域５２７との間で第１の横方向Ｘに挟まれるチャネル領域５１５はすべて、図５Ｂの上面図に示すように、すなわち第１の主側５０２に平行の平面上に対する直交投影において、長手方向軸が第１の横方向Ｘに垂直でかつ第１の主側５０２に平行である第２の横方向Ｙに延在するストリップ形状である。
第４の比較例に従う横型パワーＭＯＳＦＥＴ５００は、ＳｉＣ層５０９中に第１の主側５０２に隣接して配置される第１のストレッサ５１０および第２のストレッサ５２０を含む。第１のストレッサ５１０および第２のストレッサ５２０もストリップ形状であり、ストリップ形状の第１のソース領域５１７の長手方向軸、ストリップ形状のゲート層５３０の長手方向軸、およびストリップ形状のドレイン領域５２７の長手方向軸に平行の第１の横方向Ｘに延在している。第１のストレッサ５１０は、第１の横方向Ｘにおいてゲート層５３０の第１の側に配置される一方で、第２のストレッサ５２０は、ゲート層５３０の第１の側とは反対の第２の側に配置される。ソース領域５１７、チャネル領域５１５、およびドレイン領域５２７は、第１のストレッサ５１０と第２のストレッサ５２０との間に横方向に配置される。第１のストレッサ５１０および第２のストレッサ５２０は、チャネル領域５１５に応力を導入するように構成される。第１のストレッサ５１０および第２のストレッサ５２０は、連続的なＳｉＣ領域、すなわちソース領域５１７およびドレイン領域５２７を含むＳｉＣ層５０９の部分、によってチャネル領域５１５に接続される。サイズおよび材料に関して、第１のストレッサ５１０および第２のストレッサ５２０は、図１Ａおよび図１Ｂを参照して上述した第１のストレッサ１１０および第２のストレッサ１２０と同じ特徴を有してもよい。上記の実施形態および第４の比較例と同様に、チャネル領域５１５中の応力は、横型パワーＭＯＳＦＥＴ５００の動作中にチャネル領域５１５を通る電流の方向に平行、すなわち第１の横方向Ｘに平行または逆平行、の方向に実質的に整列される。
添付の特許請求の範囲によって規定される発明の範囲から逸脱することなく、上述の実施形態の変形が可能であることが当業者には明らかであろう。
上記の実施形態では、炭化珪素パワーデバイスが縦型パワーＭＯＳＦＥＴであると説明した。しかしながら、発明の概念は絶縁ゲートバイポーラサイリスタ（ＩＧＢＴ）にも適用され得る。
上記実施形態では、チャネル領域に加わる応力が引張応力であるとして説明したが、これは圧縮応力であってもよい。
「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は他の要素またはステップを排除せず、不定冠詞「ａ」または「ａｎ」は複数を排除しないことに留意すべきである。また、異なる実施形態に関連して説明される要素を組合わせてもよい。
参照符号の一覧
１００、２００、３００、４００ 縦型パワーＭＯＳＦＥＴ
１０１ 炭化珪素ウェハ
１０２、５０２ 第１の主側
１０３、５０３ 第２の主側
１０５ ドリフト層
１０７ ドレイン層
１１５ 第１のチャネル領域
１１７ 第１のソース領域
１１８ 第１のベース層
１１８’ 第１のｐ+ベース層部分
１１０、２１０、３１０、４１０、５１０ 第１のストレッサ
１２０、２２０、３２０、４２０、５２０ 第２のストレッサ
１２５ 第２のチャネル領域
１２７ 第２のソース領域
１２８ 第２のベース層
１２８’ 第２のｐ+ベース層部分
１３０、５３０ ゲート層
１３１、５３１ ゲート絶縁層
２１１、３１１ 第３のストレッサ
２２１、３２１ 第４のストレッサ
５００ 横型パワーＭＯＳＦＥＴ
５０９ ＳｉＣ層
５１５ チャネル領域
５１７ ソース領域
５２７ ドレイン領域
Ｘ 第１の横方向
Ｙ 第２の横方向
Ｚ 直交方向

Claims (10)

  1. 炭化珪素パワーデバイスであって、前記炭化珪素パワーデバイスは縦型パワーＭＯＳＦＥＴ（４００）またはＩＧＢＴであり、前記炭化珪素パワーデバイスは、第１の主側（１０２）および前記第１の主側（１０２）とは反対の第２の主側（１０３）を有する炭化珪素ウェハ（１０１）を備え、前記炭化珪素ウェハ（１０１）は、
    第１の導電型の第１のチャネル領域（１１５）と、
    前記第１の導電型とは異なる第２の導電型の第１のソース領域（１１７）とを備え、前記第１のソース領域（１１７）は、前記第１の主側（１０２）に平行の第１の横方向において前記第１のチャネル領域（１１５）の第１の横側に配置され、さらに
    前記第２の導電型のドリフト層（１０５）を備え、前記ドリフト層（１０５）の第１の部分は、前記第１のチャネル領域（１１５）の第２の横側に配置され、前記第２の横側は前記第１の横側とは反対であり、前記ドリフト層（１０５）の第２の部分は、前記第１の部分から前記第２の主側（１０３）に向かって延在し、さらに
    前記ドリフト層（１０５）から前記第１のソース領域（１１７）を分離する前記第１の導電型の第１のベース層（１１８）と、
    前記第１の導電型の第２のチャネル領域（１２５）とを備え、前記第２のチャネル領域（１２５）は、前記第１のチャネル領域（１１５）の前記第２の横側に配置され、かつ前記ドリフト層（１０５）の前記第１の部分によって前記第１のチャネル領域（１１５）から横方向に分離され、さらに
    前記第２の導電型の第２のソース領域（１２７）を備え、前記第２のソース領域（１２７）および前記ドリフト層（１０５）の前記第１の部分は、前記第２のチャネル領域（１２５）の対向する横側に配置され、さらに
    前記ドリフト層（１０５）から前記第２のソース領域（１２７）を分離する前記第１の導電型の第２のベース層（１２８）を備え、
    前記炭化珪素パワーデバイスはさらに、前記第１の主側（１０２）上に延在して前記第１のチャネル領域（１１５）および前記第２のチャネル領域（１２５）に重なるように配置されるゲート絶縁層（１３１）を備え、前記ゲート絶縁層（１３１）は、前記第１のチャネル領域（１１５）および前記第２のチャネル領域（１２５）のすぐ上に存在し、さらに
    前記ゲート絶縁層（１３１）のすぐ上に導電ゲート層（１３０；５３０）を備え、これにより、前記ゲート層（１３０；５３０）は、前記ゲート絶縁層（１３１）によって前記第１のチャネル領域（１１５）および前記第２のチャネル領域から分離され、さらに
    前記第１の主側（１０２）において前記炭化珪素ウェハ（１０１）内に配置される第１のストレッサ（１１０；２１０；３１０；４１０；５１０）と、
    前記第１の主側（１０２）において前記炭化珪素ウエハ（１０１）内に配置される第２のストレッサ（４２０）とを備え、
    前記第１のチャネル領域（１１５）、前記ドリフト層（１０５）の前記第１の部分、および前記第２のチャネル領域（１２５）は、前記第１の主側に平行でありかつ前記第１の横方向に垂直である第２の横方向において、前記第１のストレッサ（４１０）と前記第２のストレッサ（４２０）との間に横方向に配置され、これにより、前記第１のストレッサ（４１０）および前記第２のストレッサ（４２０）によって前記第１のチャネル領域（１１５）および前記第２のチャネル領域（１２５）に応力が導入されることを特徴とする、炭化珪素パワーデバイス。
  2. 前記ゲート絶縁層（１３１；５３１）は酸化珪素層である、請求項１に記載の炭化珪素パワーデバイス。
  3. 前記第１のストレッサ（４１０）は、前記第１のチャネル領域（１１５）に直接接しているか、または連続炭化珪素領域によって前記第１のチャネル領域（１１５）に接続される、請求項１または２に記載の炭化珪素パワーデバイス。
  4. 前記第１のストレッサ（４１０）の材料は、酸化物、窒化珪素（ＳｉＮ）もしくは窒化アルミニウムなどの窒化物、またはセラミック化合物のうちの１つである、請求項１から３のいずれか１項に記載の炭化珪素パワーデバイス。
  5. 前記第１のストレッサ（４１０）は非導電性である、請求項１から４のいずれか１項に記載の炭化珪素パワーデバイス。
  6. 前記第１のチャネル領域（１１５）における前記応力の絶対値は、少なくとも０．５ＧＰａ、例示的には少なくとも０．７ＧＰａである、請求項１から５のいずれか１項に記載の炭化珪素パワーデバイス。
  7. 前記第１のストレッサ（１１０；２１０；３１０；４１０；５１０）と前記第１のチャネル領域（１１５）との間の距離は、１０μｍ未満、または５μｍ未満、または２．５μｍ未満である、請求項１から６のいずれか１項に記載の炭化珪素パワーデバイス。
  8. 前記第１のストレッサ（４１０）は、前記第１の主側（１０２）から少なくとも５０ｎｍの深さまで延在し、第１の横方向（Ｘ）に少なくとも１００ｎｍ延在し、かつ前記第１の横方向（Ｘ）に垂直の第２の横方向（Ｙ）に少なくとも１００ｎｍ延在する、請求項１から７のいずれか１項に記載の炭化珪素パワーデバイス。
  9. 前記第１のストレッサ（４１０）および前記第２のストレッサ（４２０）は、前記第１のチャネル領域（１１５）、前記ドリフト層（１０５）の前記第１の部分、および前記第２のチャネル領域（１２５）に直接接する、請求項１から８のいずれか１項に記載の炭化珪素パワーデバイス。
  10. 前記第１のチャネル領域（１１５）、前記第２のチャネル領域（１２５）、前記第１のストレッサ（４１０）、および前記第２のストレッサ（４２０）は、前記第１の主側（１０２）に垂直でありかつ前記第１のチャネル領域（１１５）と前記第２のチャネル領域（１２５）との間に延在する平面に対して鏡面対称の構成で配置される、請求項１から９のいずれか１項に記載の炭化珪素パワーデバイス。
JP2021535838A 2018-12-21 2019-12-16 Ｍｏｓ構造およびストレッサを有する炭化珪素パワーデバイス Active JP7100770B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18215379.1 2018-12-21
EP18215379 2018-12-21
PCT/EP2019/085340 WO2020127041A1 (en) 2018-12-21 2019-12-16 Silicon carbide power device with mos structure and stressor

Publications (2)

Publication Number Publication Date
JP2022508395A true JP2022508395A (ja) 2022-01-19
JP7100770B2 JP7100770B2 (ja) 2022-07-13

Family

ID=64949068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021535838A Active JP7100770B2 (ja) 2018-12-21 2019-12-16 Ｍｏｓ構造およびストレッサを有する炭化珪素パワーデバイス

Country Status (5)

Country Link
US (1) US11302811B2 (ja)
EP (1) EP3753052B1 (ja)
JP (1) JP7100770B2 (ja)
CN (1) CN113169230B (ja)
WO (1) WO2020127041A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232513A1 (en) * 2003-05-23 2004-11-25 Taiwan Semiconductor Manufacturing Co. Silicon strain engineering accomplished via use of specific shallow trench isolation fill materials
US20050181536A1 (en) * 2004-01-27 2005-08-18 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
US20080251854A1 (en) * 2007-04-10 2008-10-16 Kabushiki Kaisha Toshiba Semiconductor device
US20140077232A1 (en) * 2011-06-23 2014-03-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2015185617A (ja) * 2014-03-20 2015-10-22 株式会社東芝 半導体装置およびその製造方法
US20160149031A1 (en) * 2014-11-21 2016-05-26 JaeHyun JUNG Semiconductor devices including patterns in a source region

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081513A (en) 1991-02-28 1992-01-14 Xerox Corporation Electronic device with recovery layer proximate to active layer
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US7208380B2 (en) 2004-03-22 2007-04-24 Texas Instruments Incorporated Interface improvement by stress application during oxide growth through use of backside films
US8563986B2 (en) 2009-11-03 2013-10-22 Cree, Inc. Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
JP5852863B2 (ja) * 2011-11-28 2016-02-03 株式会社日立製作所 ４ｈ−ＳｉＣ半導体素子及び半導体装置
CN105161539B (zh) 2015-09-10 2018-03-23 中国科学院微电子研究所 碳化硅mosfet器件及其制作方法
CN105810722B (zh) 2016-03-16 2019-04-30 中国科学院半导体研究所 一种碳化硅mosfet器件及其制备方法
CN107871781A (zh) 2016-09-27 2018-04-03 西安电子科技大学 一种碳化硅mosfet及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232513A1 (en) * 2003-05-23 2004-11-25 Taiwan Semiconductor Manufacturing Co. Silicon strain engineering accomplished via use of specific shallow trench isolation fill materials
US20050181536A1 (en) * 2004-01-27 2005-08-18 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
US20080251854A1 (en) * 2007-04-10 2008-10-16 Kabushiki Kaisha Toshiba Semiconductor device
US20140077232A1 (en) * 2011-06-23 2014-03-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2015185617A (ja) * 2014-03-20 2015-10-22 株式会社東芝 半導体装置およびその製造方法
US20160149031A1 (en) * 2014-11-21 2016-05-26 JaeHyun JUNG Semiconductor devices including patterns in a source region

Also Published As

Publication number Publication date
CN113169230B (zh) 2022-06-14
US20220045213A1 (en) 2022-02-10
US11302811B2 (en) 2022-04-12
EP3753052B1 (en) 2021-07-28
WO2020127041A1 (en) 2020-06-25
JP7100770B2 (ja) 2022-07-13
CN113169230A (zh) 2021-07-23
EP3753052A1 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
US7768066B2 (en) Semiconductor device and electrical circuit device using thereof
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
TWI736600B (zh) 高電子遷移率電晶體
KR20200020001A (ko) 매립 게이트 구조체를 가진 fet
US9899512B2 (en) Silicon carbide device and method of making thereof
JP6937326B2 (ja) 短チャネルトレンチ型パワーｍｏｓｆｅｔ
WO2014125586A1 (ja) 半導体装置
KR20150076715A (ko) 전력 반도체 소자
JP2018511163A (ja) パワー半導体デバイス
JP5553997B2 (ja) トランジスタおよびその製造方法
KR20220169920A (ko) 전극에 내장된 스트레인-유도 물질을 갖는 전력 반도체 장치
US9627523B2 (en) High electron mobility transistor
WO2006123458A1 (ja) 半導体装置及びその製造方法
JP7100770B2 (ja) Ｍｏｓ構造およびストレッサを有する炭化珪素パワーデバイス
US7892859B2 (en) Device and method for switching electric signals and powers
CN116247087A (zh) 具有增强的电荷载流子迁移率的沟槽功率器件
JP7150609B2 (ja) 短チャネルのトレンチパワーｍｏｓｆｅｔ
JP7472090B2 (ja) 半導体装置及び半導体装置の製造方法
CN111755524B (zh) 一种肖特基积累层碳化硅横向场效应晶体管及其制作方法
JP6606847B2 (ja) 炭化ケイ素半導体装置及びその処理方法
US20070126057A1 (en) Lateral DMOS device insensitive to oxide corner loss
JP2004311815A (ja) 半導体装置およびその製造方法
CN111009575A (zh) 半导体器件及其制造方法
JP7330239B2 (ja) 半導体装置およびその製造方法
US9502498B2 (en) Power semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210708

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220701

R150 Certificate of patent or registration of utility model

Ref document number: 7100770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350