JP2022501626A - アレイ基板、表示パネル及び表示装置 - Google Patents

アレイ基板、表示パネル及び表示装置 Download PDF

Info

Publication number
JP2022501626A
JP2022501626A JP2020564599A JP2020564599A JP2022501626A JP 2022501626 A JP2022501626 A JP 2022501626A JP 2020564599 A JP2020564599 A JP 2020564599A JP 2020564599 A JP2020564599 A JP 2020564599A JP 2022501626 A JP2022501626 A JP 2022501626A
Authority
JP
Japan
Prior art keywords
insulating layer
concave groove
layer
fan
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020564599A
Other languages
English (en)
Other versions
JPWO2020063128A5 (ja
Inventor
鴻飛 程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2022501626A publication Critical patent/JP2022501626A/ja
Publication of JPWO2020063128A5 publication Critical patent/JPWO2020063128A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本開示は、アレイ基板、表示パネル及び表示装置を提供する。このアレイ基板は、基板本体を含み、前記基板本体は、表示領域及び非表示領域を含み、前記非表示領域は、前記表示領域内の信号線と接続するファンアウト信号線が設けられたファンアウト領域を含む。前記ファンアウト領域は、前記基板本体と平坦層との間に設けられた無機絶縁層を含み、前記無機絶縁層に第１凹溝が開いており、且つ前記ファンアウト信号線の少なくとも一部の前記基板本体での正投影は、前記第１凹溝の前記基板本体での正投影内に位置する。

Description

本願は、２０１８年９月２７日に中国で出願された中国特許出願第２０１８１１１３０８５４．６号の優先権を主張し、その内容の全ては、参照により本願に組み込まれる。
本開示は、表示技術の分野に関し、特に、アレイ基板、表示パネル及び表示装置に関する。
有機エレクトロルミネッセンス表示デバイスとも呼ばれるＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ）表示デバイスは、自己発光、薄型軽量及び省電力の特性を備えているため、現在、表示機器で広く使用されている。また、今のＯＬＥＤ表示スクリーンは、湾曲可能なフレキシブルスクリーンとして作ることができ、作られた表示製品がより多様化され、市場への幅広い応用が見込まれる。
フレキシブルＯＬＥＤディスプレイの構造を簡素化するために、現在、表示領域として作られたフレキシブル基板には、駆動チップＩＣが更に直接製作され、且つ、フレキシブル基板における駆動回路が設けられる部分は、表示領域が設けられる部分に比べて折り曲げられており、通常として、表示領域が設けられる部分の背面に折り曲げられ、この設定構造に基づけば、駆動回路と表示領域とを接続する信号線は、フレキシブル基板の折り曲げ領域に設けられる。
関連技術においては、折り曲げ領域に複数の無機層が製作されているため、駆動回路と表示領域との間の信号線接続の破断するリスクが高く、それにより、フレキシブルＯＬＥＤディスプレイの使用性能に影響を与えてしまう。
本開示の技術案は、アレイ基板、表示パネル及び表示装置を提供することを目的とする。
基板本体を含むアレイ基板であって、
前記基板本体は、表示領域及び非表示領域を含み、前記非表示領域は、前記表示領域内の信号線と接続するファンアウト信号線が設けられたファンアウト領域を含み、
ここで、
前記ファンアウト領域は、前記基板本体と平坦層との間に設けられた無機絶縁層を含み、前記無機絶縁層に第１凹溝が開いており、且つ前記ファンアウト信号線の少なくとも一部の、前記基板本体での正投影は、前記第１凹溝の、前記基板本体での正投影内に位置する
アレイ基板を本開示は提供する。
選択的に、上記のアレイ基板において、前記平坦層は、前記ファンアウト信号線上に堆積し、前記ファンアウト信号線と繋がっている。
選択的に、上記のアレイ基板において、前記第１凹溝の底部は、前記第１凹溝の開口に対向しており、前記基板本体の一部の表面は、前記第１凹溝の底部を構成し、且つ前記ファンアウト信号線における、前記第１凹溝の底部に設けられた部分は、前記基板本体に直接接触している。
選択的に、前記第１凹溝の底部は、前記第１凹溝の開口に対向しており、前記基板本体の一部の表面は、前記第１凹溝の底部を構成し、前記第１凹溝内に有機高分子材料層が充填されており、前記有機高分子材料層は、前記第１凹溝の底部に直接接触しており、前記ファンアウト信号線は、前記有機高分子材料層の、前記基板本体から遠い側に設けられて、前記有機高分子材料層に直接接触しており、且つ前記平坦層は、前記ファンアウト信号線の、前記基板本体から遠い側に設けられている。
選択的に、前記第１凹溝の底部は、前記第１凹溝の開口に対向しており、前記基板本体の一部の表面は、前記第１凹溝の底部を構成し、前記有機高分子材料層は、前記基板本体の一部の表面に直接接触している。
選択的に、上記のアレイ基板において、前記無機絶縁層は、順次に前記基板本体上に設けられたバッファ層、ゲート絶縁層及び層間絶縁層を含み、前記第１凹溝の深さは、前記バッファ層、前記ゲート絶縁層及び前記層間絶縁層の厚さの合計以下であり、且つ前記ファンアウト信号線は、前記層間絶縁層上に設けられ、その一部が前記第１凹溝内に設けられている。
選択的に、上記のアレイ基板において、前記第１凹溝は、前記基板本体の一部の表面が露出されるように、前記バッファ層、前記ゲート絶縁層及び前記層間絶縁層を貫いており、前記ファンアウト信号線は、前記基板本体の前記一部の表面に直接接触している。
選択的に、上記のアレイ基板において、前記無機絶縁層は、少なくとも２層構造を含み、前記第１凹溝は、前記基板本体と平行な開口寸法が、前記基板本体に垂直で且つ前記基板本体から離れる方向に沿って徐々に大きくなる。
選択的に、上記のアレイ基板において、前記第１凹溝の側壁の表面は、階段面又は平面である。
選択的に、上記のアレイ基板において、前記無機絶縁層は、互いに直接接触している第１サブ無機絶縁層及び第２サブ無機絶縁層を含む。
選択的に、上記のアレイ基板において、前記無機絶縁層は、順次に前記基板本体上に設けられたバッファ層、ゲート絶縁層及び層間絶縁層を含み、前記ゲート絶縁層での前記第１凹溝の開口寸法は、前記バッファ層での前記第１凹溝の開口寸法よりも大きく、且つ前記層間絶縁層での前記第１凹溝の開口寸法は、前記ゲート絶縁層での前記第１凹溝の開口寸法よりも大きい。
選択的に、上記のアレイ基板において、前記第１凹溝における前記ゲート絶縁層及び前記層間絶縁層を貫いた部分の側壁は第１平面であり、前記第１凹溝における前記バッファ層を貫いた部分の側壁は第２平面であり、且つ前記第１平面と前記第２平面とは、異なる平面に位置する。
選択的に、上記のアレイ基板において、前記第１凹溝における前記層間絶縁層を貫いた部分の側壁は第３平面であり、前記第１凹溝における前記ゲート絶縁層及び前記バッファ層を貫いた部分の側壁は第４平面であり、且つ前記第３平面と前記第４平面とは、異なる平面に位置する。
選択的に、上記のアレイ基板において、前記有機高分子材料層は、前記第１凹溝の外部に位置し且つ前記無機絶縁層と貼り合せられて繋がった部分を更に含む。
選択的に、上記のアレイ基板において、前記ファンアウト信号線は、画素ユニットのデータ線とは、同じ層で同じ材料になるように設けられた第１線路部分と、前記画素ユニットのゲット線とは、同じ層で同じ材料になるように設けられた第２線路部分とを含み、
ここで、前記第１線路部分は、前記第１凹溝内に設けられている。
選択的に、上記のアレイ基板において、前記基板本体は、フレキシブル基板本体である。
選択的に、上記のアレイ基板において、前記有機高分子材料層は、フレキシブル有機高分子材料層である。
選択的に、上記のアレイ基板において、前記表示領域には、複数の画素ユニットが設けられており、前記非表示領域又は前記表示領域には、駆動回路が更に設けられており、前記駆動回路は、前記ファンアウト信号線及び前記表示領域内の信号線を介して、前記複数の画素ユニットに接続されている。
本開示の実施例は、上記の何れか一項に記載のアレイ基板を含む表示パネルを更に提供する。
本開示の実施例は、上記に記載の表示パネルを含む表示装置を更に提供する。
本開示の実施例に係るアレイ基板の平面模式図である。 本開示の実施例に係るアレイ基板の形成した１つの折り曲げ状態の構造模式図である。 ＯＬＥＤディスプレイにおける、アレイ基板上の画素ユニットの駆動回路の回路構造模式図である。 前記アレイ基板上の画素ユニットの平面構造模式図である。 図４のＢ−Ｂ’部分の断面模式図である。 本開示の実施例に係るアレイ基板のいくつかの実施構造における、前記ファンアウト領域のＡ−Ａ’箇所での断面模式図である。 本開示の実施例に係るアレイ基板のいくつかの実施構造における、前記ファンアウト領域のＡ−Ａ’箇所での別の断面模式図である。 本開示の実施例に係るアレイ基板のいくつかの実施構造における、前記ファンアウト領域のＡ−Ａ’箇所でのさらなる別の断面模式図である。 本開示の実施例に係るアレイ基板のいくつかの実施構造における、前記ファンアウト領域のＡ−Ａ’箇所でのさらなる別の断面模式図である。 本開示の実施例に係るアレイ基板のいくつかの実施構造における、前記ファンアウト領域のＡ−Ａ’箇所でのさらなる別の断面模式図である。 本開示の実施例に係るアレイ基板のいくつかの実施構造における、前記ファンアウト領域のＡ−Ａ’箇所でのさらなる別の断面模式図である。 本開示の実施例に係るアレイ基板のいくつかの実施構造における、前記ファンアウト領域のＡ−Ａ’箇所でのさらなる別の断面模式図である。
本開示の解決しようとする課題、技術案及びメリットをより明確にするためには、以下、図面及び具体的な実施例に基づいて詳しく説明する。
アレイ基板上の駆動回路と表示領域との間の信号線が破断し易いという問題を解决するために、本開示の実施例に係るアレイ基板は、ファンアウト領域の無機絶縁層に凹溝を設けることで、ファンアウト領域における無機絶縁層の厚さを減らし、柔軟性が良好な平坦層の厚さを増やすことにより、ファンアウト領域の折り曲げに起因して信号線が破断し易いという問題を解決している。
本開示の実施例において、前記アレイ基板は、フレキシブルな基板本体を含み、
前記基板本体は、複数の画素ユニットが設けられた画素領域と、前記画素領域の信号線と接続するファンアウト信号線が設けられたファンアウト領域とを含み、
ここで、前記ファンアウト領域は、前記基板本体と平坦層との間に設けられた無機絶縁層を含み、前記無機絶縁層に凹溝が開いており、前記ファンアウト信号線の少なくとも一部は、前記凹溝内に設けられている。
図１は、本開示の実施例に係るアレイ基板の平面模式図を示す。このアレイ基板のフレキシブルな基板本体１００は、表示領域に対応する画素領域１１０を含み、且つ基板本体１００に駆動回路１２０が更に製作されており、駆動回路１２０は、ファンアウト信号線を介して画素領域１１０の信号線と接続されるため、ファンアウト信号線の基板本体１００上での配置領域、即ち画素領域１１０と駆動回路１２０との間の領域は、ファンアウト領域１４０として形成されている。図１に示すように、表示領域に複数の画素ユニット１１が設けられており、駆動回路１２０は、ファンアウト信号線３００と、表示領域内のゲット線１３及びデータ線１２とを介して、複数の画素ユニット１１に接続されている。当業者であれば、図１に示す画素ユニット、駆動回路、ゲット線及びデータ線等の数量及び構造は、全て模式的に示したものに過ぎず、アレイ基板内のこれらの素子の実際の詳しい数量及び構造を表すものではないことを理解できる。以下は、他の図面を参照して画素ユニット、駆動回路、ゲット線及びデータ線等の模式的な詳しい構造を説明する。なお、前記フレキシブルな基板本体１００は、例えば、ポリイミドプラスチック、ポリエーテルエーテルケトンや透明導電性ポリエステル等の高分子材料から作ることができ、軽量、薄い厚さ、柔らかで湾曲可能な特徴を有する。
図２は、本開示の実施例に係るアレイ基板の形成した１つの折り曲げ状態の構造模式図を示す。ここで、基板本体１００は、フレキシブル材料製であるため、ファンアウト領域１４０は、画素領域１１０の背面に折り曲げられることが可能であり、図１に示すように、ファンアウト領域１４０の当該１つの折り曲げ状態に基づいて、ファンアウト領域１４０の一部を折り曲げ領域１４１として形成し、且つ折り曲げ領域１４１により、ファンアウト領域１４０のほかの部分を第１ファンアウト領域１４２と第２ファンアウト領域１４３とに区分している。前記ファンアウト領域１４０は、折り曲げ領域１４１、第１ファンアウト領域１４２及び第２ファンアウト領域１４３を含む。
本開示の実施例において、ファンアウト領域１４０は、基板本体と平坦層との間に設けられた無機絶縁層を含み、ここで、当該無機絶縁層に凹溝が開いており、前記ファンアウト信号線の少なくとも一部は、前記凹溝内に設けられている。
具体的に、ファンアウト領域１４０における凹溝が設けられる部分を折り曲げ領域１４１として形成しており、折り曲げ領域１４１の無機絶縁層に凹溝を設けることで、折り曲げ領域１４１における無機絶縁層の厚さを減らし、柔軟性が良好な平坦層の厚さを増やすことにより、折り曲げ領域１４１の折り曲げに起因して信号線が破断し易いという問題を解决している。
フレキシブルなアレイ基板が一般にＯＬＥＤディスプレイに使用されることは理解されるため、以下、前記アレイ基板がＯＬＥＤディスプレイに使用された場合を例として、本開示の実施例に係るアレイ基板の実施構造を詳しく説明する。
図３は、ＯＬＥＤディスプレイにおける、アレイ基板上の画素ユニットの駆動回路の回路構造模式図であり、図４は、前記アレイ基板上の画素ユニットの平面構造模式図である。図３及び図４に示すように、アレイ基板の画素ユニットは、ＯＬＥＤスイッチング制御を実現するためのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）Ｔ１と、ＯＬＥＤ駆動を実現するためのＴＦＴ Ｔ２と、ストレージコンデンサＣｓとを含み、スイッチングＴＦＴ Ｔ１は、ゲートがゲット（Ｇａｔｅ）線と接続され、ソースがデータ（Ｄａｔａ）線と接続され、ドレインが駆動ＴＦＴ Ｔ２のゲートと接続され、駆動ＴＦＴ Ｔ２のソースは、電源線（Ｖｄｄ）と接続され、ドレインが画素電極（ＯＬＥＤのアノード層１０６１）と接続され、ストレージコンデンサＣｓは、一方の電極がスイッチングＴＦＴ Ｔ１のドレイン及び駆動ＴＦＴ Ｔ２のゲートに接続され、他方の電極がＴＦＴ Ｔ２のソースに接続されている。
アレイ基板上の図４に示すＢ−Ｂ’部分の断面を例とすると、アレイ基板の画素領域の各画素ユニットは、図５に示すように、下から上へ順次に設けられた基板本体１００、バッファ層１０１、ゲート絶縁層１０２、層間絶縁層１０３、パッシベーション層１０４、平坦層１０５及び画素規定層１０６をそれぞれ含み、対応する画素規定層１０６内には、ＯＬＥＤのアノード層１０６１、有機発光層１０６２及びカソード層１０６３が設けられている。
さらには、図５によれば、バッファ層１０１上にアクティブ層１０１１が更に設けられており、ゲート絶縁層１０２上に駆動ＴＦＴ Ｔ２のゲート１０２１が設けられており、ゲート絶縁層１０２及び層間絶縁層１０３を穿ったビアホール内に駆動ＴＦＴ Ｔ２のソース１０２２及びドレイン１０２３が設けられており、且つ層間絶縁層１０３上にＶｄｄ線１及びデータ線２が設けられており、図３も参照して、駆動ＴＦＴ Ｔ２のドレイン１０２３は、ビアホールを介してＯＬＥＤのアノード層１０６１と接続され、駆動ＴＦＴ Ｔ２のソース１０２２は、Ｖｄｄ線と接続されている。
上記の図４及び図５は、基板本体１００上の画素領域１１０の一実施構造の模式図を示したが、対応する図１のファンアウト領域１４０には、画素領域１１０と対応し且つ同じ層になるように製作されたバッファ層１０１、ゲート絶縁層１０２、層間絶縁層１０３、パッシベーション層１０４及び平坦層１０５が設けられていることが理解される。
上記基板本体１００上のバッファ層１０１、ゲート絶縁層１０２、層間絶縁層１０３及びパッシベーション層１０４は、一般に無機材料製であり、複数回の折り曲げの際、破断するリスクが高くなるが、本開示の実施例に係るアレイ基板は、ファンアウト領域１４０における基板本体１００上の無機絶縁層に凹溝が開くことで、ファンアウト信号線の少なくとも一部が凹溝内に設けられるようにして、ファンアウト領域１４０の折り曲げ領域１４１における無機絶縁層の厚さを減らし、柔軟性が良好な平坦層の厚さを増やすことにより、折り曲げ領域内の無機絶縁層の折り曲げに起因して信号線が破断し易いという問題を解决している。
具体的に、本開示の実施例に係るアレイ基板において、凹溝が開く無機絶縁層は、バッファ層１０１、ゲート絶縁層１０２、層間絶縁層１０３及びパッシベーション層１０４のうちの何れか１つであってもよく、又は、バッファ層１０１、ゲート絶縁層１０２、層間絶縁層１０３及びパッシベーション層１０４のうちの隣接する少なくとも２つであってもよい。凹溝２００が開く無機絶縁層は、互いに直接接触している３つのサブ無機絶縁層を含んでも良く、図６〜図１１に示すように、無機絶縁層は、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３を含むか、又は、凹溝２００が開く無機絶縁層は、図１２に示すように、無機絶縁層に含まれたゲート絶縁層１０２及び層間絶縁層１０３を含んでもよい。
選択的に、本開示の実施例に係るアレイ基板において、信号線の柔軟性が高められるように、ファンアウト領域１４０のファンアウト信号線は、開く凹溝内で、フレキシブル有機高分子材料層に直接接触する。ここで、凹溝内にフレキシブル有機高分子材料層が充填され、前記ファンアウト信号線は、前記フレキシブル有機高分子材料層に直接接触しているか、又は、前記ファンアウト信号線は、フレキシブル有機高分子材料で製作された前記基板本体に直接接触している。
選択的に、このフレキシブル有機高分子材料層は、樹脂（例えばエポキシ樹脂）材料で製作されていてもよいが、特にその材料だけを使えることに限定されない。
本開示の実施例に係るアレイ基板のいくつかの実施構造において、図１及び前記ファンアウト領域のＡ−Ａ’箇所での断面模式図である図６に示すように、ファンアウト領域１４０の折り曲げ領域１４１内には、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３の何れにも凹溝が開いており、且つバッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３における凹溝が互いに連通して、層間絶縁層１０３からバッファ層１０１まで貫通した凹溝２００として形成されており、即ち凹溝２００は、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３における凹溝が互いに連通して組み合わせて形成された凹溝となり、ここで、ファンアウト信号線３００が層間絶縁層１０３上に設けられ、凹溝２００内で、ファンアウト信号線３００の一部は、層間絶縁層１０３、ゲート絶縁層１０２及びバッファ層１０１における凹溝を順次に通ってから、基板本体１００上に堆積されている。つまり、ファンアウト領域１４０には、凹溝が開く無機絶縁層の数量として、少なくとも２つであり、且つ少なくとも２つの無機絶縁層の凹溝が上下に連通しており、ファンアウト信号線３００は、凹溝が開いた全ての無機絶縁層上に設けられ、その一部が各無機絶縁層の凹溝を順次に通っている。
基板本体１００は、フレキシブル材料製であるため、凹溝２００内で、ファンアウト信号線３００は、フレキシブル有機高分子材料による基板本体に直接接触し、ファンアウト領域１４０の折り曲げ領域１４１におけるファンアウト信号線３００の柔軟性が保証され、破断するリスクが低減される。
本開示の実施例において、図１〜図５を参照して、ファンアウト領域１４０の全体において、ファンアウト信号線３００は、画素領域１１０のデータ線とは、同じ層で同じ材料になるように設けられている。選択的に、ファンアウト信号線３００がデータ線の引き出し線と接続され、データ線の引き出し線を介して、ファンアウト信号線３００が画素領域１１０の信号線と接続される。
また、図６に示すように、本開示の実施例において、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に開いた凹溝は、同じ中心線上に設けられており、且つ層間絶縁層１０３に開いた凹溝の寸法は、ゲート絶縁層１０２に開いた凹溝の寸法よりも大きく、ゲート絶縁層１０２に開いた凹溝の寸法は、バッファ層１０１に開いた凹溝の寸法よりも大きい。即ち、ファンアウト領域１４０において、上から下へ少なくとも２つの無機絶縁層に凹溝が開き、第１無機絶縁層と基板本体１００との距離が第２無機絶縁層と基板本体１００との距離よりも大きい場合、第１無機絶縁層における凹溝の寸法は、第２無機絶縁層における凹溝の寸法よりも大きく、第１無機絶縁層における凹溝は、第２無機絶縁層の位置する平面での正投影が、第２無機絶縁層における凹溝の全体を覆う。上記設定方式を用いれば、ファンアウト領域１４０の折り曲げ領域１４１にて、複数の無機絶縁層における凹溝が組み合わせて形成された、ファンアウト信号線３００を通らせるための凹溝２００の全体は、上端開口が下端開口よりも大きい構造として形成される。
また、選択的に、図６に示すように、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に形成された凹溝の内部の側壁の表面は、何れも斜面として形成されており、且つバッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に形成された凹溝の内部の側壁の表面が組み合せて、２つの対向する平面を形成する。即ち、ファンアウト領域１４０において、上から下へ少なくとも２つの無機絶縁層に凹溝が開くと、各無機絶縁層に形成された凹溝の内部の側壁の表面は、何れも斜面として形成され、且つ全ての無機絶縁層に形成された凹溝の内部の側壁の表面が組み合せて、２つの対向する平面を形成する。
本開示の実施例に係るアレイ基板のいくつかの実施構造を用いて、ファンアウト領域１４０の折り曲げ領域１４１にて、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に、順次に貫通した凹溝を形成することで、データ線とは、同じ層で同じ材料になるように設けられたファンアウト信号線３００を層間絶縁層１０３上に堆積させると、折り曲げ領域にて、ファンアウト信号線３００は、凹溝内でフレキシブルな基板本体１００上に堆積され、フレキシブル有機高分子材料による基板本体に直接接触する。
さらには、図６に示すように、ファンアウト信号線３００上には、パッシベーション層１０４及び平坦層１０５が順次に設けられており、凹溝を設けているため、フレキシブルな平坦層１０５の厚さが増やされ、脆性の無機層の厚さが減らされ、また、ファンアウト信号線３００がフレキシブル有機高分子材料による基板本体上に堆積されているため、ファンアウト領域１４０の折り曲げ領域１４１におけるファンアウト信号線３００の柔軟性を保証し、破断するリスクを低減することができる。
本開示の実施例に係るアレイ基板のいくつかの実施構造において、図１及び前記ファンアウト領域のＡ−Ａ’箇所での断面模式図である図７に示すように、ファンアウト領域１４０の折り曲げ領域１４１内には、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３の何れにも凹溝が開いており、且つバッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３における凹溝が互いに連通して、層間絶縁層１０３からバッファ層１０１まで貫通した凹溝２００として形成されている。さらには、この実施構造において、ファンアウト領域１４０の折り曲げ領域１４１内には、凹溝２００内に樹脂層２１０が堆積され、且つ凹溝２００内の樹脂層２１０が凹溝２００の形状に応じて設けられており、凹溝２００の底部では、樹脂層２１０と基板本体１００とが直接接触している。
さらには、図６に示すように、凹溝２００の頂部開口は、前記基板本体１００から遠い側の前記層間絶縁層１０３の平面に位置するとともに、前記平坦層１０５に近い側の前記基板本体１００の一部の表面は、前記凹溝２００の底部を構成しているため、図６に示す実施例において、前記凹溝２００の深さ（即ち頂部開口から底部までの距離）は、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３の厚さの合計となる。他のいくつかの実施例において、前記凹溝２００の深さは、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３の厚さの合計よりも小さくてもよい（この場合、凹溝２００の頂部開口の位置は変化せず、底部の位置は上に移動する）が、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３の厚さの合計を超えてはいけない。
さらに、図６に示すように、凹溝２００は、基板本体１００と平行な開口寸法が、前記基板本体１００に垂直で且つ前記基板本体１００から離れる方向に沿って徐々に大きくなる。例えば、凹溝２００は、層間絶縁層１０３に位置する、基板本体１００と平行な何れの開口寸法も、ゲート絶縁層１０２に位置する、基板本体１００と平行な何れの開口寸法よりも大きく、且つ、凹溝２００は、ゲート絶縁層１０２に位置する、基板本体１００と平行な何れの開口寸法も、バッファ層１０１に位置する、基板本体１００と平行な何れかの開口寸法よりも大きい。
この実施構造に基づけば、ファンアウト信号線３００における折り曲げ領域１４１に位置する部分が樹脂層２１０上に設けられ、樹脂層２１０は、フレキシブル有機高分子材料製であるため、樹脂層２１０は、凹溝２００内に充填されたフレキシブル有機高分子材料層となり、従って、凹溝２００内で、ファンアウト信号線３００とフレキシブル有機高分子材料層とが直接接触することになり、樹脂層２１０を設けることで、凹溝２００の深さを減らし、ファンアウト領域１４０の折り曲げ領域１４１におけるファンアウト信号線３００の柔軟性を保証し、破断するリスクを低減するという効果が達成される。
さらに、選択的に、図７に示すように、ファンアウト領域１４０の折り曲げ領域１４１内には、樹脂層２１０は、凹溝２００の内部に位置する部分だけでなく、凹溝２００の外部に位置し且つ層間絶縁層１０３に直接接触している部分も含む。この設定構造を用いれば、樹脂層２１０は、ファンアウト領域１４０の折り曲げ領域の全体を覆い、折り曲げ領域の全体におけるファンアウト信号線３００が全てフレキシブル有機高分子材料層上に設けられ、破断するリスクが低減される。
また、図７に示す実施構造において、図６に示す実施構造と同様に、ファンアウト領域１４０の全体において、ファンアウト信号線３００は、画素領域１１０のデータ線とは、同じ層で同じ材料になるように設けられている。また、図７に示すように、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に開けられた凹溝は、同じ中心線上に設けられており、且つ層間絶縁層１０３に開いた凹溝の寸法は、ゲート絶縁層１０２に開いた凹溝の寸法よりも大きく、ゲート絶縁層１０２に開いた凹溝の寸法は、バッファ層１０１に開いた凹溝の寸法よりも大きい。さらには、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に形成された凹溝の内部の側壁の表面は、何れも斜面として形成されており、且つバッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に形成された凹溝の内部の側壁の表面が組み合せて、２つの対向する平面を形成している。
本開示の実施例に係るアレイ基板の図７に示す実施構造を用いて、ファンアウト領域１４０の折り曲げ領域１４１にて、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に、順次に貫通した凹溝を形成するとともに、凹溝内に樹脂層２１０を堆積することで、データ線とは、同じ層で同じ材料になるように設けられたファンアウト信号線３００を樹脂層２１０上に堆積させると、折り曲げ領域にて、ファンアウト信号線３００は、凹溝内で樹脂層２１０上に堆積され、フレキシブル有機高分子材料層と直接接触する。
さらには、図７に示すように、ファンアウト信号線３００上には、パッシベーション層１０４及び平坦層１０５が順次に設けられており、凹溝を設けているため、フレキシブルな平坦層１０５の厚さが増やされ、脆性の無機層の厚さが減らされ、また、ファンアウト信号線３００がフレキシブル有機高分子材料層上に堆積されているため、ファンアウト領域１４０の折り曲げ領域１４１におけるファンアウト信号線３００の柔軟性を保証し、破断するリスクを低減することができる。
本開示の実施例に係るアレイ基板のいくつかの実施構造において、図１及び前記ファンアウト領域のＡ−Ａ’箇所での断面模式図である図８に示すように、ファンアウト領域１４０の折り曲げ領域１４１内には、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３の何れにも凹溝が開いており、且つバッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３における凹溝が互いに連通して、層間絶縁層１０３からバッファ層１０１まで貫通した凹溝２００として形成されている。
この実施構造において、図８に示すように、選択的に、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に開けられた凹溝は、同じ中心線上に設けられており、且つ層間絶縁層１０３に開いた凹溝の寸法は、ゲート絶縁層１０２に開いた凹溝の寸法よりも大きく、ゲート絶縁層１０２に開いた凹溝の寸法は、バッファ層１０１に開いた凹溝の寸法よりも大きい。即ち、ファンアウト領域１４０において、上から下へ少なくとも２つの無機絶縁層に凹溝が開き、第１無機絶縁層と基板本体１００との距離が第２無機絶縁層と基板本体１００との距離よりも大きくなると、第１無機絶縁層における凹溝の寸法は、第２無機絶縁層における凹溝の寸法よりも大きくなる。
さらには、図８に示すように、ゲート絶縁層１０２における凹溝の底部開口寸法は、バッファ層１０１における凹溝の頂部開口寸法よりも大きい。即ち、ファンアウト領域１４０において、上から下へ少なくとも２つの無機絶縁層に凹溝が開き、且つ凹溝が開いた第１無機絶縁層と第２無機絶縁層とが繋がっていると、第１無機絶縁層における凹溝の底部開口寸法は、第２無機絶縁層における凹溝の頂部開口寸法よりも大きくなる。
さらには、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に開いた凹溝の内部の側壁の表面は、何れも斜面として形成されており、且つゲート絶縁層１０２及び層間絶縁層１０３に形成された凹溝の内部の側壁の表面が組み合せて形成された２つの対向する第１平面８０１と、バッファ層１０１に形成された凹溝の内部の側壁の表面によって形成された２つの対向する第２平面８０２とは、異なる平面に位置する。上記設定構造に基づけば、図８に示すように、層間絶縁層１０３からバッファ層１０１まで貫通した凹溝２００は、ゲート絶縁層１０２及び層間絶縁層１０３に対応する第１凹溝部分２０１と、バッファ層１０１に対応する第２凹溝部分２０２とを含む。凹溝２００の内部では、バッファ層１０１上で階段状構造が形成されている。
上記実施構造に基づけば、ファンアウト領域１４０の折り曲げ領域１４１内には、凹溝２００内に樹脂層２１０が堆積され、且つ凹溝２００内の樹脂層２１０が凹溝２００の形状に応じて設けられており、凹溝２００の底部では、樹脂層２１０と基板本体１００とが直接接触している。
また、ファンアウト信号線３００における折り曲げ領域１４１に位置する部分が樹脂層２１０上に設けられており、樹脂層２１０は、フレキシブル材料製であるため、凹溝２００内で、ファンアウト信号線３００とフレキシブル有機高分子材料層（即ち樹脂層２１０）とが直接接触する。この実施構造において、凹溝２００が図８に示すような階段状構造として形成されているため、図７の実施構造に比べて、折り曲げ領域の凹溝２００の急峻さを下げることができ、それにより、ファンアウト信号線３００の破断するリスクが低減される。一実施例において、前記樹脂層２１０における少なくとも前記凹溝２００内の部分の厚さは大体同じであるため、前記樹脂層２１０における前記凹溝２００内の部分の、平坦層１０５に向く表面に凹溝が形成され、この凹溝の形状及び方位は、凹溝２００の形状及び方位と略同じである。
樹脂層２１０は、ファンアウト領域１４０の折り曲げ領域の全体が樹脂層２１０によって覆われるように、凹溝２００の内部に位置する部分だけでなく、凹溝２００の外部に位置し且つ層間絶縁層１０３に直接接触している部分も含む。
また、この実施構造において、上記実施構造と同様に、ファンアウト領域１４０の全体において、ファンアウト信号線３００は、画素領域１１０のデータ線とは、同じ層で同じ材料になるように設けられていてもよい。
本開示の実施例に係るアレイ基板の図８に示す実施構造を用いて、凹溝２００を設けることで、フレキシブルな平坦層１０５の厚さが増やされ、脆性の無機層の厚さが減らされ、また、ファンアウト信号線３００がフレキシブル有機高分子材料層上に堆積されているため、ファンアウト領域１４０の折り曲げ領域１４１におけるファンアウト信号線３００の柔軟性を保証し、破断するリスクを低減することができる。また、凹溝２００を階段状構造として設けることで、折り曲げ領域の凹溝２００の急峻さが下げられ、即ち、凹溝２００内に設けられたファンアウト信号線３００の急峻さが下げられるため、ファンアウト信号線３００の破断するリスクが更に低減される。
本開示の実施例に係るアレイ基板のいくつかの実施構造において、図１及び前記ファンアウト領域のＡ−Ａ’箇所での断面模式図である図９に示すように、図８に示す実施構造と同様に、ファンアウト領域１４０の折り曲げ領域１４１内には、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３の何れにも凹溝が開いており、且つバッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３における凹溝が互いに連通して、層間絶縁層１０３からバッファ層１０１まで貫通した凹溝２００として形成されている。
図８に示す実施構造と異なって、層間絶縁層１０３における凹溝の底部開口寸法は、ゲート絶縁層１０２における凹溝の頂部開口寸法によりも大きい。バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に開いた凹溝の内部の側壁の表面は、何れも斜面として形成されており、且つバッファ層１０１及びゲート絶縁層１０２に形成された凹溝の内部の側壁の表面が組み合せて形成された２つの対向する第４平面９０１と、層間絶縁層１０３に形成された凹溝の内部の側壁の表面によって形成された２つの対向する第３平面９０２とは、異なる平面に位置する。
上記配置構造に基づけば、図９に示すように、層間絶縁層１０３からバッファ層１０１まで貫通した凹溝２００は、バッファ層１０１及びゲート絶縁層１０２に対応する第３凹溝部分２０３と、層間絶縁層１０３に対応する第４凹溝部分２０４とを含む。従って、凹溝２００の内部は、バッファ層１０１上で図８に示す実施構造と異なる階段状構造が形成され、折り曲げ領域の凹溝２００の急峻さを下げるという効果も達成できる。
また、図９に示す実施構造において、ファンアウト信号線３００の設定方式及び樹脂層２１０の設定方式は、図８に示す実施構造と同様であり、ここで繰り返して説明しない。
上記図６に示す実施構造から図９に示す実施構造において、ファンアウト領域１４０の全体におけるファンアウト信号線３００は、何れも、データ線とは、同じ層で同じ材料になるように設けられている。また、本開示は、図１０に示す実施構造のアレイ基板を更に提供しており、このアレイ基板によれば、ファンアウト領域１４０において、ファンアウト信号線は、異なる材料層に位置する２つの線路部分を含む。
図１０に示す実施構造のアレイ基板において、ファンアウト領域１４０の折り曲げ領域１４１内には、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３の何れにも凹溝が開いており、且つバッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３における凹溝が互いに連通して、層間絶縁層１０３からバッファ層１０１まで貫通した凹溝２００として形成されている。
また、図９に示す実施構造と同様に、図１０に示すように、バッファ層１０１、ゲート絶縁層１０２及び層間絶縁層１０３に開いた凹溝の内部の側壁の表面は、何れも斜面として形成されており、且つバッファ層１０１及びゲート絶縁層１０２に形成された凹溝の内部の側壁の表面が組み合せて形成された２つの対向する平面と、層間絶縁層１０３に形成された凹溝の内部の側壁の表面とは、異なる平面に位置する。従って、層間絶縁層１０３からバッファ層１０１まで貫通した凹溝２００は、バッファ層１０１及びゲート絶縁層１０２に対応する第３凹溝部分２０３と、層間絶縁層１０３に対応する第４凹溝部分２０４とを含む。
また、図１０に示すように、ファンアウト領域１４０の折り曲げ領域１４１内には、凹溝２００内に樹脂層２１０が堆積され、且つ凹溝２００内の樹脂層２１０が凹溝２００の形状に応じて設けられており、凹溝２００の底部では、樹脂層２１０と基板本体１００とが直接接触している。
また、図９に示す実施構造と異なって、図１０に示す実施構造において、ファンアウト領域１４０の折り曲げ領域１４１内には、凹溝２００に設けられたファンアウト信号線３００は、画素領域１１０のデータ線とは、同じ層で同じ材料になるように設けられており、即ち、ファンアウト信号線３００は、樹脂層２１０上に堆積されており、つまり、ファンアウト信号線３００は、画素ユニットのデータ線とは、同じ層で同じ材料になるように設けられた第１線路部分を含む。
また、図１０に示すように、図１〜図５も参照して、ファンアウト領域１４０には、画素領域１１０のゲット線と同じ層に設けられたゲット線の第２線路部分３１０が更に含まれており、ファンアウト信号線３００における折り曲げ領域１４１に設けられた部分（即ち第１線路部分）は、ビアホール２１１を介して第２線路部分３１０と接続されている。この設定構造に基づけば、ファンアウト信号線３００は、第２線路部分３１０と接続されることで、画素領域１１０の信号線に接続される。
図９と図１０とを比較すると、上記ファンアウト領域１４０におけるファンアウト信号線３００と画素領域１１０の信号線との接続方式が異なるという点を除き、２つの実施構造の他の部分の設定構造が同じであり、他の部分の設定構造については、上記の詳しい説明を参照できるので、ここで繰り返して説明しない。
本開示は、別の実施構造のアレイ基板を更に提供しており、図１１に示すように、この実施構造において、図１０に示す実施構造に比べて、ファンアウト領域１４０上、層間絶縁層１０３と平坦層１０５との間には、パッシベーション層が設けられておらず、２つの実施構造の他の部分の設定構造が同じである。
この実施構造を用いれば、アレイ基板の画素領域にもパッシベーション層が設けられておらず、平坦層は、前記ファンアウト信号線上に直接堆積され、ファンアウト信号線と繋がっていることが理解される。
上記の設定構造を基づけば、図１１に示すように、ファンアウト領域１４０の折り曲げ領域１４１にて、ファンアウト信号線３００が樹脂層２１０上に堆積され、平坦層１０５がファンアウト信号線３００に直接堆積され、脆性のパッシベーション層を設けることが避けられており、図１０に示す実施構造のアレイ基板に比べて、ファンアウト信号線３００が折り曲げ領域にて破断するリスクを低減するという効果がより一層に達成される。
図１１に示す実施構造のアレイ基板は、図１０に示す実施構造のアレイ基板に比べて、上記のパッシベーション層を設けないという点を除き、他の部分の実施構造が同じであるため、ここで、他の部分の詳しい構造形態について説明せず、その詳細は、上記の各実施構造の内容を参照できる。
また、本開示は、別の実施構造のアレイ基板を更に提供しており、図１２に示すように、この実施構造において、図１１に示す実施構造と異なって、ファンアウト領域１４０の折り曲げ領域１４１内には、ゲート絶縁層１０２及び層間絶縁層１０３の何れにも凹溝が開いているが、バッファ層１０１に凹溝が開いていない。ゲート絶縁層１０２及び層間絶縁層１０３に形成された凹溝が互いに連通して、層間絶縁層１０３からゲート絶縁層１０２まで貫通した凹溝２００として形成されている。
さらには、層間絶縁層１０３に開いた凹溝の寸法は、ゲート絶縁層１０２に開いた凹溝の寸法よりも大きいとともに、層間絶縁層１０３及びゲート絶縁層１０２に形成された凹溝の内部の側壁の表面は、何れも斜面で、且つ異なる平面に位置するため、凹溝２００は、階段状構造として形成される。
上記の設定方式に基づければ、折り曲げ領域の凹溝２００の急峻さを下げるという効果も達成できる。
図１２に示す実施構造のアレイ基板は、図１１に示す実施構造のアレイ基板に比べて、上記のバッファ層に凹溝を設けないという点を除き、他の部分の実施構造が同じであるため、ここで、他の部分の詳しい構造形態について説明せず、その詳細は、上記の各実施構造の内容を参照できる。
さらには、凹溝２００の側壁の表面は、階段面又は平面であってもよい。例えば、図６及び図７の実施例において、凹溝２００の内部の２つの対向する側壁は、何れも基板本体１００に対して傾斜する平面であるが、図８〜図１２の実施例において、凹溝２００の内部の２つの対向する側壁は、何れも階段面である。
上記の本開示の図６に示す実施構造から図１２に示す実施構造のアレイ基板は、あくまでも、本開示の実施例に係るアレイ基板について、ファンアウト領域の無機絶縁層に凹溝を設けることで、ファンアウト領域における無機絶縁層の厚さを減らし、柔軟性が良好な平坦層の厚さを増やして、ファンアウト領域の折り曲げに起因して信号線が破断し易いという問題を解决するような技術効果を奏した一部の実施構造を示すものに過ぎず、特にこれらに限定されないことを理解される。可能な実施構造のそれぞれについては、ここで繰り返して詳しく説明しない。
本開示の実施例に係る上記構造のアレイ基板において、ゲート、ソース、ドレインは、Ｃｕ、Ａｌ、Ｍｏ、Ｔｉ、Ｃｒ及びＷ等の金属材料で作製されてもよいし、これらの材料の合金で作製されてもよく、また、単層構造であってもよく、多層構造が用いられてもよく、例えば、Ｍｏ／Ａｌ／Ｍｏ、Ｔｉ／Ｃｕ／Ｔｉ又はＭｏ／Ｔｉ／Ｃｕといった多層構造として形成される。また、アクティブ層は、ポリシリコンフリー又は酸化物（ＩＧＺＯ）で製作されてもよい。
本開示の実施例において、バッファ層は、窒化シリコン又は酸化シリコンで製作されてもよく、また、バッファ層は、単層構造であってもよいし、多層構造であってもよく、例えば、酸化シリコン／窒化シリコンといった多層構造として形成される。
本開示の実施例において、ゲート絶縁層は、窒化シリコン又は酸化シリコンで製作されてもよく、また、ゲート絶縁層は、単層構造であってもよいし、多層構造であってもよく、例えば、酸化シリコン／窒化シリコンといった多層構造として形成される。
本開示の実施例において、層間絶縁層は、窒化シリコン又は酸化シリコンで製作されてもよく、また、層間絶縁層は、単層構造であってもよいし、多層構造であってもよく、例えば、酸化シリコン／窒化シリコンといった多層構造として形成される。
本開示の実施例において、パッシベーション層は、窒化シリコン又は酸化シリコンで製作されてもよく、また、パッシベーション層は、単層構造であってもよいし、多層構造であってもよく、例えば、酸化シリコン／窒化シリコンといった多層構造として形成される。
さらに、平坦層は、樹脂材料で作製されてもよく、画素規定層は、樹脂材料で作製されてもよく、ＯＬＥＤのアノードは、酸化インジウムスズ（ＩＴＯ）で作製されてもよいし、ＩＴＯ及びＡｇで、ＩＴＯ／Ａｇ／ＩＴＯ構造として作製されてもよい。また、ＯＬＥＤのカソードは、Ａｌ又はＡｇで作製されてもよい。
図１〜図１２、及び、上記の本開示の実施例に係るアレイ基板の詳しい説明を参照すれば、当業者は、本開示の実施例に係るアレイ基板の具体的な製作過程を把握できるはずなので、ここで繰り返して詳しく説明しない。
本開示の実施例の別の形態は、上記の何れか１つの構造のアレイ基板を含む表示パネルを更に提供している。
また、本開示は、上記の表示パネルを含む表示装置を更に提供している。
図１〜図１２、及び上記の詳しい説明を参照すれば、当業者は、本開示の実施例に係るアレイ基板を用いた表示パネル及び表示装置の具体的な構造を把握できるはずなので、ここで繰り返して詳しく説明しない。
本開示の実施例に係るアレイ基板、表示パネル及び表示装置では、ファンアウト領域の無機絶縁層に凹溝が開くことで、ファンアウト信号線の少なくとも一部が凹溝内に設けられるようにして、ファンアウト領域の折り曲げ領域における無機絶縁層の厚さを減らし、柔軟性が良好な平坦層の厚さを増やすことにより、折り曲げ領域における無機絶縁層の折り曲げに起因して信号線が破断し易いという問題を解决した。さらに、ファンアウト信号線をフレキシブル有機高分子材料層上に堆積し、及び／又は、凹溝の急峻さを下げるという方式を通じて、より一層にファンアウト領域の折り曲げ領域におけるファンアウト信号線の柔軟性を保証し、破断するリスクを低減した。
上述したのは、本開示の好ましい実施形態であり、注意すべきことは、当業者にとって、本開示に記載の原理を逸脱しない前提で、有機高分子材料に対する若干の改良及び潤色を更に行うことが可能であり、これらの改良及び潤色も本開示の保護範囲内であると見なされるべきである。

Claims (20)

  1. 基板本体を含むアレイ基板であって、
    前記基板本体は、表示領域及び非表示領域を含み、前記非表示領域は、前記表示領域内の信号線と接続するファンアウト信号線が設けられたファンアウト領域を含み、
    ここで、前記ファンアウト領域は、前記基板本体と平坦層との間に設けられた無機絶縁層を含み、前記無機絶縁層に第１凹溝が開いており、且つ前記ファンアウト信号線の少なくとも一部の、前記基板本体での正投影は、前記第１凹溝の、前記基板本体での正投影内に位置する
    アレイ基板。
  2. 前記平坦層は、前記ファンアウト信号線上に堆積し、前記ファンアウト信号線と繋がっている
    請求項１に記載のアレイ基板。
  3. 前記第１凹溝の底部は、前記第１凹溝の開口に対向しており、前記基板本体の一部の表面は、前記第１凹溝の底部を構成し、且つ前記ファンアウト信号線における、前記第１凹溝の底部に設けられた部分は、前記基板本体に直接接触している
    請求項１に記載のアレイ基板。
  4. 前記第１凹溝の底部は、前記第１凹溝の開口に対向しており、前記基板本体の一部の表面は、前記第１凹溝の底部を構成し、前記第１凹溝内に有機高分子材料層が充填されており、前記有機高分子材料層は、前記第１凹溝の底部に直接接触しており、前記ファンアウト信号線は、前記有機高分子材料層の、前記基板本体から遠い側に設けられて、前記有機高分子材料層に直接接触しており、且つ前記平坦層は、前記ファンアウト信号線の、前記基板本体から遠い側に設けられている
    請求項１に記載のアレイ基板。
  5. 前記第１凹溝の底部は、前記第１凹溝の開口に対向しており、前記基板本体の一部の表面は、前記第１凹溝の底部を構成し、前記有機高分子材料層は、前記基板本体の一部の表面に直接接触している
    請求項４に記載のアレイ基板。
  6. 前記無機絶縁層は、順次に前記基板本体上に設けられたバッファ層、ゲート絶縁層及び層間絶縁層を含み、前記第１凹溝の深さは、前記バッファ層、前記ゲート絶縁層及び前記層間絶縁層の厚さの合計以下であり、且つ前記ファンアウト信号線は、前記層間絶縁層上に設けられ、その一部が前記第１凹溝内に設けられている
    請求項１〜５の何れか一項に記載のアレイ基板。
  7. 前記第１凹溝は、前記基板本体の一部の表面が露出されるように、前記バッファ層、前記ゲート絶縁層及び前記層間絶縁層を貫いており、前記ファンアウト信号線は、前記基板本体の前記一部の表面に直接接触している
    請求項６に記載のアレイ基板。
  8. 前記無機絶縁層は、少なくとも２層構造を含み、前記第１凹溝は、前記基板本体と平行な開口寸法が、前記基板本体に垂直で且つ前記基板本体から離れる方向に沿って徐々に大きくなる
    請求項１に記載のアレイ基板。
  9. 前記第１凹溝の側壁の表面は、階段面又は平面である
    請求項８に記載のアレイ基板。
  10. 前記無機絶縁層は、互いに直接接触している第１サブ無機絶縁層及び第２サブ無機絶縁層を含む
    請求項９に記載のアレイ基板。
  11. 前記無機絶縁層は、順次に前記基板本体上に設けられたバッファ層、ゲート絶縁層及び層間絶縁層を含み、前記ゲート絶縁層での前記第１凹溝の開口寸法は、前記バッファ層での前記第１凹溝の開口寸法よりも大きく、且つ前記層間絶縁層での前記第１凹溝の開口寸法は、前記ゲート絶縁層での前記第１凹溝の開口寸法よりも大きい
    請求項８に記載のアレイ基板。
  12. 前記第１凹溝における前記ゲート絶縁層及び前記層間絶縁層を貫いた部分の側壁は第１平面であり、前記第１凹溝における前記バッファ層を貫いた部分の側壁は第２平面であり、且つ前記第１平面と前記第２平面とは、異なる平面に位置する
    請求項１１に記載のアレイ基板。
  13. 前記第１凹溝における前記層間絶縁層を貫いた部分の側壁は第３平面であり、前記第１凹溝における前記ゲート絶縁層及び前記バッファ層を貫いた部分の側壁は第４平面であり、且つ前記第３平面と前記第４平面とは、異なる平面に位置する
    請求項１１に記載のアレイ基板。
  14. 前記有機高分子材料層は、前記第１凹溝の外部に位置し且つ前記無機絶縁層と貼り合せられて繋がった部分を更に含む
    請求項３又は５に記載のアレイ基板。
  15. 前記ファンアウト信号線は、画素ユニットのデータ線とは、同じ層で同じ材料になるように設けられた第１線路部分と、前記画素ユニットのゲット線とは、同じ層で同じ材料になるように設けられた第２線路部分とを含み、
    ここで、前記第１線路部分は、前記第１凹溝内に設けられている
    請求項１に記載のアレイ基板。
  16. 前記基板本体は、フレキシブル基板本体である
    請求項１に記載のアレイ基板。
  17. 前記表示領域には、複数の画素ユニットが設けられており、前記非表示領域又は前記表示領域には、駆動回路が更に設けられており、前記駆動回路は、前記ファンアウト信号線及び前記表示領域内の信号線を介して、前記複数の画素ユニットに接続されている
    請求項１に記載のアレイ基板。
  18. 前記有機高分子材料層は、フレキシブル有機高分子材料層である
    請求項３又は５に記載のアレイ基板。
  19. 請求項１〜１８の何れか一項に記載のアレイ基板を含む
    表示パネル。
  20. 請求項１９に記載の表示パネルを含む
    表示装置。
JP2020564599A 2018-09-27 2019-08-08 アレイ基板、表示パネル及び表示装置 Pending JP2022501626A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811130854.6A CN109273503B (zh) 2018-09-27 2018-09-27 阵列基板、显示面板及显示装置
CN201811130854.6 2018-09-27
PCT/CN2019/099787 WO2020063128A1 (zh) 2018-09-27 2019-08-08 阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
JP2022501626A true JP2022501626A (ja) 2022-01-06
JPWO2020063128A5 JPWO2020063128A5 (ja) 2022-08-12

Family

ID=65198594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020564599A Pending JP2022501626A (ja) 2018-09-27 2019-08-08 アレイ基板、表示パネル及び表示装置

Country Status (5)

Country Link
US (1) US11271018B2 (ja)
EP (1) EP3859783A4 (ja)
JP (1) JP2022501626A (ja)
CN (1) CN109273503B (ja)
WO (1) WO2020063128A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273503B (zh) 2018-09-27 2021-01-22 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN208766968U (zh) 2018-09-29 2019-04-19 昆山国显光电有限公司 一种柔性显示面板及柔性显示装置
CN110097828A (zh) * 2019-04-18 2019-08-06 武汉华星光电技术有限公司 柔性显示面板
CN110109279B (zh) * 2019-04-22 2021-04-02 武汉华星光电技术有限公司 阵列基板
CN110246849A (zh) * 2019-05-17 2019-09-17 武汉华星光电半导体显示技术有限公司 阵列基板
CN110379310A (zh) 2019-07-22 2019-10-25 京东方科技集团股份有限公司 一种柔性显示模组及其制备方法、柔性显示装置
CN110518021A (zh) * 2019-09-10 2019-11-29 京东方科技集团股份有限公司 显示基板及其制备方法和显示面板
US11387310B2 (en) * 2019-10-14 2022-07-12 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate with connection portion connecting power bus and power line and display panel
CN111146362B (zh) * 2019-12-31 2022-12-23 武汉天马微电子有限公司 一种显示面板及显示装置
CN111312723B (zh) * 2020-02-21 2024-02-02 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111477659B (zh) * 2020-04-15 2022-12-16 东莞市兴展光电科技有限公司 一种柔性显示面板及其修复方法
CN111968502A (zh) * 2020-07-30 2020-11-20 合肥维信诺科技有限公司 阵列基板及显示面板
CN114335070A (zh) * 2020-09-30 2022-04-12 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
CN114927056B (zh) * 2022-05-26 2023-11-10 昆山国显光电有限公司 显示装置
CN117643203A (zh) * 2022-06-29 2024-03-01 京东方科技集团股份有限公司 显示面板、显示模组及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209405A (ja) * 2010-03-29 2011-10-20 Sony Corp 表示装置及び電子機器
US20140306941A1 (en) * 2013-04-11 2014-10-16 Lg Display Co., Ltd. Flexible display panel
US20160218305A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Display device
US20170237025A1 (en) * 2016-02-12 2017-08-17 Samsung Display Co., Ltd. Display device
US20170262109A1 (en) * 2016-03-11 2017-09-14 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20170288007A1 (en) * 2016-03-31 2017-10-05 Samsung Display Co., Ltd. Display device and manufacturing method thereof that may minimize an occurrence of a defect in the display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY167330A (en) * 2012-04-20 2018-08-16 Sharp Kk Display device
CN105068373B (zh) 2015-09-11 2019-05-31 武汉华星光电技术有限公司 Tft基板结构的制作方法
KR101797728B1 (ko) * 2016-03-11 2017-11-16 삼성디스플레이 주식회사 디스플레이 장치
US10210798B2 (en) * 2016-07-04 2019-02-19 Samsung Display Co., Ltd. Display device having protective structure
KR102385458B1 (ko) 2016-10-06 2022-04-13 삼성디스플레이 주식회사 플렉서블 표시 장치 및 그의 제조 방법
KR102383745B1 (ko) 2016-11-11 2022-04-08 삼성디스플레이 주식회사 표시 장치
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
CN108400138B (zh) * 2016-12-28 2020-11-03 上海天马有机发光显示技术有限公司 一种柔性显示面板、显示装置和柔性显示面板的制作方法
JP6777558B2 (ja) * 2017-01-20 2020-10-28 株式会社ジャパンディスプレイ 表示装置
CN107424520B (zh) * 2017-07-26 2019-04-16 京东方科技集团股份有限公司 基板及其制备方法、显示面板、显示装置
CN108281386B (zh) * 2018-01-19 2020-01-31 昆山国显光电有限公司 柔性显示屏及其制作方法
CN108288637B (zh) * 2018-01-24 2021-03-02 武汉华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
CN108417608B (zh) * 2018-03-28 2021-03-09 上海天马微电子有限公司 一种柔性显示面板及显示装置
CN109273503B (zh) 2018-09-27 2021-01-22 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209405A (ja) * 2010-03-29 2011-10-20 Sony Corp 表示装置及び電子機器
US20140306941A1 (en) * 2013-04-11 2014-10-16 Lg Display Co., Ltd. Flexible display panel
US20160218305A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Display device
US20170237025A1 (en) * 2016-02-12 2017-08-17 Samsung Display Co., Ltd. Display device
US20170262109A1 (en) * 2016-03-11 2017-09-14 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20170288007A1 (en) * 2016-03-31 2017-10-05 Samsung Display Co., Ltd. Display device and manufacturing method thereof that may minimize an occurrence of a defect in the display device

Also Published As

Publication number Publication date
CN109273503A (zh) 2019-01-25
WO2020063128A1 (zh) 2020-04-02
EP3859783A4 (en) 2022-06-22
US11271018B2 (en) 2022-03-08
EP3859783A1 (en) 2021-08-04
CN109273503B (zh) 2021-01-22
US20210074731A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
JP2022501626A (ja) アレイ基板、表示パネル及び表示装置
US11276736B2 (en) Organic light emitting display having touch sensors and method of fabricating the same, and display device
US10394374B2 (en) Touch control display panel and touch control display device
US11264408B2 (en) Array substrate and organic light-emitting display including the same
US20220223821A1 (en) Flexible display and manufacturing method thereof
US11108019B2 (en) OLED display panel and display device having a transparent filling layer
TWI702524B (zh) 具有觸控感測器的顯示裝置
KR20200057142A (ko) 표시 장치
CN106531768A (zh) 一种有机电致发光显示面板及其制备方法
KR101107180B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN110993675B (zh) Oled显示面板及其制备方法
WO2021120164A1 (zh) 柔性显示面板及其制造方法和柔性显示装置
KR20200066934A (ko) 플렉서블 전계 발광 표시장치
US11144170B2 (en) Display panel and display module
US20210343823A1 (en) Display device
US11251253B2 (en) Organic light-emitting diode array substrate and manufacturing method thereof
JPWO2020063128A5 (ja)
US20200152910A1 (en) Display device
US20220123171A1 (en) Display device
US11244994B2 (en) Thin film transistor array substrate and organic light emitting diode panel
KR102009331B1 (ko) 표시 장치
KR20210085997A (ko) 터치센서를 구비한 표시장치
US10847733B2 (en) Display device
WO2022193315A1 (zh) 触控显示基板及其制备方法、触控显示装置
CN114824128B (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220803

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240418

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507