JP2022184075A - モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ - Google Patents

モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ Download PDF

Info

Publication number
JP2022184075A
JP2022184075A JP2021091708A JP2021091708A JP2022184075A JP 2022184075 A JP2022184075 A JP 2022184075A JP 2021091708 A JP2021091708 A JP 2021091708A JP 2021091708 A JP2021091708 A JP 2021091708A JP 2022184075 A JP2022184075 A JP 2022184075A
Authority
JP
Japan
Prior art keywords
diamond wafer
mosaic
mosaic diamond
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021091708A
Other languages
English (en)
Inventor
英明 山田
Hideaki Yamada
昭義 茶谷原
Akiyoshi Chayahara
由明 杢野
Yoshiaki Mokuno
貴司 松前
Takashi Matsumae
優一 倉島
Yuichi Kurashima
栄治 日暮
Eiji Higure
秀樹 高木
Hideki Takagi
秀一 檜座
Shuichi Hiza
謙 今村
Ken Imamura
裕介 白柳
Yusuke Shirayanagi
晃治 吉嗣
Koji Yoshitsugu
邦彦 西村
Kunihiko Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Mitsubishi Electric Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Mitsubishi Electric Corp
Priority to JP2021091708A priority Critical patent/JP2022184075A/ja
Priority to PCT/JP2022/022138 priority patent/WO2022255363A1/ja
Priority to CN202280037075.XA priority patent/CN117377794A/zh
Publication of JP2022184075A publication Critical patent/JP2022184075A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/25Diamond
    • C01B32/26Preparation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/04Diamond
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】放熱特性が高く、大型化が可能なモザイクダイヤモンドウェハと異種半導体との接合体を提供することである。【解決手段】本開示に係るモザイクダイヤモンドウェハと異種半導体との接合体10は、複数の単結晶ダイヤモンド基板1A、1B同士の接合境界部B1を有するモザイクダイヤモンドウェハ1と、異種半導体2とが接合された接合体であって、モザイクダイヤモンドウェハ1の、異種半導体2との接合面1aaにおける最大の段差が10nm以下である。【選択図】図1

Description

本開示は、モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハに関する。
GaNデバイスなどのパワーデバイスは冷却が必要であるが、十分な冷却方法はまだ開発されていない。このような状況において、高い熱伝導率を有するダイヤモンド材料を放熱基材として利用することが検討されている。
特許文献1には、GaN上に成長又は接合させた多結晶ダイヤモンド層を有するウェハについて記載されている。
非特許文献1には、放熱基板として単結晶ダイヤモンド基板を用いたGaN-HEMT(高電子移動度トランジスタ)が開示されている。
特表2015-533774号公報 特許第4849691号公報
S. Hiza, M. Fujikawa, Y. Takiguchi, K. Nishimura, E. Yagyu, T. Matsumae, Y. Kurashima, H. Takagi, and M. Yamamuka: Extended Abstracts of the 2019 International Conference on Solid State Devices and Materials, 467 (2019). 目黒、西林、今井、SEIテクニカルレビュー163、53(2003)
多結晶ダイヤモンドは、粒界の存在により、一般的に単結晶ダイヤモンドより熱伝導性が低い。単結晶並みの熱伝導性が必要な場合、成長条件に工夫が必要となるが、成長速度が単結晶の10分の1以下に留まる。また、成長面の平坦化には機械研磨等が必要となるが、ダイヤモンドの研磨速度の異方性が大きいため、多結晶の場合、単結晶と比較して研磨速度が著しく遅くなる。以上の理由から、多結晶ダイヤモンドを接合ウェハとして用いようとした場合、単結晶ダイヤモンドと比較して、製造コストが極めて高くなると考えられる。さらに、多結晶の場合、成長雰囲気の不均一性等に起因する結晶粒の方位や粒径分布の存在により、反りなどが発生しやすく、その低減が技術的に困難である。また、前述の異方性により、機械研磨によりウェハ接合に適した表面を得ることが難しい。その結果、GaNウェハと多結晶ウェハを接合するためには厚い中間層が必要となり、これが熱障壁となって、デバイスの放熱効果を著しく低下させてしまうことが課題である。
一方、単結晶ダイヤモンド基板は、極めて薄い中間層(<5nm)を介してGaNウェハと実質的に直接接合可能であるが、インチ級サイズの単結晶ダイヤモンドウェハが存在しないため、ウェハレベルの貼り合わせができず、コスト高となることが課題になっている。
本開示は、上記事情を鑑みてなされたもので、放熱特性が高く、大型化が可能なモザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハを提供することを目的とする。
モザイクダイヤモンドウェハとは、同一面上に並べた複数の単結晶ダイヤモンド基板を、その上に気相法でダイヤモンド結晶を成長させて接合することによって、大型のダイヤモンド単結晶ウェハとされたモザイク状のダイヤモンドウェハである(例えば、非特許文献2参照)。
図9に、特許文献2に記載されている方法によって得られた、典型的なモザイクダイヤモンドウェハの接合境界部近傍の光学顕微鏡像を示す。図9において、矢印で示した部分が単結晶ダイヤモンド基板間の接合境界部である。
モザイクダイヤモンドウェハでは、たとえ複数の単結晶ダイヤモンド基板を互いの結晶方位が揃うように結晶成長装置内に配置した場合であっても、接合境界部は異常成長(多結晶化)し、結晶方位が非等方的になりやすい。図9において、異常成長(多結晶化)を反映して接合境界部はそれ以外の部分と大きく異なることがわかる。
図10にモザイクダイヤモンドウェハの接合境界部近傍のカソードルミネッセンスマッピング像を示す。カソードルミネッセンスマッピング像の一辺の長さは125μmである。
カソードルミネッセンスマッピング像においては、発光しない領域は結晶欠陥が存在する(非発光センター)。カソードルミネッセンスマッピング像において、複雑な構造の非発光センターが接合境界部近傍に集中していることがわかる。
モザイクダイヤモンドウェハは単結晶ダイヤモンドに近い品質を持ちつつ、単結晶ダイヤモンドに比べて大面積化が比較的容易である。従って、モザイクダイヤモンドウェハを放熱基材として用いることができれば、上記した単結晶ダイヤモンド基板が抱える課題を解決できる。しかしながら、モザイクダイヤモンドウェハを構成する単結晶ダイヤモンド基板間の接合境界は多結晶ダイヤモンドの粒界に相当するものであるから、当業者は多結晶ダイヤモンドと同じく、GaNウェハと直接接合できないだろうと考える。それに加えて、図9及び図10に示した通り、接合境界部に欠陥や歪が集中しているというモザイクダイヤモンドウェハ特有の問題も加わることから、モザイクダイヤモンドウェハをGaNウェハに直接接合できることは当業者には想像すらできないことであった。
本発明者は、鋭意検討の末、モザイクダイヤモンドウェハとGaNウェハとの直接接合を実現して、本開示を完成させた。
本開示は、上記課題を解決するために、以下の手段を提供する。
本開示の第1態様に係るモザイクダイヤモンドウェハと異種半導体との接合体は、複数の単結晶ダイヤモンド基板同士の接合境界部を有するモザイクダイヤモンドウェハと、異種半導体とが接合された接合体であって、前記モザイクダイヤモンドウェハの、前記異種半導体との接合面における最大の段差が10nm以下である。
上記態様に係るモザイクダイヤモンドウェハと異種半導体との接合体は、前記異種半導体が、窒化ガリウム、酸化ガリウム、シリコン、及び、シリコンカーバイドからなる群から選択された1種であってもよい。
上記態様に係るモザイクダイヤモンドウェハと異種半導体との接合体は、前記モザイクダイヤモンドウェハと前記異種半導体とが直接接合されたものでもよい。
上記態様に係るモザイクダイヤモンドウェハと異種半導体との接合体は、前記モザイクダイヤモンドウェハと前記異種半導体とが中間層を介して接合されたものでもよい。
本開示の第2態様に係るモザイクダイヤモンドウェハと異種半導体との接合体の製造方法は、複数の単結晶ダイヤモンド基板同士の接合境界部を有するモザイクダイヤモンドウェハであって、前記モザイクダイヤモンドウェハの、前記異種半導体との接合面における最大の段差が10nm以下であるモザイクダイヤモンドウェハを選定する工程を有する。
本開示の第3態様に係るモザイクダイヤモンドウェハと異種半導体との接合体の製造方法は、複数の単結晶ダイヤモンド基板同士の接合境界部を有するモザイクダイヤモンドウェハを準備する工程と、前記モザイクダイヤモンドウェハの表面を、前記接合境界部における最大の段差が10nm以下になるまで研磨する工程と、を有する。
上記態様に係るモザイクダイヤモンドウェハと異種半導体との接合体の製造方法は、成長基板の主面上に異種半導体層をエピタキシャル成長させたエピタキシャル基板を作製する工程と、前記エピタキシャル基板を接着層を介して支持基板に貼り合わせる工程と、前記成長基板を除去し、前記異種半導体層を露出させる工程と、前記異種半導体層と前記モザイクダイヤモンドウェハの研磨面とを接合する工程と、前記接着層を除去して、モザイクダイヤモンドウェハと異種半導体との接合体を得る工程と、を有する。
本開示の第4態様に係るモザイクダイヤモンドウェハと異種半導体との接合体用モザイクダイヤモンドウェハは、複数の単結晶ダイヤモンド基板同士の接合境界部を有するモザイクダイヤモンドウェハと異種半導体とが接合された接合体で用いられるモザイクダイヤモンドウェハであって、前記モザイクダイヤモンドウェハの、前記異種半導体との接合面における最大の段差が10nm以下である。
本開示に係るモザイクダイヤモンドウェハと異種半導体との接合体によれば、放熱特性が高く、大型化が可能なモザイクダイヤモンドウェハと異種半導体との接合体を提供できる。
本開示の一実施形態に係るモザイクダイヤモンドウェハと異種半導体との接合体の構成を概念的に示す断面模式図である。 モザイクダイヤモンドウェハの作製方法を概念的に示す斜視模式図であり、(a)は第1工程、(b)は第2工程、(c)は第3工程を示す斜視模式図である。 モザイクダイヤモンドウェハの研磨に用いる研磨装置の構成の概略を示す断面模式図である。 モザイクダイヤモンドウェハと異種半導体との接合体の製造方法の一例について、各工程を説明するための断面模式図である。 モザイクダイヤモンドウェハと異種半導体との接合体の製造方法の一例について、各工程を説明するための断面模式図である。 モザイクダイヤモンドウェハと異種半導体との接合体の製造方法の一例について、各工程を説明するための断面模式図である。 モザイクダイヤモンドウェハと異種半導体との接合体の製造方法の一例について、各工程を説明するための断面模式図である。 (a)は実施例で用いたモザイクダイヤモンドウェハの接合境界部近傍の走査型白色干渉顕微鏡であり、(b)は比較例で用いたモザイクダイヤモンドウェハの接合境界部近傍の走査型白色干渉顕微鏡である。 モザイクダイヤモンドウェハの接合境界部近傍の光学顕微鏡像である。 モザイクダイヤモンドウェハの接合境界部近傍のカソードルミネッセンスマッピング像である。
以下、本開示に係るモザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェについて、図を用いて説明する。なお、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、長さ方向、奥行方向および高さ方向のそれぞれの寸法の関係、比率は現実のものと異なる。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。また、以下の説明において例示される材料、寸法等は一例であって、本開示はそれらに限定されるものではなく、本開示の効果を奏する範囲で適宜変更して実施することが可能である。一つの実施形態で示した構成を他の実施形態に適用することもできる。
(モザイクダイヤモンドウェハと異種半導体との接合体)
図1は、本開示の一実施形態に係るモザイクダイヤモンドウェハと異種半導体との接合体の構成を概念的に示す断面模式図である。
図1に示すモザイクダイヤモンドウェハと異種半導体との接合体10は、複数の単結晶ダイヤモンド基板1A、1B同士の接合境界部B1を有するモザイクダイヤモンドウェハ1と、異種半導体2とが接合された接合体であって、モザイクダイヤモンドウェハ1の、異種半導体2との接合面1aaにおける最大の段差が10nm以下である。
<モザイクダイヤモンドウェハ>
ここで、本開示の接合体においても、モザイクダイヤモンドウェハとは上述の通り、同一面上に並べた複数の単結晶ダイヤモンド基板を、その上に気相法でダイヤモンド結晶を成長させて接合することによって、大型のダイヤモンド単結晶ウェハとされたモザイク状のダイヤモンドウェハである。
<モザイクダイヤモンドウェハの作製方法>
モザイクダイヤモンドウェハは以下のように作製できる。
単結晶ダイヤモンド基板を複数用意し、互いの結晶方位が揃うように結晶成長装置内に配置し、その上にダイヤモンド結晶を成長させる。結晶成長の条件はダイヤモンドが結晶成長する手法・条件であれば特に制限はない。例えば、マイクロ波プラズマCVDを用いるのであれば、マイクロ波パワー5kW、原料ガス圧力16kPaとし、原料ガスを構成する水素とメタンの流量比を10:0.1~1程度として、基板の温度を800~1200℃程度に維持すればよい。結晶成長した層により、設置した単結晶ダイヤモンド基板同士が一体化してモザイクダイヤモンドウェハが得られる。
通常、モザイクダイヤモンドウェハを作製する方法では、接合しようとする単結晶ダイヤモンド基板のオフ角を同一とみなす閾値は最低でも1°以上とされている。しかしながら、1°でもオフ角が異なると同一の条件では成長層の品質が異なるものとなり、この方法で接合されたモザイクダイヤモンドウェハ上には、接合された単結晶領域毎に品質の異なる単結晶層が成長することになる。従来のモザイクダイヤモンドウェハは、接合境界部に沿って異常成長が生じてしまい、それを抑制することが困難であった。
このような問題点を解決することを目的とした、モザイクダイヤモンドウェハを製造する方法として、イオン注入を用いた自立膜作製方法を利用した方法が知られている(例えば、特許文献2参照)。この様な方法を用いれば、オフ角・オフ方向が揃った基板同士を接合できる。
この作製方法について、図2を参照して説明する。この作製方法では以下の工程によってモザイクダイヤモンドウェハを作製することができる;
(1)単結晶ダイヤモンドからなる親基板(以下、「単結晶ダイヤモンド親基板」又は単に「親基板」ということがある。)にイオン注入を行って、該親基板の表面近傍にグラファイト化した非ダイヤモンド層を形成し、該非ダイヤモンド層をエッチングして、該非ダイヤモンド層より上層の単結晶ダイヤモンド層(以下、「単結晶ダイヤモンド子基板」又は単に「子基板」ということがある。)を分離する工程、
(2)上記(1)工程で用いた親基板に対して、(1)工程の操作を繰り返し行い、更に、複数の単結晶ダイヤモンド層(子基板)1a、1b、1c、1dを分離する工程(図2(a)参照)、
(3)上記(1)工程及び(2)工程で分離された複数の単結晶ダイヤモンド層を、平坦な支持台上に、互いの側面が接触し、結晶面の方向が一致した状態で、且つ親基板から分離された面が該支持台面に接する状態で載置する工程(図2(b)参照)、
(4)上記(3)工程で支持台上に載置された複数の単結晶ダイヤモンド層(子基板)1a、1b、1c、1dの上に、気相合成法で単結晶ダイヤモンドを成長させて、複数の単結晶ダイヤモンド層(子基板)1a、1b、1c、1dを接合し、接合境界部B1、B2、B3、B4を介して一体化された、各子基板由来の部分1A、1B、1C、1Dからなるモザイクダイヤモンドウェハ1を得る工程(図2(c)参照)。
さらに、(5)上記(4)工程で接合された単結晶ダイヤモンド層を支持台上で反転させた後、気相合成法で単結晶ダイヤモンドを成長させて、親基板から分離された面上に単結晶ダイヤモンドを成長させる工程を行ってもよい。
この作製方法においては、モザイクダイヤモンドウェハ1を構成する各子基板は、同一の単結晶ダイヤモンド親基板から得られたものであるため、いずれも親基板と同一の結晶学的性質を有しており、各子基板は同一の結晶学的性質を有する。換言すると、同一の結晶学的性質を有するとは、オフ角、オフ方向等の結晶面の方向やひずみ、欠陥の分布などが揃っていることをいう。このため、子基板毎にダイヤモンドの成長条件を変化する必要がなく、設定した条件に対しては同一の処理層が得られる。従って、この面上には、気相合成法によって単結晶ダイヤモンドを容易に精度良く成長させることができるため、これらを接合して作製される単結晶ダイヤモンドからなる大面積基板の性質も均質である。
なお、同一の結晶学的性質を有する子基板は特許文献2に記載したような方法で得られたものに限らず、市販の単結晶ダイヤモンド基板から同一の結晶学的性質を有する複数の単結晶ダイヤモンド基板を選別するか、公知のダイヤモンド製造方法を適宜採用し、同一の結晶学的性質を有する単結晶ダイヤモンド基板を製造してもよい。
モザイクダイヤモンドウェハの接合境界部において、結晶方向が同じ方向を向いている部分が多いことが、多結晶ダイヤモンドとは決定的に異なるところである。
これに対して、多結晶ダイヤモンドは、表面において結晶方向が異なる方向を向いている部分が寄せ集まった状態であるために、GaNウェハとの直接接合を困難にしていると考えられる。
<モザイクダイヤモンドウェハの研磨方法>
モザイクダイヤモンドウェハの研磨方法としては、ダイヤモンド表面を平滑化可能な任意の研磨方法を用いることが可能である。研磨方式の例としては、金属定盤に埋め込んだダイヤモンド粒子と被加工物ダイヤモンドとの共擦りによるスカイフ研磨方式、石英定盤とダイヤモンドとの間に生じる熱化学反応を用いた方式、酸素プラズマによるエッチング作用と化学機械研磨を組み合わせた方式、遷移金属と過酸化水素との触媒反応で発生する活性ラジカルを用いた研磨方式等が公知である。これらの研磨方式は単一で用いてもよいし、複数の方式を組み合わせてもよい。
モザイクダイヤモンドウェハ表面の研磨工程では、表面における最大の段差が10nm以下になるまで行う。ここで、表面における「最大の段差」とは、少なくとも各接合境界部(例えば、図2の符号B1、B2、B3及びB4で示した各接合境界部)を含む箇所において、白色干渉顕微鏡によって計測された表面形状における局所的な高低差の最大値である。接合面における最大の段差が10nm以下であるモザイクダイヤモンドウェハを用いた場合にしか、モザイクダイヤモンドウェハと異種半導体との直接接合した接合体が得られていないからである。なお、Raで示される表面粗さが10nm程度であると研磨面としては非常に粗く、異種半導体との直接接合はできない。異種半導体との直接接合のためには、単結晶ダイヤモンド子基板同士のつなぎ目である接合境界部において、段差が10nm以下であることを要する。
研磨装置は、いずれの研磨方式を用いる場合においても、図3に模式的に示すように、回転機構と機械的に結合された研磨定盤120と、研磨定盤120上にサンプルS(モザイクダイヤモンドウェハ)を保持するサンプル保持盤130と、サンプルSに一定荷重を付与する加圧部材140と、サンプル保持盤130を介してサンプルSを加圧して研磨定盤120に押しつけながら回転させる基板回転機構150とを備えている。また、必要に応じて研磨盤面や被加工物周囲に研磨剤等の化学薬液を供給または保持する部材、定盤盤面を加熱する機構が備え付けられている場合もある。
金属定盤に埋め込んだダイヤモンド粒子と被加工物ダイヤモンドとの共擦りによるスカイフ研磨方式を用いる場合、研磨定盤120として例えば鋳鉄からなる定盤上にダイヤモンド微粒子が埋め込まれた研磨定盤を使用する。ダイヤモンド微粒子は、あらかじめ加工油等に分散させたのち研磨定盤上に固定されることが望ましい。また、高品質な研磨加工を行うためには、各粒子がおおよそ均一な高さ・密度で配置されるように固定されることが望ましい。
熱化学反応を用いた方式を用いたダイヤモンド研磨を用いる場合、研磨定盤120として合成石英からなる研磨定盤を使用可能である。本方式はダイヤモンドと石英表面間で発生する熱化学反応が加工原理の本質であるから、その反応速度を向上させる目的で、研磨盤面を加熱する機構を備えることが望ましい。
酸素プラズマによるエッチング作用と化学機械研磨を組み合わせた方式を用いる場合、酸素プラズマ中で発生する活性ラジカルを研磨表面に均一供給することを可能とするため、酸素ガス供給経路を備えた複数のプラズマ発生電極、当該プラズマ発生部で生成された化学活性種を加工面に供給する経路を内蔵した研磨盤面を用いることが望ましい。また、盤面上にはウレタン、不織布素材などからなる研磨パッドを備えることが望ましい。さらに、盤面上に一定速度で研磨薬液を滴下するための研磨薬液供給装置を備えることが望ましい。
遷移金属と過酸化水素との触媒反応で発生する活性ラジカルを用いた研磨方式を用いる場合、研磨定盤120として遷移金属元素からなる金属定盤を用いる。定盤材質は例えば鉄・ニッケル等を用いることが可能である。また、定盤120の周囲には、薬液槽を備え、薬液槽中に酸化剤薬液を保持し、研磨定盤120が酸化剤薬液に浸漬される状態となることが望ましい。または、薬液槽ではなく、酸化剤薬液を一定速度で研磨盤面上に滴下する酸化剤薬液供給装置を備える構造を有してもよい。これらの酸化剤薬液としては、例えば0.5~10重量パーセント程度に希釈した過酸化水素水を用いることが可能である。
これらの各方式によるダイヤモンド研磨加工の定盤回転数、研磨圧力等の条件は、モザイクダイヤモンドウェハ表面における最大の段差が十分に低減可能であれば、任意の条件を用いることができる。
(モザイクダイヤモンドウェハと異種半導体との接合体の製造方法)
以下では、図4~図7を用いて、モザイクダイヤモンドウェハと異種半導体との接合体の製造方法について、異種半導体がGaNである場合を例に説明する。
まず、図4に示すように、Si基板などの成長基板11の主面上に、ヘテロエピタキシャル成長によってGaN層12を形成したエピタキシャル基板ESを準備する。GaN層12には、予め、ダイオード、トランジスタ、抵抗体等の電子素子を形成しておいても良い。その後、ガラス基板、サファイア基板、Si基板およびSiC基板などから選択される支持基板BSを準備し、エピタキシャル基板ESのGaN層12が形成された側の主面と、支持基板BSの貼り合わせ用の主面(第1の主面)とが向かい合うようにエピタキシャル基板ESと支持基板BSとを接着剤等によって貼り合わせることで、エピタキシャル基板ESと支持基板BSとが接着層AHによって接着された形態となる。
接着層AHとしては、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、アルミナ接着剤等の樹脂接着剤や、水ガラス、アルミナ等を主成分とする無機接着剤等、公知の接着用素材を用いることが可能であるが、接着後の基板反りを抑制し、かつ、最終的な取り外し作業性を確保する観点で、化学反応により硬化が進行する非溶剤希釈の樹脂系接着剤を用いることが好ましく、例えば、アクリル樹脂、エポキシ樹脂およびシリコーン樹脂などが好適である。
貼り合わせ後は、接着層AHの機械的強度を向上させる目的で、硬化処理を行う。硬化条件は使用する接着層AHに応じて任意の条件を用いることが可能であるが、例えば70度の送風乾燥炉内で6時間の加熱処理を行う。
支持基板BSの役割は、その後の工程におけるGaN層12の支持であるため、耐熱性、機械強度、および製造工程で使用する薬液に対する耐性の観点において、工程に耐えるものであれば、上述した基板に限らず、任意の材質を用いることができる。
次に、図5に示すように、成長基板11を除去する。成長基板11の除去方法は、GaN層12が形成された側の主面とは反対側の主面(裏面)から、例えば、機械研磨、ドライエッチング、溶液によるウエットエッチングなどを用いて除去することが可能であるが、除去速度の観点からは機械研磨を用いることが好適である。
次に、GaN層12の成長基板11が除去された側の表面(裏面)を研磨し平滑化する。平滑化方法としては、機械研磨、化学機械研磨(chemical mechanical polishing:CMP)、ドライエッチング、溶液によるウエットエッチングなど、公知の方法を用いることが可能であるが、続く接合工程における接合品質を向上させるためには高い平滑化品質が必要であるため、化学機械研磨法を用いることが好適である。
次に、図6に示すように、GaN層12の裏面に、接合面20aaにおける最大の段差が10nm以下とされたモザイクダイヤモンドウェハ20を貼り合わせる。
モザイクダイヤモンドウェハ20をGaN層12に直接貼り合わせる方法としては、任意の異種材料同士の直接接合法を用いることが可能であるが、窒化物半導体素子の性能および信頼性向上のためにはGaN層12とモザイクダイヤモンドウェハ20との界面熱抵抗を可能な限り低減することが望ましい。また、接合後の基板の反りを防ぐためには、加熱することなく、GaN層12とモザイクダイヤモンドウェハ20とを接合することが望ましい。そのため、常温接合法を用いて貼り合わせを行うことが最も好適である。常温接合法の一例としては表面活性化常温接合(Surface activated Room temperature Bonding)が挙げられ、接合面を真空中で表面処理することで、表面の原子を化学結合しやすい活性な状態として接合する方法である。
なお、常温接合法としては、原子拡散接合(Atomic diffusion bonding)、親水基加圧接合を用いることもできる。原子拡散接合は、接合対象の表面にスパッタリング等で金属膜を形成し、真空中で金属膜同士を互いに接触させて接合する方法である。
親水基加圧接合は、接合対象の表面に多数の水酸基を付着させる親水化処理を行った後に、親水化処理した表面同士を重ね合わせて加圧させて接合する方法である。
最後に、図7に示すように、モザイクダイヤモンドウェハ20とは反対側の支持基板BSと接着層AHとを除去し、モザイクダイヤモンドウェハ20上にGaN2が形成された接合体30を得る。
支持基板除去方法は、接着層AHの材質に応じて決定する。例えば、接着層AHを支持基板BSと共に機械的にモザイクダイヤモンドウェハ20から引き剥がす方法、接着層AHを溶媒に浸漬して物理的性質を脆化させてから機械的にモザイクダイヤモンドウェハ20から引き剥がす方法、接着層AHを熱処理して燃焼させることで支持基板BSを除去する方法、接着層AHを硫酸過水処理して燃焼させることで支持基板BSを除去する方法など、公知の方法を用いることが可能である。
以上、異種半導体がGaNである場合を例に説明してきたが、異種半導体は酸化ガリウム、シリコン、及び、シリコンカーバイドからなる群から選択された1種であってもよい。
また、モザイクダイヤモンドウェハとGaNウェハとを直接接合する場合について説明してきたが、中間層を介して接合してもよい。
中間層は、アモルファスシリコン、アモルファスカーボン、ゲルマニウム、金属およびこれらの酸化物の群から選択された材料からなるものを用いることができる。
(実施例)
<モザイクダイヤモンドウェハの準備>
モザイクダイヤモンドウェハは図2に示した方法によって作製した。今回用いたモザイクダイヤモンドウェハのサンプルは、4枚の10mm×10mmの子基板を接合させたものであり、主面の結晶面は(100)面である。
図8(a)に、研磨後のモザイクダイヤモンドウェハのサンプルの接合境界部近傍の走査型白色干渉顕微鏡像を示す。段差や凹凸は見られなかった。
次に、図4~図7に示した方法によって、モザイクダイヤモンドウェハとGaNウェハとを表面活性化常温接合法で直接接合することができ、モザイクダイヤモンドウェハとGaNウェハとの接合体が得られた。
(比較例)
異なる親基板から得られた子基板を接合させてモザイクダイヤモンドウェハのサンプルを作製した以外は、実施例と同様の方法によってモザイクダイヤモンドウェハとGaNウェハとの接合体の作製を試みたが、接合できなかった。
図8(b)に、研磨後のモザイクダイヤモンドウェハのサンプルの接合境界部近傍の走査型白色干渉顕微鏡像を示す。接合境界部に段差、凹凸がみられ、最大の段差は50nm以上であった。
図8(a)及び図8(b)の干渉顕微鏡像に基づくと、モザイクダイヤモンドウェハの接合面の平滑さの違いが、モザイクダイヤモンドウェハとGaNウェハとの直接接合の成否を左右したものと考えられる。
1、20 モザイクダイヤモンドウェハ
1a 1a、1b、1c、1d 単結晶ダイヤモンド子基板
1aa、20aa 接合面
2 異種半導体
10、30 モザイクダイヤモンドウェハと異種半導体との接合体
12 GaN層(GaNウェハ)

Claims (8)

  1. 複数の単結晶ダイヤモンド基板同士の接合境界部を有するモザイクダイヤモンドウェハと、異種半導体とが接合された接合体であって、
    前記モザイクダイヤモンドウェハの、前記異種半導体との接合面における最大の段差が10nm以下である、モザイクダイヤモンドウェハと異種半導体との接合体。
  2. 前記異種半導体が、窒化ガリウム、酸化ガリウム、シリコン、及び、シリコンカーバイドからなる群から選択された1種である、請求項1に記載のモザイクダイヤモンドウェハと異種半導体との接合体。
  3. 前記モザイクダイヤモンドウェハと前記異種半導体とが直接接合されている、請求項1又は2のいずれかに記載のモザイクダイヤモンドウェハと異種半導体との接合体。
  4. 前記モザイクダイヤモンドウェハと前記異種半導体とが中間層を介して接合されている、請求項1又は2のいずれかに記載のモザイクダイヤモンドウェハと異種半導体との接合体。
  5. 複数の単結晶ダイヤモンド基板同士の接合境界部を有するモザイクダイヤモンドウェハと異種半導体との接合体の製造方法であって、
    前記モザイクダイヤモンドウェハの、前記異種半導体との接合面における最大の段差が10nm以下であるモザイクダイヤモンドウェハを選定する工程を有する、モザイクダイヤモンドウェハと異種半導体との接合体の製造方法。
  6. 複数の単結晶ダイヤモンド基板同士の接合境界部を有するモザイクダイヤモンドウェハを準備する工程と、
    前記モザイクダイヤモンドウェハの表面を、前記接合境界部における最大の段差が10nm以下になるまで研磨する工程と、を有する、モザイクダイヤモンドウェハと異種半導体との接合体の製造方法。
  7. 成長基板の主面上に異種半導体層をエピタキシャル成長させたエピタキシャル基板を作製する工程と、
    前記エピタキシャル基板を接着層を介して支持基板に貼り合わせる工程と、
    前記成長基板を除去し、前記異種半導体層を露出させる工程と、
    前記異種半導体層と前記モザイクダイヤモンドウェハの研磨面とを接合する工程と、
    前記接着層を除去して、モザイクダイヤモンドウェハと異種半導体との接合体を得る工程と、を有する、請求項5又は6のいずれかに記載のモザイクダイヤモンドウェハと異種半導体との接合体の製造方法。
  8. 複数の単結晶ダイヤモンド基板同士の接合境界部を有するモザイクダイヤモンドウェハと異種半導体とが接合された接合体で用いられるモザイクダイヤモンドウェハであって、
    前記モザイクダイヤモンドウェハの、前記異種半導体との接合面における最大の段差が10nm以下である、モザイクダイヤモンドウェハと異種半導体との接合体用モザイクダイヤモンドウェハ。
JP2021091708A 2021-05-31 2021-05-31 モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ Pending JP2022184075A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021091708A JP2022184075A (ja) 2021-05-31 2021-05-31 モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ
PCT/JP2022/022138 WO2022255363A1 (ja) 2021-05-31 2022-05-31 モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ
CN202280037075.XA CN117377794A (zh) 2021-05-31 2022-05-31 拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021091708A JP2022184075A (ja) 2021-05-31 2021-05-31 モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ

Publications (1)

Publication Number Publication Date
JP2022184075A true JP2022184075A (ja) 2022-12-13

Family

ID=84323428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021091708A Pending JP2022184075A (ja) 2021-05-31 2021-05-31 モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ

Country Status (3)

Country Link
JP (1) JP2022184075A (ja)
CN (1) CN117377794A (ja)
WO (1) WO2022255363A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006124249A (ja) * 2004-10-29 2006-05-18 Namiki Precision Jewel Co Ltd ダイヤモンドcvd成長用基板
JP4654389B2 (ja) * 2006-01-16 2011-03-16 株式会社ムサシノエンジニアリング ダイヤモンドヒートスプレッダの常温接合方法,及び半導体デバイスの放熱部
TWI706061B (zh) * 2017-04-26 2020-10-01 新加坡商二A 科技有限公司 大單晶鑽石及其生產方法
JP6746124B2 (ja) * 2019-06-26 2020-08-26 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンドの製造方法
JP7389472B2 (ja) * 2019-07-04 2023-11-30 公立大学法人大阪 半導体デバイスの製造方法及び半導体デバイス

Also Published As

Publication number Publication date
CN117377794A (zh) 2024-01-09
WO2022255363A1 (ja) 2022-12-08

Similar Documents

Publication Publication Date Title
TWI719051B (zh) SiC複合基板及其製造方法
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR102109292B1 (ko) 다결정 SiC 기판 및 그 제조방법
TWI646635B (zh) Iii族氮化物複合基板與其製造方法、及iii族氮化物半導體裝置與其製造方法
JP6582779B2 (ja) SiC複合基板の製造方法
JP2016119489A (ja) 複合基板の製造方法
JP4985625B2 (ja) 炭化珪素単結晶の製造方法
WO2014061337A1 (ja) ナノカーボン膜の作製方法及びナノカーボン膜
TWI738665B (zh) SiC複合基板之製造方法
TW202141582A (zh) 用於製作複合結構之方法,該複合結構包含一單晶SiC薄層在一SiC支撐底材上
WO2022255363A1 (ja) モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ
JP6737378B2 (ja) SiC複合基板
JP6327519B2 (ja) 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板
JP2008166646A (ja) 半導体基板の製造方法
KR101807166B1 (ko) SiC 기판의 제조방법
WO2021199426A1 (ja) 研磨方法、半導体基板の製造方法
JP7318580B2 (ja) Soiウェーハの製造方法
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
JP2007214368A (ja) Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法
JP2023118516A (ja) 多結晶SiC基板および半導体基板
CN111900107B (zh) 基于直接键合工艺的金刚石基氮化镓晶体管制备方法
JP2018186237A (ja) 半導体装置及びその製造方法
JP2010087360A (ja) 半導体基板の製造方法および半導体基板
TW202332044A (zh) 用於製作包含多晶碳化矽底材及單晶碳化矽主動層之半導體結構之方法
TW202317301A (zh) 鑽石基板製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240514