CN117377794A - 拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片 - Google Patents

拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片 Download PDF

Info

Publication number
CN117377794A
CN117377794A CN202280037075.XA CN202280037075A CN117377794A CN 117377794 A CN117377794 A CN 117377794A CN 202280037075 A CN202280037075 A CN 202280037075A CN 117377794 A CN117377794 A CN 117377794A
Authority
CN
China
Prior art keywords
bonded
diamond wafer
hetero semiconductor
diamond
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280037075.XA
Other languages
English (en)
Inventor
山田英明
茶谷原昭义
杢野由明
松前贵司
仓岛优一
日暮荣治
高木秀树
桧座秀一
今村谦
白柳裕介
吉嗣晃治
西村邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Mitsubishi Electric Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Mitsubishi Electric Corp
Publication of CN117377794A publication Critical patent/CN117377794A/zh
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/25Diamond
    • C01B32/26Preparation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/04Diamond
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Geology (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种拼接金刚石晶片与异质半导体的接合体(10),其由具有多个单晶金刚石基板(1A、1B)间的接合边界部(B1)的拼接金刚石晶片(1)与异质半导体(2)接合而成,其中,拼接金刚石晶片(1)与异质半导体(2)的接合面(1aa)上的最大起伏差为10nm以下。

Description

拼接金刚石晶片与异质半导体的接合体及其制造方法、以及 用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石 晶片
技术领域
本公开涉及拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片。
本申请主张基于2021年5月31日向日本申请的特愿2021-091708号的优先权,其内容引用于本文中。
背景技术
GaN器件等功率器件的冷却是必不可少的,但尚未开发出一种充分的冷却方法。在这种情况下,关于将具有高导热率的金刚石材料用作散热基材进行了研究讨论。
专利文献1记载了一种具有生长或接合于GaN上的多晶金刚石层的晶片。
非专利文献1公开了一种将单晶金刚石基板用作散热基板的GaN-HEMT(高电子迁移率晶体管)。
现有技术文献
专利文献
专利文献1:日本特表2015-533774号公报
专利文献2:日本专利第4849691号公报
非专利文献
非专利文献1:S.Hiza,M.Fujikawa,Y.Takiguchi,K.Nishimura,E.Yagyu,T.Matsumae,Y.Kurashima,H.Takagi和M.Yamamuka:ExtendedAbstracts of the2019International Conference on Solid State Devices and Materials,467(2019).
非专利文献2:目黑、西林、今井,SEI技术综述163,53(2003)
发明内容
发明所要解决的问题
由于晶界的存在,多晶金刚石的导热性一般比单晶金刚石低。当所需的导热性与单晶相同时,需要在生长条件上下功夫,但生长速度却停留在单晶的1/10以下。另外,对于生长面的平坦化而言,机械研磨等是必不可少的,但由于金刚石的研磨速度的各向异性较大,因此在多晶的情况下,与单晶相比,研磨速度显著较慢。基于以上理由,可以认为:在将多晶金刚石用作接合晶片的情况下,与单晶金刚石相比,制造成本极高。而且,在多晶的情况下,由于存在因生长气氛的不均匀性等引起的晶粒方位或粒径分布,容易产生翘曲等,在技术上很难将其降低。另外,由于上述的各向异性,通过机械研磨难以获得适于晶片接合的表面。其结果,出现了下述问题:为了对GaN晶片与多晶晶片进行接合,需要较厚的中间层,而其会成为热屏障从而使器件的散热效果显著降低。
另一方面,就单晶金刚石基板而言,虽然其能经由极薄的中间层(<5nm)实际上与GaN晶片直接接合,但英寸级尺寸的单晶金刚石晶片并不存在,因此出现了下述问题:晶片级别的贴合无法实现,成本较高。
本公开是鉴于上述情况而完成的,其目的在于提供一种散热特性高且可大型化的拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片。
用于解决问题的手段
所谓拼接金刚石晶片,是通过气相法使金刚石晶体在排列于同一面上的多个单晶金刚石基板上生长从而将这些单晶金刚石基板接合,由此构成为大型的金刚石单晶晶片的拼接状的金刚石晶片(例如参照非专利文献2)。
图9表示通过专利文献2记载的方法得到的典型的拼接金刚石晶片的接合边界部附近的光学显微镜图像。在图9中,箭头所示的部分为单晶金刚石基板间的接合边界部。
在拼接金刚石晶片中,即使在将多个单晶金刚石基板以晶体方位彼此一致的方式配置于晶体生长装置内的情况下,接合边界部也会异常生长(多晶化),晶体方位容易呈现非均质性。在图9中,可以看出接合边界部反映出异常生长(多晶化)而与除其之外的部分显著不同。
图10表示拼接金刚石晶片的接合边界部附近的阴极发光映射图像。阴极发光映射图像的一边的长度为125μm。
在阴极发光映射图像中,不发光的区域存在晶体缺陷(非发光中心)。在阴极发光映射图像中,可以看出复杂结构的非发光中心集中在接合边界部附近。
拼接金刚石晶片具有接近单晶金刚石的质量,同时,相比于单晶金刚石,比较容易大面积化。因此,如果能将拼接金刚石晶片用作散热基材,就能解决上述的单晶金刚石基板所存在的问题。但是,由于构成拼接金刚石晶片的单晶金刚石基板间的接合边界相当于多晶金刚石的晶界,因此本领域技术人员认为其与多晶金刚石相同,不能与GaN晶片直接接合。此外,如图9及图10所示,接合边界部还存在缺陷或应变集中这样的拼接金刚石晶片所特有的问题,因此对于本领域技术人员来说,能将拼接金刚石晶片与GaN晶片直接接合是无法想象的。
本发明人经过深入研究之后,实现了拼接金刚石晶片与GaN晶片的直接接合,并完成了本公开。
为了解决上述问题,本公开提供了以下手段。
本公开的第一方面涉及一种拼接金刚石晶片与异质半导体的接合体,其由具有多个单晶金刚石基板间的接合边界部的拼接金刚石晶片与异质半导体接合而成,其中,所述拼接金刚石晶片与所述异质半导体的接合面上的最大起伏差为10nm以下。
根据上述方面所涉及的拼接金刚石晶片与异质半导体的接合体,其中,所述异质半导体可以是选自由氮化镓、氧化镓、硅及碳化硅组成的组中的一种。
根据上述方面所涉及的拼接金刚石晶片与异质半导体的接合体,其中,所述接合体可以由所述拼接金刚石晶片与所述异质半导体直接接合而成。
根据上述方面所涉及的拼接金刚石晶片与异质半导体的接合体,其中,所述接合体可以由所述拼接金刚石晶片与所述异质半导体经由中间层接合而成。
本发明的第二方面涉及一种拼接金刚石晶片与异质半导体的接合体的制造方法,所述制造方法具有如下工序:筛选拼接金刚石晶片,该拼接金刚石晶片具有多个单晶金刚石基板间的接合边界部,且所述拼接金刚石晶片与所述异质半导体的接合面上的最大起伏差为10nm以下。
本发明的第三方面涉及一种拼接金刚石晶片与异质半导体的接合体的制造方法,所述制造方法具有如下工序:准备拼接金刚石晶片,该拼接金刚石晶片具有多个单晶金刚石基板间的接合边界部;以及对所述拼接金刚石晶片的表面进行研磨,直到所述接合边界部上的最大起伏差为10nm以下。
根据上述方面所涉及的拼接金刚石晶片与异质半导体的接合体的制造方法,所述制造方法具有如下工序:通过在生长基板的主面上使异质半导体层外延生长来制备外延基板;经由粘接层将所述外延基板贴合到支撑基板上;除去所述生长基板,使所述异质半导体层露出;将所述异质半导体层与所述拼接金刚石晶片的研磨面接合;以及除去所述粘接层,得到拼接金刚石晶片与异质半导体的接合体。
本发明的第四方面涉及一种用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片,该接合体由具有多个单晶金刚石基板间的接合边界部的拼接金刚石晶片与异质半导体接合而成,所述拼接金刚石晶片与所述异质半导体的接合面上的最大起伏差为10nm以下。
发明的效果
根据本公开所涉及的拼接金刚石晶片与异质半导体的接合体,能够提供散热特性高且可大型化的拼接金刚石晶片与异质半导体的接合体。
附图说明
图1是示意性地表示本公开的一个实施方式所涉及的拼接金刚石晶片与异质半导体的接合体的结构的剖面示意图。
图2是示意性地表示拼接金刚石晶片的制备方法的立体示意图,(a)是表示第1工序的立体示意图,图2(b)是表示第2工序的立体示意图,图2(c)是表示第3工序的立体示意图。
图3是表示用于研磨拼接金刚石晶片的研磨装置的结构概要的剖面示意图。
图4是用于对拼接金刚石晶片与异质半导体的接合体的制造方法的一实例中的各工序进行说明的剖面示意图。
图5是用于对拼接金刚石晶片与异质半导体的接合体的制造方法的一实例中的各工序进行说明的剖面示意图。
图6是用于对拼接金刚石晶片与异质半导体的接合体的制造方法的一实例中的各工序进行说明的剖面示意图。
图7是用于对拼接金刚石晶片与异质半导体的接合体的制造方法的一实例中的各工序进行说明的剖面示意图。
图8(a)是实施例中所用的拼接金刚石晶片的接合边界部附近的扫描型白光干涉显微镜图像,(b)是比较例中所用的拼接金刚石晶片的接合边界部附近的扫描型白光干涉显微镜图像。
图9是拼接金刚石晶片的接合边界部附近的光学显微镜图像。
图10是拼接金刚石晶片的接合边界部附近的阴极发光映射图像。
具体实施方式
下面,将使用附图对本公开所涉及的拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片进行说明。此外,附图是示意性的展示,在不同附图中分别展示的图像的尺寸及位置的相互关系不一定被准确记载,长度方向、进深方向及高度方向各自的尺寸关系、比例与实际有偏差。另外,在下面的说明中,对相同的构成要素标注相同的符号来进行图示,它们的名称及功能也是相同的。因此,有时会省略对它们的详细说明。另外,在下面的说明中例示的材料、尺寸等为其中一例,本发明并不局限于此,可以在本公开的效果得以实现的范围内进行适当变更来实施。也可以将一个实施方式中所展示的结构应用于其他实施方式。
(拼接金刚石晶片与异质半导体的接合体)
图1是示意性地表示本公开的一个实施方式所涉及的拼接金刚石晶片与异质半导体的接合体的结构的剖面示意图。
关于图1所示的拼接金刚石晶片与异质半导体的接合体10,其由具有多个单晶金刚石基板1A、1B间的接合边界部B1的拼接金刚石晶片1与异质半导体2接合而成,其中,拼接金刚石晶片1与异质半导体2的接合面1aa上的最大起伏差为10nm以下。
<拼接金刚石晶片>
这里,在本公开的接合体中,所谓拼接金刚石晶片,如上所述,是通过气相法使金刚石晶体在排列于同一面上的多个单晶金刚石基板上生长从而将这些单晶金刚石基板接合,由此构成为大型的金刚石单晶晶片的拼接状的金刚石晶片。
<拼接金刚石晶片的制备方法>
可按照如下所述来制备拼接金刚石晶片。
准备多个单晶金刚石基板,以晶体方位彼此一致的方式配置于晶体生长装置内,使金刚石晶体在其上生长。作为晶体生长的条件,只要是使金刚石结晶生长的方法、条件即可,没有特别限制。例如,若使用的是微波等离子体CVD,则将微波功率设为5kW,将原料气体压力设为16kPa,将构成原料气体的氢与甲烷的流量比设为10:0.1~1左右,将基板的温度维持在800~1200℃左右即可。通过由结晶生长得到的层,所设置的单晶金刚石基板彼此一体化,可获得拼接金刚石晶片。
通常,在拼接金刚石晶片的制备方法中,将待接合单晶金刚石基板的偏角视为相同的阈值最低也为1°以上。但是,即使偏角相差1°,在相同的条件下,生长层的质量也不同,在通过该方法接合而成的拼接金刚石晶片上,所接合的每个单晶区域中生长的都是质量不同的单晶层。以往的拼接金刚石晶片沿着接合边界部会出现异常生长,难以对其进行抑制。
作为以解决这样的问题点为目的的、拼接金刚石晶片的制造方法,已知一种利用了自支撑膜制备方法的方法,该自支撑膜制备方法利用了离子注入(例如参照专利文献2)。使用这样的方法,能够将偏角、偏离方向一致的基板彼此接合。
参照图2对该制备方法进行说明。在该制备方法中,可以通过以下的工序制备拼接金刚石晶片:
工序(1):对由单晶金刚石构成的母基板(下面有时称为“单晶金刚石母基板”或者简称为“母基板”)进行离子注入,在该母基板的表面附近形成石墨化的非金刚石层,蚀刻该非金刚石层,并分离出比该非金刚石层更上层的单晶金刚石层(下面有时称为“单晶金刚石子基板”或者简称为“子基板”);
工序(2):对上述工序(1)中所用的母基板反复进行工序(1)的操作,进而分离出多个单晶金刚石层(子基板)1a、1b、1c、1d(参照图2(a));
工序(3):在平坦的支撑台上,将在上述工序(1)及工序(2)中分离出的多个单晶金刚石层以侧面互相接触,晶面的方向一致,且从母基板分离出的面与该支撑台面接触的状态放置(参照图2(b));
工序(4):通过气相合成法使单晶金刚石在上述工序(3)中放置在支撑台上的多个单晶金刚石层(子基板)1a、1b、1c、1d上生长,从而将多个单晶金刚石层(子基板)1a、1b、1c、1d接合,得到经由接合边界部B1、B2、B3、B4而一体化的、由源自各子基板的部分1A、1B、1C、1D构成的拼接金刚石晶片1(参照图2(c))。
进一步地,也可以执行工序(5):使在上述工序(4)中接合而成的单晶金刚石层在支撑台上反转,然后利用气相合成法使单晶金刚石生长,使单晶金刚石在从母基板分离出的面上生长。
在该制备方法中,由于构成拼接金刚石晶片1的各子基板是从相同的单晶金刚石母基板上得到的,因此都具有与母基板相同的晶体学性质,各子基板具有相同的晶体学性质。换言之,所谓具有相同的晶体学性质,是指偏角、偏离方向等晶面的方向、应变、缺陷的分布等一致。因此,无需针对每个子基板改变金刚石的生长条件,针对已设定的条件可以得到相同的处理层。因此,通过气相合成法能使单晶金刚石在该面上容易且高精度地生长,所以将它们接合而制备出的由单晶金刚石构成的大面积基板的性质也为均质。
另外,作为具有相同的晶体学性质的子基板,并不局限于通过专利文献2中记载的方法所得到的子基板,可以从市售的单晶金刚石基板中筛选出具有相同的晶体学性质的多个单晶金刚石基板,或者也可以适当地采用公知的金刚石制造方法来制造具有相同的晶体学性质的单晶金刚石基板。
在拼接金刚石晶片的接合边界部中,晶体方向朝向相同方向的部分较多,这是与多晶金刚石的主要不同之处。
与此相对,多晶金刚石的状态为晶体方向朝向不同方向的部分在表面聚集,因此可以认为其难以与GaN晶片直接接合。
<拼接金刚石晶片的研磨方法>
作为拼接金刚石晶片的研磨方法,可以使用能使金刚石表面平滑化的任意的研磨方法。作为研磨方式的实例,公知的有:通过埋入金属平板的金刚石粒子与被加工物金刚石的共摩擦实现的磨光盘研磨方式、利用了石英平板与金刚石之间产生的热化学反应的方式、组合了氧等离子体的蚀刻作用与化学机械研磨的方式、利用了过渡金属与过氧化氢的催化反应中产生的活性自由基的研磨方式等。这些研磨方式可以单独使用,也可以将多种方式进行组合。
在拼接金刚石晶片表面的研磨工序中,进行研磨直到表面上的最大起伏差为10nm以下。这里,所谓表面上的“最大起伏差”,是指在至少包括各接合边界部(例如图2的符号B1、B2、B3及B4所示的各接合边界部)的部位,由白光干涉显微镜测得的表面形状中局部的高低差的最大值。这是因为只有在使用接合面上的最大起伏差为10nm以下的拼接金刚石晶片的情况下,才能得到拼接金刚石晶片与异质半导体直接接合而成的接合体。另外,若Ra所示的表面粗糙度为10nm左右,则作为研磨面非常粗糙,不能与异质半导体直接接合。为了与异质半导体直接接合,需要使得单晶金刚石子基板间的连接处即接合边界部上的起伏差为10nm以下。
作为研磨装置,无论使用了何种研磨方式,如图3中示意性所示,其均包括:研磨平板120,与旋转机构机械结合;样本保持盘130,用于将样本S(拼接金刚石晶片)保持在研磨平板120上;加压部件140,用于对样本S施加规定的负荷;以及基板旋转机构150,经由样本保持盘130对样本S进行加压从而将其按压在研磨平板120上,同时使其旋转。另外,根据需要,有时也具备:用于向研磨盘面或被加工物周围供给研磨剂等化学药液或者用于保持研磨剂等化学药液的部件;以及用于加热平板盘面的机构。
当采用的是通过埋入金属平板的金刚石粒子与被加工物金刚石的共摩擦实现的磨光盘研磨方式时,作为研磨平板120,使用的是例如在由铸铁构成的平板上埋入金刚石微粒所得的研磨平板。作为金刚石微粒,优选预先分散在加工油等中,然后被固定在研磨平板上。另外,为了进行高质量的研磨加工,优选将各粒子以大致均匀的高度、密度配置,并进行固定。
当采用的是利用了热化学反应方式的金刚石研磨时,作为研磨平板120,可以使用由合成石英构成的研磨平板。在本方式中,由于金刚石与石英表面间产生的热化学反应是加工原理的本质,因此为了提高其反应速度,优选具备用于加热研磨盘面的机构。
当采用的是组合了氧等离子体的蚀刻作用与化学机械研磨的方式时,为了能将氧等离子体中产生的活性自由基均匀地供给到研磨表面,优选使用具备氧气供给路径的多个等离子体产生电极、内置有用于向加工面供给由该等离子体产生部生成的化学活性物质的路径的研磨盘面。另外,优选在盘面上具备由聚氨酯、无纺布材料等构成的研磨垫。进一步地,优选具备用于以规定速度向盘面上滴加研磨药液的研磨药液供给装置。
当采用的是使用了过渡金属与过氧化氢的催化反应中产生的活性自由基的研磨方式时,作为研磨平板120,使用的是由过渡金属元素构成的金属平板。作为平板材质,例如可以使用铁、镍等。另外,优选在平板120的周围具备药液槽,在药液槽中保持氧化剂药液,并成为研磨平板120浸渍于氧化剂药液中的状态。或者,也可以具有未设置药液槽,而设置了氧化剂药液供给装置的结构,该氧化剂药液供给装置用于以规定速度向研磨盘面上滴加氧化剂药液。作为这些氧化剂药液,例如可以使用稀释到0.5~10重量%左右的过氧化氢溶液。
作为通过这些方式实现的金刚石研磨加工的平板转速、研磨压力等条件,只要能充分降低拼接金刚石晶片表面上的最大起伏差即可,可以使用任意的条件。
(拼接金刚石晶片与异质半导体的接合体的制造方法)
下面,将使用图4~图7,以异质半导体为GaN的情况为例,对拼接金刚石晶片与异质半导体的接合体的制造方法进行说明。
首先,如图4所示,准备通过异质外延生长在Si基板等生长基板11的主面上形成GaN层12所得的外延基板ES。也可以预先在GaN层12上形成二极管、晶体管、电阻体等电子元件。然后,准备选自玻璃基板、蓝宝石基板、Si基板及SiC基板等的支撑基板BS,以外延基板ES的形成有GaN层12的一侧的主面与支撑基板BS的贴合用主面(第一主面)相对的方式,利用粘接剂等将外延基板ES与支撑基板BS贴合,由此成为外延基板ES与支撑基板BS被粘接层AH粘接的形态。
作为粘接层AH,可以使用丙烯酸树脂、环氧树脂、有机硅树脂、改性有机硅树脂、氧化铝粘接剂等树脂粘接剂,或者以水玻璃、氧化铝等为主成分的无机粘接剂等公知的粘接用材料,但从抑制粘接后的基板翘曲并确保最终的拆卸作业性的观点出发,优选使用通过化学反应进行固化的非溶剂稀释的树脂系粘接剂,例如丙烯酸树脂、环氧树脂及有机硅树脂等较为理想。
贴合完成后,以提高粘接层AH的机械强度为目的而进行固化处理。作为固化条件,可以根据所用的粘接层AH而采用任意的条件,例如在70度的送风干燥炉内进行6小时加热处理。
支撑基板BS的作用是在后续的工序中支撑GaN层12,因此考虑到耐热性、机械强度以及对制造工序中所用的药液的耐性,只要是能耐受工序的基板即可,并不局限于上述基板,可以使用任意的材质。
接着,如图5所示,将生长基板11除去。作为生长基板11的除去方法,可以使用例如机械研磨、干蚀刻、利用溶液实现的湿蚀刻等,从与形成有GaN层12的一侧的主面为相反侧的主面(背面)开始除去,但考虑到除去速度,使用机械研磨较为理想。
接着,对GaN层12的除去了生长基板11的一侧的表面(背面)进行研磨以使其平滑化。作为平滑化方法,可以使用机械研磨、化学机械研磨(chemical mechanicalpolishing:CMP)、干蚀刻、利用溶液实现的湿蚀刻等公知的方法,但为了提高后续接合工序中的接合质量,需要较高的平滑化质量,因此使用化学机械研磨法较为理想。
接着,如图6所示,在GaN层12的背面贴合接合面20aa上的最大起伏差为10nm以下的拼接金刚石晶片20。
作为将拼接金刚石晶片20直接贴合到GaN层12上的方法,可以采用将任意的异质材料彼此直接粘接的方法,但为了提高氮化物半导体元件的性能及可靠性,优选尽可能降低GaN层12与拼接金刚石晶片20间的界面热阻。另外,为了防止接合后的基板翘曲,优选不进行加热而将GaN层12与拼接金刚石晶片20接合。因此,使用常温接合法进行贴合最为理想。作为常温接合法的一实例,可以举出表面活性化常温接合(Surface activated Roomtemperature Bonding),其是通过在真空中对接合面进行表面处理,使表面的原子成为易于化学结合的活性状态并进行接合的方法。
另外,作为常温接合法,也可以采用原子扩散接合(Atomic diffusion bonding)、亲水基加压接合。原子扩散接合是通过溅射等在接合对象的表面形成金属膜,并在真空中使金属膜彼此相互接触而进行接合的方法。
亲水基加压接合是在进行了使多个羟基附着于接合对象表面上的亲水化处理之后,使亲水化处理后的表面彼此重合,由此进行加压接合的方法。
最后,如图7所示,除去与拼接金刚石晶片20为相反侧的支撑基板BS和粘接层AH,得到在拼接金刚石晶片20上形成有GaN2的接合体30。
支撑基板除去方法是基于粘接层AH的材质而决定的。例如,可以采用下述公知的方法:将粘接层AH与支撑基板BS一起从拼接金刚石晶片20机械剥离的方法、将粘接层AH浸渍于溶剂中使其物理性质脆化后从拼接金刚石晶片20机械剥离的方法、通过对粘接层AH进行热处理而使其燃烧来除去支撑基板BS的方法、通过对粘接层AH进行硫酸过水处理而使其燃烧来除去支撑基板BS的方法等。
以上,以异质半导体为GaN的情况为例进行了说明,但异质半导体也可以是选自由氧化镓、硅及碳化硅组成的组中的一种。
另外,关于将拼接金刚石晶片与GaN晶片直接接合的情况进行了说明,但也可以经由中间层将它们接合。
作为中间层,可以使用选自由非晶硅、非晶碳、锗、金属及它们的氧化物组成的组中的材料构成的层。
实施例
(实施例)
<准备拼接金刚石晶片>
通过图2所示的方法来制备拼接金刚石晶片。本次使用的拼接金刚石晶片样本由4片10mm×10mm的子基板接合而成,主面的晶面为(100)面。
图8(a)表示研磨后的拼接金刚石晶片样本的接合边界部附近的扫描型白光干涉显微镜图像。未从中看到起伏差或凹凸。
接着,通过图4~图7所示的方法,可以利用表面活性化常温接合法将拼接金刚石晶片与GaN晶片直接接合,从而得到拼接金刚石晶片与GaN晶片的接合体。
(比较例)
将从不同母基板得到的子基板进行接合来制备拼接金刚石晶片样本,除此之外,通过与实施例相同的方法尝试制备拼接金刚石晶片与GaN晶片的接合体,但无法实现接合。
图8(b)表示研磨后的拼接金刚石晶片样本的接合边界部附近的扫描型白光干涉显微镜图像。在接合边界部中可看到起伏差、凹凸,最大起伏差为50nm以上。
根据图8(a)及图8(b)的干涉显微镜图像,可以认为:拼接金刚石晶片的接合面的平滑度差异左右了拼接金刚石晶片与GaN晶片的直接接合的成功与否。
符号的说明
1、20:拼接金刚石晶片
1a、1b、1c、1d:单晶金刚石子基板
1aa、20aa:接合面
2:异质半导体
10、30:拼接金刚石晶片与异质半导体的接合体
12:GaN层(GaN晶片)

Claims (8)

1.一种拼接金刚石晶片与异质半导体的接合体,其由具有多个单晶金刚石基板间的接合边界部的拼接金刚石晶片与异质半导体接合而成,其中,
所述拼接金刚石晶片与所述异质半导体的接合面上的最大起伏差为10nm以下。
2.根据权利要求1所述的拼接金刚石晶片与异质半导体的接合体,其中,所述异质半导体是选自由氮化镓、氧化镓、硅及碳化硅组成的组中的一种。
3.根据权利要求1或2所述的拼接金刚石晶片与异质半导体的接合体,其中,所述接合体由所述拼接金刚石晶片与所述异质半导体直接接合而成。
4.根据权利要求1或2所述的拼接金刚石晶片与异质半导体的接合体,其中,所述接合体由所述拼接金刚石晶片与所述异质半导体经由中间层接合而成。
5.一种拼接金刚石晶片与异质半导体的接合体的制造方法,所述拼接金刚石晶片具有多个单晶金刚石基板间的接合边界部,
所述制造方法具有如下工序:
筛选拼接金刚石晶片,所述拼接金刚石晶片与所述异质半导体的接合面上的最大起伏差为10nm以下。
6.一种拼接金刚石晶片与异质半导体的接合体的制造方法,所述制造方法具有如下工序:
准备拼接金刚石晶片,所述拼接金刚石晶片具有多个单晶金刚石基板间的接合边界部;以及
对所述拼接金刚石晶片的表面进行研磨,直到所述接合边界部上的最大起伏差为10nm以下。
7.根据权利要求5或6所述的拼接金刚石晶片与异质半导体的接合体的制造方法,所述制造方法具有如下工序:
通过在生长基板的主面上使异质半导体层外延生长来制备外延基板;
经由粘接层将所述外延基板贴合到支撑基板上;
除去所述生长基板,使所述异质半导体层露出;
将所述异质半导体层与所述拼接金刚石晶片的研磨面接合;以及
除去所述粘接层,得到拼接金刚石晶片与异质半导体的接合体。
8.一种用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片,所述接合体由具有多个单晶金刚石基板间的接合边界部的拼接金刚石晶片与异质半导体接合而成,其中,
所述拼接金刚石晶片与所述异质半导体的接合面上的最大起伏差为10nm以下。
CN202280037075.XA 2021-05-31 2022-05-31 拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片 Pending CN117377794A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-091708 2021-05-31
JP2021091708A JP2022184075A (ja) 2021-05-31 2021-05-31 モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ
PCT/JP2022/022138 WO2022255363A1 (ja) 2021-05-31 2022-05-31 モザイクダイヤモンドウェハと異種半導体との接合体及びその製造方法、並びに、異種半導体との接合体用モザイクダイヤモンドウェハ

Publications (1)

Publication Number Publication Date
CN117377794A true CN117377794A (zh) 2024-01-09

Family

ID=84323428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280037075.XA Pending CN117377794A (zh) 2021-05-31 2022-05-31 拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片

Country Status (3)

Country Link
JP (1) JP2022184075A (zh)
CN (1) CN117377794A (zh)
WO (1) WO2022255363A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006124249A (ja) * 2004-10-29 2006-05-18 Namiki Precision Jewel Co Ltd ダイヤモンドcvd成長用基板
JP4654389B2 (ja) * 2006-01-16 2011-03-16 株式会社ムサシノエンジニアリング ダイヤモンドヒートスプレッダの常温接合方法,及び半導体デバイスの放熱部
TWI706061B (zh) * 2017-04-26 2020-10-01 新加坡商二A 科技有限公司 大單晶鑽石及其生產方法
JP6746124B2 (ja) * 2019-06-26 2020-08-26 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンドの製造方法
JP7389472B2 (ja) * 2019-07-04 2023-11-30 公立大学法人大阪 半導体デバイスの製造方法及び半導体デバイス

Also Published As

Publication number Publication date
JP2022184075A (ja) 2022-12-13
WO2022255363A1 (ja) 2022-12-08

Similar Documents

Publication Publication Date Title
TWI719051B (zh) SiC複合基板及其製造方法
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
TWI736554B (zh) SiC複合基板之製造方法
CN108281378B (zh) Iii族氮化物复合衬底、半导体器件及它们的制造方法
KR102109292B1 (ko) 다결정 SiC 기판 및 그 제조방법
JP2016119489A (ja) 複合基板の製造方法
TWI738665B (zh) SiC複合基板之製造方法
JP4985625B2 (ja) 炭化珪素単結晶の製造方法
KR20070114218A (ko) 전자 장치를 위한 다이아몬드 기반의 기판 및 그 제조방법과, GaN 재료의 생성 방법
JP2884085B1 (ja) 単結晶SiCおよびその製造方法
US20230120994A1 (en) Polishing method, and semiconductor substrate manufacturing method
KR100288473B1 (ko) 단결정탄화규소 및 그 제조방법
TW202343780A (zh) 在多晶碳化矽支撐底材上包含單晶薄膜之複合結構及其製作方法
KR101807166B1 (ko) SiC 기판의 제조방법
CN117377794A (zh) 拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片
JP6327519B2 (ja) 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板
JP2019169725A (ja) SiC複合基板
JP7318580B2 (ja) Soiウェーハの製造方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
KR102253176B1 (ko) GaN 기판 처리 방법, 이에 의해 처리된 GaN 기판 및 이를 수행하는 GaN 기판 처리 장치
US20230128739A1 (en) Cmp process applied to a thin sic wafer for stress release and damage recovery
JP2013258179A (ja) 炭化珪素基板、炭化珪素基板の製造方法、半導体装置および半導体装置の製造方法
JP2023118516A (ja) 多結晶SiC基板および半導体基板
JP2024025064A (ja) SiC単結晶転写用複合基板、SiC単結晶転写用複合基板の製造方法、およびSiC接合基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination