KR101807166B1 - SiC 기판의 제조방법 - Google Patents

SiC 기판의 제조방법 Download PDF

Info

Publication number
KR101807166B1
KR101807166B1 KR1020160091360A KR20160091360A KR101807166B1 KR 101807166 B1 KR101807166 B1 KR 101807166B1 KR 1020160091360 A KR1020160091360 A KR 1020160091360A KR 20160091360 A KR20160091360 A KR 20160091360A KR 101807166 B1 KR101807166 B1 KR 101807166B1
Authority
KR
South Korea
Prior art keywords
substrate
polishing
crystal
ceramic plate
cmp
Prior art date
Application number
KR1020160091360A
Other languages
English (en)
Inventor
김장열
박우진
은태희
여임규
서한석
Original Assignee
재단법인 포항산업과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 포항산업과학연구원 filed Critical 재단법인 포항산업과학연구원
Priority to KR1020160091360A priority Critical patent/KR101807166B1/ko
Application granted granted Critical
Publication of KR101807166B1 publication Critical patent/KR101807166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Abstract

개선된 CMP 공정을 통해 스크래치와 같은 기계적 결함을 줄이고 표면 조도를 향상시켜 후공정에서의 불량률을 최소화할 수 있도록, 기판에 화학적 기계적 연마인 CMP 공정을 수행하기 전에 기판 표면에 산화막이 형성되도록 하는 기판의 광학 연마단계(S1); 상기 기판에 대하여 CMP 공정을 수행함으로써 기판의 산화막을 제거하는 기판의 산화막 제거단계(S2); 상기 CMP 공정을 수행하기 위한 연마장치의 세라믹 플레이트에 기판의 부착방향을 조절할 수 있도록 결정 방향이 설정된 하나 이상의 기판을 부착시켜 CMP 가공을 통해 기판을 연마하는 기판의 결정 방향 설정 후 연마단계(S3); 및 상기 CMP 공정이 끝난 후 상기 세라믹 플레이트에서 기판을 분리한 다음, 기판 표면의 불순물들을 제거하기 위해 습식 세정하는 기판 세정단계(S4);를 포함하는 SiC 기판의 제조방법을 제공한다.

Description

SiC 기판의 제조방법{METHOD FOR PRODUCING SiC SUBSTRATE}
SiC 기판을 화학적 기계적 연마(CMP) 공정을 통해 제조하는 SiC 기판의 제조방법을 개시한다.
일반적으로 대표적인 반도체 소자 재료로 사용된 실리콘(Si)이 물리적 한계를 보이게 됨에 따라, 차세대 반도체 소자 재료로서 탄화규소(SiC), GaN, AlN 및 ZnO 등의 광대역 반도체 재료가 각광을 받고 있다.
여기서, 상기 GaN, AlN 및 ZnO 에 비해 SiC는 열적 안정성이 우수하고, 내산화성이 우수한 특징을 가지고 있다. 또한, SiC는 4.6W/Cm℃ 정도의 우수한 열 전도도를 가지고 있으며, 직경 2인치 이상의 대구경의 기판으로서 생산 가능하다는 장점이 있어,　GaN, AlN 및 ZnO 등의 기판에 비해 각광을 받고 있다.
이러한 SiC 결정은 성장온도에 따라 여러 종류로 분류가 되는데 그 중에서 대표적인 SiC로 6H-SiC 단결정은 LED소자로, 4H-SiC 단결정은 전력소자로써 쓰이고 있다. 현재 친환경, 전력 손실 절감 차원에서 4H-SiC 단결정 기판을 제작하는 방법이 각광을 받고 있는 추세이다.
2인치 이상의 4H, 6H-SiC 기판을 제작하기 위해서는 SiC의 물리적 특성상 종자정을 이용하여 승화법(sublimation)으로 단결정 성장을 많이 한다. 종자정은 종자정 홀더 상에 부착시켜 도가니 상부에 위치시키고, 유도가열된 열을 이용하여 SiC 원료를 승화시켜 종자정 위에 4H, 6H-SiC 단결정을 성장시키게 된다.
이렇게 성장된 단결정 잉곳을 슬라이싱(slicing) 및 연마공정을 통하여 에피레디(Epi-ready) 기판으로 제조하여 소자화된다. 마지막 연마는 화학적 기계적 연마(CMP; Chemical mechanical polishing) 공정을 통하여 완성되는데, 이때 스크래치와 같은 표면의 물리적 손상이나 각종 결함을 제어해야만 소자 공정에서 수율을 올릴 수 있다. SiC CMP 공정은 세라믹 플레이트(plate)에 SiC 기판을 왁스를 이용하여 고정시킨 후, 정반 위 패드에 가압하여 가공한다.
그런데, 종래의 SiC 기판 제조기술로는 상기와 같이 CMP 공정을 진행하는 과정에서 발생하는 스크래치와 같은 기계적 결함을 줄이기 어렵고, SiC 기판의 연마율 및 표면 조도(surface roughness)를 높이기 어렵다는 문제가 있고, 상기와 같이 스크래치를 줄이거나 SiC 기판의 연마율 및 표면 조도를 향상시키기 위해서는 CMP 공정 시간이 과도하게 소요되는 어려움이 있었다.
개선된 CMP 공정을 통해 스크래치와 같은 기계적 결함을 줄이고 표면 조도를 향상시켜 후공정에서의 불량률을 최소화할 수 있도록 하는 SiC 기판의 제조방법을 제공한다.
SiC 기판의 제조방법은, 기판에 CMP 공정을 수행하기 전에 기판 표면에 산화막이 형성되도록 하는 기판의 광학 연마단계; 상기 기판에 대하여 CMP 공정을 수행함으로써 기판의 산화막을 제거하는 기판의 산화막 제거단계; 상기 CMP 공정을 수행하기 위한 연마장치의 세라믹 플레이트에 기판의 부착방향을 조절할 수 있도록 결정 방향이 설정된 하나 이상의 기판을 부착시켜 CMP 가공을 통해 기판을 연마하는 기판의 결정 방향 설정 후 연마단계; 및 상기 CMP 공정이 끝난 후 상기 세라믹 플레이트에서 기판을 분리한 다음, 기판 표면의 불순물들을 제거하기 위해 습식 세정하는 기판 세정단계;를 포함한다.
상기 기판의 결정 방향 설정 후 연마단계에서 상기 기판과 세라믹 플레이트의 회전 방향 및 크기에 따라 가공되는 기판의 특성이 다르다.
상기 기판의 결정 방향 설정 후 연마단계에서 상기 세라믹 플레이트에 액상 왁스를 이용하여 기판의 탄소면(C-face)을 부착하고, 기판의 규소면(Si-face)을 2시간 CMP 연마한다.
상기 기판의 결정 방향 설정 후 연마단계에서 상기 기판의 일면을 결정면으로 설정하여 이 결정면의 방향에 따라 연마 속도 및 표면 조도를 제어할 수 있다.
상기 기판의 결정 방향 설정 후 연마단계에서 상기 CMP 공정에 사용되는 슬러리(slurry)에 알루미나 입자가 포함될 수 있다.
상기 기판의 결정 방향 설정 후 연마단계에서 상기 슬러리에 연마가속제인 과망간산칼륨(KMnO₄)이 함유될 수 있다.
상기 기판의 결정 방향 설정 후 연마단계에서 1차 CMP 가공은 연마율이 높아질 수 있는 부착방법으로 가공하고, 2차 CMP 가공은 표면 조도가 높아질 수 있는 부착방법으로 가공할 수 있다.
상기 기판의 결정 방향 설정 후 연마단계에서 상기 1차 CMP 가공은 상기 세라믹 플레이트에 부착되는 기판의 결정면이 세라믹 플레이트를 중심으로 내측 중심방향을 향하도록 배치한다.
상기 기판의 결정 방향 설정 후 연마단계에서 상기 2차 CMP 가공은 상기 세라믹 플레이트에 부착되는 기판의 결정면이 세라믹 플레이트를 중심으로 외측 원주방향을 향하도록 배치한다.
본 방법에 따르면, 개선된 CMP 공정을 통해 SiC 기판의 연마율 및 표면 조도가 향상되고, 기판의 결정방향에 따라 연마율의 차이 및 표면 조도를 조절함과 아울러 기판에서 발생되는 스크래치와 같은 기계적 결함을 최소화함으로써 고품질의 SiC 기판을 제작할 수 있다.
또한, 연마율의 향상으로 기판의 연마 속도가 빨라지게 되어 후공정의 수율을 높여 전체적인 기판제조 공정 시간을 단축할 수 있다.
도 1은 본 실시예에 따른 SiC 기판의 제조방법을 도시한 흐름도이다.
도 2는 본 실시예에 따른 SiC 기판을 제조하는 제조장치를 도시한 개략적인 도면이다.
도 3은 본 실시예에 따라 제조되는 SiC 기판의 결정 방향을 도시한 개략적인 도면이다.
도 4는 본 실시예에 따른 SiC 기판 제조장치의 세라믹 플레이트에 4가지 다른 방향으로 부착된 기판을 도시한 개략적인 도면이다.
이하에서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 “포함하는”의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
이하, 첨부한 도면을 참조하여, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 설명한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있는 바와 같이, 후술하는 실시예는 본 발명의 개념과 범위를 벗어나지 않는 한도 내에서 다양한 형태로 변형될 수 있다. 이에, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 실시예에 따른 SiC 기판의 제조방법을 도시한 흐름도이다.
도 2는 본 실시예에 따른 SiC 기판을 제조하는 제조장치를 도시한 개략적인 도면이다.
도 1과 도 2에 도시된 바와 같이, 본 발명에 따른 SiC 기판(P)은 기판의 광학 연마단계(S1)와 기판의 산화막 제거단계(S2)와 기판의 결정 방향 설정 후 연마단계(S3) 및 기판 세정단계(S4)를 거치면서 제조된다.
즉, 상기 SiC 기판의 제조방법은, 기판에 화학적 기계적 연마인 CMP 공정을 수행하기 전에 기판 표면에 산화막이 형성되도록 하는 기판의 광학 연마단계(S1); 상기 기판에 대하여 CMP 공정을 수행함으로써 기판의 산화막을 제거하는 기판의 산화막 제거단계(S2); 상기 CMP 공정을 수행하기 위한 연마장치의 세라믹 플레이트에 기판의 부착방향을 조절할 수 있도록 결정 방향이 설정된 하나 이상의 기판을 부착시켜 CMP 가공을 통해 기판을 연마하는 기판의 결정 방향 설정 후 연마단계(S3); 및 상기 CMP 공정이 끝난 후 상기 세라믹 플레이트에서 기판을 분리한 다음, 기판 표면의 불순물들을 제거하기 위해 습식 세정하는 기판 세정단계(S4);를 포함할 수 있다.
그리고, 상기 SiC 기판을 제조하는 제조장치는, SiC 기판(P)이 장착되는 폴리싱 정반(10)과, 고속회전되어 SiC 기판 표면을 연마하는 폴리싱 헤드(20), 상기 폴리싱 헤드(20)에 설치되어 SiC 기판(P)이 부착되는 세라믹 플레이트(30) 및, 상기 SiC 기판(P)과 폴리싱 정반(10) 사이로 슬러리(41)를 공급하기 위한 슬러리 공급라인(40)을 포함한다.
본 실시예에서, 상기 SiC 기판의 회전 방향 및 크기에 따라 연마율과 표면 조도가 결정될 수 있고, 상기 세라믹 플레이트(30)에 결정 방향을 맞춰 기판을 부착하여 가공하면 보다 향상된 연마율과 표면 조도를 얻을 수 있다.
상기 SiC 기판의 제조방법을 통해 기계적 결함을 줄이고 표면 조도를 향상시켜 에피택시(epitaxy) 및 제작(device) 공정에서의 불량률을 줄일 수 있다.
상기 SiC 기판(P)은 통상 C-plane(0001)에 대하여 4 degree-off된 것으로서, 원자 배열이 다르기 때문에 가공하는 방향에 따라 다른 결과를 나타낼 수 있으며, 기판과 세라믹 플레이트(30)의 회전 방향 및 크기에 따라 가공되는 기판의 특성이 다를 수 있다.
한편, 상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 세라믹 플레이트(30)에 액상 왁스를 이용하여 기판의 탄소면(C-face)을 부착하고, 기판의 규소면(Si-face)을 2시간 CMP 연마한다.
그리고, 상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 기판의 일면을 결정면으로 설정하여 이 결정면의 방향에 따라 연마 속도 및 표면 조도를 제어할 수 있다.
그러므로, SiC 기판의 제조방법에 있어서 CMP 가공시 상기 세라믹 플레이트(30)에 부착된 SiC 기판(P)의 결정 방향을 조절하여 가공함으로써 기판의 연마율과 표면 조도를 향상시킬 수 있다.
도 3은 본 실시예에 따라 제조되는 SiC 기판의 결정 방향을 도시한 개략적인 도면이다.
도 4는 본 실시예에 따른 SiC 기판 제조장치의 세라믹 플레이트에 4가지 다른 방향으로 부착된 기판을 도시한 개략적인 도면이다.
도 3과 도 4에 도시된 바와 같이, 상기 SiC 기판(P)은 결정 방향에 따라 원자 배열이 다르기 때문에 CMP 공정에서 기판 제조장치의 폴리싱 정반(10)과의 접촉 진행 방향에 따라서 단단하게 결합된 원자들의 결합이 끊어지는 정도가 다르게 된다.
즉, SiC 기판(P)의 결정 방향에 대하여 어떻게 연마를 하느냐에 따라 연마 속도 및 표면 조도를 제어할 수 있게 된다.
본 실시예에서, 상기 세라믹 플레이트(30)에 액상 왁스를 이용하여 탄소면(C-face)을 본딩(bonding)하고, 규소면(Si-face)을 2시간 동안 CMP 가공한 후, SiC 기판(P)의 결정 방향에 따른 연마율 및 표면 조도의 변화를 조사하기 위하여 도 4와 같이 4가지 각기 다른 결정 방향으로 상기 세라믹 플레이트(30)에 SiC 기판(P)을 부착한다.
상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 CMP 공정에 사용되는 슬러리(41)에 알루미나 입자가 포함될 수 있고, 상기 슬러리(41)에 연마가속제인 과망간산칼륨(KMnO₄)이 함유될 수 있다.
그리고, 상기 CMP 공정이 끝난 후 SiC 기판(P)을 세라믹 플레이트(30)에서 분리하고, SiC 기판 표면의 불순물들을 제거하기 위하여 습식 세정하며, 세정 후 SiC 기판(P)의 무게 변화로부터 연마율을 계산하고, 원자현미경(AFM)을 사용하여 표면 조도를 측정한다.
여기서, 상기 기판의 결정 방향 설정 후 연마단계(S3)에서 1차 CMP 가공은 연마율이 높아질 수 있는 부착방법으로 가공하고, 2차 CMP 가공은 표면 조도가 높아질 수 있는 부착방법으로 가공할 수 있다.
도 3의 결정 방향(↓)<10-10>에 따라 결정면(a)을 갖도록 가공이 이루어질 때 연마율은 높았으나 표면 조도는 좋지 않았고, 또 다른 결정 방향(→)<11-20>에 따라 결정면(c)을 갖도록 가공이 이루어질 때 표면 조도가 좋아져 가장 매끄러운 표면을 얻을 수 있다.(하기 [표 1] 참조)
즉, 상기의 가공을 위하여 상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 1차 CMP 가공은 상기 세라믹 플레이트(30)에 부착되는 기판의 결정면(a)이 세라믹 플레이트(30)를 중심으로 내측 중심방향을 향하도록 배치할 수 있다.
또한, 상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 2차 CMP 가공은 상기 세라믹 플레이트(30)에 부착되는 기판의 결정면(c)이 세라믹 플레이트(30)를 중심으로 외측 원주방향을 향하도록 배치할 수 있다.
도 4의 세라믹 플레이트(30)에 4가지 다른 결정 방향으로 부착된 기판에 의한 연마율과 표면 조도를 표로 나타내면 다음과 같다.
기 판 연마율(㎛/h) 표면 조도(10×10㎛²)
1 1.709 0.148
2 1.681 0.084
3 1.591 0.079
4 1.603 0.128
그러므로, 상기 [표 1]에 나타낸 바와 같이 기판의 방향이 결정면 1을 갖도록 배치된 경우가 연마율이 가장 좋았고, 기판의 방향이 결정면 3을 갖도록 배치된 경우가 표면 조도가 가장 좋음을 알 수 있다.
따라서, 개선된 CMP 공정을 통해 SiC 기판(P)의 연마율 및 표면 조도가 향상되고, 기판의 결정방향에 따라 연마율의 차이 및 표면 조도를 조절함과 아울러 기판에서 발생되는 스크래치와 같은 기계적 결함을 최소화함으로써 고품질의 SiC 기판(P)을 제작할 수 있으며, 연마율의 향상으로 기판의 연마 속도가 빨라지게 되어 후공정의 수율을 높여 전체적인 기판제조 공정 시간을 단축할 수 있다.
이상 설명한 바와 같이 본 발명의 예시적인 실시예가 도시되어 설명되었지만, 다양한 변형과 다른 실시예가 본 분야의 숙련된 기술자들에 의해 행해질 수 있을 것이다. 이러한 변형과 다른 실시예들은 첨부된 청구범위에 모두 고려되고 포함되어, 본 발명의 진정한 취지 및 범위를 벗어나지 않는다 할 것이다.
10 : 폴리싱 정반 20 : 폴리싱 헤드
30 : 세라믹 플레이트 40 : 슬러리 공급라인
41 : 슬러리 P : SiC 기판
a,b,c,d : 결정면

Claims (9)

  1. 기판에 CMP 공정을 수행하기 전에 기판 표면에 산화막이 형성되도록 하는 기판의 광학 연마단계(S1);
    상기 기판에 대하여 CMP 공정을 수행함으로써 기판의 산화막을 제거하는 기판의 산화막 제거단계(S2);
    상기 CMP 공정을 수행하기 위한 연마장치의 세라믹 플레이트에 기판의 부착방향을 조절할 수 있도록 결정 방향이 설정된 하나 이상의 기판을 부착시켜 CMP 가공을 통해 기판을 연마하는 기판의 결정 방향 설정 후 연마단계(S3); 및
    상기 CMP 공정이 끝난 후 상기 세라믹 플레이트에서 기판을 분리한 다음, 기판 표면의 불순물들을 제거하기 위해 습식 세정하는 기판 세정단계(S4);를 포함하고,
    상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 기판의 일면을 결정면으로 설정하여 이 결정면의 방향에 따라 연마 속도 및 표면 조도를 제어하는 SiC 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 기판과 세라믹 플레이트의 회전 방향 및 크기에 따라 가공되는 기판의 특성이 다른 SiC 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 세라믹 플레이트에 액상 왁스를 이용하여 기판의 탄소면(C-face)을 부착하고, 기판의 규소면(Si-face)을 2시간 CMP 연마하는 SiC 기판의 제조방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 CMP 공정에 사용되는 슬러리는 알루미나 입자를 포함하는 SiC 기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 기판의 결정 방향 설정 후 연마단계(S3)에서 상기 슬러리는 연마가속제인 과망간산칼륨(KMnO₄)을 함유하는 SiC 기판의 제조방법.
  7. 제 1 항에 있어서,
    상기 기판의 결정 방향 설정 후 연마단계(S3)에서 1차 CMP 가공은 연마율이 높아질 수 있는 부착방법으로 가공하고, 상기 부착방법은 상기 세라믹 플레이트에 부착되는 기판의 결정면이 세라믹 플레이트를 중심으로 내측 중심방향을 향하도록 배치하는 SiC 기판의 제조방법.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 기판의 결정 방향 설정 후 연마단계(S3)에서 2차 CMP 가공은 표면 조도가 높아질 수 있는 부착방법으로 가공하고, 상기 부착방법은 상기 세라믹 플레이트에 부착되는 기판의 결정면이 세라믹 플레이트를 중심으로 외측 원주방향을 향하도록 배치하는 SiC 기판의 제조방법.
KR1020160091360A 2016-07-19 2016-07-19 SiC 기판의 제조방법 KR101807166B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160091360A KR101807166B1 (ko) 2016-07-19 2016-07-19 SiC 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160091360A KR101807166B1 (ko) 2016-07-19 2016-07-19 SiC 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101807166B1 true KR101807166B1 (ko) 2017-12-08

Family

ID=60920013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160091360A KR101807166B1 (ko) 2016-07-19 2016-07-19 SiC 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101807166B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471058A (zh) * 2020-03-30 2021-10-01 环球晶圆股份有限公司 碳化硅晶片的表面加工方法
CN116872076A (zh) * 2023-08-16 2023-10-13 东科半导体(安徽)股份有限公司 一种氮化镓多基片研磨设备和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093666A (ja) * 2004-08-23 2006-04-06 Matsushita Electric Ind Co Ltd 炭化シリコン結晶基板研磨方法
JP2011003769A (ja) * 2009-06-19 2011-01-06 Panasonic Corp ＳｉＣ単結晶基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093666A (ja) * 2004-08-23 2006-04-06 Matsushita Electric Ind Co Ltd 炭化シリコン結晶基板研磨方法
JP2011003769A (ja) * 2009-06-19 2011-01-06 Panasonic Corp ＳｉＣ単結晶基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471058A (zh) * 2020-03-30 2021-10-01 环球晶圆股份有限公司 碳化硅晶片的表面加工方法
CN113471058B (zh) * 2020-03-30 2023-08-15 环球晶圆股份有限公司 碳化硅晶片的表面加工方法
CN116872076A (zh) * 2023-08-16 2023-10-13 东科半导体(安徽)股份有限公司 一种氮化镓多基片研磨设备和方法

Similar Documents

Publication Publication Date Title
JP5839069B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP2008535761A (ja) 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ
CN110468446B (zh) 倒角的碳化硅衬底以及倒角的方法
US20190106811A1 (en) Manufacturing method for silicon carbide crystal
US20210047750A1 (en) SEED CRYSTAL FOR SINGLE CRYSTAL 4H-SiC GROWTH AND METHOD FOR PROCESSING THE SAME
TW202113954A (zh) 碳化矽基板的製造方法
TW201005135A (en) Epitaxially coated silicon wafer with&lt;110&gt;orientation and method for producing it
JP2016139751A (ja) サファイア基板の研磨方法及び得られるサファイア基板
KR101807166B1 (ko) SiC 기판의 제조방법
JP2008105883A (ja) 酸化ガリウム単結晶基板及びその製造方法
CN109950131B (zh) 以非极性晶面SiC为衬底的单层石墨烯及可控生长方法
JP6327519B2 (ja) 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板
JP6411952B2 (ja) 熱分解窒化ほう素容器の製造方法
JP2016052991A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP5948988B2 (ja) 炭化珪素単結晶の製造方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
US20110133314A1 (en) Method for producing a semiconductor wafer
CN111051581B (zh) 碳化硅外延晶片
JP2011051861A (ja) ＡｌＮ単結晶の製造方法および種基板
JP6695182B2 (ja) 炭化珪素単結晶成長用種結晶の製造方法及び炭化珪素単結晶インゴットの製造方法
JP6094243B2 (ja) 複合基板およびそれを用いた半導体ウエハの製造方法
JP7170521B2 (ja) ＳｉＣ単結晶の評価用サンプル取得方法
CN117377794A (zh) 拼接金刚石晶片与异质半导体的接合体及其制造方法、以及用于拼接金刚石晶片与异质半导体的接合体的拼接金刚石晶片
TWI776220B (zh) 磊晶晶圓、晶圓及其製造方法
TWI697578B (zh) ＳｉＣ構件及包含其之基板保持構件以及該等之製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant