JP2022176788A - Ｔｄｃ装置、測距装置および補正方法 - Google Patents

Abstract

【課題】対象物までの距離測定動作時における測定精度を向上させる。【解決手段】ＴＤＣ装置１０１は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路１と、複数の記憶素子の出力の切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出するエッジ検出部２と、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルにおける検出段に対応する遅延量に補正遅延量を加減算することで、遅延量を補正した計測信号の遅延時間を出力する遅延量補正部４と、を備える。【選択図】図１

Description

本発明は、ＴＤＣ装置、測距装置および補正方法に関する。

対象物までの距離を測定する測距装置では、光を照射した時刻から反射光を受信した時刻までの光の飛行時間を検出するために、ＴＤＣ（time to digital converter）回路が用いられる。ＴＤＣ回路は、時間情報をデジタル化する回路である。このＴＤＣ回路には、遅延素子と、フリップフロップとを使う方式が多用されている。このＴＤＣ回路において、遅延素子の遅延量は、半導体装置の製造条件、または、動作中の温度変化（いわゆる、ＰＶＴ（Process Voltage Temperature）変動）などによって、変動する。遅延素子の遅延量が変動すると、ＴＤＣ回路における測定精度に影響が及ぶ。そこで、測距装置において、距離測定動作を行わないタイミングで、ＴＤＣ回路にキャリブレーション信号を入力して、ＴＤＣ回路の各遅延素子が持つ遅延量を推定する、キャリブレーション動作が行われる。

特許文献１には、ＰＶＴ変動に対して正常に動作するように、遅延素子の遅延時間のバラツキを校正する手法が開示されている。特許文献１に記載の手法は、遅延素子に係るバイアスの電流量を調整しながら、目標とする遅延時間になるようにする手法である。

特開２０１２－１１４７１６号公報

ところで、測距装置においてキャリブレーション動作を行う場合、距離測定動作が行えないために、キャリブレーション動作は極力短時間で完了することが望まれる。このため、キャリブレーション動作では、測定動作時よりも非常に多いパルス（キャリブレーション信号）を短時間にＴＤＣ回路に入力する必要がある。短時間にパルスを連続でＴＤＣ回路に入力すると、回路の電源電圧値が所定電圧値よりも低くなる電圧降下が測定動作時よりも大きくなる。つまり、キャリブレーション動作時と、測定動作時とで、回路の電圧降下が異なる。この電圧降下の違いが、キャリブレーション動作時と、測定動作時とにおける、遅延素子の遅延量を異ならせる原因となる。この結果、キャリブレーション動作で遅延素子の遅延量を推定したとしても、適正な測定距離ができないおそれがある。

そこで、本発明の目的の一例は、キャリブレーション動作時のＴＤＣ回路の電源電圧の電圧降下量の変動による影響を軽減しつつ、対象物までの距離測定動作時における測定精度を向上させることができる、ＴＤＣ装置、測距装置および、補正方法を提供することにある。

（１）上記目的を達成するため、本発明の一側面におけるＴＤＣ装置は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路と、複数の記憶素子の出力の切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出するエッジ検出部と、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルにおける検出段に対応する遅延量に補正遅延量を加減算することで、遅延量を補正した計測信号の遅延時間を出力する遅延量補正部と、を備える、ことを特徴とする。

このＴＤＣ装置は、キャリブレーション動作時のＴＤＣ回路の電源電圧の電圧降下量の変動による影響を軽減しつつ対象物までの距離測定動作時における測定精度を向上させることができる。

（２）上記（１）のＴＤＣ装置は、ＴＤＣ回路の遅延回路に計測クロックとは周期が異なるキャリブレーション信号を入力して、キャリブレーション信号の立ち上がりエッジを検出した遅延素子の各検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルを生成する遅延変換テーブル生成部を、更に備えてもよい。

この場合、キャリブレーション時に遅延変換テーブルを生成することができる。

（３）上記（２）のＴＤＣ装置は、遅延変換テーブル生成部の遅延量が、複数段の遅延素子の初段から各検出段までの遅延素子の累積の遅延量であってもよい。

この場合、複数段の遅延素子の初段から各検出段までの遅延素子の累積の遅延量を遅延変換テーブルから取得できる。

（４）上記（３）のＴＤＣ装置の遅延量補正部は、
ｉ段目の遅延素子でキャリブレーション信号の立ち上がりが検出された検出数をｈ_ｉ、最大段数をＸ_ｍａｘ、予め決められた補正段数をＸ_Ｃ、各段の遅延素子でキャリブレーション信号の立ち上がりが検出される検出総数をＮで表す場合において、以下の式

で、算出される補正遅延量ｔ_ｃｉをｉ段の遅延素子に対応する累積遅延量ｔ_ｉに加算することで、遅延量を補正してもよい。

この場合、補正遅延量を算出できる。

（５）また、本発明の一側面における測距装置は、上記（１）から上記（４）のいずれか一つのＴＤＣ装置と、計測クロックと同期して測定光を照射する投光部と、物体で反射された測定光の反射光を受光し、反射光に係る計測信号をＴＤＣ装置へ出力する受光部と、ＴＤＣ装置において遅延量を補正した後の測定光と反射光との時間差から、物体までの距離を演算する、距離演算部と、を備える、ことを特徴とする。

測距装置は、距離測定動作時における測定精度を向上させることができる。

（６）上記（５）に記載の測距装置は、投光部から照射された測定光を所定方向に偏向させる光偏向部、および、測定光を所定の方向に走査させる光走査部、の少なくとも一方を備えてもよい。

この場合、測定光を所定方向に偏向させたり、測定光を所定の方向へ走査させたりできる。

（７）また、本発明の一側面における補正方法は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路、を備えたＴＤＣ装置での補正方法であって、複数の記憶素子の出力が切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出し、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルにおける検出段に対応する遅延量に補正遅延量を加減算することで、遅延量を補正した計測信号の遅延時間を出力する、ことを特徴とする。

これによると、キャリブレーション動作時の電圧降下量の変動による影響を軽減しつつ対象物までの距離測定動作時における測定精度を向上させることができる。

本発明によれば、例えばキャリブレーション動作時の電圧降下量の変動による影響を軽減しつつ対象物までの距離測定動作時における測定精度を向上させることができる。

図１は、実施形態に係る測距装置の構成を示すブロック図である。 図２は、ＴＤＣ回路を示す図である。 図３は、図２のＴＤＣ回路の動作波形を示す図である。 図４は、ＴＤＣ回路に入力される計測信号および計測クロックの波形を示す図である。 図５は、キャリブレーション信号と、計測クロックとの波形を示す図である。 図６は、キャリブレーション信号の立ち上がりを検出した結果を示すヒストグラムである。 図７は、累積ヒストグラムを示す図である。 図８は、遅延変換テーブルを示す図である。 図９は、補正前後の遅延量を示す図である。 図１０は、ＴＤＣ装置の動作の効果を示す特性図である。 図１１は、ＴＤＣ装置の動作を示すフロー図である。

図１は、本実施形態に係る測距装置の構成を示すブロック図である。

本実施形態に係る測距装置１００は、測定光を照射し、その測定光が物体によって反射された反射光を受光し、反射光を受光したタイミングに基づいて物体までの距離を算出する装置である。測距装置１００は、ＴＤＣ装置１０１と、距離演算部１０２と、投光部１０３と、受光部１０４と、光偏向部１０５と、光走査部１０６と、電源部１０７とを備えている。

投光部１０３は、例えば、不図示の光源と光源駆動部とを備える。光源は、例えば半導体レーザまたはＬＥＤなどである。光源駆動部は、光源の発光を駆動する回路である。投光部１０３は、後述の光偏向部１０５の反射部に向けて測定光を照射する。測定光は、例えば数ナノ秒～数十ナノ秒などのパルス幅を有するパルス光である。

光偏向部１０５は、ミラー等の反射部を配置し、反射部に入射する投光部１０３からの測定光を所定の方向へ偏向させる。光走査部１０６は、光偏向部１０５が偏向させた測定光を例えば、水平方向または垂直方向の所定の方向に走査する。なお、測距装置１００は、光偏向部１０５または光走査部１０６のいずれか一方のみを備えるように構成されていてもよい。

受光部１０４は、例えば、アバランシェフォトダイオード等の受光素子を備え、物体で反射された測定光の反射光を受光し、受光した反射光の光強度を電気信号に変換する。受光部１０４は反射光を受光すると、反射光に係る電気信号（以下、計測信号と言う）を、ＴＤＣ装置１０１へ出力する。

ＴＤＣ装置１０１は、投光部１０３が測定光を照射した時刻から、受光部１０４が反射光を受光した時刻までの、測定光と反射光との時間差を計測する装置である。ＴＤＣ装置１０１については、後に詳述する。

距離演算部１０２は、ＴＤＣ装置１０１によって計測された、測定光と反射光との時間差から、物体までの距離を演算する。距離演算部１０２は、例えば、ＣＰＵがプログラムを実行することによって実現される。測定光と反射光との時間差に基づき距離を算出する方式をＴＯＦ（Time Of Flight）方式といい、以下の数式により、物体までの距離ｄが算出される。ここで、Ｃは光速、ΔＴは測定光と反射光との時間差である。
ｄ＝（１／２）×Ｃ×ΔＴ

電源部１０７は、測距装置１００が備えるＴＤＣ装置１０１、距離演算部１０２、投光部１０３、受光部１０４、光偏向部１０５、および、光走査部１０６が動作する電力を供給するのに、それぞれに所定の電源電圧を出力する。なお、電源部１０７は、測距装置１００の外部から電力が供給される入力端子を備えていてもよい。

ＴＤＣ装置１０１は、測定光と反射光との時間差を、測定光に対応する計測開始信号が入力された時刻から、反射光に対応する計測信号が検出されるまでの時刻までの遅延時間として計測する。以下に、ＴＤＣ装置１０１について説明する。

本実施形態のＴＤＣ装置１０１は、ＴＤＣ回路１と、エッジ検出部２と、遅延変換テーブル生成部３と、遅延量補正部４とを備えている。これらは、専用のハードウェアにより構成されてもよいし、ソフトウェアにより実現可能な構成要素については、ＣＰＵがプログラムを実行することによって実現されてもよい。

図２は、ＴＤＣ回路１を示す図である。図２に示すＴＤＣ１は、所謂バーニア型ＴＤＣ回路である。ＴＤＣ回路１は、第１の遅延回路１１と、第２の遅延回路１２と、フリップフロップ列１３と、同期化回路１４と、からなる。なお、ＴＤＣ回路１は、第２の遅延回路１２を備えない、フラッシュ型ＴＤＣ回路であってもよい。フリップフロップ列１３は、高速に動作可能な記憶素子の一例である。

第１の遅延回路１１において、計測信号が入力端子Ｖｒｅｆに入力される。計測信号は、投光部１０３から照射された光が物体によって反射されて、受光部１０４が受光した反射光の信号である。第１の遅延回路１１は、ｎ段（ｎは１以上の整数）の遅延素子１１_ｎ、からなる。各遅延素子１１_ｎが持つ遅延量（遅延時間とも言う）はτ_ｓに設定されている。各遅延素子１１_ｎの出力ノードは、Ｓ１、Ｓ２、Ｓ３・・Ｓｎで表す。

第２の遅延回路１２において、計測クロックが入力端子Ｖｃｋに入力される。計測クロックは、測定光と反射光との時間差を検出するためのクロックである。前記の投光部１０３は、計測クロックの立ち上がりのタイミングで、測定光を照射する。第２の遅延回路１２は、第１の遅延回路１１と同様、ｎ段の遅延素子１２_ｎからなる。各遅延素子１２_ｎの遅延量はτ_ｃ（＜τ_ｓ）に設定されている。各遅延素子１２_ｎの出力ノードは、Ｃ１、Ｃ２、Ｃ３・・Ｃｎで表す。

遅延素子１１_１と遅延素子１２_１との組、遅延素子１１_２と遅延素子１２_２との組というように、遅延素子１１_ｎと遅延素子１２_ｎとの組ごとに、各組の出力端子は後述のフリップフロップに接続されている。以下では、遅延素子１１_１と遅延素子１２_１とは１段目の遅延素子、遅延素子１１_２と遅延素子１２_２とは２段目の遅延素子というように、遅延素子１１_ｎと遅延素子１２_ｎとはｎ段目の遅延素子と言う。

フリップフロップ列１３は、ｎ個のＤ－フリップフロップ（以下、Ｄ－ＦＦと言う）１３_ｎ（ｎは１以上の整数）を備えている。本実施形態では、Ｄ－ＦＦ１３_１は、１段目の遅延素子に対応し、Ｄ－ＦＦ１３_ｎは、ｎ段目の遅延素子に対応するものとする。詳しくは、Ｄ－ＦＦ１３_ｎのＤ端子は、遅延素子１１_ｎの出力ノードＳｎが接続され、ＣＫ端子は遅延素子１２_ｎの出力ノードＣｎが接続されている。また、Ｄ－ＦＦ１３_ｎのＱ端子は同期化回路１４に接続されている。各Ｄ－ＦＦ１３_ｎの出力ノードは、Ｄ１、Ｄ２、Ｄ３・・Ｄｎで表す。

同期化回路１４は、Ｄ－ＦＦ１３_１～１３_ｎの出力値を計測クロックに同期させて出力する回路である。

図３は、図２のＴＤＣ回路１の動作波形を示す図である。この例では、入力端子Ｖｒｅｆからの計測信号が、Ｌレベル（以下、Ｌと言う）からＨレベル（以下、Ｈと言う）へ変化する立ち上がりに対して、入力端子Ｖｃｋからの計測クロックが時間差Δｔだけ遅れてＬからＨに立ち上がっている場合の例である。この図３に示す例では、Ｄ－ＦＦ１３_１～１３_４の出力ノードＤ１～Ｄ４におけるデータとして、「Ｈ、Ｈ、Ｌ、Ｌ」が得られる。

エッジ検出部２は、ＴＤＣ回路１に計測信号および計測クロックが入力されたときに、同期化回路１４からの出力値に基づいて、計測信号の立ち上がり、または、立ち下がりを検出する。ここで、本実施形態において、図２のＴＤＣ回路１は、１２段の遅延素子（つまりｎ＝１２）と１２段のＤ－ＦＦ１３_１～１３_１２とで構成されているものとする。この場合において、図３で説明したように、Ｄ－ＦＦ１３_１～１３_１２の出力ノードＤ１～Ｄ１２におけるデータとして、「Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｌ、Ｌ」が得られるように、図４のような計測信号および計測クロックが入力されるものとする。

図４は、ＴＤＣ回路１に入力される計測信号および計測クロックの波形を示す図である。エッジ検出部２は、信号のＨと、Ｌとの変化により、計測信号の立ち上がりを検出する。エッジ検出部２がこの立ち上がりを検出することで、ＴＤＣ装置１０１では、計測信号が立ち上がってから計測クロックＡが立ち上がるまでに、Ｈを検出した遅延素子の段数が分かる。つまり、計測信号が立ち上がってから、計測クロックＡが立ち上がるまでの時間間隔が分かる。時間間隔は、各遅延素子の遅延量（τ_ｓ－τ_ｃ）（時間分解能ともいう）と、遅延素子の段数との積で求められる。これにより、ＴＤＣ装置１０１では、計測クロックＡより一つ前の計測クロックＢの立ち上がり（または立ち下がり）から、計測信号の立ち上がり（または立ち下がり）までの時間間隔が分かる。

遅延変換テーブル生成部３は、遅延変換テーブルを生成する。各遅延素子が持つ遅延量（τ_ｓ－τ_ｃ）は、製造工程のバラつきの影響を受けて変動する。遅延変換テーブルは、変動する（τ_ｓ－τ_ｃ）に基づく遅延量をキャリブレーションするためのテーブルである。より詳しくは、遅延変換テーブルは、後述するキャリブレーション信号をＴＤＣ回路１へ入力した際、そのキャリブレーション信号の立ち上がり（または立ち下がり）エッジを検出した遅延素子の各検出段と、その検出段までの遅延素子の累積遅延量との関係を示すテーブルである。以下では、遅延変換テーブルを生成する動作を、キャリブレーション動作と言う。遅延変換テーブル生成部３は、測距装置１００が距離測定動作を行っていないタイミング、つまり、計測信号がＴＤＣ回路１に入力されないタイミングで、キャリブレーション動作を行う。

図５は、キャリブレーション信号と、計測クロックとの波形を示す図である。キャリブレーション動作では、遅延変換テーブル生成部３は、不図示のクロック発生回路からキャリブレーション信号を入力端子Ｖｒｅｆ（図２参照）に入力する。入力端子Ｖｃｋには計測クロックが入力される。キャリブレーション信号は、その周期が、計測クロックの周期と僅差であって、計測クロックとは同期しない信号である。そして、キャリブレーション信号の周期は可変となっていて、キャリブレーション信号の周期と計測クロックの周期との差は、ＴＤＣ回路１の時間分解能である（τ_ｓ－τ_ｃ）とずれが生じることが好ましい。例えば、ＴＤＣ回路１の時間分解能が１０［ｐｓ］である場合において、計測クロックの周期を４［ｎｓ］としたときのキャリブレーション信号の周期は、４より大きく４．０１６［ｎｓ］より小さい範囲で設定することが好ましい。

遅延変換テーブル生成部３は、キャリブレーション信号を入力すると、図５で示すように、ＴＤＣ回路１における遅延素子の段数（図５では１２段）毎に、検出されたキャリブレーション信号の立ち上がり数、および、立ち下がり数を測定する。

図６は、キャリブレーション信号の立ち上がりを検出した結果を示すヒストグラムである。遅延変換テーブル生成部３は、キャリブレーション信号の立ち上がりを検出した結果を示すヒストグラムを生成する。図６では、各段の遅延素子でキャリブレーション信号の立ち上がりが検出される総数（以下、検出総数と言う）が「３６」となるように、キャリブレーション信号を入力した結果を示す図である。この図では、１段目の遅延素子でキャリブレーション信号の立ち上がりが検出された数（以下、検出数と言う）は「７」である。８段目の検出数は「０」である。これは、各段の遅延素子が持つ遅延量を表している。例えば計測クロックの周期を４［ｎｓ］とすると、検出総数「３６」が、その計測クロックの周期４［ｎｓ］に相当する。このため、１段目の遅延素子が持つ遅延量は、７／３６×４［ｎｓ］となる。

次に、遅延変換テーブル生成部３は、各段までの遅延素子の累積遅延量を推定するために、図６に示すヒストグラムから累積ヒストグラムを生成する。図７は、累積ヒストグラムを示す図である。この図７の累積ヒストグラムは、図６のヒストグラムにおいて、最後段の８段目の検出数を７段目の検出数に加算し、加算された７段目の検出数を６段目の検出数に加算し、という演算を、最後段の遅延素子から順に１段目の遅延素子まで行うことで、生成される。なお、前記演算により得られる結果を累積検出数（図７の縦軸）と言う。

最後段の遅延素子から順に１段目の遅延素子まで累積処理を行う理由としては、以下の通りである。図６で表される１段目の遅延素子が持つ遅延量、７／３６×４［ｎｓ］は、図４において、１段目の遅延素子で計測信号が立ち上がってから、計測クロックＡが立ち上がるまでの遅延量である。距離測定演算において必要となるのは、図４における計測クロックＡの一つ前の計測クロックＢから１段目の遅延素子で計測信号が立ち上がるまでの遅延量である。計測クロックＢからの遅延量は、計測信号の立ち上がりを検出した遅延素子から最後段までの遅延素子の累積遅延量である。

そこで、最後段の遅延素子から順に１段目の遅延素子まで、遅延量を累積する累積処理を行う。これにより、計測クロックＢから、計測信号の立ち上がりまでの時間間隔を算出できる。この時間間隔は、計測信号の立ち上がりを検出した遅延素子の段までの累積遅延量で算出でき、（累積検出数）／（検出総数）×（計測クロックの周期）で算出できる。例えば計測クロックの周期を４［ｎｓ］とし、１段目の遅延素子で計測信号の立ち上がりを検出した場合、図４における計測クロックＡの一つ前の計測クロックＢから１段目までの遅延素子の累積遅延量は、３６／３６×４［ｎｓ］＝４［ｎｓ］となる。

図８は、遅延変換テーブルを示す図である。遅延変換テーブル生成部３は、図７に示す累積ヒストグラムの縦軸の累積検出数を、遅延量に変換したテーブルを生成する。このテーブルを、遅延変換テーブルという。図８では、計測クロックの周期を４［ｎｓ］とした場合の遅延変換テーブルを示す。測距装置１００が距離測定動作を行う際、この遅延変換テーブルから得られる遅延素子の段に対応する遅延量を、遅延量（τ_ｓ－τ_ｃ）×検出段数に代えて用いることで、図４で説明した、計測信号と、計測クロックＢとの時間間隔を求めることができる。

遅延変換テーブル生成部３は、図８に示す遅延変換テーブルを、キャリブレーション信号の立ち上がり、および、立ち下がりそれぞれについて生成する。

遅延量補正部４は、遅延変換テーブル生成部３が生成した遅延変換テーブルを補正する。上記した通り、キャリブレーション動作時におけるＴＤＣ回路１の電源電圧の電圧降下は、測定動作時のときよりも大きい。電圧降下が大きいと、各段の遅延素子が持つ遅延量は所定の電源電圧時よりも大きくなり、計測クロックの周期長に相当する段数位置、すなわち、遅延変換テーブルが持つ最大段数は小さくなる。最大段数とは、キャリブレーション信号を検出することができた遅延素子の最後段の段数である。そこで、遅延量補正部４は、遅延変換テーブルが持つ最大段数を大きくする補正を行う。

図９は、補正前後の遅延量を示す図である。具体的には、遅延量補正部４は、図９に示すように、キャリブレーション動作で生成した遅延変換テーブルにおける最大段数Ｘ_ｍａｘに、予め決められた補正段数Ｘ_Ｃを加算して、補正する遅延量を決定する。Ｘ_Ｃは、例えば、予め実際に計測動作を実施し、物体の反射光からエッジが検出された最大段数から決定する。この場合の計測動作では、検出段数が順々に変化するように、測定光を反射させる物体の位置を操作する。遅延量補正部４は、最大段数Ｘ_ｍａｘに補正段数Ｘ_Ｃを加算した遅延量を生成するために、ｉ段の遅延素子に対応する累積遅延量ｔ_ｉに、補正遅延量ｔ_ｃｉを加算する。補正遅延量ｔ_ｃｉは以下の式で導出される。

ここで、ｈ_ｉは、ｉ段目の遅延素子でキャリブレーション信号の立ち上がり（または立ち下がり）が検出された検出数（図６のヒストグラム値）、Ｘ_ｍａｘは、補正前の遅延変換テーブルにおける最大段数、Ｘ_Ｃは、予め決められた補正段数である。また、Ｎは、キャリブレーション信号の検出総数であり、ＴＤＣ回路１に入力するキャリブレーション信号に応じて適宜変更される。

遅延量補正部４は、遅延変換テーブルの遅延量の補正を、遅延変換テーブルを生成する都度行ってもよいし、所定の条件下で行ってもよい。例えば、遅延量補正部４は、最初のキャリブレーション動作で生成した遅延変換テーブルにおける最大段数を保持する。遅延量補正部４は、２回目に行ったキャリブレーション動作で生成した遅延変換テーブルにおける最大段数と、保持した最大段数とを比較する。比較した２つの最大段数の差が所定値を超えている場合、遅延量補正部４は、２回目に行ったキャリブレーション動作で生成した遅延変換テーブルを補正する。遅延量補正部４は、補正後の遅延変換テーブルにおける最大段数を保持し、次に行うキャリブレーション動作で生成する遅延変換テーブルにおける最大段数と比較する。比較した２つの最大段数の差が所定値を超えている場合、遅延量補正部４は、３回目に行ったキャリブレーション動作で生成した遅延変換テーブルを補正する。一方、２回目に行ったキャリブレーション動作で生成した遅延変換テーブルを補正しない場合は、遅延量補正部４は、最初に行ったキャリブレーションで生成した遅延変換テーブルにおける最大段数と、３回目に行ったキャリブレーション動作で生成した遅延変換テーブルにおける最大段数と比較する。以下、この動作を繰り返す。

ＴＤＣ装置１０１は、いわば補正後の遅延変換テーブルを用いて、測定光と反射光との時間差を測定する。例えば、計測信号の立ち上がりを検出した段数が、「４」である場合には、図８のテーブルから、ＴＤＣ装置１０１は、段数「４」に対応する累積遅延量を取得し、計測クロックＢ（図４参照）からの時間間隔を取得する。そして、ＴＤＣ装置１０１は、測定光を照射してから、計測クロックＢまでの計測クロックのクロック数と、取得した時間間隔とから、測定光と反射光との時間差を算出する。そして、距離演算部１０２は、ＴＤＣ装置１０１が測定した時間差と、光速とに基づいて、物体までの距離を求める演算を行う。

このように、キャリブレーション動作時の電源電圧の電圧降下が原因で、最大段数が小さくなった遅延変換テーブルが生成された場合であっても、その遅延変換テーブルにおける最大段数を補正することで、電圧降下による影響を回避することができる。そして、補正後の遅延変換テーブルを用いることで、距離測定動作時における測定精度を向上させることができる。

図１０は、ＴＤＣ装置１０１の動作の効果を示す特性図である。横軸に受光信号遅延時間をとり、受光信号を５ｐｓｅｃずつ遅らせた場合の測定距離の誤差を図示したものである。破線が補正前の場合であり、遅延素子の検出段が大きくなる２０００ｐｓｅｃの前後に距離誤差が大きく変動していることがわかる。一方で、本実施形態の補正が在る場合には実線となり、距離誤差の変動が軽減されたことがわかる。

なお、遅延量補正部４は、遅延素子の検出段に対応する遅延量の補正を、検出段までの遅延素子の累積遅延量ではなく、それぞれの検出段で特定される遅延量の誤差に基づいて補正するようにしてもよい。また、検出段に対応する遅延量に補正遅延量を加算する場合だけでなく、補正遅延量を減算することで遅延量の補正をしてもよい。条件によっては、測定動作時におけるＴＤＣ回路１の電源電圧の電圧降下が、キャリブレーション動作時のときよりも大きい場合があり得るからである。

なお、ＴＤＣ装置１０１と、距離演算部１０２との間に、検出エコー管理部が設けられてもよい。検出される計測信号（エコー）の立ち上がりエッジと立ち下がりエッジとは、エコーの幅（パルス長）により異なるタイミングで検出される。次の処理を円滑に行うために、検出エコー管理部で両エッジのタイミングを調整し、揃って距離演算部１０２に渡す。また、必ずエッジは立ち上がり・立ち下がりの順になる。このため、この検出エコー管理部では立ち下がりエッジが検出されるまで、立ち上がりエッジのカウントを保持し、両エッジが揃ったタイミングでそれぞれのカウントを後段の距離演算部１０２に渡す。エッジの順が逆転している場合は、検出エラーとして、エコーを除去する。

次に、ＴＤＣ装置１０１の動作について説明する。図１１は、ＴＤＣ装置１０１の動作を示すフロー図である。なお、本実施形態では、ＴＤＣ装置１０１を動作させることによって、補正方法が実施される。よって、本実施形態における補正方法の説明は、以下のＴＤＣ装置１０１の動作説明に代える。

ＴＤＣ装置１０１は、測距装置１００が距離測定動作を行っていないタイミングで、キャリブレーション動作を行う。まず、ＴＤＣ装置１０１は、キャリブレーション信号をＴＤＣ回路１の入力端子Ｖｒｅｆに入力する（Ｓ１）。次に、遅延変換テーブル生成部３は、図６のヒストグラムを生成し（Ｓ２）、そのヒストグラムから、図７に示す累積ヒストグラムを生成する（Ｓ３）。その後、遅延変換テーブル生成部３は、図８に示す遅延変換テーブルを生成する（Ｓ４）。

そして、遅延量補正部４は、遅延変換テーブルにおける遅延素子の最大段数に予め決められた段数を加算することで、遅延量を補正する（Ｓ５）。具体的な補正方法は、図９で説明した通りである。

１ ＴＤＣ回路
２ エッジ検出部
３ 遅延変換テーブル生成部
４ 遅延量補正部
１１ 第１の遅延回路
１２ 第２の遅延回路
１３ フリップフロップ列
１４ 同期化回路
３６ 検出総数
１００ 測距装置
１０１ ＴＤＣ装置
１０２ 距離演算部
１０３ 投光部
１０４ 受光部
１０５ 光偏向部
１０６ 光走査部
１０７ 電源部

Claims (7)

1. 計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、前記複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して前記複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路と、
   前記複数の記憶素子の出力の切り替わりに基づいて、前記計測信号の少なくとも立ち上がりエッジを検出した前記遅延素子の検出段を検出するエッジ検出部と、
   前記遅延素子の検出段と、前記複数の遅延素子の遅延量に関する遅延変換テーブルにおける前記検出段に対応する前記遅延量に補正遅延量を加減算することで、前記遅延量を補正した前記計測信号の遅延時間を出力する遅延量補正部と、
   を備える、ＴＤＣ装置。
2. 前記ＴＤＣ回路の前記遅延回路に前記計測クロックとは周期が異なるキャリブレーション信号を入力して、前記キャリブレーション信号の立ち上がりエッジを検出した前記遅延素子の各検出段と、前記複数の遅延素子の遅延量に関する前記遅延変換テーブルを生成する遅延変換テーブル生成部を、更に備える、
   請求項１に記載のＴＤＣ装置。
3. 前記遅延変換テーブル生成部の前記遅延量が、前記複数段の遅延素子の初段から前記各検出段までの前記遅延素子の累積の遅延量である、
   請求項２に記載のＴＤＣ装置。
4. 前記遅延量補正部は、
   ｉ段目の遅延素子でキャリブレーション信号の立ち上がりが検出された検出数をｈ_ｉ、前記遅延変換テーブルにおける前記遅延素子の最大段数をＸ_ｍａｘ、予め決められた補正段数をＸ_Ｃ、各段の遅延素子でキャリブレーション信号の立ち上がりが検出される検出総数をＮで表す場合において、以下の式
   

   

   で、算出される補正遅延量ｔ_ｃｉをｉ段の遅延素子に対応する累積遅延量ｔ_ｉに加算することで、前記遅延量を補正する、
   請求項３に記載のＴＤＣ装置。
5. 請求項１から請求項４のいずれか一つに記載のＴＤＣ装置と、
   前記計測クロックと同期して測定光を照射する投光部と、
   物体で反射された前記測定光の反射光を受光し、前記反射光に係る計測信号を前記ＴＤＣ装置へ出力する受光部と、
   前記ＴＤＣ装置において遅延量を補正した後の測定光と反射光との時間差から、物体までの距離を演算する、距離演算部と、
   を備える、測距装置。
6. 前記投光部から照射された測定光を所定方向に偏向させる光偏向部、および、前記測定光を所定の方向に走査させる光走査部、の少なくとも一方を備える、
   請求項５に記載の測距装置。
7. 計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、前記複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して前記複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路、を備えたＴＤＣ装置での補正方法であって、
   前記複数の記憶素子の出力の切り替わりに基づいて、前記計測信号の少なくとも立ち上がりエッジを検出した前記遅延素子の検出段を検出し、
   前記遅延素子の検出段と、前記複数の遅延素子の遅延量に関する遅延変換テーブルにおける前記検出段に対応する前記遅延量に補正遅延量を加減算することで、前記遅延量を補正した前記計測信号の遅延時間を出力する、
   補正方法。
   
   

Images