WO2022244657A1 - Ｔｄｃ装置、測距装置および補正方法 - Google Patents

Ｔｄｃ装置、測距装置および補正方法 Download PDF

Info

Publication number
WO2022244657A1
WO2022244657A1 PCT/JP2022/019893 JP2022019893W WO2022244657A1 WO 2022244657 A1 WO2022244657 A1 WO 2022244657A1 JP 2022019893 W JP2022019893 W JP 2022019893W WO 2022244657 A1 WO2022244657 A1 WO 2022244657A1
Authority
WO
WIPO (PCT)
Prior art keywords
delay
measurement
tdc
stages
elements
Prior art date
Application number
PCT/JP2022/019893
Other languages
English (en)
French (fr)
Inventor
国弘 安田
敏寛 上谷
Original Assignee
北陽電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北陽電機株式会社 filed Critical 北陽電機株式会社
Priority to DE112022002709.6T priority Critical patent/DE112022002709T5/de
Priority to CN202280035654.0A priority patent/CN117321452A/zh
Publication of WO2022244657A1 publication Critical patent/WO2022244657A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G01S17/14—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves wherein a voltage or current pulse is initiated and terminated in accordance with the pulse transmission and echo reception respectively, e.g. using counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/42—Simultaneous measurement of distance and other co-ordinates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497—Means for monitoring or calibrating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Definitions

  • the present invention relates to a TDC device, a distance measuring device and a correction method.
  • a rangefinder that measures the distance to an object uses a TDC (time to digital converter) circuit to detect the flight time of light from the time the light is emitted to the time the reflected light is received.
  • a TDC circuit is a circuit that digitizes time information.
  • a method using a delay element and a flip-flop is often used for this TDC circuit.
  • the delay amount of the delay element fluctuates depending on the manufacturing conditions of the semiconductor device, temperature changes during operation (so-called PVT (Process Voltage Temperature) fluctuations), and the like. Variation in the delay amount of the delay element affects measurement accuracy in the TDC circuit. Therefore, in the range finder, a calibration operation is performed by inputting a calibration signal to the TDC circuit and estimating the delay amount of each delay element of the TDC circuit at a timing when the distance measurement operation is not performed.
  • Patent Literature 1 discloses a method of calibrating variations in the delay time of delay elements so as to operate normally with respect to PVT fluctuations.
  • the method described in Japanese Patent Application Laid-Open No. 2002-200003 is a method of adjusting the bias current amount related to the delay element so as to achieve the target delay time.
  • the calibration operation it is desirable that the calibration operation be completed in as short a time as possible because the distance measuring operation cannot be performed. Therefore, in the calibration operation, it is necessary to input a much larger number of pulses (calibration signal) to the TDC circuit in a short period of time than in the measurement operation.
  • the voltage drop at which the power supply voltage value of the circuit becomes lower than the predetermined voltage value becomes greater than during the measurement operation. That is, the voltage drop in the circuit differs between the calibration operation and the measurement operation. This difference in voltage drop causes the delay amount of the delay element to differ between the calibration operation and the measurement operation. As a result, even if the delay amount of the delay element is estimated in the calibration operation, it may not be possible to properly measure the distance.
  • one example of an object of the present invention is to reduce the influence of fluctuations in the amount of voltage drop in the power supply voltage of the TDC circuit during the calibration operation, while improving the measurement accuracy during the distance measurement operation to the object.
  • a TDC device, a distance measuring device, and a correction method are examples of TDC circuits that reduce the influence of fluctuations in the amount of voltage drop in the power supply voltage of the TDC circuit during the calibration operation.
  • a TDC device includes a delay circuit including a plurality of stages of delay elements that sequentially delay a measurement signal; a TDC circuit having a plurality of storage elements that hold the outputs of the delay elements of the plurality of stages in response to the measurement clock that is received; and detecting at least the rising edge of the measurement signal based on the switching of the outputs of the plurality of storage elements. by adding or subtracting the correction delay amount to the delay amount corresponding to the detection stage in the delay conversion table regarding the delay amounts of the delay elements, the detection stage of the delay elements, and the correction delay amount, and a delay amount correction unit that outputs the delay time of the measurement signal whose delay amount is corrected.
  • This TDC device can improve the measurement accuracy during the distance measurement operation to the object while reducing the influence of the variation in the amount of voltage drop in the power supply voltage of the TDC circuit during the calibration operation.
  • the TDC device of (1) above includes each detection stage of the delay element that inputs a calibration signal having a period different from that of the measurement clock to the delay circuit of the TDC circuit and detects the rising edge of the calibration signal;
  • a delay conversion table generation unit that generates a delay conversion table regarding delay amounts of the plurality of delay elements may be further provided.
  • a delay conversion table can be generated during calibration.
  • the delay amount of the delay conversion table generator may be the cumulative delay amount of the delay elements from the first stage of the multiple stages of delay elements to each detection stage.
  • the cumulative delay amount of the delay elements from the first stage of the multiple stages of delay elements to each detection stage can be obtained from the delay conversion table.
  • the delay amount correction unit of the TDC device in (3) above hi is the number of times the rise of the calibration signal is detected in the i - th delay element; Where N is the total number of detections detected, the following formula , the delay amount may be corrected by adding the calculated corrected delay amount t_ci to the cumulative delay amount t_i corresponding to the i -stage delay element.
  • the corrected delay amount can be calculated.
  • a distance measuring device includes the TDC device according to any one of (1) to (4) above, a light projecting unit that emits measurement light in synchronization with a measurement clock, From the light receiving unit that receives the reflected light of the measurement light reflected by the object and outputs a measurement signal related to the reflected light to the TDC device, and the time difference between the measurement light and the reflected light after correcting the delay amount in the TDC device, and a distance calculation unit that calculates a distance to an object.
  • the range finder can improve the measurement accuracy during the distance measurement operation.
  • the distance measuring device includes a light deflection section that deflects the measurement light emitted from the light projection section in a predetermined direction, and an optical scanning section that scans the measurement light in a predetermined direction. At least one may be provided.
  • the measurement light can be deflected in a predetermined direction, or the measurement light can be scanned in a predetermined direction.
  • a correction method includes a delay circuit including a plurality of stages of delay elements that sequentially delay a measurement signal, and a delay circuit provided corresponding to the plurality of stages of delay elements, and a measurement clock to be input. and a plurality of storage elements responsively holding the outputs of the delay elements of the plurality of stages. Detecting the detection stage of the delay element that has detected at least the rising edge of the signal, and adding or subtracting the correction delay amount to or from the detection stage of the delay element and the delay amount corresponding to the detection stage in the delay conversion table regarding the delay amounts of the plurality of delay elements. Thus, the delay time of the measurement signal corrected for the delay amount is output.
  • the present invention for example, it is possible to improve the measurement accuracy during the distance measurement operation to the object while reducing the influence of the voltage drop fluctuation during the calibration operation.
  • FIG. 1 is a block diagram showing the configuration of the distance measuring device according to the embodiment.
  • FIG. 2 is a diagram showing a TDC circuit.
  • FIG. 3 is a diagram showing operation waveforms of the TDC circuit of FIG.
  • FIG. 4 is a diagram showing waveforms of a measurement signal and a measurement clock input to the TDC circuit.
  • FIG. 5 is a diagram showing waveforms of the calibration signal and the measurement clock.
  • FIG. 6 is a histogram showing the results of detecting the rise of the calibration signal.
  • FIG. 7 is a diagram showing a cumulative histogram.
  • FIG. 8 is a diagram showing a delay translation table.
  • FIG. 9 is a diagram showing delay amounts before and after correction.
  • FIG. 10 is a characteristic diagram showing the effect of the operation of the TDC device.
  • FIG. 11 is a flow diagram showing the operation of the TDC device.
  • FIG. 1 is a block diagram showing the configuration of the distance measuring device according to this embodiment.
  • the distance measuring device 100 is a device that emits measurement light, receives light reflected by an object, and calculates the distance to the object based on the timing at which the reflected light is received. be.
  • the distance measuring device 100 includes a TDC device 101 , a distance calculation section 102 , a light projecting section 103 , a light receiving section 104 , an optical deflection section 105 , an optical scanning section 106 and a power supply section 107 .
  • the light projecting unit 103 includes, for example, a light source and a light source driving unit (not shown).
  • the light source is, for example, a semiconductor laser or LED.
  • the light source driver is a circuit that drives light emission of the light source.
  • the light projecting unit 103 irradiates measurement light toward a reflecting unit of the light deflecting unit 105, which will be described later.
  • the measurement light is pulsed light having a pulse width of, for example, several nanoseconds to several tens of nanoseconds.
  • the light deflection section 105 has a reflection section such as a mirror, and deflects the measurement light from the light projection section 103 incident on the reflection section in a predetermined direction.
  • the optical scanning unit 106 scans the measurement light deflected by the optical deflection unit 105 in a predetermined direction, for example, the horizontal direction or the vertical direction. Note that the distance measuring device 100 may be configured to include only one of the optical deflection section 105 and the optical scanning section 106 .
  • the light receiving unit 104 includes, for example, a light receiving element such as an avalanche photodiode, receives reflected light of the measurement light reflected by an object, and converts the light intensity of the received reflected light into an electrical signal. Upon receiving the reflected light, the light receiving unit 104 outputs an electrical signal (hereinafter referred to as a measurement signal) related to the reflected light to the TDC device 101 .
  • a measurement signal an electrical signal related to the reflected light to the TDC device 101 .
  • the TDC device 101 is a device that measures the time difference between the measuring light and the reflected light, from the time when the light projecting unit 103 irradiates the measuring light to the time when the light receiving unit 104 receives the reflected light.
  • the TDC device 101 will be detailed later.
  • a distance calculation unit 102 calculates the distance to an object from the time difference between the measurement light and the reflected light measured by the TDC device 101 .
  • the distance calculation unit 102 is implemented, for example, by the CPU executing a program.
  • a method of calculating the distance based on the time difference between the measurement light and the reflected light is called a TOF (Time Of Flight) method, and the distance d to the object is calculated by the following formula.
  • C is the speed of light
  • the power supply unit 107 supplies power for operating the TDC device 101, the distance calculation unit 102, the light projection unit 103, the light reception unit 104, the light deflection unit 105, and the light scanning unit 106 provided in the distance measuring device 100.
  • a predetermined power supply voltage is output to each.
  • the power supply unit 107 may include an input terminal to which power is supplied from the outside of the distance measuring device 100 .
  • the TDC device 101 measures the time difference between the measurement light and the reflected light as the delay time from the time when the measurement start signal corresponding to the measurement light is input until the time when the measurement signal corresponding to the reflected light is detected. do.
  • the TDC device 101 will be described below.
  • the TDC device 101 of this embodiment includes a TDC circuit 1 , an edge detection section 2 , a delay conversion table generation section 3 and a delay amount correction section 4 . These may be configured by dedicated hardware, or components that can be implemented by software may be implemented by a CPU executing a program.
  • FIG. 2 is a diagram showing the TDC circuit 1.
  • FIG. A TDC 1 shown in FIG. 2 is a so-called vernier TDC circuit.
  • the TDC circuit 1 comprises a first delay circuit 11, a second delay circuit 12, a flip-flop array 13, and a synchronization circuit .
  • the TDC circuit 1 may be a flash type TDC circuit that does not include the second delay circuit 12 .
  • the flip-flop array 13 is an example of memory elements that can operate at high speed.
  • the measurement signal is input to the input terminal Vref.
  • the measurement signal is a signal of reflected light received by the light receiving unit 104 after the light emitted from the light projecting unit 103 is reflected by the object.
  • the first delay circuit 11 is composed of n stages (n is an integer equal to or greater than 1) of delay elements 11 n .
  • the delay amount (also referred to as delay time) of each delay element 11n is set to ⁇ s .
  • the output nodes of each delay element 11n are represented by S1, S2, S3 . . . Sn.
  • the measurement clock is input to the input terminal Vck.
  • a measurement clock is a clock for detecting the time difference between the measurement light and the reflected light.
  • the light projecting unit 103 irradiates measurement light at the rising timing of the measurement clock.
  • the second delay circuit 12 consists of n stages of delay elements 12n.
  • the delay amount of each delay element 12 n is set to ⁇ c ( ⁇ s ).
  • the output nodes of each delay element 12n are denoted by C1, C2, C3 . . . Cn.
  • each set of delay elements 11 - n and 12- n such as a set of delay element 11-1 and delay element 12-1 , a set of delay element 11-2 and delay element 12-2 , and so on, the output terminal of each set is It is connected to a flip-flop described later.
  • delay elements 11-1 and 12-1 are first -stage delay elements
  • delay elements 11-2 and 12-2 are second -stage delay elements
  • n is referred to as an n-th stage delay element.
  • the flip-flop array 13 includes n D-flip-flops (hereinafter referred to as D-FF) 13 n (n is an integer of 1 or more).
  • D-FF 13 1 corresponds to the first-stage delay element
  • the D-FF 13 n corresponds to the n-th stage delay element.
  • the D terminal of the D-FF 13- n is connected to the output node Sn of the delay element 11- n
  • the CK terminal is connected to the output node Cn of the delay element 12- n
  • the Q terminal of the D-FF 13 n is connected to the synchronization circuit 14 .
  • the output nodes of each D-FF 13 n are represented by D1, D2, D3 . . . Dn.
  • the synchronization circuit 14 is a circuit that synchronizes the output values of the D-FFs 13 1 to 13 n with the measurement clock and outputs them.
  • FIG. 3 is a diagram showing operation waveforms of the TDC circuit 1 of FIG.
  • the measurement clock from the input terminal Vck has a time difference of ⁇ t with respect to the rise of the measurement signal from the input terminal Vref that changes from L level (hereinafter referred to as L) to H level (hereinafter referred to as H).
  • L L level
  • H H level
  • "H, H, L, L" are obtained as the data at the output nodes D1-D4 of the D-FFs 13 1-13 4 .
  • the edge detector 2 detects the rise or fall of the measurement signal based on the output value from the synchronization circuit 14 when the measurement signal and the measurement clock are input to the TDC circuit 1 .
  • FIG. 4 is a diagram showing waveforms of the measurement signal and the measurement clock input to the TDC circuit 1.
  • the edge detection unit 2 detects the rise of the measurement signal from the change between H and L of the signal.
  • the TDC device 101 can know the number of stages of the delay elements that detected H from the rise of the measurement signal to the rise of the measurement clock A. That is, the time interval from when the measurement signal rises to when the measurement clock A rises can be known.
  • the time interval is obtained by multiplying the amount of delay ( ⁇ s ⁇ c ) (also referred to as time resolution) of each delay element and the number of stages of delay elements.
  • the TDC device 101 can determine the time interval from the rise (or fall) of the measurement clock B that precedes the measurement clock A to the rise (or fall) of the measurement signal.
  • the delay conversion table generator 3 generates a delay conversion table.
  • the delay amount ( ⁇ s ⁇ c ) of each delay element fluctuates under the influence of variations in the manufacturing process.
  • the delay conversion table is a table for calibrating the delay amount based on the varying ( ⁇ s ⁇ c ). More specifically, the delay conversion table includes each detection stage of the delay element that detects the rising (or falling) edge of the calibration signal when the calibration signal, which will be described later, is input to the TDC circuit 1, and the detection stages up to the detection stage. is a table showing the relationship between the delay elements and the cumulative delay amounts of the delay elements.
  • the operation of generating the delay conversion table is hereinafter referred to as calibration operation.
  • the delay conversion table generator 3 performs a calibration operation at a timing when the distance measuring device 100 does not perform a distance measurement operation, that is, at a timing when the measurement signal is not input to the TDC circuit 1 .
  • FIG. 5 is a diagram showing waveforms of the calibration signal and the measurement clock.
  • the delay conversion table generator 3 inputs a calibration signal from a clock generation circuit (not shown) to the input terminal Vref (see FIG. 2).
  • a measurement clock is input to the input terminal Vck.
  • the calibration signal is a signal whose period is slightly different from the period of the measurement clock and is not synchronized with the measurement clock.
  • the period of the calibration signal is variable, and the difference between the period of the calibration signal and the period of the measurement clock is the time resolution of the TDC circuit 1 ( ⁇ s ⁇ c ), and a deviation may occur. preferable.
  • the cycle of the calibration signal when the cycle of the measurement clock is 4 [ns] is greater than 4 [ns] and 4.016 [ns]. It is preferable to set within a smaller range.
  • the delay conversion table generator 3 When the calibration signal is input, the delay conversion table generator 3, as shown in FIG. And measure the number of trailing edges.
  • FIG. 6 is a histogram showing the results of detecting the rise of the calibration signal.
  • the delay conversion table generator 3 generates a histogram showing the result of detecting the rise of the calibration signal.
  • FIG. 6 shows the result of inputting the calibration signals so that the total number of rising edges of the calibration signal detected by the delay elements of each stage (hereinafter referred to as the total number of detections) is "36".
  • the number of times the rise of the calibration signal is detected in the delay element of the first stage hereinafter referred to as the number of detections
  • the number of detections in the eighth stage is "0". This represents the amount of delay that each stage of delay element has.
  • the delay amount of the first-stage delay element is 7/36 ⁇ 4 [ns].
  • FIG. 7 is a diagram showing a cumulative histogram.
  • the cumulative histogram of FIG. 7 is obtained by adding the number of detections in the last 8th row to the number of detections in the 7th row in the histogram of FIG. is added to the delay element in order from the last stage delay element to the first stage delay element.
  • the result obtained by the above calculation is referred to as the cumulative detection number (vertical axis in FIG. 7).
  • the delay amount of the first-stage delay element shown in FIG. 6, 7/36 ⁇ 4 [ns], is determined by the measurement clock A rising after the measurement signal rises in the first-stage delay element in FIG. is the amount of delay up to What is necessary for the distance measurement calculation is the amount of delay from the measurement clock B immediately before the measurement clock A in FIG. 4 until the measurement signal rises in the delay element of the first stage.
  • the delay amount from the measurement clock B is the cumulative delay amount of the delay elements from the delay element that detected the rise of the measurement signal to the final stage.
  • accumulation processing is performed to accumulate delay amounts from the last stage delay element to the first stage delay element.
  • the time interval from the measurement clock B to the rise of the measurement signal can be calculated.
  • FIG. 8 is a diagram showing a delay translation table.
  • the delay conversion table generation unit 3 generates a table in which the cumulative detection number on the vertical axis of the cumulative histogram shown in FIG. 7 is converted into delay amounts. This table is called a delayed translation table.
  • FIG. 8 shows the delay conversion table when the cycle of the measurement clock is 4 [ns].
  • the delay amount corresponding to the stage of the delay element obtained from the delay conversion table is used instead of the delay amount ( ⁇ s ⁇ c ) ⁇ the number of detection stages. 4, the time interval between the measurement signal and the measurement clock B can be obtained.
  • the delay conversion table generation unit 3 generates the delay conversion table shown in FIG. 8 for each of the rise and fall of the calibration signal.
  • the delay amount correction unit 4 corrects the delay conversion table generated by the delay conversion table generation unit 3.
  • the voltage drop of the power supply voltage of the TDC circuit 1 during the calibration operation is larger than that during the measurement operation.
  • the delay amount of the delay element at each stage becomes larger than that at a predetermined power supply voltage, and the stage number position corresponding to the period length of the measurement clock, that is, the maximum stage number of the delay conversion table becomes small.
  • the maximum number of stages is the number of stages of the last stages of the delay elements that could detect the calibration signal. Therefore, the delay amount correction unit 4 performs correction to increase the maximum number of stages of the delay conversion table.
  • FIG. 9 is a diagram showing delay amounts before and after correction.
  • the delay amount correction unit 4 adds a predetermined correction stage number X C to the maximum stage number X max in the delay conversion table generated by the calibration operation, and corrects the table. Determine the amount of delay.
  • XC is determined, for example, from the maximum number of steps in which an edge is detected from the reflected light of an object by actually performing a measurement operation in advance. In the measurement operation in this case, the position of the object that reflects the measurement light is manipulated so that the number of detection steps changes in sequence.
  • the delay amount correction unit 4 adds the corrected delay amount t ci to the cumulative delay amount t i corresponding to the i-stage delay element in order to generate the delay amount obtained by adding the correction stage number X C to the maximum stage number X max . .
  • the corrected delay amount tci is derived by the following formula.
  • h i is the number of detections of the rise (or fall) of the calibration signal detected in the i-th delay element (histogram value in FIG. 6)
  • X max is the maximum value in the delay conversion table before correction.
  • the number of stages, XC is a predetermined number of correction stages.
  • N is the total number of detections of the calibration signal, which is appropriately changed according to the calibration signal input to the TDC circuit 1 .
  • the delay amount correction unit 4 may correct the delay amount of the delay conversion table each time the delay conversion table is generated, or may be performed under predetermined conditions. For example, the delay amount correction unit 4 holds the maximum number of stages in the delay conversion table generated in the first calibration operation. The delay amount correction unit 4 compares the maximum number of stages in the delay conversion table generated in the second calibration operation with the maximum number of stages held. If the difference between the compared two maximum step numbers exceeds a predetermined value, the delay correction unit 4 corrects the delay conversion table generated in the second calibration operation. The delay amount correction unit 4 holds the maximum number of stages in the corrected delay conversion table, and compares it with the maximum number of stages in the delay conversion table generated in the next calibration operation.
  • the delay correction unit 4 corrects the delay conversion table generated in the third calibration operation. On the other hand, if the delay conversion table generated in the second calibration operation is not corrected, the delay amount correction unit 4 sets the maximum number of stages in the delay conversion table generated in the first calibration and the Compare with the maximum number of stages in the delay conversion table generated by the calibration operation. This operation is repeated.
  • the TDC device 101 measures the time difference between the measurement light and the reflected light using a so-called corrected delay conversion table. For example, when the number of stages in which the rise of the measurement signal is detected is "4", the TDC device 101 obtains the accumulated delay amount corresponding to the number of stages "4" from the table in FIG. (See FIG. 4). Then, the TDC device 101 calculates the time difference between the measurement light and the reflected light from the number of measurement clocks from the irradiation of the measurement light to the measurement clock B and the acquired time interval. Based on the time difference measured by the TDC device 101 and the speed of light, the distance calculation unit 102 calculates the distance to the object.
  • FIG. 10 is a characteristic diagram showing the effect of the operation of the TDC device 101.
  • FIG. The horizontal axis represents the delay time of the received light signal, and the error in the measured distance when the received light signal is delayed by 5 psec is illustrated.
  • the dashed line indicates the case before correction, and it can be seen that the distance error fluctuates greatly around 2000 psec when the detection stage of the delay element becomes large.
  • the line becomes a solid line, and it can be seen that the fluctuation of the distance error is reduced.
  • the delay amount correction unit 4 corrects the delay amount corresponding to the detection stage of the delay element based on the error of the delay amount specified at each detection stage, not the cumulative delay amount of the delay element up to the detection stage. may be corrected by Further, the delay amount may be corrected not only by adding the correction delay amount to the delay amount corresponding to the detection stage, but also by subtracting the correction delay amount. This is because the voltage drop of the power supply voltage of the TDC circuit 1 during the measurement operation may be larger than that during the calibration operation depending on the conditions.
  • a detected echo management unit may be provided between the TDC device 101 and the distance calculation unit 102 .
  • the rising edge and falling edge of the detected measurement signal (echo) are detected at different timings depending on the echo width (pulse length).
  • the detected echo management unit adjusts the timing of both edges and passes them all together to the distance calculation unit 102 .
  • the edges are always in the order of rising and falling. For this reason, the detected echo management unit holds the count of rising edges until the falling edge is detected, and transfers each count to the subsequent distance calculation unit 102 at the timing when both edges are aligned. If the order of the edges is reversed, the echo is removed as a detection error.
  • FIG. 11 is a flow diagram showing the operation of the TDC device 101.
  • the correction method is implemented by operating the TDC device 101 . Therefore, the description of the correction method in this embodiment is replaced with the description of the operation of the TDC device 101 below.
  • the TDC device 101 performs a calibration operation at a timing when the distance measuring device 100 is not performing a distance measurement operation.
  • the TDC device 101 inputs a calibration signal to the input terminal Vref of the TDC circuit 1 (S1).
  • the delay conversion table generator 3 generates the histogram shown in FIG. 6 (S2), and from the histogram generates the cumulative histogram shown in FIG. 7 (S3).
  • the delay conversion table generator 3 generates the delay conversion table shown in FIG. 8 (S4).
  • the delay amount correction unit 4 corrects the delay amount by adding a predetermined number of stages to the maximum number of stages of delay elements in the delay conversion table (S5).
  • a specific correction method is as described with reference to FIG.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Pulse Circuits (AREA)

Abstract

ＴＤＣ装置（１０１）は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路（１）と、複数の記憶素子の出力の切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出するエッジ検出部（２）と、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルにおける検出段に対応する遅延量に補正遅延量を加減算することで、遅延量を補正した計測信号の遅延時間を出力する遅延量補正部（４）と、を備える。

Description

ＴＤＣ装置、測距装置および補正方法
　本発明は、ＴＤＣ装置、測距装置および補正方法に関する。
　対象物までの距離を測定する測距装置では、光を照射した時刻から反射光を受信した時刻までの光の飛行時間を検出するために、ＴＤＣ（time to digital converter）回路が用いられる。ＴＤＣ回路は、時間情報をデジタル化する回路である。このＴＤＣ回路には、遅延素子と、フリップフロップとを使う方式が多用されている。このＴＤＣ回路において、遅延素子の遅延量は、半導体装置の製造条件、または、動作中の温度変化（いわゆる、ＰＶＴ（Process Voltage Temperature）変動）などによって、変動する。遅延素子の遅延量が変動すると、ＴＤＣ回路における測定精度に影響が及ぶ。そこで、測距装置において、距離測定動作を行わないタイミングで、ＴＤＣ回路にキャリブレーション信号を入力して、ＴＤＣ回路の各遅延素子が持つ遅延量を推定する、キャリブレーション動作が行われる。
　特許文献１には、ＰＶＴ変動に対して正常に動作するように、遅延素子の遅延時間のバラツキを校正する手法が開示されている。特許文献１に記載の手法は、遅延素子に係るバイアスの電流量を調整しながら、目標とする遅延時間になるようにする手法である。
特開２０１２－１１４７１６号公報
　ところで、測距装置においてキャリブレーション動作を行う場合、距離測定動作が行えないために、キャリブレーション動作は極力短時間で完了することが望まれる。このため、キャリブレーション動作では、測定動作時よりも非常に多いパルス（キャリブレーション信号）を短時間にＴＤＣ回路に入力する必要がある。短時間にパルスを連続でＴＤＣ回路に入力すると、回路の電源電圧値が所定電圧値よりも低くなる電圧降下が測定動作時よりも大きくなる。つまり、キャリブレーション動作時と、測定動作時とで、回路の電圧降下が異なる。この電圧降下の違いが、キャリブレーション動作時と、測定動作時とにおける、遅延素子の遅延量を異ならせる原因となる。この結果、キャリブレーション動作で遅延素子の遅延量を推定したとしても、適正な距離測定ができないおそれがある。
　そこで、本発明の目的の一例は、キャリブレーション動作時のＴＤＣ回路の電源電圧の電圧降下量の変動による影響を軽減しつつ、対象物までの距離測定動作時における測定精度を向上させることができる、ＴＤＣ装置、測距装置および、補正方法を提供することにある。
（１）上記目的を達成するため、本発明の一側面におけるＴＤＣ装置は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路と、複数の記憶素子の出力の切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出するエッジ検出部と、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルにおける検出段に対応する遅延量に補正遅延量を加減算することで、遅延量を補正した計測信号の遅延時間を出力する遅延量補正部と、を備える、ことを特徴とする。
　このＴＤＣ装置は、キャリブレーション動作時のＴＤＣ回路の電源電圧の電圧降下量の変動による影響を軽減しつつ対象物までの距離測定動作時における測定精度を向上させることができる。
（２）上記（１）のＴＤＣ装置は、ＴＤＣ回路の遅延回路に計測クロックとは周期が異なるキャリブレーション信号を入力して、キャリブレーション信号の立ち上がりエッジを検出した遅延素子の各検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルを生成する遅延変換テーブル生成部を、更に備えてもよい。
　この場合、キャリブレーション時に遅延変換テーブルを生成することができる。
（３）上記（２）のＴＤＣ装置は、遅延変換テーブル生成部の遅延量が、複数段の遅延素子の初段から各検出段までの遅延素子の累積の遅延量であってもよい。
　この場合、複数段の遅延素子の初段から各検出段までの遅延素子の累積の遅延量を遅延変換テーブルから取得できる。
（４）上記（３）のＴＤＣ装置の遅延量補正部は、
　ｉ段目の遅延素子でキャリブレーション信号の立ち上がりが検出された検出数をｈｉ、最大段数をＸｍａｘ、予め決められた補正段数をＸＣ、各段の遅延素子でキャリブレーション信号の立ち上がりが検出される検出総数をＮで表す場合において、以下の式
Figure JPOXMLDOC01-appb-M000002
 　で、算出される補正遅延量ｔｃｉをｉ段の遅延素子に対応する累積遅延量ｔｉに加算することで、遅延量を補正してもよい。
　この場合、補正遅延量を算出できる。
（５）また、本発明の一側面における測距装置は、上記（１）から上記（４）のいずれか一つのＴＤＣ装置と、計測クロックと同期して測定光を照射する投光部と、物体で反射された測定光の反射光を受光し、反射光に係る計測信号をＴＤＣ装置へ出力する受光部と、ＴＤＣ装置において遅延量を補正した後の測定光と反射光との時間差から、物体までの距離を演算する、距離演算部と、を備える、ことを特徴とする。
　測距装置は、距離測定動作時における測定精度を向上させることができる。
（６）上記（５）に記載の測距装置は、投光部から照射された測定光を所定方向に偏向させる光偏向部、および、測定光を所定の方向に走査させる光走査部、の少なくとも一方を備えてもよい。
　この場合、測定光を所定方向に偏向させたり、測定光を所定の方向へ走査させたりできる。
（７）また、本発明の一側面における補正方法は、計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路、を備えたＴＤＣ装置での補正方法であって、複数の記憶素子の出力が切り替わりに基づいて、計測信号の少なくとも立ち上がりエッジを検出した遅延素子の検出段を検出し、遅延素子の検出段と、複数の遅延素子の遅延量に関する遅延変換テーブルにおける検出段に対応する遅延量に補正遅延量を加減算することで、遅延量を補正した計測信号の遅延時間を出力する、ことを特徴とする。
　これによると、キャリブレーション動作時の電圧降下量の変動による影響を軽減しつつ対象物までの距離測定動作時における測定精度を向上させることができる。
　本発明によれば、例えばキャリブレーション動作時の電圧降下量の変動による影響を軽減しつつ対象物までの距離測定動作時における測定精度を向上させることができる。
図１は、実施形態に係る測距装置の構成を示すブロック図である。 図２は、ＴＤＣ回路を示す図である。 図３は、図２のＴＤＣ回路の動作波形を示す図である。 図４は、ＴＤＣ回路に入力される計測信号および計測クロックの波形を示す図である。 図５は、キャリブレーション信号と、計測クロックとの波形を示す図である。 図６は、キャリブレーション信号の立ち上がりを検出した結果を示すヒストグラムである。 図７は、累積ヒストグラムを示す図である。 図８は、遅延変換テーブルを示す図である。 図９は、補正前後の遅延量を示す図である。 図１０は、ＴＤＣ装置の動作の効果を示す特性図である。 図１１は、ＴＤＣ装置の動作を示すフロー図である。
　図１は、本実施形態に係る測距装置の構成を示すブロック図である。
　本実施形態に係る測距装置１００は、測定光を照射し、その測定光が物体によって反射された反射光を受光し、反射光を受光したタイミングに基づいて物体までの距離を算出する装置である。測距装置１００は、ＴＤＣ装置１０１と、距離演算部１０２と、投光部１０３と、受光部１０４と、光偏向部１０５と、光走査部１０６と、電源部１０７とを備えている。
　投光部１０３は、例えば、不図示の光源と光源駆動部とを備える。光源は、例えば半導体レーザまたはＬＥＤなどである。光源駆動部は、光源の発光を駆動する回路である。投光部１０３は、後述の光偏向部１０５の反射部に向けて測定光を照射する。測定光は、例えば数ナノ秒～数十ナノ秒などのパルス幅を有するパルス光である。
　光偏向部１０５は、ミラー等の反射部を配置し、反射部に入射する投光部１０３からの測定光を所定の方向へ偏向させる。光走査部１０６は、光偏向部１０５が偏向させた測定光を例えば、水平方向または垂直方向の所定の方向に走査する。なお、測距装置１００は、光偏向部１０５または光走査部１０６のいずれか一方のみを備えるように構成されていてもよい。
　受光部１０４は、例えば、アバランシェフォトダイオード等の受光素子を備え、物体で反射された測定光の反射光を受光し、受光した反射光の光強度を電気信号に変換する。受光部１０４は反射光を受光すると、反射光に係る電気信号（以下、計測信号と言う）を、ＴＤＣ装置１０１へ出力する。
　ＴＤＣ装置１０１は、投光部１０３が測定光を照射した時刻から、受光部１０４が反射光を受光した時刻までの、測定光と反射光との時間差を計測する装置である。ＴＤＣ装置１０１については、後に詳述する。
　距離演算部１０２は、ＴＤＣ装置１０１によって計測された、測定光と反射光との時間差から、物体までの距離を演算する。距離演算部１０２は、例えば、ＣＰＵがプログラムを実行することによって実現される。測定光と反射光との時間差に基づき距離を算出する方式をＴＯＦ（Time Of Flight）方式といい、以下の数式により、物体までの距離ｄが算出される。ここで、Ｃは光速、ΔＴは測定光と反射光との時間差である。
　ｄ＝（１／２）×Ｃ×ΔＴ
　電源部１０７は、測距装置１００が備えるＴＤＣ装置１０１、距離演算部１０２、投光部１０３、受光部１０４、光偏向部１０５、および、光走査部１０６が動作する電力を供給するのに、それぞれに所定の電源電圧を出力する。なお、電源部１０７は、測距装置１００の外部から電力が供給される入力端子を備えていてもよい。
　ＴＤＣ装置１０１は、測定光と反射光との時間差を、測定光に対応する計測開始信号が入力された時刻から、反射光に対応する計測信号が検出されるまでの時刻までの遅延時間として計測する。以下に、ＴＤＣ装置１０１について説明する。
　本実施形態のＴＤＣ装置１０１は、ＴＤＣ回路１と、エッジ検出部２と、遅延変換テーブル生成部３と、遅延量補正部４とを備えている。これらは、専用のハードウェアにより構成されてもよいし、ソフトウェアにより実現可能な構成要素については、ＣＰＵがプログラムを実行することによって実現されてもよい。
　図２は、ＴＤＣ回路１を示す図である。図２に示すＴＤＣ１は、所謂バーニア型ＴＤＣ回路である。ＴＤＣ回路１は、第１の遅延回路１１と、第２の遅延回路１２と、フリップフロップ列１３と、同期化回路１４と、からなる。なお、ＴＤＣ回路１は、第２の遅延回路１２を備えない、フラッシュ型ＴＤＣ回路であってもよい。フリップフロップ列１３は、高速に動作可能な記憶素子の一例である。
　第１の遅延回路１１において、計測信号が入力端子Ｖｒｅｆに入力される。計測信号は、投光部１０３から照射された光が物体によって反射されて、受光部１０４が受光した反射光の信号である。第１の遅延回路１１は、ｎ段（ｎは１以上の整数）の遅延素子１１ｎ、からなる。各遅延素子１１ｎが持つ遅延量（遅延時間とも言う）はτｓに設定されている。各遅延素子１１ｎの出力ノードは、Ｓ１、Ｓ２、Ｓ３・・Ｓｎで表す。
　第２の遅延回路１２において、計測クロックが入力端子Ｖｃｋに入力される。計測クロックは、測定光と反射光との時間差を検出するためのクロックである。前記の投光部１０３は、計測クロックの立ち上がりのタイミングで、測定光を照射する。第２の遅延回路１２は、第１の遅延回路１１と同様、ｎ段の遅延素子１２ｎからなる。各遅延素子１２ｎの遅延量はτｃ（＜τｓ）に設定されている。各遅延素子１２ｎの出力ノードは、Ｃ１、Ｃ２、Ｃ３・・Ｃｎで表す。
　遅延素子１１１と遅延素子１２１との組、遅延素子１１２と遅延素子１２２との組というように、遅延素子１１ｎと遅延素子１２ｎとの組ごとに、各組の出力端子は後述のフリップフロップに接続されている。以下では、遅延素子１１１と遅延素子１２１とは１段目の遅延素子、遅延素子１１２と遅延素子１２２とは２段目の遅延素子というように、遅延素子１１ｎと遅延素子１２ｎとはｎ段目の遅延素子と言う。
　フリップフロップ列１３は、ｎ個のＤ－フリップフロップ（以下、Ｄ－ＦＦと言う）１３ｎ（ｎは１以上の整数）を備えている。本実施形態では、Ｄ－ＦＦ１３１は、１段目の遅延素子に対応し、Ｄ－ＦＦ１３ｎは、ｎ段目の遅延素子に対応するものとする。詳しくは、Ｄ－ＦＦ１３ｎのＤ端子は、遅延素子１１ｎの出力ノードＳｎが接続され、ＣＫ端子は遅延素子１２ｎの出力ノードＣｎが接続されている。また、Ｄ－ＦＦ１３ｎのＱ端子は同期化回路１４に接続されている。各Ｄ－ＦＦ１３ｎの出力ノードは、Ｄ１、Ｄ２、Ｄ３・・Ｄｎで表す。
　同期化回路１４は、Ｄ－ＦＦ１３１～１３ｎの出力値を計測クロックに同期させて出力する回路である。
　図３は、図２のＴＤＣ回路１の動作波形を示す図である。この例では、入力端子Ｖｒｅｆからの計測信号が、Ｌレベル（以下、Ｌと言う）からＨレベル（以下、Ｈと言う）へ変化する立ち上がりに対して、入力端子Ｖｃｋからの計測クロックが時間差Δｔだけ遅れてＬからＨに立ち上がっている場合の例である。この図３に示す例では、Ｄ－ＦＦ１３１～１３４の出力ノードＤ１～Ｄ４におけるデータとして、「Ｈ、Ｈ、Ｌ、Ｌ」が得られる。
　エッジ検出部２は、ＴＤＣ回路１に計測信号および計測クロックが入力されたときに、同期化回路１４からの出力値に基づいて、計測信号の立ち上がり、または、立ち下がりを検出する。ここで、本実施形態において、図２のＴＤＣ回路１は、１２段の遅延素子（つまりｎ＝１２）と１２段のＤ－ＦＦ１３１～１３１２とで構成されているものとする。この場合において、図３で説明したように、Ｄ－ＦＦ１３１～１３１２の出力ノードＤ１～Ｄ１２におけるデータとして、「Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｌ、Ｌ」が得られるように、図４のような計測信号および計測クロックが入力されるものとする。
　図４は、ＴＤＣ回路１に入力される計測信号および計測クロックの波形を示す図である。エッジ検出部２は、信号のＨと、Ｌとの変化により、計測信号の立ち上がりを検出する。エッジ検出部２がこの立ち上がりを検出することで、ＴＤＣ装置１０１では、計測信号が立ち上がってから計測クロックＡが立ち上がるまでに、Ｈを検出した遅延素子の段数が分かる。つまり、計測信号が立ち上がってから、計測クロックＡが立ち上がるまでの時間間隔が分かる。時間間隔は、各遅延素子の遅延量（τｓ－τｃ）（時間分解能ともいう）と、遅延素子の段数との積で求められる。これにより、ＴＤＣ装置１０１では、計測クロックＡより一つ前の計測クロックＢの立ち上がり（または立ち下がり）から、計測信号の立ち上がり（または立ち下がり）までの時間間隔が分かる。
　遅延変換テーブル生成部３は、遅延変換テーブルを生成する。各遅延素子が持つ遅延量（τｓ－τｃ）は、製造工程のバラつきの影響を受けて変動する。遅延変換テーブルは、変動する（τｓ－τｃ）に基づく遅延量をキャリブレーションするためのテーブルである。より詳しくは、遅延変換テーブルは、後述するキャリブレーション信号をＴＤＣ回路１へ入力した際、そのキャリブレーション信号の立ち上がり（または立ち下がり）エッジを検出した遅延素子の各検出段と、その検出段までの遅延素子の累積遅延量との関係を示すテーブルである。以下では、遅延変換テーブルを生成する動作を、キャリブレーション動作と言う。遅延変換テーブル生成部３は、測距装置１００が距離測定動作を行っていないタイミング、つまり、計測信号がＴＤＣ回路１に入力されないタイミングで、キャリブレーション動作を行う。
　図５は、キャリブレーション信号と、計測クロックとの波形を示す図である。キャリブレーション動作では、遅延変換テーブル生成部３は、不図示のクロック発生回路からキャリブレーション信号を入力端子Ｖｒｅｆ（図２参照）に入力する。入力端子Ｖｃｋには計測クロックが入力される。キャリブレーション信号は、その周期が、計測クロックの周期と僅差であって、計測クロックとは同期しない信号である。そして、キャリブレーション信号の周期は可変となっていて、キャリブレーション信号の周期と計測クロックの周期との差は、ＴＤＣ回路１の時間分解能である（τｓ－τｃ）とずれが生じることが好ましい。例えば、ＴＤＣ回路１の時間分解能が１０［ｐｓ］である場合において、計測クロックの周期を４［ｎｓ］としたときのキャリブレーション信号の周期は、４［ｎｓ］より大きく４．０１６［ｎｓ］より小さい範囲で設定することが好ましい。
　遅延変換テーブル生成部３は、キャリブレーション信号を入力すると、図５で示すように、ＴＤＣ回路１における遅延素子の段数（図５では１２段）毎に、検出されたキャリブレーション信号の立ち上がり数、および、立ち下がり数を測定する。
　図６は、キャリブレーション信号の立ち上がりを検出した結果を示すヒストグラムである。遅延変換テーブル生成部３は、キャリブレーション信号の立ち上がりを検出した結果を示すヒストグラムを生成する。図６では、各段の遅延素子でキャリブレーション信号の立ち上がりが検出される総数（以下、検出総数と言う）が「３６」となるように、キャリブレーション信号を入力した結果を示す図である。この図では、１段目の遅延素子でキャリブレーション信号の立ち上がりが検出された数（以下、検出数と言う）は「７」である。８段目の検出数は「０」である。これは、各段の遅延素子が持つ遅延量を表している。例えば計測クロックの周期を４［ｎｓ］とすると、検出総数「３６」が、その計測クロックの周期４［ｎｓ］に相当する。このため、１段目の遅延素子が持つ遅延量は、７／３６×４［ｎｓ］となる。
　次に、遅延変換テーブル生成部３は、各段までの遅延素子の累積遅延量を推定するために、図６に示すヒストグラムから累積ヒストグラムを生成する。図７は、累積ヒストグラムを示す図である。この図７の累積ヒストグラムは、図６のヒストグラムにおいて、最後段の８段目の検出数を７段目の検出数に加算し、加算された７段目の検出数を６段目の検出数に加算し、という演算を、最後段の遅延素子から順に１段目の遅延素子まで行うことで、生成される。なお、前記演算により得られる結果を累積検出数（図７の縦軸）と言う。
　最後段の遅延素子から順に１段目の遅延素子まで累積処理を行う理由としては、以下の通りである。図６で表される１段目の遅延素子が持つ遅延量、７／３６×４［ｎｓ］は、図４において、１段目の遅延素子で計測信号が立ち上がってから、計測クロックＡが立ち上がるまでの遅延量である。距離測定演算において必要となるのは、図４における計測クロックＡの一つ前の計測クロックＢから１段目の遅延素子で計測信号が立ち上がるまでの遅延量である。計測クロックＢからの遅延量は、計測信号の立ち上がりを検出した遅延素子から最後段までの遅延素子の累積遅延量である。
　そこで、最後段の遅延素子から順に１段目の遅延素子まで、遅延量を累積する累積処理を行う。これにより、計測クロックＢから、計測信号の立ち上がりまでの時間間隔を算出できる。この時間間隔は、計測信号の立ち上がりを検出した遅延素子の段までの累積遅延量で算出でき、（累積検出数）／（検出総数）×（計測クロックの周期）で算出できる。例えば計測クロックの周期を４［ｎｓ］とし、１段目の遅延素子で計測信号の立ち上がりを検出した場合、図４における計測クロックＡの一つ前の計測クロックＢから１段目までの遅延素子の累積遅延量は、３６／３６×４［ｎｓ］＝４［ｎｓ］となる。
　図８は、遅延変換テーブルを示す図である。遅延変換テーブル生成部３は、図７に示す累積ヒストグラムの縦軸の累積検出数を、遅延量に変換したテーブルを生成する。このテーブルを、遅延変換テーブルという。図８では、計測クロックの周期を４［ｎｓ］とした場合の遅延変換テーブルを示す。測距装置１００が距離測定動作を行う際、この遅延変換テーブルから得られる遅延素子の段に対応する遅延量を、遅延量（τｓ－τｃ）×検出段数に代えて用いることで、図４で説明した、計測信号と、計測クロックＢとの時間間隔を求めることができる。
　遅延変換テーブル生成部３は、図８に示す遅延変換テーブルを、キャリブレーション信号の立ち上がり、および、立ち下がりそれぞれについて生成する。
　遅延量補正部４は、遅延変換テーブル生成部３が生成した遅延変換テーブルを補正する。上記した通り、キャリブレーション動作時におけるＴＤＣ回路１の電源電圧の電圧降下は、測定動作時のときよりも大きい。電圧降下が大きいと、各段の遅延素子が持つ遅延量は所定の電源電圧時よりも大きくなり、計測クロックの周期長に相当する段数位置、すなわち、遅延変換テーブルが持つ最大段数は小さくなる。最大段数とは、キャリブレーション信号を検出することができた遅延素子の最後段の段数である。そこで、遅延量補正部４は、遅延変換テーブルが持つ最大段数を大きくする補正を行う。
　図９は、補正前後の遅延量を示す図である。具体的には、遅延量補正部４は、図９に示すように、キャリブレーション動作で生成した遅延変換テーブルにおける最大段数Ｘｍａｘに、予め決められた補正段数ＸＣを加算して、補正する遅延量を決定する。ＸＣは、例えば、予め実際に計測動作を実施し、物体の反射光からエッジが検出された最大段数から決定する。この場合の計測動作では、検出段数が順々に変化するように、測定光を反射させる物体の位置を操作する。遅延量補正部４は、最大段数Ｘｍａｘに補正段数ＸＣを加算した遅延量を生成するために、ｉ段の遅延素子に対応する累積遅延量ｔｉに、補正遅延量ｔｃｉを加算する。補正遅延量ｔｃｉは以下の式で導出される。
Figure JPOXMLDOC01-appb-M000003
　ここで、ｈｉは、ｉ段目の遅延素子でキャリブレーション信号の立ち上がり（または立ち下がり）が検出された検出数（図６のヒストグラム値）、Ｘｍａｘは、補正前の遅延変換テーブルにおける最大段数、ＸＣは、予め決められた補正段数である。また、Ｎは、キャリブレーション信号の検出総数であり、ＴＤＣ回路１に入力するキャリブレーション信号に応じて適宜変更される。
　遅延量補正部４は、遅延変換テーブルの遅延量の補正を、遅延変換テーブルを生成する都度行ってもよいし、所定の条件下で行ってもよい。例えば、遅延量補正部４は、最初のキャリブレーション動作で生成した遅延変換テーブルにおける最大段数を保持する。遅延量補正部４は、２回目に行ったキャリブレーション動作で生成した遅延変換テーブルにおける最大段数と、保持した最大段数とを比較する。比較した２つの最大段数の差が所定値を超えている場合、遅延量補正部４は、２回目に行ったキャリブレーション動作で生成した遅延変換テーブルを補正する。遅延量補正部４は、補正後の遅延変換テーブルにおける最大段数を保持し、次に行うキャリブレーション動作で生成する遅延変換テーブルにおける最大段数と比較する。比較した２つの最大段数の差が所定値を超えている場合、遅延量補正部４は、３回目に行ったキャリブレーション動作で生成した遅延変換テーブルを補正する。一方、２回目に行ったキャリブレーション動作で生成した遅延変換テーブルを補正しない場合は、遅延量補正部４は、最初に行ったキャリブレーションで生成した遅延変換テーブルにおける最大段数と、３回目に行ったキャリブレーション動作で生成した遅延変換テーブルにおける最大段数と比較する。以下、この動作を繰り返す。
　ＴＤＣ装置１０１は、いわば補正後の遅延変換テーブルを用いて、測定光と反射光との時間差を測定する。例えば、計測信号の立ち上がりを検出した段数が、「４」である場合には、図８のテーブルから、ＴＤＣ装置１０１は、段数「４」に対応する累積遅延量を取得し、計測クロックＢ（図４参照）からの時間間隔を取得する。そして、ＴＤＣ装置１０１は、測定光を照射してから、計測クロックＢまでの計測クロックのクロック数と、取得した時間間隔とから、測定光と反射光との時間差を算出する。そして、距離演算部１０２は、ＴＤＣ装置１０１が測定した時間差と、光速とに基づいて、物体までの距離を求める演算を行う。
　このように、キャリブレーション動作時の電源電圧の電圧降下が原因で、最大段数が小さくなった遅延変換テーブルが生成された場合であっても、その遅延変換テーブルにおける最大段数を補正することで、電圧降下による影響を回避することができる。そして、補正後の遅延変換テーブルを用いることで、距離測定動作時における測定精度を向上させることができる。
　図１０は、ＴＤＣ装置１０１の動作の効果を示す特性図である。横軸に受光信号遅延時間をとり、受光信号を５ｐｓｅｃずつ遅らせた場合の測定距離の誤差を図示したものである。破線が補正前の場合であり、遅延素子の検出段が大きくなる２０００ｐｓｅｃの前後に距離誤差が大きく変動していることがわかる。一方で、本実施形態の補正が在る場合には実線となり、距離誤差の変動が軽減されたことがわかる。
　なお、遅延量補正部４は、遅延素子の検出段に対応する遅延量の補正を、検出段までの遅延素子の累積遅延量ではなく、それぞれの検出段で特定される遅延量の誤差に基づいて補正するようにしてもよい。また、検出段に対応する遅延量に補正遅延量を加算する場合だけでなく、補正遅延量を減算することで遅延量の補正をしてもよい。条件によっては、測定動作時におけるＴＤＣ回路１の電源電圧の電圧降下が、キャリブレーション動作時のときよりも大きい場合があり得るからである。
　なお、ＴＤＣ装置１０１と、距離演算部１０２との間に、検出エコー管理部が設けられてもよい。検出される計測信号（エコー）の立ち上がりエッジと立ち下がりエッジとは、エコーの幅（パルス長）により異なるタイミングで検出される。次の処理を円滑に行うために、検出エコー管理部で両エッジのタイミングを調整し、揃って距離演算部１０２に渡す。また、必ずエッジは立ち上がり・立ち下がりの順になる。このため、この検出エコー管理部では立ち下がりエッジが検出されるまで、立ち上がりエッジのカウントを保持し、両エッジが揃ったタイミングでそれぞれのカウントを後段の距離演算部１０２に渡す。エッジの順が逆転している場合は、検出エラーとして、エコーを除去する。
　次に、ＴＤＣ装置１０１の動作について説明する。図１１は、ＴＤＣ装置１０１の動作を示すフロー図である。なお、本実施形態では、ＴＤＣ装置１０１を動作させることによって、補正方法が実施される。よって、本実施形態における補正方法の説明は、以下のＴＤＣ装置１０１の動作説明に代える。
　ＴＤＣ装置１０１は、測距装置１００が距離測定動作を行っていないタイミングで、キャリブレーション動作を行う。まず、ＴＤＣ装置１０１は、キャリブレーション信号をＴＤＣ回路１の入力端子Ｖｒｅｆに入力する（Ｓ１）。次に、遅延変換テーブル生成部３は、図６のヒストグラムを生成し（Ｓ２）、そのヒストグラムから、図７に示す累積ヒストグラムを生成する（Ｓ３）。その後、遅延変換テーブル生成部３は、図８に示す遅延変換テーブルを生成する（Ｓ４）。
　そして、遅延量補正部４は、遅延変換テーブルにおける遅延素子の最大段数に予め決められた段数を加算することで、遅延量を補正する（Ｓ５）。具体的な補正方法は、図９で説明した通りである。
１　　　　ＴＤＣ回路
２　　　　エッジ検出部
３　　　　遅延変換テーブル生成部
４　　　　遅延量補正部
１１　　　第１の遅延回路
１２　　　第２の遅延回路
１３　　　フリップフロップ列
１４　　　同期化回路
３６　　　検出総数
１００　　測距装置
１０１　　ＴＤＣ装置
１０２　　距離演算部
１０３　　投光部
１０４　　受光部
１０５　　光偏向部
１０６　　光走査部
１０７　　電源部

 

Claims (7)

  1. 　計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、前記複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して前記複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路と、
    　前記複数の記憶素子の出力の切り替わりに基づいて、前記計測信号の少なくとも立ち上がりエッジを検出した前記遅延素子の検出段を検出するエッジ検出部と、
    　前記遅延素子の検出段と、前記複数の遅延素子の遅延量に関する遅延変換テーブルにおける前記検出段に対応する前記遅延量に補正遅延量を加減算することで、前記遅延量を補正した前記計測信号の遅延時間を出力する遅延量補正部と、
    　を備える、ＴＤＣ装置。
  2. 　前記ＴＤＣ回路の前記遅延回路に前記計測クロックとは周期が異なるキャリブレーション信号を入力して、前記キャリブレーション信号の立ち上がりエッジを検出した前記遅延素子の各検出段と、前記複数の遅延素子の遅延量に関する前記遅延変換テーブルを生成する遅延変換テーブル生成部を、更に備える、
    　請求項１に記載のＴＤＣ装置。
  3. 　前記遅延変換テーブル生成部の前記遅延量が、前記複数段の遅延素子の初段から前記各検出段までの前記遅延素子の累積の遅延量である、
    　請求項２に記載のＴＤＣ装置。
  4. 　前記遅延量補正部は、
    　ｉ段目の遅延素子でキャリブレーション信号の立ち上がりが検出された検出数をｈｉ、前記遅延変換テーブルにおける前記遅延素子の最大段数をＸｍａｘ、予め決められた補正段数をＸＣ、各段の遅延素子でキャリブレーション信号の立ち上がりが検出される検出総数をＮで表す場合において、以下の式
    Figure JPOXMLDOC01-appb-M000001
     　で、算出される補正遅延量ｔｃｉをｉ段の遅延素子に対応する累積遅延量ｔｉに加算することで、前記遅延量を補正する、
    　請求項３に記載のＴＤＣ装置。
  5. 　請求項１から請求項４のいずれか一つに記載のＴＤＣ装置と、
    　前記計測クロックと同期して測定光を照射する投光部と、
    　物体で反射された前記測定光の反射光を受光し、前記反射光に係る計測信号を前記ＴＤＣ装置へ出力する受光部と、
    　前記ＴＤＣ装置において遅延量を補正した後の測定光と反射光との時間差から、物体までの距離を演算する、距離演算部と、
    を備える、測距装置。
  6. 　前記投光部から照射された測定光を所定方向に偏向させる光偏向部、および、前記測定光を所定の方向に走査させる光走査部、の少なくとも一方を備える、
    　請求項５に記載の測距装置。
  7. 　計測信号を順次遅延させる複数段の遅延素子を含む遅延回路と、前記複数段の遅延素子に対応して設けられ、入力される計測クロックに応答して前記複数段の遅延素子の出力を保持する複数の記憶素子と、を有するＴＤＣ回路、を備えたＴＤＣ装置での補正方法であって、
    　前記複数の記憶素子の出力の切り替わりに基づいて、前記計測信号の少なくとも立ち上がりエッジを検出した前記遅延素子の検出段を検出し、
    　前記遅延素子の検出段と、前記複数の遅延素子の遅延量に関する遅延変換テーブルにおける前記検出段に対応する前記遅延量に補正遅延量を加減算することで、前記遅延量を補正した前記計測信号の遅延時間を出力する、
    　補正方法。

     
PCT/JP2022/019893 2021-05-17 2022-05-11 Ｔｄｃ装置、測距装置および補正方法 WO2022244657A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112022002709.6T DE112022002709T5 (de) 2021-05-17 2022-05-11 Tdc-vorrichtung, distanz-messvorrichtung und korrekturverfahren
CN202280035654.0A CN117321452A (zh) 2021-05-17 2022-05-11 Tdc装置、测距装置以及校正方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021083390A JP2022176788A (ja) 2021-05-17 2021-05-17 Ｔｄｃ装置、測距装置および補正方法
JP2021-083390 2021-05-17

Publications (1)

Publication Number Publication Date
WO2022244657A1 true WO2022244657A1 (ja) 2022-11-24

Family

ID=84140606

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/019893 WO2022244657A1 (ja) 2021-05-17 2022-05-11 Ｔｄｃ装置、測距装置および補正方法

Country Status (4)

Country Link
JP (1) JP2022176788A (ja)
CN (1) CN117321452A (ja)
DE (1) DE112022002709T5 (ja)
WO (1) WO2022244657A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100141316A1 (en) * 2008-12-04 2010-06-10 Stmicroelectronics S.R.I. Method of improving noise characteristics of an adpll and a relative adpll
JP2019027843A (ja) * 2017-07-27 2019-02-21 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP2019049430A (ja) * 2017-09-08 2019-03-28 オムロン株式会社 センサ装置および測定方法
JP2019161442A (ja) * 2018-03-13 2019-09-19 株式会社東芝 Ｔｄｃ回路及びｐｌｌ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100141316A1 (en) * 2008-12-04 2010-06-10 Stmicroelectronics S.R.I. Method of improving noise characteristics of an adpll and a relative adpll
JP2019027843A (ja) * 2017-07-27 2019-02-21 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
JP2019049430A (ja) * 2017-09-08 2019-03-28 オムロン株式会社 センサ装置および測定方法
JP2019161442A (ja) * 2018-03-13 2019-09-19 株式会社東芝 Ｔｄｃ回路及びｐｌｌ回路

Also Published As

Publication number Publication date
JP2022176788A (ja) 2022-11-30
DE112022002709T5 (de) 2024-04-04
CN117321452A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
US9866208B2 (en) Precision measurements and calibrations for timing generators
US10473769B2 (en) Distance measuring apparatus and distance image photographing apparatus
US20190178995A1 (en) Ranging device and method thereof
US9995928B2 (en) Optical signal generation in a SPAD array based on generation of a target phase value dependent upon an ambient count rate
US9927516B2 (en) Distance measuring apparatus and distance measuring method
CN110456370B (zh) 飞行时间传感系统及其测距方法
US20220029633A1 (en) Analogue-to-digital converter
CN107843903B (zh) 一种多阀值tdc高精度激光脉冲测距方法
CN111458695B (zh) 一种高速激光脉冲采样检测电路、系统及方法
EP3860311B1 (en) Laser driver pulse shaping control
CN107272010B (zh) 距离传感器及其距离测量方法、3d图像传感器
CN112114322A (zh) 飞时测距装置及飞时测距方法
CN111033307B (zh) 传感器装置以及测定方法
WO2022244657A1 (ja) Ｔｄｃ装置、測距装置および補正方法
CN115480234A (zh) 电压校准方法、电路、激光雷达系统及存储介质
US11444432B2 (en) Laser driver pulse shaping control
US20240183953A1 (en) Tdc apparatus, distance measuring apparatus and correction method
WO2022244656A1 (ja) Ｔｄｃ装置、測距装置および測距方法
WO2021149506A1 (ja) 時間計測装置、時間計測方法及び測距装置
WO2022264504A1 (ja) 測距装置、測距方法及び測距センサ
JP2024072082A (ja) Ｔｄｃ装置、測距装置および補正方法
JP2010243444A (ja) 距離計用受光装置および距離計
JP2790590B2 (ja) 距離測定装置
CN114124078A (zh) 一种驱动电路和驱动方法
JP2021197284A (ja) 光源駆動装置、光源装置および測距装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22804570

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18561025

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280035654.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022002709

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22804570

Country of ref document: EP

Kind code of ref document: A1