JP2022144301A - 固体撮像装置 - Google Patents

Abstract

【課題】画素位置によって出力信号特性が異なるのを抑制しながら、出力信号の高速読み出しに対応する固体撮像装置を提供する。【解決手段】実施形態の固体撮像装置は、複数の画素が配列された画素部と、画素部からの出力信号を搬送する共通信号ラインと、共通信号ラインにより搬送された出力信号を増幅する出力回路とを備える。画素部は複数の画素群に分割され、複数の画素群に対応して共通信号ラインが複数の分割ラインに分割され、複数の分割ラインにより搬送された出力信号が出力回路に入力される。【選択図】図１

Description

本発明の実施形態は、固体撮像装置に関する。

従来、フォトダイオード等の受光素子を備える複数の画素を配列した固体撮像装置が製品化されている。固体撮像装置は、受光素子により光電変換を行って信号電荷を生成し、信号電荷に応じた出力信号を画素から出力する。画素からの出力信号は、例えば信号ラインを経由して出力回路へ伝送される。出力回路は、伝送された出力信号を増幅して、固体撮像装置の外部へ出力する。

こうした固体撮像装置の中でも、複数の画素を一方向に配置したリニアイメージセンサが知られている。リニアイメージセンサは、複数の画素が２次元状に配置されたイメージセンサと比べて、短辺に対する長辺の比率が大きい。リニアイメージセンサは、例えば複写機、ファクシミリ、イメージスキャナに使用されている。

短辺に対する長辺の比率が大きい固体撮像装置は、各々の画素の配置によって、出力信号が出力回路に到達するまでの信号ラインの長さが異なる。信号ラインの長さが異なると、信号ラインの配線抵抗および寄生容量が異なり、画素およびソースフォロアのリニアリティ特性が変化する。これにより、画素の輝度などの出力信号特性が、画素の配置に応じて相違することがある。

特に、固体撮像装置の撮像レートを向上するために、より高い動作クロックを採用する場合、信号ラインの配線抵抗および寄生容量による出力信号への影響が増して、無視し得ないものとなる。

特開２００６－１４８５０９号公報

そこで、実施形態は、画素位置によって出力信号特性が異なるのを抑制しながら、出力信号の高速読み出しに対応する固体撮像装置を提供することを目的とする。

実施形態の固体撮像装置は、入射光を光電変換して信号電荷を発生し、発生した信号電荷の量に応じた出力信号を出力する複数の画素の一方向の配列である画素列を有する画素部と、前記画素部からの前記出力信号を搬送する、前記一方向に延びた共通信号ラインと、前記共通信号ラインにより搬送された前記出力信号を増幅する出力回路と、を備える。前記画素部は、前記一方向において、複数の画素群に分割され、前記共通信号ラインは、前記一方向において、前記複数の画素群に対応する複数の分割ラインに分割されており、前記出力回路に、前記複数の分割ラインにより搬送された出力信号が入力される。

第１の実施形態に係る固体撮像装置の構成を示す図である。 第１の実施形態に係る画素の構成の一例を示す回路図である。 第２の実施形態に係る固体撮像装置の構成を示す図である。 第２の実施形態において、図３のＡ－Ｂ線上の配線を同一平面上に構成した例を示す断面図である。 第２の実施形態において、図３のＡ－Ｂ線上の配線を積層して構成した例を示す断面図である。 第１および第２の実施形態に係る、２分割および３分割した共通信号ラインの配線抵抗および寄生容量による遅延時間を、分割していない共通信号ラインの配線抵抗および寄生容量による遅延時間と対比して示す棒グラフである。 第２の実施形態の変形例に係る固体撮像装置の構成を示す図である。 第３の実施形態に係る固体撮像装置の構成を示す図である。 比較例に係る固体撮像装置の構成を示す図である。

以下、図面を参照して実施形態を説明する。
（第１の実施形態）
（構成）

図１は、第１の実施形態に係る固体撮像装置１の構成を示す図である。

固体撮像装置１は、短辺に対する長辺の比率が大きいイメージセンサとして構成されている。固体撮像装置１が適用されるイメージセンサの一例は、リニアイメージセンサである。以下、実施形態では、複数色の画像を取得するカラーのリニアイメージセンサを例に挙げて説明する。ただし、これに限定されず、モノクロのリニアイメージセンサに本実施形態の構成を適用しても構わない。

固体撮像装置１は、画素部２と、共通信号ライン３と、出力回路４と、画素駆動回路５と、読出ライン６と、引込ライン７と、を備えている。固体撮像装置１は、例えば、１チップの半導体基板上に各回路が形成された構成となっている。

画素部２は、複数の画素２１を備えている。画素２１は、入射光を光電変換して信号電荷を発生し、発生した信号電荷の量に応じた出力信号を出力する。カラーのリニアイメージセンサとして構成された本実施形態の固体撮像装置１における画素部２は、複数色の画素２１を有し、具体的には、複数の青（Ｂ）色の画素２１Ｂと、複数の緑（Ｇ）色の画素２１Ｇと、複数の赤（Ｒ）色の画素２１Ｒと、を備えている。

画素２１Ｂは、被写体から入射する光の内の青色光を透過するＢ色フィルタが設けられ、青色光を光電変換する。画素２１Ｇは、被写体から入射する光の内の緑色光を透過するＧ色フィルタが設けられ、緑色光を光電変換する。画素２１Ｒは、被写体から入射する光の内の赤色光を透過するＲ色フィルタが設けられ、赤色光を光電変換する。

複数の画素２１Ｂは、一方向（固体撮像装置１の長辺方向）に配列されて画素列２Ｂを構成する。画素列２Ｂにはｎ（ｎは自然数）個の画素２１Ｂが配列されていて、図中において、Ｂ１，Ｂ２，…，Ｂｎで示している。

複数の画素２１Ｇは、一方向に配列されて画素列２Ｇを構成する。画素列２Ｇにはｎ（ｎは自然数）個の画素２１Ｇが配列されていて、図中において、Ｇ１，Ｇ２，…，Ｇｎで示している。

複数の画素２１Ｒは、一方向に配列されて画素列２Ｒを構成する。画素列２Ｒにはｎ（ｎは自然数）個の画素２１Ｒが配列されていて、図中において、Ｒ１，Ｒ２，…，Ｒｎで示している。

なお、図１においては、３つの画素列が、固体撮像装置１の短辺方向に、画素列２Ｂ、画素列２Ｇ、画素列２Ｒの順で並んでいるが、これに限定されず、３つの画素列を任意の順序で並べて構わない。

図２は、画素２１の構成の一例を示す回路図である。

画素２１は、受光部２２と、電荷検出部２３と、を備えている。

受光部２２は、受光素子であるフォトダイオードＰＤを備えている。フォトダイオードＰＤは、外部からの光を受光すると、光電変換を行い、光電変換により発生した信号電荷を蓄積する。

電荷検出部２３は、転送トランジスタＴ１と、フローティングディフュージョンＦＤと、リセットトランジスタＴ２と、ソースフォロア入力ゲートＴ３と、スイッチングトランジスタＴ４と、ソースフォロア定電流源トランジスタＴ５と、を有する。

転送トランジスタＴ１、リセットトランジスタＴ２、ソースフォロア入力ゲートＴ３、スイッチングトランジスタＴ４、およびソースフォロア定電流源トランジスタＴ５は、それぞれ、例えばｎ型のＭＯＳトランジスタにより構成されている。ただし、この構成に限定されず、転送トランジスタＴ１、リセットトランジスタＴ２、ソースフォロア入力ゲートＴ３、スイッチングトランジスタＴ４、およびソースフォロア定電流源トランジスタＴ５は、ｐ型のＭＯＳトランジスタにより構成されていても構わない。

フォトダイオードＰＤのカソードは、転送トランジスタＴ１のソースと接続されている。転送トランジスタＴ１は、ゲートが画素駆動回路５と接続され、ドレインがソースフォロア入力ゲートＴ３のゲートと接続される。転送トランジスタＴ１のゲートには、画素駆動回路５からサンプルホールド信号ＳＨが入力される。サンプルホールド信号ＳＨが入力されると、転送トランジスタＴ１は、フォトダイオードＰＤに蓄積された信号電荷を読み出して、フローティングディフュージョンＦＤへ転送する。

フローティングディフュージョンＦＤは、転送トランジスタＴ１とソースフォロア入力ゲートＴ３との間に設けられている。フローティングディフュージョンＦＤは、フォトダイオードＰＤから転送された信号電荷を保持する。

フローティングディフュージョンＦＤには、リセットトランジスタＴ２のソースが接続される。リセットトランジスタＴ２は、ゲートが画素駆動回路５と接続され、ドレインが高電位ＶＤと接続されている。所定のタイミングで画素駆動回路５からリセットトランジスタＴ２のゲートにリセット信号ＲＳＴが入力されると、リセットトランジスタＴ２は、フローティングディフュージョンＦＤと高電位ＶＤを接続し、フローティングディフュージョンＦＤの信号電荷をリセットする。

ソースフォロア入力ゲートＴ３は、ドレインが高電位ＶＤと接続され、ソースがスイッチングトランジスタＴ４と接続される。ソースフォロア入力ゲートＴ３は、ソースフォロア動作を行い、フローティングディフュージョンＦＤの電位に応じた電位の出力信号Ｓｏをソースに出力する。

スイッチングトランジスタＴ４は、ゲートが画素駆動回路５と接続され、ソースがソースフォロア定電流源トランジスタＴ５のドレインと接続されている。スイッチングトランジスタＴ４のゲートには、画素駆動回路５から駆動信号ＳＷが入力される。駆動信号ＳＷが入力されると、スイッチングトランジスタＴ４は、オン状態、またはオフ状態の何れかに切り替わる。スイッチングトランジスタＴ４がオン状態になると、ソースフォロア定電流源トランジスタＴ５は、ソースフォロア入力ゲートＴ３と接続状態になる。スイッチングトランジスタＴ４がオフ状態になると、ソースフォロア定電流源トランジスタＴ５は、ソースフォロア入力ゲートＴ３と遮断状態になる。

ソースフォロア定電流源トランジスタＴ５は、ゲートがバイアス電位ＢＩＡＳと接続され、ソースが低電位ＳＳと接続されている。ソースフォロア定電流源トランジスタＴ５は、ソースフォロア入力ゲートＴ３と接続状態になると、バイアス電位ＢＩＡＳに応じた定電流をソースフォロア入力ゲートＴ３に供給する。

ソースフォロア入力ゲートＴ３のソースと、スイッチングトランジスタＴ４のドレインとの間に、読出ライン６が接続されている。従って、フローティングディフュージョンＦＤの電位に応じた電位の、定電流の出力信号Ｓｏが、読出ライン６から出力される。つまり、フォトダイオードＰＤにより発生された信号電荷は、信号電荷の量に応じた電圧に変換されて、出力信号Ｓｏとして出力される。

図１に示すように、複数の画素２１にはそれぞれ読出ライン６が接続されており、読出ライン６は共通信号ライン３に接続されている。画素列２Ｂに接続される読出ライン６を読出ライン６Ｂ、画素列２Ｇに接続される読出ライン６を読出ライン６Ｇ、画素列２Ｒに接続される読出ライン６を読出ライン６Ｒと記載する。

共通信号ライン３は、画素列２Ｂ，２Ｇ，２Ｒの配列方向である一方向に延びており、複数色の画素列２Ｂ，２Ｇ，２Ｒに対応して複数設けられ、画素部２から読出ライン６を経由して出力された出力信号Ｓｏを搬送する。

画素部２は、一方向において複数の画素群に分割されており、本実施形態においては左側の画素群２ｌと右側の画素群２ｒとに分割されている。

共通信号ライン３は、一方向において、画素群２ｌに対応する左側の分割ライン３１ｌと、画素群２ｒに対応する右側の分割ライン３１ｒとに分割されている。左右の分割ライン３１ｌ，３１ｒは、それぞれ、Ｒ（赤）Ｇ（緑）Ｂ（青）の３色に各対応し、かつ１色毎に画素２１の配列における奇数番目および偶数番目に対応するように、６本ずつ設けられている。

具体的に分割ライン３１ｌは、画素列２Ｂの画素群２ｌに関して、奇数番目の画素２１Ｂの読出ライン６Ｂに接続される分割ライン３１ｌ－Ｂｏと、偶数番目の画素２１Ｂの読出ライン６Ｂに接続される分割ライン３１ｌ－Ｂｅと、を備えている。

分割ライン３１ｌは、画素列２Ｇの画素群２ｌに関して、奇数番目の画素２１Ｇの読出ライン６Ｇに接続される分割ライン３１ｌ－Ｇｏと、偶数番目の画素２１Ｇの読出ライン６Ｇに接続される分割ライン３１ｌ－Ｇｅと、を備えている。

分割ライン３１ｌは、画素列２Ｒの画素群２ｌに関して、奇数番目の画素２１Ｒの読出ライン６Ｒに接続される分割ライン３１ｌ－Ｒｏと、偶数番目の画素２１Ｒの読出ライン６Ｒに接続される分割ライン３１ｌ－Ｒｅと、を備えている。

分割ライン３１ｒは、画素列２Ｂの画素群２ｒに関して、奇数番目の画素２１Ｂの読出ライン６Ｂに接続される分割ライン３１ｒ－Ｂｏと、偶数番目の画素２１Ｂの読出ライン６Ｂに接続される分割ライン３１ｒ－Ｂｅと、を備えている。

分割ライン３１ｒは、画素列２Ｇの画素群２ｒに関して、奇数番目の画素２１Ｇの読出ライン６Ｇに接続される分割ライン３１ｒ－Ｇｏと、偶数番目の画素２１Ｇの読出ライン６Ｇに接続される分割ライン３１ｒ－Ｇｅと、を備えている。

分割ライン３１ｒは、画素列２Ｒの画素群２ｒに関して、奇数番目の画素２１Ｒの読出ライン６Ｒに接続される分割ライン３１ｒ－Ｒｏと、偶数番目の画素２１Ｒの読出ライン６Ｒに接続される分割ライン３１ｒ－Ｒｅと、を備えている。

出力回路４は、複数の分割ライン３１ｌ，３１ｒにより搬送された出力信号Ｓｏが入力され、出力信号Ｓｏを増幅する。

出力回路４は、複数色に対応して複数設けられ、画素２１Ｂからの出力信号Ｓｏを増幅するＢ出力回路４Ｂと、画素２１Ｇからの出力信号Ｓｏを増幅するＧ出力回路４Ｇと、画素２１Ｒからの出力信号Ｓｏを増幅するＲ出力回路４Ｒと、を備えている。図１の配置例においては、Ｂ出力回路４Ｂが一方向の右側、Ｇ出力回路４Ｇが一方向の中央、Ｒ出力回路４Ｒが一方向の左側にそれぞれ配置されている。

分割ライン３１ｌ－Ｂｏは引込ライン７ｌ－Ｂｏを経由して、分割ライン３１ｌ－Ｂｅは引込ライン７ｌ－Ｂｅを経由して、分割ライン３１ｒ－Ｂｏは引込ライン７ｒ－Ｂｏを経由して、分割ライン３１ｒ－Ｂｅは引込ライン７ｒ－Ｂｅを経由して、それぞれＢ出力回路４Ｂに接続されている。従って、Ｂ出力回路４Ｂには、画素列２Ｂ上の全ての画素２１Ｂからの出力信号Ｓｏが入力される。

分割ライン３１ｌ－Ｇｏは引込ライン７ｌ－Ｇｏを経由して、分割ライン３１ｌ－Ｇｅは引込ライン７ｌ－Ｇｅを経由して、分割ライン３１ｒ－Ｇｏは引込ライン７ｒ－Ｇｏを経由して、分割ライン３１ｒ－Ｇｅは引込ライン７ｒ－Ｇｅを経由して、それぞれＧ出力回路４Ｇに接続されている。従って、Ｇ出力回路４Ｇには、画素列２Ｇ上の全ての画素２１Ｇからの出力信号Ｓｏが入力される。

分割ライン３１ｌ－Ｒｏは引込ライン７ｌ－Ｒｏを経由して、分割ライン３１ｌ－Ｒｅは引込ライン７ｌ－Ｒｅを経由して、分割ライン３１ｒ－Ｒｏは引込ライン７ｒ－Ｒｏを経由して、分割ライン３１ｒ－Ｒｅは引込ライン７ｒ－Ｒｅを経由して、それぞれＲ出力回路４Ｒに接続されている。従って、Ｒ出力回路４Ｒには、画素列２Ｒ上の全ての画素２１Ｒからの出力信号Ｓｏが入力される。

画素駆動回路５は、例えばデジタル回路として構成されている。画素駆動回路５は、上述したように、サンプルホールド信号ＳＨ、リセット信号ＲＳＴ、駆動信号ＳＷなどを適切なタイミングで各画素２１へ供給して、画素部２を駆動する。

画素駆動回路５は、各画素２１を、例えば次のように駆動制御する。

画素駆動回路５は、画素２１へリセット信号ＲＳＴを供給することでフォトダイオードＰＤをリセットし、リセット信号ＲＳＴの供給を停止することでフォトダイオードＰＤに信号電荷の蓄積を行わせる。所定の電荷蓄積時間が経過したら、画素駆動回路５は、画素２１へサンプルホールド信号ＳＨを供給することで、フォトダイオードＰＤに蓄積された信号電荷をフローティングディフュージョンＦＤへ転送し、信号電荷の蓄積を終了する。その後、画素駆動回路５は、画素２１へ駆動信号ＳＷを供給することで、画素２１から読出ライン６へ出力信号Ｓｏを出力させる。

その際、画素駆動回路５は、Ｂ色の画素２１Ｂと、Ｇ色の画素２１Ｇと、Ｒ色の画素２１Ｒとを、例えば同時に（つまり並列に）駆動する。これにより、例えば、画素列２Ｂにおける１番目の画素２１Ｂ（Ｂ１）と、画素列２Ｇにおける１番目の画素２１Ｇ（Ｇ１）と、画素列２Ｒにおける１番目の画素２１Ｒ（Ｒ１）と、が同時に駆動されて読み出される。

また、画素駆動回路５は、１つの色に関して、画素列２Ｂ，２Ｇ，２Ｒにおける画素２１Ｂ，２１Ｇ，２１Ｒの配列順に（つまり、シーケンシャルに）駆動する。従って、Ｂ色を例に挙げると、画素駆動回路５は、画素列２Ｂにおける１番目の画素２１Ｂ（Ｂ１）を駆動し、次に、画素列２Ｂにおける２番目の画素２１Ｂ（Ｂ２）を駆動し、等を順に行う。これにより、画素列２Ｂにおいて、画素がＢ１，Ｂ２，…，Ｂｎの順に駆動して読み出される。ただし、ここで説明した駆動方法に限定されず、その他の駆動方法で各画素２１の読み出しを行っても構わない。

ここで、図９は、比較例に係る固体撮像装置１０１の構成を示す図である。

比較例の固体撮像装置１０１は、画素部１０２と、共通信号ライン１０３と、出力回路１０４と、画素駆動回路１０５と、読出ライン１０６と、引込ライン１０７と、を備えている。

画素部１０２は、青色光を光電変換する画素が配列された画素列１０２Ｂと、緑色光を光電変換する画素が配列された画素列１０２Ｇと、赤色光を光電変換する画素が配列された画素列１０２Ｒと、を備えている。画素部１０２の画素の回路は、図２に示した構成と同様である。

読出ライン１０６は、読出ライン１０６Ｂと、読出ライン１０６Ｇと、読出ライン１０６Ｒと、を備えている。共通信号ライン１０３は、共通信号ライン１０３Ｂと、共通信号ライン１０３Ｇと、共通信号ライン１０３Ｒと、を備えている。画素列１０２Ｂの各画素は、読出ライン１０６Ｂを経由して、共通信号ライン１０３Ｂに接続される。画素列１０２Ｇの各画素は、読出ライン１０６Ｇを経由して、共通信号ライン１０３Ｇに接続される。画素列１０２Ｒの各画素は、読出ライン１０６Ｒを経由して、共通信号ライン１０３Ｒに接続される。

出力回路１０４は、Ｂ出力回路１０４Ｂと、Ｇ出力回路１０４Ｇと、Ｒ出力回路１０４Ｒと、を備えている。引込ライン１０７は、引込ライン１０７Ｂと、引込ライン１０７Ｇと、引込ライン１０７Ｒと、を備えている。共通信号ライン１０３Ｂは、引込ライン１０７Ｂを経由して、Ｂ出力回路１０４Ｂに接続される。共通信号ライン１０３Ｇは、引込ライン１０７Ｇを経由して、Ｇ出力回路１０４Ｇに接続される。共通信号ライン１０３Ｒは、引込ライン１０７Ｒを経由して、Ｒ出力回路１０４Ｒに接続される。

このような構成において、共通信号ライン１０３には、配線の長さに応じた配線抵抗と、他の配線が近接して並設されている場合の並列部分の配線の長さに応じた寄生容量と、が存在する。さらに、共通信号ライン１０３Ｂ，１０３Ｇ，１０３Ｒには、それぞれ接続された画素列１０２Ｂ，１０２Ｇ，１０２Ｒの各画素内のトランジスタＴ１～Ｔ５などによる寄生容量が存在する。こうした配線抵抗および寄生容量１３２により、共通信号ライン１０３を経由して搬送される出力信号には遅延が発生する。出力信号の遅延は、固体撮像装置１０１の高速読み出し動作の妨げとなる。

これに対して、図１に示した本実施形態の固体撮像装置１は、図９の固体撮像装置１０１よりも読み出しの高速化を図るために、奇数番目の画素と偶数番目の画素とを異なる共通信号ライン３に接続する（共通信号ライン３の並列化）と共に、一方向の共通信号ライン３を例えば左右の分割ライン３１ｌ，３１ｒに分割している（共通信号ライン３の分割）。

さらに本実施形態では、画素位置に応じた遅延時間の相違を抑制するために、左側の画素群２ｌに属する画素数と、右側の画素群２ｒに属する画素数と、をほぼ同一とするようにしている。具体的に、ｎが偶数である場合には、画素群２ｌに属する画素数と、右側の画素群２ｒに属する画素数とを、何れもｎ／２となるようにするとよい。また、ｎが奇数である場合には、画素群２ｌに属する画素数と、右側の画素群２ｒに属する画素数との内の、一方を（ｎ＋１）／２、他方を（ｎ－１）／２となるようにするとよい。

この構成を採用することで、分割ライン３１ｌ，３１ｒの長さは、比較例の共通信号ライン１０３の長さのほぼ半分となり、かつほぼ等しい長さになるために、配線の長さに応じた配線抵抗と寄生容量を比較例よりも低減できる。さらに、分割ライン３１ｌに接続されている画素数が、比較例の共通信号ライン１０３に接続されている画素数のほぼ半分となるために、トランジスタＴ１～Ｔ５などによる寄生容量も低減できる。

図１中、分割ライン３１ｌに係る配線抵抗および寄生容量を符号３２ｌで表し、分割ライン３１ｒに係る配線抵抗および寄生容量を符号３２ｒで表している。分割ライン３１ｌの配線抵抗および寄生容量３２ｌと、分割ライン３１ｒの配線抵抗および寄生容量３２ｒとは、何れも、比較例の配線抵抗および寄生容量１３２よりも小さい。従って、比較例と比べて出力信号Ｓｏの遅延が低減され、固体撮像装置１の読み出しの高速化を図ることができる。

さらに、本実施形態では、画素位置が異なっても、引込ライン７による出力信号Ｓｏの遅延時間の差がなるべく生じないようにしている。

すなわち、右側に配置されたＢ出力回路４Ｂは、分割ライン３１ｌ－Ｂｏ，３１ｌ－Ｂｅから遠く、分割ライン３１ｒ－Ｂｏ，３１ｒ－Ｂｅに近い。そこで、引込ライン７ｌ－Ｂｏ，７ｌ－Ｂｅは、分割ライン３１ｌ－Ｂｏ，３１ｌ－ＢｅのＢ出力回路４Ｂに最も近い位置、つまり、分割ライン３１ｌ－Ｂｏ，３１ｌ－Ｂｅの右端で、分割ライン３１ｌ－Ｂｏ，３１ｌ－Ｂｅにそれぞれ接続されている。

また、引込ライン７ｒ－Ｂｏ，７ｒ－Ｂｅは、引込ライン７ｌ－Ｂｏ，７ｌ－Ｂｅと同じ長さになる位置で、分割ライン３１ｒ－Ｂｏ，３１ｒ－Ｂｅにそれぞれ接続されている。

この構成により、引込ライン７ｌ－Ｂｏ，７ｌ－Ｂｅの配線抵抗および寄生容量３３ｌＢと、引込ライン７ｒ－Ｂｏ，７ｒ－Ｂｅの配線抵抗および寄生容量３３ｒＢとをほぼ同一の値とすることができ、引込ライン７ｌ，７ｒによる遅延時間の相違を抑制している。

一方、左側に配置されたＲ出力回路４Ｒは、分割ライン３１ｌ－Ｒｏ，３１ｌ－Ｒｅに近く、分割ライン３１ｒ－Ｒｏ，３１ｒ－Ｒｅから遠い。そこで、引込ライン７ｒ－Ｒｏ，７ｒ－Ｒｅは、分割ライン３１ｒ－Ｒｏ，３１ｒ－ＲｅのＲ出力回路４Ｒに最も近い位置、つまり、分割ライン３１ｒ－Ｒｏ，３１ｒ－Ｒｅの左端で、分割ライン３１ｒ－Ｒｏ，３１ｒ－Ｒｅにそれぞれ接続されている。

また、引込ライン７ｌ－Ｒｏ，７ｌ－Ｒｅは、引込ライン７ｒ－Ｒｏ，７ｒ－Ｒｅと同じ長さになる位置で、分割ライン３１ｌ－Ｒｏ，３１ｌ－Ｒｅにそれぞれ接続されている。

この構成により、引込ライン７ｌ－Ｒｏ，７ｌ－Ｒｅの配線抵抗および寄生容量３３ｌＲと、引込ライン７ｒ－Ｒｏ，７ｒ－Ｒｅの配線抵抗および寄生容量３３ｒＲとをほぼ同一の値とすることができ、引込ライン７ｌ，７ｒによる遅延時間の相違を抑制している。

なお、中央に配置されたＧ出力回路４Ｇは、分割ライン３１ｌ－Ｇｏ，３１ｌ－Ｇｅと、分割ライン３１ｒ－Ｇｏ，３１ｒ－Ｇｅとの何れにも近い。そこで、引込ライン７ｌ－Ｇｏ，７ｌ－Ｇｅを分割ライン３１ｌ－Ｇｏ，３１ｌ－ＧｅのＧ出力回路４Ｇに最も近い位置、つまり分割ライン３１ｌ－Ｇｏ，３１ｌ－Ｇｅの右端にそれぞれ接続し、引込ライン７ｒ－Ｇｏ，７ｒ－Ｇｅを分割ライン３１ｒ－Ｇｏ，３１ｒ－ＧｅのＧ出力回路４Ｇに最も近い位置、つまり分割ライン３１ｒ－Ｇｏ，３１ｒ－Ｇｅの左端にそれぞれ接続して、引込ライン７ｌ－Ｇｏ，７ｌ－Ｇｅ，７ｒ－Ｇｏ，７ｒ－Ｇｅを一方向に直交する方向に配設しＧ出力回路４Ｇに接続することで、引込ライン７ｌ－Ｇｏ，７ｌ－Ｇｅ，７ｒ－Ｇｏ，７ｒ－Ｇｅの最短化を図っている。これにより、Ｇ出力回路４Ｇに接続される各引込ライン７ｌ－Ｇｏ，７ｌ－Ｇｅ，７ｒ－Ｇｏ，７ｒ－Ｇｅの配線抵抗および寄生容量はほぼ無視できる。

また、読出ライン６は、画素２１と共通信号ライン３とを最短距離で接続するように、一方向に直交する方向（固体撮像装置１の短辺方向）に配設されているために、配線抵抗および寄生容量をほぼ無視できる。

第１の実施形態によれば、画素２１の色毎に共通信号ライン３を異ならせる並列化に加えて、画素２１の配列における順序が奇数番目か偶数番目かに応じて共通信号ライン３を異ならせる並列化と、共通信号ライン３の一方向における分割ライン３１ｌ，３１ｒへの分割とを行うことで、１つの分割ライン３１ｌ，３１ｒの配線抵抗および寄生容量を低減し、出力信号Ｓｏの遅延を抑止して固体撮像装置１の読み出し動作を高速化できる。

このとき、各色について、分割ライン３１ｌと分割ライン３１ｒの配線長さがほぼ等しくなるようにしたために、分割ライン３１ｌの配線抵抗および寄生容量と、分割ライン３１ｒの配線抵抗および寄生容量とを均等化できる。さらに、各色について、引込ライン７ｌと引込ライン７ｒの配線長さがほぼ等しくなるようにしたために、引込ライン７ｌの配線抵抗および寄生容量と、引込ライン７ｒの配線抵抗および寄生容量とを均等化できる。これらにより、画素位置による出力信号特性の相違を抑制できる。従って、画素位置に応じた例えば輝度値の相違を低減し、取得される画像を高画質化できる。

また、複数の引込ライン７が並設される並列部分を最小化しているために、配線領域の拡大を抑制できる。
（第２の実施形態）

図３は、第２の実施形態に係る固体撮像装置１の構成を示す図である。第２の実施形態では、第１の実施形態と同様の部分に同一の符号を付して説明を省略し、主に異なる点について説明する。

本実施形態の画素部２は、一方向において３つの画素群に分割されており、左側の画素群２ｌと、中央の画素群２ｃと、右側の画素群２ｒとに分割されている。画素群２ｌ，２ｃ，２ｒに属する画素数がほぼ同一となるように等分割することが好ましいのは上述と同様である。

共通信号ライン３は、一方向において、画素群２ｌに対応する左側の分割ライン３１ｌと、画素群２ｃに対応する中央の分割ライン３１ｃと、画素群２ｒに対応する右側の分割ライン３１ｒとに分割されている。分割ライン３１ｌ，３１ｃ，３１ｒが、それぞれ、色（ＲＧＢ）毎に、さらに順序が奇数番目（ｏ）か偶数番目（ｅ）かに応じて、６本に並列化されているのは第１の実施形態と同様である。なお、図３中、分割ライン３１ｃに係る配線抵抗および寄生容量を符号３２ｃで表す。

図３の配置例においては、Ｂ出力回路４Ｂが右側の分割ライン３１ｒの中央に対応する位置、Ｇ出力回路４Ｇが中央の分割ライン３１ｃの中央に対応する位置、Ｒ出力回路４Ｒが左側の分割ライン３１ｌの中央に対応する位置にそれぞれ配置されている。

Ｂ色に係る２本の分割ライン３１ｌは２本の引込ライン７ｌＢを経由して、Ｂ色に係る２本の分割ライン３１ｃは２本の引込ライン７ｃＢを経由して、Ｂ色に係る２本の分割ライン３１ｒは２本の引込ライン７ｒＢを経由して、それぞれＢ出力回路４Ｂに接続されている。

Ｇ色に係る２本の分割ライン３１ｌは２本の引込ライン７ｌＧを経由して、Ｇ色に係る２本の分割ライン３１ｃは２本の引込ライン７ｃＧを経由して、Ｇ色に係る２本の分割ライン３１ｒは２本の引込ライン７ｒＧを経由して、それぞれＧ出力回路４Ｇに接続されている。

Ｒ色に係る２本の分割ライン３１ｌは２本の引込ライン７ｌＲを経由して、Ｒ色に係る２本の分割ライン３１ｃは２本の引込ライン７ｃＲを経由して、Ｒ色に係る２本の分割ライン３１ｒは２本の引込ライン７ｒＲを経由して、それぞれＲ出力回路４Ｒに接続されている。

Ｂ色に関して、第１の引込ライン７ｃＢは、第１の分割ライン３１ｃのＢ出力回路４Ｂに最も近い位置（右端）で第１の分割ライン３１ｃに接続され、第２の引込ライン７ｒＢは、第１の引込ライン７ｃＢと同じ長さになる位置で第２の分割ライン３１ｒに接続されている。また、第３の引込ライン７ｌＢは、第３の分割ライン３１ｌのＢ出力回路４Ｂに最も近い位置（右端）で、第３の分割ライン３１ｌに接続されている。

Ｂ色に関して、第１の引込ライン７ｃＢの配線抵抗および寄生容量３３ｃＢは、第２の引込ライン７ｒＢの配線抵抗および寄生容量３３ｒＢとほぼ等しく、第３の引込ライン７ｌＢの配線抵抗および寄生容量３３ｌＢよりも小さい。

Ｒ色に関して、第１の引込ライン７ｃＲは、第１の分割ライン３１ｃのＲ出力回路４Ｒに最も近い位置（左端）で第１の分割ライン３１ｃに接続され、第２の引込ライン７ｌＲは、第１の引込ライン７ｃＲと同じ長さになる位置で第２の分割ライン３１ｌに接続されている。また、第３の引込ライン７ｒＲは、第３の分割ライン３１ｒのＲ出力回路４Ｒに最も近い位置（左端）で、第３の分割ライン３１ｒに接続されている。

Ｒ色に関して、第１の引込ライン７ｃＲの配線抵抗および寄生容量３３ｃＲは、第２の引込ライン７ｌＲの配線抵抗および寄生容量３３ｌＲとほぼ等しく、第３の引込ライン７ｒＲの配線抵抗および寄生容量３３ｒＲよりも小さい。

Ｇ色に関して、第１の引込ライン７ｌＧは、第１の分割ライン３１ｌのＧ出力回路４Ｇに最も近い位置（右端）で第１の分割ライン３１ｌに接続され、第２の引込ライン７ｒＧは、第２の分割ライン３１ｒのＧ出力回路４Ｇに最も近い位置（左端）で第２の分割ライン３１ｒに接続され、第３の引込ライン７ｃＧは、第３の分割ライン３１ｃのＧ出力回路４Ｇに最も近い位置（中央）で第３の分割ライン３１ｃに接続されている。

Ｇ色に関して、第１の引込ライン７ｌＧの配線抵抗および寄生容量３３ｌＧは、第２の引込ライン７ｒＧの配線抵抗および寄生容量３３ｒＧとほぼ等しい。また、第３の引込ライン７ｃＧの配線抵抗および寄生容量はほぼ無視できる。

こうして各色において、左側、中央、右側の３系統ある引込ライン７ｌ，７ｃ，７ｒの内の、少なくとも２系統の引込ラインの配線抵抗および寄生容量をほぼ等しくして、画素位置による出力信号特性の相違を低減するようにしている。

図４は、図３のＡ－Ｂ線上の配線を同一平面上に構成した例を示す断面図である。

図３に示す配線レイアウトにおいては、複数の引込ライン７ｌ，７ｃ，７ｒの内の２本以上の引込ライン７ｌ，７ｃ，７ｒが、一方向に交差する方向に並設されて、並列部分が生じている。この並列部分の、一方向に交差する方向（Ａ－Ｂ方向）の断面を示すのが図４である。

Ａ－Ｂ線上において、ＡからＢへ向かって順に、引込ライン７ｃＲ、引込ライン７ｒＲ、引込ライン７ｌＢ、引込ライン７ｌＧが、基板９の１つの絶縁層内に配列されている。このとき、これらの引込ライン７ｃＲ，７ｒＲ，７ｌＢ，７ｌＧ同士の間、引込ライン７ｃＲの左側、および引込ライン７ｌＧの右側にシールドライン８を配置することで、配線間干渉を低減している。

ただし、図４に示すような平面状の配線を採用すると、基板面積が増大してしまうために、図５に示すような配線のレイアウトを採用することが好ましい。

図５は、図３のＡ－Ｂ線上の配線を積層して構成した例を示す断面図である。

２本以上の引込ライン７ｌ，７ｃ，７ｒの並列部分において、引込ライン７ｌ，７ｃ，７ｒを複数の配線層に分けて配置したときの、Ａ－Ｂ方向の断面を示すのが図５である。

例えば、基板９内に積層された配線層の、第１層に引込ライン７ｃＲが、第２層に引込ライン７ｒＲが、第３層に引込ライン７ｌＢが、第４層に引込ライン７ｌＧが配置された４層構造を採用している。

このとき、引込ライン７ｒＲのＡ－Ｂ方向の位置を引込ライン７ｃＲと重ならないようにずらし、引込ライン７ｌＢのＡ－Ｂ方向の位置を引込ライン７ｒＲと重ならないようにずらし、引込ライン７ｌＧのＡ－Ｂ方向の位置を引込ライン７ｌＢと重ならないようにずらしている。

さらに、Ａ－Ｂ方向の基板９の面積を小さくするために、第１層の引込ライン７ｃＲと第３層の引込ライン７ｌＢのＡ－Ｂ方向の位置を同じとし、第２層の引込ライン７ｒＲと第４層の引込ライン７ｌＧのＡ－Ｂ方向の位置を同じとしている。

そして、各引込ライン７ｃＲ，７ｒＲ，７ｌＢ，７ｌＧの上下左右にシールドライン８を配置して、引込ライン７ｃＲ，７ｒＲ，７ｌＢ，７ｌＧの配線間干渉を低減している。

なお、図５に示したような基板９の厚み方向への立体配線は、固体撮像装置１の短辺方向に複数の引込ライン７が並設された並列部分に対して広く適用できる。従って、上述した第１の実施形態の構成に対しても、立体配線の構成およびシールドライン８を配置する構成を適用しても構わない。

図６は、第１および第２の実施形態に係る、２分割および３分割した共通信号ライン３の配線抵抗および寄生容量による遅延時間を、分割していない共通信号ライン３の配線抵抗および寄生容量による遅延時間と対比して示す棒グラフである。なお、図６における縦軸は相対的な遅延時間を示す。

図６において、Ｄ１は共通信号ライン３を分割していない場合、Ｄ２は共通信号ライン３を２分割した場合、Ｄ３は共通信号ライン３を３分割した場合をそれぞれ示している。

共通信号ライン３を分割していない場合、Ｄ１に示すように、色（Ｒ、Ｇ、Ｂ）に応じた遅延時間のバラツキはあるが、２．２～２．９程度の遅延時間が生じている。

共通信号ライン３を２分割した場合、Ｄ２に示すように、色（Ｒ、Ｇ、Ｂ）に応じた遅延時間のバラツキはあるが、配置（左、右）に応じた遅延時間のバラツキはほとんどない。Ｄ２では、１．２～２．０程度の遅延時間に収まり、全色において、Ｄ１よりも遅延時間が短縮されている。

共通信号ライン３を３分割した場合、Ｄ３に示すように、色（Ｒ、Ｇ、Ｂ）に応じた遅延時間のバラツキがあるだけでなく、配置（左、中央、右）に応じた遅延時間のバラツキもある。Ｄ３では、任意の色に関し、何れの配置においても、Ｄ２より遅延時間がさらに短縮されている。

こうして、第１の実施形態における２分割は、分割なしよりも固体撮像装置１の高速読み出し動作が実現され、第２の実施形態における３分割は、分割なしおよび２分割よりも固体撮像装置１のさらなる高速読み出し動作が実現されていることが分かる。

第２の実施形態によれば、上述した第１の実施形態とほぼ同様の効果を奏するとともに、共通信号ライン３の分割数を第１の実施形態よりも多くしたために、出力信号Ｓｏが読み出される際の遅延時間を第１の実施形態より短縮できる。

また、分割数を多くして引込ライン７の本数が増えたことによる配線領域の拡大、ひいては基板面積の増大を、図５に示したように配線層を多層化することで、抑制できる。基板面積の縮小により、コストの増加が抑制される。

さらに、引込ライン７の並列部分にシールドラインを設けたために、配線間干渉を低減し、出力信号Ｓｏの品質低下を抑制できる。

図７は、第２の実施形態の変形例に係る固体撮像装置１の構成を示す図である。

図７に示す変形例では、Ｒ出力回路４Ｒを一方向における分割ライン３１ｌと分割ライン３１ｃとの間に配置し、Ｂ出力回路４Ｂを一方向における分割ライン３１ｃと分割ライン３１ｒとの間に配置している。

この配置を採用すると、Ｌ字状に曲げることなく直線的に引込ライン７ｃＢおよび引込ライン７ｒＢをＢ出力回路４Ｂに接続できる。さらに、引込ライン７ｌＢの長さを図３の構成よりも短縮できる。これにより、引込ライン７ｃＢおよび引込ライン７ｒＢの配線抵抗および寄生容量をほぼ無視できるようにし、引込ライン７ｌＢの配線抵抗および寄生容量３３ｌＢを低減できる。

同様に、Ｌ字状に曲げることなく直線的に引込ライン７ｃＲおよび引込ライン７ｌＲをＲ出力回路４Ｒに接続できる。さらに、引込ライン７ｒＲの長さを図３の構成よりも短縮できる。これにより、引込ライン７ｃＲおよび引込ライン７ｌＲの配線抵抗および寄生容量をほぼ無視できるようにし、引込ライン７ｒＲの配線抵抗および寄生容量３３ｒＲを低減できる。

こうして、図７に示す変形例によれば、図３に示した構成よりもさらに出力信号Ｓｏの遅延を抑止して、固体撮像装置１の読み出し動作を高速化できる。

なお、図７に示す変形例においても、立体配線の構成およびシールドライン８を配置する構成を適用してもよい。
（第３の実施形態）

図８は、第３の実施形態に係る固体撮像装置１の構成を示す図である。第３の実施形態では、第１、第２の実施形態と同様の部分に同一の符号を付して説明を省略し、主に異なる点について説明する。

第１、第２の実施形態では、出力信号Ｓｏを増幅する出力回路４は、色毎にそれぞれ設けられ、Ｂ出力回路４Ｂ、Ｇ出力回路４Ｇ、およびＲ出力回路４Ｒの３つであった。これに対して、本実施形態では、出力回路４の数は同じ３つであるが、３つの出力回路４の何れもが、３色（Ｒ、Ｇ、Ｂ）の出力信号Ｓｏを増幅するように構成されている。

また、本実施形態では、第２の実施形態と同様に、画素部２が左側の画素群２ｌと中央の画素群２ｃと右側の画素群２ｒとに分割され、共通信号ライン３は、一方向において、画素群２ｌに対応する左側の分割ライン３１ｌと、画素群２ｃに対応する中央の分割ライン３１ｃと、画素群２ｒに対応する右側の分割ライン３１ｒとに分割されている。分割ライン３１ｌ，３１ｃ，３１ｒが、それぞれ、色（ＲＧＢ）毎に、さらに順序が奇数番目（ｏ）か偶数番目（ｅ）かに応じて、６本に並列化されているのは第２の実施形態と同様である。

出力回路４は、具体的に、左側の分割ライン３１ｌの中央に対応する位置に配置されたＲＧＢ出力回路４ｌＲＧＢと、中央の分割ライン３１ｃの中央に対応する位置に配置されたＲＧＢ出力回路４ｃＲＧＢと、右側の分割ライン３１ｌの中央に対応する位置に配置されたＲＧＢ出力回路４ｒＲＧＢと、を備えている。ＲＧＢ出力回路４ｌＲＧＢは左側の分割ライン３１ｌおよび画素群２ｌとの物理的距離が最も近く、ＲＧＢ出力回路４ｃＲＧＢは中央の分割ライン３１ｃおよび画素群２ｃとの物理的距離が最も近く、ＲＧＢ出力回路４ｒＲＧＢは右側の分割ライン３１ｒおよび画素群２ｒとの物理的距離が最も近い。

ＲＧＢ色に係る２本ずつの分割ライン３１ｌが、２本ずつの引込ライン７ｌＲ，７ｌＧ，７ｌＢをそれぞれ経由して、ＲＧＢ出力回路４ｌＲＧＢに接続されている。２本ずつの引込ライン７ｌＲ，７ｌＧ，７ｌＢは、一方向に直交する方向でＲＧＢ出力回路４ｌＲＧＢに最短距離で接続され、配線抵抗および寄生容量をほぼ無視できる。

ＲＧＢ色に係る２本ずつの分割ライン３１ｃが、２本ずつの引込ライン７ｃＲ，７ｃＧ，７ｃＢをそれぞれ経由して、ＲＧＢ出力回路４ｃＲＧＢに接続されている。２本ずつの引込ライン７ｃＲ，７ｃＧ，７ｃＢは、一方向に直交する方向でＲＧＢ出力回路４ｃＲＧＢに最短距離で接続され、配線抵抗および寄生容量をほぼ無視できる。

ＲＧＢ色に係る２本ずつの分割ライン３１ｒが、２本ずつの引込ライン７ｒＲ，７ｒＧ，７ｒＢをそれぞれ経由して、ＲＧＢ出力回路４ｒＲＧＢに接続されている。２本ずつの引込ライン７ｒＲ，７ｒＧ，７ｒＢは、一方向に直交する方向でＲＧＢ出力回路４ｒＲＧＢに最短距離で接続され、配線抵抗および寄生容量をほぼ無視できる。

ここでｍを自然数としたとき、画素列２Ｂ，２Ｇ，２Ｒにそれぞれ配列された画素２１の数ｎがｎ＝３ｍであって、左側の画素群２ｌが１～ｍ番目の画素２１を含み、中央の画素群２ｃが（ｍ＋１）～２ｍ番目の画素２１を含み、右側の画素群２ｒが（２ｍ＋１）～３ｍ番目の画素２１を含むものとする。

この場合、左側のＲＧＢ出力回路４ｌＲＧＢは、例えば、Ｂ１，Ｇ１，Ｒ１，Ｂ２，Ｇ２，Ｒ２，…，Ｂｍ，Ｇｍ，Ｒｍの順に出力信号Ｓｏを増幅して出力する。中央のＲＧＢ出力回路４ｃＲＧＢは、例えば、Ｂ（ｍ＋１），Ｇ（ｍ＋１），Ｒ（ｍ＋１），Ｂ（ｍ＋２），Ｇ（ｍ＋２），Ｒ（ｍ＋２），…，Ｂ（２ｍ），Ｇ（２ｍ），Ｒ（２ｍ）の順に出力信号Ｓｏを増幅して出力する。左側のＲＧＢ出力回路４ｒＲＧＢは、例えば、Ｂ（２ｍ＋１），Ｇ（２ｍ＋１），Ｒ（２ｍ＋１），Ｂ（２ｍ＋２），Ｇ（２ｍ＋２），Ｒ（２ｍ＋２），…，Ｂ（３ｍ），Ｇ（３ｍ），Ｒ（３ｍ）の順に出力信号Ｓｏを増幅して出力する。このとき、画素駆動回路５による画素群２ｌ，２ｃ，２ｒの読み出し駆動を例えば並列に行い、かつ、ＲＧＢ出力回路４ｌＲＧＢ，４ｃＲＧＢ，４ｒＲＧＢの出力を例えば並列に行うことで、画素の出力に要する時間を短縮している。

なお、ここで説明した読み出し駆動および出力の動作は一例であり、これに限定されずその他の動作を行っても構わない。

第３の実施形態によれば、上述した第２の実施形態と同様に、共通信号ライン３の分割数を第１の実施形態よりも多くしたために、出力信号Ｓｏが読み出される際の遅延時間を第１の実施形態より短縮できる。

また、３つの出力回路４ｌＲＧＢ，４ｃＲＧＢ，４ｒＲＧＢの何れもが、３色（Ｒ、Ｇ、Ｂ）の出力信号Ｓｏを増幅するように構成したために、全ての引込ライン７の長さを最短化でき、引込ライン７の配線抵抗および寄生容量を最小化できる。これにより、第２の実施形態よりもさらに出力信号Ｓｏの遅延を抑止して、固体撮像装置１の読み出し動作を高速化できる。

さらに、分割ライン３１ｌの配線抵抗および寄生容量３２ｌと、分割ライン３１ｃの配線抵抗および寄生容量３２ｃと、分割ライン３１ｒの配線抵抗および寄生容量３２ｒとは、ＲＧＢ何れの色においても、かつ配列における偶数／奇数の何れの順序においても、基本的に同一である。そして、上述したように、引込ライン７の配線抵抗および寄生容量は最小化されて無視できる。つまり、全ての画素からの出力信号Ｓｏが搬送される経路上における配線抵抗および寄生容量はほぼ同じ値となる。このために、画素位置による出力信号特性の相違を最小化して、品位の高い高画質な画像を取得できる。

また、引込ライン７同士が交差する箇所がなく、かつ、一方向に直交する方向に並設された並列部分（図３に示したようなＡ－Ｂ線上の並列部分）がないために、出力回路４を画素駆動回路５に近接して配置することが可能となり、引込ライン７の配線レイアウトに必要な面積を小さくできる。さらに、図５に示したような立体配線の構成が不要となり、固体撮像装置１の製造プロセスを第２の実施形態によりも簡単にできる。なお、引込ライン７同士の間にシールドライン８を配置する構成については、本実施形態にも適用するとよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 固体撮像装置、２ 画素部、２Ｂ，２Ｇ，２Ｒ 画素列、２ｌ，２ｃ，２ｒ 画素群、３ 共通信号ライン、４ 出力回路、４Ｂ Ｂ出力回路、４Ｇ Ｇ出力回路、４Ｒ Ｒ出力回路、５ 画素駆動回路、６，６Ｂ，６Ｇ，６Ｒ 読出ライン、７，７ｌ，７ｃ，７ｒ 引込ライン、８ シールドライン、９ 基板、２１，２１Ｂ，２１Ｇ，２１Ｒ 画素、２２ 受光部、２３ 電荷検出部、３１ｃ，３１ｌ，３１ｒ 分割ライン、３２ｃ，３２ｌ，３２ｒ 配線抵抗および寄生容量、ＦＤ フローティングディフュージョン、ＰＤ フォトダイオード、Ｓｏ 出力信号、Ｔ１～Ｔ５ トランジスタ

Claims (6)

1. 入射光を光電変換して信号電荷を発生し、発生した信号電荷の量に応じた出力信号を出力する複数の画素の一方向の配列である画素列を有する画素部と、
   前記画素部からの前記出力信号を搬送する、前記一方向に延びた共通信号ラインと、
   前記共通信号ラインにより搬送された前記出力信号を増幅する出力回路と、
   を備え、
   前記画素部は、前記一方向において、複数の画素群に分割され、
   前記共通信号ラインは、前記一方向において、前記複数の画素群に対応する複数の分割ラインに分割されており、
   前記出力回路に、前記複数の分割ラインにより搬送された前記出力信号が入力される固体撮像装置。
2. 前記複数の分割ラインのそれぞれを前記出力回路に接続する複数の引込ラインをさらに備え、
   前記複数の引込ラインの内の第１の引込ラインは、前記複数の分割ラインの内の第１の分割ラインの前記出力回路に最も近い位置で、前記第１の分割ラインに接続され、
   前記複数の引込ラインの内の第２の引込ラインは、前記第１の引込ラインと同じ長さになる位置で、前記複数の分割ラインの内の第２の分割ラインに接続されている、請求項１に記載の固体撮像装置。
3. 前記複数の分割ラインのそれぞれを前記出力回路に接続する複数の引込ラインをさらに備え、
   前記複数の引込ラインの内の２本以上の引込ラインは、前記一方向に交差する方向に並設される並列部分を備え、
   前記並列部分において、前記２本以上の引込ラインの間に、シールドラインを配置した、請求項１に記載の固体撮像装置。
4. 前記複数の分割ラインのそれぞれを前記出力回路に接続する複数の引込ラインをさらに備え、
   前記複数の引込ラインの内の２本以上の引込ラインは、前記一方向に交差する方向に並設される並列部分を備え、
   前記並列部分において、前記２本以上の引込ラインを、複数の配線層に分けて配置した、請求項１に記載の固体撮像装置。
5. 前記画素部は、前記画素列を複数色に対応して複数有し、
   前記共通信号ラインは、前記複数色の画素列に対応して複数設けられ、
   前記複数色の画素列は、それぞれ、前記一方向において、前記複数の画素群に分割され、
   前記複数の共通信号ラインは、それぞれ、前記一方向において、前記複数の画素群に対応する複数の分割ラインに分割され、
   前記出力回路は、前記複数色に対応して複数設けられ、
   前記複数色の内の一色に係る前記出力回路に、前記一色に係る前記共通信号ラインを分割した前記複数の分割ラインにより搬送された前記出力信号が入力される、
   請求項１に記載の固体撮像装置。
6. 前記画素部は、前記画素列を複数色に対応して複数有し、
   前記共通信号ラインは、前記複数色の画素列に対応して複数設けられ、
   前記複数色の画素列は、それぞれ、前記一方向において、前記複数の画素群に分割され、
   前記複数の共通信号ラインは、それぞれ、前記一方向において、前記複数の画素群に対応する複数の分割ラインに分割され、
   前記出力回路は、前記複数の画素群に対応して複数設けられ、複数の出力回路と前記複数の画素群とは物理的距離が最も近いもの同士が対応し、
   前記複数の画素群の内の一画素群に係る前記出力回路に、前記一画素群に対応する前記複数色に係る分割ラインにより搬送された前記出力信号が入力され、前記出力回路は、前記複数色に係る前記出力信号を増幅する、
   請求項１に記載の固体撮像装置。

Images