JP2022050295A - 回路基板構造の製造方法 - Google Patents

回路基板構造の製造方法 Download PDF

Info

Publication number
JP2022050295A
JP2022050295A JP2021026584A JP2021026584A JP2022050295A JP 2022050295 A JP2022050295 A JP 2022050295A JP 2021026584 A JP2021026584 A JP 2021026584A JP 2021026584 A JP2021026584 A JP 2021026584A JP 2022050295 A JP2022050295 A JP 2022050295A
Authority
JP
Japan
Prior art keywords
opening
line
substrate
photoresist
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021026584A
Other languages
English (en)
Other versions
JP7092316B2 (ja
Inventor
弘榮 李
Hung-Jung Lee
上銘 方
Shang-Ming Fang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iida Electronics Co Ltd
Azotek Co Ltd
Original Assignee
Iida Electronics Co Ltd
Azotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iida Electronics Co Ltd, Azotek Co Ltd filed Critical Iida Electronics Co Ltd
Publication of JP2022050295A publication Critical patent/JP2022050295A/ja
Application granted granted Critical
Publication of JP7092316B2 publication Critical patent/JP7092316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0551—Exposure mask directly printed on the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】必要な層の数を大幅に減らし、回路基板構造の全体の厚さを減らすことができ、薄型化の効果を有するだけではなく、製造プロセスを簡素化し、製造コストを削減する回路基板構造の製造方法を提供する。【解決手段】回路基板構造の製造方法であって、第１の基板を提供し、第１の高さを有する第１の線路及び第２の高さを有する第２の線路を含み、且つ、第１の高さが第２の高さより大きい第１の線路構造を第１の基板に形成し、第１の線路構造を覆うように液晶ポリマー層を第１の基板に形成する。また、第２の基板を提供し、第４の高さを有する第４の線路を含む第２の線路構造を第２の基板に形成する。そして、第４の線路が液晶ポリマー層に埋め込まれ、第２の線路構造に直接接触するように、第２の基板と第１の基板とを突き合わせる。【選択図】図１

Description

本開示は、回路基板構造の製造方法に関する。
一般的に、通信デバイスの回路基板にマイクロプロセッサやアンテナ等の電子部品が配置されている。電子部品の間は、データを送信するために、回路基板によって接続される。各電子部品の間で転送される必要のあるデータの量が異なるため、電子部品の間の回路の数も異なっている。つまり、回路基板における配線密度は均一に配分されていなく、例えば、マイクロプロセッサは、ほとんどのデータの転送や制御動作を処理するため、大量のデータを処理できるように、マイクロプロセッサの回路領域の配線密度を高くする必要がある。アンテナの配線領域の配線密度は、比較的低い。
マイクロプロセッサ機能の増加及び回路基板の電子部品の多様化に伴い、より多くのデータを処理できるように、マイクロプロセッサ又は他の電子部品の間の回路数が増加し、配線密度が向上する。単にし、回路基板における回路領域の面積が一定であるため、回路密度が特定の制限を超えると、回路レイアウトを完成させるために、より多くの層数の回路基板を利用する必要がある。しかしながら、回路基板全体にわたって高い配線密度を必要とするわけではなく、全体で６層基板や８層基板のようなより多くの層数の回路基板に切り替えれば、製造コストが高くなり、且つその製造過程もより複雑になる。
これに鑑みて、本開示の目的は、上記課題を解決できる回路基板構造の製造方法を提出することにある。
上記目的を達成するために、本開示の一態様は、まず、第１の基板を提供する操作（ｉ）と、そして、第１の高さを有する第１の線路及び第２の高さを有する第２の線路を含み、且つ第１の高さが第２の高さより大きい第１の線路構造を第１の基板に形成する操作（ｉｉ）と、更に、第１の線路構造を覆うように液晶ポリマー層を第１の基板に形成する操作（ｉｉｉ）と、を備える回路基板構造の製造方法を提供する。
本開示の一実施形態によれば、この方法は、導電性層を第１の基板と第１の線路構造との間に形成する操作を更に備える。
本開示の一実施形態によれば、前記導電性層は、パターニングされた導電性層又は全面導電性層である。
本開示の一実施形態によれば、操作（ｉｉ）は、第１の基板を覆う第１のフォトレジストを形成することと、第１の基板の一部を露出させるように、第１の開口及び第２の開口を形成することと、第１の導電性材料によって第１の開口及び第２の開口を充填することと、第１のフォトレジスト、第１の開口及び第２の開口を覆う第２のフォトレジストを形成することと、第１の開口を充填する第１の導電性材料を露出させるように、第３の開口を形成することと、第１の開口における第１の導電性材料に直接接触する第２の導電性材料によって第３の開口を充填することと、第１のフォトレジスト及び第２のフォトレジストを取り除いて、第１の線路及び第２の線路を形成することと、を含む。
本開示の一実施形態によれば、前記第１のフォトレジスト及び第２のフォトレジストは、それぞれドライフィルムフォトレジスト又は液状フォトレジストである。
本開示の一実施形態によれば、第１の線路構造は、第１の高さよりも小さく且つ第２の高さより大きい第３の高さを有する第３の線路を更に含む。
本開示の一実施形態によれば、操作（ｉｉ）は、第１の基板を覆う第１のフォトレジストを形成することと、第１の基板の一部を露出させるように、第１の開口、第２の開口及び第３の開口を形成することと、第１の導電性材料によって第１の開口、第２の開口及び第３の開口を充填することと、第１のフォトレジスト、第１の開口、第２の開口及び第３の開口を覆う第２のフォトレジストを形成することと、それぞれ第１の開口を充填する第１の導電性材料及び第２の開口を充填する第１の導電性材料を露出させるように、第４の開口及び第５の開口を形成することと、第１の開口及び第２の開口における第１の導電性材料に直接接触する第２の導電性材料によって第４の開口及び第５の開口を充填することと、第２のフォトレジスト、第４の開口及び第５の開口を覆う第３のフォトレジストを形成することと、第４の開口を充填する第２の導電性材料を露出させるように、第６の開口を形成することと、第４の開口における第２の導電性材料に直接接触する第３の導電性材料によって第６の開口を充填することと、第１のフォトレジスト、第２のフォトレジスト及び第３のフォトレジストを取り除いて、第１の線路、第２の線路及び第３の線路を形成することと、を含む。
本開示の一実施形態によれば、この方法は、第２の基板を提供する操作（ｉｖ）と、第４の高さを有する第４の線路を含む第２の線路構造を第２の基板に形成する操作（ｖ）と、第４の線路が液晶ポリマー層に埋め込まれ第２の線路に直接接触するように、第２の基板と第１の基板とを突き合わせる操作（ｖｉ）と、を更に備える。
本開示の一実施形態によれば、第４の高さと第２の高さとの合計は、実質的に液晶ポリマー層の厚さに等しい。
本開示の一実施形態によれば、操作（ｖｉ）は、液晶ポリマーガラス遷移温度と液晶ポリマー融点との間の温度で行われる。
下記の添付図面についての説明は、本開示の上記及び他の目的、特徴、メリット及び実施例をより分かりやすくするためのものである。
本開示の一実施形態による回路基板構造の製造方法を示すフロー図である。 本開示の一実施形態による回路基板構造の製造方法における各プロセス段階を示す断面模式図である。 本開示の一実施形態による回路基板構造の製造方法における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の複数の実施形態による製造線路構造における各プロセス段階を示す断面模式図である。 本開示の一実施形態による回路基板構造の製造方法における各プロセス段階を示す断面模式図である。 本開示の一実施形態による回路基板構造の製造方法における各プロセス段階を示す断面模式図である。 本開示の一実施形態による回路基板構造の製造方法における各プロセス段階を示す断面模式図である。 本開示の一実施形態による回路基板構造の製造方法における各プロセス段階を示す断面模式図である。 本開示の一比較例による従来の回路基板構造のある部分を示す断面模式図である。
本開示の記述をより詳細化し充実させるためには、以下、本開示の実施形態と具体的な実施例を説明的に記述するが、これは、本開示の具体的な実施例を実施又は適用する唯一の形式ではない。以下に開示された各実施例は、有益であれば、互いに組み合わせたり取り替えたりすることができ、一実施例に他の実施例を付加することもでき、更に記載又は説明する必要はない。
下記の開示内容は、本開示の複数の実施例の異なる特徴を実施するために、複数の異なる実施例又は模範例を提供する。下記の内容は、説明を簡略化するために、各部材及びその配置形態の特定な模範例を記述する。もちろん、これらの特定な模範例は、制限的なものを意図するものではない。特定の具体的な実施例に対して、ある図面を参照して本開示の複数の実施例を説明するが、本開示の複数の実施例は、特定の具体的な実施例及び図面に限定されず、特許請求の範囲のみに限定される。描かれた図面は、例示的なものだけであり、制限するものではない。図面において、例示するために、ある素子の寸法が拡大され、縮尺どおりに描かれていない場合がある。寸法及び相対寸法は、本発明の実施のための実際の縮尺には必ずしも対応していない。
注意すべきなのは、特許請求の範囲で使用される「含む」という用語は、その後に記載される手段に限定されると理解されるべきではなく、他の素子又は操作を除外しない。従って、記載された特徴、全体、操作又は構成要素の存在を具体的に説明するように理解されるが、１つ又は複数の他の特徴、全体、操作又は構成要素或いはそれらの群の存在又は追加を排除しない。従って、「装置Ａ及びＢを含む装置」の説明の範囲は、構成要素Ａ及びＢのみで構成される装置に限定されるべきではない。
図１は、本開示の一実施形態による回路基板構造の製造方法１０を示すフロー図である。図２～図１３は、本開示の一実施形態による回路基板構造Ａの製造方法１０における各プロセス段階を示す断面模式図である。理解すべきなのは、方法１０の前、その中及びその後、別の操作を行ってよく、方法１０の別の実施例にとって、操作の一部は置き換えられ、除外され、又は移動されることができる。方法１０は、本開示の各実施例を制限する意図はなく、特許請求の範囲で明確に述べられない限り、単に１つの模範例の実施例だけである。回路基板構造Ａの製造方法１０は、少なくとも操作１１０、操作１２０及び操作１３０を含む。
図２に示すように、操作１１０において、第１の基板２１０を提供する。ある実施例において、第１の基板２１０は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリテトラフルオロエチレン（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ；ＰＴＦＥ）、液晶ポリマー（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍａｅｒ；ＬＣＰ）及びそれらの組み合わせを含むソフトボードである。つまり、第１の基板２１０は可撓性を有する。
図３に示すように、操作１２０において、第１の線路構造２２０を第１の基板２１０に形成する。具体的に、第１の線路構造２２０は、第１の高さＨ１を有する第１の線路２２２及び第２の高さＨ２を有する第２の線路２２４を含み、且つ第１の高さＨ１が第２の高さＨ２より大きい。複数の実施例において、第１の線路構造２２０は、銅、アルミニウム、鉄、銀、パラジウム、ニッケル、クロム、モリブデン、タングステン、亜鉛、クロム、マンガン、コバルト、金、スズ、鉛又はステンレス鋼、或いはそれらの金属材料の少なくとも２つで混合された合金を含んでよい。
複数の実施例において、図２に示すように、導電性層２４０を第１の基板２１０と第１の線路構造２２０との間に形成してよい。より詳しく言えば、導電性層２４０は、パターニングされた導電性層又は全面導電性層であってよい。例として、全面導電性層は、銅箔、アルミニウム箔、銀箔、スズ箔又は／及び金箔を含んでよい。例として、パターニングされた導電性層は、上記全面導電性層をエッチングすることで形成される。以下の操作及び実施例は、導電性層２４０を含んでもよく含まなくてもよく、単に図面に合わせて説明される。
図４、図５、図６、図７Ａ、図８Ａ及び図９Ａは、本開示の一実施形態による製造線路構造２２０における各プロセス段階を示す断面模式図である。複数の実施例において、導電性材料を複数回堆積させることで、異なる高さの線路を有する第１の線路構造２２０を形成することができ、詳しい製造フローについては、以下のステップの通りである。ステップ（ａ）：まず、図４に示すように、第１の基板２１０を覆うフォトレジスト４１０を形成する。例として、フォトレジスト４１０は、ドライフィルムフォトレジスト又は液状フォトレジストであってよい。
より詳しく言えば、ドライフィルムフォトレジストは、
Figure 2022050295000002
 という繰り返し単位構造を有するポリエステルアクリル樹脂（ｐｏｌｙｅｓｔｅｒ ａｃｒｙｌａｔｅｓ）と、
Figure 2022050295000003
 という繰り返し単位構造を有するポリエーテルアクリル樹脂（ｐｏｌｙｅｔｈｅｒ ａｃｒｙｌａｔｅｓ）と、
Figure 2022050295000004
 という繰り返し単位構造を有するポリウレタンアクリル樹脂（ｐｏｌｙｕｒｅｔｈａｎｅ ａｃｒｙｌａｔｅｓ）と、又は
Figure 2022050295000005
 という繰り返し単位構造を有するエポキシアクリル樹脂（ｅｐｏｘｙ ａｃｒｙｌａｔｅｓ）と、を含んでよい。
より詳しく言えば、液状フォトレジストは、脂環式ポリマー（Ａｌｉｃｙｃｌｉｃ ｐｏｌｙｍｅｒｓ）と、
Figure 2022050295000006
 という繰り返し単位構造を有するポリメチルメタクリレート（Ｐｏｌｙ（ｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ；ＰＭＭＡ）と、
Figure 2022050295000007
 という繰り返し単位構造を有するポリアクリル酸（Ｐｏｌｙ（ａｃｒｙｌｉｃ ａｃｉｄ））と、
Figure 2022050295000008
 という繰り返し単位構造を有するポリノルボルネン（Ｐｏｌｙｎｏｒｂｏｒｎｅｎｅ）と、
Figure 2022050295000009
 という繰り返し単位構造を有するポリ（ビニルナフタレン）（Ｐｏｌｙ（ｖｉｎｙｌ ｎａｐｈｔｈａｌｅｎｅ））と、
Figure 2022050295000010
 という繰り返し単位構造を有するポリノルボルネン－マレイン酸無水物（Ｐｏｌｙ（ｎｏｒｂｏｒｎｅｎｅ－ａｌｔ－ｍａｌｅｉｃ ａｎｈｙｄｒｉｄｅ））と、
Figure 2022050295000011
 という繰り返し単位構造を有するポリテトラフルオロエチレン（Ｐｏｌｙ（ｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）と、
Figure 2022050295000012
 という繰り返し単位構造を有するポリ（メチルトリフルオロメチルメタクリレート）（Ｐｏｌｙ（ｍｅｔｈｙｌ ａｔｒｉｆｌｕｏｒｏｍｅｔｈｙｌａｃｒｙｌａｔｅ））と、
Figure 2022050295000013
 という繰り返し単位構造を有するポリスチレン（Ｐｏｌｙ（ｓｔｙｒｅｎｅ））と、或いは、
Figure 2022050295000014
 、
Figure 2022050295000015
 又は
Figure 2022050295000016
 という繰り返し単位構造を有するポリ（フルオロスチレン）（Ｐｏｌｙ（ｆｌｕｏｒｏｓｔｙｒｅｎｅ）又はＰｏｌｙ（ｈｅｘａｆｌｕｏｒｏｉｓｏｐｒｏｐａｎｏｌｓｔｙｒｅｎｅ））と、を含んでよい。
また、ある実施例において、液状フォトレジストは、ポリ（４－ヒドロキシスチレン）（Ｐｏｌｙ（４－ｈｙｄｒｏｘｙｓｔｙｒｅｎｅ））、ポリ（ｔｅｒｔ－ブチルアクリレート）（Ｐｏｌｙ（ｔ－ｂｕｔｙｌ ａｃｒｙｌａｔｅ））、ポリノルボルネンメチレンヘキサフルオロイソプロパノール（Ｐｏｌｙ（ｎｏｒｂｏｒｎｅｎｅ ｍｅｔｈｙｌｅｎｅ ｈｅｘａｆｌｕｏｒｏ ｉｓｏｐｒｏｐａｎｏｌ））、ポリ（ノルボルネンヘキサフルオロアルコール－ｃｏ－ノルボルネンヘキサフルオロアルコールｔｅｒｔ－ブトキシカルボニル）（Ｐｏｌｙ（ｎｏｒｂｏｒｎｅｎｅ ｈｅｘａｆｌｕｏｒｏ ａｌｃｏｈｏｌ－ｃｏ－ｎｏｒｂｏｒｎｅｎｅ ｈｅｘａｆｌｕｏｒｏ ａｌｃｏｈｏｌ ｔｂｕｔｏｘｙｃａｒｂｏｎｙｌ））、ポリ（ノルボルネンヘキサフルオロアルコール－ｃｏ－ノルボルネンヘキサフルオロアルコールアセタール）（Ｐｏｌｙ（ｎｏｒｂｏｒｎｅｎｅ ｈｅｘａｆｌｕｏｒｏ ａｌｃｏｈｏｌ－ｃｏ－ｎｏｒｂｏｒｎｅｎｅ ｈｅｘａｆｌｕｏｒｏ ａｌｃｏｈｏｌ ａｃｅｔａｌ））、ポリ（１，１，２，３，３－ペンタフルオロ,４－トリフルオロメチル－４－ヒドロキシル１，６－ヘプタジエン）（Ｐｏｌｙ（１，１，２，３，３－ｐｅｎｔａｆｌｕｏｒｏ，４－ｔｒｉｆｌｕｏｒｏｍｅｔｈｙｌ－４－ｈｙｄｒｏｘｙ１，６－ｈｅｐｔａｄｉｅｎｅ）；ＰＦＯＰ）、ポリ（［２，２，２－トリフルオロ－１－トリフルオロメチル－１－（４－ビニル－フェニル）エトキシ］酢酸ｔｅｒｔ－ブチルエステル））（Ｐｏｌｙ（ｔｅｒｔ－ｂｕｔｙｌ［２，２，２－ｔｒｉｆｌｕｏｒｏ－１－ｔｒｉｆｌｕｏｒｏｍｅｔｈｙｌ－１－（４－ｖｉｎｙｌ－ｐｈｅｎｙｌ）ｅｔｈｏｘｙ］－ａｃｅｔａｔｅ））、ポリ（１－（２，２，２－トリフルオロ－１－メトキシメトキシ－１－トリフルオロメチルエチル）－４－ビニルベンゼン）（Ｐｏｌｙ（１－（２，２，２－ｔｒｉｆｌｕｏｒｏ－１－ｍｅｔｈｏｘｙｍｅｔｈｏｘｙ－１－ｔｒｉｆｌｕｏｒｏｍｅｔｈｙｌｅｔｈｙｌ）－４－ｖｉｎｙｌ ｂｅｎｚｅｎｅ））、ポリ（１－［１－（ｔｅｒｔ－ブトキシメトキシ）－２，２，２－トリフルオロ－１－トリフルオロメチルエチル］－４－ビニルベンゼン）（Ｐｏｌｙ（１－［１－（ｔｅｒｔ－ｂｕｔｏｘｙｍｅｔｈｏｘｙ）－２，２，２－ｔｒｉｆｌｕｏｒｏ－１－ｔｒｉｆｌｕｏｒｏｍｅｔｈｙｌｅｔｈｙｌ］－４－ｖｉｎｙｌｂｅｎｚｅｎｅ））、ポリ（１－［１－（ｔｅｒｔ－ブトキシカルボニル）－２，２，２－トリフルオロ－１－トリフルオロメチルエチル］－４－ビニルベンゼン）（Ｐｏｌｙ（１－［１－（ｔｅｒｔ－ｂｕｔｏｘｙｃａｒｂｏｎｙｌ）－２，２，２－ｔｒｉｆｌｕｏｒｏ－１－ｔｒｉｆｌｕｏｒｏｍｅｔｈｙｌｅｔｈｙｌ］－４－ｖｉｎｙｌｂｅｎｚｅｎｅ））又はポリ（２－［４－（２－ヒドロキシヘキサフルオロイソプロピル）シクロヘキサン］ヘキサフルオロイソプロピルアクリレート）（Ｐｏｌｙ（２－［４－（２－ｈｙｄｒｏｘｙｈｅｘａｆｌｕｏｒｏｉｓｏｐｒｏｐｙｌ）ｃｙｃｌｏｈｅｘａｎｅ］ｈｅｘａｆｌｕｏｒｏｉｓｏｐｒｏｐｙｌ ａｃｒｙｌａｔｅ））を更に含んでよい。
ステップ（ｂ）：次に、図５に示すように、フォトレジスト４１０をパターニングして、第１の基板２１０の一部を露出させるように、開口５１０及び開口５２０を形成する。例として、パターニングされたフォトレジスト４１０は、リソグラフィーエッチングプロセスによって達成されてよい。
ステップ（ｃ）：図６に示すように、導電性材料６１０によって開口５１０及び開口５２０を充填する。例として、電気めっき、無電解めっき、物理的蒸気堆積、化学的蒸気堆積、原子層堆積等の好適なプロセスによってステップ（ｃ）を完成してよい。また、例として、導電性材料６１０は、銅、アルミニウム、鉄、銀、パラジウム、ニッケル、クロム、モリブデン、タングステン、亜鉛、マンガン、コバルト、金、スズ、鉛又はステンレス鋼、或いはそれらの金属材料の少なくとも２つで混合された合金を含んでよい。
ステップ（ｄ）：図７Ａに示すように、フォトレジスト４１０及び導電性材料６１０を覆うフォトレジスト７１０ａを形成する。複数の実施例において、フォトレジスト７１０ａの材料は、フォトレジスト４１０の材料と同じ又は類似であってよい。
ステップ（ｅ）：図８Ａに示すように、開口５１０を充填する導電性材料６１０を露出させるように、開口８１０ａを形成する。複数の実施例において、開口８１０ａは、ほぼ開口５１０に整列される。複数の実施例において、開口８１０ａの寸法は、実際に開口５１０の寸法と同じである。
ステップ（ｆ）：図９Ａに示すように、開口５１０における導電性材料６１０に直接接触する導電性材料９１０ａによって開口８１０ａを充填する。複数の実施例において、導電性材料９１０ａは、導電性材料６１０と同じ又は類似であってよい。
ステップ（ｇ）：フォトレジスト４１０及びフォトレジスト７１０ａを取り除いて、図３に示す第１の線路２２２及び第２の線路２２４を形成する。複数の実施例において、好適なフォトレジストストリッパーによってフォトレジスト４１０及びフォトレジスト７１０ａを取り除いてよい。
説明すべきなのは、上記線路構造２２０の製造方法によって細い線幅を有する回路基板構造を生産することができる。例として、線幅は、１５ミクロン～５０ミクロンにあってよく、例えば、２０ミクロン、２５ミクロン、３０ミクロン、３５ミクロン又は４５ミクロンのである。また、上記の方法は、線路に加え、ビアホールを形成することに用いられ、更に凹みの問題を避けることができるが、詳しい内容については以下の通りに説明する。
また図３に戻して、ある実施例において、第１の線路構造２２０は、第１の高さＨ１よりも小さく且つ第２の高さＨ２より大きい第３の高さＨ３を有する第３の線路２２６を更に含んでよい。図４、図５、図６、図７Ｂ、図８Ｂ、図９Ｂ、図１０、図１１及び図１２は、本開示の一実施形態による製造線路構造２２０における各プロセス段階を示す断面模式図である。複数の実施例において、同様に、上記のような複数回堆積された導電性材料によって第１の高さＨ１と第２の高さＨ２の間にある第３の高さＨ３を有する第３の線路２２６を形成することができる。この実施例において、製造フローについては、以下のように簡略的に説明する。まず、図４に示すように、第１の基板２１０を覆うフォトレジスト４１０を形成する。次に、図５に示すように、第１の基板２１０の一部を露出させるように、開口５１０、５２０及び５３０を形成する。導電性材料６１０によって開口５１０、５２０及び５３０を充填する。図７Ｂに示すように、フォトレジスト４１０及び導電性材料６１０を覆うフォトレジスト７１０ｂを形成する。図８Ｂに示すように、それぞれ開口５１０及び５３０を充填する導電性材料６１０を露出させるように、開口８１０ｂ及び８３０ｂを形成する。図９Ｂに示すように、開口５１０及び５３０における導電性材料６１０に直接接触する導電性材料９１０ｂによって開口８１０ｂ及び８３０ｂを充填する。図１０に示すように、フォトレジスト７１０ｂ及び導電性材料９１０ｂを覆うフォトレジスト１０１０を形成する。図１１に示すように、開口８１０ｂを充填する導電性材料９１０ｂを露出させるように、開口１１１０を形成する。図１２に示すように、開口８１０ｂにおける導電性材料９１０ｂに直接接触する導電性材料１２１０によって開口１１１０を充填する。最後、フォトレジスト４１０、７１０ｂ及び１０１０を取り除いて、図３に示す第１の線路２２２、第２の線路２２４及び第３の線路２２６を形成する。
複数の実施例において、フォトレジスト７１０ｂ及び１０１０の材料は、フォトレジスト４１０の材料と同じ又は類似であってよい。複数の実施例において、導電性材料９１０ｂ及び１２１０は、導電性材料６１０と同じ又は類似であってよい。
理解できるのは、図３には異なる高さを有する３つの線路のみが示されるが、当業者であれば、要求に応じて異なる高さ又は同じ高さを有する４つ、５つ、６つ又は幾つかの線路を設計してもよい。また、上記のような線路の製造方法を参照して線路数がより多くの線路構造を形成してよい。
下記のサーモトロピック液晶ポリマーの融点とは、サーモトロピック液晶ポリマーが固体状態から流動性のある液晶状態に変化する場合の温度である。
操作１３０において、第１の線路構造２２０を覆うように液晶ポリマー層２３０を第１の基板２１０に形成して、図１３に示す回路基板構造Ａを形成する。複数の実施例において、液晶ポリマー層２３０は、サーモトロピック液晶ポリマー、リオトロピック液晶ポリマー或いは同時にサーモトロピック及びリオトロピック特性を有する液晶ポリマーを含んでよい。更に具体的に、同時にサーモトロピック及びリオトロピック特性を有する液晶ポリマーは、サーモトロピック液晶ポリマーのような融点（ｍｅｌｔｉｎｇ ｐｏｉｎｔ）及びリオトロピック液晶ポリマーのようなある特定の溶媒に溶解する可溶性を備える。例として、サーモトロピック液晶ポリマーはサプライヤーＫｕｒａｒａｙにより購入されてよく、リオトロピック液晶ポリマーはサプライヤーＡｚｏｔｅｋにより購入されてよく、また、同時にサーモトロピック及びリオトロピック特性を有する液晶ポリマーはサプライヤーＡｚｏｔｅｋにより購入されてよい。
一実施例において、サーモトロピック液晶ポリマーを選択すると、例えば、フィルムブローイング（ｆｉｌｍ ｂｌｏｗｉｎｇ）又はキャスティング（ｃａｓｔｉｎｇ）等の成膜形態によって液晶ポリマー層２３０を形成してよい。一実施例において、リオトロピック液晶ポリマーを選択すると、例えば、コーティング（ｃｏａｔｉｎｇ）等の成膜形態によって液晶ポリマー層２３０を形成してよい。一実施例において、同時にサーモトロピック及びリオトロピック特性を有する液晶ポリマーを選択すると、例えば、キャスティング又はコーティング等の成膜形態によって液晶ポリマー層２３０を形成してよい。注意すべきなのは、リオトロピック液晶ポリマーによって形成された液晶ポリマー層２３０は、接着性を有しないため、十分な接着力を提供するにはボンディングシート（ｂｏｎｄｉｎｇ ｓｈｅｅｔ）を別途配置する必要がある。
理解できるのは、液晶ポリマーは、低誘電率（Ｄｋ＝２．９）及び低誘電損失（Ｄｆ＝０．００１～０．００２）の特質を有するため、例えばアンテナのような高周波信号の伝送に非常に適する。液晶ポリマーは、高周波信号の伝送の優れた電気的特性に加えて、低吸湿性を有する（吸湿率が約０．０１～０．０２％であり、一般的なＰＩ基材の１／１０しかない）ので、良好な信頼性を有する。従って、本開示は、回路基板構造の誘電材料として液晶ポリマーを使用することが好ましい。
図１４～図１５は、本開示の別の実施形態の回路基板構造Ｂの製造方法１０における各プロセス段階を示す断面模式図である。同時に図１及び図１４を参照すると、操作１４０において、第２の基板１４１０を提供する。ある実施例において、第２の基板１４１０は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ；ＰＩ）、ポリテトラフルオロエチレン（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ；ＰＴＦＥ）、液晶ポリマー（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍａｅｒ；ＬＣＰ）及びそれらの組み合わせを含むソフトボードである。つまり、第２の基板１４１０は、可撓性を有する。
図１及び図１５を同時に参照すると、操作１５０において、第２の線路構造１５１０を第２の基板１４１０に形成する。具体的に、第２の線路構造１５１０は、第４の高さＨ４を有する第４の線路１５１２を含む。ある実施例において、第２の線路構造１５１０は、第５の高さＨ５を有する第５の線路１５１４を更に含む。複数の実施例において、第２の線路構造１５１０は、銅、アルミニウム、鉄、銀、パラジウム、ニッケル、クロム、モリブデン、タングステン、亜鉛、クロム、マンガン、コバルト、金、スズ、鉛又はステンレス鋼、或いはそれらの金属材料の少なくとも２つで混合された合金を含んでよい。複数の実施例において、第２の線路構造１５１０の形成方法は、第１の線路構造２２０の形成方法と同じでも類似してもよいが、ここで説明しない。
図１及び図１６を同時に参照すると、操作１６０において、第４の線路１５１２が液晶ポリマー層２３０に埋め込まれ第２の線路２２４に直接接触するように、第２の基板１４１０と第１の基板２１０とを突き合わせて、回路基板構造Ｂを形成する。複数の実施例において、第４の高さＨ４と第２の高さＨ２の合計は、実質的に液晶ポリマー層２３０の厚さＴＫに等しい。複数の実施例において、操作１６０は、液晶ポリマーガラス遷移温度と液晶ポリマー融点との間の温度で行われる。
第２の線路構造１５１０が第５の線路１５１４を含む実施例において、第２の基板１４１０と第１の基板２１０とを突き合わせた後、第５の線路１５１４が液晶ポリマー層２３０に埋め込まれ第３の線路２２６に直接接触する。この実施例において、第５の高さＨ５と第３の高さＨ３との合計は、実質的に液晶ポリマー層２３０の厚さＴＫに等しい。
図１７は、本開示の一比較例による従来の回路基板構造のある部分を示す断面模式図である。一般的に、従来の回路基板は、上位層と下位層との間の回路接続を確立するために、ほとんどビルドアッププロセス（ｂｕｉｌｔ－ｕｐ ｐｒｏｃｅｓｓ）を使用する。しかしながら、従来の回路基板に使用される誘電層は、一般的にプリプレグ（ｐｒｅｐｒｅｇ）であり、且つその厚さが７５～３００ミクロンであり、ひいては５００ミクロンを超えてもよい。図１７に示すように、ワイヤー１７２０及び１７５０は、それぞれプリプレグ１７１０の対向する２つの表面に設けられ、且つビアホール１７４０がプリプレグ１７１０を貫通してワイヤー１７２０及び１７５０に電気的に接続される。プリプレグの厚さが厚いため、電気めっき（ｐｌａｔｉｎｇ）プロセスによって形成されたビアホール１７４０には、ひどいディンプル（ｄｉｍｐｌｅ）１７３０が発生する。このような状況は、その後の高温製造プロセスでアウトガス（ｏｕｔ－ｇａｓｓｉｎｇ）の現象を引き起こし、更に回路基板全体の信頼性に影響を与える可能性がある。
以上をまとめると、従来の多層回路基板に比べると、本開示の回路基板構造の製造方法は、回路基板構造に必要な層の数を大幅に減らし、すなわち、回路基板構造の全体の厚さを減らすことができ、薄型化の効果を有するだけではなく、製造プロセスを簡素化し、製造コストを削減することもできる。なお、本開示の回路基板構造の製造方法によれば、金属材料がビアホールに充填された後の凹みの問題を回避して、その後のリフロー（ｒｅｆｌｏｗ）試験中のアウトガス（ｏｕｔ－ｇａｓｓｉｎｇ）のリスクを回避することもできる。また、本開示の回路基板構造の製造方法によれば、更に、回路の寸法を大幅に縮小し、更に配線密度を最大化することができる。
本発明は、実施形態で前述の通りに開示されたが、それらに限定されなく、当業者であれば、本発明の精神と範囲から逸脱しない限り、多様の変更や修飾を加えてもよく、従って、本発明の保護範囲は、後の特許請求の範囲で指定した内容を基準とするものである。
１０：方法
１１０、１２０、１３０、１４０、１５０、１６０：操作
２１０：第１の基板
２２０：第１の線路構造
２２２：第１の線路
２２４：第２の線路
２２６：第３の線路
２３０：液晶ポリマー層
２４０：導電性層
４１０：フォトレジスト
５１０、５２０、５３０、８１０ａ、８１０ｂ、８３０ｂ、１１１０：開口
６１０、９１０ａ、９１０ｂ、１２１０：導電性材料
７１０ａ、７１０ｂ：フォトレジスト
１０１０：フォトレジスト
１４１０：第２の基板
１５１０：第２の線路構造
１５１２：第４の線路
１５１４：第５の線路
１７１０：プリプレグ
１７２０、１７５０：ワイヤー
１７３０：凹み
１７４０：ビアホール
Ａ、Ｂ：回路基板構造
Ｈ１：第１の高さ
Ｈ２：第２の高さ
Ｈ３：第３の高さ
Ｈ４：第４の高さ
Ｈ５：第５の高さ
ＴＫ：厚さ

Claims (10)

  1. 第１の基板を提供する操作（ｉ）と、
    第１の高さを有する第１の線路及び第２の高さを有する第２の線路を含み、且つ前記第１の高さが前記第２の高さより大きい第１の線路構造を前記第１の基板に形成する操作（ｉｉ）と、
    前記第１の線路構造を覆うように液晶ポリマー層を前記第１の基板に形成する操作（ｉｉｉ）と、
    を備える回路基板構造の製造方法。
  2. 導電性層を前記第１の基板と前記第１の線路構造との間に形成する操作を更に備える請求項１に記載の方法。
  3. 前記導電性層は、パターニングされた導電性層又は全面導電性層である請求項２に記載の方法。
  4. 前記操作（ｉｉ）は、
    前記第１の基板を覆う第１のフォトレジストを形成することと、
    前記第１の基板の一部を露出させるように、第１の開口及び第２の開口を形成することと、
    第１の導電性材料によって前記第１の開口及び前記第２の開口を充填することと、
    前記第１のフォトレジスト及び前記第１の導電性材料を覆う第２のフォトレジストを形成することと、
    前記第１の開口を充填する前記第１の導電性材料を露出させるように、第３の開口を形成することと、
    前記第１の開口における前記第１の導電性材料に直接接触する第２の導電性材料によって前記第３の開口を充填することと、
    前記第１のフォトレジスト及び前記第２のフォトレジストを取り除いて、前記第１の線路及び前記第２の線路を形成することと、
    を含む請求項１に記載の方法。
  5. 前記第１のフォトレジスト及び前記第２のフォトレジストは、それぞれドライフィルムフォトレジスト又は液状フォトレジストである請求項４に記載の方法。
  6. 前記第１の線路構造は、前記第１の高さよりも小さく且つ前記第２の高さより大きい第３の高さを有する第３の線路を更に含む請求項１に記載の方法。
  7. 前記操作（ｉｉ）は、
    前記第１の基板を覆う第１のフォトレジストを形成することと、
    前記第１の基板の一部を露出させるように、第１の開口、第２の開口及び第３の開口を形成することと、
    第１の導電性材料によって前記第１の開口、前記第２の開口及び前記第３の開口を充填することと、
    前記第１のフォトレジスト及び前記第１の導電性材料を覆う第２のフォトレジストを形成することと、
    それぞれ前記第１の開口を充填する前記第１の導電性材料及び前記第２の開口を充填する前記第１の導電性材料を露出させるように、第４の開口及び第５の開口を形成することと、
    前記第１の開口及び前記第２の開口における前記第１の導電性材料に直接接触する第２の導電性材料によって前記第４の開口及び前記第５の開口を充填することと、
    前記第２のフォトレジスト及び前記第２の導電性材料を覆う第３のフォトレジストを形成することと、
    前記第４の開口を充填する前記第２の導電性材料を露出させるように、第６の開口を形成することと、
    前記第４の開口における前記第２の導電性材料に直接接触する第３の導電性材料によって前記第６の開口を充填することと、
    前記第１のフォトレジスト、前記第２のフォトレジスト及び前記第３のフォトレジストを取り除いて、前記第１の線路、前記第２の線路及び前記第３の線路を形成することと、
    を含む請求項６に記載の方法。
  8. 第２の基板を提供する操作（ｉｖ）と、
    第４の高さを有する第４の線路を含む第２の線路構造を前記第２の基板に形成する操作（ｖ）と、
    前記第４の線路が前記液晶ポリマー層に埋め込まれ前記第２の線路に直接接触するように、前記第２の基板と前記第１の基板とを突き合わせる操作（ｖｉ）と、
    を更に備える請求項１に記載の方法。
  9. 前記第４の高さと前記第２の高さとの合計は、実質的に前記液晶ポリマー層の厚さに等しい請求項８に記載の方法。
  10. 前記操作（ｖｉ）は、液晶ポリマーガラス遷移温度と液晶ポリマー融点との間の温度で行われる請求項８に記載の方法。
JP2021026584A 2020-09-17 2021-02-22 回路基板構造の製造方法 Active JP7092316B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109132129 2020-09-17
TW109132129A TWI763042B (zh) 2020-09-17 2020-09-17 製造電路板結構的方法

Publications (2)

Publication Number Publication Date
JP2022050295A true JP2022050295A (ja) 2022-03-30
JP7092316B2 JP7092316B2 (ja) 2022-06-28

Family

ID=80628065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021026584A Active JP7092316B2 (ja) 2020-09-17 2021-02-22 回路基板構造の製造方法

Country Status (5)

Country Link
US (1) US20220087034A1 (ja)
JP (1) JP7092316B2 (ja)
KR (1) KR102519230B1 (ja)
CN (1) CN114206015B (ja)
TW (1) TWI763042B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7507502B2 (ja) * 2022-03-24 2024-06-28 佳勝科技股▲ふん▼有限公司 多層基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144868U (ja) * 1982-03-26 1983-09-29 株式会社日立製作所 印刷配線板
JPH0637412A (ja) * 1992-07-15 1994-02-10 Fujitsu Ltd プリント配線板
JP2000286537A (ja) * 1999-03-31 2000-10-13 Kuraray Co Ltd 回路基板およびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62240930A (ja) * 1986-04-14 1987-10-21 Matsushita Electric Ind Co Ltd 液晶表示パネルの製造法
JPH04190217A (ja) * 1990-11-22 1992-07-08 Ricoh Co Ltd 透過型カラー液晶パネル
JP3238230B2 (ja) * 1993-02-26 2001-12-10 株式会社東芝 液晶表示装置
JPH1068961A (ja) * 1996-08-29 1998-03-10 Toshiba Corp 液晶表示装置及びこの液晶表示装置の製造方法並びにこの液晶表示装置の駆動方法
JP2000305104A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 液晶表示装置及びその製造方法
DE19957789A1 (de) 1999-12-01 2001-06-21 Leoni Bordnetz Sys Gmbh & Co Kontaktierungssystem für zwei Leiterplatten
JP3685383B2 (ja) * 2000-04-27 2005-08-17 日本ビクター株式会社 反射型液晶表示素子
KR100908849B1 (ko) * 2002-08-07 2009-07-21 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치
KR100869113B1 (ko) * 2002-08-23 2008-11-17 삼성전자주식회사 액정 표시 장치
KR20050023967A (ko) * 2003-09-04 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시패널
JP2006019321A (ja) * 2004-06-30 2006-01-19 Toray Eng Co Ltd 回路基板及びその製造方法
TWI299244B (en) * 2004-11-22 2008-07-21 Phoenix Prec Technology Corp Method for fabricating conductive structure of circuit board
CN100464225C (zh) * 2004-12-30 2009-02-25 群康科技(深圳)有限公司 半穿透半反射式液晶显示装置
JP2006245453A (ja) * 2005-03-07 2006-09-14 Three M Innovative Properties Co フレキシブルプリント回路基板の他の回路基板への接続方法
JP2006292801A (ja) * 2005-04-06 2006-10-26 Seiko Epson Corp 液晶装置並びに電子機器
JP4609350B2 (ja) * 2006-03-14 2011-01-12 パナソニック株式会社 電子部品実装構造体の製造方法
TWI409923B (zh) * 2009-12-02 2013-09-21 King Dragon Internat Inc 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
JP5701125B2 (ja) * 2010-04-30 2015-04-15 セイコーインスツル株式会社 液晶表示装置
KR101375243B1 (ko) * 2011-08-25 2014-03-19 부산대학교 산학협력단 수평 스위칭 모드 액정 표시 장치
JP2013084816A (ja) * 2011-10-11 2013-05-09 Hitachi Chemical Co Ltd プリント配線板及びその製造方法並びに熱硬化性樹脂組成物
JP2013218337A (ja) * 2013-04-25 2013-10-24 Semiconductor Energy Lab Co Ltd 表示装置、表示モジュール、及び電子機器
JP2015001698A (ja) * 2013-06-18 2015-01-05 日本電気硝子株式会社 液晶レンズ
JP6194657B2 (ja) * 2013-06-28 2017-09-13 ソニー株式会社 液晶表示装置
US10506722B2 (en) * 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
CN108738240A (zh) * 2017-04-19 2018-11-02 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144868U (ja) * 1982-03-26 1983-09-29 株式会社日立製作所 印刷配線板
JPH0637412A (ja) * 1992-07-15 1994-02-10 Fujitsu Ltd プリント配線板
JP2000286537A (ja) * 1999-03-31 2000-10-13 Kuraray Co Ltd 回路基板およびその製造方法

Also Published As

Publication number Publication date
KR20220037335A (ko) 2022-03-24
TWI763042B (zh) 2022-05-01
CN114206015B (zh) 2024-10-11
US20220087034A1 (en) 2022-03-17
CN114206015A (zh) 2022-03-18
JP7092316B2 (ja) 2022-06-28
KR102519230B1 (ko) 2023-04-06
TW202214059A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US8633392B2 (en) Circuit board with high-density circuit patterns
TWI294678B (en) A method for manufacturing a coreless package substrate
US7908744B2 (en) Method for fabricating printed circuit board having capacitance components
JP2007221089A (ja) 回路基板構造およびその製法
US20080191326A1 (en) Coreless packaging substrate and method for manufacturing the same
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
US7839650B2 (en) Circuit board structure having embedded capacitor and fabrication method thereof
US20070158852A1 (en) Circuit Board with Conductive Structure and Method for Fabricating the same
US20130313004A1 (en) Package substrate
JP7092316B2 (ja) 回路基板構造の製造方法
TWI813580B (zh) 印刷電路板
TW200411879A (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
TWI386139B (zh) 具雙面線路之封裝基板及其製法
JP2007214568A (ja) 回路基板構造
CN102131347B (zh) 线路基板及其制作方法
US12108530B2 (en) Circuit board structure and manufacturing method thereof
TW202017446A (zh) 內嵌式被動元件結構
TWI782247B (zh) 多層基板及其製造方法
CN101808476B (zh) 线路板的制作方法
US20230413453A1 (en) Circuit board and method for manufacturing same, and electronic device comprising same circuit board
TWI327367B (en) Semiconductor substrate structure and method for fabricating the same
TWI793139B (zh) 印刷電路板
TW201134336A (en) Flexible printed circuit board and manufacturing method thereof
TWM383270U (en) Flexible printed circuit board
KR20240138785A (ko) 반도체 패키지용 방열 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220607

R150 Certificate of patent or registration of utility model

Ref document number: 7092316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150