JP2022028624A - 電界効果型トランジスタの製造方法および半導体装置 - Google Patents

Abstract

【課題】所望の特性を備えた複数のＦＥＴを塗布法により製造する方法を提供すること。【解決手段】基板の表面上に複数の電界効果型トランジスタを製造する方法であって、 半導体材料をインクジェット塗布する工程を含み、前記インクジェット塗布を、前記基板に対しインクジェットヘッドを移動させながら、前記基板上の電界効果型トランジスタを形成する箇所ごとに、液滴数及び／又は液滴間隔を予め定められた条件に応じ変化させて行う、電界効果型トランジスタの製造方法。【選択図】 図６

Description

本発明は、電界効果型トランジスタの製造方法、および半導体装置に関する。

近年、半導体層に有機半導体及び／又はカーボン材料を用いた電界効果型トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）が盛んに検討されている。これらの材料は溶液状態で取り扱うことが可能であるため、半導体材料を含む溶液を塗布・印刷するウェット成膜法を用いることができる。ウェット成膜法では、高温プロセスを避けることができるので、低温でのプラスチック基板上へのデバイス製造や、低コストでのデバイス製造が可能である。また、ウェット成膜法では成膜とパターニングの工程を同時に行えることから、従来のフォトリソグラフィプロセスを用いる真空成膜プロセスと比較して材料利用効率が高く、環境負荷が少ないという点でも期待されている。

一方、ディスプレイや回路を構成するＦＥＴは、特性ばらつき（例えば、駆動電流値のばらつき）が生じると、設計仕様通りの安定した回路動作の実現が困難となる。そのため、例えば、半導体層を塗布法で形成する技術において、ゲート電極、ゲート絶縁層、ソース電極およびドレイン電極の１種以上を含む構造体を複数形成した後、当該１種以上の電極幅やゲート絶縁層膜厚等の物理量を測定し、測定した物理量に基づいて、構造体に塗布すべき半導体材料の塗布量を調整する方法が検討されている（例えば、特許文献１参照）。この方法により、チャネルの幅や長さ、絶縁層の膜厚等の形成ばらつきによる特性ばらつきを軽減している。

国際公開第２０２０／０８０１０９号

ディスプレイや回路を構成するＦＥＴは、その役割に応じて所定の特性（例えば、駆動電流値）を発揮することが求められる。同じ大きさ、形状のＦＥＴであっても、半導体材料の塗布量や密度により、その特性は異なる。

このようなＦＥＴごとの所定の特性を発揮させるために、特許文献１に記載された方法を応用して、ＦＥＴごとに半導体材料の塗布量を調整する方法が考えられる。しかしながら、特許文献１に記載された方法では、塗布量を増やすと単純に液滴が大きくなるため、構造体の形状によっては隣り合う構造体にまで半導体材料が重なってしまい、うまく調整することができない場合があるという問題があった。

本発明は、上記課題に鑑み、所望の特性を備えた複数のＦＥＴを塗布法により製造することにより、サイズの小さい半導体装置を提供することを目的とする。

本発明は、基板の表面上に複数の電界効果型トランジスタを製造する方法であって、半導体材料をインクジェット塗布する工程を含み、前記インクジェット塗布を、前記基板に対しインクジェットヘッドを移動させながら、前記基板上の電界効果型トランジスタを形成する箇所ごとに、液滴数及び／又は液滴間隔を予め定められた条件に応じ変化させて行う、電界効果型トランジスタの製造方法である。

本発明によれば、基板上に所望の特性を備えた複数のＦＥＴを製造することができる。特に、例えば、ＦＥＴが密集しており互いの半導体層間の距離が狭い領域を有する基板であっても、所望の特性を備えたＦＥＴを製造することができる。更に、本発明の製造方法により、サイズの小さい半導体装置を得ることが可能となる。

ＦＥＴの製造方法の一例を示した模式断面図 本発明の実施の形態１に係るＦＥＴの製造方法の概要を示した模式図 チャネル領域上に半導体材料をインクジェット塗布した例を示した模式図 チャネル領域の大きさが同一の構造体への半導体材料の塗布状態の違いを示した模式図 複数のノズルを有するインクジェットヘッド下面の一例を示した模式図 チャネル領域の大きさが異なる構造体への半導体材料の塗布状態の違いを示した模式図 図６の破線Ｘ－Ｙ部における概略断面図 ソース電極とドレイン電極が互い違いに配置された構造体の一例を示した模式図 物理量の測定対象を示すための、ＦＥＴの模式平面図及び模式断面図 複数のＦＥＴがＸ方向、Ｙ方向共に等間隔に配置された半導体装置の一部を示した模式平面図。 複数のＦＥＴがＸ方向、Ｙ方向共に１つ飛ばしで等間隔に配置された半導体装置の一部を示した模式平面図。 注目トランジスタと隣接トランジスタのそれぞれの半導体材料の存在領域が内接する矩形の中心位置の関係を示した模式平面図

以下、本発明を実施するための形態を詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではなく、発明の目的を達成できて、かつ、発明の要旨を逸脱しない範囲内においての種々の変更は当然あり得る。

（インクジェット塗布法を利用したＦＥＴの製造方法）
図１は、半導体層をインクジェット塗布法により形成する場合におけるＦＥＴの製造方法の例を示す模式断面図である。まず、（ａ）基板１上に、下部導電膜２を形成する。下部導電膜２の形成方法としては、抵抗加熱蒸着法、電子線ビーム法、スパッタリング法、メッキ法、ＣＶＤ法等の方法が挙げられる。また、インクジェット法、印刷法、イオンプレーティング法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの公知の塗布方法により、導電体と感光性有機成分を含有するペーストを基板上に塗布した後、塗布膜を乾燥させて溶剤を除去する方法が挙げられる。

下部導電膜２の材料としては、導電性の観点から銀、銅及び金が好ましく、コスト、安定性の観点から銀であることがより好ましい。

次に、（ｂ）下部導電膜２をパターン加工して、ゲート電極３を形成する。この際、図示はしないが、他の回路やアンテナと接続するための下部配線も形成することができる。パターン加工の方法としては、公知のフォトリソグラフィによるパターン加工が好ましい。下部導電膜２が感光性を有しない場合は、フォトレジストを用いた公知のパターン加工が利用できる。導電体と感光性有機成分を含有するペーストを基板上に塗布して下部導電膜２を形成した場合は、その感光性導電膜をフォトリソ加工することができる。こうして、基板１上に、導電性パターンであるゲート電極３が形成される。

次に、（ｃ）ゲート電極３の上にゲート絶縁層４を形成する。ゲート絶縁層４の作製方法は、特に制限はないが、例えば、原料組成物をゲート電極３が形成された基板上に塗布し、乾燥することで得られたコーティング膜を必要に応じ熱処理する方法が挙げられる。塗布方法としては、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。

この際、図示はしないが、下部配線と、後述する上部配線とを接続する部分に対して、ゲート絶縁層４を除去してコンタクトホールを形成する。（ｃ）の工程において感光性有機成分を有するペーストを用いてゲート絶縁層４を得た場合は、フォトリソグラフィによるパタ－ニングでコンタクトホールを形成することができる。

次に、（ｄ）ゲート絶縁層４の上のチャネル領域を覆うように半導体材料５をインクジェット塗布により着滴させる。チャネル領域とは、半導体材料が形成するネットワークがソース電極とドレイン電極とを接続する範囲を指す。ソース電極とドレイン電極との間隔は、キャリアの移動方向の長さであって、チャネル長という。一方、ソース電極とドレイン電極との間においてチャネル長の方向と直交する方向に沿った長さをチャネル幅という。

次に、（ｅ）半導体材料５を乾燥させることにより、半導体層６を形成する。乾燥方式としては、熱風オーブン、ホットプレート、赤外線、真空乾燥などの公知の乾燥方法が挙げられる。こうして、ゲート絶縁層４上に半導体層６が形成される。

次に、（ｆ）ゲート絶縁層４上に上部導電膜７を形成する。上部導電膜７の形成方法としては、下部導電膜２の形成方法と同様の方法が挙げられるが、フォトリソグラフィによる電極のパターン加工ができ、より生産性を向上させられる観点から、導電体と感光性有機成分を含有するペーストを基板上に塗布した後、塗布膜を乾燥させて溶剤を除去する方法が好ましい。

最後に、（ｇ）上部導電膜７をパターン加工して、ソース電極８とドレイン電極９を形成する。この際、図示はしないが、他の回路やアンテナと接続するための上部配線も形成することができる。

図１に示すＦＥＴはボトムゲート型のＦＥＴであるが、トップゲート型のＦＥＴであってもよい。この場合、工程（ａ）～（ｇ）の順序を適宜入れ替えることでＦＥＴを製造することができる。

トップゲート型かつトップコンタクト型のＦＥＴの場合、ゲート電極、ソース電極、ドレイン電極が形成されていない状態で工程（ｄ）および（ｅ）を行うこととなる。そのため、後の工程（ａ）～（ｃ）、（ｆ）、（ｇ）を行う過程で基材にかかる熱等の影響で基材が伸縮した場合、半導体層の位置も基材伸縮に応じて伸縮するため、各々の工程にて構造体の加工位置を補正する必要がある。その他の型のＦＥＴの場合は、インクジェット塗布の際に、後述するように基材の伸縮を考慮して塗布することが可能であり、チャネル領域上に塗布することができるため、好ましい。

また、図１に示すＦＥＴはトップコンタクト型（ソース電極およびドレイン電極が半導体層の上側に配置される構造）のＦＥＴであるが、ボトムコンタクト型（ソース電極およびドレイン電極が半導体層の下側に配置される構造）のＦＥＴであってもよい。この場合、工程（ｆ）および（ｇ）を工程（ｄ）および（ｅ）の前に行うことでＦＥＴを製造することができる。

以上説明したＦＥＴの製造方法は、以下に示す本発明の各実施の形態に係るＦＥＴの製造方法に適用することができる。

（実施の形態１）
本発明の実施の形態１に係るＦＥＴの製造方法は、少なくとも、ゲート電極、ソース電極およびドレイン電極の１種以上を含む複数の構造体を形成した後、各構造体に半導体材料をインクジェット塗布する工程を含み、前記インクジェット塗布を、前記基板に対しインクジェットヘッドを移動させながら、前記構造体ごとに、液滴数および／または液滴間隔を予め定められた条件に応じ変化させて行うことにより、基板の表面上に複数のＦＥＴを製造する方法である。

図２は、本発明の実施の形態１に係るＦＥＴの製造方法の概要を示す模式図である。図２（ａ）に示すように、基板１がステージ２０上に固定されている。基板１の上には、複数の構造体１０が形成されている。構造体１０は、ゲート電極、ソース電極およびドレイン電極の１種以上を含み、最終的にＦＥＴとなるものである。カメラ２１は、構造体１０及び／又はアライメントマーク１１を撮像する。撮像した画像と撮像時のカメラ座標から、図示しない演算部が、インクジェット塗布すべき座標を算出する。これにより、構造体１０ごとに、インクジェット塗布を行う際の液滴数及び／又は液滴間隔に関する「予め定められた条件」が決定する。また、基板１上には構造体１０とアライメントマーク１１のみ記載しているが、回路の配線やコンデンサ等を配置しても良い。

基板１をステージ２０上に固定する方法の一例としては、ステージ２０に吸着穴やポーラスチャックを設け、真空引きする方法が挙げられる。

構造体１０の塗布座標の算出について一例を挙げて説明する。まず、画像処理と塗布位置座標の算出を行う演算装置（ＰＣなど）を準備しておき、あらかじめ構造体１０及び／又はアライメントマーク１１の標準画像データを登録しておく。そして、カメラ２１により撮像された画像に対して、標準画像データを照合し、画像の位置（座標）を検出する。画像の照合は、正規化相関や、画像の輪郭などの幾何学形状の情報を比較する、公知のパターン照合方法を用いることができる。そして、パターン照合により得られた座標データを用いて、塗布位置座標の補正をする。座標補正は、インクジェットノズルの座標を補正することによって行ってもよいし、インクジェット塗布時に基材を動かしてその座標を補正することによって行ってもよい。

構造体１０の数が少ない場合や、半導体材料の塗布位置精度の高さを求める場合には、構造体１０のそれぞれの画像を撮像し、取得画像から構造体１０のぞれぞれの塗布中心座標を算出する方法が好ましい。一方、基板１上の構造体１０の数が多い場合や、半導体材料の塗布位置精度の高さがあまり優先されない場合は、アライメントマーク１１を用いて塗布位置補正を行う方法が好ましい。

アライメントマーク１１を用いて塗布位置補正を行う場合は、例えば、アライメントマーク１１を対角に２点読み取ることにより、塗布方向、塗布幅方向、基材とインクジェットヘッドとの角度ずれが補正できる。また、基材１の伸縮率が大きい場合は、カメラ２１により取得したアライメントマーク間の距離と、登録したアライメントマーク間の距離の比率から補正をかけても良い。さらに、アライメントマーク１１を４点読み取ることにより、台形型の歪み等、歪みの形状に応じた補正もすることができる。位置精度が要求される場合には、アライメントマーク１１を狭ピッチで複数点配置しても良い。そして、あらかじめＣＡＤデータ等からアライメントマーク１１と各構造体１０の座標をＰＣに登録しておくことにより、取得したアライメントマーク１１の座標と各構造体１０の相対的な位置関係から、構造体１０のそれぞれの塗布位置中心を算出する。

塗布位置中心を算出した後、構造体１０のそれぞれについて、行列の液滴間隔と液滴数を指定し、塗布位置中心から１滴１滴の塗布位置座標を割り付ける。

その後、図２（ｂ）に示すように、インクジェットヘッド２２又はステージ２０を一方向に移動しながら、塗布すべき座標にインクジェットヘッド２２のノズルから半導体材料を吐出する。基板１は枚葉の例を示しているが、ロールフィルム等を用いても良い。その場合は、インクジェットヘッド２２を移動しながら塗布する方が、ロールフィルムにしわが入りにくいため好ましい。

また、塗布位置精度を高めるため、塗布方向の吐出位置をオフセットする機能を設けても良い。オフセットとは、例えば、基板とインクジェットヘッドのノズルとの間隔、塗布速度、インクの吐出速度の関係により、塗布方向に生じる一定距離のずれを解消するものである。インクの吐出速度は、インクの特性によるが、一般に５～１０ｍ／ｓとすることによりサテライト（小液滴の飛散）のない安定した吐出ができる。例えば、基板１とインクジェットヘッド２２との相対移動速度が１００ｍｍ／ｓ、基板１とインクジェットヘッド２２の下面との間隔が１ｍｍ、インクの吐出速度が５ｍ／ｓの場合、インクが吐出してから基板に着滴するまでの時間は、０．２ｍｓとなる。この間、塗布方向に１００ｍｍ／ｓ×０．２ｍｓ＝２０μｍ進むこととなるため、この値をオフセットすることにより、より塗布位置精度が高まり、より少ない液滴量でチャネル領域を覆うことができる。

塗布方向の液滴間隔について説明する。本発明における液滴間隔とは、吐出する液滴のうち隣り合う液滴同士の中心間の距離をいう。最小の液滴吐出間隔は基材１とインクジェットヘッド２２との相対移動速度と、ヘッドの駆動周波数も考慮した、液滴吐出時の駆動電圧波形の１サイクルタイムにより決定される。１サイクルタイムは、ピエゾ素子を変形させる時間やノズル下面に形成されるメニスカスの安定する時間を考慮して決定されるが、インクジェットヘッドの構造により異なる。例えば液滴吐出サイクルの下限が５０μｓ、ノズル移動速度が１００ｍｍ／ｓの場合、最小の液滴吐出間隔の下限は１００μｓ×１０ｍｍ／ｓ＝１μｍ、１００μｓ×１００ｍｍ／ｓの場合、１０μｍとなる。液滴吐出サイクルの下限より短く設定した場合は安定して液滴を吐出することができず、吐出量にばらつきが生じたり、サテライトが発生したりする。

図３に、チャネル領域１４上に、半導体材料を溶液に溶解させたインク（以下「半導体インク」と称する）の液滴１２を６滴吐出し、合一させた液滴（以下「合一液滴」と称する）１３を形成させた模式図を示す。

図３（ａ）では、チャネル領域１４の長手方向２３に略一直線上に液滴１２を６滴塗出し、合一液滴１３を形成している。

図３（ｂ）および（ｃ）では、チャネル幅方向に３滴ずつ、チャネル長方向に２滴ずつ、計６滴を適当な液滴間隔で吐出している。図３（ｂ）の場合は、合一液滴１３はチャネル領域を覆うため、予定されていた通りの特性のＦＥＴが形成される。しかしながら、図３（ｃ）に示すような液滴間隔で吐出した場合は、基材１と半導体インクの液滴１２との接触角や、半導体インクの吐出量にもよるが、液滴１２は合一されない。そのため、乾燥後に各液滴１２のリング状の蒸発残渣物である、いわゆるコーヒーリングがチャネル領域１４上に形成されてしまう。コーヒーリング周辺では半導体材料の密度が高くなってしまい、チャネル領域１４で半導体材料の疎密が生じてしまうことにより、予定されていたものとは異なる特性のＦＥＴが形成されてしまう。これでは、基板上に形成される複数のＦＥＴにおいて、予定通りにできあがるものもあれば、予定外の特性になってしまうものも生じてしまう。したがって、図３（ｃ）に示すような液滴数および液滴間隔の条件をとることはできない。

本発明では、図３（ａ）に示すように、基板に対しインクジェットヘッドを構造体に形成されるチャネル領域１４の長手方向に移動させながら行うことが、生産効率の観点から好ましい。このとき、インクジェットヘッドとは相対移動する関係にあればよく、いずれか一方だけを動かしてもよいし、両方を動かしてもよい。基板と１つの構造体１０に着滴させる液滴数は、半導体インクの揮発性によるが、遅くとも１秒以内には合一された液滴となるような範囲に調整することが好ましい。一例として、液滴間隔１μｍを塗布速度１０ｍｍ／ｓで５０滴落とすと、１滴目の吐出開始時間から、１μｍ／（１０ｍｍ／ｓ）×４９液滴間隔分＋着滴時間０．１ｍｓ＝５ｍｓ程度で完了するため、問題とならない。

液滴間隔は２～１００μｍが好ましく、５～３０μｍがより好ましい。合一液滴の形状は、液滴間隔を狭くすると真円に近づき、液滴間隔を広くすると楕円形となる。構造体１０（中のチャネル領域１４）の縦横比が１でない場合には、材料ロスを低減するという観点から液滴間隔を広げた方が良い。また液滴間隔の下限は、液滴吐出時の駆動電圧波形の１サイクルタイムと塗布速度との積で決定されるため、ヘッド性能によるが、適切な塗布速度を保つ観点から２μｍ以上が好ましい。また液滴間隔を広くし過ぎると、隣接した液滴１２が合一液滴１３を形成できなくなるため、液滴間隔は１００μｍ以下が好ましい。

液滴数は、液滴間隔を広げすぎずに所定量の塗布を行う観点から５滴以上が好ましく、必要以上に大きな合一液滴を形成しない観点から１００滴以下が好ましい。

例えば、半導体層６をカーボンナノチューブで形成する場合、液滴間隔及び／液滴数を補正し塗布することで、半導体層６中のカーボンナノチューブの量、具体的には半導体層６の１μｍ^２当たりに存在するカーボンナノチューブの総長さが調整されることにより、ＦＥＴの駆動電流値を所定の値にすることができる。

図４は、形成されるチャネル領域の大きさが同一の構造体に、チャネル領域の大きさに応じ液滴数及び／又は液滴間隔を変化させて半導体インクを塗布した際の、合一液滴の形状の違いを示した模式図である。

図４（ａ）ではチャネル領域１４の長手方向２３に液滴１２を６滴吐出し、合一液滴１３を形成している。図４（ｂ）では図４（ａ）と比べ、液滴数は同一で、液滴１２の液滴間隔を広げて合一液滴１３を形成している。液滴間隔を調整することにより合一液滴１３の形状を変えることが可能であり、隣り合う構造体のチャネル領域１４に重ならないように塗布することができる。図４（ｃ）は、液滴１２を４滴吐出し、合一液滴１３を形成している。図４（ａ）と比べ、液滴数は少なく、液滴間隔を広げており、チャネル領域１４を覆える範囲で液滴数と液滴間隔を調整し、薄く塗り広げる塗布となっている。このように塗布することで、チャネル領域１４上に塗布される半導体材料の量が少なくなるため、半導体材料の濃度の調整が可能となる。さらに、チャネル領域１４に合わせて合一液滴１３の形状を選択することにより、材料ロスの低減にも繋がる。合一液滴１３の形状は、チャネル領域１４の形状と、インクジェットの塗布位置精度を考慮して、チャネル領域を覆える範囲で選択することが好ましい。

図５に、複数のノズルを有するインクジェットヘッド下面２４の一例を示した模式図を示す。一般に、産業用途のインクジェットヘッド２２の下面には図５（ａ）に示すように、一定のノズルピッチＮｐ毎に複数のノズル２５が配置されており、また２列以上配列されていることが多い。この場合、塗布幅方向の液滴間隔はＮｐ／列数となる。更に液滴間隔を狭める必要がある場合には、図５（ｂ）に示すように、塗布幅方向に対してインクジェットヘッド２２の角度をθずらして塗布することにより、更に液滴間隔を狭くすることができる。塗布幅方向のノズルピッチはＮｐ×ｃｏｓθとなるため、角度θは９０度を超えない範囲で大きくする程、塗布幅方向はより狭い液滴間隔とすることができる。ただし、角度θ分、吐出タイミングをノズル毎にずらす必要があるため、角度に応じて吐出タイミングはノズル毎にオフセットすることとなる。

前述のインクジェット塗布方法を用いることにより、例えば、図２（ａ）に示すような、複数の構造体１０が形成された基板１上にインクジェット塗布することが可能となる。複数の構造体１０が同一形状であり、液滴間隔及び／又は液滴数も全て同一条件である場合は、指令も非常に単純となるため、吐出位置の算出時間が短くてすむ。図２（ａ）には、塗布方向、塗布幅方向共に一定間隔で構造体１０が配置されているが、必ずしも構造体上の全てにインクジェット塗布する必要はなく、半導体層６の形成如何により、意図的に論理回路の一部を動作させないようにすることや、異なる回路動作をさせることも可能である。また、構造体１０が歯抜け状に配置したり、基板上に回路を接続するための配線やキャパシタ等を配置したりしても良い。

本実施の形態１に係るＦＥＴの製造方法において、基板上に形成されている複数の構造体は、形成されるチャネル領域の大きさが同じである構造体で構成されていてもよいが、形成されるチャネル領域の大きさが互いに異なる２種以上の構造体を有することが好ましい。駆動電流値はチャネル幅とチャネル長に依存する。例えば、基板内に整流回路と記憶回路等、異なる機能を持つ回路を作製する場合、異なる駆動電流値を得る必要がある。そのため、チャネル幅，チャネル長を回路それぞれの構造体について異なるように設計し、異なる構造体のそれぞれのチャネル領域を覆うように液滴間隔及び／又は液滴数を選択することにより、構造体毎に所望の駆動電流値を得ることができる。

この場合、チャネル領域の大きさに応じ液滴数及び／又は液滴間隔を変化させることにより、基板の表面上に複数のＦＥＴを製造することができる。

図６は、形成されるチャネル領域の大きさが互いに異なる２種の構造体に、チャネル領域の大きさに応じ液滴数及び／又は液滴間隔を変化させて半導体インクを塗布した際の、合一液滴の形状の違いを示した模式図である。また、図７は、図６の破線Ｘ－Ｙ部における概略断面図である。図６（ａ）～（ｃ）のいずれも、長手方向２３の方向に塗布している。図６（ａ）と図６（ｂ）とに示される構造体は、チャネル領域１４の大きさ（ここではチャネル幅）が互いに異なる構造体である。

図６、７（ａ）ではチャネル領域１４の長手方向２３に液滴１２を６滴吐出し、合一液滴１３を形成している。しかしながら、図６（ａ）の液滴間隔及び液滴数を適用し図６、７（ｂ）の構造体に半導体インクを塗布しても、チャネル領域１４全体を覆うことができない。そのため、液滴間隔や液滴数を変化させることで、チャネル領域１４を覆うことができる。

図６、７（ｂ）では図６、７（ａ）と比べ、液滴間隔は同一で、液滴１２を１０滴吐出し、合一液滴１３を形成している。液滴１３は長手方向２３に長い楕円形状となり、液滴数が増加した分、合一液滴１３の高さ１５は高くなっている。

図６、７（ｃ）では図６、７（ａ）と比べ、液滴数は同じであるが液滴間隔を広げて吐出し、合一液滴１３を形成している。合一液滴１３は、長手方向２３に長い楕円形状となっているが、液滴数（塗布量）は図６、７（ａ）と同一であるため、長手方向２３と垂直方向の合一液滴１３の径は小さくなる。液滴数が同一で液滴間隔を広げた場合、長手方向２３に液滴を薄く塗り広げることになるため、合一液滴１３の高さ１５は低くなる。なお、液滴間隔及び／又は液滴数を変更した際の液滴高さは、絶縁層４と半導体材料との接触角も影響するため、実際には、チャネル領域を覆う面積範囲で液滴間隔及び／又は液滴数を振り、所望の電流値（Ｉｄ）となる条件を決定することが好ましい。

所望の電流値が得られたかの評価については、ＦＥＴのＩ－Ｖ特性が測定可能な装置であれば既知の装置で測定可能であり、ゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）－ソース・ドレイン間電圧（Ｖｓｄ）特性を測定すれば良い。

図６、７には図示はしていないが、液滴間隔と液滴数の両方を調整し、チャネル領域１４を覆いつつ、半導体材料の密度を変えても良い。

なお、半導体材料の密度を構造体ごとに変えるために、半導体材料の濃度が異なる２種以上の半導体インクを用いても良い。ただし、生産効率の観点からは、半導体インクの種類は統一し、その液滴間隔及び／又は液滴数により半導体材料の密度を調整することが好ましい。

また、本発明に適用される構造体の別の一例を図８に示す。図８は、ソース電極８とドレイン電極９が互い違いに配置された構造体の一例を示した模式図を示す。図８（ａ），（ｂ）に示すような、複雑な形状のチャネル領域１４を有する構造体１０の場合は、チャネル領域１４の高さ方向の最大値Ｃｘ，幅方向の最大値Ｃｙについて、値の大きい方を長手方向と解釈すれば良い。

以上説明した本実施の形態１によれば、複数のＦＥＴを形成する基板において、半導体材料をインクジェット塗布する際の液滴数及び／又は液滴間隔を予め定められた条件に応じ変化させているので、基板上に所望の特性を備えた複数のＦＥＴを製造することができる。また、液滴数及び／又は液滴間隔を調整しているので、ＦＥＴが密集しており互いの半導体層の距離が狭い領域を有する基板であっても、隣り合うＦＥＴ間で半導体層が重なり合うのを防ぐことができる。また、チャネル領域を覆うように液滴形状を調整することが可能であるため、液滴形状を真円と想定し、構造体の縦横比が１に近づける必要がなく、例えば塗布方向に長い構造体としても良い。これにより、構造体自身の形状はもちろんであるが、配線等の設計自由度も広がる。

さらに、形成されるチャネル領域の大きさが互いに異なる２種以上の構造体を有する場合は、各構造体のチャネル領域の大きさに応じて液滴数及び／又は液滴間隔を調整しているので、構造体毎に所望の駆動電流値を得ることができる。加えて、構造体の設計において塗布形状起因による制約を緩和することができる。

なお、ディスプレイ用途では、高さ１～１００μｍ程度の隔壁を設け、隔壁に囲われた領域内に充填するインク量を増減することにより、形成後の濃度や高さを調整することが一般的である。これに対し本願は、液滴間隔及び／又は液滴数を調整することにより合一液滴１３の形状を制御し、チャネル領域１４上の半導体材料の濃度や高さを調整するため、隔壁を必要としない。

（実施の形態２）
本発明の実施の形態２に係るＦＥＴの製造方法は、上記した実施の形態１に係るＦＥＴの製造方法において、インクジェット塗布を行う前に、ゲート電極、ゲート絶縁層、ソース電極およびドレイン電極のうちの１種以上に基づく物理量を複数の構造体それぞれ又は代表点において測定する工程と、前記測定した構造体の物理量に基づいて、各構造体に塗布すべき液滴数及び／又は液滴間隔を補正する工程と、を含む、ＦＥＴの製造方法である。

実施の形態１で述べたように、構造体１０を製造する過程で、ゲート電極３、ゲート絶縁層４、ソース電極８及びドレイン電極９のうちの１種以上については、製造ばらつきが発生しうるものである。そこで、本実施の形態２によれば、そのような製造ばらつきに基づく塗布位置座標のずれをも補正することができる。

図９（ａ）に、ＦＥＴの模式平面図、図９（ｂ）に図９（ａ）の破線Ｘ－Ｙ部における概略断面図を示す。物理量の測定対象は、ゲート電極３の幅３０、ゲート電極３の長さ３１、ソース電極８とドレイン電極９との間隔３２、ソース電極８及び／又はドレイン電極９の長さ３３、ゲート電極３とソース電極８及び／又はドレイン電極９との重なり部の幅３４、ゲート電極３の膜厚３５、ゲート電極３の表面ラフネス、ゲート電極３の密度、ゲート電極３の屈折率、ソース電極８及び／又はドレイン電極９の膜厚３７、ソース電極８および／またはドレイン電極９の表面ラフネス、ソース電極８および／またはドレイン電極９の密度、ソース電極８および／またはドレイン電極９の屈折率、チャネル領域のゲート電極端のラフネス、チャネル領域のソース電極８及び／又はドレイン電極端のラフネス、ゲート絶縁層の膜厚３５、ゲート絶縁層の表面ラフネス、ゲート絶縁層の密度、ゲート絶縁層の屈折率、等が挙げられるが、ＦＥＴの駆動電流値が変動するものであれば、特に制限はない。

中でも、ゲート電極の幅３０、ゲート電極の長さ３１、ソース電極及び／又はドレイン電極との間隔３２、ソース電極及び／又はドレイン電極の長さ３３、及びゲート絶縁層の膜厚３６は、ゲート電極、ゲート絶縁層、ソース電極またはドレイン電極形成後であれば、いずれの工程でも測定が可能であり、さらにインライン、非破壊、短時間での測定が可能であることなどから、好ましい。

さらに、物理量を測定する構造体１０は、ＦＥＴのゲート電極３、ゲート絶縁層４、ソース電極８及びドレイン電極９のうちの１種以上に基づくものであれば、その構造体１０はＦＥＴに限られない。例えば、物理量の測定用に形成されたテストパターンを測定する対象としてもよい。

各幅、長さ、間隔、電極端ラフネスは、光学顕微鏡や走査型電子顕微鏡（ＳＥＭ）等により測定できる。膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。屈折率は、分光エリプソメトリ法などにより測定できる。ゲート電極とソース電極および／またはドレイン電極との重なり部の長さは、図９（ｂ）に示す断面をＳＥＭにより観察し、ゲート電極３とソース電極８又はドレイン電極９との重なり部の長さを測定できる。表面ラフネスは、絶縁層や電極の表面粗さを、表面形状測定装置を用いて測定できる。測定方法は、上記に限定されないが、複数のＦＥＴで同一の方法で物理量を測定し、ＦＥＴ毎の物理量のばらつき量を算出できる方法であれば良い。

なお、測定値は、上記測定対象の物理量の絶対値を測定しても良いし、上記測定対象の基準値からのズレ量を測定しても良い。

ある一つの物理量に基づいて半導体材料の液滴間隔及び／又は液滴数を補正してもよいし、二種以上の物理量に基づいて補正してもよい。

ここで液滴間隔及び／又は液滴数の補正方法としては、測定した物理量に基づき、液滴間隔及び／又は液滴数の絶対値を補正しても良いし、測定した物理量の基準値からのズレ量に基づき、基準の液滴間隔及び／又は液滴数から補正しても良い。また、液滴間隔及び／又は液滴数については、ＦＥＴの駆動電流値が所定の値になるように、実験等により、チャネル領域を覆うことのできる液滴間隔及び／又は液滴数を基準に、補正値をＦＥＴの仕様により適宜決めれば良い。例えば、ゲート絶縁層の膜厚が基準値より薄い場合、駆動電流値が所定の値より大きくなる。そのため、駆動電流値を所定の値にするには、半導体材料の液滴高さを低くする必要があり、液滴間隔を広げる及び／又は液滴数を減らす方法が考えられる。しかし、これは上述の方法に限定される訳ではなく、実験等により補正値を決定することが好ましい。

（変形例）
実施の形態２の変形例として、基板１の表面上に形成する複数のＦＥＴのそれぞれに対し構造体の物理量を測定し、液滴間隔及び／又は液滴量を調整するのではなく、構造体の代表点において物理量を測定し、液滴間隔及び／又は液滴量を調整する方法が挙げられる。この方法では、例えば、基板１を、それぞれ複数の構造体１０（この構造体１０は、ゲート電極３、ゲート絶縁層４、ソース電極８及び／又はドレイン電極９の１種以上を備えたものである）を有する２以上の領域に区画し、当該領域中の１の上記構造体（これを当該領域中における代表点とする）について物理量の測定及び液滴間隔及び／又は液滴数の補正を行い、補正した液滴間隔及び／又は液滴数で、当該領域内のすべての構造体１０に半導体材料５を塗布する例が挙げられる。この方法は、測定時間が短時間になることなどから、好ましい。

以上説明した本実施の形態２およびその変形例によれば、構造体等に基づく物理量を測定し、それに応じて半導体材料の液滴数及び／又は液滴間隔を補正してから塗布を行っているので、基板上に所望の特性を備えた複数のＦＥＴを製造することができる。

以下に、本実施の形態に係るＦＥＴの製造方法に共通して適用される事項を説明する。

（ＦＥＴ）
本発明の方法により製造されるＦＥＴは、基板上に設けられる、少なくとも、ゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極を有する複数のＦＥＴである。

＜基板＞
基板に用いられる材料は、特に制限はないが、少なくとも電極が配置される面が絶縁性であれば良い。例えば、ガラス、サファイア、アルミナ焼結体、シリコンウエハ等、およびそれらの表面を酸化膜で被覆したもの等の無機材料や、ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）、ポリエステル、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリエチレン、ポリプロピレン、ポリフェニレンスルフィド、ポリパラキシレン、セルロース等の有機材料が好適に用いられるが、これらに限定されない。

＜ゲート電極、ソース電極、ドレイン電極および配線＞
ゲート電極、ソース電極、ドレイン電極および配線は、一般的に電極として使用されうる導電性材料であれば、いかなるものでもよい。そのような導電性材料としては、例えば、酸化錫、酸化インジウム、酸化錫インジウム（ＩＴＯ）などの導電性金属酸化物が挙げられる。また、白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、アモルファスシリコンやポリシリコンなどの金属、これらの中から選択される複数の金属の合金、ヨウ化銅、硫化銅などの無機導電性物質が挙げられる。また、ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸との錯体、ヨウ素などのドーピングによって導電率を向上させた導電性ポリマーが挙げられる。さらには、炭素材料、有機成分と導電体とを含有する材料などが挙げられる。

有機成分と導電体とを含有する材料は、電極の柔軟性が増し、屈曲時にも密着性が良く電気的接続が良好となる。有機成分としては、特に制限はないが、モノマー、オリゴマーもしくはポリマー、光重合開始剤、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料などが挙げられる。電極の折り曲げ耐性向上の観点からは、オリゴマーもしくはポリマーが好ましい。しかし、電極および配線の導電性材料は、これらに限定されるものではない。これらの導電性材料は、単独で用いてもよいが、複数の材料を積層または混合して用いてもよい。

また、電極の幅、厚み、および各電極間の間隔（例えばソース電極とドレイン電極との間隔）はＦＥＴの仕様により任意に設定できる。例えば、各電極の幅は５μｍ以上、１ｍｍ以下に設定することが好ましい。各電極の厚みは０．０１μｍ以上、１００μｍ以下に設定することが好ましい。ソース電極とドレイン電極との間隔は１μｍ以上、５００μｍ以下に設定することが好ましい。しかし、これらのサイズは、上記のものに限らない。

さらに、配線の幅および厚みも任意である。具体的には、配線の厚みは０．０１μｍ以上、１００μｍ以下に設定することが好ましい。配線の幅は５μｍ以上、５００μｍ以下に設定することが好ましい。しかし、これらのサイズは、上記のものに限らない。

＜ゲート絶縁層＞
ゲート絶縁層に用いられる材料は、特に限定されないが、酸化シリコン、アルミナ等の無機材料；ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリビニルフェノール（ＰＶＰ）等の有機高分子材料；あるいは無機材料粉末と有機材料の混合物を挙げることができる。中でも、ケイ素原子と炭素原子の結合を含む有機化合物を含むものが基板や電極との密着性の観点から好ましい。また、ケイ素原子と炭素原子の結合を含む有機化合物と、金属原子および酸素原子の結合を含む金属化合物とを含むものも好ましい。

ゲート絶縁層の膜厚は０．０５μｍ以上５μｍ以下に設定することが好ましく、０．１μｍ以上１μｍ以下に設定することがより好ましい。この範囲の膜厚に設定することにより、均一な薄膜形成が容易になる。

絶縁層は単層でも複数層でもよい。また、１つの層を複数の絶縁性材料から形成してもよいし、複数の絶縁性材料を積層して複数の絶縁層を形成しても構わない。

＜半導体層＞
半導体層に用いられる材料は、半導体性を示す材料であれば特に限定されず、インクジェット塗布プロセスが適用できるものであれば良い。有機半導体及び／又はカーボン材料が好ましい例として挙げられる。

特に、カーボン材料が好ましく、その具体例としては、カーボンナノチューブ（以下、ＣＮＴという）、グラフェン、フラーレンなどが挙げられるが、塗布プロセスへの適性や高移動度の点でＣＮＴが好ましい。

ＣＮＴとしては、１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴ、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴ、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴのいずれを用いてもよく、これらを２種以上用いてもよい。半導体の特性を示すという観点から単層ＣＮＴを用いることが好ましく、中でも単層ＣＮＴが半導体型単層ＣＮＴを９０重量％以上含むことがより好ましい。さらに好ましくは単層ＣＮＴが半導体型単層ＣＮＴを９５重量％以上含むことである。

半導体型単層ＣＮＴの含有比率は、可視－近赤外吸収スペクトルの吸収面積比により算出できる。ＣＮＴは、アーク放電法、化学気相成長法（ＣＶＤ法）、レーザー・アブレーション法等の方法により得ることができる。

中でも、半導体層の形成の容易性から、半導体層に用いられる材料はＣＮＴが好ましい。さらに、表面の少なくとも一部に共役系重合体が付着したＣＮＴ（以下、ＣＮＴ複合体という）は、溶液中での分散安定性に優れ、高移動度が得られるため、特に好ましい。ここで、共役系重合体とは、繰り返し単位が共役構造をとり、重合度が２以上の化合物を指す。

共役系重合体がＣＮＴの表面の少なくとも一部に付着した状態とは、ＣＮＴ表面の一部、あるいは全部を共役系重合体が被覆した状態を意味する。共役系重合体がＣＮＴを被覆できるのはそれぞれの共役系構造に由来するπ電子雲が重なることによって相互作用が生じるためと推測される。ＣＮＴが共役系重合体で被覆されているか否かは、被覆されたＣＮＴの反射色が被覆されていないＣＮＴの色から共役系重合体の色に近づくことで判別できる。定量的にはＸ線光電子分光法（ＸＰＳ）などの元素分析によって、付着物の存在とＣＮＴに対する付着物の質量比を同定することができる。

ＣＮＴ複合体は、ＣＮＴの表面の少なくとも一部に共役系重合体を付着させることにより、ＣＮＴの保有する高い電気的特性を損なうことなくＣＮＴを溶液中に均一に分散することが可能になる。また、ＣＮＴが均一に分散した分散液を用いて塗布法により、均一に分散したＣＮＴ膜を形成することが可能になる。これにより、高い半導体特性を実現できる。

共役系重合体をＣＮＴに付着させる方法は、（I）溶融した共役系重合体中にＣＮＴを添加して混合する方法、（II）共役系重合体を溶媒中に溶解させ、この中にＣＮＴを添加して混合する方法、（III）ＣＮＴを溶媒中で予め超音波等で予備分散しておいた所に共役系重合体を添加し混合する方法、（IV）溶媒中に共役系重合体とＣＮＴを入れ、この混合系に超音波を照射して混合する方法等が挙げられる。本発明では、複数の方法を組み合わせてもよい。

本発明において、ＣＮＴの長さは、設定されたソース電極とドレイン電極間隔よりも短いことが好ましい。ＣＮＴの平均長さは、ソース電極とドレイン電極間隔によるが、好ましくは２μｍ以下、より好ましくは０．５μｍ以下である。一般に市販されているＣＮＴは長さに分布があり、ソース電極とドレイン電極間隔よりも長いＣＮＴが含まれることがあるため、ＣＮＴをソース電極とドレイン電極間隔よりも短くする工程を加えることが好ましい。例えば、硝酸、硫酸などによる酸処理、超音波処理、または凍結粉砕法などにより短繊維状にカットする方法が有効である。またフィルターによる分離を併用することは、純度を向上させる点でさらに好ましい。

また、ＣＮＴの直径は特に限定されないが、０．５ｎｍ以上１００ｎｍ以下が好ましく、１ｎｍ以上５０ｎｍ以下がより好ましい。

上記のＣＮＴを被覆する共役系重合体としては、ポリチオフェン系重合体、ポリピロール系重合体、ポリアニリン系重合体、ポリアセチレン系重合体、ポリ－ｐ－フェニレン系重合体、ポリ－ｐ－フェニレンビニレン系重合体、チオフェンユニットとヘテロアリールユニットを繰り返し単位中に有するチオフェン－ヘテロアリーレン系重合体などが挙げられ、これらを２種以上用いてもよい。上記重合体は、単一のモノマーユニットが並んだもの、異なるモノマーユニットをブロック共重合したもの、ランダム共重合したもの、また、グラフト重合したものなどを用いることができる。

また、半導体層は、ＣＮＴ複合体と有機半導体を混合して用いてもよい。有機半導体中にＣＮＴ複合体を均一に分散させることにより、有機半導体そのものの特性を維持しつつ、高い移動度を実現することが可能となる。

また半導体層は、さらに絶縁性材料を含んでいてもよい。ここで用いられる絶縁性材料としては、本発明の絶縁材料組成物や、ポリ（メチルメタクリレート）、ポリカーボネート、ポリエチレンテレフタレートなどのポリマー材料が挙げられるが、特にこれらに限定されない。

半導体層は単層でも複数層でもよく、膜厚は１ｎｍ以上２００ｎｍ以下が好ましく、１００ｎｍ以下がさらに好ましい。この範囲の膜厚にすることにより、均一な薄膜形成が容易になり、さらにゲート電圧によって制御できないソース・ドレイン間電流を抑制し、ＦＥＴのオンオフ比をより高くすることができる。膜厚は、原子間力顕微鏡やエリプソメトリ法などにより測定できる。

（素子の適用可能性）
本発明の実施の形態に記載のＦＥＴの製造方法は、各種電子機器のＩＣ、ＲＦＩＤタグなどの無線通信装置、ディスプレイ用ＴＦＴアレイ、センサ、開封検知システムなどに適用可能である。

＜無線通信装置＞
次に、本発明の製造方法を用いて作製したＦＥＴを含む無線通信装置について説明する。この無線通信装置は、例えば商品タグ、万引き防止タグ、各種チケットやスマートカードのような、無線電波を用いて情報の通信を行う装置である。

無線通信装置は、上述のＦＥＴと、アンテナと、を少なくとも有するものである。より具体的には、例えば、アンテナで受信した外部からの変調波信号の整流を行い各部に電源を供給する電源生成部と、上記変調波信号を復調して制御回路へ送る復調回路と、制御回路から送られたデータを変調してアンテナに送り出す変調回路と、復調回路で復調されたデータの記憶回路への書込み、および記憶回路からデータを読み出して変調回路への送信を行う制御回路と、で構成され、各回路部が電気的に接続されているものである。なお、上記記憶回路は、さらに、製造時に情報が書き込まれる読み取り専用の記憶部や、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の、不揮発性の書換え可能な記憶部を有していてもよい。

本発明の実施の形態に係る無線通信装置に適用することができる半導体装置の一例として、以下のような無線通信半導体装置が挙げられる。なお、ここでは無線通信装置のうちアンテナ以外の部分を半導体装置という。

基板の表面上に、複数の有機電界効果型トランジスタを有しており、
各々の有機電界効果型トランジスタにおける半導体材料の存在領域を内接するように、前記基板の一の辺に平行な方向（これをＸ方向とする）およびこれと垂直な方向（これをＹ方向とする）にそれぞれ平行な辺を有する矩形を描き、当該矩形におけるＸ方向の辺の長さをＬＸ、Ｙ方向の辺の長さをＬＹとし、
ある有機電界効果型トランジスタ（これを「注目トランジスタ」と称し、ＬＸとしてＬＸ１、ＬＹとしてＬＹ１の長さを有するものとする）の前記矩形の中心と、それと隣り合う有機電界効果型トランジスタ（これを「隣接トランジスタ」と称し、ＬＸとしてＬＸ２、ＬＹとしてＬＹ２の長さを有するものとする）の前記矩形の中心と、を結ぶ線分のＸ方向の成分をＳｘ，Ｙ方向の成分をＳｙとするとき、
前記注目トランジスタと、前記隣接トランジスタのうちＳｘおよびＳｙの少なくとも一方が５００μｍ以下である隣接トランジスタとの関係において、
（ＬＸ１＋ＬＸ２）／２＜Ｓｘ または （ＬＹ１＋ＬＹ２）／２＜Ｓｙ
の条件を満たす半導体装置。

図１０は、このような半導体装置の一例を示す平面図であり、複数の有機電界効果型トランジスタ４１ａ～４１ｆ、４２ａ～４２ｆが、Ｘ方向、Ｙ方向共に等間隔に配置されている。

ここで、左上の有機電界効果型トランジスタ４１ａを注目トランジスタとすると、隣接トランジスタはトランジスタ４２ａ、４２ｃの２つである。注目トランジスタ４１ａのチャネル領域を覆う半導体材料の存在領域（＝合一液滴）が内接する矩形は図１０に図示された通りであり、それぞれＬＸ１，ＬＹ１の長さからなる辺を有する。また、下側の隣接トランジスタ４２ｃのチャネル領域を覆う半導体材料の存在領域が内接する矩形も図１０に図示された通りであり、それぞれＬＸ２，ＬＹ２の長さからなる辺を有する。この時、注目トランジスタ４１ａと隣接トランジスタ４２ｃの各矩形の中心間距離のＸ方向の成分はＳｘであり、５００μｍ以下である。そして、図１０においては（ＬＸ１＋ＬＸ２）／２＜Ｓｘの関係となっていることからも分かるように、注目トランジスタ４１ａの半導体層は、隣接トランジスタ４２ｃと干渉せず独立である。

次に、右側の隣接トランジスタ４２ａのチャネル領域を覆う半導体材料の存在領域が内接する矩形も図１０に図示された通りであり、それぞれＬＸ２，ＬＹ２の長さからなる辺を有する。この時、注目トランジスタ４１ａと隣接トランジスタ４２ａの各矩形の中心間距離のＸ方向の成分はＳｙであり、５００μｍ以下である。そして、図１０においては（ＬＹ１＋ＬＹ２）／２＜Ｓｙの関係となっていることからも分かるように、注目トランジスタ４１ａの半導体層は、隣接トランジスタ４２ａと干渉せず独立である。このように、注目トランジスタと、隣接トランジスタのうちＳｘおよびＳｙの少なくとも一方が５００μｍ以下である隣接トランジスタとの関係において、（ＬＸ１＋ＬＸ２）／２＜Ｓｘ または （ＬＹ１＋ＬＹ２）／２＜Ｓｙの条件を満たすことにより、トランジスタ間の距離が狭い場合においても、全てのトランジスタが、半導体層を互いに干渉せずそれぞれ独立に存在できる。

図１１は、このような半導体装置の別の一例を示す上面図であり、複数の有機電界効果型トランジスタ４３ａ～４３ｉ、４４ａ～４４ｄが、破線で記載したＸ方向、Ｙ方向の格子に対して、それぞれ１つ飛ばしで等間隔に配置されている。例えば有機電界効果型トランジスタ４４ａを注目トランジスタとした場合、隣接トランジスタは、トランジスタ４３ａ、４３ｂ、４３ｄ、４３ｅ、４４ｂ、４４ｃが挙げられる。それらのうち、例えば隣接トランジスタ４３ｂとの関係では、矩形の中心間距離のＸ成分であるＳｘとＹ成分であるＳｙは図１１に示すように表され、（ＬＸ１＋ＬＸ２）／２＜Ｓｘ かつ （ＬＹ１＋ＬＹ２）／２＜Ｓｙが成立している。このような関係が、注目トランジスタと、隣接トランジスタのうちＳｘおよびＳｙの少なくとも一方が５００μｍ以下である隣接トランジスタとの関係において成立していれば、トランジスタ間の距離が狭い場合においても、全てのトランジスタが、半導体層を互いに干渉せずそれぞれ独立に存在できる。

図１２は、注目トランジスタと隣接トランジスタのそれぞれの半導体材料の存在領域が内接する矩形の中心位置の関係を示した模式平面図である。注目トランジスタの位置を図１２の中央に固定したとき、注目トランジスタに対する隣接トランジスタの矩形の中心位置が存在する領域を、Ｓｘ，ＳｙとＬＸ１，ＬＸ２，ＬＹ１，ＬＹ２の関係に応じてＩ～ＩＶに領域分けして示している。
領域Ｉ：（ＬＸ１＋ＬＸ２）／２＜Ｓｘだが、（ＬＹ１＋ＬＹ２）／２＜Ｓｙでない。
領域ＩＩ：（ＬＹ１＋ＬＹ２）／２＜Ｓｙだが、（ＬＸ１＋ＬＸ２）／２＜Ｓｘでない。
領域ＩＩＩ：（ＬＸ１＋ＬＸ２）／２＜Ｓｘかつ、ＬＹ１＋ＬＹ２）／２＜Ｓｙ。
領域ＩＶ：（ＬＸ１＋ＬＸ２）／２＜Ｓｘも（ＬＹ１＋ＬＹ２）／２＜Ｓｙも満たさない。

領域Ｉ～ＩＩＩの場合、注目トランジスタと隣接トランジスタについて互いのチャネル領域を覆う半導体材料の存在領域（＝合一液滴）が内接する矩形は重なることなく形成されることが分かる。

一方、領域ＩＶの場合、互いの半導体材料の存在領域が内接する矩形の一部が重なることになる。つまり、互いの半導体層が干渉してしまう可能性がある。互いの半導体層が干渉するということは、半導体形成時の合一液滴が干渉しているということであり、この時点で双方の液滴形状がいびつになってしまう。これにより、チャネル上に形成されるＣＮＴ密度にばらつきが生じてしまう。したがって、予定されていたものとは異なる特性のＦＥＴが形成されてしまう。

これを回避する手段としては、Ｓｘ又はＳｙを大きくすれば良いが、回路サイズが大きくなってしまう。回路サイズが大きくなってしまうと、製造効率に関わる他、小サイズが求められる製品用途には適用困難となってしまう。

これに対し、上記半導体装置においてとられている手段は、前述の通り、（ＬＸ１＋ＬＸ２）／２＜Ｓｘ または （ＬＹ１＋ＬＹ２）／２＜Ｓｙとなるように、ＬＸ１，ＬＹ１，ＬＸ２，ＬＹ２を形成することである。つまり、それぞれの有機電界効果型トランジスタの半導体材料の存在領域が内接する矩形の中心を結んだ線分のＸ方向成分Ｓｘ、Ｙ方向成分Ｓｙに対して、適切なＸ１，Ｙ１，Ｘ２，Ｙ２となるように液滴間隔および液滴数を選択する。これにより、Ｓｘ，Ｓｙを考慮して半導体インクを塗布し、半導体層を形成することが可能となる。したがって、それぞれの有機電界効果型トランジスタのチャネル領域の中心間距離が小さい場合についても、小サイズ化が可能となる。

アパレル等をはじめとした製品タグに用いられるインレイサイズは、高さ・幅は様々であるが、一般に５００～１０００ｍｍ^２が多く流通している。アンテナ部分はこのうちの半分程度を占めており、残りの面積である２５０～５００ｍｍ^２に半導体回路を形成する必要がある。

一方、半導体回路は１０００個程度のＦＥＴに加えて、配線、キャパシタ等から構成されており、上記インレイサイズを考慮して本発明のような半導体回路を形成する場合、ＦＥＴをいかに効率よく配置できるかが大きな課題である。

例えば、ＦＥＴをＳｘ，Ｓｙ共に５００μｍで等間隔に４０個ずつ配置した場合、約２０ｍｍ角となる。Ｓｘ，Ｓｙどちらも５００μｍを超える場合、回路サイズも大きくなり、用途が限定されてしまう。ＦＥＴ以外にも配線やキャパシタを配置する必要があるため、この程度の間隔でＦＥＴを配置することが求められる。さらに、半導体回路内で、例えば電源生成部と記憶部で異なる特性のＦＥＴを所望する場合、チャネル領域を変える可能性が高く、異なるチャネル領域のＦＥＴを複数形成することとなる。このように、半導体回路内のＦＥＴは、異なるチャネル領域を有するＦＥＴを狭い間隔で形成する必要があり、それを左右するのが半導体層の形成となる。

半導体の形成方法として、インクジェット塗布以外として例えばスクリーン印刷が挙げられるが、塗布量の制御が難しい上、位置精度も５００ｍｍ×５００ｍｍ程度の版で印刷した場合、版劣化や版ロットばらつきを含めると±１５０μｍ程度はずれてしまうため、チャネルサイズが２００～３００μｍ角程度である場合、半導体インクで覆う場合、Ｓｘ，Ｓｙは５００μｍ以上となってしまう。

本発明では、Ｓｘ，Ｓｙやチャネル領域を考慮して、半導体層の形状をインクジェット塗布法を用いて、液滴数および液滴間隔を選択することにより、小サイズ化が可能となる。

半導体材料の存在領域については、顕微ラマンを用いて、チャネル領域を覆う有機半導体材料の分布を画像取得した後に２値化等の画像処理をすることにより得られる。また、コーヒーリングが顕微鏡観察可能なレベルで発生している場合は顕微鏡にて画像取得した後に２値化等の画像処理をすることによっても得られる。その後、半導体材料の存在領域を内接するように、基板の塗布と並行であるＸ方向および塗布と垂直であるＹ方向にそれぞれ平行な辺を有する矩形を描き、当該矩形におけるＸ方向の辺の長さをＬＸ、Ｙ方向の辺の長さをＬＹとして算出する。

次に、本発明の実施例について説明する。なお、本発明は、以下の実施例に限定されるものではない。実施例における各評価法を以下の［１］～［２］で説明する。また、構造体間の距離とは、隣り合う構造体のそれぞれのチャネル領域の中心間の距離のことである。

［１］半導体材料の存在領域を内接する矩形の形状測定
顕微ラマンｉｎＶｉａ（レニショー（株）製）を用い、有機成分の密度分布を取得するため、光源として半導体レーザー５２３ｎｍを使用し、有機半導体材料由来のＧバンド（例えばＣＮＴの場合１５９０ｃｍ^－１）および１６１１ｃｍ^－１（ＰＥＴ由来）のラマンマッピング像を取得することにより合一液滴によって形成されたＣＮＴ分布を取得した。その後、得られたＧバンド像について、絶対強度１００カウントを閾値として２値化処理を行い、２値化後に生じる小さな粒子（ノイズ）を除去することにより、チャネル領域を覆う半導体材料の存在領域を得た。その後、半導体材料の存在領域を内接するように、基板の塗布と並行であるＸ方向および塗布と垂直であるＹ方向にそれぞれ平行な辺を有する矩形を描き、当該矩形におけるＸ方向の辺の長さをＬＸ、Ｙ方向の辺の長さをＬＹとして算出した。また、ＬＸとＬＹの比率ＬＸ／ＬＹをアスペクト比として算出した。

［２］ＦＥＴのＩｄ平均値及びばらつきの評価
２０個のＦＥＴについて、ゲート電圧（Ｖｇ）を変えたときのソース・ドレイン間電流（Ｉｄ）－ソース・ドレイン間電圧（Ｖｓｄ）特性を測定した。測定には半導体特性評価システム４２００－ＳＣＳ型（ケースレーインスツルメンツ（株）製）を用い、大気下で測定した。Ｖｇ＝＋５Ｖ～－５Ｖに変化させたときのＶｓｄ＝－５ＶにおけるＶｇ＝－５Ｖ時のＩｄに関し、２０個のＦＥＴの平均値および標準偏差を算出し、以下の基準で評価を行った。
Ａ：平均値に対し標準偏差が２０％以内である。
Ｂ：平均値に対し標準偏差が２０％より大きい。

（感光性ペーストの作製）
合成例１；化合物Ｐ１（感光性有機成分）
共重合比率（質量基準）：エチルアクリレート（以下、「ＥＡ」）／メタクリル酸２－エチルヘキシル（以下、「２－ＥＨＭＡ」）／スチレン（以下、「Ｓｔ」）／グリシジルメタクリレート（以下、「ＧＭＡ」）／アクリル酸（以下、「ＡＡ」）＝２０／４０／２０／５／１５。

窒素雰囲気の反応容器中に、１５０ｇのジエチレングリコールモノエチルエーテルアセテート（以下、「ＤＭＥＡ」）を仕込み、オイルバスを用いて８０℃まで昇温した。これに、２０ｇのＥＡ、４０ｇの２－ＥＨＭＡ、２０ｇのＳｔ、１５ｇのＡＡ、０．８ｇの２，２’－アゾビスイソブチロニトリルおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに６時間重合反応を行った。その後、１ｇのハイドロキノンモノメチルエーテルを添加して、重合反応を停止した。引き続き、５ｇのＧＭＡ、１ｇのトリエチルベンジルアンモニウムクロライドおよび１０ｇのＤＭＥＡからなる混合物を、０．５時間かけて滴下した。滴下終了後、さらに２時間付加反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、化合物Ｐ１を得た。

合成例２；化合物Ｐ２（感光性有機成分）
共重合比率（質量基準）：２官能エポキシアクリレートモノマー（エポキシエステル３００２Ａ；共栄社化学（株）製）／２官能エポキシアクリレートモノマー（エポキシエステル７０ＰＡ；共栄社化学（株）製）／ＧＭＡ／Ｓｔ／ＡＡ＝２０／４０／５／２０／１５。

窒素雰囲気の反応容器中に、１５０ｇのＤＭＥＡを仕込み、オイルバスを用いて８０℃まで昇温した。これに、２０ｇのエポキシエステル３００２Ａ、４０ｇのエポキシエステル７０ＰＡ、２０ｇのＳｔ、１５ｇのＡＡ、０．８ｇの２，２’－アゾビスイソブチロニトリルおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに６時間重合反応を行った。その後、１ｇのハイドロキノンモノメチルエーテルを添加して、重合反応を停止した。引き続き、５ｇのＧＭＡ、１ｇのトリエチルベンジルアンモニウムクロライドおよび１０ｇのＤＭＥＡからなる混合物を、０．５時間かけて滴下した。滴下終了後、さらに２時間付加反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、化合物Ｐ２を得た。

合成例３；化合物Ｐ３（感光性有機成分）
化合物Ｐ２のウレタン変性化合物Ｐ３（重合性成分：重合性不飽和基を有するポリマー）
窒素雰囲気の反応容器中に、１００ｇのＤＭＥＡを仕込み、オイルバスを用いて８０℃まで昇温した。これに、感光性成分Ｐ２を１０ｇ、３．５ｇのｎ－ヘキシルイソシアネートおよび１０ｇのＤＭＥＡからなる混合物を、１時間かけて滴下した。滴下終了後、さらに３時間反応を行った。得られた反応溶液をメタノールで精製することで未反応不純物を除去し、さらに２４時間真空乾燥することで、ウレタン結合を有する化合物Ｐ３を得た。

調製例１；感光性ペーストＡ
１００ｍｌクリーンボトルに、上記により得られた化合物Ｐ１を１６ｇ、化合物Ｐ３を４ｇ、ライトアクリレートＢＰ－４ＥＡ（共栄社化学（株）製）を２ｇ、光重合開始剤ＯＸＥ－０１（ＢＡＳＦジャパン株式会社製）４ｇ、酸発生剤ＳＩ－１１０（三新化学工業株式会社製）を０．６ｇ、γ－ブチロラクトン（三菱ガス化学株式会社製）を１０ｇ入れ、自転－公転真空ミキサー“あわとり練太郎”（登録商標）（ＡＲＥ－３１０；（株）シンキー製）で混合し、感光性樹脂溶液１を３４．６ｇ（固形分７８．５質量％）を得た。得られた感光性樹脂溶液１を８．０ｇと平均粒子径０．０６μｍのＡｇ粒子４２．０ｇを混ぜ合わせ、３本ローラー“ＥＸＡＫＴ Ｍ－５０”（商品名、ＥＸＡＫＴ社製）を用いて混練し、５０ｇの感光性ペーストＡを得た。

（半導体溶液の作製）
半導体溶液の作製では、まず、Ｐ３ＨＴ（アルドリッチ株式会社製、ポリ（３－ヘキシルチオフェン））を２．０ｍｇ含有するクロロホルム溶液（１０ｍｌ）に、ＣＮＴ（ＣＮＩ社製、単層ＣＮＴ、純度９５％）を１．０ｍｇ加え、氷冷しながら、超音波ホモジナイザー（東京理化器械株式会社製、ＶＣＸ－５００）を用いて出力２０％で４時間超音波撹拌した。これら作業を１０回繰り返すことにより、ＣＮＴ分散液Ａ１１（溶媒に対するＣＮＴ複合体濃度が０．９６ｇ／ｌのもの）を得た。

つぎに、メンブレンフィルター（孔径１０μｍ、直径２５ｍｍ、ミリポア社製オムニポアメンブレン）を用いて、上記ＣＮＴ分散液Ａ１１の濾過を行い、長さ１０μｍ以上のＣＮＴ複合体を除去した。これによって得られた濾液に、ｏ－ＤＣＢ（和光純薬工業株式会社製）を５０ｍｌ加えた後、ロータリーエバポレーターを用いて、低沸点溶媒であるクロロホルムを留去し、これにより、溶媒をｏ－ＤＣＢで置換して、ＣＮＴ分散液Ｂ１１を得た。ＣＮＴ分散液Ｂ１１（１０ｍｌ）に、エチレングリコールモノフェニルエーテル（東邦化学工業株式会社製）を３０ｍｌ加え、これにより、半導体溶液Ａ（溶媒に対するＣＮＴ複合体濃度が０．０３ｇ／ｌのもの）を得た。

（ゲート絶縁層溶液の作製例）
ゲート絶縁層の作製例では、ゲート絶縁層溶液Ａを作製した。具体的には、まず、メチルトリメトキシシラン（６１．２９ｇ（０．４５モル））、２－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン（１２．３１ｇ（０．０５モル））、およびフェニルトリメトキシシラン（９９．１５ｇ（０．５モル））を、２０３．３６ｇのプロピレングリコールモノブチルエーテル（沸点１７０℃）に溶解した。これに、水（５４．９０ｇ）およびリン酸（０．８６４ｇ）を、撹拌しながら加えた。これによって得られた溶液をバス温１０５℃で２時間加熱し、内温を９０℃まで上げて、主として副生するメタノールからなる成分を留出させた。ついで、バス温１３０℃で２時間加熱し、内温を１１８℃まで上げて、主として水とプロピレングリコールモノブチルエーテルとからなる成分を留出させた。その後、室温まで冷却し、固形分濃度２６．０重量％のポリシロキサン溶液を得た。得られたポリシロキサン溶液中のポリシロキサンの重量平均分子量は、６０００であった。

つぎに、得られたポリシロキサン溶液を１０ｇはかり取り、これに、プロピレングリコールモノエチルエーテルアセテート（以下、ＰＧＭＥＡという）を５４．４ｇ混合して、室温にて２時間撹拌した。このようにして、ゲート絶縁層溶液を得た。

（実施例１）
実施例１では、図１に示すようなボトムゲート－トップコンタクト構造の電界効果型トランジスタを複数含む無線通信装置の一部を基板上に作製した。

具体的には、まず、ＰＥＴフィルム製の樹脂基材１（幅３００ｍｍ、長さ４２０ｍｍ、膜厚５０μｍ）上に、抵抗加熱法により、銅を１００ｎｍ全面に真空蒸着した。その上にフォトレジスト（商品名「ＬＣ１００－１０ｃＰ」、ローム・アンド・ハース（株）製）をスリット塗布で全面印刷し、１００℃で４分熱風乾燥炉にて加熱乾燥した。作製したフォトレジスト膜を、ゲート電極がデザインされた有効マスクサイズ２８０ｍｍ×４００ｍｍのフォトマスクを介して、露光量６０ｍＪ／ｃｍ^２（波長３６５ｎｍ換算）で露光を行った。フォトマスクは以下のように設計されている。
・ゲート電極幅：１０μｍ
・チャネル長：１０μｍ
・チャネル幅：１５００μｍ
・インクジェット塗布方向のチャネルサイズＣｘ：３００μｍ
・インクジェット塗布幅方向のチャネルサイズＣｙ：３００μｍ
・隣り合う構造体間の距離：
インクジェット塗布方向のチャネル領域の中心間距離Ｓｘ：８００μｍ
インクジェット塗布幅方向のチャネル領域の中心間距離Ｓｙ：５００μｍ
・インクジェット塗布方向のＦＥＴ配置数：５０
・インクジェット塗布幅方向のＦＥＴ配置数：３０
露光した後、２．３８重量％水酸化テトラメチルアンモニウム水溶液で３０秒間現像し、次いで水で１分間洗浄した。その後、混酸（商品名ＳＥＡ－５、関東化学（株）製）で３０秒間エッチング処理した後、水で３０秒間洗浄した。ＡＺリムーバ１００（商品名、ＡＺエレクトロニックマテリアルズ（株）製）に２分間浸漬してレジストを剥離し、水で３０秒間洗浄後、水滴をエアナイフで除去後、８０℃で６０秒間熱風乾燥炉にて加熱乾燥することでゲート電極３を形成した（図１（ｂ））。

その後、ゲート絶縁層となるゲート絶縁層溶液をスリット塗布で全面連続印刷し、熱風乾燥炉にて大気雰囲気下、１００℃で３分間熱処理し、ＩＲ乾燥炉にて窒素雰囲気下１５０℃で２０分間熱処理することによって、膜厚３００ｎｍのゲート絶縁層４を形成した（図１（ｃ））。

上記のようなゲート絶縁層が形成された基板上に、コニカミノルタ製のインクジェットヘッドＫＭ１０２４ｉ－ＭＨＥ１台を用いて、塗布対象の隣り合う構造体間距離に対してインクジェットヘッドのノズルピッチを合わせるようにヘッド角度を調整し、インクジェット塗布した（図５（ｂ））。塗布条件は、塗布速度５０ｍｍ／ｓ、液滴数が３０滴、液滴間隔が５μｍであり、１つの構造体について１ノズルからのみ吐出し、液滴は１直線上（１列）に塗布した。また、駆動電圧波形は、吐出速度６ｍ／ｓとなるよう予め調整している。

塗布後、隣り合う構造体上のチャネル領域を合一液滴が全て覆えており、隣り合う構造体上の合一液滴は、互いに干渉せず独立していることが確認できた。

その後、ＩＲ乾燥炉にて窒素雰囲気下１５０℃で５分間熱処理することによって、チャネル領域上にＣＮＴを含む半導体層を得た。また、半導体材料の存在領域を内接するように、塗布方向をＸ方向、およびこれと垂直な方向をＹ方向とし、それぞれ平行な辺を有する矩形を描いた結果、隣り合う構造体上どちらについても当該矩形におけるＸ方向の辺の長さＬＸは４１８μｍ、Ｙ方向の辺の長さＬＹは３３０μｍであった。また、同様に形成した２０カ所のＦＥＴについてＩｄを測定し、平均値及び標準偏差σを算出した。これら測定及び評価結果を表１に示す。

（実施例２）
実施例２では、コニカミノルタ製のインクジェットヘッドＫＭ１０２４ｉ－ＭＨＥ２台を用いて、塗布対象の隣り合う構造体間距離に対してインクジェットヘッドのノズルピッチを合わせるように、どちらのヘッド角度も同じ角度に調整し、インクジェット塗布した（図５（ｂ））。インクジェットヘッド２台は、塗布幅方向に３０μｍだけずらして塗布を実施している。それぞれのヘッドのノズルから、液滴数は１５滴ずつ、液滴間隔は１０μｍ、１つの構造体について２ヘッドの１ノズルずつから吐出し、液滴は２列に塗布した。上記以外の条件や評価については実施例１と同様であり、塗布条件、測定結果、評価結果を表１に示す。

（実施例３）
実施例３では、隣り合う構造体の一方のチャネルサイズＣｘを３５０μｍ、Ｃｙを２５０μｍとし、液滴数を４０滴、液滴間隔を１５μｍの塗布条件で塗布した。もう一方のチャネルサイズ及び、該構造体上への塗布条件は実施例１と同一である。つまり、図１０に示すような構造体が繰り返された構成となっている。構造体毎に塗布条件が異なる設定をしており、合一液滴も異なる。塗布条件、半導体材料の存在領域が内接する矩形サイズとそのアスペクト比、Ｉｄの評価についてはチャネルサイズＣｘ３５０μｍ、Ｃｙ２５０μｍのＦＥＴの結果である。上記以外の条件や評価については実施例１と同様であり、塗布条件、測定結果、評価結果を表１に示す。

（実施例４）
実施例４では、隣り合う構造体の一方のチャネルサイズＣｘを３５０μｍ、Ｃｙを２５０μｍとし、液滴数を４０滴、液滴間隔を５μｍの塗布条件で塗布した。もう一方のチャネルサイズ及び、該構造体上への塗布条件は実施例１と同一である。塗布条件、半導体材料の存在領域が内接する矩形サイズとそのアスペクト比、Ｉｄの評価についてはチャネルサイズＣｘ３５０μｍ、Ｃｙ２５０μｍのＦＥＴの結果である。上記以外の条件や評価については実施例１と同様であり、塗布条件、測定結果、評価結果を表１に示す。

（実施例５）
実施例５では、隣り合う構造体の一方のチャネルサイズＣｘを３５０μｍ、Ｃｙを２５０μｍとし、液滴数を２０滴、液滴間隔を１５μｍの塗布条件で塗布した。もう一方のチャネルサイズ及び、該構造体上への塗布条件は実施例１と同一である。また、隣り合う構造体間の距離は、インクジェット塗布方向Ｓｘ：４５０μｍ、塗布幅方向Ｓｙ：３５０μｍとした。塗布条件、半導体材料の存在領域が内接する矩形サイズとそのアスペクト比、Ｉｄの評価についてはチャネルサイズＣｘ３５０μｍ、Ｃｙ２５０μｍのＦＥＴの結果である。上記以外の条件や評価については実施例１と同様であり、塗布条件、測定結果、評価結果を表１に示す。

（比較例１）
比較例１では、インクジェット塗布を、基材及びヘッドが停止した状態で吐出する以外は実施例５と同様である。つまり、停止した状態で同じ箇所に指定の液滴数を吐出するのみであり、インクジェットの液滴間隔概念がない。塗布条件、半導体材料の存在領域が内接する矩形サイズとそのアスペクト比、Ｉｄの評価についてはチャネルサイズＣｘ３５０μｍ、Ｃｙ２５０μｍのＦＥＴの結果である。上記以外の条件や評価については実施例１と同様であり、塗布条件、測定結果、評価結果を表１に示す。

（比較例２）
比較例２では、液滴数を３０滴とした以外は比較例１と同様の条件で塗布した。塗布条件、半導体材料の存在領域が内接する矩形サイズとそのアスペクト比、Ｉｄの評価についてはチャネルサイズＣｘ３５０μｍ、Ｃｙ２５０μｍのＦＥＴの結果である。上記以外の条件や評価については実施例１と同様であり、塗布条件、測定結果、評価結果を表１に示す。

実施例１ではインクジェット塗布を、基材を固定し、ヘッドを移動させながら行っているため、基材とヘッドが停止した状態と比べ、液滴間隔という概念が生じる。液滴間隔を設けることにより、アスペクト比は１．２７となっているが、液滴形状を変化しても、Ｉｄ値のばらつきは小さく、特性に影響なく良好なＦＥＴが得られていることが分かる。

実施例２では、実施例１対比、アスペクト比が変化している。実施例１では塗布方向の１列にのみ液滴間隔、液滴数を制御しており、塗布方向の形状を制御することは可能であるが、塗布幅方向は制御範囲が狭い。これに対して、ヘッドを２台設けて、塗布幅方向にヘッドを所定間隔ずらすことにより、液滴間隔を塗布幅方向にも設ける（２列）ことが可能となり、特に塗布幅方向の幅を広くするよう、液滴形状を選択することが可能となる。

実施例３の結果から、本発明の方法によれば、隣り合う構造体のチャネル領域が異なる場合においても、異なる液滴数、液滴間隔を選択することにより、それぞれのチャネル領域を覆い、かつ合一液滴が互いに干渉しないようにすることが可能であることが分かる。

実施例４では、実施例３と比べ、Ｉｄの平均値が約２倍となっている。つまり、同一チャネル長、チャネル幅のＦＥＴであっても、それぞれ異なる塗布条件により合一液滴を形成することにより、チャネル領域上のＣＮＴ密度差が生じ、Ｉｄ平均値を選択することが可能となる。これにより、例えば実施の形態２で述べたような、構造体の物理量に多少ばらつきがあり、ＦＥＴのＩｄ値にもばらつきが生じている場合、物理量のばらつき量に応じてＣＮＴ密度を制御することによりＩｄのばらつきを低減することが可能となる。

実施例５では、実施例３と比べ、チャネル領域外に合一液滴が形成されている範囲が少ない。つまり、塗布条件の選択により、インクロスの低減が可能である。

また、例えばＩｄ平均値２００μＡのＦＥＴを所望する場合、比較例１のように合一液滴のアスペクト比が選択できない塗布方法では、単純に滴数で合一液滴サイズを小さくするしかないため、合一液滴がチャネル全体を覆えなくなってしまい、前述したコーヒーリングにより非常に大きなＩｄ値のばらつきが生じてしまう。したがって、チャネルサイズＣｘ≠Ｃｙの場合、インク濃度を変更する必要が出てくる。さらに、異なるチャネルサイズが形成された構造体への塗布では、一回の塗布で形成できないケースも出てきてしまう。

さらに、例えばＩｄ平均値３００μＡのＦＥＴを所望する場合、比較例２では、単純に滴数で合一液滴サイズを大きくするしかないため、合一液滴が隣接する別の構造体上の合一液滴と干渉してしまい、液滴形状がいびつになってしまう。これにより、チャネル上に形成されるＣＮＴ密度にばらつきが生じてしまう。これは、隣接するＦＥＴについて、それぞれの半導体材料の存在領域を内接するように、塗布（Ｘ）方向、および塗布と垂直な（Ｙ）方向に、それぞれ平行な辺を有する矩形を描いた結果、矩形が重なってしまうことに相当する。したがって、Ｓｘ又はＳｙを大きくする必要が生じるため、回路サイズが大きくなってしまう。回路サイズが大きくなってしまうと、製造効率に関わる他、小サイズが求められる製品用途には適用困難となってしまう。

これらは本発明を適用することにより解決することができる。つまり、同一の構造体上に、異なるＣＮＴ密度の半導体層を形成することによりＩｄ値２００μＡと３００μＡのＦＥＴを得るには、例えば実施例１と実施例４の条件を適用すれば、構造体間ピッチＳｘ４５０μｍ、Ｓｙ３５０μｍであってもＩｄのばらつきが少ないＦＥＴが形成可能である。

このように、本発明では、塗布条件（液滴数、液滴間隔）を選択することにより、合一液滴のアスペクト比を制御できる。したがって、チャネル領域を無駄なく覆うことができるため、インクロスの低減や、集積回路の小サイズ化、ひいては無線通信装置の小サイズ化に繋がる。

１：基板
２：下部導電膜
３：ゲート電極
４：ゲート絶縁層
５：半導体材料
６：半導体層
７：上部導電膜
８：ソース電極
９：ドレイン電極
１０：構造体
１１：アライメントマーク
１２：液滴
１３：合一液滴
１４：チャネル領域
１５：合一液滴の高さ
１６：半導体材料の存在領域を内接する矩形
２０：ステージ
２１：カメラ
２２：インクジェットヘッド
２３：長手方向
２４：インクジェットヘッド下面
２５：ノズル
３０：ゲート電極の幅
３１：ゲート電極の長さ
３２：ソース電極とドレイン電極との間隔
３３：ゲート電極と平行方向のソース電極及びドレイン電極の長さ
３４：ゲート電極とソース電極及び／又はドレイン電極との重なり部の幅
３５：ゲート電極の膜厚
３６：ゲート絶縁層の膜厚
３７：ソース電極及びドレイン電極の膜厚
４１ａ～４１ｆ：トランジスタ
４２ａ～４２ｆ：トランジスタ
４３ａ～４３ｉ：トランジスタ
４４ａ～４４ｄ：トランジスタ

Claims (8)

1. 基板の表面上に複数の電界効果型トランジスタを製造する方法であって、
   半導体材料をインクジェット塗布する工程を含み、
   前記インクジェット塗布を、前記基板に対しインクジェットヘッドを移動させながら、
   前記基板上の電界効果型トランジスタを形成する箇所ごとに、
   液滴数及び／又は液滴間隔を予め定められた条件に応じ変化させて行う、
   電界効果型トランジスタの製造方法。
2. 前記半導体材料をインクジェット塗布する工程が、少なくとも、ゲート電極、ソース電極およびドレイン電極の１種以上を含む複数の構造体を形成した後、各構造体に半導体材料をインクジェット塗布する工程であり、
   前記インクジェット塗布を、前記構造体ごとに、液滴数及び／又は液滴間隔を予め定められた条件に応じ変化させて行う、
   請求項１に記載の電界効果型トランジスタの製造方法。
3. 前記複数の構造体は、形成されるチャネル領域の大きさが互いに異なる２種以上の構造体を有し、前記チャネル領域の大きさに応じ前記液滴数及び／又は液滴間隔を変化させる、請求項２に記載の電界効果型トランジスタの製造方法。
4. 前記インクジェット塗布を、前記基板に対し前記インクジェットヘッドを前記構造体に形成されるチャネル領域の長手方向に移動させながら行う、請求項２または３に記載の電界効果型トランジスタの製造方法。
5. 前記ソース電極と前記ドレイン電極との少なくとも一部が互い違いに配置されてなる、請求項２～４のいずれかに記載の電界効果型トランジスタの製造方法。
6. 前記インクジェット塗布を行う前に、
   前記形成したゲート電極、ソース電極およびドレイン電極のうちの１種以上に基づく物理量を前記複数の構造体それぞれ又は代表点において測定する工程と、
   前記測定したそれぞれの構造体の物理量に基づいて、各構造体に塗布すべき液滴数及び／又は液滴間隔を補正する工程と、
   を含む、請求項２～５のいずれかに記載の電界効果型トランジスタの製造方法。
7. 前記半導体材料が、有機半導体、カーボンナノチューブ、グラフェン、フラーレンから選ばれる少なくとも一つを含む、請求項１～６のいずれかに記載の電界効果型トランジスタの製造方法。
8. 基板の表面上に、複数の有機電界効果型トランジスタを有しており、
   各々の有機電界効果型トランジスタにおける半導体材料の存在領域を内接するように、前記基板の一の辺に平行な方向（これをＸ方向とする）およびこれと垂直な方向（これをＹ方向とする）にそれぞれ平行な辺を有する矩形を描き、当該矩形におけるＸ方向の辺の長さをＬＸ、Ｙ方向の辺の長さをＬＹとし、
   ある有機電界効果型トランジスタ（これを「注目トランジスタ」と称し、ＬＸとしてＬＸ１、ＬＹとしてＬＹ１の長さを有するものとする）の前記矩形の中心と、それと隣り合う有機電界効果型トランジスタ（これを「隣接トランジスタ」と称し、ＬＸとしてＬＸ２、ＬＹとしてＬＹ２の長さを有するものとする）の前記矩形の中心と、を結ぶ線分のＸ方向の成分をＳｘ，Ｙ方向の成分をＳｙとするとき、
   前記注目トランジスタと、前記隣接トランジスタのうちＳｘおよびＳｙの少なくとも一方が５００μｍ以下である隣接トランジスタとの関係において、
   （ＬＸ１＋ＬＸ２）／２＜Ｓｘ または （ＬＹ１＋ＬＹ２）／２＜Ｓｙ
   の条件を満たす半導体装置。

Images