CN114303238A - 半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法 - Google Patents

半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法 Download PDF

Info

Publication number
CN114303238A
CN114303238A CN202080059950.5A CN202080059950A CN114303238A CN 114303238 A CN114303238 A CN 114303238A CN 202080059950 A CN202080059950 A CN 202080059950A CN 114303238 A CN114303238 A CN 114303238A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
resin base
semiconductor
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080059950.5A
Other languages
English (en)
Inventor
河井翔太
田中龙一
村濑清一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Publication of CN114303238A publication Critical patent/CN114303238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的一个实施方式的半导体装置用基板具有树脂基材、在该树脂基材上具备的多个半导体装置和以包围这些多个半导体装置的方式被设置的增强线。上述增强线由与构成这些多个半导体装置中包含的电极层中的至少一者的材料相同的材料构成。这些多个半导体装置中的一个以上被上述增强线包围着的区域在该树脂基材上存在多个。由这样的半导体装置用基板能够获得无线通信装置等多种半导体装置。

Description

半导体装置用基板、半导体装置用基板的制造方法及无线通 信装置的制造方法
技术领域
本发明涉及半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法。
背景技术
近年来，使用RFID(Radio Frequency IDentification(无线射频识别))技术的无线通信系统受到关注。RFID标签(tag)包含具有由场效应晶体管(以下，称为FET)构成的电路的IC芯片、和用以与读写器(reader/writer)进行无线通信的天线。设置于RFID标签内的天线接收由读写器发送的载波，而使IC芯片内的驱动电路工作。
RFID标签被期待用于物流管理、商品管理、防止扒窃等多种用途中，开始导入到交通卡等IC卡、商品标签等一部分用途中。今后，为了在所有商品中使用RFID标签，需要降低RFID标签的制造成本。因此，在RFID技术领域中，提出了使用涂布、印刷技术在可挠性基板上制造RFID标签的电路、天线的方法(例如，参见专利文献1)。
对于构成RFID标签内的电路的FET而言，若产生特性偏差(例如，驱动电流值的偏差)，则难以实现按照设计规格的稳定的电路动作。特别是在使用低价的塑料膜作为基板的情况下，由温度、湿度引起的基板的伸缩大，因此由于该伸缩，会产生构成FET的部件的图案偏移。因此，无法稳定地制造FET，FET的特性偏差变大。
作为用于抑制上述图案偏移的技术，研究了如下方法：在基板上设置对准标记(alignment mark)并检测该对准标记，基于检测出的对准标记的位置偏移量的大小进行基板的温度控制、基板的湿度控制，从而控制基板的伸缩(例如，参见专利文献2)。另外，研究了如下方法：将形成于基板上的栅电极用作用于源电极及漏电极的图案化的光掩模，自基板的背面进行曝光，从而抑制各电极间的位置偏移(例如，参见专利文献3)。
现有技术文献
专利文献
专利文献1：国际公开第2017/030070号
专利文献2：国际公开第2015/133391号
专利文献3：国际公开第2018/051860号
发明内容
发明要解决的课题
然而，在专利文献2记载的方法中，存在如下课题：即使能够修正各FET的位置偏移，也无法抑制基板内的FET的特性偏差，另外，在基板的应变不均匀(即，由于变形方向、变形量无规则性而难以预测的应变)的情况下，也变得难以控制FET的位置偏移。另外，在专利文献3记载的方法中，即使能够抑制各FET中的电极形成位置的偏差，也无法抑制由基板的伸缩引起的FET相互间的偏差。
另外，在专利文献2及专利文献3的任一种方法中，均考虑到了通过对FET的位置偏移进行修正这样的制造工序来抑制特性偏差，但未能考虑到对由FET形成后的温度、湿度的变化引起的基板的伸缩不均、由在连续的基板上连续形成FET并卷绕成卷状而得的基板的卷绕错位的影响所致的FET彼此间的特性偏差进行控制。
本发明是着眼于上述课题而做出的，目的在于，提供即使在基板上形成FET等多个半导体装置后也能够抑制半导体装置的特性偏差的半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法。
用于解决课题的手段
为了解决上述课题从而达成目的，本发明涉及的半导体装置用基板的特征在于，具有树脂基材和在上述树脂基材上具备的多个半导体装置，并且在上述树脂基材上具有以包围上述多个半导体装置的方式设置的增强线，上述增强线由与构成上述多个半导体装置中包含的电极层中的至少一者的材料相同的材料构成，上述多个半导体装置中的一个以上被上述增强线包围着的区域在上述树脂基材上存在多个。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述增强线被以将上述多个半导体装置各个包围的方式设置。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述增强线的厚度与上述多个半导体装置中的各自的厚度相同或者比上述多个半导体装置中的各自的厚度薄。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述树脂基材具有长边方向和短边方向，上述多个半导体装置被以在上述树脂基材上的长边方向上成为列的方式形成，
上述增强线的一部分在上述树脂基材的长边方向上被大致连续地设置。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述树脂基材具有长边方向和短边方向，上述多个半导体装置被以在上述树脂基材上的长边方向上成为列的方式形成，上述增强线的一部分在上述多个半导体装置的列的两个外缘部在上述树脂基材的长边方向上被大致连续地设置。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述多个半导体装置各自具备场效应晶体管，上述场效应晶体管具有：源电极、漏电极及栅电极；与上述源电极及上述漏电极分别接触的半导体层；和使上述源电极、上述漏电极及上述半导体层与上述栅电极绝缘的栅绝缘层。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述半导体层含有碳纳米管。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述多个半导体装置各自具备场效应晶体管，上述增强线利用与上述场效应晶体管中包含的源电极、漏电极及栅电极中的位于靠近上述树脂基材的一侧的基材侧的电极相同的材料而被设置于与上述基材侧的电极相同的层。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述多个半导体装置各自具备具有底栅结构的场效应晶体管，上述增强线利用与构成上述场效应晶体管中包含的栅电极的材料相同的材料而被设置于与上述栅电极相同的层。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，多个上述场效应晶体管的至少一部分具有第2绝缘层，上述第2绝缘层在相对于上述场效应晶体管的半导体层而言与栅绝缘层相反的一侧与上述半导体层接触，在上述树脂基材上，具有由与构成上述第2绝缘层的材料相同的材料构成的第2增强线。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述场效应晶体管的栅电极及上述增强线的厚度彼此相同，上述厚度为30nm以上且500nm以下。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述场效应晶体管为具有顶部接触结构的场效应晶体管。
另外，本发明涉及的半导体装置用基板的特征在于，在上述发明中，上述多个半导体装置中的各自为无线通信装置。
另外，本发明涉及的半导体装置用基板的制造方法为上述发明的任一者中记载的半导体装置用基板的制造方法，其特征在于，将上述树脂基材上的上述多个半导体装置的构成部件中的任一者的形成和上述增强线的形成在同一工序中进行。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，在以辊对辊方式搬运上述树脂基材的同时实施上述多个半导体装置及上述增强线的形成。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，将上述多个半导体装置的各自中包含的电极层中的至少一者的形成和上述增强线的形成在同一工序中进行。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，以各自具备场效应晶体管的方式形成上述多个半导体装置，将上述场效应晶体管中包含的源电极、漏电极及栅电极中的位于靠近上述树脂基材的一侧的基材侧的电极的形成和上述增强线的形成在同一工序中进行。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，以各自具备具有底栅结构的场效应晶体管的方式形成上述多个半导体装置，将上述场效应晶体管中包含的栅电极的形成和上述增强线的形成在同一工序中进行。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，以具有第2绝缘层的方式形成多个上述场效应晶体管的至少一部分，上述第2绝缘层在相对于上述场效应晶体管的半导体层而言与栅绝缘层相反的一侧与上述半导体层接触，将上述树脂基材上的由与构成上述第2绝缘层的材料相同的材料构成的第2增强线的形成和上述第2绝缘层的形成在同一工序中进行。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，将上述栅电极的形成和上述增强线的形成在同一工序中进行的增强线形成工序包括图案化工序，上述图案化工序中，对通过溅射或真空蒸镀法在上述树脂基材上成膜的金属膜进行加工，并将上述金属膜加工成与上述栅电极及上述增强线对应的图案。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，将上述栅电极的形成和上述增强线的形成在同一工序中进行的增强线形成工序包括：成膜工序，使用含有导电性粒子和感光性有机成分的感光性糊剂在上述树脂基材上形成涂布膜；和图案化工序，通过光刻法将上述涂布膜加工成与上述栅电极及上述增强线对应的图案。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，以将上述多个半导体装置各个包围的方式设置上述增强线。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，上述树脂基材具有长边方向和短边方向，以在上述树脂基材上的长边方向上成为列的方式形成上述多个半导体装置，在上述树脂基材的长边方向上大致连续地设置上述增强线的一部分。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，上述树脂基材具有长边方向和短边方向，以在上述树脂基材上的长边方向上成为列的方式形成上述多个半导体装置，在上述多个半导体装置的列的两个外缘部，在上述树脂基材的长边方向上大致连续地设置上述增强线的一部分。
另外，本发明涉及的半导体装置用基板的制造方法的特征在于，在上述发明中，上述多个半导体装置中的各自为无线通信装置或无线通信装置的电路。
另外，本发明涉及无线通信装置的制造方法的特征在于，包括对由上述发明中记载的半导体装置用基板的制造方法获得的半导体装置用基板按照每个上述无线通信装置进行切分的工序。
另外，本发明涉及的无线通信装置的制造方法的特征在于，包括：对由上述发明中记载的半导体装置用基板的制造方法获得的半导体装置用基板按照每个上述无线通信装置的电路进行切分的工序；和将所切分的上述无线通信装置的电路贴合至天线的工序。
另外，本发明涉及的无线通信装置的制造方法的特征在于，包括：将由上述发明中记载的半导体装置用基板的制造方法获得的半导体装置用基板的上述无线通信装置的电路与天线贴合的工序；对将上述无线通信装置的电路与上述天线贴合后的上述半导体装置用基板按照每个具备上述无线通信装置的电路和上述天线的无线通信装置进行切分的工序。
发明的效果
根据本发明，能够提供即使在基板上形成多个半导体装置后也能够抑制半导体装置的特性偏差的半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法。
附图说明
[图1]图1是表示本发明的实施方式1涉及的半导体装置用基板的一个构成例的示意图。
[图2]图2是表示本发明的实施方式1的变形例涉及的半导体装置用基板的一个构成例的示意图。
[图3]图3是表示本发明的实施方式2涉及的半导体装置用基板的一个构成例的示意图。
[图4]图4是表示本发明的实施方式3涉及的半导体装置用基板的一个构成例的示意图。
[图5]图5是表示本发明的实施方式4涉及的半导体装置用基板的一个构成例的示意图。
[图6]图6是表示本发明的实施方式5涉及的半导体装置用基板的一个构成例的示意图。
[图7]图7是表示本发明的实施方式5的变形例1涉及的半导体装置用基板的一个构成例的示意图。
[图8]图8是表示本发明的实施方式5的变形例2涉及的半导体装置用基板的一个构成例的示意图。
[图9]图9是摘取本发明的实施方式1涉及的半导体装置用基板的一部分表示的立体图。
[图10]图10是图9所示的半导体装置用基板在I-I’线上的示意截面图。
[图11]图11是表示图10所示的半导体装置用基板的第1变形例的示意截面图。
[图12]图12是表示图10所示的半导体装置用基板的第2变形例的示意截面图。
[图13]图13是表示本发明的实施方式6涉及的半导体装置用基板的一个构成例的示意图。
[图14]图14是图13所示的半导体装置用基板在II-II’线上的示意截面图。
[图15]图15是表示图13所示的半导体装置用基板的第1变形例的示意截面图。
[图16]图16是表示图13所示的半导体装置用基板的第2变形例的示意截面图。
[图17]图17是用于对本发明的实施方式5涉及的半导体装置用基板的制造方法的一例进行说明的立体图。
[图18A]图18A是表示本发明的实施方式5涉及的半导体装置用基板的制造方法的第1工序例的部分放大示意图。
[图18B]图18B是表示本发明的实施方式5涉及的半导体装置用基板的制造方法的第2工序例的部分放大示意图。
[图19A]图19A是表示本发明的实施方式6涉及的半导体装置用基板的制造方法的第1工序例的部分放大示意图。
[图19B]图19B是表示本发明的实施方式6涉及的半导体装置用基板的制造方法的第2工序例的部分放大示意图。
[图20]图20是表示应用本发明的无线通信装置的第1构成例的示意图。
[图21]图21是表示应用本发明的无线通信装置的第2构成例的示意图。
[图22A]图22A是表示本发明的实施例1涉及的半导体装置用基板的制造方法的第1工序例的示意图。
[图22B]图22B是表示本发明的实施例1涉及的半导体装置用基板的制造方法的第2工序例的示意图。
[图23]图23是表示由实施例2的半导体装置用基板获得的基板样品的一例的示意图。
具体实施方式
以下，适当参照附图对本发明涉及的半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法的优选实施方式进行详细说明。需要说明的是，本发明并不受这些实施方式限定，当然可以在能够实现本发明的目的且不脱离发明主旨的范围内进行各种变更。
＜半导体装置用基板＞
本发明的实施方式涉及的半导体装置用基板为如下半导体装置用基板：具有树脂基材和在树脂基材上具备的多个半导体装置，并且在树脂基材上具有以包围半导体装置的方式设置的增强线，增强线由与构成半导体装置中包含的电极层中的至少一者的材料相同的材料构成，增强线被以将每个包含1个以上的半导体装置的区域各个包围的方式设置。换言之，本发明的实施方式涉及的半导体装置用基板为如下半导体装置用基板：具有树脂基材和上述树脂基材上具备的多个半导体装置，并且在上述树脂基材上具有以包围上述多个半导体装置的方式设置的增强线，上述增强线由与构成上述多个半导体装置中包含的电极层中的至少一者的材料相同的材料构成，上述多个半导体装置中的一个以上被上述增强线包围着的区域在上述树脂基材上存在多个。
(实施方式1)
图1是表示本发明的实施方式1涉及的半导体装置用基板的一个构成例的示意图。如图1所示，本发明的实施方式1涉及的半导体装置用基板50具有树脂基材1，在上述树脂基材1上具有多个半导体装置、例如具有9个半导体装置10。另外，半导体装置用基板50在树脂基材1上具有在树脂基材1的横向上延伸存在的多个(例如4条)增强线11a～11d、和在树脂基材1的纵向上延伸存在的多个(例如4条)增强线12a～12d。增强线11a～11d及增强线12a～12d以各自正交的方式配置，将这些多个半导体装置10各个包围。此时，各半导体装置10被增强线11a～11d及增强线12a～12d包围着的区域在树脂基材1上存在多个(实施方式1中，如图1示例为9个)。另外，在树脂基材1具有与其横向平行的端部的情况下，增强线11a～11d优选相对于树脂基材1的上述平行的端部平行地配置。
树脂基材1的横向及纵向为彼此垂直的方向且为垂直于树脂基材1的厚度方向的方向。树脂基材1的厚度方向为垂直于图的纸面(实施方式1中为图1的纸面)的方向。树脂基材1的厚度方向、横向及纵向的定义在本发明中的所有实施方式中共通。
另外，在本实施方式1中，树脂基材1为具有长边方向和短边方向的基材。例如，在图1所示的树脂基材1中，树脂基材1的长边方向为该树脂基材1的横向，树脂基材1的短边方向为该树脂基材1的纵向。9个半导体装置10被以在树脂基材1上的长边方向上成为列的方式形成。在图1所示的例子中，半导体装置10的列为一列包含3个半导体装置10且沿短边方向(纵向)上排列的列。该半导体装置10的列数为3。而且，增强线11a～11d的一部分，例如这些增强线11a～11d中位于树脂基材1的短边方向的两端侧的增强线11a及增强线11d在该半导体装置10的列(图1中合计3列)的外缘部，在树脂基材1的长边方向上连续地设置。即，增强线11a及增强线11d是在半导体装置10的列的两个外缘部连续设置的增强线。需要说明的是，半导体装置10的列的两个外缘部也可以说是在树脂基材1的长边方向上延伸存在的两个外缘部，这方面在以下所示的所有实施方式中是共通的。
通过使半导体装置用基板50具有增强线11a～11d及增强线12a～12d，半导体装置用基板50在暴露于湿度、温度这样的环境的变化时，能够抑制树脂基材1的面内的伸缩。因此，能够对由半导体装置用基板50的伸缩不均引起的9个半导体装置10间的特性偏差进行抑制。
树脂基材1中使用的材料没有特别限制，只要是至少配置有半导体装置10的基材面成为绝缘性的材料即可。作为这样的树脂基材1的材料，例如优选使用聚酰亚胺(PI)树脂、聚酯树脂、聚酰胺树脂、环氧树脂、聚碳酸酯树脂、纤维素系树脂、聚酰胺酰亚胺树脂、聚醚酰亚胺树脂、聚醚酮树脂、聚砜树脂、聚苯硫醚(PPS)树脂、环烯烃树脂等树脂，或者包含聚丙烯(PP)的片材。但是，树脂基材1中使用的材料并不限定于这些。
这些中，优选包含选自聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯、PPS、聚苯硫醚、环烯烃聚合物、聚酰胺或PI中的至少一种树脂作为树脂基材1的材料。从价格低的观点考虑，优选PET膜作为树脂基材1的材料。
另外，从树脂基材1与电极、配线的密接性的观点考虑，也优选聚砜树脂、PPS树脂作为树脂基材1的材料。推测其原因在于：电极、配线中的金属原子会与这些树脂中包含的硫原子强烈地进行相互作用。
树脂基材1的厚度优选为25μm以上100μm以下。通过使树脂基材1的厚度在该范围内，半导体装置用基板50可具有高耐久性和适度的柔软性。
增强线11a～11d及增强线12a～12d优选全部由相同的材料形成，且使其厚度相等。另外，增强线11a～11d及增强线12a～12d的厚度优选与多个半导体装置10的各自的厚度相同，或者比该半导体装置10的厚度薄。在使该增强线的厚度比半导体装置10的厚度厚的情况下，在将半导体装置用基板50重叠或者卷绕成卷状时，树脂基材1与该增强线摩擦，从而该增强线容易带电，其结果，半导体装置10容易产生损伤。
在本发明中，“半导体装置的厚度”是指在形成于树脂基材上的半导体装置的截面中，从树脂基材与半导体装置的界面起直至树脂基材的垂直方向(厚度方向)上的半导体装置的最高部位为止的厚度。
另外，增强线11a～11d及增强线12a～12d分别由与构成多个半导体装置10中包含的电极层中的至少一者的材料相同的材料构成。即，用于增强线11a～11d及增强线12a～12d的材料与构成半导体装置10的层之一即电极层的至少一者为相同的材料。由此，能够降低半导体装置用基板50的制造成本。
在本发明中，“增强线与构成半导体装置的电极层的至少一者由相同材料构成”是指在“增强线”与“构成半导体装置的电极层的至少一者”中包含的元素中含有的摩尔比率最高的元素相同。“增强线”与“构成半导体装置的电极层的至少一者”的元素的种类及含有比率可通过X射线光电子能谱法(XPS)、二次离子质谱法(SIMS)等元素分析进行鉴定。
另外，关于多个(实施方式1中为9个)半导体装置10，这些全部可以是彼此相同的半导体装置，这些中的一部分或者全部也可以是彼此不同的半导体装置，但优选构成半导体装置10的材料及层结构、各层的厚度相同。关于半导体装置10的详情，在后文中进行说明。
(实施方式1的变形例)
图2是表示本发明的实施方式1的变形例的半导体装置用基板的一个构成例的示意图。在上述实施方式1中，全部的多个半导体装置10分别各个被增强线11a～11d及增强线12a～12d包围，但并不限于此，也可以是多个半导体装置10的集合被增强线包围。例如，如图2所示，该变形例涉及的半导体装置用基板50A在树脂基材1上具有增强线11a、11b、11d及增强线12a、12b、12d。半导体装置用基板50A中，多个半导体装置10中的1个以上被这些增强线11a、11b、11d及增强线12a、12b、12d包围着的区域形成有4个。作为该变形例中的该区域，如图2所示，可举出包含一个半导体装置10的区域、包含两个半导体装置10的集合的区域、和包含四个半导体装置10的集合的区域。
在该变形例中，被增强线11a、11b、11d及增强线12a、12b、12d包围着的区域的形状、被这些增强线包围的半导体装置10的集合的数量及该集合中包含的半导体装置10的数量并不限定于图2所示。例如，树脂基材1上的增强线的结构可以为如下构成等：将在树脂基材1的纵向上排列的3个半导体装置10设为一个集合且该集合形成有3个。其中，关于该增强线的构成，相比于以包围半导体装置10的集合的方式设置的构成，以将上述多个半导体装置10各个包围的方式设置的构成是优选的。原因在于：与包围半导体装置10的集合的情况相比，由该增强线将半导体装置10各个包围的情况下更容易减少树脂基材1的面内的伸缩不均。
在上述实施方式1中，示例了增强线11a～11d及增强线12a～12d与半导体装置10形成于树脂基材1上的同一面的情况，但本发明并不限定于此。例如，增强线11a～11d及增强线12a～12d和半导体装置10也可以在树脂基材1上分别形成于相反的面。
另外，在上述实施方式1及其变形例中，示例了在树脂基材1上设置有9个半导体装置10的情况，但本发明并不限定于此。例如，树脂基材1上的半导体装置10的配置数量不限于上述9个，可以为2个以上且小于9个，也可以为9个以上。另外，在上述实施方式1及其变形例中，树脂基材1上配置了3行3列的半导体装置10，但本发明并不限定于此。例如，上述增强线及半导体装置在能够在树脂基材1上形成增强线和半导体装置的范围内，能够以成为任意的行数及列数的方式配置于树脂基材1上。
关于与以上说明的实施方式1及其变形例相关的变更，在以下说明的各实施方式中也可同样地进行。
(实施方式2)
图3是表示本发明的实施方式2涉及的半导体装置用基板的一个构成例的示意图。如图3所示，本发明的实施方式2涉及的半导体装置用基板50B具有树脂基材1，在该树脂基材1上具有多个半导体装置、例如具有12个半导体装置10。另外，半导体装置用基板50B在树脂基材1上具有将这些半导体装置10各个包围的多个(例如与半导体装置10为相同数量的12条)增强线13。这些增强线13分别形成为大致圆状的形状，且以增强线13彼此接触的方式配置。例如，多个半导体装置10被这些增强线13各个包围的大致圆状的区域在树脂基材1上存在多个(图3中为12个)。半导体装置用基板50B中的增强线13的作用与上述实施方式1中的增强线相同。
在上述实施方式2中，示例了以增强线13彼此接触的方式配置的情况，但本发明并不限定于此，也可以以增强线13彼此分开的方式配置。其中，以增强线13彼此接触的方式配置更容易抑制树脂基材1整体的变形，因此有利。
(实施方式3)
图4是表示本发明的实施方式3涉及的半导体装置用基板的一个构成例的示意图。如图4所示，本发明的实施方式3涉及的半导体装置用基板50C具有树脂基材1，在该树脂基材1上具有多个半导体装置、例如具有18个半导体装置10。另外，半导体装置用基板50C在树脂基材1上具有在相对于树脂基材1的纵向及横向倾斜的方向上延伸存在的多个增强线14、15、和在树脂基材1的横向上延伸存在的增强线16。增强线14以相对于横向的增强线16在规定的方向(例如从图4的纸面的左上侧朝向右下侧的方向)上倾斜的方式在树脂基材1上形成有多个(图4中为5条)。增强线15以相对于横向的增强线16在与上述增强线15不同的方向(例如从图4的纸面的右上侧朝向左下侧的方向)上倾斜的方式在树脂基材1上形成有多个(图4中为4条)。增强线16相对于树脂基材1的纵向两端中的至少一个端部平行地配置。
如图4所示，上述增强线14～16在树脂基材1的面上彼此交叉，形成将多个半导体装置10各个包围的三角形状的区域。多个半导体装置10被这些增强线14～16各个包围的三角形状的区域在树脂基材1上存在多个。半导体装置用基板50C中的增强线14～16的作用与上述实施方式1中的增强线相同。
(实施方式4)
图5是表示本发明的实施方式4涉及的半导体装置用基板的一个构成例的示意图。如图5所示，本发明的实施方式4涉及的半导体装置用基板50D具有树脂基材1，在该树脂基材1上具有多个半导体装置、例如具有13个半导体装置10。另外，半导体装置用基板50D在树脂基材1上具有将这些多个半导体装置10各个包围的增强线17。增强线17以形成彼此相邻的多个六边形的方式形成，以呈所谓的蜂窝结构的方式配置于树脂基材1上。例如，多个半导体装置10被增强线17各个包围的六边形状的区域在树脂基材1上存在多个。半导体装置用基板50D中的增强线17的作用与上述实施方式1中的增强线相同。
(实施方式5)
图6是表示本发明的实施方式5涉及的半导体装置用基板的一个构成例的示意图。如图6所示，本发明的实施方式5涉及的半导体装置用基板50E具有长条膜状的树脂基材1，该长条膜状的树脂基材1能够从卷成卷状的状态连续地卷出再卷绕成卷状的状态。另外，半导体装置用基板50E在从卷成卷状的状态起直至再次卷绕成卷状的状态为止连续的树脂基材1上，沿着树脂基材1的长边方向具有多个包含多个半导体装置和增强线的设计。该设计是通过在树脂基材1上组合至少多个半导体装置和增强线而构成，是沿着树脂基材1的长边方向重复的结构部。例如，如图6所示，半导体装置用基板50E具备具有多个半导体装置和增强线的设计D1、以及具有与该设计D1相同的结构的设计D2。
如图6所示，设计D1是具有上述实施方式1中记载的9个半导体装置10、横向的4条增强线11a～11d、和纵向的4条增强线12a～12d的结构部。设计D2是重复与上述设计D1相同的结构的设计。即，设计D2中包含的9个半导体装置是与上述设计D1相同的半导体装置10。另外，设计D2中包含的横向的4条增强线11e～11h与上述设计D1的增强线11a～11d相同，纵向的4条增强线12e～12h与上述设计D1的增强线12a～12d相同。在半导体装置用基板50E的树脂基材1上，这些设计D1、D2在树脂基材1的长边方向上大致连续地排列。
在本实施方式5中，如图6所示，树脂基材1具有长边方向和短边方向，是能够从卷成卷状的状态起直至卷绕成卷状的状态为止连续地搬运的长条基材。即，该树脂基材1能够通过辊对辊方式在其长边方向上连续地搬运。多个半导体装置10被以在树脂基材1上的长边方向上成为列的方式形成。在图6所示的例子中，半导体装置10的列在树脂基材1的短边方向(纵向)上排列有3个(3列)。即，该半导体装置10的列数为3。
多个增强线11a～11h及增强线12a～12h的一部分(例如增强线11a～11h)在树脂基材1的长边方向上大致连续地设置。而且，增强线11a、11d及增强线11e、11h在该半导体装置10的列的两个外缘部中在树脂基材1的长边方向上大致连续地设置。即，设计D1中的增强线11a与设计D2中的增强线11e除了树脂基材1上的设计间的间隙部以外，在树脂基材1的长边方向上连续地形成。与此同样地，设计D1中的增强线11d与设计D2中的增强线11h除了树脂基材1上的设计间的间隙部以外，在树脂基材1的长边方向上连续地形成。通过在树脂基材1的长边方向上大致连续地形成增强线11a～11h，与连续形成的情况相比，能够定期地(周期性地)缓和树脂基材1被卷绕时的弯折应力。其结果，能够抑制增强线11a～11h的断线。
在本发明中，“在长边方向上大致连续地设置”是包括在具有长边方向和短边方向的树脂基材上的长边方向上形成的增强线在该树脂基材的长边方向上为连续的状态、和以一定或不定间隔具有小间隙的状态这两者的概念。关于后者的例子，例如像设计D1中的增强线11a和设计D2中的增强线11e这样的，为在树脂基材上的长边方向上隔开间隔地形成有增强线的状态。在增强线具有多个间隔的情况下，优选由间隔分割的增强线彼此的长度一定，多个间隔也一定。由此，在半导体装置用基板的制造工序中，能够通过光刻法、印刷法以树脂基材的一定的搬运的供给量持续形成增强线，因此能够防止该制造工序的复杂化。
通过使半导体装置用基板50E具有增强线11a～11h及增强线12a～12h，半导体装置用基板50E在暴露于湿度、温度这样的环境的变化时，能够控制树脂基材1的每个设计的面内的伸缩。因此，能够对由半导体装置用基板50E的伸缩不均引起的设计内的9个半导体装置10间的特性偏差、大致连续地形成的每个设计的半导体装置10间的特性偏差进行抑制。
另外，树脂基材1优选具有长边方向和短边方向，增强线11a～11h平行地配置于在树脂基材1的长边方向上延伸存在的树脂基材端(即树脂基材1的短边方向两端中的至少一端)。另外，多个半导体装置10优选配置于与在树脂基材1的长边方向上延伸存在的树脂基材端平行的列上。由此，由于树脂基材1的应变的控制在与树脂基材1的长边方向平行的方向上作用于树脂基材1，因此半导体装置用基板50E中的树脂基材1的卷状态稳定，容易减少由外部冲击或温度、湿度变化引起的树脂基材1的卷绕错位(进而半导体装置用基板50E的卷绕错位)。
另外，即使是可卷绕的长条基材，树脂基材1的厚度也优选为25μm以上100μm以下。通过使树脂基材1的厚度在该范围内，半导体装置用基板50E可具有高耐久性和适度的柔软性。
增强线11a～11h及增强线12a～12h优选全部由相同材料形成，且使其厚度相等。另外，用于增强线11a～11h及增强线12a～12h的材料优选与构成半导体装置10的层之一即电极层中的至少一个相同的材料。由此，能够在减少半导体装置用基板50E的制造成本的同时，提高由连续的树脂基材1被卷成卷状时的摩擦等引起的耐机械冲击性。
在上述实施方式5中，示例了增强线11a～11h及增强线12a～12h与半导体装置10形成于树脂基材1上的同一面上的情况，但本发明并不限定于此。例如，增强线11a～11h及增强线12a～12h与半导体装置10也可以在树脂基材1上分别形成于相反的面。其中，在树脂基材1上的同一面上形成这些增强线及半导体装置的情况能够防止在将连续的树脂基材1卷成卷状时增强线与半导体装置直接摩擦，因此有利。
(实施方式5的变形例1)
图7是表示本发明的实施方式5的变形例1涉及的半导体装置用基板的一个构成例的示意图。在上述实施方式5中，在从卷成卷状的状态起直至卷绕成卷状的状态为止连续的树脂基材1上，在树脂基材1的长边方向上大致连续地排列有设计D1和与其具有相同结构的设计D2，上述设计D1具有9个半导体装置10、横向的4条增强线11a～11d和纵向的4条增强线12a～12d，但本发明涉及的半导体装置用基板的构成并不限定于此。例如，如图7所示，实施方式5的变形例1涉及的半导体装置用基板50F在与实施方式5相同的树脂基材1上具备设计D1a、D2a的重复结构来代替上述设计D1、D2的重复结构。
如图7所示，设计D1a是具有上述9个半导体装置10、横向的3条增强线11a～11c和纵向的4条增强线12a～12d的结构部。设计D2a是重复与上述设计D1a相同的结构的设计。即，设计D2a中包含的9个半导体装置是与上述设计D1a相同的半导体装置10。另外，设计D2a中包含的横向的3条增强线11e～11g与上述设计D1a的增强线11a～11c相同，纵向的4条增强线12e～12h与上述设计D1a的增强线12a～12d相同。在半导体装置用基板50F的树脂基材1上，这些设计D1a、D2a在树脂基材1的长边方向上大致连续地排列。
在本实施方式5的变形例1中，如图7所示，树脂基材1与上述实施方式5同样地具有长边方向和短边方向。多个半导体装置10与上述实施方式5同样地，以在树脂基材1上的长边方向上成为列的方式形成。而且，增强线11a～11c及增强线11e～11g以平行于这些多个半导体装置10的列的方式形成，在树脂基材1的长边方向上大致连续地设置。即，设计D1a中的增强线11a～11c与设计D2a中的增强线11e～11g除了树脂基材1上的设计间的间隙部以外，在树脂基材1的长边方向上连续地形成。在该变形例1涉及的半导体装置用基板50F中，与实施方式5不同，未形成增强线11d及增强线11h。因此，在这些多个半导体装置10的列的外缘部的一边，增强线并非在树脂基材1的长边方向上大致连续地设置。
(实施方式5的变形例2)
图8是表示本发明的实施方式5的变形例2涉及的半导体装置用基板的一个构成例的示意图。如图8所示，该变形例2涉及的半导体装置用基板50G在从卷成卷状的状态起直至卷绕成卷状的状态为止连续的树脂基材1上，具备设计D1b、D2b的重复结构代替上述设计D1、D2的重复结构。设计D1b是具有上述9个半导体装置10、横向的3条增强线11a、11c、11d、和纵向的4条增强线12a～12d的结构部。设计D2b是重复与上述设计D1b相同的结构的设计。即，设计D2b中包含的9个半导体装置为与上述设计D1b相同的半导体装置10。另外，设计D2b中包含的横向的3条增强线11e、11g、11h与上述设计D1b的增强线11a、11c、11d相同，纵向的4条增强线12e～12h与上述设计D1b的增强线12a～12d相同。在半导体装置用基板50G的树脂基材1上，这些设计D1b、D2b在树脂基材1的长边方向上大致连续地排列。
在本实施方式5的变形例2中，如图8所示，树脂基材1与上述实施方式5同样地具有长边方向和短边方向。多个半导体装置10与上述实施方式5同样地，以在树脂基材1上的长边方向上成为列的方式形成。而且，增强线11a、11c、11d及增强线11e、11g、11h以平行于这些多个半导体装置10的列的方式形成，在树脂基材1的长边方向上大致连续地设置。即，设计D1b中的增强线11a、11c、11d与设计D2b中的增强线11e、11g、11h除了树脂基材1上的设计间的间隙部以外，在树脂基材1的长边方向上连续地形成。
在该变形例2涉及的半导体装置用基板50G中，与实施方式5同样地，增强线11a、11d及增强线11e、11h在这些多个半导体装置10的列的两个外缘部中，在树脂基材1的长边方向上大致连续地设置。即，设计D1b中的增强线11a及增强线11d与设计D2b中的增强线11e及增强线11h除了树脂基材1上的设计间的间隙部以外，在树脂基材1的长边方向上连续地形成。另外，在半导体装置用基板50G中，与实施方式5不同，未形成增强线11b及增强线11f。因此，在这些多个半导体装置10的全部列中，增强线并非在树脂基材1的长边方向上大致连续地设置。
在树脂基材1上大致连续地形成的增强线的配置并不限于上述配置，但优选如实施方式5或其变形例2这样，在树脂基材1的长边方向上延伸存在的所有增强线大致连续地形成，且在多个半导体装置10的列的两个外缘部具有增强线的配置。其原因在于：在树脂基材1被卷成卷状时，容易减少由外部冲击或温度、湿度变化引起的树脂基材1的卷绕错位(进而半导体装置用基板的卷绕错位)。另外，由于该效果在多个半导体装置10的列的两个外缘部及各列之间均形成增强线的情况下进一步提高，因此特别优选以上述方式形成增强线。
＜半导体装置＞
下面，关于上述本发明的各实施方式中优选使用的半导体装置，以将实施方式1涉及的半导体装置用基板50的一部分作为代表例的内容为中心进行详细说明。如上所述，本发明的半导体装置用基板中使用多个半导体装置(例如图1所示的半导体装置10)。例如，这些多个半导体装置各自为场效应晶体管(FET)、具备FET的各种电子设备的IC、显示器用TFT阵列、TFT存储器、传感器、RFID标签等无线通信装置。在本发明中，该半导体装置并不限于这些具体例。
图9是摘取本发明的实施方式1涉及的半导体装置用基板的一部分表示的立体图。图10是图9所示的半导体装置用基板在I-I’线上的示意截面图。在图9、图10中，示例实施方式1涉及的半导体装置用基板50的半导体装置10(参照图1)为FET20的情况，对本发明的半导体装置用基板中应用的多个半导体装置进行说明。虽然没有特别图示，但FET20的构成在半导体装置10为具备FET20的装置的情况下也相同。
如图9、图10所示，FET20具有形成于树脂基材1上的栅电极2、覆盖栅电极2的栅绝缘层3、设置于栅绝缘层3上的源电极5及漏电极6、和设置于这些电极之间的半导体层4。另外，如图9、图10所示，半导体装置用基板50在树脂基材1上具有多个增强线11、12。增强线11是上述实施方式1中的横向的增强线11a～11d的总称。增强线12是上述实施方式1中的纵向的增强线12a～12d的总称。
如图10的示例，FET20的结构是栅电极2配置于半导体层4的下侧的所谓的底栅结构。在FET20的结构为底栅结构的情况下，能够使由树脂基材1的材质引起的FET20的特性变化难以发生。
另外，FET20的结构并不限定于图10示例的形态的底栅结构。图11是表示图10所示的半导体装置用基板的第1变形例的示意截面图。如图11的示例，FET20的结构可以是形成有多个FET20共用的栅绝缘层3的底栅结构。该情况下，如图11所示，增强线12可以被栅绝缘层3覆盖。在图11中没有特别图示，但与上述增强线12同样地，增强线11也可以被栅绝缘层3覆盖。
增强线11、12由与构成多个半导体装置(例如FET20)中包含的电极层中的至少一者的材料相同的材料构成。图9、10中，增强线11、12和栅电极2由相同的材料形成于相同的层。图12是表示图10所示的半导体装置用基板的第2变形例的示意截面图。增强线11、12可以利用与源电极5及漏电极6相同的材料而被形成于与这些电极相同的层。该情况下，如图12的示例，FET20的结构可以是形成有多个FET20共用的栅绝缘层3的底栅结构。在这些FET20的底栅结构中，增强线11、12和源电极5及漏电极6形成于栅绝缘层3上。
对于增强线11、12和栅电极2形成于相同的层，或者增强线11、12和源电极5及漏电极6形成于相同的层而言，可通过用扫描型电子显微镜(SEM)或透射型电子显微镜(TEM)等对半导体装置用基板50的截面进行观察来确认。
另外，如图10的示例，FET20的结构是在半导体层4的上表面配置源电极5及漏电极6的所谓的顶部接触结构。但是，能应用于FET20的结构并不限于此，也可以是底部接触结构。
另外，图10、11中示例的FET20的结构是栅电极2配置于半导体层4的下侧(树脂基材1侧)的所谓的底栅结构，但并不限于此。例如，FET20的结构可以是栅电极2配置于半导体层4的上侧(树脂基材1的相反侧)的所谓的顶栅结构。虽然没有特别图示，但FET20的结构为顶栅结构时，增强线11、12优选利用与位于半导体层4的下侧的源电极5及漏电极6相同的材料而被设置于与这些源电极5及漏电极6相同的层。
根据以上内容，不论FET20的结构是底栅结构还是顶栅结构，增强线11、12如下设置容易抑制树脂基材1的变形：利用与FET20中包含的源电极5、漏电极6及栅电极2中位于靠近树脂基材1的一侧(例如半导体层4的下部侧)的电极(即基材侧的电极)相同的材料而被设置于与该基材侧的电极相同的层。FET20的结构为底栅结构时，该基材侧的电极为栅电极2(参照图10、11)。FET20的结构为顶栅结构时，该基材侧的电极为源电极5及漏电极6。
需要说明的是，相比于顶栅结构的情况，FET20的结构为底栅结构能够使FET20的特性不易根据树脂基材1的材质发生变化。
(实施方式6)
图13是表示本发明的实施方式6涉及的半导体装置用基板的一个构成例的示意图。图13表示摘取本发明的实施方式6涉及的半导体装置用基板50H的一部分表示的立体图。图14是图13所示的半导体装置用基板在II-II'线上的示意截面图。在本发明的实施方式6中示例了在半导体装置用基板50H具备作为多个半导体装置10的多个FET20及FET30的情况，对本发明的半导体装置用基板及其中应用的多个半导体装置的构成进行说明。
如图13所示，半导体装置用基板50H具有树脂基材1，该树脂基材1上具有多个FET20、30，多个增强线11、12和多个第2增强线41、42。关于多个FET20、30，FET20及FET30的1个组构成上述半导体装置10。增强线11、12在树脂基材1上形成多个将这些多个FET20、30按照每1组各个包围的区域。第2增强线41、42分别沿增强线11、12设置于树脂基材1上。例如，第2增强线41以重叠于横向(树脂基材1的长边方向)的增强线11上的方式形成。第2增强线42以重叠于纵向(树脂基材1的短边方向)的增强线12上的方式形成。
另外，如图13、14所示，FET20及FET30具有形成于树脂基材1上的栅电极2、覆盖栅电极2的栅绝缘层3、设置于栅绝缘层3上的源电极5及漏电极6、和设置于这些电极之间的半导体层4。FET30进而具有在与栅绝缘层3相反的一侧与半导体层4接触的第2绝缘层7。通过在半导体层4上形成这样的第2绝缘层7，能够例如将通常表现p型半导体特性的CNT-FET转换为表现n型半导体特性的半导体元件。该“CNT-FET”为具备由碳纳米管(以下，称为CNT)形成的半导体层的FET。例如，本实施方式6中，FET20及FET30各自为CNT-FET，这些FET20及FET30的各半导体层4含有CNT。
如图14所示例，FET20、30的结构是栅电极2配置于半导体层4的下侧的所谓的底栅结构。FET20、30的结构为底栅结构时，能够使FET20、30的特性不易根据树脂基材1的材质发生变化。
另外，FET20、30的结构并不限定于图14示例的形态的底栅结构。图15是表示图13所示的半导体装置用基板的第1变形例的示意截面图。如图15的示例，FET20、30的结构可以是形成有在多个FET20、30彼此中连续的栅绝缘层3的底栅结构。该情况下，如图15所示，增强线12可以被栅绝缘层3覆盖。在图15中没有特别图示，但与上述增强线12同样地，增强线11也可以被栅绝缘层3覆盖。
增强线11、12由与构成多个半导体装置(例如FET20、30)中包含的电极层中的至少一者的材料相同的材料构成。在图13、14中，增强线11、12与栅电极2由相同的材料形成于相同的层。图16是表示图13所示的半导体装置用基板的第2变形例的示意截面图。增强线11、12可以利用与源电极5及漏电极6相同的材料而形成于与这些电极相同的层。该情况下，如图16的示例，FET20及FET30的结构可以是形成有多个FET20及FET30所共用的栅绝缘层3的底栅结构。这些FET20及FET30的底栅结构中，增强线11、12与源电极5及漏电极6形成于栅绝缘层3上。
另外，第2增强线41、42优选与上述FET20、30的底栅结构的种类无关地由与第2绝缘层7相同的材料构成。由此，能够对由于局部形成的第2绝缘层7而发生的树脂基材1的刮削进行抑制。
在图13、14所示的例子中，第2增强线41及第2增强线42分别以与增强线11及增强线12重叠的方式形成，可以以仅与这些增强线11、12的一部分重叠的方式形成，也可以以与这些增强线11、12不重叠的方式形成。另外，在图13所示的例子中，第2增强线41及第2增强线42以彼此连续的方式形成，但也可以各自断续地形成。
另外，如图15的示例，栅绝缘层3可以形成为多个FET20及多个FET30共用的结构。该情况下，增强线11、12可以被栅绝缘层3覆盖，也可以在栅绝缘层3上形成第2增强线41、42。
对于增强线11、12和栅电极2形成于相同的层，或者增强线11、12和源电极5及漏电极6形成于相同的层而言，可通过用扫描型电子显微镜(SEM)、透射型电子显微镜(TEM)等对半导体装置用基板50H的截面进行观察来确认。
另外，如图14的示例，FET20及FET30的结构是在半导体层4的上表面配置有源电极5及漏电极6的所谓的顶部接触结构。但是，能应用于FET20及FET30的结构并不限于此，也可以是底部接触结构。
(栅电极)
栅电极2只要包含可用作电极的导电性材料，则可以是任意材料。作为栅电极2的导电性材料，例如可举出氧化锡、氧化铟、氧化铟锡(ITO)等导电性金属氧化物。另外，作为栅电极2的导电性材料，可举出铂、金、银、铜、铁、锡、锌、铝、铟、铬、锂、钠、钾、铯、钙、镁、钯、钼、非晶硅、多晶硅等金属或选自其中的多个金属的合金、碘化铜、硫化铜等无机导电性物质。另外，作为栅电极2的导电性材料，可举出聚噻吩、聚吡咯、聚苯胺、聚乙烯二氧噻吩与聚苯乙烯磺酸的络合物、通过碘等的掺杂而提高了导电率的导电性聚合物。进而，作为栅电极2的导电性材料，可举出碳材料、含有有机成分和导电体的材料等。
在使用含有上述有机成分和导电体的材料作为栅电极2的材料的情况下，栅电极2的柔软性增加，即使是弯曲时栅电极2的密接性也良好，栅电极2的电连接变得良好。作为这样的材料中含有的有机成分，没有特别限制，可举出单体、低聚物或聚合物、光聚合引发剂、增塑剂、流平剂、表面活性剂、硅烷偶联剂、消泡剂、颜料等。这些中，从提高栅电极2的耐弯折性的观点考虑，优选低聚物或聚合物。但是，栅电极2及配线的导电性材料并不限定于这些。这些导电性材料可以单独使用，也可以将多个材料层叠或混合使用。
另外，栅电极2的宽度、厚度及各栅电极间的间隔为任意。具体而言，栅电极2的宽度优选为5μm以上、1mm以下。通过使栅电极2的宽度在该范围内，容易通过栅电极2与源电极5及漏电极6的重叠控制、沟道长度控制进行FET特性控制。在FET(例如上述FET20、30)为底栅结构的情况下，栅电极2的厚度与增强线11、12为相同厚度，优选为30nm以上、500nm以下。增强线11、12的厚度与栅电极2的厚度相同可通过用扫描型电子显微镜(SEM)、透射型电子显微镜(TEM)等对半导体装置用基板的截面进行观察来确认。
(栅绝缘层)
作为栅绝缘层3中使用的材料，没有特别限定，可举出氧化硅、氧化铝等无机材料；聚酰亚胺、聚乙烯醇、聚氯乙烯、聚对苯二甲酸乙二醇酯、聚偏二氟乙烯、聚硅氧烷、聚乙烯基苯酚等有机高分子材料；或无机材料粉末与有机材料的混合物。其中，栅绝缘层3的材料优选包含具有硅原子与碳原子的键的有机化合物。另外，除此以外，栅绝缘层3的材料进一步优选包含具有金属原子与氧原子的键的金属化合物。
栅绝缘层3可以是单层，也可以是多层。另外，栅绝缘层3可以是由多种绝缘性材料形成一层，也可以是将多种绝缘性材料层叠而形成多个绝缘层。
(源电极及漏电极)
源电极5及漏电极6(以下，适当简称为源/漏电极)只要包含可用作电极的导电材料，则可以是任意材料。作为源/漏电极的导电性材料，例如可举出：氧化锡、氧化铟、氧化铟锡(ITO)等导电性金属氧化物。另外，作为源/漏电极的导电性材料，可举出铂、金、银、铜、铁、锡、锌、铝、铟、铬、锂、钠、钾、铯、钙、镁、钯、钼、非晶硅、多晶硅等金属、选自其中的多个金属的合金、碘化铜、硫化铜等无机导电性物质。另外，作为源/漏电极的导电性材料，可举出聚噻吩、聚吡咯、聚苯胺、聚乙烯二氧噻吩与聚苯乙烯磺酸的络合物、通过碘等的掺杂而提高了导电率的导电性聚合物。进而，作为源/漏电极的导电性材料，可举出碳材料、含有有机成分和导电体的材料等。
在使用含有上述有机成分和导电体的材料作为源/漏电极的导电性材料的情况下，源/漏电极的柔软性增加，即使是弯曲时源/漏电极的密接性也良好，源/漏电极的电连接变得良好。作为这样的材料中含有的有机成分，没有特别限制，可举出单体、低聚物或聚合物、光聚合引发剂、增塑剂、流平剂、表面活性剂、硅烷偶联剂、消泡剂、颜料等。这些中，从提高源/漏电极的耐弯折性的观点考虑，优选低聚物或聚合物。但是，源/漏电极及配线的导电性材料并不限定于这些。这些导电性材料可以单独使用，也可以将多个材料层叠或混合使用。
源电极5与漏电极6的间隔优选为1μm以上、500μm以下。进而，与源/漏电极连接的配线的宽度及厚度也是任意的。具体而言，该配线的厚度优选为0.01μm以上、100μm以下。该配线的宽度优选为5μm以上、500μm以下。但是，这些尺寸并不限于上述范围。
(半导体层)
作为半导体层4中使用的材料，若为表现半导体性的材料，则没有特别限定，优选使用载流子迁移率高的材料。另外，作为半导体层4的材料，优选低成本且可应用简便的涂布工序的材料，作为优选的例子，可举出有机半导体、碳材料。
作为半导体层4中使用的有机半导体，可利用并五苯、聚噻吩类、主链中包含噻吩单元的化合物、聚吡咯类、聚(对苯乙炔)类、聚苯胺类、聚乙炔类、聚丁二炔类、聚咔唑类、聚呋喃类、将含氮芳香环作为构成单元的聚杂芳基类、缩合多环芳香族化合物、杂芳香族化合物、芳香族胺衍生物、双咔唑衍生物、吡唑啉衍生物、芪系化合物、腙系化合物、铜酞菁等金属酞菁类、铜卟啉等金属卟啉类、二苯乙烯基苯衍生物、胺基苯乙烯基衍生物、芳香族乙炔衍生物、缩合环四羧酸二酰亚胺类、有机色素等已知的材料。上述有机半导体可以含有这些中的2种以上。
作为半导体层4中使用的碳材料，可举出碳纳米管(CNT)、石墨烯、富勒烯等。其中，在应用辊对辊方式作为树脂基材1的搬运方式的情况下，从能够在200℃以下的低温形成的方面、对涂布工序的适应性高的方面考虑，作为上述碳材料，优选CNT。进而，与有机半导体不同，不需要结晶化且通过CNT彼此的网络结构能够实现高迁移率，因此即使片材基材因热、张力等外部原因而伸缩也容易维持高迁移率，从该方面考虑，也优选CNT作为上述碳材料。
作为CNT，可以使用将1片碳膜(石墨烯/片材)卷成圆筒状而得的单层CNT、将2片石墨烯/片材卷成同心圆状而得的两层CNT、将多片石墨烯/片材卷成同心圆状的多层CNT中的任一种，也可以使用这些中的2种以上。其中，从表现半导体的特性的观点考虑，优选使用单层CNT，特别是该单层CNT更优选包含90重量％以上的半导体型单层CNT。进一步优选单层CNT包含95重量％以上的半导体型单层CNT。
进而，表面的至少一部分附着有共轭系聚合物的CNT(以下，称为CNT复合体)在溶液中的分散稳定性优异，能够获得高迁移率，因此特别优选作为半导体层4的碳材料。此处，所谓共轭系聚合物，是指重复单元呈共轭结构且聚合度为2以上的化合物。另外，通过使用均匀分散有CNT的溶液，能够通过喷墨法等涂布法形成均匀分散有CNT的膜(构成半导体层4的膜)。
所谓“CNT表面的至少一部分附着有共轭系聚合物的状态”，是指共轭系聚合物被覆CNT表面的一部分、或者全部的状态。推测共轭系聚合物能够被覆CNT的原因在于：通过源自各自的共轭系结构的π电子云重叠而产生相互作用。CNT是否由共轭系聚合物被覆能够通过作为对象的CNT的反射色由未经被覆的CNT的颜色变得接近共轭系聚合物的颜色来判定。定量地，通过X射线光电子能谱法(XPS)等元素分析，能够鉴定附着物的存在与相对于CNT而言的附着物的质量比。
附着于CNT的共轭系聚合物可于分子量、分子量分布、结构无关地使用。从对CNT的附着容易度的观点考虑，该共轭系聚合物优选重均分子量为1000以上。
作为使共轭系聚合物附着于CNT的方法，例如可举出以下所示的第1～第4的方法等。作为第1方法，可举出在熔融的共轭系聚合物中添加CNT进行混合的方法。作为第2方法，可举出使共轭系聚合物溶解于溶剂中并向其中添加CNT进行混合的方法。作为第3方法，可举出在预先用超声波等将CNT预分散于溶剂之时，添加共轭系聚合物并进行混合的方法。作为第4方法，可举出在溶剂中加入共轭系聚合物和CNT，并对该混合体系照射超声波并进行混合的方法。本发明中，也可以组合这些多种方法。
在本发明中，CNT的长度优选比源电极5与漏电极6之间的距离(沟道长度)短。CNT的平均长度取决于沟道长度，但优选为2μm以下，更优选为0.5μm以下。通常市售的CNT在长度上存在分布，有时包含比沟道长度更长的CNT。因此，优选在形成半导体层4的工序中增加使CNT比沟道长度短的工序。作为使CNT比沟道长度短的方法，例如有效的是通过利用硝酸、硫酸等进行的酸处理、超声波处理或冷冻粉碎法等将CNT切割为短纤维状的方法。另外，从提高CNT的纯度的观点考虑，进一步优选并用利用过滤器进行的分离。另外，CNT的直径没有特别限定，优选为1nm以上100nm以下，更优选为50nm以下。
作为被覆上述CNT的共轭系聚合物，可举出聚噻吩系聚合物、聚吡咯系聚合物、聚苯胺系聚合物、聚乙炔系聚合物、聚对亚苯基系聚合物、聚对亚苯基亚乙烯基系聚合物、重复单元中具有噻吩单元和杂芳基单元的噻吩-亚杂芳基系聚合物等。上述共轭系聚合物可以使用这些中的2种以上。作为上述共轭系聚合物，可以使用单一的单体单元排列而成的聚合物、将不同的单体单元进行嵌段共聚而成聚合物、进行无规共聚而成的聚合物、或者进行接枝聚合而成的聚合物等。
另外，作为半导体层4，也可以使用将CNT复合体与有机半导体混合而成的材料。通过使CNT复合体均匀地分散于有机半导体中，能够在维持有机半导体自身的特性的同时实现高迁移率。
另外，半导体层4还可以包含绝缘性材料。作为此处使用的绝缘性材料，可举出本发明的绝缘材料组合物、聚(甲基丙烯酸甲酯)、聚碳酸酯、聚对苯二甲酸乙二醇酯等聚合物材料，但并不特别地限定于这些材料。
半导体层4可以是单层也可以是多层。半导体层4的膜厚优选为1nm以上200nm以下，进一步优选为100nm以下。通过将半导体层4设为上述范围内的膜厚，容易形成均匀的薄膜，进而对无法通过栅电压进行控制的源/漏电极间的电流进行抑制，能够进一步提高FET的开关比(on off ratio)。半导体层4的膜厚可通过原子力显微镜、椭偏法等来测定。
另外，也可以在栅绝缘层3与半导体层4之间设置取向性层。作为该取向性层的材料，可使用硅烷化合物、钛化合物、有机酸、杂有机酸等已知的材料，特别优选有机硅烷化合物。
在本发明中，可以在相对于多个FET的至少一部分的半导体层4而言与栅绝缘层3相反的一侧形成与半导体层4接触的第2绝缘层(例如图14所示的第2绝缘层7)。由此，能够保护半导体层4不受氧、水分等外部环境影响。
作为上述第2绝缘层中使用的材料，没有特别限定，具体而言，可举出氧化硅、氧化铝等无机材料、聚酰亚胺及/或其衍生物、聚乙烯醇、聚氯乙烯、聚对苯二甲酸乙二醇酯、聚偏二氟乙烯、聚硅氧烷及/或其衍生物、聚乙烯基苯酚及/或其衍生物等聚合物材料、或者无机材料粉末与聚合物材料的混合物、及/或有机低分子材料与聚合物材料的混合物。
形成的FET(例如图14等中所示的FET20、30)可通过使栅电压变化来控制源电极5与漏电极6之间流动的电流。作为FET的性能的指标的迁移率可使用下述(a)式而算出。
迁移率μ＝(δId/δVg)L·D/(W·εr·ε·Vsd) (a)
其中，(a)式中，Id为源/漏电极间的电流，Vsd为源/漏电极间的电压。Vg为栅电压。D为栅绝缘层3的厚度。L为沟道长度，W为沟道宽度。εr为栅绝缘层3的相对介电常数，ε为真空的介电常数(8.85×10-12F/m)。
上述FET为迁移率高、栅电极2与源电极5及漏电极6的相对位置被高精度地控制的FET。
(第2绝缘层)
第2绝缘层7形成于相对于半导体层4而言与形成有栅绝缘层3的一侧相反的一侧。所谓“相对于半导体层4而言与形成有栅绝缘层3的一侧相反的一侧”，例如在半导体层4的下侧具有栅绝缘层3的情况下，是指半导体层4的上侧。通过形成第2绝缘层，能够将通常表现p型半导体特性的CNT-FET转换为表现n型半导体特性的半导体元件。
第2绝缘层7优选含有具有碳原子与氮原子的键的有机化合物。作为这样的有机化合物，可为任意的有机化合物，例如可举出酰胺系化合物、酰亚胺系化合物、脲系化合物、胺系化合物、亚胺系化合物、苯胺系化合物、腈系化合物等。进而，认为第2绝缘层7通过含有聚合物，能够稳定地保持具有碳原子与氮原子的键的有机化合物和CNT相互作用的场，因此推测能够获得更稳定的n型半导体特性。作为第2绝缘层7中包含的聚合物，可举出丙烯酸树脂、甲基丙烯酸树脂、烯烃聚合物、环烯烃聚合物、聚苯乙烯、聚硅氧烷、聚酰亚胺、聚碳酸酯、乙烯醇系树脂、酚系树脂等。
第2绝缘层7除了有机化合物、聚合物以外，还可以含有其他化合物。作为该其他化合物，例如可举出通过涂布而形成第2绝缘层7时的、用于调节溶液的粘度、流变性的增稠剂、触变剂等。另外，第2绝缘层7可以是单层也可以是多层。
作为第2绝缘层7的形成方法，没有特别限定，也可以使用电阻加热蒸镀、电子束、溅射、CVD等干式方法，但从制造成本、适合于大面积的观点考虑，优选使用涂布法。作为该涂布法，具体而言，可优选使用旋涂法、刮刀涂布法、缝模涂布法、丝网印刷法、棒涂法、浇铸法、印刷转印法、浸渍提拉法、喷墨法、滴铸法等。可根据涂布膜厚度控制、取向控制等想要获得的涂布膜特性来选择第2绝缘层7的涂布法。
＜半导体装置用基板的制造方法＞
下面，关于本发明涉及的半导体装置用基板的制造方法，以将上述实施方式5涉及的半导体装置用基板50E的制造方法作为代表例的内容为中心进行详细说明。本发明涉及的半导体装置用基板的制造方法是制造上述各实施方式涉及的半导体装置用基板中的任一者的方法。制造上述各实施方式的半导体装置用基板的任一者时的制造方法优选将树脂基材1上的多个半导体装置的构成部件中的任一者的形成与增强线的形成在同一工序中进行。由此，能够削减半导体装置用基板的制造所需的材料的种类及工序数。
图17是用于说明本发明的实施方式5涉及的半导体装置用基板的制造方法的一例的立体图。图18A是表示本发明的实施方式5涉及的半导体装置用基板的制造方法的第1工序例的部分放大示意图。图18B是表示本发明的实施方式5涉及的半导体装置用基板的制造方法的第2工序例的部分放大示意图。在图18A、图18B中摘取图17所示的半导体装置用基板50E的一部分(由虚线III包围的部分)，表示上述半导体装置用基板50E的制造方法的各工序。在制造上述半导体装置用基板50E时，在通过辊对辊方式搬运长条的树脂基材1的同时进行以下各工序。在上述辊对辊方式的搬运中，树脂基材1的搬运方向与上述树脂基材1的长边方向(参见图17中的粗线箭头)为相同方向。
在半导体装置用基板50E的制造方法中，首先，如图18A的状态S1所示，实施相对于树脂基材1的面上而言进行栅电极2的形成与增强线31～38的形成的增强线形成工序。在该增强线形成工序中，在树脂基材1上，栅电极2及增强线31～38在同一工序中形成。需要说明的是，此处所谓的同一工序不仅包括一并形成栅电极2及增强线31～38，也包括先形成栅电极2或增强线31～38中的一者，接着在形成接下来的栅绝缘层的工序之前形成另一者(栅电极2或增强线31～38中未形成者)。这些中，优选一并形成栅电极2及增强线31～38。
作为上述增强线形成工序中的栅电极2及增强线31～38的形成方法，可举出使用真空蒸镀、电子束、溅射、镀敷、CVD、离子镀涂布、喷墨、印刷等已知技术的方法；或者利用刮刀涂布法、缝模涂布法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法等已知的技术将包含有机成分及导电体粒子的糊剂涂布于绝缘基板上，并使用烘箱、加热板、红外线等进行干燥而形成的方法；等。这些栅电极2及增强线31～38的形成方法只要能够使栅电极2与配线(未图示)导通，则没有特别限制。另外，在上述增强线形成工序中，增强线31～38由与构成栅电极2的材料相同的材料形成。
另外，在上述增强线形成工序中，作为将栅电极2及增强线31～38形成为图案状的图案形成方法，可以为将通过上述方法制作的电极薄膜利用已知的光刻法等而图案形成为所期望的形状的方法，或者也可以为在电极及配线物质的真空蒸镀或溅射时介由所需形状的掩模来形成图案的方法。另外，作为上述图案形成方法，也可以为使用喷墨法、印刷法来直接形成图案的方法。
在这些方法中，上述增强线形成工序优选包括图案化工序，上述图案化工序对通过溅射或真空蒸镀法在树脂基材1上成膜的金属膜进行加工，将该金属膜加工成与栅电极2及增强线31～38对应的图案。另外，上述增强线形成工序还优选包括：成膜工序，使用含有导电体粒子与感光性有机成分的感光性糊剂在树脂基材1上形成涂布膜；和图案化工序，通过光刻法将上述涂布膜加工成与栅电极2及增强线31～38对应的图案。通过将这些方法(工序)用于上述增强线形成工序，能够形成平坦性高、厚度及图案形状均匀的栅电极2及增强线31～38。因此，能够减少制作的FET的漏电率且减少该FET的特性偏差。作为本发明中使用的感光性糊剂的优选实施方式，例如可举出国际公开第2018/051860号、国际公开第2017/030070号中记载的感光性糊剂。
将通过辊对辊方式连续搬运的树脂基材1卷绕成卷状时，与增强线31～34对应的树脂基材1的部位通过它们的重叠而使得卷厚度变厚，形成与增强线31～34的列数的量对应的规状(Gauge)的带。在增强线31～34的厚度均匀的情况下，各带的厚度均匀，从而能够减少树脂基材1的卷绕错位。另外，通过使增强线31～38的厚度与栅电极2的厚度均匀，在卷成卷状的树脂基材1中，与栅电极2重叠蓄积的厚度相比，增强线31～34重叠蓄积的厚度变得更厚。因此，能够减少因树脂基材1的卷被卷紧并摩擦而引起的栅电极2的断线的发生。
树脂基材1的厚度优选为25μm以上100μm以下。通过将树脂基材1的厚度设为上述范围内，树脂基材1可具有高耐久性与适度的柔软性，因此能够对辊对辊方式中的树脂基材1的搬运蛇行、卷绕错位进行抑制。其结果，向树脂基材1上形成半导体装置的效率提高。
需要说明的是，所谓厚度均匀，是指测定任意5处的厚度时的相对于平均值而言的标准偏差在5％以内。另外，所谓栅电极等电极的厚度与增强线的厚度相同，是指对于在树脂基材1的面内形成的电极及增强线，分别测定任意5处的厚度时的平均值之差相对于更大值的平均值而言为10％以内。
下面，如图18A的状态S2所示，实施进行栅绝缘层3的形成的第1绝缘层形成工序。在该第1绝缘层形成工序中，在上述栅电极2(参见图18A的状态S1)上形成栅绝缘层3。作为栅绝缘层3的形成方法，可举出真空蒸镀、电子束、溅射、镀敷、CVD、离子镀涂布、喷墨、印刷、旋涂法、刮刀涂布法、缝模涂布法、棒涂法、浇铸法、印刷转印法、浸渍提拉法等已知的技术。但是，栅绝缘层3的形成方法并不限定于这些。
另外，图18A中虽未图示，但栅绝缘层3还可以形成于增强线31～38上，也可以形成于形成有栅电极2及增强线31～38的树脂基材1的整个面。
下面，如图18B的状态S3所示，实施进行半导体层4的形成的半导体层形成工序。在该半导体层形成工序中，在上述栅绝缘层3(参见图18A的状态S2)上涂布包含CNT的溶液以形成半导体层4。作为半导体层4的形成方法，从制造成本、适合于大面积的观点考虑，优选使用涂布法。作为该涂布法，可举出旋涂法、刮刀涂布法、缝模涂布法、丝网印刷法、棒涂法、浇铸法、印刷转印法、浸渍提拉法、喷墨法等已知的涂布方法。其中，该涂布法优选选自由喷墨法、分配器法及喷涂法组成的组中的任一种。进而，从原料的使用效率的观点考虑，更优选喷墨法。作为该涂布法，可根据涂布膜厚度控制、取向控制等想要获得的涂布膜特性来从这些涂布方法中选择合适的方法。另外，在该半导体层形成工序中，也可以在大气下、减压下或非活性气体气氛下(氮气、氩气的气氛下)对形成的涂布膜进行退火处理。
下面，如图18B的状态S4所示，实施进行源/漏电极的形成的电极形成工序。在该电极工序中，在上述栅绝缘层3及半导体层4(参见图18B的状态S3)上形成源电极5及漏电极6。作为源电极5及漏电极6的形成方法，可举出使用真空蒸镀、电子束、溅射、镀敷、CVD、离子镀涂布、喷墨、印刷等已知技术的方法，或者利用旋涂法、刮刀涂布法、缝模涂布法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法等已知的技术将包含有机成分及导电性粒子的糊剂涂布于绝缘基板上，并使用烘箱、加热板、红外线等进行干燥而形成的方法等。但是，这些电极的形成方法只要能够使源电极5及漏电极6与配线(未图示)导通，则没有特别限制。
另外，在半导体装置用基板50E的制造方法中，可以进行将源电极5及漏电极6与增强线31～38在同一工序中形成的增强线形成工序，来代替如上所述地将栅电极2与增强线31～38在同一工序形成。此时，增强线31～38的材料是与构成源电极5及漏电极6的材料相同的材料。在该增强线形成工序中，作为将源电极5及漏电极6与增强线31～38形成图案状的图案形成方法，可以为利用已知的光刻法等将通过上述方法制作的电极薄膜图案形成为所期望的形状的方法，或者可以为在电极及配线物质的蒸镀、溅射时介由所期望形状的掩模来进行图案形成的方法。另外，作为上述图案形成方法，可以为使用喷墨法、印刷法直接形成图案的方法。
下面，示例上述实施方式6涉及的半导体装置用基板50H(参见图13)，对本发明涉及的半导体装置用基板的制造方法的变形例进行说明。图19A是表示本发明的实施方式6涉及的半导体装置用基板的制造方法的第1工序例的部分放大示意图。图19B是表示本发明的实施方式6涉及的半导体装置用基板的制造方法的第2工序例的部分放大示意图。在图19A、图19B中摘取本实施方式6涉及的半导体装置用基板50H的一部分，示出该半导体装置用基板50H的制造方法的各工序。图19A、图19B所示的半导体装置用基板50H的一部分与图17所示的半导体装置用基板50E的由虚线III包围的部分相同。在该半导体装置用基板50H的制造方法中，树脂基材1与上述实施方式5涉及的半导体装置用基板50E的制造方法(参见图17)同样地为长条的树脂基材。另外，在制造该半导体装置用基板50H时，在通过辊对辊方式搬运长条的树脂基材1的同时进行以下各工序。此时，树脂基材1的搬运方向与上述实施方式5中的搬运方向(参见图17中的粗线箭头)为相同方向。
在半导体装置用基板50H的制造方法中，首先，如图19A所示，实施：进行栅电极2的形成与增强线31～38的形成的增强线形成工序(状态S11)、进行栅绝缘层3的形成的第1绝缘层形成工序(状态S12)、和进行半导体层4的形成的半导体层形成工序(状态S13)。在实施方式6的增强线形成工序中，除了栅电极2的形成数量以外，通过与上述实施方式5相同的方法，在同一工序中在树脂基材1上形成栅电极2及增强线31～38。在本实施方式6的第1绝缘层形成工序中，除了栅绝缘层3覆盖的栅电极2的数量以外，通过与上述实施方式5相同的方法，在上述栅电极2上形成栅绝缘层3。此时，栅绝缘层3如图19A所示，可以以覆盖2个1组的栅电极2的方式形成，也可以还形成于增强线31～38上，也可以形成于形成有栅电极2及增强线31～38的树脂基材1的整个面。在本实施方式6的半导体层形成工序中，除了半导体层4的形成图案以外，通过与上述实施方式5相同的方法，在上述栅绝缘层3上形成半导体层4。
下面，如图19B的状态S14所示，实施进行源/漏电极的形成的电极形成工序。在本实施方式6的电极形成工序中，除了源/漏电极的形成数量以外，通过与上述实施方式5相同的方法，在上述栅绝缘层3及半导体层4上形成源电极5及漏电极6。此时，在上述增强线形成工序中，可以将源电极5及漏电极6与增强线31～38在同一工序中形成，来代替将栅电极2与增强线31～38在同一工序中形成。在该工序中，增强线31～38的材料是与构成源电极5及漏电极6的材料相同的材料。
下面，如图19B的状态S15所示，实施进行第2绝缘层7的形成与第2增强线51～58的形成的第2增强线形成工序。在该第2增强线形成工序中，将在上述多个半导体层4中的一部分的半导体层4上形成第2绝缘层7的工序、和在上述增强线31～38上形成第2增强线51～58的工序在同一工序中进行。此时，第2增强线51～58的材料是与构成第2绝缘层7的材料相同的材料。
作为第2绝缘层7及第2增强线51～58的形成方法，没有特别限定，也可以使用电阻加热蒸镀、电子束、溅射、CVD等干式方法，但从制造成本、适合于大面积的观点考虑，优选使用涂布法。作为该涂布法，具体而言，可优选使用旋涂法、刮刀涂布法、缝模涂布法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法、喷墨法、滴铸法等。可根据涂布膜厚度控制、取向控制等想要获得的涂布膜特性来选择第2绝缘层7及第2增强线51～58的涂布法。另外，在上述第2增强线形成工序中，可以在大气下、减压下或非活性气体气氛下(氮气、氩气的气氛下)对形成的涂布膜进行退火处理。
在将通过辊对辊方式连续搬运的树脂基材1卷绕成卷状时，与第2增强线51～54(在树脂基材1的长边方向上延伸存在的第2增强线)对应的树脂基材1的部位因它们的重叠而树脂基材1的卷厚度变厚。由此，能够防止在被卷绕时的卷状的树脂基材1内产生的局部且不均匀的厚度不均。其结果，能够对由卷成卷状的树脂基材1与第2绝缘层7摩擦引起的第2绝缘层7的剥离进行抑制。
根据以上说明的实施方式5、6涉及的半导体装置用基板的制造方法，多个半导体装置以各自具备具有底栅结构的场效应晶体管的方式形成于树脂基材上，且场效应晶体管中包含的栅电极的形成与增强线的形成在同一工序中进行，因此能够在从刚形成栅电极后起立即通过增强线来控制树脂基材内的伸缩。因此，在之后的绝缘层形成工序、源电极及漏电极的形成工序中，对位精度提高，能够对树脂基材面内的多个场效应晶体管中的特性偏差进行抑制。
另外，相对具有长边方向和短边方向的树脂基材，以在树脂基材上的长边方向上成为列的方式形成多个半导体装置，在半导体装置的列的两个外缘部中，在树脂基材的长边方向上大致连续地设置增强线的一部分，因此在大致连续地形成的增强线重叠的同时树脂基材被卷绕，其结果，树脂基材的卷绕姿态变得牢固，并且能够对被卷绕成卷状的树脂基材的卷绕错位进行抑制。另外，由于通过大致连续地形成的增强线在在树脂基材面上形成包围半导体装置的多个区域，因此在半导体装置用基板暴露于湿度、温度这样的环境的变化时，能够按照每个由大致连续的增强线包围的区域对树脂基材面内的伸缩不均进行控制。因此，能够在大致连续地形成多个半导体装置时按照每个大致连续的树脂基材面的区域来提高对位精度，能够抑制树脂基材面上的多个半导体装置的特性偏差。
需要说明的是，本发明的半导体装置用基板的制造方法并不限定于上述实施方式5、6的制造方法，例如也可以是通过辊对辊方式以外的方法连续或间断地搬运树脂基材，并在该树脂基材上形成多个半导体装置及增强线的方法。另外，优选将半导体装置中包含的电极层中的至少一者的形成与增强线的形成在同一工序中进行。即，可以将源电极及漏电极的形成与增强线的形成在同一工序中进行。
另外，图18A、18B及图19A、19B中示例的FET的结构是栅电极2配置于半导体层4的下侧(树脂基材1侧)的所谓的底栅结构，但并不限于此。例如，上述FET的结构也可以是栅电极2配置于半导体层4的上侧(与树脂基材1为相反的一侧)的所谓的顶栅结构。虽然没有特别图示，但在上述FET的结构为顶栅结构的情况下，增强线31～38优选由与位于半导体层4的下侧的源电极5及漏电极6相同的材料而被设置于与这些源电极5及漏电极6相同的层。
根据以上，无论上述FET的结构为底栅结构还是为顶栅结构，增强线31～38为由与上述FET中包含的源电极5、漏电极6及栅电极2中位于靠近树脂基材1的一侧(例如半导体层4的下部侧)的基材侧的电极相同的材料而被设置于与该基材侧的电极相同的层的情况容易抑制树脂基材1的变形，因此优选。其中，上述FET的结构优选底栅结构。原因在于：能够从形成栅电极2时开始即抑制树脂基材1的变形，因此能够容易地对之后的栅电极2与源电极5及漏电极6的对位等构成元件结构的FET的部件的图案偏移进行抑制。
＜无线通信装置＞
下面，对本发明中使用的半导体装置(例如图1等中所示的半导体装置10)为无线通信装置的情况进行说明。该无线通信装置例如是商品标签、防盗标签、各种票证、智能卡这样的使用无线电波进行信息通信的装置。该无线通信装置例如是RFID标签这样通过接收从搭载于外部的读写器的天线发送的无线信号(载波)而进行电通讯的装置。
作为无线通信装置的一例的RFID标签的具体动作为例如如下所述。RFID标签的天线接收从搭载于读写器的天线发送的无线信号。RFID标签内的FET基于该接收到的无线信号取得命令，进行与该命令相应的动作。然后，RFID标签将与该指令相应的结果的回答以无线信号的形式从自身的天线向读写器天线发送。需要说明的是，与命令相应的动作通过由FET构成的已知的解调电路、动作控制逻辑电路、调制电路等来进行。
本发明中使用的无线通信装置的优选的实施方式至少具有上述FET和天线。图20是表示本发明中应用的无线通信装置的第1构成例的示意图。图21是表示本发明中应用的无线通信装置的第2构成例的示意图。作为本发明中的无线通信装置的更具体的构成，可举出图20或图21所示的一例。即，如图20或图21所示，无线通信装置110、110A基板100，且在该基板100上具备天线图案101、包含FET的电路102、和将这些电路102与天线图案101连接的连接配线103。在这些无线通信装置110、110A中，基板100通过按照每个半导体装置对上述本发明的半导体装置用基板的树脂基材(例如，图1等所示的树脂基材1)进行切分而形成。
在本发明的半导体装置用基板的制造方法中，在多个半导体装置各自为无线通信装置的情况下，能够获得在同一树脂基材上形成有如上所述的多个无线通信装置的半导体装置用基板。本发明涉及的无线通信装置的制造方法包括将按照每个无线通信装置对这样的半导体装置用基板进行切分的切断工序。具体而言，在该无线通信装置的制造方法中，通过利用该切断工序对上述半导体装置用基板按照每个无线通信装置进行切分，能够各个地获得无线通信装置。
另外，在本发明的半导体装置用基板的制造方法中，在多个半导体装置各自为无线通信装置中的电路(例如图20、21所示的电路102)的情况下，能够获得在树脂基材上形成有这些多个电路102的半导体装置用基板。本发明涉及的无线通信装置的制造方法包括：切断工序，将这样的半导体装置用基板按照每个上述无线通信装置的电路进行切分；和贴附工序，将通过上述切断工序被切分的上述无线通信装置的电路贴合至天线。具体而言，在该无线通信装置的制造方法中，在通过该切断工序而将上述半导体装置用基板按照每个电路102各个进行切分后，通过该贴附工序而将获得的多个电路102分别贴合至天线。由此，这些电路102与天线(例如图20、21所示的天线图案101)通过上述连接配线103等配线而连接。其结果，能够获得无线通信装置。
或者，本发明涉及的无线通信装置的制造方法包括：贴附工序，将形成于上述这样的半导体装置用基板的无线通信装置的电路102与天线贴合；和切断工序，将通过该贴附工序使电路102与天线贴合后的半导体装置用基板按照每个无线通信装置(具备这些电路102和天线的装置)进行切分。具体而言，在该无线通信装置的制造方法中，在通过该贴附工序将形成有多个电路102的半导体装置用基板的电路部分与天线贴合后，通过该切断工序将具备电路102和该天线的无线通信装置各个进行切分。在上述贴附工序中，这些电路102与天线由配线连接。其结果，能够获得无线通信装置。
在上述无线通信装置的制造方法中，天线材料及连接配线材料只要是导电材料，则可以是任意材料。具体而言，作为该导电材料，可举出与栅电极材料相同的材料。其中，从柔软性增加、弯曲时密接性也良好而电连接变得良好的方面考虑，优选含有导电体和粘合剂的糊剂材料。从减少制造成本的观点考虑，天线材料及连接配线材料优选彼此为相同的材料。
作为形成天线图案及连接配线图案的图案形成方法，有以下方法：用冲刀对铜箔、铝箔等金属箔进行加工并转印至树脂基材的方法；以形成于金属箔上的抗蚀剂层为掩模，对贴附于树脂基材的金属箔进行蚀刻的方法；通过涂布法在树脂基材上形成导电性糊剂的图案，并利用热、光使该图案固化的方法，等等。其中，从减少制造成本的观点考虑，优选在树脂基材上涂布导电糊剂而形成的方法。
另外，在使用含有导电体和粘合剂的糊剂作为上述导电材料的情况下，也可以举出使用旋涂法、刮刀涂布法、缝模涂布法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法等已知的技术将该糊剂涂布于树脂基材上并使用烘箱、加热板、红外线等进行干燥的方法等作为上述图案形成方法的一例。另外，天线图案及连接配线图案可以通过已知的光刻法等将上述方法制作的导电膜图案形成为所期望的形状，也可以在真空蒸镀、溅射时介由所期望的形状的掩模来形成图案。
进而，天线图案及连接配线图案优选与FET的栅电极及配线由相同的材料构成。原因在于：能够减少无线通信装置的制造所需的材料的种类，并且通过将上述天线图案及连接配线图案与FET的栅电极及配线在同一工序中制作，能够削减无线通信装置的制造工序数，其结果，能够减少无线通信装置的制造成本。
所谓“天线图案及连接配线图案与FET的栅电极及配线由相同的材料构成”，是指天线图案及连接配线图案与FET的栅电极及配线中包含的元素中摩尔含有比率最高的元素相同。天线图案及连接配线图案与FET的栅电极及配线中包含的元素的种类及含有比率可通过X射线光电子能谱(XPS)、二次离子质谱法(SIMS)等元素分析进行鉴定。
若将天线图案、连接配线图案、FET的栅电极及配线在同一工序中制作，则天线图案与连接配线图案的连接部、以及连接配线图案与FET的栅电极用配线的连接部分别以连续相形成。从天线图案、连接配线图案、FET的栅电极及配线的密接性、减少制造成本的观点考虑，天线图案、连接配线图案、FET的栅电极及配线优选以形成连续相的方式形成。所谓“天线图案、连接配线图案、FET的栅电极及配线图案为连续相”，是指这些图案一体化且在这些的连接部不存在连接界面的情况。该连接部为连续相的情况可通过利用扫描型电子显微镜(SEM)、透射型电子显微镜(TEM)等对连接部的截面进行观察来确认。
在本发明中，天线图案与连接配线图案的连接部的宽度及厚度、以及连接配线图案与FET的栅电极用配线的连接部的宽度及厚度分别是任意的。
实施例
以下，基于实施例对本发明进一步进行具体说明。需要说明的是，本发明并不限定于下述实施例。
(感光性糊剂的制作)
(合成例1)
在合成例1中，合成作为感光性有机成分的化合物P1。该化合物P1的合成中的共聚比率如下所示。
共聚比率(质量基准)：丙烯酸乙酯(以下为“EA”)/甲基丙烯酸2-乙基己酯(以下为“2-EHMA”)/苯乙烯(以下为“St”)/甲基丙烯酸缩水甘油酯(以下为“GMA”)/丙烯酸(以下为“AA”)＝20/40/20/5/15
具体而言，首先，在氮气气氛的反应容器中，放入150g的二乙二醇单乙醚乙酸酯(以下为“DMEA”)，使用油浴升温至80℃。历时1小时向其中滴加包含20g的EA、40g的2-EHMA、20g的St、15g的AA、0.8g的2,2'-偶氮双异丁腈及10g的DMEA的混合物。在滴加结束后，进一步进行6小时聚合反应。然后，添加1g的对苯二酚单甲醚而停止聚合反应。接着，历时0.5小时滴加包含5g的GMA、1g的三乙基苄基氯化铵及10g的DMEA的混合物。在滴加结束后，进一步进行2小时加成反应。利用甲醇对获得的反应溶液进行纯化从而将未反应的杂质除去，进而通过进行24小时真空干燥而获得化合物P1。
(合成例2)
在合成例2中，合成作为感光性有机成分的化合物P2。该化合物P2的合成中的共聚比率如下所示。
共聚比率(质量基准)：2官能环氧丙烯酸酯单体(环氧酯3002A，共荣社化学公司制)/2官能环氧丙烯酸酯单体(环氧酯70PA，共荣社化学公司制)/GMA/St/AA＝20/40/5/20/15
具体而言，首先，在氮气气氛的反应容器中，放入150g的二乙二醇单乙醚乙酸酯(以下为“DMEA”)，使用油浴升温至80℃。历时1小时向其中滴加包含20g的环氧酯3002A、40g的环氧酯70PA、20g的St、15g的AA、0.8g的2,2'-偶氮双异丁腈及10g的DMEA的混合物。在滴加结束后，进一步进行6小时聚合反应。然后，添加1g的对苯二酚单甲醚而停止聚合反应。接着，历时0.5小时滴加包含5g的GMA、1g的三乙基苄基氯化铵及10g的DMEA的混合物。在滴加结束后，进一步进行2小时加成反应。利用甲醇对获得的反应溶液进行纯化从而将未反应的杂质除去，进一步通过进行24小时真空干燥而获得化合物P2。
(合成例3)
在合成例3中，合成作为感光性有机成分的化合物P3。化合物P3是上述合成例2的化合物P2的氨基甲酸酯改性化合物。
具体而言，首先，在氮气气氛的反应容器中，放入100g的DMEA，使用油浴升温至80℃。历时1小时向其中滴加包含10g的化合物P2(合成例2的感光性成分)、3.5g的正己基异氰酸酯及10g的DMEA的混合物。在滴加结束后，进一步进行3小时反应。利用甲醇对获得的反应溶液进行纯化从而将未反应的杂质除去，进一步通过进行24小时真空干燥而获得具有氨基甲酸酯键的化合物P3。
(制备例1)
在制备例1中，制备感光性糊剂A。具体而言，首先，在100mL的清洁瓶中，加入通过上述合成例1获得的化合物P1(16g)、通过上述合成例3获得的化合物P3(4g)、共荣社化学公司制造的轻质丙烯酸酯(Light Acrylate)BP-4EA(2g)、BASF日本公司制造的光聚合引发剂OXE-1(4g)、三新化学工业公司制造的产酸剂SI-110(0.6g)和三菱瓦斯化学公司制造的γ-丁内酯(10g)，利用自转-公转真空混合机“あわとり炼太郎”(注册商标)(ARE-310，Thinky公司制)进行混合。由此，获得制备例1的感光性树脂溶液(固体成分78.5质量％)。此时，感光性树脂溶液的质量为34.6g。将该获得的感光性树脂溶液(8.0g)与平均粒径为0.06μm的Ag粒子(42.0g)混合，使用3辊“EXAKT M-50”(商品名，EXAKT公司制)进行混练。由此，获得50g的感光性糊剂A。
(制备例2)
在制备例2中，制备感光性糊剂B。具体而言，首先，在清洁瓶中，加入25.0g的碱溶性树脂的溶液(40质量％)、作为光聚合引发剂的1.5g的Irgacure(注册商标)OXE02(肟酯系化合物，BASF公司制)、5.5g的轻质丙烯酸酯(Light Acrylate)(注册商标)PE-4A(共荣社化学公司制)和作为分散剂的2.0g的DISPERBYK(注册商标)140(日本毕克化学公司制)(胺值：146mgKOH/g)，利用自转-公转混合机“あわとり炼太郎”(注册商标)(ARE-310，Thinky公司制)进行混合。由此，获得制备例2的感光性树脂溶液。将该制备例2中获得的感光性树脂溶液(8.0g)与平均粒径为0.06μm的Ag粒子(42.0g)混合，进一步将DMEA以固体成分比率成为80质量％的方式加入后，使用3辊“EXAKT M-50”(商品名，EXAKT公司制)进行混练。由此，获得感光性糊剂B。
(制备例3)
在制备例3中，制备感光性糊剂C。具体而言，除了使用平均粒径为0.15μm的Ag粒子以外，通过与上述制备例2相同的方法进行制备，从而获得感光性糊剂C。
(半导体溶液的制作)
在半导体溶液的制作中，首先，向含有2.0mg的P3HT(Aldrich公司制，聚(3-己基噻吩))的氯仿溶液(10mL)中加入1.0mg的CNT(CNI公司制，单层CNT，纯度95％)，在冰冷的同时使用超声波均化器(东京理化器械公司制，VCX-500)以20％输出功率进行4小时超声波搅拌。由此，获得CNT分散液A11(相对于溶剂而言的CNT复合体浓度为0.96g/l)。
接着，使用膜过滤器(孔径为10μm、直径为25mm、Millipore公司制OmniporeMembrane)进行上述CNT分散液A11的过滤，除去长度为10μm以上的CNT复合体。向由此获得的滤液中加入5mL的o-DCB(和光纯药工业公司制)后，使用旋转蒸发器蒸馏除去作为低沸点溶剂的氯仿，从而用o-DCB替换溶剂，获得CNT分散液B11。在CNT分散液B11(1mL)中加入3mL的o-DCB，由此获得半导体溶液A10(相对于溶剂而言的CNT复合体浓度为0.03g/l)。
(栅绝缘层的制作例)
在栅绝缘层的制作例中，制作栅绝缘层溶液A20。具体而言，首先，将甲基三甲氧基硅烷(61.29g(0.45mol))、2-(3,4-环氧环己基)乙基三甲氧基硅烷(12.31g(0.05mol))和苯基三甲氧基硅烷(99.15g(0.5mol))溶解于203.36g的丙二醇单丁醚(沸点170℃)中。在搅拌的同时向其中加入水(54.90g)和磷酸(0.864g)。将由此获得的溶液于浴温105℃加热2小时，使内温上升至90℃，使包含作为主要副产物的甲醇的成分馏出。接着，于浴温130℃加热2小时，使内温上升至118℃，使主要包含水和丙二醇单丁醚的成分馏出。然后，冷却至室温，获得固体成分浓度为26.0重量％的聚硅氧烷溶液A3。获得的聚硅氧烷溶液A3中的聚硅氧烷的重均分子量为6000。
接着，秤取10g获得的聚硅氧烷溶液A3，向其中混合54.4g的丙二醇单乙醚乙酸酯(以下，称为PGMEA)，于室温搅拌2小时。由此，获得栅绝缘层溶液A20。
(第2绝缘层的制作例)
在第2绝缘层的制作例中，制作第2绝缘层溶液A30。具体而言，首先，将2.5g的聚甲基丙烯酸甲酯(富士胶片和光纯药公司制)溶解于7.5g的N,N-二甲基甲酰胺中，制备聚合物溶液A31。接着，将1g的N,N,N',N'-四甲基-1,4-苯二胺(东京化成工业公司制)溶解于9.0g的N,N-二甲基甲酰胺中，制备化合物溶液A32。然后，在聚合物溶液A31(0.68g)中添加化合物溶液A32(0.30g)，由此获得第2绝缘层溶液A30。
(实施例1)
在实施例1中，制作了作为本发明的实施方式1涉及的半导体装置用基板50(参见图1)的一个具体例的半导体装置用基板。该实施例1的半导体装置用基板是具有底栅-顶部接触结构的场效应晶体管作为半导体装置的类型的半导体装置用基板。图22A是表示本发明的实施例1涉及的半导体装置用基板的制造方法的第1工序例的示意图。图22B是表示本发明的实施例1涉及的半导体装置用基板的制造方法的第2工序例的示意图。
具体而言，首先，在PET膜制的树脂基材1(宽度为300mm、长度为420mm、膜厚为50μm)上，通过电阻加热法，在100nm整个面上真空蒸镀铜。通过狭缝涂布在其上整面印刷光致抗蚀剂(商品名“LC100-10cP”，Rohm&Haas公司制)，通过热风干燥炉于100℃加热干燥4分钟。介由设计有栅电极2的有效掩模尺寸为280mm×400mm的光掩模对由如上制作的光致抗蚀剂膜进行曝光量为60mJ/cm2(波长365nm换算)的全线曝光。将设计于该光掩模的栅电极宽度设为100μm。在曝光后，用2.38重量％的四甲基氢氧化铵水溶液进行30秒显影，接着用水洗涤1分钟。然后，用混合酸(商品名SEA-5，关东化学公司制)进行30秒蚀刻处理后，用水洗涤30秒。接着，在AZ去除剂100(商品名，AZ Electronic Materials公司制)中浸渍2分钟以将光致抗蚀剂膜剥离，并用水洗涤30秒后，用气刀除去水滴，然后，通过热风干燥炉于80℃加热干燥60秒。由此，如图22A所示，在树脂基材1的面上形成9处栅电极2(状态S21)。
然后，通过狭缝涂布整面连续印刷成为栅绝缘层3的栅绝缘层溶液A20，通过热风干燥炉在大气气氛下于100℃热处理3分钟，通过IR干燥炉在氮气气氛下于150℃热处理20分钟。由此，如图22A所示，在树脂基材1上形成膜厚为550nm的栅绝缘层3(状态S22)。
在如上所述形成了栅绝缘层3的树脂基材1上，在成为投影了9处栅电极2的位置的栅绝缘层3上的各部分，分别通过喷墨法涂布100pL的半导体溶液A10，用IR干燥炉在氮气气流下于150℃热处理30分钟。由此，如图22A所示，在栅绝缘层3上的9处形成半导体层4(状态S23)。
接着，通过丝网印刷在形成了上述栅绝缘层3的PET膜制的树脂基材1上涂布感光性糊剂A。此时，感光性糊剂A以280mm×400mm的印刷尺寸、以与形成电极2及增强线31～38时的曝光区域重叠的方式进行涂布。接着，通过热风干燥炉于100℃对该涂布的感光性糊剂A进行4分钟的预烘烤。然后，介由设计有源电极5及漏电极6的有效掩模尺寸为280mm×400mm光掩模，以与涂布了感光性糊剂A的区域重叠的方式进行曝光量为80mJ/cm2(波长365nm换算)的全线曝光。在曝光后，用0.5％的Na2CO3溶液进行30秒显影，并用超纯水洗涤60秒，然后用IR干燥炉于150℃进行10分钟固化。由此，如图22B所示，在栅绝缘层3上形成9处源电极5及漏电极6(状态S24)。将源电极5及漏电极6的宽度设为100μm，将这些电极间的距离设为20μm。
接着，将用DMEA将感光性糊剂B进行2倍稀释后的糊剂在形成了源电极5及漏电极6的PET膜制的树脂基材1上进行喷墨涂布而形成增强线31～38的图案，通过热风干燥炉在大气气氛下于100℃热处理4分钟。然后，进行曝光量为80mJ/cm2(波长365nm换算)的全线曝光。在曝光后，用IR干燥炉于150℃进行10分钟固化，由此，如图22B所示，形成增强线31～38(状态S25)。
以上述方式获得了实施例1的半导体装置用基板。对于获得的半导体装置用基板，对改变FET的栅电压(Vg)时的源/漏电极间的电流(Id)与源/漏电极间的电压(Vsd)的电流-电压特性进行测定。在该测定中，使用半导体特性评价系统4200-SCS型(吉时利仪器公司制)，在大气下测定上述特性。在实施例1中，对Vg＝+5V～-5V的范围内变化时的Vsd＝-5V时的Vg＝-5V时的Id的值进行测量。然后，将样品投入85℃、85％RH的恒温恒湿槽中24小时，取出样品后再次对Vg＝+5V～-5V的范围内变化时的Vsd＝-5V时的Vg＝-5V时的Id的值进行测定。对9处FET全部进行该测定，计算这些9处FET的平均值及标准偏差，按照以下基准进行评价。实施例1的结果示于后述表1中。
A(良好)：相对于平均值而言标准偏差为15％以内。
B(合格)：相对于平均值而言标准偏差大于15％且为30％以内。
C(不合格)：相对于平均值而言标准偏差大于30％。
(比较例1)
在比较例1中，除了不实施实施例1中的增强线31～38的形成工序以外，通过与实施例1相同的方法，进行与实施例1相同的评价。比较例1的评价结果示于表1中。
[表1]
(表1)
Figure BDA0003518320090000471
(实施例2)
在实施例2中，制作了作为本发明的实施方式5涉及的半导体装置用基板50E(参见图6)的一个具体例的半导体装置用基板。该实施例2的半导体装置用基板是具有底栅-顶部接触结构的场效应晶体管作为半导体装置的类型的基板，在通过辊对辊方式搬运树脂基材1的同时连续制作(参见图17、18A、18B)。
具体而言，首先，在PET膜制的树脂基材1(宽度为300mm、长度为50m、膜厚为50μm)上，通过电阻加热法，在100nm整个面上真空蒸镀铜。通过狭缝涂布在其上整面连续印刷光致抗蚀剂(商品名“LC100-10cP”，Rohm&Haas公司制)，通过热风干燥炉于100℃加热干燥4分钟。介由设计有栅电极2及增强线31～38的有效掩模尺寸为280mm×400mm的光掩模，在曝光量为60mJ/cm2(波长365nm换算)且树脂基材1的进给量为420mm的条件下对由如上制作的光致抗蚀剂膜进行100次全线曝光。将设计于该光掩模的栅电极宽度设为100μm，将增强线31～38的宽度设为1mm，将增强线31～34的长度设为370mm，将增强线35～38的长度设为280mm。在曝光后，用2.38重量％的四甲基氢氧化铵水溶液进行30秒显影，接着用水洗涤1分钟。然后，用混合酸(商品名SEA-5，关东化学公司制)进行30秒蚀刻处理后，用水洗涤30秒。接着，在AZ去除剂100(商品名，AZ Electronic Materials公司制)中浸渍2分钟以剥离光致抗蚀剂膜，并用水洗涤30秒后，用气刀除去水滴，然后，通过热风干燥炉于80℃加热干燥60秒。由此，如图18A所示，在树脂基材1的面上每1处曝光区域形成9处栅电极2和增强线31～38(状态S1)。
然后，通过狭缝涂布整面连续印刷成为栅绝缘层3的栅绝缘层溶液A20，通过热风干燥炉在大气气氛下于100℃热处理3分钟，通过IR干燥炉在氮气气氛下于150℃热处理20分钟。由此，如图18A所示，在树脂基材1上形成膜厚为500nm的栅绝缘层3(状态S2)。
在如上所述形成了栅绝缘层3的树脂基材1上，在成为投影9处栅电极2的位置的栅绝缘层3上的各部分，分别通过喷墨法涂布100pL的半导体溶液A10，用IR干燥炉在氮气气流下于150℃进行30分钟的热处理。由此，如图18B所示，在栅绝缘层3上的9处形成半导体层4(状态S3)。
接着，通过丝网印刷在形成了上述栅绝缘层3的PET膜制的树脂基材1上涂布感光性糊剂A。此时，感光性糊剂A是以280mm×400mm的印刷尺寸、以与形成栅电极2及增强线31～38时的曝光区域重叠的方式，并将树脂基材1的进给量设为420mm而涂布100次。接着，通过热风干燥炉于100℃对该涂布的感光性糊剂A进行4分钟的预烘烤。然后，介由设计有源电极5及漏电极6的有效掩模尺寸为280mm×400mm的光掩模，以与涂布了感光性糊剂A的区域重叠的方式以曝光量为80mJ/cm2(波长365nm换算)、树脂基材1的进给量为420mm间距进行全线曝光。在曝光后，用0.5％的Na2CO3溶液进行30秒显影，用超纯水洗涤60秒后，用IR干燥炉于150℃进行10分钟固化。由此，如图18B所示，在栅绝缘层3上形成9处源电极5及漏电极6(状态S4)。将源电极5及漏电极6的宽度设为100μm，将这些电极间的距离设为20μm。
以上述方式获得了实施例2的半导体装置用基板。对获得的半导体装置用基板进行以下的第1项目～第4项目中说明的各评价。将第1项目及第2项目的各评价的结果示于表2中，将第3项目的评价的结果示于表3中，将第4项目的评价的结果示于表4中。
(第1项目：卷绕错位试验)
在第1项目中，对半导体装置用基板的卷绕错位试验进行说明。在第1项目的卷绕错位试验中，以宽度为320mm、直径为3英寸的ABS芯材为中心，以±1mm的精度将宽度为300mm、长度为50m的半导体装置用基板卷绕成卷状。然后，用数显卡尺对在垂直于上述ABS芯材的宽度方向的方向上使上述卷状的半导体装置用基板自10cm的高度落下时的卷绕宽度进行测定。基于获得的卷绕宽度的测定值，按照以下基准进行卷绕错位的评价。
A(良好)：卷绕宽度为301mm以内。
B(合格)：卷绕宽度大于301mm且为305mm以内。
C(不合格)：卷绕宽度大于305mm。
(第2项目：膜厚的测定)
在第2项目中，对半导体装置用基板的膜厚的测定进行说明。在第2项目的膜厚的测定中，从长度为50m的半导体装置用基板，以上述曝光工序中实施的进给间距将第1次至第100次的各部分(基板样品)切成单片纸张状。在这些切出的基板样品中，对于第10次、第50次、第90次的各基板样品，使用扫描型电子显微镜(SEM)观察截面，对从栅电极的任意5处及增强线的任意5处的厚度(膜厚)进行测量。对于这些测量所得的栅电极膜厚及增强线膜厚，分别计算平均值及标准偏差。
(第3项目：FET的Id偏差的评价)
在第3项目中，对半导体装置用基板上形成的FET的Id偏差的评价进行说明。图23是表示由实施例2的半导体装置用基板获得的基板样品的一例的示意图。图23中图示了将从以卷状连续的半导体装置用基板切出的基板样品(测定中使用的样品)在其厚度方向上重叠观察时的投影图。在第3项目的评价中，与上述第2项目的评价同样地，使用从半导体装置用基板切出的多个基板样品中的第10次、第50次、第90次的各基板样品，分别对于图23所示的9个FET 21～29，对改变栅电压(Vg)时的源/漏电极间的电流(Id)与源/漏电极间的电压(Vsd)的电流-电压特性进行测定。在该测定中，使用半导体特性评价系统4200-SCS型(吉时利仪器公司制)，在大气下进行测定。关于在Vg＝+5V～-5V的范围内变化时的Vsd＝-5V条件下的Vg＝-5V时的Id，对上述各次的每个基板样品计算9个FET 21～29的平均值及标准偏差。基于获得的Id的平均值及标准偏差，按照以下基准进行FET的Id偏差的评价。
A(良好)：相对于Id的平均值而言标准偏差为15％以内。
B(合格)：相对于Id的平均值而言标准偏差大于15％且为30％以内。
C(不合格)：相对于Id的平均值而言标准偏差大于30％。
(第4项目：栅电极图案的坐标测量)
在第4项目中，对半导体装置用基板的栅电极图案的坐标测量进行说明。在第4项目的测量中，与上述第2项目的评价同样地，对于从半导体装置用基板切出的多个基板样品中的第10次、第50次、第90次的各基板样品，使用坐标测定机SMIC-800(新东S Precision公司制造)，对9个FET 21～29(参见图23)中的各栅电极的坐标进行测量，分别计算半导体装置用基板的长边方向及短边方向的标准偏差作为次间的每个栅电极的坐标偏差。将获得的长边方向的标准偏差及短边方向的标准偏差中较大的值作为评价对象，按照以下基准进行栅电极图案的坐标偏差的评价。在后述的表4中，“21”～“29”的数值是对评价对象的各FET进行指定的数值(符号)。
A(良好)：标准偏差为20μm以下。
B(合格)：标准偏差大于20μm且为40μm以下。
C(不合格)：标准偏差大于40μm。
(实施例3)
在实施例3中，在形成栅电极2及增强线31～38时的电阻加热法中，在60nm的整面真空蒸镀铝来代替铜，除此以外，通过与实施例2相同的方法进行与实施例2的第1项目～第3项目的各评价相同的评价。将实施例3的评价结果示于表2及表3中。
(实施例4)
在实施例4中，制作了作为本发明的实施方式1涉及的半导体装置用基板50(参见图1)的一个具体例的半导体装置用基板。该实施例4的半导体装置用基板是具有场效应晶体管作为半导体装置的类型的半导体装置用基板，与上述实施方式5同样地，在通过辊对辊方式搬运树脂基材1的同时连续地制作。
具体而言，首先，通过狭缝涂布在PET膜制的树脂基材1(宽度为300mm、长度为50m、膜厚为50μm)上整面连续印刷感光性糊剂B，通过热风干燥炉在大气气氛下于100℃热处理4分钟。介由设计有栅电极2及增强线31～38的有效掩模尺寸为280mm×400mm的光掩模，在曝光量为80mJ/cm2(波长365nm换算)且树脂基材1的进给量为420mm间距的条件下，对由如上制作的涂布膜进行全线曝光。在曝光后，用2.38％的TMAH溶液进行30秒显影，用超纯水洗涤60秒后，用IR干燥炉于150℃进行10分钟固化。由此，在树脂基材1的面上针对每1处曝光区域形成9处栅电极2和增强线31～38。通过与实施例2相同的方法进行栅绝缘层3以后的工序，并进行与实施例2相同的评价。将实施例4的评价结果示于表2～4中。
(实施例5)
在实施例5中，在形成栅电极2及增强线31～38时，使用感光性糊剂C代替感光性糊剂B来进行狭缝涂布，除此以外，通过与实施例4相同的方法制作半导体装置用基板，进行与实施例2的第1项目～第3项目的各评价相同的评价。将实施例5的评价结果示于表2及表3中。
(实施例6)
在实施例6中，制作了作为本发明的实施方式1的变形例涉及的半导体装置用基板(参见图2)的一个具体例的半导体装置用基板。实施例6的半导体装置用基板是具有底栅-顶部接触结构的场效应晶体管作为半导体装置的类型的半导体装置用基板，在通过辊对辊方式搬运树脂基材1(参见图6)的同时连续地制作。具体而言，使用从实施例1中使用的光掩模的设计中将增强线33及增强线37的设计除去后的光掩模，除此以外，通过与实施例1相同的方法进行实施例6的半导体装置用基板的制作。另外，在实施例6中，进行了与实施例2的第1项目～第3项目的各评价相同的评价。将实施例6的评价结果示于表2及表3中。
(实施例7)
在实施例7中，制作了作为本发明的实施方式4涉及的半导体装置用基板50D(参见图5)的一个具体例的半导体装置用基板。实施例7的半导体装置用基板是具有底栅-顶部接触结构的场效应晶体管作为半导体装置的类型的半导体装置用基板，在通过辊对辊方式搬运树脂基材1(参见图6)的同时连续地制作。具体而言，使用将实施例2中的形成栅电极2及增强线31～38的工序和形成源电极5及漏电极6的工序中使用的光掩模以增强线31～38及半导体装置10(实施例7中为FET)的配置设计成为图5所示的本发明的实施方式4中的配置设计的方式进行设计的光掩模，除此以外，通过与实施例2相同的方法制作实施例7的半导体装置用基板。另外，在实施例7中，进行了与实施例2的第1项目～第3项目的各评价相同的评价。在实施例7中的第3项目的评价中，对各基板样品的13处FET中的任意9处的FET进行测定，进行与实施例2相同的评价。将实施例7的评价结果示于表2及表3中。
(实施例8)
在实施例8中，制作了作为本发明的实施方式5的变形例1涉及的半导体装置用基板(参见图6及图7)的一个具体例的半导体装置用基板。实施例8的半导体装置用基板是具有底栅-顶部接触结构的场效应晶体管作为半导体装置的类型的半导体装置用基板，在通过辊对辊方式搬运树脂基材1的同时连续地制作。具体而言，使用将实施例2中的形成栅电极2及增强线31～38的工序中使用的光掩模，以增强线31～38及半导体装置10(实施例8中为FET)的配置设计成为图7所示的本发明的实施例5的变形例1中的配置设计的方式进行设计的光掩模，除此以外，通过与实施例2相同的方法制作实施例8的半导体装置用基板。另外，在实施例8中，进行了与实施例2的第1项目～第3项目的各评价相同的评价。在实施例7中的第3项目的评价中，对各基板样品的13处FET中的任意9处的FET进行测定，进行与实施例2相同的评价。将实施例8的评价结果示于表2及表3中。
(比较例2)
在比较例2中，使用未设计增强线31～38的光掩模作为实施例2中的形成栅电极2及增强线31～38的工序中使用的光掩模，除此以外，通过与实施例2相同的方法，进行与实施例2相同的评价。将比较例2的评价结果示于表2～4中。
(比较例3)
在比较例3中，使用未设计增强线31～38的光掩模作为实施例4中的形成栅电极2及增强线31～38的工序中使用的光掩模，除此以外，通过与实施例4相同的方法，进行与实施例2相同的评价。将比较例3的评价结果示于表2～表4中。
[表2]
(表2)
Figure BDA0003518320090000541
[表3]
Figure BDA0003518320090000551
[表4]
Figure BDA0003518320090000561
(实施例9)
在实施例9中，制作了作为本发明的实施方式5的变形例1涉及的半导体装置用基板50F的一个具体例的半导体装置用基板。该实施例9的半导体装置用基板是具有底栅-顶部接触结构的场效应晶体管作为半导体装置的类型的基板，在通过辊对辊方式搬运树脂基材1的同时连续地制作。
具体而言，首先，在PET膜制的树脂基材1(宽度为300mm、长度为50m、膜厚为50μm)上，通过电阻加热法，在100nm整面上真空蒸镀铜。通过狭缝涂布在其上整面连续印刷光致抗蚀剂(商品名“LC100-10cP”，Rohm&Haas公司制)，通过热风干燥炉于100℃加热干燥4分钟。介由设计有栅电极2及增强线31～38的有效掩模尺寸为280mm×400mm的光掩模，在曝光量为60mJ/cm2(波长365nm换算)且树脂基材1的进给量为420mm的条件下，对由如上制作的光致抗蚀剂膜进行100次全线曝光。将设计于该光掩模的栅电极宽度设为100μm，将增强线31～38的宽度设为1mm，将增强线31～34的长度设为370mm，将增强线35～38的长度设为280mm。在曝光后，用2.38重量％的四甲基氢氧化铵水溶液进行30秒显影，接着用水洗涤1分钟。然后，用混合酸(商品名SEA-5，关东化学公司制)进行30秒蚀刻处理后，用水洗涤30秒。接着，在AZ去除剂100(商品名，AZ Electronic Materials公司制)中浸渍2分钟以剥离光致抗蚀剂膜，用水洗涤30秒后，用气刀除去水滴，然后，通过热风干燥炉于80℃加热干燥60秒。由此，在树脂基材1的面上针对每1处曝光区域形成18处栅电极2和增强线31～38(参见图19A的状态S11)。
然后，通过狭缝涂布整面连续印刷成为栅绝缘层3的栅绝缘层溶液A20，通过热风干燥炉在大气气氛下于100℃热处理3分钟，通过IR干燥炉在氮气气氛下于150℃热处理20分钟。由此，在树脂基材1上形成膜厚为500nm的栅绝缘层3(参见图19A的状态S12)。
在如上所述形成了栅绝缘层3的树脂基材1上，在成为投影了18处栅电极2的位置的栅绝缘层3上的各部分，分别用喷墨法涂布100pL的半导体溶液A10，用IR干燥炉在氮气气流下于150℃进行30分钟热处理。由此，在栅绝缘层3上的18处形成半导体层4(参见图19A的状态S13)。
接着，通过丝网印刷在形成了上述栅绝缘层3的PET膜制的树脂基材1上涂布感光性糊剂A。此时，感光性糊剂A是以印刷尺寸为280mm×400mm、以与形成栅电极2及增强线31～38时的曝光区域重叠的方式，将树脂基材1的进给量设为420mm而涂布100次。接着，通过热风干燥炉于100℃对该涂布的感光性糊剂A进行4分钟预烘烤。然后，介由设计有源电极5及漏电极6的有效掩模尺寸为280mm×400mm的光掩模，以与涂布了感光性糊剂A的区域重叠的方式，以曝光量为80mJ/cm2(波长365nm换算)、树脂基材1的进给量为420mm间距进行全线曝光。在曝光后，用0.5％的Na2CO3溶液进行30秒显影，用超纯水洗涤60秒后，用IR干燥炉于150℃下进行10分钟固化。由此，在栅绝缘层3上形成18处源电极5及漏电极6(参见图19B的状态S14)。将源电极5及漏电极6的宽度设为100μm，将这些电极间的距离设为20μm。
(实施例10)
在实施例10中，制作了作为本发明的实施方式6涉及的半导体装置用基板50H(参见图13)的一个具体例的半导体装置用基板。该实施例10的半导体装置用基板是具有底栅-顶部接触结构的场效应晶体管作为半导体装置的类型的基板，在通过辊对辊方式搬运树脂基材1的同时连续地制作(参见图19A、19B)。
具体而言，首先，在PET膜制的树脂基材1(宽度为300mm、长度为50m、膜厚为50μm)上，通过电阻加热法，在100nm整面上真空蒸镀铜。通过狭缝涂布在其上整面连续印刷光致抗蚀剂(商品名“LC100-10cP”，Rohm&Haas公司制)，通过热风干燥炉于100℃加热干燥4分钟。介由设计有栅电极2及增强线31～38的有效掩模尺寸为280mm×400mm的光掩模，在曝光量为60mJ/cm2(波长365nm换算)且树脂基材1的进给量为420mm的条件下对由如上制作的光致抗蚀剂膜进行100次全线曝光。将设计于该光掩模的栅电极宽度设为100μm，将增强线31～38的宽度设为1mm，将增强线31～34的长度设为370mm，将增强线35～38的长度设为280mm。在曝光后，用2.38重量％的四甲基氢氧化铵水溶液进行30秒显影，接着用水洗涤1分钟。然后，用混合酸(商品名SEA-5，关东化学公司制)进行30秒蚀刻处理后，用水洗涤30秒。接着，在AZ去除剂100(商品名，AZ Electronic Materials公司制)中浸渍2分钟剥离光致抗蚀剂膜，并用水洗涤30秒后，用气刀除去水滴，然后，通过热风干燥炉于80℃加热干燥60秒。由此，如图19A所示，在树脂基材1的面上针对每1处曝光区域形成18处栅电极2和增强线31～38(状态S11)。
然后，通过狭缝涂布整面连续印刷成为栅绝缘层3的栅绝缘层溶液A20，通过热风干燥炉在大气气氛下于100℃热处理3分钟，通过IR干燥炉在氮气气氛下于150℃热处理20分钟。由此，如图19A所示，在树脂基材1上形成膜厚为500nm的栅绝缘层3(状态S12)。
在如上所述形成了栅绝缘层3的树脂基材1上，在成为投影了18处栅电极2的位置的栅绝缘层3上的各部分，分别用喷墨法涂布100pL的半导体溶液A10，用IR干燥炉在氮气流下于150℃进行30分钟热处理。由此，如图19A所示，在栅绝缘层3上的18处形成半导体层4(状态S13)。
接着，通过丝网印刷在形成了上述栅绝缘层3的PET膜制的树脂基材1上涂布感光性糊剂A。此时，感光性糊剂A是以印刷尺寸为280mm×400mm、以与形成栅电极2及增强线31～38时的曝光区域重叠的方式，将树脂基材1的进给量设为420mm而涂布100次。接着，通过热风干燥炉于100℃对该涂布的感光性糊剂A进行4分钟预烘烤。然后，介由设计有源电极5及漏电极6的有效掩模尺寸为280mm×400mm的光掩模，以与涂布了感光性糊剂A的区域重叠的方式，以曝光量为80mJ/cm2(波长365nm换算)、树脂基材1的进给量为420mm间距进行全线曝光。在曝光后，用0.5％的Na2CO3溶液进行30秒显影，用超纯水洗涤60秒后，用IR干燥炉于150℃进行10分钟固化。由此，如图19B所示，在栅绝缘层3上形成18处源电极5及漏电极6(状态S14)。将源电极5及漏电极6的宽度设为100μm，将这些电极间的距离设为20μm。
接着，在形成了上述半导体层4的PET膜制的树脂基材1上，以覆盖半导体层4的方式通过滴铸法将第2绝缘层溶液A30(5μL)滴加至多个(图19B中为18处)半导体层4中的一部分半导体层4上。另外，通过相同的方法以包围半导体装置的方式连续滴加第2绝缘层溶液A30。在实施例10中，将该第2绝缘层溶液A30连续滴加至上述增强线31～38上。然后，将这些滴加的第2绝缘层溶液A30在氮气气流下于110℃热处理30分钟。由此，如图19B所示，在树脂基材1上形成第2绝缘层7及第2增强线51～58(状态S15)。这些第2绝缘层7及第2增强线51～58的厚度为20μm。
通过上述方式各自获得了实施例9、10的半导体装置用基板。对这些获得的半导体装置用基板进行与实施例2的第1项目的评价相同的评价，结果实施例9、10的各评价结果两者均为“A”(良好)。另外，将实施例9、10的各半导体装置用基板(长度为50m)以曝光工序中实施的进给间距在从第1次至第100次的各部分切成单张纸张状，确认获得的各基板样品的外观，结果不存在第2绝缘层7剥离的部位。
(比较例5)
在比较例5中，在实施例10中的形成第2绝缘层7及第2增强线51～58的工序中不形成第2增强线51～58，除此以外，通过与实施例10相同的方法进行与实施例10相同的评价。在比较例5中，进行与实施例2的第1项目的评价相同的评价，结果比较例5的该第1项目的评价结果为“C”(不合格)。另外，在比较例5的半导体装置用基板中，还发生了第2绝缘层7的剥离。
工业上的可利用性
如上所述，本发明涉及的半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法适合于即使是在基板上形成多个半导体装置后，也能够抑制半导体装置的特性偏差的半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法。
附图标记说明
1 树脂基材
2 栅电极
3 栅绝缘层
4 半导体层
5 源电极
6 漏电极
7 第2绝缘层
10 半导体装置
11、11a～11h、12、12a～12h、13～17、31～38 增强线
20～30 FET
41、42、51～58 第2增强线
50、50A、50B、50C、50D、50E、50F、50G、50H 半导体装置用基板
100 基板
101 天线图案
102 电路
103 连接配线
110、110A 无线通信装置
D1、D1a、D1b、D2、D2a、D2b 设计。

Claims (28)

1.半导体装置用基板，其特征在于，具有树脂基材和在所述树脂基材上具备的多个半导体装置，并且在所述树脂基材上具有以包围所述多个半导体装置的方式设置的增强线，
所述增强线由与构成所述多个半导体装置中包含的电极层中的至少一者的材料相同的材料构成，
所述多个半导体装置中的一个以上被所述增强线包围着的区域在所述树脂基材上存在多个。
2.根据权利要求1所述的半导体装置用基板，其特征在于，所述增强线被以将所述多个半导体装置各个包围的方式设置。
3.根据权利要求1或2所述的半导体装置用基板，其特征在于，所述增强线的厚度与所述多个半导体装置中的各自的厚度相同或者比所述多个半导体装置中的各自的厚度薄。
4.根据权利要求1～3中任一项所述的半导体装置用基板，其特征在于，所述树脂基材具有长边方向和短边方向，
所述多个半导体装置被以在所述树脂基材上的长边方向上成为列的方式形成，
所述增强线的一部分在所述树脂基材的长边方向上被大致连续地设置。
5.根据权利要求1～4中任一项所述的半导体装置用基板，其特征在于，所述树脂基材具有长边方向和短边方向，
所述多个半导体装置被以在所述树脂基材上的长边方向上成为列的方式形成，
所述增强线的一部分在所述多个半导体装置的列的两个外缘部在所述树脂基材的长边方向上被大致连续地设置。
6.根据权利要求1～5中任一项所述的半导体装置用基板，其特征在于，所述多个半导体装置各自具备场效应晶体管，
所述场效应晶体管具有：源电极、漏电极及栅电极；与所述源电极及所述漏电极分别接触的半导体层；和使所述源电极、所述漏电极及所述半导体层与所述栅电极绝缘的栅绝缘层。
7.根据权利要求6所述的半导体装置用基板，其特征在于，所述半导体层含有碳纳米管。
8.根据权利要求1～7中任一项所述的半导体装置用基板，其特征在于，所述多个半导体装置各自具备场效应晶体管，
所述增强线利用与所述场效应晶体管中包含的源电极、漏电极及栅电极中的位于靠近所述树脂基材的一侧的基材侧的电极相同的材料而被设置于与所述基材侧的电极相同的层。
9.根据权利要求1～8中任一项所述的半导体装置用基板，其特征在于，所述多个半导体装置各自具备具有底栅结构的场效应晶体管，
所述增强线利用与构成所述场效应晶体管中包含的栅电极的材料相同的材料而被设置于与所述栅电极相同的层。
10.根据权利要求6～9中任一项所述的半导体装置用基板，其特征在于，多个所述场效应晶体管的至少一部分具有第2绝缘层，所述第2绝缘层在相对于所述场效应晶体管的半导体层而言与栅绝缘层相反的一侧与所述半导体层接触，
在所述树脂基材上，具有由与构成所述第2绝缘层的材料相同的材料构成的第2增强线。
11.根据权利要求9或10所述的半导体装置用基板，其特征在于，所述场效应晶体管的栅电极及所述增强线的厚度彼此相同，
所述厚度为30nm以上且500nm以下。
12.根据权利要求6～11中任一项所述的半导体装置用基板，其特征在于，所述场效应晶体管为具有顶部接触结构的场效应晶体管。
13.根据权利要求1～12中任一项所述的半导体装置用基板，其特征在于，所述多个半导体装置中的各自为无线通信装置。
14.半导体装置用基板的制造方法，其为权利要求1～13中任一项所述的半导体装置用基板的制造方法，其特征在于，
将所述树脂基材上的所述多个半导体装置的构成部件中的任一者的形成和所述增强线的形成在同一工序中进行。
15.根据权利要求14所述的半导体装置用基板的制造方法，其特征在于，在以辊对辊方式搬运所述树脂基材的同时实施所述多个半导体装置及所述增强线的形成。
16.根据权利要求14或15所述的半导体装置用基板的制造方法，其特征在于，将所述多个半导体装置的各自中包含的电极层中的至少一者的形成和所述增强线的形成在同一工序中进行。
17.根据权利要求14～16中任一项所述的半导体装置用基板的制造方法，其特征在于，以各自具备场效应晶体管的方式形成所述多个半导体装置，
将所述场效应晶体管中包含的源电极、漏电极及栅电极中的位于靠近所述树脂基材的一侧的基材侧的电极的形成和所述增强线的形成在同一工序中进行。
18.根据权利要求14～17中任一项所述的半导体装置用基板的制造方法，其特征在于，以各自具备具有底栅结构的场效应晶体管的方式形成所述多个半导体装置，
将所述场效应晶体管中包含的栅电极的形成和所述增强线的形成在同一工序中进行。
19.根据权利要求18所述的半导体装置用基板的制造方法，其特征在于，以具有第2绝缘层的方式形成多个所述场效应晶体管的至少一部分，所述第2绝缘层在相对于所述场效应晶体管的半导体层而言与栅绝缘层相反的一侧与所述半导体层接触，
将所述树脂基材上的由与构成所述第2绝缘层的材料相同的材料构成的第2增强线的形成和所述第2绝缘层的形成在同一工序中进行。
20.根据权利要求18或19所述的半导体装置用基板的制造方法，其特征在于，将所述栅电极的形成和所述增强线的形成在同一工序中进行的增强线形成工序包括图案化工序，所述图案化工序中，对通过溅射或真空蒸镀法在所述树脂基材上成膜的金属膜进行加工，并将所述金属膜加工成与所述栅电极及所述增强线对应的图案。
21.根据权利要求18或19所述的半导体装置用基板的制造方法，其特征在于，将所述栅电极的形成和所述增强线的形成在同一工序中进行的增强线形成工序包括：
成膜工序，使用含有和感光性有机成分的感光性糊剂在所述树脂基材上形成涂布膜；和
图案化工序，通过光刻法将所述涂布膜加工成与所述栅电极及所述增强线对应的图案。
22.根据权利要求14～21中任一项所述的半导体装置用基板的制造方法，其特征在于，以将所述多个半导体装置各个包围的方式设置所述增强线。
23.根据权利要求14～22中任一项所述的半导体装置用基板的制造方法，其特征在于，所述树脂基材具有长边方向和短边方向，
以在所述树脂基材上的长边方向上成为列的方式形成所述多个半导体装置，
在所述树脂基材的长边方向上大致连续地设置所述增强线的一部分。
24.根据权利要求14～23中任一项所述的半导体装置用基板的制造方法，其特征在于，所述树脂基材具有长边方向和短边方向，
以在所述树脂基材上的长边方向上成为列的方式形成所述多个半导体装置，
在所述多个半导体装置的列的两个外缘部，在所述树脂基材的长边方向上大致连续地设置所述增强线的一部分。
25.根据权利要求14～24中任一项所述的半导体装置用基板的制造方法，其特征在于，所述多个半导体装置中的各自为无线通信装置或无线通信装置的电路。
26.无线通信装置的制造方法，其特征在于，包括对由权利要求25所述的半导体装置用基板的制造方法获得的半导体装置用基板按照每个所述无线通信装置进行切分的工序。
27.无线通信装置的制造方法，其特征在于，包括：
对由权利要求25所述的半导体装置用基板的制造方法获得的半导体装置用基板按照每个所述无线通信装置的电路进行切分的工序；和
将所切分的所述无线通信装置的电路贴合至天线的工序。
28.无线通信装置的制造方法，其特征在于，包括：
将由权利要求25所述的半导体装置用基板的制造方法获得的半导体装置用基板的所述无线通信装置的电路与天线贴合的工序；
对将所述无线通信装置的电路与所述天线贴合后的所述半导体装置用基板按照每个具备所述无线通信装置的电路和所述天线的无线通信装置进行切分的工序。
CN202080059950.5A 2019-09-20 2020-09-03 半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法 Pending CN114303238A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019171865 2019-09-20
JP2019-171865 2019-09-20
JP2020-079010 2020-04-28
JP2020079010 2020-04-28
PCT/JP2020/033493 WO2021054143A1 (ja) 2019-09-20 2020-09-03 半導体装置用基板、半導体装置用基板の製造方法および無線通信装置の製造方法

Publications (1)

Publication Number Publication Date
CN114303238A true CN114303238A (zh) 2022-04-08

Family

ID=74883737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080059950.5A Pending CN114303238A (zh) 2019-09-20 2020-09-03 半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法

Country Status (4)

Country Link
JP (1) JPWO2021054143A1 (zh)
CN (1) CN114303238A (zh)
TW (1) TW202114145A (zh)
WO (1) WO2021054143A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879831B1 (ko) * 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판

Also Published As

Publication number Publication date
TW202114145A (zh) 2021-04-01
WO2021054143A1 (ja) 2021-03-25
JPWO2021054143A1 (zh) 2021-03-25

Similar Documents

Publication Publication Date Title
CN108475642B (zh) n型半导体元件和互补型半导体器件及其制造方法以及使用其的无线通信设备
TW201826400A (zh) 場效型電晶體的製造方法及無線通信裝置的製造方法
TW201903850A (zh) 半導體元件、互補型半導體裝置、半導體元件的製造方法、無線通信裝置及商品標籤
JP2021117994A (ja) 無線通信デバイス、およびその製造方法
CN114303238A (zh) 半导体装置用基板、半导体装置用基板的制造方法及无线通信装置的制造方法
JP2007277552A (ja) 半導体およびそれから作製した電子デバイス
EP3706166B1 (en) Integrated circuit, method for manufacturing same, and radio communication device using same
JP2023123360A (ja) 半導体装置の製造方法、半導体装置およびそれを有する無線通信装置
JP2021129107A (ja) 半導体装置およびその製造方法
JP2023065320A (ja) 半導体装置およびそれを用いた無線通信装置
EP3951890A1 (en) N-type semiconductor element, method for producing n-type semiconductor element, wireless communication device and product tag
JP7226331B2 (ja) 電界効果型トランジスタの製造方法および無線通信装置の製造方法
WO2020170925A1 (ja) 電界効果型トランジスタ、その製造方法およびそれを用いた無線通信装置
JP2023073980A (ja) 半導体装置、その製造方法、それを用いた相補型半導体装置、センサおよび無線通信装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP2023004911A (ja) 素子およびその製造方法ならびに電子デバイスおよび無線通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination