CN112868091B - 场效应型晶体管的制造方法及无线通信装置的制造方法 - Google Patents

场效应型晶体管的制造方法及无线通信装置的制造方法 Download PDF

Info

Publication number
CN112868091B
CN112868091B CN201980068099.XA CN201980068099A CN112868091B CN 112868091 B CN112868091 B CN 112868091B CN 201980068099 A CN201980068099 A CN 201980068099A CN 112868091 B CN112868091 B CN 112868091B
Authority
CN
China
Prior art keywords
electrode
manufacturing
field effect
insulating layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980068099.XA
Other languages
English (en)
Other versions
CN112868091A (zh
Inventor
清水浩二
堀井新司
村濑清一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Publication of CN112868091A publication Critical patent/CN112868091A/zh
Application granted granted Critical
Publication of CN112868091B publication Critical patent/CN112868091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/168—After-treatment
    • C01B32/174—Derivatisation; Solubilisation; Dispersion in solvents
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/159—Carbon nanotubes single-walled
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的目的在于特性偏差被抑制的FET、及以简单制备该FET的制造方法制备该FET，主旨在于，关于设置在基板上的栅电极、栅极绝缘层、源电极及漏电极中的一种或多种进行物理量的测定，在进行半导体层的形成中以基于所述物理量所确定的半导体材料的涂布量进行涂布，进行半导体层的形成。

Description

场效应型晶体管的制造方法及无线通信装置的制造方法
技术领域
本发明涉及场效应型晶体管的制造方法及无线通信装置的制造方法。
背景技术
近年来，使用RFID(Radio Frequency Identification：射频识别)技术的无线通信系统受到关注。RFID标签包含具有由场效应型晶体管(以下，称为FET)构成的电路的IC芯片和用于与读/写器进行无线通信的天线。在标签内设置的天线接收从读/写器发送的载波，IC芯片内的驱动电路进行工作。
RFID标签有望被用于物流管理、商品管理、防盗等多种用途，开始被部分地引入交通卡等IC卡、商品标签等。
为了今后在任意商品中使用RFID标签，需要降低制造成本。因而，研究了避开使用真空、高温的制造工艺而使用涂布/印刷技术的柔软且廉价的构造。
例如，提出了在IC芯片内的电路中使用成型性优异的有机半导体、碳纳米管作为半导体层的FET。通过以油墨的形式使用有机半导体、碳纳米管，从而能够利用喷墨技术、丝网印刷技术等在柔性基板上直接形成电路图案。因而，积极地开发使用有机半导体、碳纳米管来取代现有的无机半导体的FET(例如，参见专利文献1)。
另一方面，若构成IC芯片内的电路的FET产生特性偏差(例如，驱动电流值的偏差)，则很难实现符合设计规格的稳定的电路动作。因此，例如，为了在FET元件间抑制FET的驱动电流值的偏差，研究了将沟道分割为多个区域的结构(例如，参见专利文献2)。在该方法中，通过由多个区域构成沟道，从而利用半导体层使形成沟道时的沟道宽度的偏差平均化，抑制FET的驱动电流值的偏差。
另外，为了抑制由基板变形等引起的图案错位所导致的FET的驱动电流值的偏差，研究了基于基板的应变或基板的伸缩率将FET的源电极及漏电极的曝光数据以使沟道长度固定的状态进行修正的方法(例如，参见专利文献3)。基于该方法，即使使用柔软的基板，也能够通过抑制沟道长度变化来减小FET的驱动电流值的偏差。
现有技术文献
专利文献
专利文献1：国际公开第2009/139339号
专利文献2：日本特开2006-261423号公报
专利文献3：日本特开2012-212722号公报
发明内容
发明要解决的课题
但是，就专利文献2记载的方法而言，虽然能够抑制由沟道宽度的偏差引起的电流值偏差，但存在无法抑制例如由沟道长度的制造偏差、栅极绝缘膜的膜厚偏差等其他要因引起的偏差的问题。
就专利文献3记载的方法而言，虽然能够修正基板的应变，但存在无法抑制由电极形成时的制造偏差引起的沟道宽度、沟道长度的偏差等的问题。
本发明着眼于上述课题，目的在于提供抑制了特性偏差的FET、以及简单地制造该FET的方法。
用于解决课题的手段
为了解决上述课题，本发明包含以下的制造方法。即，本发明为在基板的表面上制造多个场效应型晶体管的方法，其中，在形成多个至少包含栅电极、栅极绝缘层、源电极及漏电极中的1种以上的结构体后，包括下述工序：
(A1)在多个所述结构体中的各所述结构体中对基于所形成的该栅电极、栅极绝缘层、源电极及漏电极中的1种以上的物理量进行测定的工序；和
(B1)基于所测得的各结构体的所述物理量，对要向各结构体涂布的半导体材料的涂布量进行调节的工序；和
(C1)以调节后的所述涂布量分别向多个所述结构体涂布半导体材料的工序。
另外，本发明的场效应型晶体管的制造方法的另一方案为，在形成多个包含栅电极及栅极绝缘层的结构体后，包括下述工序：
(A2)在多个所述结构体中的各所述结构体中对基于所形成的该栅电极及栅极绝缘层中的1种以上的物理量进行测定的工序；和
(B2)基于所测得的各结构体的所述物理量，对要向各结构体涂布的半导体材料的涂布量进行调节的工序；和
(C2)以所述调节后的涂布量分别向多个所述结构体涂布半导体材料的工序；和
(D2)形成源电极及漏电极的工序。
另外，本发明的场效应型晶体管的制造方法的又一方案为，在形成多个包含源电极及漏电极的结构体后，包括下述工序：
(A3)在多个所述结构体中的各所述结构体中对基于所形成的该源电极及漏电极中的1种以上的物理量进行测定的工序；
(B3)基于所测得的各结构体的所述物理量，对要向各结构体涂布的半导体材料的涂布量进行调节的工序；
(C3)以所述调节后的涂布量分别向多个所述结构体涂布半导体材料的工序；
(D3)形成栅电极及栅极绝缘层的工序。
发明效果
根据本发明，能够制备抑制了由制造工序中发生的偏差(变化要因)引起的作为晶体管的特性发生偏差的FET。
附图说明
图1A是示出本发明第1实施方式的场效应型晶体管的制造方法的例子的示意剖视图。
图1B是通过本发明第1实施方式的场效应型晶体管的制造方法形成的场效应型晶体管的示意俯视图。
图2是示出本发明第2实施方式的场效应型晶体管的制造方法的例子的示意剖视图。
图3是示出本发明第3实施方式的场效应型晶体管的制造方法的例子的示意剖视图。
具体实施方式
以下，详细说明本发明的实施方式。需要说明的是，本发明并非限定解释于以下说明的具体的实施方式，当然可以在能够实现发明的目的且不脱离发明要旨的范围内进行多种变更。
场效应型晶体管由栅电极、栅极绝缘层、源电极、漏电极、半导体层等功能材料构成，关于这些功能材料的配置已知多种方式。本发明如后所述包含采用以后述说明的方式控制半导体层的形成的方法进行形成的工序，只要能够应用本发明，场效应型晶体管的方式并无特别限制。以下举出代表性的3个方式进行说明。另外，特别是，本发明对于在基板上进行2个以上的场效应型晶体管的形成非常有用。
＜场效应型晶体管(FET)的制造方法＞
(第1实施方式)
本发明第1实施方式的FET的制造方法为基板的表面上制造多个FET的方法，其包含以下的(1a)至(1f)的工序。
(1a)在基板的表面上形成栅电极的工序。
(1b)在栅电极上形成栅极绝缘层的工序。
(1c)在栅极绝缘层上形成源电极及漏电极的工序。
(1d)对基于所形成的该栅电极、栅极绝缘层、源电极及漏电极中的1种以上的物理量进行测定的工序。
(1e)基于所测得的物理量，对要向源电极与漏电极之间涂布的半导体材料的涂布量进行调节的工序。
(1f)通过以在工序(1e)中调节后的量向源电极与漏电极之间涂布半导体材料，从而形成半导体层的工序。
图1A是示出本发明第1实施方式的FET的制造方法的示意剖视图。另外，图1B是使用该方法制造的FET的模式俯视图。需要说明的是，为便于说明，在图1A中示出一个元件，能够容易地理解在设置多个FET时能够同时并行地进行上述工序(在图2、图3中也相同)。
在图1中，(1a)在基板1的表面上形成栅电极2，(1b)以覆盖栅电极2的方式形成栅极绝缘层3，(1c)在栅极绝缘层3上形成源电极4及漏电极5。然后，(1d)对基于该形成的栅电极、栅极绝缘层、源电极及漏电极中的1种以上的物理量进行测定，(1e)基于所测得的物理量，对要向源电极与漏电极之间涂布的半导体材料的涂布量进行调节(在图1A中省略图示)。然后，(1f)通过以在工序(1e)中调节后的量向源电极4与漏电极5之间涂布半导体材料，从而形成半导体层6。
在第1实施方式中，由于针对在基板的表面上形成的多个FET中的各FET进行上述(1a)至(1f)的工序，因此能够抑制由在栅电极、栅极绝缘层、源电极及漏电极的形成工序的全部或一部分发生的偏差引起的FET的驱动电流值偏差。
虽在图1A中省略图示，但在第1实施方式的FET的制造方法中，除了工序(1a)至(1f)以外，还能够实施栅电极用的布线、源电极及漏电极用的布线的形成工序。
作为工序(1a)及(1c)中的电极的形成方法，若能够形成电极，则对方法没有特别限制，能够举出喷墨法、印刷法、离子镀涂层法、电阻加热蒸镀法、电子束法、溅射法、镀覆法、CVD法等。其中，从制造成本、材料的使用效率、针对大面积的适合性等观点出发，优选使用涂布法。另外，在作为电极材料使用含有粘合剂及导电体的浆料的情况下，还能够举出使用旋涂法、刮涂法、狭缝模涂法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法等公知的技术将浆料涂布到基板上，并使用烘箱、热板、红外线等进行干燥的方法，等等。另外，作为电极图案的形成方法，可以将采用上述方法制备的电极薄膜采用公知的光刻法等形成为期望形状的图案，也可以在电极物质的蒸镀、溅射时借助期望形状的掩模形成图案。
就工序(1b)中的栅极绝缘层的制备方法而言，若能够形成绝缘层，则对方法没有特别限制，例如能够举出根据需要对通过将原料组合物涂布在形成有栅电极的基板上并干燥而制得的涂覆膜进行热处理的方法。作为涂布方法，能够举出旋涂法、刮涂法、狭缝模涂法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法、喷墨法等公知的涂布方法。作为涂覆膜的热处理的温度，优选在50～300℃的范围内。
将在栅电极、栅极绝缘层、源电极及漏电极的形成工序的全部或一部分产生的物理量从设计值的偏移及在元件间的物理量的不均匀统称为(制造工序中产生的)偏差，作为工序(1d)中的物理量的测定对象的基于栅电极、栅极绝缘层、源电极及漏电极中的1种以上的物理量，从因该偏差而对FET的驱动电流值造成影响的物理量中选择。也就是说，若找到与FET相关的物理量，则能够求出作为FET的特性的驱动电流值。因此，FET的驱动电流值之所以会变化，是由于与FET相关的物理量从设计值偏移或在元件间不相等。为了抑制FET的特性偏差，在各FET中对物理量从设定值的偏移进行评价即可获知驱动电流值以多大程度从规定的值偏移，为了对该偏移量进行修正，相对于基准值对某个物理量进行修正即可。
进一步具体进行说明。FET的驱动电流值Id取决于源电极4与漏电极5之间的半导体层6的状态，已知例如由以下的式(1)、式(2)表示。
在Vd＜Vg-Vth的情况下，
Id＝(W/L)·(ε0·εr·μ/d)·((Vg-Vth)·Vd+(1/2)·Vd 2)…(1)
在Vd＞Vg-Vth的情况下，
Id＝(W/2L)·(ε0·εr·μ/d)·(Vg-Vth)2…(2)
需要说明的是，Vd表示漏极电压，Vg表示栅极电压，Vth表示阈值电压，ε0表示真空介电常数(8.85×10-12F/m)，εr表示栅极绝缘膜的相对介电常数，W表示沟道宽度，L表示沟道长度，d表示栅极绝缘膜的厚度，μ表示迁移率。
根据式(1)、式(2)，FET的驱动电流值Id取决于W、L、d等。因此，就作为测定对象的物理量而言，能够举出尺寸、表面粗糙度、密度及折射率等。作为物理量，具体来说，若参照图1A(图1A中的1f)及图1B来说明，能够举出沟道宽度10、沟道长度11、栅电极宽度12、栅电极长度13、源电极与漏电极的间隔14、漏电极的长度15(需要说明的是，也可以是源电极的长度)、栅电极与源电极的重叠部的长度16(需要说明的是，也可以是栅电极与漏电极的重叠部的长度)、栅电极的膜厚17、栅电极的表面粗糙度、栅电极的密度、栅电极的折射率、源电极的膜厚18(需要说明的是，也可以是漏电极的膜厚)、源电极或漏电极的表面粗糙度、源电极或漏电极的密度、源电极或漏电极的折射率、栅电极端19的粗糙度、源电极或漏电极端的粗糙度、栅极绝缘层的膜厚21、栅极绝缘层的表面粗糙度、栅极绝缘层的密度、栅极绝缘层的折射率等。
其中，对于栅电极的宽度12、栅电极的长度13、源电极与漏电极的间隔14、漏电极的长度15、源电极的长度及栅极绝缘层的膜厚21而言，只要在栅电极、栅极绝缘层、源电极或漏电极形成后，即可在任意工序中测定，此外，由于能够进行在线、无损、短时间的测定等而优选。
各自的宽度、长度、间隔、粗糙度能够通过光学显微镜、扫描型电子显微镜(SEM)等测定。膜厚能够通过原子力显微镜、椭圆光度法等测定。折射率能够通过分光椭圆光度法等测定。栅电极与源电极或漏电极的重叠部的长度能够使用SEM观察图1A所示的截面，并对栅电极2与源电极4或漏电极5的重叠部的长度进行测定。表面粗糙度能够使用表面形状测定装置来测定绝缘层、电极的表面粗糙度。测定方法/测定手段不限定于以上所述，能够在多个FET中采用同一方法对物理量进行测定并计算针对每个FET的物理量的偏差量的方法即可。
需要说明的是，测定值可以对上述测定对象的物理量的绝对值进行测定，也可以采用上述测定对象从基准值(例如，设计值)的偏移量测定。
另外，在确定半导体材料的涂布量时，可以基于某一个物理量对半导体材料的涂布量进行调节，也可以基于两种以上的物理量对半导体材料的涂布量进行调节。
在工序(1e)中，基于在工序(1d)中测定的物理量的绝对值或物理量从基准值的偏移量对半导体材料的涂布量进行调节。由此，能够将FET的驱动电流值Id设为规定的值。例如，在由碳纳米管形成半导体层的情况下，通过对涂布量进行调节，从而对半导体层中的碳纳米管的量、具体来说为每1μm2半导体层中存在的碳纳米管的总长度进行调节，由此能够调节上述式(1)、式(2)中的迁移率μ，使FET的驱动电流值Id成为规定的值。
此处的涂布量的调节可以基于所测得的物理量对涂布量的绝对值进行调节，也可以基于所测得的物理量从基准值的偏移量相对于基准涂布量进行调节。另外，关于涂布量，预先通过实验等根据FET的规格来确定要涂布的量以使得FET的驱动电流值Id成为规定的值，依此涂布即可。以栅极绝缘层的膜厚为例，在预先通过实验求出涂布量的情况下，预先制备几个栅极绝缘层的具有膜厚的试样，求出成为规定的驱动电流的涂布量，求出绝缘层的膜厚与涂布量的相关性。并且，例如，在所测得的栅极绝缘层的膜厚d比基准值薄的情况下，根据式(1)、式(2)，驱动电流值Id变得大于规定的值。因此，为了将驱动电流值Id设为规定的值，采取减小半导体层涂布量的对策。在其他例子中，在沟道宽度W比基准值短10％的FET的情况下，根据式(1)、式(2)，驱动电流值Id比规定的值小10％。因此，为了将驱动电流值Id设为规定的值，进行使半导体层涂布量增加的调节。在由碳纳米管形成半导体层的情况下，考虑通过使涂布量增加来使半导体层中的碳纳米管的量增加10％、将驱动电流值Id调节为规定的值的方法。需要说明的是，上述涂布量的增减表示使半导体层中存在的碳纳米管的总长度增减，由此能够对驱动电流值Id进行调节。
作为工序(1f)中的半导体层的形成方法，能够举出旋涂法、刮涂法、狭缝模涂法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法、喷墨法等公知的涂布方法。其中，优选从由喷墨法、分配器法(dispenser method)及喷涂法组成的组中选择的任一个。此外，从原料的使用效率的观点出发，更加优选喷墨法。能够根据涂膜厚度控制、取向控制等所要获得的涂膜特性，从这些涂布方法中选择恰当的方法。另外，也可以在大气下、减压下或非活性气体气氛下(氮气、氩气下)针对所形成的涂膜进行退火处理。
(更高效的第1实施方式的例子)
第1实施方式中，在基板上进行多个FET的形成的情况下，因能够提高制造效率而优选的是，首先，预先针对多个FET对基板实施(1a)～(1c)的工序，制备在基板上具备多个栅电极、栅极绝缘层、源电极及漏电极的结构体，针对各所述结构体进行(1d)的工序，针对各结构体，在(1f)的工序中，以在工序(1e)中调节后的涂布量进行涂布。
需要说明的是，在前述结构体中，在一定的区域内的偏差少的情况下，针对该区域内的结构体中的一个实施(1d)的工序，能够将依照从该工序中获得的物理量求出的针对该结构体的涂布量应用于该区域内的其他结构体。在该方法中，虽然在所制得的晶体管元件间驱动电流值产生差异，但若为设计上容许的范围，则具有能够减少所测定的结构体的数量，能够缩短制造所需的时间的优点而优选。此外，待测定物理量的结构体若为基于FET的栅电极、栅极绝缘层、源电极及漏电极中的1种以上的结构体，则该结构体不限于FET。例如，也可以将形成用于测定物理量的文字图案设为测定的对象。
(第2实施方式)
本发明第2实施方式的FET的制造方法为基板的表面上制造多个FET的方法，其包括以下的(2a)至(2f)的工序。
(2a)在基板的表面上形成栅电极的工序。
(2b)在栅电极上形成栅极绝缘层的工序。
(2c)对基于所形成的该栅电极、栅极绝缘层中的1种以上的物理量进行测定的工序。
(2d)基于所测得的物理量，对要涂布的半导体材料的涂布量进行调节的工序。
(2e)通过以在工序(2d)中调节后的量涂布半导体材料，从而形成半导体层的工序。
(2f)形成源电极及漏电极的工序。
需要说明的是，(2a)至(2f)并非必须是该顺序。例如，(2e)的工序和(2f)的工序可以是该顺序也可以是相反的顺序。另外，(2c)的工序和(2d)的工序也可以在(2b)的工序之前。
图2是示出本发明第2实施方式的FET的制造方法的示意剖视图。在图2中，(2a)在基板1的表面上形成栅电极2，(2b)以覆盖栅电极2的方式形成栅极绝缘层3。然后，(2c)对基于该形成的栅电极、栅极绝缘层中的1种以上的物理量进行测定，(2d)基于所测得的物理量，对要涂布的半导体材料的涂布量进行调节(在图2中省略图示)。然后，(2e)通过以在工序(2d)中调节后的量涂布半导体材料，从而形成半导体层6，(2f)在半导体层6上形成源电极4及漏电极5。
在第2实施方式中，也分别针对在基板的表面上形成的多个FET应用上述(2a)至(2f)的工序，因此能够抑制由在栅电极、栅极绝缘层的形成工序的全部或一部分产生的偏差引起的FET的驱动电流值偏差。
另外，也可以在第2实施方式中应用在上述第1实施方式中说明的更高效的实施方式。即，优选的是，首先，预先针对多个FET在基板上实施至(2a)、(2b)为止的工序，制备在基板上具备多个栅电极、栅极绝缘层的结构体，针对各所述结构体进行(2c)的工序，在(2e)的工序中，针对各结构体以在工序(2d)中调节后的涂布量进行涂布，接下来进行(2f)的工序。
在第2实施方式的FET的制造方法中，除了工序(2a)至(2f)以外，还能够实施栅电极用的布线、源电极及漏电极用的布线的形成工序，虽然这在图2中省略了图示。
如图2所示，由第2实施方式得到的FET与第1实施方式不同，在源电极及漏电极的下方配置有半导体层6。其他构成、各工序的制造方法/构成构件与第1实施方式相同。
(第3实施方式)
本发明第3实施方式的FET的制造方法为在基板的表面上制造多个FET的方法，包括以下的(3a)至(3f)的工序。
(3a)在基板的表面上形成源电极及漏电极的工序。
(3b)对基于所形成的该源电极及漏电极中的1种以上的物理量进行测定的工序。
(3c)基于所测得的物理量，对要涂布的半导体材料的涂布量进行调节的工序。
(3d)通过以在工序(3c)中调节后的量涂布半导体材料，从而形成半导体层的工序。
(3e)在半导体层上形成栅极绝缘层的工序。
(3f)在栅极绝缘层上形成栅电极的工序。
图3是示出本发明第3实施方式的FET的制造方法的示意剖视图。在图3中，(3a)在基板1的表面上形成源电极4及漏电极5。然后，(3b)对基于所形成的该源电极及漏电极中的1种以上的物理量进行测定，(3c)基于所测得的物理量，对要涂布的半导体材料的涂布量进行调节，这在图3中省略了图示。然后，(3d)通过以工序(3c)中调节后的量涂布半导体材料，从而形成半导体层6，(3e)以覆盖半导体层6的方式形成栅极绝缘层3，(3f)在栅极绝缘层3上形成栅电极2。
在第3实施方式中，也分别针对在基板的表面上形成的多个FET进行上述(3a)至(3f)的工序，因此能够抑制由在源电极、漏电极的形成工序的全部或一部分产生的制造偏差引起的FET的驱动电流值偏差。
另外，在第3实施方式中，也可以应用于在上述第1实施方式中说明的更高效的实施方式。即，优选的是，首先，针对多个FET在基板上实施(3a)的工序，制备在基板上具备多个源电极及漏电极的结构体，针对各所述结构体进行(3b)的工序，在(3d)的工序中，针对各结构体以在工序(3c)中调节后的涂布量进行涂布，接下来进行(3e)、(3f)的工序。
但在第3实施方式的FET的制造方法中，除了工序(3a)至(3f)以外，还能够实施栅电极用的布线、源电极及漏电极用的布线的形成工序，这在图3中省略了图示。
如图3所示，由第3实施方式得到的FET与第1实施方式不同，源电极4及漏电极5、半导体层6配置在栅极绝缘层3的下方。其他构成、各工序的制造方法/构成构件与第1实施方式相同。
(其他实施方式)
如上所述，举出若干例子进行说明，但不限于此，本发明的实施方式具有下述特征即可：关于栅电极、栅极绝缘层、源电极及漏电极中的、设置在基板上的一种或多种，对物理量进行测定，在形成半导体层时，以基于所述物理量所确定的半导体材料的涂布量进行涂布而形成半导体层。
需要说明的是，上述实施方式所示的FET为将此处未记载的电容器、电阻、二极管、电感等多种元件组合来构成电路的构造。
(FET)
本发明实施方式的FET为至少具有栅电极、栅极绝缘层、半导体层、源电极及漏电极的多个FET，上述半导体层优选含有碳纳米管。另外，在含有碳纳米管的情况下，每1μm2半导体层中存在的碳纳米管的总长度与基于栅电极、栅极绝缘层、源电极及漏电极中的1种以上的物理量存在相关关系。在此，所谓存在相关关系，是指上述物理量与每1μm2半导体层中存在的碳纳米管的总长度的相关系数为0.7以上。
作为相关系数的计算方法，可举出下述方法：将随机提取的20个FET各自的每1μm2半导体层中存在的碳纳米管的总长度设为x，将上述各FET的基于栅电极、栅极绝缘层、源电极及漏电极中的1种以上的物理量设为y，通过下述式(a)求出。
(x与y的协方差)/((x的标准偏差)×(y的标准偏差))(a)。
这样的FET能够通过上述本发明的实施方式的FET的制造方法来制造。
接下来，关于构成本发明中能够使用的FET的构件，具体地举例详细说明。
＜基板＞
基板中使用的材料没有特别限制，至少供电极配置的面为绝缘性即可。例如，优选但不限于使用含有以下物质的基材：
玻璃、蓝宝石、氧化铝烧结体、硅晶片等、以及将它们的表面以氧化膜被覆的材料等无机材料；
聚酰亚胺(PI)树脂、聚酯树脂、聚酰胺树脂、环氧树脂、聚酰胺酰亚胺树脂、聚醚酰亚胺树脂、聚醚酮树脂、聚砜树脂、聚苯硫醚(PPS)树脂、环烯烃树脂、硅酮树脂等树脂。
＜栅电极、源电极、漏电极及布线＞
栅电极、源电极、漏电极及布线为通常能够作为电极使用的导电性材料即可，可以是任意物质。作为这样的导电性材料，例如能够举出氧化锡、氧化铟、氧化铟锡(ITO)等导电性金属氧化物。另外，能够举出铂、金、银、铜、铁、锡、锌、铝、铟、铬、锂、钠、钾、铯、钙、镁、钯、钼、非晶硅、多晶硅等金属、从这些物质中选择的多种金属的合金、碘化铜、硫化铜等无机导电性物质。另外，能够举出聚噻吩、聚吡咯、聚苯胺、聚乙烯二氧噻吩与聚苯乙烯磺酸的络合物、使用碘等掺杂剂提高了导电率的导电性聚合物。此外能够举出碳材料、含有有机成分和导电体的材料等。
对于含有有机成分和导电体的材料而言，电极的柔软性增加，弯曲时密合性也良好且电连接变得良好。作为有机成分没有特别限制，能够举出单体、低聚物或聚合物、光聚合引发剂、增塑剂、流平剂、表面活性剂、硅烷偶联剂、消泡剂、颜料等。从电极的抗弯折性提高的观点出发，优选低聚物或聚合物。但是，电极及布线的导电性材料不限定于以上材料。这些导电性材料可以单独使用，也可以将多个材料层叠或混合使用。
另外，电极的宽度、厚度及各电极间的间隔(例如源电极与漏电极的间隔)能够根据FET的规格任意设定。例如，优选各电极的宽度设定为5μm以上、1mm以下。优选各电极的厚度设定为0.01μm以上、100μm以下。优选源电极与漏电极的间隔设定为1μm以上、500μm以下。但是，这些尺寸不限于以上所述。
此外，布线的宽度及厚度也是任意的。具体来说，优选布线的厚度设定为0.01μm以上、100μm以下。优选布线的宽度设定为5μm以上、500μm以下。但是，这些尺寸不限于以上所述。
＜栅极绝缘层＞
栅极绝缘层中使用的材料没有特别限定，能够举出氧化硅、氧化铝等无机材料；聚酰亚胺、聚乙烯醇、聚氯乙烯、聚对苯二甲酸乙二醇酯、聚偏氟乙烯、聚硅氧烷、聚乙烯基酚(PVP)等有机高分子材料；或无机材料粉末与有机材料的混合物。其中，从与基板、电极的密合性的观点出发，优选包含含有硅原子与碳原子的键的有机化合物的物质。另外，也优选包含含有硅原子与碳原子的键的有机化合物和含有金属原子与氧原子的键的金属化合物的物质。
优选栅极绝缘层的膜厚设定为0.05μm以上、5μm以下，更加优选设定为0.1μm以上、1μm以下。通过设定为该范围的膜厚，从而易于形成均匀的薄膜。
绝缘层既可以是单层也可以是多层。另外，可以由多种绝缘性材料形成1个层，也可以将多种绝缘性材料层叠而形成多个绝缘层。
＜半导体层＞
半导体层中使用的材料若为表现半导体性的材料则没有特别限定，能够应用涂布工艺即可。作为优选的例子，可举出有机半导体、碳材料。
特别优选碳材料，作为其具体的例子，能够举出碳纳米管(以下，称为CNT)、石墨烯、富勒烯等，从针对涂布工艺的适应性、高迁移率的方面考虑，优选CNT。
作为CNT，可以使用1张碳膜(石墨烯片)以圆筒状卷绕而成的单层CNT、2张石墨烯片以同心圆状卷绕而成的2层CNT、多个石墨烯片以同心圆状卷绕而成的多层CNT中的任一种，也可以使用2种以上的上述物质。从显示出半导体特性的观点出发，优选使用单层CNT，其中更加优选单层CNT含有90重量％以上的半导体型单层CNT。进一步优选单层CNT含有95重量％以上的半导体型单层CNT。
半导体型单层CNT的含有比率能够根据可见-近红外吸收光谱的吸收面积比计算。CNT能够通过电弧放电法、化学气相沉积法(CVD法)、激光/烧蚀法等方法制得。
其中，从半导体层形成的容易性出发，半导体层中使用的材料优选CNT。此外，在表面的至少一部分附着有共轭类聚合物的CNT(以下，称为CNT复合体)由于在溶液中的分散稳定性优异、能够获得高迁移率，因此特别优选。在此，共轭类聚合物是指重复单元呈共轭构造且聚合度为2以上的化合物。
所谓共轭类聚合物附着在CNT的表面的至少一部分的状态，是指CNT表面的一部分或全部由共轭类聚合物被覆的状态。共轭类聚合物之所以能够被覆CNT，推测是由于源自于各共轭类构造的π电子云重叠而产生了相互作用。CNT是否由共轭类聚合物被覆，能够通过所被覆的CNT的反射色相对于未被覆的CNT的颜色而言接近共轭类聚合物的颜色来判别。就定量的方式而言，能够通过进行X射线光电子能谱法(XPS)等元素分析来确定附着物的存在及附着物相对于CNT的质量比。
CNT复合体通过在CNT的表面的至少一部分附着共轭类聚合物，从而能够在不损害CNT所具有的高电气特性的情况下将CNT均匀分散于溶液中。另外，能够使用CNT均匀分散的分散液，通过涂布法形成均匀分散的CNT膜。由此，能够实现高半导体特性。
使共轭类聚合物附着于CNT的方法能够举出(I)在溶融后的共轭类聚合物中添加并混合CNT的方法、(II)使共轭类聚合物溶解于溶剂中并在其中添加混合CNT的方法、(III)向预先通过超声波等使CNT在溶剂中预备分散的部位添加并混合共轭类聚合物的方法、(IV)在溶剂中加入共轭类聚合物和CNT，向该混合体系照射超声波并混合的方法等。在本发明中，也可以将多个方法组合。
在本发明中，优选CNT的长度比所设定的源电极与漏电极间隔短。CNT的平均长度虽也与源电极与漏电极间隔有关，但优选2μm以下，更加优选0.5μm以下。通常市售的CNT通常存在长度分布，存在包含比源电极与漏电极间隔长的CNT的情况，因此优选追加使CNT比源电极与漏电极的间隔短的工序。例如，通过使用硝酸、硫酸等的酸处理、超声波处理或冷冻粉碎法等切割为短纤维状的方法是有效的。另外，并用由过滤器进行的分离因能够提高纯度而进一步优选。
另外，CNT的直径没有特别限定，优选0.5nm以上、100nm以下，更加优选1nm以上、50nm以下。
作为被覆上述CNT的共轭类聚合物，能够举出聚噻吩类聚合物、聚吡咯类聚合物、聚苯胺类聚合物、聚乙炔类聚合物、聚对亚苯基类聚合物、聚对亚苯基亚乙烯基类聚合物、重复单元中具有噻吩单元和杂芳基单元的噻吩-杂亚芳基类聚合物等，也可以使用2种以上的上述物质。上述聚合物能够使用单一的单体单元排列而成的物质、将不同的单体单元嵌段共聚而成的物质、无规共聚而成的物质、以及接枝聚合而得到的物质等。
另外，半导体层也可以将CNT复合体与有机半导体混合使用。通过使CNT复合体均匀分散在有机半导体中，从而能够维持有机半导体本身的特性，并实现高迁移率。
另外，半导体层也可以还包含绝缘性材料。作为此处使用的绝缘性材料，能够举出本发明的绝缘材料组合物、聚(甲基丙烯酸甲酯)、聚碳酸酯、聚对苯二甲酸乙二醇酯等聚合物材料，但并不特别限定于以上物质。
半导体层6可以是单层也可以是多层，膜厚优选1nm以上且200nm以下，进一步优选100nm以下。通过设为该范围的膜厚，从而均匀的薄膜形成变得容易，此外，能够抑制无法通过栅极电压进行控制的源极/漏极间电流，进一步提高FET的通断比。膜厚能够通过原子力显微镜、椭圆光度法等来测定。
＜第2绝缘层＞
在本发明中，也可以在相对于半导体层而言与栅极绝缘层相反的一侧形成第2绝缘层。由此，能够针对氧、水分等外部环境保护半导体层。
作为第2绝缘层中使用的材料没有特别限定，具体地能够举出氧化硅、氧化铝等无机材料、聚酰亚胺及/或其衍生物、聚乙烯醇、聚氯乙烯、聚对苯二甲酸乙二醇酯、聚偏氟乙烯、聚硅氧烷及/或其衍生物、聚乙烯基酚及/或其衍生物等等聚合物材料、或无机材料粉末与聚合物材料的混合物、有机低分子材料与聚合物材料的混合物。
其中，优选使用能够采用喷墨等涂布法制备的聚合物材料。特别是，从绝缘层的均匀性的观点出发，优选使用聚四氟乙烯、聚降冰片烯、聚硅氧烷、聚酰亚胺、聚苯乙烯、聚碳酸酯或以上物质的衍生物、聚丙烯酸酸衍生物、聚甲基丙烯酸衍生物或含有以上物质的共聚合物。
第2绝缘层的膜厚优选50nm以上、10μm以下，更加优选100nm以上、3μm以下。第2绝缘层既可以是单层也可以是多层。另外，可以由多种绝缘性材料形成1层，也可以将多种绝缘性材料层叠而形成。
作为第2绝缘层的形成方法没有特别限定，也可以使用电阻加热蒸镀、电子束、溅射、CVD等干式的方法，而从制造成本、针对大面积的适应性的观点出发，优选使用涂布法。作为涂布法，具体来说，能够优选使用旋涂法、刮涂法、狭缝模涂法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法、喷墨法、滴涂法等。能够根据涂膜厚度控制、取向控制等所要获得的涂膜特性来选择涂布方法。
另外，以将栅电极、栅极绝缘层、半导体层、源电极及漏电极埋入的方式使用在前述第2绝缘层中说明的材料覆盖在基材上也同样为优选的方式。
本申请基于2018年10月18日提出申请的日本专利申请特愿2018-196506，该日本专利申请的内容作为参照并入本文。
附图标记说明
1 基板
2 栅电极
3 栅极绝缘层
4 源电极
5 漏电极
6 半导体层
10 沟道宽度
11 沟道长度
12 栅电极的宽度
13 栅电极的长度
14 源电极与漏电极的间隔
15 漏电极的长度
16 栅电极与源电极的重叠部的长度
17 栅电极的膜厚
18 源电极的膜厚
19 栅电极端
21 栅极绝缘层的膜厚

Claims (7)

1.场效应型晶体管的制造方法，其为在基板的表面上制造多个场效应型晶体管的方法，其中，
在形成多个至少包含栅电极、栅极绝缘层、源电极及漏电极中的1种以上的结构体后，包括下述工序：
(A1)在多个所述结构体中的各所述结构体中对基于所形成的该栅电极、栅极绝缘层、源电极及漏电极中的1种以上的物理量进行测定的工序；和
(B1)基于所测得的各结构体的所述物理量，对要向各结构体涂布的半导体材料的涂布量进行调节的工序；和
(C1)以调节后的所述涂布量向各结构体涂布半导体材料的工序。
2.根据权利要求1所述的场效应型晶体管的制造方法，其为在基板的表面上制造多个场效应型晶体管的方法，其中，
在形成多个包含栅电极及栅极绝缘层的结构体后，包括下述工序：
(A2)在多个所述结构体中的各所述结构体中对基于所形成的该栅电极及栅极绝缘层中的1种以上的物理量进行测定的工序；和
(B2)基于所测得的各结构体的所述物理量，对要向各结构体涂布的半导体材料的涂布量进行调节的工序；和
(C2)以调节后的所述涂布量向各结构体涂布半导体材料的工序；和
(D2)形成源电极及漏电极的工序。
3.根据权利要求1所述的场效应型晶体管的制造方法，其为在基板的表面上制造多个场效应型晶体管的方法，其中，
在形成多个包含源电极及漏电极的结构体后，包括下述工序：
(A3)在多个所述结构体中的各所述结构体中对基于所形成的该源电极及漏电极中的1种以上的物理量进行测定的工序；
(B3)基于所测得的各结构体的所述物理量，对要向各结构体涂布的半导体材料的涂布量进行调节的工序；
(C3)以调节后的所述涂布量向各结构体涂布半导体材料的工序；
(D3)形成栅电极及栅极绝缘层的工序。
4.根据权利要求1～3中任一项所述的场效应型晶体管的制造方法，其中，对所述涂布量进行调节的工序为下述工序：基于所测得的所述物理量从基准值的偏移量，相对于基准涂布量来对多个所述场效应型晶体管各自的半导体材料的涂布量进行调节。
5.根据权利要求1～3中任一项所述的场效应型晶体管的制造方法，其中，将所述基板划分为1个以上的分别具有多个所述结构体的区域，对所述物理量进行测定的工序针对该区域中的1个结构体进行，所述涂布半导体材料的工序为以调节后的所述涂布量向该区域内的所有所述结构体涂布半导体材料的工序。
6.根据权利要求1～3中任一项所述的场效应型晶体管的制造方法，其中，所述物理量为从由栅电极的宽度、栅电极的长度、源电极与漏电极的间隔、源电极的长度、漏电极的长度及栅极绝缘层的膜厚组成的组中选择的任一者以上。
7.根据权利要求1～3中任一项所述的场效应型晶体管的制造方法，其中，所述半导体材料包含从有机半导体、碳纳米管、石墨烯、富勒烯中选择的至少一者。
CN201980068099.XA 2018-10-18 2019-10-02 场效应型晶体管的制造方法及无线通信装置的制造方法 Active CN112868091B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-196506 2018-10-18
JP2018196506 2018-10-18
PCT/JP2019/038919 WO2020080109A1 (ja) 2018-10-18 2019-10-02 電界効果型トランジスタの製造方法および無線通信装置の製造方法

Publications (2)

Publication Number Publication Date
CN112868091A CN112868091A (zh) 2021-05-28
CN112868091B true CN112868091B (zh) 2024-04-09

Family

ID=70284312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980068099.XA Active CN112868091B (zh) 2018-10-18 2019-10-02 场效应型晶体管的制造方法及无线通信装置的制造方法

Country Status (5)

Country Link
EP (1) EP3869539A4 (zh)
JP (1) JP7226331B2 (zh)
CN (1) CN112868091B (zh)
TW (1) TWI824036B (zh)
WO (1) WO2020080109A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338711A (ja) * 1993-05-31 1994-12-06 Mitsubishi Electric Corp 集積回路装置，集積回路装置の調整方法，及び調整装置
CN1784788A (zh) * 2003-12-08 2006-06-07 松下电器产业株式会社 场效应晶体管、电气元件阵列以及它们的制造方法
CN101154712A (zh) * 2006-09-26 2008-04-02 大日本印刷株式会社 有机半导体元件及其制造方法、有机晶体管阵列及显示器
JP2009239178A (ja) * 2008-03-28 2009-10-15 Nec Corp 半導体装置
JP2010010310A (ja) * 2008-06-25 2010-01-14 Brother Ind Ltd 薄膜トランジスタの製造方法、およびその製造方法により製造された薄膜トランジスタ
CN103339714A (zh) * 2010-11-29 2013-10-02 株式会社理光 用于形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和制造场效应晶体管的方法
CN105190901A (zh) * 2013-03-14 2015-12-23 东丽株式会社 场效应晶体管
JP2016066716A (ja) * 2014-09-25 2016-04-28 富士フイルム株式会社 トランジスタ、トランジスタアレイ、および、トランジスタの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190757A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機半導体層の形成方法および有機薄膜トランジスタの製造方法
JP4843236B2 (ja) * 2005-03-17 2011-12-21 株式会社リコー 薄膜トランジスタ及びそれを用いた画像表示装置
US20090114908A1 (en) * 2006-03-24 2009-05-07 Konica Minolta Holdings, Inc. Organic semiconductor thin film, organic thin film transistor and method of manufacturing organic thin film transistor
JP5454139B2 (ja) 2008-05-12 2014-03-26 東レ株式会社 カーボンナノチューブ複合体、有機半導体コンポジットならびに電界効果型トランジスタ
JP5711585B2 (ja) 2011-03-30 2015-05-07 株式会社アドテックエンジニアリング 薄膜トランジスタの製造装置およびその製造方法、ならびにプログラム
KR102051906B1 (ko) * 2016-06-06 2019-12-04 도레이 카부시키가이샤 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치
JP6613262B2 (ja) 2017-05-23 2019-11-27 株式会社ニューギン 遊技機

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338711A (ja) * 1993-05-31 1994-12-06 Mitsubishi Electric Corp 集積回路装置，集積回路装置の調整方法，及び調整装置
CN1784788A (zh) * 2003-12-08 2006-06-07 松下电器产业株式会社 场效应晶体管、电气元件阵列以及它们的制造方法
CN101154712A (zh) * 2006-09-26 2008-04-02 大日本印刷株式会社 有机半导体元件及其制造方法、有机晶体管阵列及显示器
JP2009239178A (ja) * 2008-03-28 2009-10-15 Nec Corp 半導体装置
JP2010010310A (ja) * 2008-06-25 2010-01-14 Brother Ind Ltd 薄膜トランジスタの製造方法、およびその製造方法により製造された薄膜トランジスタ
CN103339714A (zh) * 2010-11-29 2013-10-02 株式会社理光 用于形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和制造场效应晶体管的方法
CN105190901A (zh) * 2013-03-14 2015-12-23 东丽株式会社 场效应晶体管
JP2016066716A (ja) * 2014-09-25 2016-04-28 富士フイルム株式会社 トランジスタ、トランジスタアレイ、および、トランジスタの製造方法

Also Published As

Publication number Publication date
TW202029356A (zh) 2020-08-01
JPWO2020080109A1 (ja) 2021-09-02
EP3869539A1 (en) 2021-08-25
EP3869539A4 (en) 2022-07-20
TWI824036B (zh) 2023-12-01
JP7226331B2 (ja) 2023-02-21
WO2020080109A1 (ja) 2020-04-23
CN112868091A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
JP2009500802A5 (zh)
US8446706B1 (en) High precision capacitors
TW200836352A (en) Metal-insulator-metal (MIM) devices and their methods of fabrication
KR20100022110A (ko) 적층 구조체, 전자 소자, 및 표시 장치
Verma et al. Study of enhancement in the dielectric and electrical properties of WO 3-doped LiF nano-composite
WO2010053171A1 (ja) スイッチング素子及びその製造方法
JP7559563B2 (ja) 無線通信デバイス、およびその製造方法
CN112868091B (zh) 场效应型晶体管的制造方法及无线通信装置的制造方法
Zhou et al. Nanocomposite dielectric materials for organic flexible electronics
EP3706166B1 (en) Integrated circuit, method for manufacturing same, and radio communication device using same
CA2675083C (en) Device and process involving pinhole undercut area
JP5870502B2 (ja) 有機半導体素子およびその製造方法
WO2019102788A1 (ja) 半導体素子およびその製造方法、ならびに無線通信装置
US20090108253A1 (en) Electronic component
TWI801727B (zh) n型半導體元件、n型半導體元件的製造方法、無線通訊裝置及商品標籤
JP2005277204A (ja) 有機電界効果トランジスタ
JP2023123360A (ja) 半導体装置の製造方法、半導体装置およびそれを有する無線通信装置
WO2021054143A1 (ja) 半導体装置用基板、半導体装置用基板の製造方法および無線通信装置の製造方法
JP2023004911A (ja) 素子およびその製造方法ならびに電子デバイスおよび無線通信装置
JP2023073980A (ja) 半導体装置、その製造方法、それを用いた相補型半導体装置、センサおよび無線通信装置
JP2021129107A (ja) 半導体装置およびその製造方法
JP2023065320A (ja) 半導体装置およびそれを用いた無線通信装置
JP5401812B2 (ja) 電子素子
KR20180096249A (ko) 유기 전계효과 트랜지스터 소스-드레인 전극 형성용 조성물
CN113272942A (zh) 场效应晶体管、其制造方法及使用其的无线通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant