JP2009239178A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009239178A JP2009239178A JP2008086208A JP2008086208A JP2009239178A JP 2009239178 A JP2009239178 A JP 2009239178A JP 2008086208 A JP2008086208 A JP 2008086208A JP 2008086208 A JP2008086208 A JP 2008086208A JP 2009239178 A JP2009239178 A JP 2009239178A
- Authority
- JP
- Japan
- Prior art keywords
- cnt
- cnts
- variation
- drain
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】複数本のカーボンナノチューブをチャネルに用いる電界効果型トランジスタを二つ以上用いている半導体装置において、前記電界効果型トランジスタのドレイン・オン電流値のばらつきがσ1(オン電流値の標準偏差を平均値で割ったもの)のとき、各電界効果型トランジスタチャネルのカーボンナノチューブの本数Nが、N>31×σ1 -1なる式(1)の関係を満たすことを特徴とする半導体装置を採用する。
【選択図】なし
Description
また、別の方法として、上記(1)→上記(5)→上記(4)→上記(3)→上記(2)のような順番も可能である。更に別の方法として、上記(1)→上記(2)→上記(3)→上記(5)→上記(4)のような順番も可能である。
そして、上記工程が終了した後、保護膜などを形成する。
以上が最も基本的な工程の構成である。
例えば、オン電流値が素子ごとに異なると、回路中にCNT-FETを多段に接続した場合に、負荷抵抗などの回路定数をそれぞれの素子特性にあわせて設定する必要があり、多くのFETで構成する製品を製造する場合は問題になる。
ドットマトリクス型の場合は特に、隣接する駆動トランジスタの出力電流値のばらつきは、線状の輝度むらとして現れる。この線状の輝度むらは人間の目による認知性が高く、2%程度の輝度差を認知すると言われている。2%の輝度差は、隣接する駆動トランジスタの出力電流ばらつきの2%に相当する。実際には有機ELディスプレイの電流駆動回路はカレント・ミラー回路などで電流を揃える工夫をするが、カレント・ミラー回路でもペア・トランジスタの特性が揃っている必要がある。
Nano Letters,第5巻,第4号,757頁 Applied Physics Letters,第86巻,033105頁 Applied Physics Letters,第82巻,2145頁
また、本発明は、ドレイン電流のスイッチング比のばらつきが小さなCNT-FETを有する半導体装置を提供することを目的とする。
更に本発明では、CNT-FET膜を構成する一本のCNTの長さをLCNTと表記する。
また、本発明では、ある物理量Xの分散を、複数の計測におけるXの自乗値の平均値からXの平均値の自乗から引き算し、計測回数で割ったものとして用いる。
また、本発明では、ある物理量Xの標準偏差を、上記分散の平方根として用いる。次元はもとの物理量と同じになる。
また、本発明では、ある物理量Xのばらつきを、Xの標準偏差をXの平均値で割ったものとして用いる。
上記の直感的な議論を裏付けるように、CNT本数を大きくすることでばらつきが減少していることが分かる。
上記の直感的な議論を裏付けるように、CNT本数を大きくすることでばらつきが減少していることが分かる。
例えば、金属CNTが混在している場合は上記のばらつきがとも10倍程度大きくなることから、それを考慮し式(1)、(2)を補正して、それぞれ、下記式(1a)、(2a)となるようにする。
電界効果型トランジスタのドレイン・オン電流値のばらつきσ1(オン電流値の標準偏差を平均値で割ったもの)を0.1以下にするときは、各電界効果型トランジスタ中のカーボンナノチューブの本数Nを300本以上にすればよい。
また、電界効果型トランジスタのドレイン電流のスイッチング比のばらつきσ2(スイッチング比の標準偏差を平均値で割ったもの)を0.1以下にするときは、各電界効果型トランジスタ中のカーボンナノチューブの本数を180本以上にすればよい。
更に、電界効果型トランジスタのドレイン・オン電流値のばらつきσ1(オン電流値の標準偏差を平均値で割ったもの)を0.01以下にするときは、各電界効果型トランジスタ中のカーボンナノチューブの本数Nを3000本以上にすればよい。
更にまた、電界効果型トランジスタのドレイン電流のスイッチング比のばらつきσ2(スイッチング比の標準偏差を平均値で割ったもの)を0.01以下にするときは、各電界効果型トランジスタ中のカーボンナノチューブの本数を3000本以上にすればよい。
アクティブマトリクス式の液晶ディスプレイのスイッチング素子の場合は、スイッチング比のばらつきσ2を10%以下にする。この場合は各素子内で伝導に関与する半導体100%のCNTの本数を180本以上にする。
CNT長さは1μm程度のものを用いる。素子特性のばらつきは、長さのばらつきに対して、それほど敏感ではないが、揃ったものを用いることが望ましい。
また、上記のFET構造においては、ゲート材料として、金、白金、アルミニウム、チタン、ドーピングしたポリシリコン、銅、タンタル、タングステン、ニオブ、モリブデンなどを用いてもよい。
更に、上記のFET構造においては、ソース・ドレイン電極1、2の構成材料として、金、白金、パラジウム、アルミニウム、チタン、ドーピングしたポリシリコン、マグネシウム、カルシウム、鉄、ニッケル、コバルトなどを用いてもよい。マグネシウム、カルシウムなどの酸化しやすい材料は、その表面をアルミニウムなどの保護膜で覆うことが好ましい。ソース・ドレインに接するCNTがp型の場合は、金、白金、パラジウムなどを用いるとショトキー障壁が低くなって望ましい。ソース・ドレインに接するCNTがn型の場合は、アルミニウム、カルシウム、マグネシウムなどを用いるとショトキー障壁が低くなって望ましい。
図6に示すCNT-FETは、CNT薄膜4からなるチャネル、その両端に接触しているそれぞれソース電極1およびドレイン電極2、そしてソース・ドレイン電極1、2の間に挟まれたCNT薄膜領域にゲート絶縁膜7を介して接しているゲート電極3から構成されている。
ソース・ドレイン電極1、2は厚さ0.5μmの銀を用いる。ソース・ドレイン電極1、2の間隔は300μmである。ソース電極端(またはドレイン電極端)とゲートとの間の距離は10μmである。以上が基本的なFETの構造である。
また、上記のFET構造においては、チャネル部分CNTの伝導型を相補的に入れ替えてもよい。すなわちp型とn型とを入れ替えた素子とを組み合わせることで、いわゆるcomplementary(相補的)なFETを構成することが出来る。
更に、上記のFET構造においては、基板の上を絶縁層10で保護してもよい。
更に、上記のFET構造においては、ゲート絶縁膜7を従来よく用いられているシリコン酸化膜、シリコン窒化膜、アルミ酸化膜、またはチタン酸化物、ハフニア(ハフニウム酸化物)、ジルコニア(ジルコニウム酸化物)など高誘電率材料などを用いてもよい。また、ポリイミド、フォトレジスト、PMMAなどのアクリル樹脂、ポリカーボネートなど有機材料膜を用いてもよい。
また、上記のFET構造においては、ゲート材料を金、白金、アルミニウム、チタン、ドーピングしたポリシリコン、銅、タンタル、タングステン、ニオブ、モリブデンなどを用いてもよい。
更に、上記のFET構造においては、ソース・ドレイン電極1、2を金、白金、パラジウム、アルミニウム、チタン、ドーピングしたポリシリコン、マグネシウム、カルシウム、鉄、ニッケル、コバルトなどで構成してもよい。マグネシウム、カルシウムなどの酸化しやすい材料は、その表面をアルミニウムなどの保護膜で覆う。ソース・ドレインに接するCNTがp型の場合は、金、白金、パラジウムなどを用いるとショトキー障壁が低くなって望ましい。ソース・ドレインに接するCNTがn型の場合は、アルミニウム、カルシウム、マグネシウムなどを用いるとショトキー障壁が低くなって望ましい。
また、上記のFET構造において、基板8、CNT薄膜4、ソースまたはドレイン電極1、2の位置関係は、基板-ソースまたはドレイン電極-CNTのようにしても良い。すなわち、基板を下側とした時に、CNT薄膜がソースまたはドレイン電極1、2の上側に位置しても良い。この構造は、チャネル以外の構造を先にリソグラフィ技術などを用いて製造してから、チャネルのみを印刷で形成する場合に都合が良い。
図7では、基板8上に絶縁層10を積層し、絶縁層10上にCNT薄膜4を形成し、CNT薄膜4上にゲート絶縁膜7及びゲート電極3を積層している。また、CNT薄膜4の両側には、ソース電極1とドレイン電極2が接続されている。
次に、図8を参照して、図4に示す半導体装置の製造方法を説明する。
次に、図8(e)に示すように、ソース電極1及びドレイン電極2を形成する。これは厚さ50nmのAuを蒸着することで行う。図8(d)において用いたフォトレジストパターンをそのまま使いセルフアライン的に用いると便利である。
まず図9(a)に示すように、PENからなる基板8上にゲート電極3を形成する。ゲート電極3は銀から形成する。銀は銀ペーストインクを用いて、ディスペンサーと注射器またはインクジェット印刷で形成する。形成後に銀粒子間にある添加物を除去するために、大気中で150℃程度に加熱処理を施す。
図10(a)に示すように、基板8としては、例えば厚さ200μmのポリ・エチレン・ナフタレート(poly ethylenenaphthalate(PEN))を用いることができる。尚、基板8がPENなどの絶縁体でない場合、例えばステンレス鋼などの場合は、パリレン膜などの絶縁層10を設ける。
更に他の方法として、例えば、銀ペーストインクで、ディスペンサーと注射器、またはインクジェット印刷を用いることによりゲート電極3を形成することができる。この場合は、形成後に銀粒子間にある添加物を除去するために、大気中で150℃程度にて加熱処理を施すとよい。
CNT膜4は例えば、スピンコートで形成する。まず、CNTをジクロロエタンに溶かし、重量比で約10のマイナス6乗程度の濃度に調整する。具体的には、例えば、まず、1ミリグラムのCNTを100ミリリットルのジクロロエタンに溶解する。これを約1時間超音波で分散させる。次に、この100ミリリットルのCNT溶液から3ミリリットル取り分け、27ミリリットルのジクロロエタンで希釈する。こうして約10のマイナス6乗の重量比のCNT溶液となる。これを市販の超音波ホモジナイザーで1時間分散する。スピンコートは、基板上に希釈・超音波分散したCNT溶液を約40マイクロリットル滴下した後に、基板を約800rpmで10秒ほど回転させて行う。基板の表面状態に応じてCNTの密度が異なるが、4〜5回のスピンコート工程で、0.6本/μm2程度の密度になる。スピンコート工程の回数で、CNTの密度は調整する。このままでは、基板上全面にCNTが散布されている状態であることから、隣の素子との分離がなされていないため、不要部分のCNTを除去する。図6では省略してあるが、ゲート電極3の形成と同様の工程で除去する。除去は酸素アッシングを用いる。アッシングするマスクにはシリコン窒化膜をスパッタで形成し、光リソグラフィでパターン形成し、ドライエッチングでチャネル部分以外のシリコン窒化膜を除去する。その後酸素アッシングを行う。
また、保護膜9の形成方法の更に別の方法として、有機膜、例えばフォトレジストをスピンコートなどして塗布後に窒素雰囲気中で硬化処理を行なうことができる。硬化処理の温度は材料に依存するが、ガラス化点より高い温度で行なう。
この場合は、図6または図9(e)に示す構成のCNT-FETにおいて、図中左側のCNT薄膜4をp型とし、図中右側のCNT薄膜4をn型とし、ドレインは共通にする。
図6または図9(e)では、ゲート電極3が一体で描かれているが、左側のp型のCNT薄膜4に対応するゲート電極と、図中右側のn型のCNT薄膜4に対応するゲート電極がそれぞれ含まれており、これらはFET近傍で電気的に短絡している。
そして、CNT薄膜4を形成する際に、塗布法またはインクジェット法でCNT薄膜4を形成してから、相補的にドープされたCNTでチャネルを構成するために、先にn型、またはp型のCNT膜を部分的に形成し、その後に、それとは相補的なCNT膜を形成する。このような工程には、ディスペンサーと注射器を用いる手法、またはインクジェット印刷機で形成するのが簡便である。これらのような局所的に滴下できる手法は、下記のような不要な部分を除去する工程が不要である。
他のCNT膜形成方法としては、CNT溶液に基板を浸した後に引き上げ、乾燥する方法、浸した後に引き上げる方法は、上記の方法と同様に基板全面にCNTが付着するため、同様の除去工程が必要である。
2…ドレイン電極
3…ゲート電極
4…チャネル層(CNT膜(カーボンナノチューブ膜))
7…ゲート絶縁膜
8…基板
9、49…保護膜
10…絶縁層
31…ソース電極
32…ドレイン電極
33…ゲート電極
43…バックゲート電極(ゲート電極)
Claims (7)
- 複数本のカーボンナノチューブをチャネルに用いる電界効果型トランジスタを二つ以上用いている半導体装置において、
前記電界効果型トランジスタのドレイン・オン電流値のばらつきがσ1(オン電流値の標準偏差を平均値で割ったもの)のとき、各電界効果型トランジスタチャネルのカーボンナノチューブの本数Nが下記式(1)の関係を満たすことを特徴とする半導体装置。
N>31×σ1 -1 … (1) - 複数本のカーボンナノチューブをチャネルに用いる電界効果型トランジスタを二つ以上用いている半導体装置において、
前記電界効果型トランジスタのドレイン電流のスイッチング比のばらつきがσ2(スイッチング比の標準偏差を平均値で割ったもの)のとき、各電界効果型トランジスタチャネルのカーボンナノチューブの本数Nが下記式(2)の関係を満たすことを特徴とする半導体装置。
N>10×σ2 -1.25 … (2) - 請求項1または請求項2に記載の半導体装置において、前記カーボンナノチューブが半導体ナノチューブであることを特徴とする半導体装置。
- 請求項1または請求項3に記載の半導体装置において、前記電界効果型トランジスタのドレイン・オン電流値のばらつきσ1(オン電流値の標準偏差を平均値で割ったもの)が0.1以下であり、前記の各電界効果型トランジスタ中のカーボンナノチューブの本数Nが300本以上であることを特徴とする半導体装置。
- 請求項2または請求項3に記載の半導体装置において、前記電界効果型トランジスタのドレイン電流のスイッチング比のばらつきσ2(スイッチング比の標準偏差を平均値で割ったもの)が0.1以下であり、前記の各電界効果型トランジスタ中のカーボンナノチューブの本数が180本以上であることを特徴とする半導体装置。
- 請求項1または請求項3に記載の半導体装置において、前記電界効果型トランジスタのドレイン・オン電流値のばらつきσ1(オン電流値の標準偏差を平均値で割ったもの)が0.01以下であり、前記の各電界効果型トランジスタ中のカーボンナノチューブの本数Nが3000本以上であることを特徴とする半導体装置。
- 請求項2または請求項3に記載の半導体装置において、前記電界効果型トランジスタのドレイン電流のスイッチング比のばらつきσ2(スイッチング比の標準偏差を平均値で割ったもの)が0.01以下であり、前記の各電界効果型トランジスタ中のカーボンナノチューブの本数が3000本以上であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086208A JP2009239178A (ja) | 2008-03-28 | 2008-03-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086208A JP2009239178A (ja) | 2008-03-28 | 2008-03-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009239178A true JP2009239178A (ja) | 2009-10-15 |
Family
ID=41252744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008086208A Pending JP2009239178A (ja) | 2008-03-28 | 2008-03-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009239178A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278112A (ja) | 2008-05-14 | 2009-11-26 | Qinghua Univ | 薄膜トランジスタ |
WO2017183534A1 (ja) * | 2016-04-19 | 2017-10-26 | 東レ株式会社 | 半導体素子、その製造方法、無線通信装置およびセンサ |
WO2020080109A1 (ja) * | 2018-10-18 | 2020-04-23 | 東レ株式会社 | 電界効果型トランジスタの製造方法および無線通信装置の製造方法 |
JP2020521326A (ja) * | 2017-05-23 | 2020-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 半導体デバイスおよび半導体デバイス形成方法 |
JP2021070137A (ja) * | 2019-11-01 | 2021-05-06 | 株式会社豊田中央研究所 | 自動回路形成装置、自動回路形成方法、及びプログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101424A (ja) * | 2003-09-26 | 2005-04-14 | Sony Corp | 電界効果半導体装置の製造方法 |
WO2006093601A2 (en) * | 2005-02-25 | 2006-09-08 | Motorola, Inc. | Uniform single walled carbon nanotube network |
WO2007126412A2 (en) * | 2006-03-03 | 2007-11-08 | The Board Of Trustees Of The University Of Illinois | Methods of making spatially aligned nanotubes and nanotube arrays |
JP2009231631A (ja) * | 2008-03-24 | 2009-10-08 | Univ Nagoya | カーボンナノチューブを用いた電界効果トランジスタ及びその製造方法 |
-
2008
- 2008-03-28 JP JP2008086208A patent/JP2009239178A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101424A (ja) * | 2003-09-26 | 2005-04-14 | Sony Corp | 電界効果半導体装置の製造方法 |
WO2006093601A2 (en) * | 2005-02-25 | 2006-09-08 | Motorola, Inc. | Uniform single walled carbon nanotube network |
JP2008531449A (ja) * | 2005-02-25 | 2008-08-14 | モトローラ・インコーポレイテッド | 均一な単一壁のカーボンナノチューブ網状組織 |
WO2007126412A2 (en) * | 2006-03-03 | 2007-11-08 | The Board Of Trustees Of The University Of Illinois | Methods of making spatially aligned nanotubes and nanotube arrays |
JP2009528254A (ja) * | 2006-03-03 | 2009-08-06 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | 空間的に配列したナノチューブ及びナノチューブアレイの作製方法 |
JP2009231631A (ja) * | 2008-03-24 | 2009-10-08 | Univ Nagoya | カーボンナノチューブを用いた電界効果トランジスタ及びその製造方法 |
Non-Patent Citations (1)
Title |
---|
CSNC201008081650; 岸本茂,他3名: '"マイクロ波プラズマCVD法によるネットワークCNT-FETの作製"' 第55回応用物理学関係連合講演会講演予稿集 Vol.3, 20080327, P.1550, 社団法人応用物理学会 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278112A (ja) | 2008-05-14 | 2009-11-26 | Qinghua Univ | 薄膜トランジスタ |
WO2017183534A1 (ja) * | 2016-04-19 | 2017-10-26 | 東レ株式会社 | 半導体素子、その製造方法、無線通信装置およびセンサ |
CN108780843A (zh) * | 2016-04-19 | 2018-11-09 | 东丽株式会社 | 半导体元件、其制造方法、无线通信装置及传感器 |
JP2020521326A (ja) * | 2017-05-23 | 2020-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 半導体デバイスおよび半導体デバイス形成方法 |
JP7143328B2 (ja) | 2017-05-23 | 2022-09-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体デバイスおよび半導体デバイス形成方法 |
WO2020080109A1 (ja) * | 2018-10-18 | 2020-04-23 | 東レ株式会社 | 電界効果型トランジスタの製造方法および無線通信装置の製造方法 |
CN112868091A (zh) * | 2018-10-18 | 2021-05-28 | 东丽株式会社 | 场效应型晶体管的制造方法及无线通信装置的制造方法 |
JPWO2020080109A1 (ja) * | 2018-10-18 | 2021-09-02 | 東レ株式会社 | 電界効果型トランジスタの製造方法および無線通信装置の製造方法 |
JP7226331B2 (ja) | 2018-10-18 | 2023-02-21 | 東レ株式会社 | 電界効果型トランジスタの製造方法および無線通信装置の製造方法 |
CN112868091B (zh) * | 2018-10-18 | 2024-04-09 | 东丽株式会社 | 场效应型晶体管的制造方法及无线通信装置的制造方法 |
JP2021070137A (ja) * | 2019-11-01 | 2021-05-06 | 株式会社豊田中央研究所 | 自動回路形成装置、自動回路形成方法、及びプログラム |
JP7127632B2 (ja) | 2019-11-01 | 2022-08-30 | 株式会社豊田中央研究所 | 自動回路形成装置、自動回路形成方法、及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Andrews et al. | Patterned liquid metal contacts for printed carbon nanotube transistors | |
Zhang et al. | Air-stable conversion of separated carbon nanotube thin-film transistors from p-type to n-type using atomic layer deposition of high-κ oxide and its application in CMOS logic circuits | |
JP4666270B2 (ja) | 半導体装置及びその製造方法 | |
US7098151B2 (en) | Method of manufacturing carbon nanotube semiconductor device | |
US8847313B2 (en) | Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates | |
WO2010010766A1 (ja) | 電界効果型トランジスタおよび回路装置 | |
JP5194468B2 (ja) | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ | |
US8497499B2 (en) | Method to modify the conductivity of graphene | |
CN104205340B (zh) | 导电薄膜、用于形成导电薄膜的涂布液、场效应晶体管、以及用于生产场效应晶体管的方法 | |
JP2004266272A (ja) | 電界効果型トランジスタ並びにそれを用いた液晶表示装置 | |
JP2010153794A (ja) | 改善されたドロップ・キャストプリントを利用したアクティブチャネル領域製造方法及びそのアクティブチャネル領域を備えた装置 | |
JP5273050B2 (ja) | スイッチング素子及びその製造方法 | |
JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
KR20120033722A (ko) | 그래핀 산화물 메모리 소자 및 그 제조 방법 | |
JP2009239178A (ja) | 半導体装置 | |
WO2016115824A1 (zh) | 薄膜晶体管、阵列基板及其制作方法 | |
CN107078164A (zh) | 薄膜晶体管及其制造方法 | |
JP6394096B2 (ja) | 圧力センサ装置 | |
JPWO2010053171A1 (ja) | スイッチング素子及びその製造方法 | |
Nishinaka et al. | High‐Transconductance Organic Electrochemical Transistor Fabricated on Ultrathin Films Using Spray Coating | |
JP2010123765A (ja) | 半導体装置、その製造方法及びその駆動方法 | |
JP2013134208A (ja) | カーボンナノチューブ含有感圧素子 | |
Sporea et al. | Micron-scale inkjet-assisted digital lithography for large-area flexible electronics | |
JP2006261528A (ja) | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 | |
KR101499075B1 (ko) | 유전막 표면 개질용 저전압 트랜지스터 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |