JP2022028391A - プリント基板、プリント基板の製造方法および電子部品の実装方法 - Google Patents
プリント基板、プリント基板の製造方法および電子部品の実装方法 Download PDFInfo
- Publication number
- JP2022028391A JP2022028391A JP2020131760A JP2020131760A JP2022028391A JP 2022028391 A JP2022028391 A JP 2022028391A JP 2020131760 A JP2020131760 A JP 2020131760A JP 2020131760 A JP2020131760 A JP 2020131760A JP 2022028391 A JP2022028391 A JP 2022028391A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- electronic component
- pad
- standoff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000004806 packaging method and process Methods 0.000 title 1
- 229910000679 solder Inorganic materials 0.000 claims abstract description 81
- 239000004020 conductor Substances 0.000 claims description 31
- 239000012212 insulator Substances 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 239000011889 copper foil Substances 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 25
- 238000005476 soldering Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする。【解決手段】底面に複数の電極を有する電子部品(100)が実装されるプリント基板(1)であって、電子部品(100)の電極(107)それぞれに対応して、プリント基板(1)の表面に配置されるパッド(13,14)と、パッド(13,14)の高さより高く形成されたスタンドオフ構造(スタンドオフ部20)とを備えた。【選択図】図2
Description
本開示は、電子部品が実装されるプリント基板、プリント基板の製造方法および電子部品の実装方法に関する。
電子部品の中には、パッケージの底面に複数の電極が設けられた電子部品がある。この電子部品には、例えばQFN(Quad Flat Non-lead package)あるいはSON(Small Outline Non-lead package)といったものがある。
前記電子部品が実装されるプリント基板は、一般に、電子部品を実装する領域において、電子部品の電極の位置にそれぞれ対応した、複数のパッドを有している。
前記プリント基板に前記電子部品を実装する際、はんだペーストが用いられることがある。
具体的には、まず、はんだペーストは、プリント基板の各パッドの上に塗布される。
次に、塗布されたはんだペーストの上に、プリント基板の各パッドと電子部品の各電極とが対応するように、電子部品が載せられる。
次に、この状態で加熱処理されることで、はんだペーストは、溶融し、さらに、凝集して、プリント基板の各パッドと電子部品の各電極とを接合する。はんだペーストは、溶融し、さらに、凝集する際に、塗布された際の形状から変形する。
前記電子部品が実装されるプリント基板は、一般に、電子部品を実装する領域において、電子部品の電極の位置にそれぞれ対応した、複数のパッドを有している。
前記プリント基板に前記電子部品を実装する際、はんだペーストが用いられることがある。
具体的には、まず、はんだペーストは、プリント基板の各パッドの上に塗布される。
次に、塗布されたはんだペーストの上に、プリント基板の各パッドと電子部品の各電極とが対応するように、電子部品が載せられる。
次に、この状態で加熱処理されることで、はんだペーストは、溶融し、さらに、凝集して、プリント基板の各パッドと電子部品の各電極とを接合する。はんだペーストは、溶融し、さらに、凝集する際に、塗布された際の形状から変形する。
ここで、特許文献1には、はんだペーストが加熱処理された際に、複数のはんだペーストの間で変形量が違うことにより発生する実装不良を抑制する技術が開示されている。
具体的には、外周部のパッドに対して中央部のパッドの面積が広いプリント基板において、中央部のパッドが4つの領域に分けられ、それぞれの領域には、はんだペーストが従来に比べて少ない量で塗布されている。
これにより、中央部のパッド全面にはんだペーストが塗布された場合に比べ、加熱処理された際の、パッド間のはんだペーストの変形量の違いが抑制される。
具体的には、外周部のパッドに対して中央部のパッドの面積が広いプリント基板において、中央部のパッドが4つの領域に分けられ、それぞれの領域には、はんだペーストが従来に比べて少ない量で塗布されている。
これにより、中央部のパッド全面にはんだペーストが塗布された場合に比べ、加熱処理された際の、パッド間のはんだペーストの変形量の違いが抑制される。
はんだペーストを用いてプリント基板に電子部品を実装する技術においては、加熱処理の前に、はんだペーストの上に電子部品を載せる際に、複数のはんだペーストの間で高さが必ずしも一定にはならず、パッドに対して電子部品が傾いてしまう課題があった。パッドに対して電子部品が傾くと、例えば、パッドの一部と電子部品における電極の一部とが離れて、はんだ付けの不良が生じるおそれがある。
特許文献1に記載された技術は、そもそも加熱処理の工程で発生する実装不良を抑制するものであり、前記課題を解決できない。
特許文献1に記載された技術は、そもそも加熱処理の工程で発生する実装不良を抑制するものであり、前記課題を解決できない。
本開示は、前記した課題を解決するものであり、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにすることを目的とする。
本開示のプリント基板は、底面に複数の電極を有する電子部品が実装されるプリント基板であって、電子部品の電極それぞれに対応して、プリント基板の表面に配置されるパッドと、パッドの高さより高く形成されたスタンドオフ構造とを備えたものである。
本開示によれば、前記のように構成したので、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
実施の形態1.
実施の形態1に係るプリント基板について、図1から図3を用いて説明する。
図1は、実施の形態1に係るプリント基板にはんだペーストを塗布した状態を示す正面図である。
図2は、図1のA-A線断面図である。
実施の形態1に係るプリント基板について、図1から図3を用いて説明する。
図1は、実施の形態1に係るプリント基板にはんだペーストを塗布した状態を示す正面図である。
図2は、図1のA-A線断面図である。
プリント基板1は、図1に破線で示した電子部品100を実装する領域を有している。
プリント基板1に実装される電子部品100は、各実施の形態においては、仮に、QFN(Quad Flat Non-lead package)であるものとして説明するが、これに限らず、少なくとも、底面に複数の電極を有する底面電極部品であればよい。
電子部品100は、底面の外周部に複数の電極と、底面の中央部に一つの電極とを備えている。
プリント基板1に実装される電子部品100は、各実施の形態においては、仮に、QFN(Quad Flat Non-lead package)であるものとして説明するが、これに限らず、少なくとも、底面に複数の電極を有する底面電極部品であればよい。
電子部品100は、底面の外周部に複数の電極と、底面の中央部に一つの電極とを備えている。
プリント基板1の表面には、パッド13、パッド14、ソルダレジスト15およびスタンドオフ部20が形成されている。
パッド13およびパッド14は、電子部品の電極それぞれに対応して、プリント基板の表面に配置されている。
パッド13は、電子部品100における底面の外周部の電極それぞれに対応する位置に配置されている、複数のパッドである。
パッド14は、電子部品100における底面の中央部の電極に対応する位置に配置されている。
パッド13およびパッド14は、例えば銅箔といった導体である。
パッド13およびパッド14には、プリント基板1に電子部品100を実装する際に、はんだペースト16が塗布される。
ソルダレジスト15は、パッド13およびパッド14が形成された後に形成される絶縁体被膜である。
ソルダレジスト15は、ソルダレジスト15がプリント基板1の一面に形成された後に、パッド13およびパッド14が形成された部分におけるソルダレジスト15が剥がされる。これにより、パッド13部分のソルダレジスト剥がし領域13a、および、パッド14部分のソルダレジスト剥がし領域14aが形成されている。
パッド13およびパッド14は、電子部品の電極それぞれに対応して、プリント基板の表面に配置されている。
パッド13は、電子部品100における底面の外周部の電極それぞれに対応する位置に配置されている、複数のパッドである。
パッド14は、電子部品100における底面の中央部の電極に対応する位置に配置されている。
パッド13およびパッド14は、例えば銅箔といった導体である。
パッド13およびパッド14には、プリント基板1に電子部品100を実装する際に、はんだペースト16が塗布される。
ソルダレジスト15は、パッド13およびパッド14が形成された後に形成される絶縁体被膜である。
ソルダレジスト15は、ソルダレジスト15がプリント基板1の一面に形成された後に、パッド13およびパッド14が形成された部分におけるソルダレジスト15が剥がされる。これにより、パッド13部分のソルダレジスト剥がし領域13a、および、パッド14部分のソルダレジスト剥がし領域14aが形成されている。
スタンドオフ部20は、プリント基板1の表面に、パッド13の高さおよびパッド14の高さより高く形成され、スタンドオフ構造を構成する。
スタンドオフ構造は、複数のスタンドオフ部20からなり、それぞれ同じ高さに形成されている。
図1に示すスタンドオフ部20は、電子部品100が実装されるプリント基板1の領域における、電子部品100の底面の角部に対応する位置にそれぞれ配置されている。
スタンドオフ部20は、導体パターンと絶縁体被膜とからなり、導体パターンの上に絶縁体被膜が形成されたものである。
例えば、図1に示すスタンドオフ部20において、導体パターンは、銅箔19であり、絶縁体被膜は、ソルダレジスト15である。
なお、図示しないが、スタンドオフ部20には、電子部品100を配置する位置を示すシンボルマークが付されていてもよい。
スタンドオフ構造は、複数のスタンドオフ部20からなり、それぞれ同じ高さに形成されている。
図1に示すスタンドオフ部20は、電子部品100が実装されるプリント基板1の領域における、電子部品100の底面の角部に対応する位置にそれぞれ配置されている。
スタンドオフ部20は、導体パターンと絶縁体被膜とからなり、導体パターンの上に絶縁体被膜が形成されたものである。
例えば、図1に示すスタンドオフ部20において、導体パターンは、銅箔19であり、絶縁体被膜は、ソルダレジスト15である。
なお、図示しないが、スタンドオフ部20には、電子部品100を配置する位置を示すシンボルマークが付されていてもよい。
プリント基板1の製造方法におけるスタンドオフ構造の作製方法を説明する。
本開示のスタンドオフ構造は、導体パターンの上に絶縁体被膜が形成されたものであるために、一般的なプリント基板の製造方法の工程において作製することができる。
例えば、プリント基板1におけるパッド13およびパッド14を形成する工程においては、パッド13およびパッド14とは別の位置である、スタンドオフ構造を形成する位置に、銅箔19からなる導体パターンを形成するようにする。
また、プリント基板1の表面一面をソルダレジスト15で被覆した後に、パッド13およびパッド14の部分におけるソルダレジスト15を剥がす工程においては、銅箔19に被覆されたソルダレジストを剥がさずに残す。
本開示のスタンドオフ構造は、導体パターンの上に絶縁体被膜が形成されたものであるために、一般的なプリント基板の製造方法の工程において作製することができる。
例えば、プリント基板1におけるパッド13およびパッド14を形成する工程においては、パッド13およびパッド14とは別の位置である、スタンドオフ構造を形成する位置に、銅箔19からなる導体パターンを形成するようにする。
また、プリント基板1の表面一面をソルダレジスト15で被覆した後に、パッド13およびパッド14の部分におけるソルダレジスト15を剥がす工程においては、銅箔19に被覆されたソルダレジストを剥がさずに残す。
実施の形態1に係るプリント基板1に電子部品100を実装する際の効果を説明する。
図3は、実施の形態1に係るプリント基板の効果を説明する図である。
図3において、図3Aは、電子部品100をプリント基板1に載せる前のプリント基板1および電子部品100を示し、図3Bは、電子部品100をプリント基板1に載せた状態のプリント基板1および電子部品100を示す。
図3は、実施の形態1に係るプリント基板の効果を説明する図である。
図3において、図3Aは、電子部品100をプリント基板1に載せる前のプリント基板1および電子部品100を示し、図3Bは、電子部品100をプリント基板1に載せた状態のプリント基板1および電子部品100を示す。
プリント基板1に電子部品100を実装する際、まず、プリント基板1におけるパッド13およびパッド14に対し、それぞれにはんだペースト16が塗布される。はんだペースト16の塗布量は、パッド13およびパッド14に塗布されたはんだペースト16の高さが、ソルダレジスト15の高さ以上になる量にするとよい。
次に、パッド13およびパッド14に塗布されたはんだペースト16の上に、電子部品100の電極107が配置されるように位置が合わせられて、電子部品100が載せられる。
次に、電子部品100の底面が各スタンドオフ部20に接触するまで押さえられる。
スタンドオフ構造における複数のスタンドオフ部20がそれぞれ同じ高さに形成されているので、電子部品100は傾かない。
プリント基板1に電子部品100を実装する際に、電子部品100が傾かないため、パッド13の一部と電子部品100における電極107の一部とが離れて、はんだ付けの不良が生じることを抑制できる。また、電子部品100がはんだペースト16を押しつぶし過ぎて、隣接するパッド13,14の間のはんだブリッジと呼ばれる短絡が抑制される。
次に、パッド13およびパッド14に塗布されたはんだペースト16の上に、電子部品100の電極107が配置されるように位置が合わせられて、電子部品100が載せられる。
次に、電子部品100の底面が各スタンドオフ部20に接触するまで押さえられる。
スタンドオフ構造における複数のスタンドオフ部20がそれぞれ同じ高さに形成されているので、電子部品100は傾かない。
プリント基板1に電子部品100を実装する際に、電子部品100が傾かないため、パッド13の一部と電子部品100における電極107の一部とが離れて、はんだ付けの不良が生じることを抑制できる。また、電子部品100がはんだペースト16を押しつぶし過ぎて、隣接するパッド13,14の間のはんだブリッジと呼ばれる短絡が抑制される。
以上のように、実施の形態1に係るプリント基板は、底面に複数の電極を有する電子部品が実装されるプリント基板であって、電子部品の電極それぞれに対応して、プリント基板の表面に配置されるパッドと、プリント基板の表面に、パッドの高さより高く形成されたスタンドオフ構造と、を備えた。
これにより、底面に複数の電極を有する電子部品がプリント基板に実装される際に、スタンドオフ構造は、パッドの高さより高い位置で電子部品を支持することになる。
したがって、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板の場合であっても、プリント基板は、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
これにより、底面に複数の電極を有する電子部品がプリント基板に実装される際に、スタンドオフ構造は、パッドの高さより高い位置で電子部品を支持することになる。
したがって、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板の場合であっても、プリント基板は、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
実施の形態1に係るプリント基板において、スタンドオフ構造は、それぞれ同じ高さに形成された複数のスタンドオフ部からなる。
これにより、底面に複数の電極を有する電子部品がプリント基板に実装される際に、スタンドオフ構造は、パッドの高さより高い複数の位置で同じ高さに電子部品を支持することになる。
したがって、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板の場合であっても、プリント基板は、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
これにより、底面に複数の電極を有する電子部品がプリント基板に実装される際に、スタンドオフ構造は、パッドの高さより高い複数の位置で同じ高さに電子部品を支持することになる。
したがって、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板の場合であっても、プリント基板は、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
実施の形態1に係るプリント基板において、スタンドオフ部は、導体と絶縁体被膜とからなり、導体の上に絶縁体被膜が設けられている。
このプリント基板によれば、上記した効果に加え、従来のプリント基板を製造する工程を用いて、スタンドオフ構造を形成できる効果を奏する。例えば、プリント基板にパッドを形成する工程においてスタンドオフ部の導体を形成し、プリント基板に絶縁体被膜を形成する工程においてスタンドオフ部の絶縁体被膜を形成することができる。
このプリント基板によれば、上記した効果に加え、従来のプリント基板を製造する工程を用いて、スタンドオフ構造を形成できる効果を奏する。例えば、プリント基板にパッドを形成する工程においてスタンドオフ部の導体を形成し、プリント基板に絶縁体被膜を形成する工程においてスタンドオフ部の絶縁体被膜を形成することができる。
実施の形態1に係るプリント基板において、スタンドオフ部における導体は、銅箔であり、スタンドオフ部における絶縁体被膜は、ソルダレジストであることを特徴とする請求項3に記載のプリント基板。
このプリント基板によれば、上記した効果に加え、従来のプリント基板を製造する工程を用いて、スタンドオフ構造を形成できる効果を奏する。例えば、プリント基板に銅箔を用いてパッドを形成する工程においてスタンドオフ部の導体を形成し、プリント基板にソルダレジストを形成する工程においてスタンドオフ部の絶縁体被膜を形成することができる。
このプリント基板によれば、上記した効果に加え、従来のプリント基板を製造する工程を用いて、スタンドオフ構造を形成できる効果を奏する。例えば、プリント基板に銅箔を用いてパッドを形成する工程においてスタンドオフ部の導体を形成し、プリント基板にソルダレジストを形成する工程においてスタンドオフ部の絶縁体被膜を形成することができる。
実施の形態1に係るプリント基板において、スタンドオフ部は、電子部品が実装されるプリント基板の領域における、電子部品の底面の角部に対応する位置にそれぞれ配置されている。
これにより、上記した効果に加え、例えば、電子部品の底面が四角形である場合において、電子部品をより安定して支持することができる効果を奏する。
これにより、上記した効果に加え、例えば、電子部品の底面が四角形である場合において、電子部品をより安定して支持することができる効果を奏する。
実施の形態1に係るプリント基板において、スタンドオフ部には、電子部品を配置する位置を示すシンボルマークが付されている。
これにより、上記した効果に加え、電子部品を配置させる際にシンボルマークを目印にして配置させることができ、プリント基板に対して電子部品を配置させやすくなる効果を奏する。
これにより、上記した効果に加え、電子部品を配置させる際にシンボルマークを目印にして配置させることができ、プリント基板に対して電子部品を配置させやすくなる効果を奏する。
実施の形態1に係るプリント基板において、上記した効果に加え、電子部品が実装されているプリント基板により、電子部品の実装不良が少ないプリント基板を提供することができる効果を奏する。
実施の形態1に係るプリント基板の製造方法は、底面に複数の電極を有する電子部品が実装されるプリント基板であって、電子部品の電極それぞれに対応して、プリント基板の表面に配置されるパッドと、プリント基板の表面に、パッドの高さより高く形成されたスタンドオフ構造と、を備えたプリント基板の製造方法であって、パッドを形成する際に、スタンドオフ構造を形成する位置に導体パターンを形成する工程と、プリント基板の表面をソルダレジストで被覆した後に、導体パターンに被覆されたソルダレジストを残す工程と、を有する。
これにより、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板を製造する場合であっても、はんだペーストに電子部品を載せた際に、電子部品が傾かないプリント基板を製造できる効果を奏する。
これにより、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板を製造する場合であっても、はんだペーストに電子部品を載せた際に、電子部品が傾かないプリント基板を製造できる効果を奏する。
底面に複数の電極を有する電子部品が実装されるプリント基板であって、電子部品の電極それぞれに対応して、プリント基板の表面に配置されるパッドと、プリント基板の表面に、パッドの高さより高く形成されたスタンドオフ構造と、を備えたプリント基板に対する電子部品の実装方法であって、パッドにはんだペーストを塗布する工程と、はんだペーストの上に電子部品を載せ、電子部品の底面がスタンドオフ構造に接触するまで押さえる工程と、を有する。
これにより、例えば、底面に複数の電極を有する電子部品を、はんだペーストを用いてプリント基板に実装する場合であっても、はんだペーストに電子部品を載せた際に、電子部品を傾かせずに実装できる効果を奏する。
これにより、例えば、底面に複数の電極を有する電子部品を、はんだペーストを用いてプリント基板に実装する場合であっても、はんだペーストに電子部品を載せた際に、電子部品を傾かせずに実装できる効果を奏する。
実施の形態2.
実施の形態2に係るプリント基板について図4、図5および図6を用いて説明する。
図4は、実施の形態2に係るプリント基板にはんだペーストを塗布した状態を示す正面図である。
図5は、図4のB-B線断面図である。
図4に示すプリント基板1´は、図1のプリント基板1に比べ、スタンドオフ部20´が追加されているものである。
そこで、以下においては、スタンドオフ部20´に関する説明がされ、実施の形態1においてされた説明の一部は省略される。
実施の形態2に係るプリント基板について図4、図5および図6を用いて説明する。
図4は、実施の形態2に係るプリント基板にはんだペーストを塗布した状態を示す正面図である。
図5は、図4のB-B線断面図である。
図4に示すプリント基板1´は、図1のプリント基板1に比べ、スタンドオフ部20´が追加されているものである。
そこで、以下においては、スタンドオフ部20´に関する説明がされ、実施の形態1においてされた説明の一部は省略される。
プリント基板1´の表面には、パッド13、パッド14、ソルダレジスト15、スタンドオフ部20およびスタンドオフ部20´が形成されている。
スタンドオフ部20´は、プリント基板1´の表面に、パッド13の高さおよびパッド14の高さより高く形成され、スタンドオフ構造を構成する。
スタンドオフ構造は、複数のスタンドオフ部20´からなり、それぞれ同じ高さに形成されている。
スタンドオフ部20´は、隣り合うパッド13とパッド13との間に配置されている。
具体的には、スタンドオフ部20´は、例えば図4に示すように、互いに隣り合う複数のパッド13部分のソルダレジスト剥がし領域13aの間に配置されている。
スタンドオフ部20´は、導体パターンと絶縁体被膜とからなり、導体パターンの上に絶縁体被膜が形成されたものである。
例えば、図4に示すスタンドオフ部20´において、導体パターンは、銅箔19´であり、絶縁体被膜は、ソルダレジスト15である。
なお、図示しないが、スタンドオフ部20´には、電子部品100を配置する位置を示すシンボルマークが付されていてもよい。
スタンドオフ構造は、複数のスタンドオフ部20´からなり、それぞれ同じ高さに形成されている。
スタンドオフ部20´は、隣り合うパッド13とパッド13との間に配置されている。
具体的には、スタンドオフ部20´は、例えば図4に示すように、互いに隣り合う複数のパッド13部分のソルダレジスト剥がし領域13aの間に配置されている。
スタンドオフ部20´は、導体パターンと絶縁体被膜とからなり、導体パターンの上に絶縁体被膜が形成されたものである。
例えば、図4に示すスタンドオフ部20´において、導体パターンは、銅箔19´であり、絶縁体被膜は、ソルダレジスト15である。
なお、図示しないが、スタンドオフ部20´には、電子部品100を配置する位置を示すシンボルマークが付されていてもよい。
プリント基板1´の製造方法におけるスタンドオフ構造の作製方法は、実施の形態1におけるプリント基板1の製造方法におけるスタンドオフ構造の作製方法と同様である。そのため、実施の形態2においては説明が省略される。
実施の形態2に係るプリント基板1´に電子部品100を実装する際の効果を説明する。
図6は、実施の形態2に係るプリント基板の効果を説明する図である。
図6において、図6Aは、電子部品100をプリント基板1´に載せる前のプリント基板1´および電子部品100を示し、図6Bは、電子部品100をプリント基板1´に載せた状態のプリント基板1´および電子部品100を示す。
図6は、実施の形態2に係るプリント基板の効果を説明する図である。
図6において、図6Aは、電子部品100をプリント基板1´に載せる前のプリント基板1´および電子部品100を示し、図6Bは、電子部品100をプリント基板1´に載せた状態のプリント基板1´および電子部品100を示す。
プリント基板1´に電子部品100を実装する際、まず、プリント基板1´におけるパッド13およびパッド14に対し、それぞれにはんだペースト16が塗布される。はんだペースト16の塗布量は、パッド13およびパッド14に塗布されたはんだペースト16の高さが、ソルダレジスト15の高さ以上になる量にするとよい。
次に、パッド13およびパッド14に塗布されたはんだペースト16の上に、電子部品100の電極107が配置されるように位置が合わせられて、電子部品100が載せられる。
次に、電子部品100の底面がスタンドオフ部20およびスタンドオフ部20´に接触するまで押さえられる。
スタンドオフ構造における複数のスタンドオフ部20およびスタンドオフ部20´がそれぞれ同じ高さに形成されているので、電子部品100は傾かない。
次に、パッド13およびパッド14に塗布されたはんだペースト16の上に、電子部品100の電極107が配置されるように位置が合わせられて、電子部品100が載せられる。
次に、電子部品100の底面がスタンドオフ部20およびスタンドオフ部20´に接触するまで押さえられる。
スタンドオフ構造における複数のスタンドオフ部20およびスタンドオフ部20´がそれぞれ同じ高さに形成されているので、電子部品100は傾かない。
なお、前記においては、スタンドオフ部20とスタンドオフ部20´の両方を有するスタンドオフ構造を説明したが、実施の形態2に係るプリント基板1´におけるスタンドオフ構造は、スタンドオフ部20´を有していればよく、スタンドオフ部20が含まれないものでもよい。この場合でも前記と同様の効果が得られる。
以上のように、実施の形態2に係るプリント基板において、スタンドオフ部は、複数のパッドの間に配置されている。
これにより、底面に複数の電極を有する電子部品がプリント基板に実装される際に、スタンドオフ構造は、パッドの高さより高い位置で電子部品を支持することになる。
したがって、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板の場合であっても、プリント基板は、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
これにより、底面に複数の電極を有する電子部品がプリント基板に実装される際に、スタンドオフ構造は、パッドの高さより高い位置で電子部品を支持することになる。
したがって、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板の場合であっても、プリント基板は、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
実施の形態3.
実施の形態3係るプリント基板について図7および図8を用いて説明する。
図7は、実施の形態3に係るプリント基板にはんだペーストを塗布した状態を示す正面図である。
図8は、図7のC-C線断面図である。
図7に示すプリント基板1´´は、図1のプリント基板1に比べ、スタンドオフ部20´´が追加されているものである。
そのため、以下においては、スタンドオフ部20´´に関する説明がされ、実施の形態1においてされた説明の一部は省略される。
実施の形態3係るプリント基板について図7および図8を用いて説明する。
図7は、実施の形態3に係るプリント基板にはんだペーストを塗布した状態を示す正面図である。
図8は、図7のC-C線断面図である。
図7に示すプリント基板1´´は、図1のプリント基板1に比べ、スタンドオフ部20´´が追加されているものである。
そのため、以下においては、スタンドオフ部20´´に関する説明がされ、実施の形態1においてされた説明の一部は省略される。
プリント基板1´´は、底面の外周部に複数列の電極を有する電子部品100が実装される基板である。
プリント基板1´´の表面には、パッド13、パッド14、ソルダレジスト15、スタンドオフ部20およびスタンドオフ部20´´が形成されている。
パッド13は、電子部品100における底面の外周部の電極それぞれに対応する位置に複数列で配置されている、複数のパッドである。
プリント基板1´´の表面には、パッド13、パッド14、ソルダレジスト15、スタンドオフ部20およびスタンドオフ部20´´が形成されている。
パッド13は、電子部品100における底面の外周部の電極それぞれに対応する位置に複数列で配置されている、複数のパッドである。
スタンドオフ部20´´は、プリント基板1´´の表面に、パッド13の高さおよびパッド14の高さより高く形成され、スタンドオフ構造を構成する。
スタンドオフ構造は、複数のスタンドオフ部20´´からなり、それぞれ同じ高さに形成されている。
スタンドオフ部20´´は、隣り合うパッド13とパッド13との間に、パッド13に隣接して配置されている。
具体的には、スタンドオフ部20´´は、例えば図7に示すように、2列のパッド13の列間に、複数のスタンドオフ部20´´が対向するように配置されている。
スタンドオフ部20´´は、導体パターンと絶縁体被膜とからなり、導体パターンの上に絶縁体被膜が形成されたものである。
例えば、図7示すスタンドオフ部20´´において、導体パターンは、銅箔19´´であり、絶縁体被膜は、ソルダレジスト15である。
図8において、スタンドオフ部20´´における導体パターンである銅箔19´´は、パッド13とは別構成として示しているが、スタンドオフ部20´´における導体パターンは、パッド13の一部であってもよい。
なお、図示しないが、スタンドオフ部20´´には、電子部品100を配置する位置を示すシンボルマークが付されていてもよい。
スタンドオフ構造は、複数のスタンドオフ部20´´からなり、それぞれ同じ高さに形成されている。
スタンドオフ部20´´は、隣り合うパッド13とパッド13との間に、パッド13に隣接して配置されている。
具体的には、スタンドオフ部20´´は、例えば図7に示すように、2列のパッド13の列間に、複数のスタンドオフ部20´´が対向するように配置されている。
スタンドオフ部20´´は、導体パターンと絶縁体被膜とからなり、導体パターンの上に絶縁体被膜が形成されたものである。
例えば、図7示すスタンドオフ部20´´において、導体パターンは、銅箔19´´であり、絶縁体被膜は、ソルダレジスト15である。
図8において、スタンドオフ部20´´における導体パターンである銅箔19´´は、パッド13とは別構成として示しているが、スタンドオフ部20´´における導体パターンは、パッド13の一部であってもよい。
なお、図示しないが、スタンドオフ部20´´には、電子部品100を配置する位置を示すシンボルマークが付されていてもよい。
プリント基板1´´の製造方法におけるスタンドオフ構造の作製方法は、実施の形態1におけるプリント基板1の製造方法におけるスタンドオフ構造の作製方法と同様である。
ただし、スタンドオフ部20´´における導体パターンがパッド13の一部である場合、例えば、プリント基板1におけるパッド13およびパッド14を形成する工程においては、パッド13とともにスタンドオフ構造を形成する位置に導体パターンを形成するようにする。
また、プリント基板1の表面一面をソルダレジスト15で被覆した後に、パッド13およびパッド14の部分におけるソルダレジスト15を剥がす工程においては、スタンドオフ構造を形成する位置のソルダレジストを剥がさずに残す。
ただし、スタンドオフ部20´´における導体パターンがパッド13の一部である場合、例えば、プリント基板1におけるパッド13およびパッド14を形成する工程においては、パッド13とともにスタンドオフ構造を形成する位置に導体パターンを形成するようにする。
また、プリント基板1の表面一面をソルダレジスト15で被覆した後に、パッド13およびパッド14の部分におけるソルダレジスト15を剥がす工程においては、スタンドオフ構造を形成する位置のソルダレジストを剥がさずに残す。
実施の形態3に係るプリント基板1´´に電子部品100を実装する際の効果は、実施の形態1または実施の形態2において説明した効果と同様であるため、その説明は省略される。
以上のように、実施の形態3に係るプリント基板において、スタンドオフ部は、パッドに隣接して配置され、スタンドオフ部における導体は、パッドの一部である。
これにより、底面に複数の電極を有する電子部品がプリント基板に実装される際に、スタンドオフ構造は、パッドの高さより高い位置で電子部品を支持することになる。
したがって、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板の場合であっても、プリント基板は、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
これにより、底面に複数の電極を有する電子部品がプリント基板に実装される際に、スタンドオフ構造は、パッドの高さより高い位置で電子部品を支持することになる。
したがって、例えば、底面に複数の電極を有する電子部品がはんだペーストを用いて実装されるプリント基板の場合であっても、プリント基板は、はんだペーストに電子部品を載せた際に、電子部品が傾かないようにする効果を奏する。
本開示は、その開示の範囲内において、各実施の形態の自由な組み合わせ、或いは、各実施の形態における任意の構成要素の変形、若しくは、各実施の形態における任意の構成要素の省略が可能である。
例えば、本開示によるプリント基板は、複数のスタンドオフ部20または一つのスタンドオフ部20、複数のスタンドオフ部20´または一つのスタンドオフ部20´、および、複数のスタンドオフ部20´´または一つのスタンドオフ部20´´を自由に組み合わせた、スタンドオフ構造を備えるようにしてもよい。
例えば、本開示によるプリント基板は、複数のスタンドオフ部20または一つのスタンドオフ部20、複数のスタンドオフ部20´または一つのスタンドオフ部20´、および、複数のスタンドオフ部20´´または一つのスタンドオフ部20´´を自由に組み合わせた、スタンドオフ構造を備えるようにしてもよい。
1,1´,1´´ プリント基板、13 パッド、13a ソルダレジスト剥がし領域、14 パッド、14a ソルダレジスト剥がし領域、15 ソルダレジスト(絶縁体被膜)、16 はんだペースト、19,19´,19´´ 銅箔(導体パターン)、20,20´、20´´ スタンドオフ部、100 電子部品、107 電極。
Claims (11)
- 底面に複数の電極を有する電子部品が実装されるプリント基板であって、
前記電子部品の電極それぞれに対応して、前記プリント基板の表面に配置されるパッドと、
前記プリント基板の表面に、前記パッドの高さより高く形成されたスタンドオフ構造と、
を備えたプリント基板。 - 前記スタンドオフ構造は、
それぞれ同じ高さに形成された複数のスタンドオフ部からなる
ことを特徴とする請求項1に記載のプリント基板。 - 前記スタンドオフ部は、導体と絶縁体被膜とからなり、
前記導体の上に前記絶縁体被膜が設けられている
ことを特徴とする請求項2に記載のプリント基板。 - 前記スタンドオフ部における導体は、銅箔であり、
前記スタンドオフ部における絶縁体被膜は、ソルダレジストである
ことを特徴とする請求項3に記載のプリント基板。 - 前記スタンドオフ部は、
前記電子部品が実装される前記プリント基板の領域における、前記電子部品の底面の角部に対応する位置にそれぞれ配置されている
ことを特徴とする請求項2または請求項3に記載のプリント基板。 - 前記スタンドオフ部は、
複数の前記パッドの間に配置されている
ことを特徴とする請求項2から請求項4のうちのいずれか1項記載のプリント基板。 - 前記スタンドオフ部は、
前記パッドに隣接して配置され、
前記スタンドオフ部における導体は、前記パッドの一部である
ことを特徴とする請求項6に記載のプリント基板。 - 前記スタンドオフ部には、前記電子部品を配置する位置を示すシンボルマークが付されている
ことを特徴とする請求項2から請求項7のうちのいずれか1項に記載のプリント基板。 - 前記電子部品が実装されている
ことを特徴とする請求項1から請求項8のうちのいずれか1項に記載のプリント基板。 - 底面に複数の電極を有する電子部品が実装されるプリント基板であって、前記電子部品の電極それぞれに対応して、前記プリント基板の表面に配置されるパッドと、前記プリント基板の表面に、前記パッドの高さより高く形成されたスタンドオフ構造と、を備えたプリント基板の製造方法であって、
前記パッドを形成する際に、前記スタンドオフ構造を形成する位置に導体パターンを形成する工程と、
前記プリント基板の表面をソルダレジストで被覆した後に、前記導体パターンに被覆された前記ソルダレジストを残す工程と、
を有するプリント基板の製造方法。 - 底面に複数の電極を有する電子部品が実装されるプリント基板であって、前記電子部品の電極それぞれに対応して、前記プリント基板の表面に配置されるパッドと、前記プリント基板の表面に、前記パッドの高さより高く形成されたスタンドオフ構造と、を備えた前記プリント基板に対する電子部品の実装方法であって、
前記パッドにはんだペーストを塗布する工程と、前記はんだペーストの上に前記電子部品を載せ、前記電子部品の底面が前記スタンドオフ構造に接触するまで押さえる工程と、
を有する電子部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020131760A JP2022028391A (ja) | 2020-08-03 | 2020-08-03 | プリント基板、プリント基板の製造方法および電子部品の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020131760A JP2022028391A (ja) | 2020-08-03 | 2020-08-03 | プリント基板、プリント基板の製造方法および電子部品の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022028391A true JP2022028391A (ja) | 2022-02-16 |
Family
ID=80267557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020131760A Pending JP2022028391A (ja) | 2020-08-03 | 2020-08-03 | プリント基板、プリント基板の製造方法および電子部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022028391A (ja) |
-
2020
- 2020-08-03 JP JP2020131760A patent/JP2022028391A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
JP2013089795A (ja) | プリント配線板およびそれを用いた電子部品の実装構造 | |
US20100123244A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2004200265A (ja) | プリント配線板 | |
JP2022028391A (ja) | プリント基板、プリント基板の製造方法および電子部品の実装方法 | |
JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
KR20150055438A (ko) | 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법 | |
JP3830803B2 (ja) | 電子回路ユニットの製造方法 | |
JP5062376B1 (ja) | 電子部品実装基板の製造方法 | |
JP2024039752A (ja) | 半導体装置 | |
JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
WO2022145094A1 (ja) | 電子制御装置 | |
WO2020095474A1 (ja) | 回路基板 | |
KR20100123941A (ko) | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 | |
JPH04243187A (ja) | プリント基板 | |
JP2021190526A (ja) | 基板、電子部品、及び電子機器 | |
JP2023031952A (ja) | 基板及び実装基板 | |
JPH06350243A (ja) | 印刷配線基板 | |
JPH10112514A (ja) | 半導体装置及びその製造方法 | |
JPH04317390A (ja) | 印刷配線板の製造方法 | |
JPH11307564A (ja) | 半導体装置 | |
JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
JPS61242095A (ja) | 印刷配線基板の製造方法 | |
JPH06216506A (ja) | 電子部品 | |
JPH04346291A (ja) | プリント配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240206 |