JP2022016792A - 半導体搭載用配線基板 - Google Patents

半導体搭載用配線基板 Download PDF

Info

Publication number
JP2022016792A
JP2022016792A JP2020119731A JP2020119731A JP2022016792A JP 2022016792 A JP2022016792 A JP 2022016792A JP 2020119731 A JP2020119731 A JP 2020119731A JP 2020119731 A JP2020119731 A JP 2020119731A JP 2022016792 A JP2022016792 A JP 2022016792A
Authority
JP
Japan
Prior art keywords
film
metal
metal film
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020119731A
Other languages
English (en)
Inventor
充 西村
Mitsuru Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2020119731A priority Critical patent/JP2022016792A/ja
Publication of JP2022016792A publication Critical patent/JP2022016792A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】 半導体搭載用配線基板において、異種金属からなる金属層の耐食性を向上する技術を提供する。【解決手段】 半導体搭載用配線基板は、セラミックから成る基板と、基板の上に形成される金属層であって、少なくとも2つ以上の金属膜が積層されている金属層と、を備え、金属層は、第1の金属膜と、第1の金属膜の上に形成される第2の金属膜とを含んでおり、第2の金属膜は、第1の金属膜よりも塩水中でのイオン化傾向が大きく、第1の金属膜の端部を超えて基板と接触している。【選択図】 図1

Description

本発明は、半導体搭載用配線基板に関する。
従来から、半導体に電気的に接続される配線を備える半導体搭載用配線基板が知られている。例えば、特許文献1には、外部と電気的に接続するワイヤが接続される接続部が基板上に配置されており、接続部では、基板に搭載される半導体が接続される第1導電層上に、ワイヤが接続される第2導電層が形成される技術が開示されている。
特開2017-216315号公報
特許文献1の技術では、ワイヤとの接続において位置合わせに用いられる外縁露出部が接続部に配置されている。外縁露出部では、第2導電層が形成されておらず、第1導電層が露出しているため、第1導電層と第2導電層とが隣り合っている部分が外部に露出することとなる。このため、第1導電層と第2導電層とが異なる種類の金属から形成される場合、外縁露出部に海水が接触すると、第1導電層と第2導電層とが隣り合って露出している部分では、異種金属接触腐食、いわゆる、ガルバニック腐食が発生し、卑な金属が腐食されやすくなる。すなわち、接続部が腐食されやすいため、耐食性が低下するおそれがある。
本発明は、半導体搭載用配線基板において、異種金属からなる金属層の耐食性を向上する技術を提供することを目的とする。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
(1)本発明の一形態によれば、半導体搭載用配線基板が提供される。この半導体搭載用配線基板は、セラミックから成る基板と、前記基板の上に形成される金属層であって、少なくとも2つ以上の金属膜が積層されている金属層と、を備え、前記金属層は、第1の金属膜と、前記第1の金属膜の上に形成される第2の金属膜とを含んでおり、前記第2の金属膜は、前記第1の金属膜よりも塩水中でのイオン化傾向が大きく、前記第1の金属膜の端部を超えて前記基板と接触している。
この構成によれば、第1の金属膜の上に形成される第2の金属膜は、第1の金属膜よりも塩水中でのイオン化傾向が大きく、第1の金属膜の端部を超えて基板と接触している。ここで、「塩水」とは、例えば、50g/LのNaCl水溶液を指す。これにより、第1の金属膜と第2の金属膜とが隣り合っている部分は、外部に露出しないため、異種金属接触腐食は進行しにくい。これにより、異種金属からなる金属層の耐食性を向上することができる。
(2)上記形態の半導体搭載用配線基板において、前記第2の金属膜は、アルミニウムまたは銅から形成されてもよい。この構成によれば、第1の金属膜の上に形成される第2の金属膜は、アルミニウムまたは銅から形成されている。これにより、金属層に接続するワイヤの材料を比較的安価なアルミニウムまたは銅とすることができるため、製造コストを低減しつつワイヤと金属層との接合強度を向上することができる。したがって、信頼性の高い接合を行うことができる。
(3)上記形態の半導体搭載用配線基板において、前記第1の金属膜は、金、銀、チタン、白金、パラジウム、ニッケル、銅、または、クロムの少なくとも1つから形成されてもよい。この構成によれば、第1の金属膜は、塩水中でのイオン化傾向が比較的低い金、銀、チタン、白金、パラジウム、ニッケル、銅、または、クロムの少なくとも1つから形成されている。これにより、第1の金属膜は腐食されにくいため、金属層が腐食によって消失することを抑制することができる。
第1実施形態の半導体搭載用配線基板の模式的な断面図である。 半導体搭載用配線基板の製造方法を説明する第1の模式図である。 半導体搭載用配線基板の製造方法を説明する第2の模式図である。
<第1実施形態>
図1は、第1実施形態の半導体搭載用配線基板1の模式的な断面図である。本実施形態の半導体搭載用配線基板1は、例えば、LED(light emitting diode)やLD(laser diode)などの発光用の半導体や、パワー半導体などが搭載される基板であって、搭載する半導体と、例えば、給電を行う外部装置とを接続するための配線を備えている。半導体搭載用配線基板1は、基板10と、金属層20と、を備える。
基板10は、セラミック、例えば、AlNから形成される平板形状の部材である。基板10には、主面10a上に金属層20が形成される。
金属層20は、内部配線膜21と、接合膜22と、中間膜23と、表面配線膜24と、を有する。金属層20は、内部配線膜21と、接合膜22と、中間膜23と、表面配線膜24とが積層され、基板10上に形成される。金属層20は、半導体搭載用配線基板1に搭載される半導体と、半導体搭載用配線基板1の外部装置とを電気的に接続する電気配線となる。
内部配線膜21は、金(Au)から形成されており、半導体と外部装置との導通を確保する金属層である。
接合膜22は、内部配線膜21の基板10側に配置される。接合膜22は、パラジウム(Pd)から形成されており、内部配線膜21と、後述する中間膜23との接合強度を向上することができる。
中間膜23は、チタン(Ti)から形成される。内部配線膜21の上面21a上に配置される上部23aと、接合膜22と基板10の主面10aとの間に配置される下部23bと、接続部23c、23dと、中間膜外縁部23e、23fと、を有する。接続部23c、23dのそれぞれは、内部配線膜21の側面21b、21cを覆うように形成されており、上部23aの外縁と下部23bの外縁とを接続する。中間膜外縁部23e、23fは、接続部23c、23dの外側に配置されており、図1に示すように、接続部23c、23dから突出するように形成される。中間膜23は、内部配線膜21と表面配線膜24との合金化を抑制する。中間膜23は、特許請求の範囲の「第1の金属膜」に相当する。
表面配線膜24は、中間膜23の上に形成される。表面配線膜24は、隣り合う中間膜23を形成するチタンよりも、塩水中でのイオン化傾向が大きいアルミニウム(Al)から形成される。ここで、「塩水」とは、50g/LのNaCl水溶液を指す。表面配線膜24は、上面被覆部24aと、外縁部24b、24cと、側面被腹部24d、24eと、を有し、中間膜23の中間膜外縁部23e、23fを超えて基板10と接触している。表面配線膜24は、特許請求の範囲の「第2の金属膜」に相当する。中間膜23の中間膜外縁部23e、23fは、特許請求の範囲の「第1の金属膜の端部」に相当する。
上面被覆部24aは、中間膜23の上部23aを覆うように形成される。外縁部24b、24cのそれぞれは、図1に示すように、中間膜23の2つの中間膜外縁部23e、23fのそれぞれの外側において、基板10の主面10aに接触している。側面被腹部24d、24eのそれぞれは、中間膜23の接続部23c、23dと中間膜外縁部23e、23fの上面とを覆うように形成される。側面被腹部24d、24eのそれぞれは、上面被覆部24aの外縁と2つの外縁部24b、24cのそれぞれとを接続する。
図2は、半導体搭載用配線基板1の製造方法を説明する第1の模式図である。図3は、半導体搭載用配線基板1の製造方法を説明する第2の模式図である。次に、半導体搭載用配線基板1の製造方法を説明する。なお、図2および図3では、半導体搭載用配線基板1の構造をわかりやすくするため、特に、金属層20における金属膜の実際の厚みの関係とは異なる関係で示している。
最初に、基板10上にTi膜/Pd膜/Au膜を形成する(図2(a)参照)。具体的には、スパッタリングや真空蒸着などによって、基板10の主面10a上に、Ti膜12と、Pd膜13と、Au膜14と、をこの順番に成膜する。本実施形態では、Ti膜12は、厚みd12が200nmとなるように成膜される。Pd膜13は、厚みd13が70nmとなるように成膜される。Au膜14は、厚みd14が2.5μmとなるように成膜される。これにより、図2(a)に示す状態の積層部材1aが形成される。
次に、積層部材1aにおいて、Pd膜/Au膜のみをパターニングする(図2(b)参照)。具体的には、フォトリソグラフィなどによって、所定のパターンをTi膜/Pd膜/Au膜上に転写し、所定のパターンに含まれないPd膜/Au膜を、Ti膜がエッチングされないエッチング方法によって取り除く。これにより、図2(b)に示す状態の積層部材1bが形成され、Pd膜13は、接合膜22となり、Au膜14は、内部配線膜21となる。
次に、積層部材1bにTi膜を新たに形成する(図2(c)参照)。具体的には、Pd膜/Au膜がエッチングされたTi膜/Pd膜/Au膜上に、スパッタリングや真空蒸着などによってTi膜を成膜する。本実施形態では、すでに形成されているTi膜12上に、厚み600nmのTi膜を成膜する。これにより、図2(c)の状態の積層部材1cが形成され、Ti膜15の外縁部15aの厚みd15は、800nmとなる。
次に、積層部材1cにおいて、Ti膜をパターニングする(図3(a)参照)。具体的には、フォトリソグラフィなどによって、Ti膜15の外縁部15aの一部をエッチングし、取り除く。このとき、Ti膜15において外側に突出している部分15bが基板10の主面10aに接触する部分の長さL15は、20μmとなっている。部分15bの長さL15は、10μmから70μm程度であることが望ましい。これにより、図3(a)の状態の積層部材1dが形成される。パターニングされたTi膜15は、中間膜23となる。
次に、積層部材1dにAl膜を形成する(図3(b)参照)。具体的には、スパッタリングや真空蒸着などによって、パターニングされたTi膜/Pd膜/Au膜上および基板10の主面10a上に、Al膜16を製膜する。本実施形態では、基板10の主面10a上に成膜されるAl膜の厚みd16は、4.5μmとなっている。Al膜の厚みd16は、3μmから6μm程度であることが望ましい。これにより、図3(b)の状態の積層部材1eが形成される。
最後に、積層部材1eにおいて、Al膜16をパターニングする(図3(c)参照)。具体的には、フォトリソグラフィなどによって、Al膜16の外縁部の一部を削除する。図3(c)において、パターニングされたAl膜16は、表面配線膜24となる。本実施形態では、パターニングされたAl膜16が基板10の主面10aに接触する部分16aの長さL16は、40~60μm程度となっている。パターニングされたAl膜16は、表面配線膜24となり、Al膜16の部分16aは、外縁部24b、24cとなる。このようにして、半導体搭載用配線基板1が製造される。
一般的に、半導体搭載用配線基板において、アルミニウムから形成される表面配線膜の外縁部は、基板に接触していない。このため、表面配線膜の外縁部とチタンから形成される中間膜(本実施形態では、中間膜23に相当)の外縁部とが隣り合っている部分は、一部が外部に露出することとなる。この露出部分は、異なる金属が隣り合っているため、塩水が付着すると、異種金属接触腐食が発生する。
本実施形態の半導体搭載用配線基板1では、表面配線膜24が有する外縁部24b、24cのそれぞれは、中間膜23の2つの中間膜外縁部23e、23fを超えて、それぞれの外側において基板10の主面10aに接触している。これにより、表面配線膜24の外縁部24b、24cと、中間膜23の中間膜外縁部23e、23fと、が隣り合う部分(図1の符号P1)は、外部に露出していない。これにより、半導体搭載用配線基板1では、異種金属接触腐食は発生しないため、比較例の半導体搭載用配線基板5に比べると、腐食は進行しにくくなる。
また、例えば、第1の金属膜をアルミニウムから形成される内部電極とし、第2の金属膜をチタンから形成される表面電極とすることで、内部電極と表面電極とから構成される電極の耐腐食性を向上させる場合がある。しかしながら、内部電極と表面電極とが隣り合う部分が外部に露出していると、異種金属接触腐食によって内部電極の腐食が進行しやすくなるため、電極の形状を維持できなくなるおそれがある。また、電極と外部装置との接続に比較的安価なアルミワイヤを使用する場合、ワイヤのアルミニウムと表面電極のチタンとを接合する必要があり、接合性が悪くなるため、接合の信頼性が低下する。また、アルミワイヤ以外のワイヤを使うと、半導体搭載用配線基板を含む装置の製造コストが増大する。
以上説明した、本実施形態の半導体搭載用配線基板1によれば、中間膜23の上に形成される表面配線膜24は、中間膜23を形成する金属よりも塩水中でのイオン化傾向が大きく、中間膜23の中間膜外縁部23e、23fを超えて基板10と接触している。これにより、中間膜23と表面配線膜24とが隣り合っている部分は、外部に露出しないため、異種金属接触腐食は進行しにくい。したがって、異種金属からなる金属層の耐食性を向上することができる。
また、本実施形態の半導体搭載用配線基板1によれば、中間膜23の上に形成される表面配線膜24は、アルミニウムから形成される。これにより、金属層20に接続されるワイヤの材料を比較的安価なアルミニウムとすることができるため、製造コストを低減しつつワイヤと金属層との接合強度を向上することができる。したがって、信頼性の高い接合を行うことができる。
また、本実施形態の半導体搭載用配線基板1によれば、中間膜23は、塩水中でのイオン化傾向が比較的低いチタンから形成される。これにより、中間膜23は比較的腐食されにくいため、金属層20が腐食によって消失することを抑制することができる。
<本実施形態の変形例>
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
[変形例1]
上述の実施形態では、中間膜23は、チタンから形成され、表面配線膜24は、アルミニウムから形成されるとしたが、中間膜23と表面配線膜24を形成する金属は、これらに限定されない。表面配線膜24がアルミニウムから形成されている場合、中間膜23を形成する金属は、チタンに限定されず、塩水中でのイオン化傾向がアルミニウムより小さい金、銀(Ag)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)、銅(Cu)、または、クロム(Cr)の少なくとも1つから形成されていることが好ましい。また、表面配線膜24が銅から形成されている場合、中間膜23を形成する金属は、塩水中でのイオン化傾向が銅より小さい金、銀、白金、または、パラジウムの少なくとも1つから形成されていることが好ましい。また、中間膜23と表面配線膜24を形成する金属の組合せは、これらに限定されない。本実施形態の構成では、表面配線膜24を形成する金属の塩水中でのイオン化傾向が中間膜23を形成する金属の塩水中でのイオン化傾向より大きければよい。
[変形例2]
上述の実施形態では、中間膜23は、チタンから形成され、表面配線膜24は、アルミニウムから形成されるとした。しかしながら、中間膜23と表面配線膜24は、複数種の金属からなる合金から形成されてもよい。中間膜23および表面配線膜24の少なくとも1つが合金から形成される場合、該合金における主成分となる金属の塩水中でのイオン化傾向を比較したとき、表面配線膜24のイオン化傾向が、中間膜23のイオン化傾向より大きければよい。
[変形例3]
上述の実施形態では、金属層20は、内部配線膜21と、接合膜22と、中間膜23と、表面配線膜24と、を有するとした。しかしながら、金属層20の構成はこれに限定されない。金属層は、第1の金属膜と、第1の金属膜の上に形成される第2の金属膜とを含む、少なくとも2つ以上の金属膜が積層されており、第2の金属膜は、第1の金属膜よりも塩水中でのイオン化傾向が大きく、第1の金属膜の端部を超えて基板と接触していればよい。
[変形例4]
上述の実施形態では、「塩水」とは、50g/LのNaCl水溶液を指すとした。しかしながら、塩水におけるNaCl濃度はこれに限定されない。NaCl濃度は50g/Lより高くてもよい。また、低くてもNaClが含まれていればよい。
以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得るとともに、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。
1…半導体搭載用配線基板
10…基板
10a…主面
20…金属層
21…内部配線膜
22…接合膜
23…中間膜(第1の金属膜)
24…表面配線膜(第2の金属膜)

Claims (3)

  1. 半導体搭載用配線基板であって、
    セラミックから成る基板と、
    前記基板の上に形成される金属層であって、少なくとも2つ以上の金属膜が積層されている金属層と、を備え、
    前記金属層は、第1の金属膜と、前記第1の金属膜の上に形成される第2の金属膜とを含んでおり、
    前記第2の金属膜は、
    前記第1の金属膜よりも塩水中でのイオン化傾向が大きく、
    前記第1の金属膜の端部を超えて前記基板と接触している、
    半導体搭載用配線基板。
  2. 請求項1に記載の半導体搭載用配線基板であって、
    前記第2の金属膜は、アルミニウムまたは銅から形成されている、
    半導体搭載用配線基板。
  3. 請求項1または請求項2に記載の半導体搭載用配線基板であって、
    前記第1の金属膜は、金、銀、チタン、白金、パラジウム、ニッケル、銅、または、クロムの少なくとも1つから形成されている、
    半導体搭載用配線基板。
JP2020119731A 2020-07-13 2020-07-13 半導体搭載用配線基板 Pending JP2022016792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020119731A JP2022016792A (ja) 2020-07-13 2020-07-13 半導体搭載用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020119731A JP2022016792A (ja) 2020-07-13 2020-07-13 半導体搭載用配線基板

Publications (1)

Publication Number Publication Date
JP2022016792A true JP2022016792A (ja) 2022-01-25

Family

ID=80185560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020119731A Pending JP2022016792A (ja) 2020-07-13 2020-07-13 半導体搭載用配線基板

Country Status (1)

Country Link
JP (1) JP2022016792A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109044A (ja) * 2008-10-29 2010-05-13 Kyocera Corp 配線基板及びこれを用いたプローブカード
JP2010129730A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 配線基板及びこれを用いたプローブカード
JP2018037527A (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109044A (ja) * 2008-10-29 2010-05-13 Kyocera Corp 配線基板及びこれを用いたプローブカード
JP2010129730A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 配線基板及びこれを用いたプローブカード
JP2018037527A (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP6024506B2 (ja) Iii 族窒化物半導体発光素子およびその製造方法
KR100787705B1 (ko) 반도체 장치용 내장형 금속 히트 싱크 및 그 제조방법
CN102054927B (zh) 发光二极管封装体
JP5148647B2 (ja) 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2009038139A (ja) 半導体装置およびその製造方法
JP4604641B2 (ja) 半導体装置
US9231167B2 (en) Insulation structure for high temperature conditions and manufacturing method thereof
JP5988489B2 (ja) 半導体素子およびその製造方法
US8728843B2 (en) Nitride semiconductor light emitting element and method for manufacturing same
JP2007095715A (ja) サブマウント及びその製造方法
JP2022016792A (ja) 半導体搭載用配線基板
JP5806608B2 (ja) 半導体発光装置
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP2005051084A (ja) 半導体チップおよびこれを用いた半導体装置
US8399969B2 (en) Chip package and fabricating method thereof
US20150022312A1 (en) Chip resistor and mounting structure thereof
JP6459618B2 (ja) リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
JP6123215B2 (ja) 発光装置
JP2010528465A (ja) 機械的に取り付け可能な接続面を有する部品
JP5416553B2 (ja) 回路基板の製造方法及び回路基板
EP4099375A1 (en) Electronic component mounting package and electronic device
WO2022244473A1 (ja) 電子部品
JP2023136531A (ja) 配線基板および配線基板の製造方法
JP5802256B2 (ja) 半導体発光素子及び半導体発光装置
JP5438806B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230912