JP2021531648A - 低温熱高品質の誘電体膜 - Google Patents

低温熱高品質の誘電体膜 Download PDF

Info

Publication number
JP2021531648A
JP2021531648A JP2021500899A JP2021500899A JP2021531648A JP 2021531648 A JP2021531648 A JP 2021531648A JP 2021500899 A JP2021500899 A JP 2021500899A JP 2021500899 A JP2021500899 A JP 2021500899A JP 2021531648 A JP2021531648 A JP 2021531648A
Authority
JP
Japan
Prior art keywords
substrate
sih
watts
bias
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021500899A
Other languages
English (en)
Inventor
エスワラナンド ベンカタサブラマニアン,
サミュエル イー. ゴットハイム,
プラミット マンナ,
アブヒジット バス マリック,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021531648A publication Critical patent/JP2021531648A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536Use of plasma, radiation or electromagnetic fields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816Pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

パターニング用途のための高密度誘電体膜の堆積の技法が記載される。より詳細には、基板を処理する方法が提供される。この方法は、前駆体含有混合ガスを、静電チャック上に配置された基板を有する処理チャンバの処理空間に流入させることを含む。基板は、約0.1mTorrと約10Torrとの間の圧力に維持される。第1のRFバイアスを静電チャックに印加して基板上に誘電体膜を堆積させることにより、基板レベルでプラズマを発生させる。誘電体膜は、約1.5から約3の範囲の屈折率を有する。【選択図】図2

Description

[0002]本開示の実施形態は、電子デバイス製造の分野に関し、特に、集積回路(IC)製造に関する。より具体的には、本開示の実施形態は、パターニング用途に使用することができる誘電体膜を堆積させる方法を提供する。
[0003]集積回路は、単一のチップ上に何百万ものトランジスタ、コンデンサ、及びレジスタを含みうる複雑なデバイスへと進化してきた。チップ設計の進化には、より高速な回路とより大きな回路密度が絶えず必要とされる。より大きな回路密度を有するより高速な回路に対する要求により、そのような集積回路を製造するために使用される材料に対応する要求が課される。特に、集積回路部品の寸法が縮小されるにつれて、このような部品から適切な電気性能を得るために、低誘電率絶縁材料だけでなく、低抵抗導電性材料を使用する必要がある。
[0004]より大きな集積回路密度に対する要求により、集積回路部品の製造に使用されるプロセス順序にも要求が課される。例えば、従来のフォトリソグラフィ技術を使用するプロセス順序では、基板上に配置された材料層の積層体の上に、エネルギー感受性レジストの層が形成される。エネルギー感受性レジスト層は、パターンの画像に露光され、フォトレジストマスクを形成する。その後、マスクパターンは、エッチングプロセスを使用して、積層体の材料層のうちの1つ又は複数に転写される。エッチングプロセスで使用される化学エッチャントは、エネルギー感受性レジストのマスクに対するよりも積層体の材料層に対するエッチング選択性が高くなるように選択される。すなわち、化学エッチャントは、エネルギー感受性レジストよりもはるかに速い速度で材料積層体の1つ又は複数の層をエッチングする。レジスト上の積層体の1つ又は複数の材料層に対するエッチング選択性は、パターン転写の完了前にエネルギー感受性レジストが消費されることを防止する。
[0005]パターン寸法が縮小されると、パターン分解能を制御するために、エネルギー感受性レジストの厚さは、それに応じて縮小されなければならない。業界の新たな用途の多くは、400℃未満の非常に低い熱収支を備える(例えば、クロスポイントメモリフロー)。したがって、膜品質を犠牲にすることなく、この厳しい熱収支を満たすパターニング及び他の用途のための高品質誘電体膜を堆積させる必要がある。
[0006]集積回路を製造するための装置及び方法が記載される。1つ又は複数の実施形態では、基板上に膜を形成する方法が記載される。1つの実施形態では、前駆体含有混合ガスを静電チャック上に配置された基板を有する処理チャンバの処理空間(processing volume)に流入させることによって、基板上に膜が形成される。基板は、約0.1mTorrから約10Torrの範囲の圧力、及び約−50℃から約150℃の範囲の温度に維持される。第1のRFバイアスを静電チャックに印加して、約1.5から約3の範囲の屈折率を有する誘電体膜を基板上に堆積させることにより、プラズマが基板レベルで発生する。
[0007]1つ又は複数の実施形態では、基板上に膜を形成する方法が記載される。1つの実施形態では、静電チャック上に配置された基板を有する処理チャンバの処理空間に前駆体含有混合ガスを流入させることによって、基板上に膜が形成され、前駆体含有混合ガスは、シラン(SiH)、トリエトキシシラン(SiH(OEt))、テトラエトキシシラン(テトラエチルオルトシリケート;Si(OEt)若しくはTEOS)、ジシラン(Si)、SiH(CH、ジメチルシラン(SiH(CH)、メチルシラン(SiHCH)、ジクロロシラン(SiHCl)、四塩化ケイ素(SiCl)、四フッ化ケイ素(SiF)、トリクロロシラン(HSiCl)、メチルシラン(CHSiH)、トリメチルシラン(C10Si)、1,1,3,3−テトラメチルジシロキサン(TMDZ)、1,3,5−トリシラペンタン(TSP)、(ビス(ターシャルブチルアミノ)シラン(BTBAS)、(ビス(ジエチルアミノ)シラン(BDEAS)、トリス(ジメチルアミノ)シラン(TDMAS)、(Si[N(tBu)CH=CHN(tBu)](OEt)(Si−TBES)、Si[N(tBu)CH=CHN(tBu)](H)NH(Si−TBAS)、ゲルマン(GeH)、四塩化ゲルマニウム(GeCl)、四フッ化ゲルマニウム(GeF)、t−ブチルゲルマン(GeH(CH)、NO、O、NH、N、H、C、又はCから選択される1つ又は複数の前駆体を含む。基板は、約0.1mTorrから約10Torrの範囲の圧力に維持される。第1のRFバイアス及び第2のRFバイアスを静電チャックに印加して、約1.5から約3の範囲の屈折率を有する誘電体膜を基板上に堆積させることにより、プラズマが基板レベルで発生する。
[0008]1つ又は複数の実施形態では、基板上に膜を形成する方法が記載される。1つの実施形態では、前駆体含有混合ガスを静電チャック上に配置された基板を有する処理チャンバの処理空間に流入させることによって、基板上に膜が形成される。処理空間は、約0.1mTorrから約10Torrの範囲の圧力に維持される。第1のRFバイアス及び第2のRFバイアスを静電チャックに印加して、約1.5から約3の範囲の屈折率を有する誘電体膜を基板上に堆積させることにより、プラズマが基板レベルで発生する。パターニングされたフォトレジスト層が、誘電体膜の上に形成される。誘電体膜は、パターニングされたフォトレジスト層に対応するパターンでエッチングされる。パターンは、基板にエッチングされる。誘電体膜のエッチングされた部分に、材料が堆積される。
[0009]本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られ、それらの実施形態の一部が添付図面に示される。しかし、本開示は他の等しく有効な実施形態も許容しうることから、添付の図面が本開示の典型的な実施形態を例示しているにすぎず、よって本開示の範囲を限定すると見なされるべきではないことに留意されたい。本明細書に記載の実施形態は、添付図面の図に限定されるものではなく、例として図解されており、類似の参照符号は類似要素を示す。
[0010]本明細書に記載の実施形態を実施するために使用することができる堆積システムの概略断面図を図解する。 [0011]本明細書に記載の実施形態を実施するために使用することができる別の堆積システムの概略断面図を示す。 [0012]本明細書に記載の実施形態を実施するために図1A及び図1Bの装置で使用されうる静電チャックの概略断面図を示す。 [0013]1つ又は複数の実施形態による、基板上に誘電体膜を形成するため方法のフロー図を示す。 [0014]A−Bは、1つ又は複数の実施形態による、基板上に形成された膜積層体上に誘電体膜を形成するための順序の1つの実施形態を示す。
[0015]本開示のいくつかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構成又はプロセスステップの詳細に限定されないことを理解すべきである。本開示は、他の実施形態が可能であり、様々な方法で実施又は実行可能である。
[0016]図面に示される詳細、寸法、角度、及び他の特徴の多くは、特定の実施形態の単なる例示にすぎない。したがって、他の実施形態は、本開示の主旨又は範囲から逸脱することなく、他の詳細、構成要素、寸法、角度、及び特徴を有しうる。加えて、本開示の更なる実施形態は、以下に記載される詳細のいくつかを含まずに実施されうる。
[0017]本明細書で使用される「基板」、「基板表面」などは、処理が実行される基板上に形成される任意の基板又は材料表面を指す。例えば、その上で処理が実行されうる基板表面は、限定されないが、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ(SOI)、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電性材料などの任意の他の材料を含む。基板には、半導体ウエハが含まれるが、これらに限定されない。基板は、基板表面を、研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し(又は化学官能性を付与するためにターゲット化学部分を生成又はグラフトし)、アニールし、及び/又はベークするための前処理プロセスに曝されうる。基板自体の表面上で直接処理することに加えて、本開示では、開示される膜処理ステップのいずれもが、以下でより詳細に開示されるように、基板上に形成される下層の上で実行されてもよく、「基板表面」という用語は、文脈が示すように、そのような下層を含むことが意図される。したがって、例えば、膜/層又は部分的な膜/層が基板表面上に堆積されている場合に、新たに堆積された膜/層の露出した表面が基板表面になる。所与の基板表面が何を含むかは、何の材料が堆積されるか、並びに使用される特定の化学物質に依存するだろう。
[0018]本明細書及び添付の特許請求の範囲で使用されるように、「反応性化合物」、「反応性ガス」、「反応性種」、「前駆体」、「処理ガス」などの用語は、表面反応(例えば、化学吸着、酸化、還元)において基板表面又は基板表面上の材料と反応することができる種を有する物質を意味するために交換可能に使用される。例えば、第1の「反応性ガス」は、基板の表面上に単に吸着し、第2の反応性ガスとの更なる化学反応に利用可能でありうる。
[0019]本明細書及び添付の特許請求の範囲で使用されるように、「前駆体」、「反応体」、「反応性ガス」などの用語は、基板表面と反応しうる任意の気体種を指すために交換可能に使用される。
[0020]本明細書で使用される際に、「化学気相堆積」は、基板表面が前駆体及び/又は共試薬に同時に又は実質的に同時に曝露されるプロセスを指す。本明細書中で使用される際に、「実質的に同時に」は、並行流、又は前駆体の曝露の大部分について重複が存在する場合のいずれかを指す。
[0021]プラズマ化学気相堆積(PECVD)は、コスト効率と膜特性の汎用性のために膜を堆積させるために広く使用される。PECVDプロセスでは、キャリアガスに混入された気相炭化水素又は液相炭化水素の蒸気などの炭化水素源が、PECVDチャンバに導入される。プラズマ開始ガス、典型的にはヘリウムもチャンバ内に導入される。次いで、チャンバ内でプラズマが開始され、励起されたCHラジカルが生成される。励起されたCHラジカルは、チャンバ内に配置された基板の表面に化学的に結合され、その上に所望のアモルファスカーボン膜を形成する。PECVDプロセスに関して本明細書に記載の実施形態は、任意の適切な薄膜堆積システムを使用して実施されうる。本明細書に記載の任意の装置の説明は、例示的なものであり、本明細書に記載の実施形態の範囲を限定するものとして制約又は解釈されるべきではない。
[0022]半導体産業における多くの用途での熱収支は、400℃未満と非常に低く、状況によっては300℃未満のことさえある。通常、PECVDプロセスでは、低温で膜質が大きく損なわれる。本明細書に記載の実施形態は、有利には、膜品質を犠牲にすることなく、この厳しい熱収支を満たすパターニング及び他の用途のための高品質誘電体膜を堆積する方法を提供する。
[0023]本明細書に記載の実施形態は、高密度(例えば、1.8g/ccを上回る)、高屈折率(例えば、1.5を上回る)及び低応力(例えば、−500MPaを下回る)を有する誘電体膜を製造する改善された方法を含む。1つ又は複数の実施形態では、密度及び応力は、製造される特定の膜に依存するが、1つ又は複数の実施形態の膜は、はるかに高い温度で製造される膜と比較した場合、類似の又は改善された密度及び応力を有する。本明細書に記載の実施形態に従って製造された誘電体膜は、本質的にアモルファスであり、現行のパターニング膜よりも低い応力(−500MPaを下回る)と共に、はるかに高い密度(例えば1.8g/ccを上回る)で、より高いエッチング選択性を有する。概して、本明細書に記載の堆積プロセスはまた、ハードマスク用途の現行の集積化スキームに完全に互換性がある。
[0024]いくつかの実施形態では、本明細書に記載の誘電体膜は、シラン(SiH)、トリエトキシシラン(SiH(OEt))、テトラエトキシシラン(テトラエチルオルトシリケート;Si(OEt)若しくはTEOS)、ジシラン(Si)、SiH(CH、ジメチルシラン(SiH(CH)、メチルシラン(SiHCH)、ジクロロシラン(SiHCl)、四塩化ケイ素(SiCl)、四フッ化ケイ素(SiF)、トリクロロシラン(HSiCl)、メチルシラン(CHSiH)、トリメチルシラン(C10Si)、1,1,3,3−テトラメチルジシロキサン(TMDZ)、1,3,5−トリシラペンタン(TSP)、(ビス(ターシャルブチルアミノ)シラン(BTBAS)、(ビス(ジエチルアミノ)シラン(BDEAS)、トリス(ジメチルアミノ)シラン(TDMAS)、(Si[N(tBu)CH=CHN(tBu)](OEt)(Si−TBES)、Si[N(tBu)CH=CHN(tBu)](H)NH(Si−TBAS)、ゲルマン(GeH)、四塩化ゲルマニウム(GeCl)、四フッ化ゲルマニウム(GeF)、t−ブチルゲルマン(GeH(CH)、NO、O、NH、N、H、C、又はCから選択される1つ又は複数の前駆体を含む、前駆体含有混合ガスを使用する化学気相堆積(プラズマ及び/又は熱)プロセスによって形成されうる。
[0025]堆積プロセスは、約−50℃、約−45℃、約−40℃、約−35℃、約−30℃、約−25℃、約−20℃、約−15℃、約−10℃、約−5℃、約0℃、約5℃、約10℃、約15℃、約20℃、約25℃、約30℃、約35℃、約40℃、約45℃、約50℃、約55℃、約60℃、約65℃、約70℃、約75℃、約80℃、約85℃、約90℃、約95℃、約100℃、約105℃、約110℃、約115℃、約120℃、約125℃、約130℃、約135℃、約140℃、約145℃、及び約150℃を含む、約−50℃から約150℃の範囲の温度で実施されうる。
[0026]堆積プロセスは、約0.1mTorr、約1mTorr、約10mTorr、約100mTorr、約500mTorr、約1Torr、約2Torr、約3Torr、約4Torr、約5Torr、約6Torr、約7Torr、約8Torr、約9Torr、及び約10Torrの圧力を含む、約0.1mTorrから10Torrの範囲の圧力の処理空間(process volume)中で実施されうる。
[0027]前駆体含有混合ガスは、ヘリウム(He)、アルゴン(Ar)、キセノン(Xe)、窒素(N)、又は水素(H)から選択される希釈ガスのうちの1つ又は複数を更に含みうる。いくつかの実施形態の希釈ガスは、反応物及び基板材料に対して不活性ガスである化合物を含む。
[0028]前駆体含有混合ガスは、膜品質を改善するために、Cl、CF、又はNFなどのエッチャントガスを更に含みうる。
[0029]プラズマ(例えば、容量結合プラズマ)は、上部及び底部の電極又は側部の電極のいずれかから形成されうる。電極は、単一の電力供給電極、2つの(dual)電力供給電極、又は限定されないが、350KHz、2MHz、13.56MHz、27MHz、40MHz、60MHz、及び100MHzなどの複数の周波数を有するより多くの電極から形成されうるが、これらは、誘電体の薄膜を堆積させるために、本明細書に列挙される反応ガスのいずれか又はすべてを伴うCVDシステムにおいて二者択一的に又は同時に使用される。いくつかの実施形態では、プラズマは容量結合プラズマ(CCP)である。いくつかの実施形態では、プラズマは誘導結合プラズマ(ICP)である。いくつかの実施形態では、プラズマはマイクロ波プラズマである。
[0030]いくつかの実施形態では、基板ペデスタルが10℃に維持され、圧力が2mTorrに維持され、プラズマが、2500ワット(13.56MHz)のバイアスを静電チャックに印加することによって、ウエハレベル(すなわち、直接プラズマ)で生成された状態で、誘電体膜がチャンバ内に堆積される。いくつかの実施形態では、2MHzで1000ワットの追加RF電力も静電チャックに供給され、ウエハレベルでデュアルバイアスプラズマ(dual−bias plasma)が発生した。
[0031]図1Aは、本明細書に記載の実施形態による誘電体膜堆積を実行するために使用することができる基板処理システム132の概略図を示す。基板処理システム132は、ガスパネル130及びコントローラ110に連結された処理チャンバ100を含む。処理チャンバ100は、概して、処理空間126を画定する上壁124、側壁101、及び底壁122を含む。基板支持アセンブリ146は、処理チャンバ100の処理空間126内に設けられる。基板支持アセンブリ146は、概して、ステム160によって支持された静電チャック150を含む。静電チャック150は、典型的には、アルミニウム、セラミック、及び他の適切な材料から製造されうる。静電チャック150は、変位機構(図示せず)を用いて処理チャンバ100の内部で垂直方向に移動されうる。
[0032]真空ポンプ102は、処理チャンバ100の底部に形成されたポートに連結される。真空ポンプ102は、処理チャンバ100内の所望のガス圧力を維持するために使用される。また、真空ポンプ102は、処理チャンバ100からプロセスの後処理ガス及び副生成物を排出する。
[0033]基板処理システム132は、例えば、チャンバ圧力を制御するために、処理チャンバ100と真空ポンプ102との間に配置されたバルブ(例えば、スロットルバルブ及び分離バルブ)のような、チャンバ圧力を制御するための追加装置を更に含みうる。
[0034]複数の開孔128を有するガス分配アセンブリ120が、静電チャック150の上方の処理チャンバ100の上部に配置される。ガス分配アセンブリ120の開孔128は、処理チャンバ100内に処理ガスを導入するために利用される。開孔128は、種々のプロセス要求に対して様々な処理ガスの流れを容易にするために、種々のサイズ、数、分布、形状、設計、及び直径を有しうる。ガス分配アセンブリ120は、処理中に様々なガスを処理空間126に供給できるようにするガスパネル130に連結される。プラズマは、ガス分配アセンブリ120を出る処理混合ガスから形成され、処理ガスの熱分解を促進し、基板190の表面191上に材料を堆積させる。
[0035]ガス分配アセンブリ120及び静電チャック150は、処理空間126内に一対の離間した電極を形成しうる。1つ又は複数のRF電源140は、ガス分配アセンブリ120と静電チャック150との間のプラズマの発生を容易にするために、オプションの整合ネットワーク138を通して、ガス分配アセンブリ120にバイアス電位を供給する。あるいは、RF電源140及びオプションの整合ネットワーク138は、ガス分配アセンブリ120、静電チャック150に連結されてもよく、又はガス分配アセンブリ120及び静電チャック150の両方に連結されてもよく、又は処理チャンバ100の外部に配置されたアンテナ(図示せず)に結合されてもよい。いくつかの実施形態では、RF電源140は、350KHz、2MHz、13.56MHz、27MHz、40MHz、60MHz、又は100MHzの周波数で電力を生成しうる。1つの実施形態では、RF電源140は、約50kHzから約13.56MHzの周波数で、約100ワットと約3,000ワットとの間を供給しうる。別の実施形態では、RF電源140は、約50kHzから約13.56MHzの周波数で、約500ワットと約1,800ワットとの間を供給しうる。
[0036]コントローラ110は、中央処理装置(CPU)112と、メモリ116と、プロセス順序を制御し、ガスパネル130からのガス流を調整するために利用されるサポート回路114とを含む。中央処理装置(CPU)112は、産業環境で使用されうる任意の形態の汎用コンピュータプロセッサでありうる。ソフトウェアルーチンは、ランダムアクセスメモリ、読み出し専用メモリ、フロッピー、又はハードディスクドライブ、又は他の形態のデジタルストレージなどのメモリ116に格納することができる。サポート回路114は、通常、中央処理装置(CPU)112に連結され、キャッシュ、クロック回路、入力/出力システム、電源などを含みうる。コントローラ110と基板処理システム132の種々の構成要素との間の双方向通信は、集合的に信号バス118と呼ばれる多数の信号ケーブルを通して取り扱われ、その一部が図1Aに示されている。
[0037]図1Bは、本明細書で説明する実施形態の実施に使用することができる別の基板処理システム180の概略断面図を示す。基板処理システム180は、側壁101を介して基板190の表面191を横切ってガスパネル130から処理ガスを流すように構成されていることを除き、図1Aの基板処理システム132に類似する。加えて、図1Aに示されるガス分配アセンブリ120は、電極182と置き換えられる。電極182は、二次電子発生のために構成されうる。1つの実施形態では、電極182は、シリコン含有電極である。
[0038]図2は、本明細書に記載の実施形態の実施に使用することができる、図1A及び図1Bの処理システムで使用される基板支持アセンブリ146の概略断面図を示す。図2を参照すると、静電チャック150は、静電チャック150の上面192上に支持される基板190の温度を制御するのに適した埋め込みヒータ素子170を含みうる。静電チャック150は、ヒータ電源106からの電流をヒータ素子170に印加することによって抵抗加熱されうる。ヒータ電源106は、RFフィルタ216を通して連結されうる。RFフィルタ216は、ヒータ電源106をRFエネルギーから保護するために使用されうる。ヒータ素子170は、ニッケル−鉄−クロム合金(例えば、INCOLOY(登録商標))シース管に封入されたニッケル−クロムワイヤで作られうる。ヒータ電源106から供給される電流は、コントローラ110によって調整されて、ヒータ素子170によって生成される熱を制御し、膜堆積中に、基板190及び静電チャック150を実質的に一定の温度に維持する。供給される電流は、静電チャック150の温度を約−50℃と約150℃との間で選択的に制御するように調節されうる。
[0039]図1A及び図1Bを参照すると、従来の方法で静電チャック150の温度をモニタするために、熱電対などの温度センサ172が、静電チャック150内に埋め込まれうる。測定された温度は、コントローラ110によって使用されて、ヒータ素子170に供給される電力を制御して、基板を所望の温度に維持する。
[0040]図2を参照すると、静電チャック150は、チャック電極210を含み、チャック電極210は、導電性材料のメッシュでありうる。チャック電極210は、静電チャック150内に埋め込まれうる。チャック電極210は、エネルギー供給されると基板190を静電チャック150の上面192に静電的にクランプするチャック電源212に連結される。
[0041]チャック電極210は、単極又は双極電極として構成されてもよく、又は別の適切な構成を有してもよい。チャック電極210は、RFフィルタ214を通してチャック電源212に連結され、このチャック電源212は、静電チャック150の上面192に基板190を静電的に固定するための直流電力を供給する。RFフィルタ214は、処理チャンバ100内にプラズマを形成するために利用されるRF電力が、電気機器に損傷を与えたり、チャンバの外部に電気的な危険をもたらしたりするのを防止する。静電チャック150は、AlN又はAlなどのセラミック材料から製造されうる。あるいは、静電チャック150は、ポリイミド、ポリエーテルエーテルケトン(PEEK)、ポリアリールエーテルケトン(PAEK)などのポリマーから製造されてもよい。
[0042]電力印加システム220は、基板支持アセンブリ146に連結される。電力印加システム220は、ヒータ電源106と、チャック電源212と、第1の高周波(RF)電源230と、第2のRF電源240とを含みうる。電力印加システム220の実施形態は、コントローラ110と、コントローラ110及び第1の高周波(RF)電源230と第2のRF電源240との両方と通信しているセンサデバイス250とを更に含みうる。
[0043]また、コントローラ110は、基板190上に材料の層を堆積させるために、第1の高周波(RF)電源230及び第2の高周波電源240からのRF電力の印加によって、処理ガスからのプラズマを制御するために利用されてもよい。
[0044]上述のように、静電チャック150は、第1のRF電極としても機能しつつ、基板190をチャッキングするために1つの態様で機能しうるチャック電極210を含む。また、静電チャック150は、第2のRF電極260を含んでもよく、チャック電極210とともに、RF電力を印加してプラズマを調整しうる。第1の高周波(RF)電源230は、第2のRF電極260に連結され、他方で、第2のRF電源240は、チャック電極210に連結されうる。第1の整合ネットワーク及び第2の整合ネットワークは、それぞれ、第1の高周波(RF)電源230及び第2のRF電源240に供給されうる。第2のRF電極260は、図示されるように、固体の金属板の導電性材料でありうる。あるいは、第2のRF電極260は、メッシュの導電性材料であってもよい。
[0045]第1の高周波(RF)電源230及び第2のRF電源240は、同じ周波数又は異なる周波数で電力を生成しうる。いくつかの実施形態では、第1の高周波(RF)電源230及び第2のRF電源240の一方又は両方は、350KHz、2MHz、13.56MHz、27MHz、40MHz、60MHz、又は100MHzを含むがこれらに限定されない、350KHzから約100MHzの範囲の周波数で電力を独立して生成しうる。いくつかの実施形態では、第1の高周波(RF)電源230は、13.56MHzの周波数で電力を生成し、第2のRF電源240は、2MHzの周波数を生成しうるか、又はその逆である。第1の高周波(RF)電源230及び第2のRF電源240の一方又は両方からのRF電力は、プラズマを調整するために変化しうる。例えば、センサデバイス250は、第1の高周波(RF)電源230及び第2のRF電源240の一方又は両方からのRFエネルギーをモニタするために使用されうる。センサデバイス250からのデータは、コントローラ110に通信され、コントローラ110は、第1の高周波(RF)電源230及び第2のRF電源240によって印加される電力を変化させるために利用されうる。
[0046]概して、以下の例示的な堆積プロセスパラメータは、堆積された際の(as−deposited)誘電体膜を形成するために、使用されうる。ウエハ温度は、約10℃から約100℃、又は約10℃から約50℃を含むがこれらに限定されない、約−50℃から約150℃の範囲でありうる。チャンバ圧力は、約2mTorrから約50mTorr、又は約2mTorrから約10mTorrを含むがこれらに限定されない、約0.1mTorrから約10Torrの範囲でありうる。前駆体含有混合ガスの流量は、約100sccmから約200sccm、又は約150sccmから約200sccmを含むがこれらに限定されない、約10sccmから約1,000sccmの範囲でありうる。希釈ガスの流量は、個々に、約50sccmから約1000sccm、又は約50sccmから約100sccmを含むがこれらに限定されない、約50sccmから約50,000sccmの範囲でありうる。
[0047]誘電体膜は、約300Åから約10,000Åの範囲、約2000Åから約3000Åの範囲、又は約5Åから約200Åの範囲を含む、約5Åから約60,000Åの範囲の厚さに堆積されうる。
[0048]堆積された際の誘電体膜は、、例えば、約1.6から約3.0(約1.5、約1.6、約1.7、約1.8、約1.9、約2.0、約2.1、約2.2、約2.3、約2.4、約2.5、約2.6、約2.7、約2.8、約2.9、又は約3.0を含む)といった、約1.5より大きいの屈折率又はn値(n(633nmにおける))を有しうる。1つ又は複数の実施形態では、膜は酸化ケイ素であり、屈折率は約1.5である。更なる実施形態では、膜は窒化ケイ素であり、屈折率は約1.9から約2.0である。1つ又は複数の実施形態の方法により、有利には、高温CVD又は高温PECVDによって準備された膜に類似の又は膜改善された特性を有する、高品質膜及び低温の製造が可能になる。堆積された際の誘電体膜は、例えば、約0.2から約0.3(約0.2、約0.21、約0.22、約0.23、約0.24、約0.25、約0.26、約0.27、約0.28、約0.29、約0.30を含む)といった、0.1より大きい吸光係数又はk値(k(633nmにおける))を有しうる。堆積された際の誘電体膜は、例えば、約−600MPaから約−300MPa、約−600MPaから約−500MP(約−600MPa、約−575MPa、約−550MPa、約−525MPa、約−500mPa、約−475MPa、約−450MPa、約−425MPa、約−400MPa、約−375MPa、約−350MPa、約−325MPa、又は約−300MPaを含む)といった、約−300MPa未満の応力(MPa)を有しうる。
[0049]1つ又は複数の実施形態では、誘電体膜の密度は、1.8g/ccを超え、1.9g/ccを超えることを含み、かつ2.0g/ccを超えることを含む。1つ又は複数の実施形態では、誘電体膜の密度は約2.1g/ccである。1つ又は複数の実施形態では、誘電体膜の密度は、約1.8g/ccから約2.2g/ccを越える範囲である。1つ又は複数の実施形態では、誘電体膜の密度は、約2.2g/ccより大きい。
[0050]1つ又は複数の実施形態の方法の別の利点は、所望の密度及び透明度を有する誘電体膜を生成するために、より低温プロセスが使用されうることである。通常、堆積中のより高い基板温度は、より高密度の膜の形成を促すために使用されるプロセスパラメータである。1つ又は複数の実施形態の前駆体及び方法を一緒に使用する場合、驚くべきことに、基板温度を、堆積中に、例えば、約−40℃未満、約0℃未満、約10℃未満、約室温未満、又は約22℃から約26℃未満まで低下させうるが、依然として、所望の密度の膜、即ち、密度が約1.8g/ccを超える誘電体膜(約1.9g/ccを超えるもの、及び約2.0g/ccを超えるものを含む)が生成される。したがって、1つ又は複数の実施形態の方法は、約0.04程度の低い吸収係数を有する比較的高密度の膜、特に高密度の炭素膜を生成しうる。
[0051]図3は、本開示の1つの実施形態による、基板上に配置された膜積層上に誘電体膜を形成するための方法300のフロー図を示す。膜積層体上に形成された誘電体膜は、例えば、膜積層体内の絶縁層として利用されうる。
[0052]図4A−4Bは、方法300による、基板上に配置された膜積層体上に誘電体膜を形成するための順序を示す概略断面図である。方法300は、3次元半導体デバイスのための膜積層体内に階段状構造を製造するために利用される膜積層体上に形成されうる誘電体層を参照して以下に説明されるが、本方法300はまた、他のデバイス製造用途においても有利であるように使用されうる。更に、また、図3に示される動作は、同時に及び/又は図3に示される順序と異なる順序で実行されうると理解すべきである。
[0053]方法300は、図4Aに図示された基板400などの基板を、図1A又は図1Bに図示された処理チャンバ100などの処理チャンバ内に配置することによって、工程310で開始する。基板400は、図1A、図1B、及び図2に示される基板190でありうる。基板400は、例えば、静電チャック、例えば、静電チャック150の上面192などの上に配置されうる。基板400は、必要に応じて、ケイ素系材料又は任意の適切な絶縁材料又は導電材料であってもよく、膜積層体404内に階段状構造などの構造402を形成するために利用されうる、基板400上に配置された膜積層体404を有している。
[0054]図4Aに示される例示的な実施形態に示されるように、基板400は、実質的に平面の表面、平坦でない表面、又は上部に形成された構造を有する実質的に平面の表面を有しうる。膜積層体404は、基板400上に形成される。1つの実施形態では、膜積層体404は、ゲート構造、コンタクト構造又は相互連結構造をフロントエンド又はバックエンドプロセスで形成するために利用されうる。方法300は、NAND構造などのメモリ構造で使用される階段状構造を形成するために、膜積層体404上で実行されうる。1つの実施形態では、基板400は、結晶シリコン(例えば、Si(100)又はSi(111))、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコン基板とパターニングされた又はパターニングされていない基板シリコンオンインシュレータ(SOI)、炭素でドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアといった材料でありうる。基板400は、200mm、300mm、及び450mm、又は他の直径の基板、並びに長方形又は正方形のパネルなど、様々な寸法を有しうる。別途記載されない限り、本明細書に記載の実施形態及び実施例は、200mm直径、300mm直径、又は450mm直径の基板を含む基板上で実行される。SOI構造が基板400に利用される実施形態では、基板400は、シリコン結晶性基板上に配置された埋め込み誘電体層を含みうる。本明細書に示す実施形態では、基板400は、結晶シリコン基板でありうる。
[0055]1つの実施形態では、基板400上に配置される膜積層体404は、多数の垂直に積層された層を有しうる。膜積層体404は、膜積層体404内に繰り返し形成された第1の層(408a1、408a2、408a3、・・・、408anとして示される)及び第2の層(408b1、408b2、408b3、・・・、408bnとして示される)を含む対を含みうる。対は、第1の層及び第2の層の所定数の対が達成されるまで、繰り返し形成される交互の第1の層(408a1、408a2、408a3、・・・、408anとして示される)及び第2の層(408b1、408b2、408b3、・・・、408bnとして示される)を含む。
[0056]膜積層体404は、3次元メモリチップなどの半導体チップの一部でありうる。第1の層(408a1、408a2、408a3、・・・、408anとして示される)及び第2の層(408b1、408b2、408b3、・・・、408bnとして示される)の3つの繰り返す層が図4A−4Bに示されるが、第1及び第2の層の任意の所望数の繰り返す対が、必要に応じて利用されうることに留意されたい。
[0057]1つの実施形態では、膜積層体404は、3次元メモリチップのための複数のゲート構造を形成するために利用されうる。膜積層体404内に形成された第1の層408a1、408a2、408a3、・・・、408anは、1つ又は複数の実施形態による第1の誘電体層であり、第2の層408b1、408b2、408b3、・・・、408bnは、1つ又は複数の実施形態による第2の誘電体層でありうる。1つ又は複数の実施形態による適切な誘電体膜は、第1の層408a1、408a2、408a3・・、408an及び/又は第2の層408b1、408b2、408b3・・、408bnを形成するために利用されうるが、これらは、とりわけ、ケイ素、窒化ケイ素、炭化ケイ素、酸化ケイ素、酸炭化ケイ素、酸炭窒化ケイ素、酸窒化ケイ素、窒化チタン、又は酸化物と窒化物の複合物、窒化物層を挟む少なくとも1つ又は複数の酸化物層、及びこれらの組合せのうちの1つ又は複数を含むが、これらに限定されない。
[0058]いくつかの実施形態では、誘電体層は、4より大きい誘電率を有する高誘電率材料でありうる。高誘電率材料の適した例は、とりわけ、二酸化ハフニウム(HfO)、二酸化ジルコニウム(ZrO)、酸化ハフニウムケイ素(HfSiO)、酸化ハフニウムアルミニウム(HfAlO)、酸化ジルコニウムケイ素(ZrSiO)、二酸化タンタル(TaO)、酸化アルミニウム、アルミニウムがドープされた二酸化ハフニウム、ビスマスストロンチウムチタン(BST)、及びプラチナジルコニウムチタン(PZT)を含むが、これらに限定されない。
[0059]1つの特定の例では、第1の層408a1、408a2、408a3、・・・、408anは、酸化ケイ素層であり、第2の層408b1、408b2、408b3、・・・、408bnは、第1の層408a1、408a2、408a3、・・・、408an上に配置された窒化ケイ素層又はポリシリコン層である。1つの実施形態では、第1の層408a1、408a2、408a3、・・・、408anの厚さは、約500Åといった、約50Åと約1000Åとの間に制御され、各第2の層408b1、408b2、408b3、・・・、408bnの厚さは、約500Åといった、約50Åと約1000Åとの間に制御されうる。膜積層体404は、約100Åと約2000Åとの間の総計の厚さを有しうる。1つの実施形態では、膜積層体404の総計の厚さは、約3ミクロンから約10ミクロンであり、技術が進歩するにつれて変化することになる。
[0060]1つ又は複数の実施形態の誘電体膜は、基板400上に存在する膜積層体404の有無にかかわらず、基板400の任意の表面又は任意の部分上に形成されうる。
[0061]工程320では、チャック電圧が静電チャックに印加されて、基板400を静電チャックにクランプする。基板400が静電チャック150の上面192上に配置されるいくつかの実施形態では、上面192は、処理中に基板400を支持し、クランプする。静電チャック150は、基板400を上面192に対して密接に平坦化し、裏側堆積を防止する。チャック電極210を介して基板400に電気的バイアスが供給される。チャック電極210は、チャック電極210にバイアス電圧を供給するチャック電源212と電子通信しうる。1つの実施形態では、チャック電圧は、約10ボルトと約3000ボルトとの間である。1つの実施形態では、チャック電圧は、約100ボルトと約2000ボルトとの間である。1つの実施形態では、チャック電圧は、約200ボルトと約1000ボルトとの間である。
[0062]工程320中に、いくつかのプロセスパラメータが調整されうる。300mm基板を処理するのに適した1つの実施形態では、処理空間内の処理圧力は、約2mTorrから約50mTorr、又は約5mTorrから約20mTorrを含む、約0.1mTorrから約10Torrに維持されうる。300mm基板を処理するのに適した1つの実施形態では、処理温度及び/又は基板温度は、約0℃から約50℃、又は約10℃から約20℃を含む、約−50℃から約250℃に維持されうる。
[0063]1つの実施形態では、一定のチャック電圧が基板400に印加される。1つの実施形態では、チャック電圧は、静電チャック150にパルス化されうる。いくつかの実施形態では、基板の温度を制御するために、チャック電圧を印加しつつ、裏側ガスを基板400に印加してもよい。裏側ガスは、ヘリウム(He)、アルゴン(Ar)などを含みうるが、これらに限定されない。
[0064]工程330では、静電チャックに第1のRFバイアスを印加することによって、基板レベルでプラズマが生成される。基板レベルで生成されたプラズマは、基板と静電チャックとの間のプラズマ領域で生成されうる。第1のRFバイアスは、350KHz、2MHz、13.56MHz、27MHz、40MHz、60MHz、又は100MHzを含むが、これらに限定されない、約350KHzから約100MHzの範囲の周波数において、約10ワットから約3000ワットでありうる。1つの実施形態では、第1のRFバイアスは、約13.56MHzの周波数において、約2500ワットと約3000ワットとの間の電力で供給される。1つの実施形態では、第1のRFバイアスは、第2のRF電極260を介して静電チャック150に供給される。第2のRF電極260は、第2のRF電極260にバイアス電圧を供給する第1の高周波(RF)電源230と電子通信しうる。1つの実施形態では、バイアス電力は、約10ワットと約3000ワットとの間である。1つの実施形態では、バイアス電力は、約2000ワットと約3000ワットとの間である。1つの実施形態では、バイアス電力は、約2500ワットと約3000ワットとの間である。第1の高周波(RF)電源230は、350KHz、2MHz、13.56MHz、27MHz、40MHz、60MHz、又は100MHzを含むが、これらに限定されない、約350KHzから約100MHzの範囲の周波数で電力を生成しうる。
[0065]いくつかの実施形態では、工程330は、静電チャックに第2のRFバイアスを印加することを更に含む。第2のRFバイアスは、350KHz、2MHz、13.56MHz、27MHz、40MHz、60MHz、又は100MHzを含むが、これらに限定されない、約350KHzから約100MHzの範囲の周波数において、約10ワットから約3000ワットでありうる。1つの実施形態では、第2のRFバイアスは、約2MHzの周波数において、約800ワットと約1200ワットとの間の電力で供給される。1つの実施形態では、第2のRFバイアスは、チャック電極210を介して基板400に供給される。チャック電極210は、チャック電極210にバイアス電圧を供給する第2のRF電源240と電子通信しうる。1つの実施形態では、バイアス電力は、約10ワットと約3000ワットとの間である。1つの実施形態では、バイアス電力は、約500ワットと約1500ワットとの間である。1つの実施形態では、バイアス電力は、約800ワットと約1200ワットとの間である。第2のRF電源240は、350KHz、2MHz、13.56MHz、27MHz、40MHz、60MHz、又は100MHzを含むが、これらに限定されない、約350KHzから約100MHzの範囲の周波数で電力を生成しうる。1つの実施形態では、工程320において供給されるチャック電圧は、工程330の間、維持される。
[0066]いくつかの実施形態では、工程330の間、第1のRFバイアスは、チャック電極210を介して基板400に供給され、第2のRFバイアスは、第2のRF電極260を介して基板400に供給されうる。1つの実施形態では、第1のRFバイアスは約2500ワット(13.56MHz)であり、第2のRFバイアスは約1000ワット(2MHz)である。
[0067]工程340の間に、前駆体含有混合ガスが処理空間126に流入し、膜積層体上に誘電体膜を形成する。前駆体含有混合ガスは、ガスパネル130から、ガス分配アセンブリ120を通して、又は側壁101を介してのどちらかにより、処理空間126内に流入されうる。前駆体含有混合ガスは、本明細書に記載されるような1つ又は複数の前駆体を含みうる。前駆体含有混合ガスは、不活性ガス、希釈ガス、窒素含有ガス、エッチャントガス、又はそれらの組合せを更に含みうる。前駆体は、液体又は気体でありうるが、好ましい前駆体は、材料の計量、制御、及びチャンバへの供給に必要なハードウェアを単純化するために、室温で蒸気であろう。いくつかの実施形態では、工程320中に供給されるチャック電圧は、工程340の間、維持される。いくつかの実施形態では、工程320中に確立されたプロセス条件及び工程330中に形成されたプラズマは、工程340中に維持される。
[0068]いくつかの実施形態では、前駆体含有混合ガスは、1つ又は複数の希釈ガスを更に含む。とりわけ、ヘリウム(He)、アルゴン(Ar)、キセノン(Xe)、水素(H)、窒素(N)、アンモニア(NH)、又はそれらの組み合わせなどの適した希釈ガスが、所望であれば、混合ガスに添加されうる。アルゴン(Ar)、ヘリウム(He)、窒素(N)は、誘電体膜の密度及び堆積速度を制御するために使用される。場合によっては、N及び/又はNHの追加は、以下に議論されるように、誘電体膜の水素比を制御するために使用することができる。あるいは、堆積中に希釈ガスを使用しなくてもよい。
[0069]いくつかの実施形態では、前駆体含有混合ガスは、1つ又は複数の窒素含有ガスを更に含む。適切な窒素含有化合物は、例えば、ピリジン、脂肪族アミン、アミン、ニトリル、アンモニア及び類似の化合物を含む。
[0070]いくつかの実施形態では、前駆体含有混合ガスは、不活性ガスを更に含む。いくつかの実施形態では、アルゴン(Ar)及び/又はヘリウム(He)などの不活性ガスは、前駆体含有混合ガスと共に処理空間126内に供給されうる。窒素(N)及び一酸化窒素(NO)などの他の不活性ガスもまた、誘電体膜の密度及び堆積速度を制御するために使用されうる。加えて、誘電体膜材料の特性を変更するために、様々な他の処理ガスが、前駆体含有混合ガスに追加されうる。1つの実施形態では、他の処理ガスは、水素(H)、アンモニア(NH)、水素(H)及び窒素(N)の混合物、又はそれらの組み合わせといった、反応性ガスでありうる。H及び/又はNHの追加は、堆積した誘電体膜の水素比を制御するために使用されうる。誘電体膜中に存在する水素比は、反射率のような層特性の制御をもたらす。
[0071]いくつかの実施形態では、前駆体含有混合ガスは、エッチャントガスを更に含む。適切なエッチャントガスは、塩素(Cl)、四フッ化炭素(CF)、三フッ化窒素(NF)、又はそれらの組み合わせを含む。
[0072]いくつかの実施形態では、工程340の間に基板上に誘電体膜412が形成された後に、誘電体膜412は水素ラジカルに曝される。いくつかの実施形態では、誘電体膜412は、工程340の堆積プロセス中に水素ラジカルに曝される。いくつかの実施形態では、水素ラジカルは、RPSで形成され、処理空間に供給される。
[0073]工程350では、誘電体膜412が基板上に形成された後に、基板は、チャック解除される。工程350の間、チャック電圧はオフにされる。反応性ガスは停止され、オプションで、処理チャンバからパージされる。1つの実施形態では、工程350の間に、RF電力は低減される(例えば、200Wまで)。オプションで、コントローラ110は、インピーダンス変化をモニタして、静電荷がRF経路を通して接地に放散されているかどうかを判断する。いったん基板が静電チャックからチャック解除されると、残りのガスは処理チャンバからパージされる。処理チャンバはポンプダウンされ、基板はリフトピン上で上に移動し、チャンバから移送される。
[0074]誘電体膜412が基板上に形成された後に、誘電体膜412は、階段状構造のような3次元構造を形成するためのパターニングマスクとして、エッチングプロセスで利用されうる。誘電体膜412は、標準的なフォトレジストパターニング技術を用いてパターニングされうる。パターニングされたフォトレジスト(図示せず)が、誘電体膜412の上に形成されうる。誘電体膜412は、パターニングされたフォトレジスト層に対応するパターンでエッチングされ、その後、基板400内にパターンをエッチングしうる。材料は、誘電体膜412のエッチングされた部分の中に堆積されうる。誘電体膜412は、過酸化水素と硫酸とを含む溶液を用いて除去されうる。過酸化水素と硫酸とを含む1つの例示的な溶液は、ピラニア溶液又はピラニアエッチングとして知られている。誘電体膜412はまた、塩素(Cl)、フッ素(F)、ヨウ素(I)、臭素(Br)、及びアスタチン(At)を含むがこれらに限定されない、酸素及びハロゲンを含むエッチング化学物質を使用して除去されうる。例えば、誘電体膜412は、Cl/O、CF/O、又はCl/O/CFを含むエッチング化学物質を使用して除去されうる。誘電体膜412は、化学機械研磨(CMP)プロセスによって除去されうる。
[0075]プロセスは、概して、プロセッサによって実行されると、処理チャンバに本開示のプロセスを実行させるソフトウェアルーチンとしてメモリに格納されうる。ソフトウェアルーチンはまた、プロセッサによって制御されているハードウェアから遠隔に位置する第2のプロセッサ(図示せず)によって記憶及び/又は実行されうる。本開示の方法の一部又は全部はまた、ハードウェアで実行されてもよい。したがって、プロセスは、ソフトウェアで実施され、コンピュータシステムを使用して、例えば、特定用途向け集積回路又は他のタイプのハードウェア実装としてのハードウェアで、又はソフトウェアとハードウェアとの組合せとして実行されうる。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバ動作を制御する特定の目的のコンピュータ(コントローラ)に変換する。
[0076]ここで、本開示が以下の実施例を参照して説明される。本開示のいくつかの例示的な実施形態を説明する前に、本開示が以下の説明に記載される構成又はプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行可能である。
[0077]実施例
[0078]実施例1
[0079]温度100℃、圧力400mTorrで処理ガスとして30sccmのSiH、100sccmのNH、及びNを流し、希釈ガスとしてAr(g)とHe(g)を用いたCVDリアクタで、基板ペデスタル(静電チャック)を通して200ワットのRF(13.56MHz)電力を印加してすることによって、低温、高品質の窒化ケイ素誘電体膜を製造した。得られた誘電体膜は1.82(633nm)の屈折率(RI)を有し、これは同じ温度でPECVDから形成した誘電体膜よりはるかに高かった。同調電力(より高い)と圧力(より低い)により、RIは改善された。一次RFと二次RFは、350KHz、2MHz、13.56MHz、27MHz、40MHz、60MHz、100MHzの任意の組合せとすることができよう。
[0080]本明細書(特に、以下の特許請求の範囲の文脈)で論じられる材料及び方法を説明する文脈における、用語「1つの(a、an)」及び「その(the)」並びに類似の指示対象の使用は、本明細書で別段の指示がない限り、又は文脈によって明らかに矛盾しない限り、単数及び複数の両方を包含すると解釈すべきである。本明細書中の値の範囲の列挙は、本明細書で別段の指示がない限り、その範囲内にある各個々の値を個別に参照する簡単な方法として機能することを単に目的としており、各個々の値は、本明細書中で個別に列挙されているかのように、本明細書に組み込まれる。本明細書に記載のすべての方法は、本明細書で別段の指示がない限り、或いは明らかに文脈に矛盾しない限り、任意の適切な順序で実行されうる。本明細書で提供される任意の及びすべての例、又は例示的な文言(例えば、「など(such as)」)の使用は、単に材料及び方法をより良く説明することを意図したものであり、特に主張しない限り、範囲を限定するものではない。本明細書中のいかなる文言も、開示された材料及び方法の実施に不可欠なものとして特許請求されていない任意の要素を示すものと解釈すべきではない。
[0081]本明細書全体を通して、「1つの実施形態」、「特定の実施形態」、「1つ又は複数の実施形態」又は「実施形態」への言及は、実施形態に関連して説明された特定の特徴、構造、材料、又は特性が、本開示の少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な場所において「1つ又は複数の実施形態において」、「特定の実施形態において」、「1つの実施形態において」、又は「実施形態において」などの語句が現れても、必ずしも本開示の同一の実施形態を指すとは限らない。更に、特定の特徴、構造、材料、又は特性は、1つ又は複数の実施形態において任意の適切な方法で組み合わせることができる。
[0082]本明細書の開示は、特定の実施形態を参照して説明されてきたが、これらの実施形態は、本開示の原理及び用途の単なる例示であることを理解されたい。本開示の主旨及び範囲から逸脱することなく、本開示の方法及び装置に様々な修正及び変形を行うことができることが、当業者に明らかであろう。したがって、本開示は、添付の特許請求の範囲及びその均等物の範囲内にある修正及び変形を含むことが意図される。

Claims (15)

  1. 基板を処理する方法であって、
    前駆体含有混合ガスを、静電チャック上に配置された基板を有する処理チャンバの処理空間に流入させることと、
    前記基板を約0.1mTorrから約10Torrの範囲の圧力、及び約−50℃から約150℃の範囲の温度に維持することと、
    第1のRFバイアスを前記静電チャックに印加して、約1.5から約3の範囲の屈折率を有する誘電体膜を前記基板上に堆積させることにより、基板レベルでプラズマを発生させることと
    を含む、方法。
  2. 第2のRFバイアスを前記静電チャックに印加して前記基板レベルで前記プラズマを発生させることを更に含み、前記第2のRFバイアスが、約10ワットから約3000ワットの範囲の電力で、かつ約350KHzから約100MHzの範囲の周波数で提供されるか、又は前記第2のRFバイアスが、約2MHzの周波数で約800ワットから約1200ワットの範囲の電力で提供される、請求項1に記載の方法。
  3. 前記第1のRFバイアスが、約10ワットから約3000ワットの範囲の電力で、かつ約350KHzから約100MHzの範囲の周波数で提供されるか、又は前記第1のRFバイアスが、約13.56MHzの周波数で約2500ワットから約3000ワットの範囲の電力で提供される、請求項1に記載の方法。
  4. チャック電圧を前記静電チャック上に配置された前記基板に印加することを更に含む、請求項1に記載の方法。
  5. 前記前駆体含有混合ガスが、シラン(SiH)、トリエトキシシラン(SiH(OEt))、テトラエトキシシラン(テトラエチルオルトシリケート;Si(OEt)若しくはTEOS)、ジシラン(Si)、SiH(CH、ジメチルシラン(SiH(CH)、メチルシラン(SiHCH)、ジクロロシラン(SiHCl)、四塩化ケイ素(SiCl)、四フッ化ケイ素(SiF)、トリクロロシラン(HSiCl)、メチルシラン(CHSiH)、トリメチルシラン(C10Si)、1,1,3,3−テトラメチルジシロキサン(TMDZ)、1,3,5−トリシラペンタン(TSP)、(ビス(ターシャルブチルアミノ)シラン(BTBAS)、(ビス(ジエチルアミノ)シラン(BDEAS)、トリス(ジメチルアミノ)シラン(TDMAS)、(Si[N(tBu)CH=CHN(tBu)](OEt)(Si−TBES)、Si[N(tBu)CH=CHN(tBu)](H)NH(Si−TBAS)、ゲルマン(GeH)、四塩化ゲルマニウム(GeCl)、四フッ化ゲルマニウム(GeF)、t−ブチルゲルマン(GeH(CH)、NO、O、NH、N、H、C、又はCから選択される1つ又は複数の前駆体を含む、請求項1に記載の方法。
  6. 前記前駆体含有混合ガスが、ヘリウム(He)、アルゴン(Ar)、キセノン(Xe)、クリプトン(Kr)、窒素(N)、又は水素(H)から選択される1つ又は複数の希釈ガスを含む、請求項1に記載の方法。
  7. 前記誘電体膜が、ケイ素、窒化ケイ素、炭化ケイ素、酸化ケイ素、酸炭化ケイ素、酸炭窒化ケイ素、酸窒化ケイ素、窒化チタン、又は酸化物と窒化物との複合物のうちの1つ又は複数を含む、請求項1に記載の方法。
  8. 基板を処理する方法であって、
    前駆体含有混合ガスを、静電チャック上に配置された基板を有する処理チャンバの処理空間に流入させることであって、前記前駆体含有混合ガスが、シラン(SiH)、トリエトキシシラン(SiH(OEt))、テトラエトキシシラン(テトラエチルオルトシリケート;Si(OEt)若しくはTEOS)、ジシラン(Si)、SiH(CH、ジメチルシラン(SiH(CH)、メチルシラン(SiHCH)、ジクロロシラン(SiHCl)、四塩化ケイ素(SiCl)、四フッ化ケイ素(SiF)、トリクロロシラン(HSiCl)、メチルシラン(CHSiH)、トリメチルシラン(C10Si)、1,1,3,3−テトラメチルジシロキサン(TMDZ)、1,3,5−トリシラペンタン(TSP)、(ビス(ターシャルブチルアミノ)シラン(BTBAS)、(ビス(ジエチルアミノ)シラン(BDEAS)、トリス(ジメチルアミノ)シラン(TDMAS)、(Si[N(tBu)CH=CHN(tBu)](OEt)(Si−TBES)、Si[N(tBu)CH=CHN(tBu)](H)NH(Si−TBAS)、ゲルマン(GeH)、四塩化ゲルマニウム(GeCl)、四フッ化ゲルマニウム(GeF)、t−ブチルゲルマン(GeH(CH)、NO、O、NH、N、H、C、又はCから選択される1つ又は複数の前駆体を含む、前駆体含有混合ガスを、静電チャック上に配置された基板を有する処理チャンバの処理空間に流入させることと、
    前記基板を約0.1mTorrから約10Torrの範囲の圧力に維持することと、
    第1のRFバイアス及び第2のRFバイアスを前記静電チャックに印加して、約1.5から約3の範囲の屈折率を有する誘電体膜を前記基板上に堆積させることにより、基板レベルでプラズマを発生させることと
    を含む、方法。
  9. 前記第1のRFバイアスが、約13.56MHzの周波数で、約2500ワットから約3000ワットの範囲の電力で提供される、請求項8に記載の方法。
  10. 前記第2のRFバイアスが、約2MHzの周波数において約800ワットから約1200ワットの範囲の電力で提供される、請求項8に記載の方法。
  11. 基板を処理する方法であって、
    前駆体含有混合ガスを、静電チャック上に配置された基板を有する処理チャンバの処理空間に流入させることと、
    前記処理空間を約0.1mTorrから約10Torrの範囲の圧力に維持することと、
    第1のRFバイアス及び第2のRFバイアスを前記静電チャックに印加して、約1.5から約3の範囲の屈折率を有する誘電体膜を前記基板上に堆積させることにより、基板レベルでプラズマを発生させることと、
    パターニングされたフォトレジスト層を前記誘電体膜上に形成することと、
    前記パターニングされたフォトレジスト層に対応するパターンで前記誘電体膜をエッチングして、前記誘電体膜のエッチングされた部分を提供することと、
    前記パターンを前記基板内にエッチングすることと、
    前記誘電体膜の前記エッチングされた部分に材料を堆積させることと
    を含む、方法。
  12. 前記第1のRFバイアスが、約350KHzから約100MHzの周波数において、約10ワットから約3000ワットの範囲の電力で提供される、請求項11に記載の方法。
  13. 前記第2のRFバイアスが、約350KHzから約100MHzの範囲の周波数において、約10ワットから約3000ワットの範囲の電力で提供される、請求項11に記載の方法。
  14. 前記前駆体含有混合ガスが、シラン(SiH)、トリエトキシシラン(SiH(OEt))、テトラエトキシシラン(テトラエチルオルトシリケート;Si(OEt)若しくはTEOS)、ジシラン(Si)、SiH(CH、ジメチルシラン(SiH(CH)、メチルシラン(SiHCH)、ジクロロシラン(SiHCl)、四塩化ケイ素(SiCl)、四フッ化ケイ素(SiF)、トリクロロシラン(HSiCl)、メチルシラン(CHSiH)、トリメチルシラン(C10Si)、1,1,3,3−テトラメチルジシロキサン(TMDZ)、1,3,5−トリシラペンタン(TSP)、(ビス(ターシャルブチルアミノ)シラン(BTBAS)、(ビス(ジエチルアミノ)シラン(BDEAS)、トリス(ジメチルアミノ)シラン(TDMAS)、(Si[N(tBu)CH=CHN(tBu)](OEt)(Si−TBES)、Si[N(tBu)CH=CHN(tBu)](H)NH(Si−TBAS)、ゲルマン(GeH)、四塩化ゲルマニウム(GeCl)、四フッ化ゲルマニウム(GeF)、t−ブチルゲルマン(GeH(CH)、NO、O、NH、N、H、C、又はCから選択される1つ又は複数の前駆体を含む、請求項11に記載の方法。
  15. 前記前駆体含有混合ガスが、ヘリウム(He)、アルゴン(Ar)、キセノン(Xe)、クリプトン(Kr)、窒素(N)、又は水素(H)から選択される1つ又は複数の希釈ガスを含む、請求項11に記載の方法。
JP2021500899A 2018-07-19 2019-07-15 低温熱高品質の誘電体膜 Pending JP2021531648A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862700482P 2018-07-19 2018-07-19
US62/700,482 2018-07-19
PCT/US2019/041781 WO2020018411A1 (en) 2018-07-19 2019-07-15 Low temperature high-quality dielectric films

Publications (1)

Publication Number Publication Date
JP2021531648A true JP2021531648A (ja) 2021-11-18

Family

ID=69163080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021500899A Pending JP2021531648A (ja) 2018-07-19 2019-07-15 低温熱高品質の誘電体膜

Country Status (7)

Country Link
US (2) US10840088B2 (ja)
JP (1) JP2021531648A (ja)
KR (1) KR102510966B1 (ja)
CN (1) CN112437971A (ja)
SG (1) SG11202012854SA (ja)
TW (1) TWI830751B (ja)
WO (1) WO2020018411A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665493B1 (en) * 2018-11-06 2020-05-26 Mikro Mesa Technology Co., Ltd. Micro device electrostatic chuck
US11538677B2 (en) 2020-09-01 2022-12-27 Applied Materials, Inc. Systems and methods for depositing high density and high tensile stress films
US20220115227A1 (en) * 2020-10-14 2022-04-14 Changxin Memory Technologies, Inc. Semiconductor structure preparation process and semiconductor structure
TWI742902B (zh) * 2020-10-30 2021-10-11 台灣奈米碳素股份有限公司 利用電漿輔助原子層沉積技術製造半導體裝置的方法
CN116497340B (zh) * 2023-06-21 2023-09-12 上海陛通半导体能源科技股份有限公司 一种形成低温碳氧化硅薄膜的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222555A (ja) * 1994-12-13 1996-08-30 Fuji Electric Co Ltd 絶縁膜製造装置および製造方法
JPH11162958A (ja) * 1997-09-16 1999-06-18 Tokyo Electron Ltd プラズマ処理装置及びその方法
JP2002198317A (ja) * 2000-09-12 2002-07-12 Applied Materials Inc 炭化ケイ素層のデュアル周波数プラズマ励起化学気相成長
US20040009676A1 (en) * 2002-07-11 2004-01-15 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454675B2 (ja) 1996-07-09 2010-04-21 アプライド マテリアルズ インコーポレイテッド ウェハ上に窒化メタル膜を構築する方法
US5661093A (en) * 1996-09-12 1997-08-26 Applied Materials, Inc. Method for the stabilization of halogen-doped films through the use of multiple sealing layers
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6521546B1 (en) * 2000-06-14 2003-02-18 Applied Materials, Inc. Method of making a fluoro-organosilicate layer
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
CN1258617C (zh) * 2001-03-20 2006-06-07 马特森技术公司 用于在衬底上沉积具有较高介电常数的涂层的方法
US6709714B2 (en) * 2001-10-23 2004-03-23 Tien Tsai Lin Method and apparatus of producing high-density polyidimide (HPI) film
KR101159070B1 (ko) * 2003-03-11 2012-06-25 삼성전자주식회사 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법
US7611758B2 (en) * 2003-11-06 2009-11-03 Tokyo Electron Limited Method of improving post-develop photoresist profile on a deposited dielectric film
US20080087890A1 (en) 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
JP5960384B2 (ja) 2009-10-26 2016-08-02 新光電気工業株式会社 静電チャック用基板及び静電チャック
US8361906B2 (en) * 2010-05-20 2013-01-29 Applied Materials, Inc. Ultra high selectivity ashable hard mask film
JP5896595B2 (ja) * 2010-10-20 2016-03-30 ラム リサーチ コーポレーションLam Research Corporation 2層rf構造のウエハ保持体
US9018108B2 (en) * 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US10246772B2 (en) * 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
DE102015106368B4 (de) * 2015-04-24 2017-03-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Beschichteter Gegenstand und Verfahren zur Herstellung eines beschichteten Gegenstands
KR102604084B1 (ko) * 2017-06-08 2023-11-17 어플라이드 머티어리얼스, 인코포레이티드 하드마스크 및 다른 패터닝 응용들을 위한 고밀도 저온 탄소 막들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222555A (ja) * 1994-12-13 1996-08-30 Fuji Electric Co Ltd 絶縁膜製造装置および製造方法
JPH11162958A (ja) * 1997-09-16 1999-06-18 Tokyo Electron Ltd プラズマ処理装置及びその方法
JP2002198317A (ja) * 2000-09-12 2002-07-12 Applied Materials Inc 炭化ケイ素層のデュアル周波数プラズマ励起化学気相成長
US20040009676A1 (en) * 2002-07-11 2004-01-15 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置

Also Published As

Publication number Publication date
US11430655B2 (en) 2022-08-30
US10840088B2 (en) 2020-11-17
TW202025212A (zh) 2020-07-01
US20200027726A1 (en) 2020-01-23
TWI830751B (zh) 2024-02-01
WO2020018411A1 (en) 2020-01-23
SG11202012854SA (en) 2021-01-28
KR20210021115A (ko) 2021-02-24
KR102510966B1 (ko) 2023-03-15
CN112437971A (zh) 2021-03-02
US20210043450A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
US11728168B2 (en) Ultra-high modulus and etch selectivity boron-carbon hardmask films
JP2021531648A (ja) 低温熱高品質の誘電体膜
JP6218836B2 (ja) ラジカル構成要素の酸化物エッチング
JP2022023933A (ja) ハードマスク及びその他のパターニング応用のための高密度低温炭素膜
US9911620B2 (en) Method for achieving ultra-high selectivity while etching silicon nitride
US20150371851A1 (en) Amorphous carbon deposition process using dual rf bias frequency applications
JP5492557B2 (ja) 半導体基板を均一にエッチングするためのガス噴射
KR20170098189A (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
KR20160118961A (ko) 3d nand 메모리 디바이스들에서의 개선된 수직 에칭 성능을 위한 막들의 플라즈마 강화 화학 기상 증착
US20150228463A1 (en) Cleaning process for cleaning amorphous carbon deposition residuals using low rf bias frequency applications
US20060021704A1 (en) Method and apparatus for etching Si
US20240087894A1 (en) High density carbon films for patterning applications
US11393678B2 (en) Low-k dielectric films
JP2023553273A (ja) 半導体デバイス形成のための下部層膜
US20230066543A1 (en) Fully self aligned via integration processes
JP2024096717A (ja) パターニング応用のための高密度炭素膜
KR20180120579A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240528

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240605