JPH08222555A - 絶縁膜製造装置および製造方法 - Google Patents
絶縁膜製造装置および製造方法Info
- Publication number
- JPH08222555A JPH08222555A JP20000195A JP20000195A JPH08222555A JP H08222555 A JPH08222555 A JP H08222555A JP 20000195 A JP20000195 A JP 20000195A JP 20000195 A JP20000195 A JP 20000195A JP H08222555 A JPH08222555 A JP H08222555A
- Authority
- JP
- Japan
- Prior art keywords
- vacuum container
- insulating film
- substrate
- magnetic field
- microwave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Jigs For Machine Tools (AREA)
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 ＥＣＲ型プラズマ処理装置の構成による絶縁
膜製造装置を、静電チャックに保持された基板上のＭＯ
ＳＦＥＴゲート酸化膜をＳｉＯ2 絶縁膜で覆う際に、基
板温度が上昇してもゲート酸化膜の絶縁破壊が起こらな
い装置とする。 【解決手段】 静電チャック１９の金属台座２０への固
定を絶縁物２１，２２を介し行うことにより処理中の基
板１２，台座２０間の絶縁抵抗が１００ＭΩ以上を保有
するようにするとともに、処理中は基板表面での径方向
磁界成分を３０ガウス以下に保ち、プラズマ電位によっ
て生じるゲート酸化膜両面間電位差の上昇速度を小さく
して、成膜時間中に電位差がゲート酸化膜の耐電圧を超
えないようにする。
膜製造装置を、静電チャックに保持された基板上のＭＯ
ＳＦＥＴゲート酸化膜をＳｉＯ2 絶縁膜で覆う際に、基
板温度が上昇してもゲート酸化膜の絶縁破壊が起こらな
い装置とする。 【解決手段】 静電チャック１９の金属台座２０への固
定を絶縁物２１，２２を介し行うことにより処理中の基
板１２，台座２０間の絶縁抵抗が１００ＭΩ以上を保有
するようにするとともに、処理中は基板表面での径方向
磁界成分を３０ガウス以下に保ち、プラズマ電位によっ
て生じるゲート酸化膜両面間電位差の上昇速度を小さく
して、成膜時間中に電位差がゲート酸化膜の耐電圧を超
えないようにする。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回
路、特にＩＣ等、微細加工によるＬＳＩ製造時に絶縁膜
製造工程で使用する絶縁膜製造装置および製造方法に関
し、より詳しくは、マイクロ波と原料ガスとが導入され
る真空容器内にあって被処理半導体基板を該真空容器内
に保持するウエハホールダが、絶縁体（誘電体）中に吸
着用電極を埋め込んでなる静電チャックと、静電チャッ
クを固定する金属台座とを用いて構成され、被処理半導
体基板表面への絶縁膜形成のための原料ガスのプラズマ
化に前記マイクロ波と真空容器内に形成させた磁界とに
よる電子サイクロトロン共鳴効果が利用されるととも
に、処理中被処理半導体基板にＲＦバイアスが印加され
るＳｉＯ2 絶縁膜製造装置および製造方法に関する。
路、特にＩＣ等、微細加工によるＬＳＩ製造時に絶縁膜
製造工程で使用する絶縁膜製造装置および製造方法に関
し、より詳しくは、マイクロ波と原料ガスとが導入され
る真空容器内にあって被処理半導体基板を該真空容器内
に保持するウエハホールダが、絶縁体（誘電体）中に吸
着用電極を埋め込んでなる静電チャックと、静電チャッ
クを固定する金属台座とを用いて構成され、被処理半導
体基板表面への絶縁膜形成のための原料ガスのプラズマ
化に前記マイクロ波と真空容器内に形成させた磁界とに
よる電子サイクロトロン共鳴効果が利用されるととも
に、処理中被処理半導体基板にＲＦバイアスが印加され
るＳｉＯ2 絶縁膜製造装置および製造方法に関する。
【０００２】
【従来の技術】この種絶縁膜製造装置の構成例を図７に
示す。装置本体は、真空容器１と、この真空容器１の一
部を囲む主ソレノイド２とからなり、この真空容器１を
構成する第１の真空容器１Ａにマイクロ波導波管３がマ
イクロ波透過窓４を介して取り付けられ、また、第１の
原料ガスを導入するための第１ガス導入路５が接続され
ている。また、真空容器１を構成する第２の真空容器１
Ｂには、第２の原料ガスを導入するための第２ガス導入
路６が接続されている。第２の真空容器１Ｂ内には被処
理半導体基板（以下基板という）１２を保持するウエハ
ホールダ１１が収容され、このウエハホールダ１１を構
成する一方の部材である静電チャック９の吸着用電極に
はＲＦ電源１５がコンデンサ１４を介して接続され、ま
たウエハホールダ１１を構成するもう一方の部材である
金属台座（以下台座という）１０はアルミニウム等の金
属で作られ、ここには図示していないが、媒熱流体の通
流可能に構成されている。台座は真空容器と同電位であ
る。静電チャック９は、前記吸着用電極９Ｂを絶縁体９
Ａ中に埋め込んでなるもので、絶縁体９Ａは上面，下面
ともに平坦な平面に仕上げられ、台座１０の平坦な上面
に固定され、台座１０を通流する媒熱流体により所望の
温度に保持される。
示す。装置本体は、真空容器１と、この真空容器１の一
部を囲む主ソレノイド２とからなり、この真空容器１を
構成する第１の真空容器１Ａにマイクロ波導波管３がマ
イクロ波透過窓４を介して取り付けられ、また、第１の
原料ガスを導入するための第１ガス導入路５が接続され
ている。また、真空容器１を構成する第２の真空容器１
Ｂには、第２の原料ガスを導入するための第２ガス導入
路６が接続されている。第２の真空容器１Ｂ内には被処
理半導体基板（以下基板という）１２を保持するウエハ
ホールダ１１が収容され、このウエハホールダ１１を構
成する一方の部材である静電チャック９の吸着用電極に
はＲＦ電源１５がコンデンサ１４を介して接続され、ま
たウエハホールダ１１を構成するもう一方の部材である
金属台座（以下台座という）１０はアルミニウム等の金
属で作られ、ここには図示していないが、媒熱流体の通
流可能に構成されている。台座は真空容器と同電位であ
る。静電チャック９は、前記吸着用電極９Ｂを絶縁体９
Ａ中に埋め込んでなるもので、絶縁体９Ａは上面，下面
ともに平坦な平面に仕上げられ、台座１０の平坦な上面
に固定され、台座１０を通流する媒熱流体により所望の
温度に保持される。
【０００３】この装置により、基板１２の表面に作り込
まれているＭＯＳＦＥＴのゲート酸化膜を覆う層間絶縁
膜としてＳｉＯ2 膜を形成する場合には、第１の真空容
器１Ａに接続された第１ガス導入路５から第１原料ガス
としてＯ2 またはＮ2 Ｏを導入し、これを、マイクロ波
導波管３とマイクロ波透過窓４とを通して真空容器１Ａ
内に導入したマイクロ波と、主ソレノイドコイル２が形
成する磁界とによりマイクロ波透過窓４近傍に形成され
た電子サイクロトロン共鳴（以下ＥＣＲと記す）領域を
通過させてＯ2 またはＮ2 Ｏを効率よくプラズマ化して
高密度のプラズマを生成する。このプラズマを主ソレノ
イド２が作った軸対称の発散磁界に沿って基板１２方向
へ移動させ、移動の途中で第２ガス導入路６から第２の
真空容器１Ｂ内へ導入された第２の原料ガスであるＳｉ
Ｈ4 またはＳｉ2 Ｈ6 を活性化し、活性化されたＳｉＨ
4 またはＳｉ2 Ｈ6 とともに基板１２の表面に到達させ
てＳｉＯ2 膜を形成する。第１の真空容器１Ａから第２
の真空容器１Ｂへのプラズマ移動は、前述のように、主
ソレノイド２により形成された発散磁界に沿って生じる
ので、基板１２前面でのプラズマ密度は、基板中央部で
大きく、周縁側で小さくなる。一方、基板１２にはＲＦ
電源１５からコンデンサ１４を介してＲＦバイアスが印
加されており、これにより基板１２の表面に生じた対真
空容器負極性の電位による電界の強度は、基板１２が真
空容器１により囲まれていることから、基板周縁部で強
く、中央部で弱くなるため、基板前面のプラズマ密度分
布が均一化され、膜厚が面内均一なＳｉＯ2 膜が形成さ
れる。なお、装置下方のサブソレノイド１６は、処理時
の目的により、これに通電して基板１２の前面側にカプ
ス磁界あるいはミラー磁界を形成するために配設されて
いるものである。
まれているＭＯＳＦＥＴのゲート酸化膜を覆う層間絶縁
膜としてＳｉＯ2 膜を形成する場合には、第１の真空容
器１Ａに接続された第１ガス導入路５から第１原料ガス
としてＯ2 またはＮ2 Ｏを導入し、これを、マイクロ波
導波管３とマイクロ波透過窓４とを通して真空容器１Ａ
内に導入したマイクロ波と、主ソレノイドコイル２が形
成する磁界とによりマイクロ波透過窓４近傍に形成され
た電子サイクロトロン共鳴（以下ＥＣＲと記す）領域を
通過させてＯ2 またはＮ2 Ｏを効率よくプラズマ化して
高密度のプラズマを生成する。このプラズマを主ソレノ
イド２が作った軸対称の発散磁界に沿って基板１２方向
へ移動させ、移動の途中で第２ガス導入路６から第２の
真空容器１Ｂ内へ導入された第２の原料ガスであるＳｉ
Ｈ4 またはＳｉ2 Ｈ6 を活性化し、活性化されたＳｉＨ
4 またはＳｉ2 Ｈ6 とともに基板１２の表面に到達させ
てＳｉＯ2 膜を形成する。第１の真空容器１Ａから第２
の真空容器１Ｂへのプラズマ移動は、前述のように、主
ソレノイド２により形成された発散磁界に沿って生じる
ので、基板１２前面でのプラズマ密度は、基板中央部で
大きく、周縁側で小さくなる。一方、基板１２にはＲＦ
電源１５からコンデンサ１４を介してＲＦバイアスが印
加されており、これにより基板１２の表面に生じた対真
空容器負極性の電位による電界の強度は、基板１２が真
空容器１により囲まれていることから、基板周縁部で強
く、中央部で弱くなるため、基板前面のプラズマ密度分
布が均一化され、膜厚が面内均一なＳｉＯ2 膜が形成さ
れる。なお、装置下方のサブソレノイド１６は、処理時
の目的により、これに通電して基板１２の前面側にカプ
ス磁界あるいはミラー磁界を形成するために配設されて
いるものである。
【０００４】
【発明が解決しようとする課題】近年、基板表面につく
り込まれ半導体デバイスのより高集積化のため、例え
ば、ＭＯＳＦＥＴにおけるゲート酸化膜の厚さが１１０
Å以下と薄膜化されてきている。しかし、酸化膜の厚さ
がこのように薄い場合、ゲートを覆う絶縁膜をプラズマ
ＣＶＤ法で形成するとゲートに絶縁不良が発生すること
がある。このため、例えばゲート酸化膜の厚さが１１０
Å程度ではゲート間に発生する電圧が１０〜１５Ｖ程度
で容易に破壊する。
り込まれ半導体デバイスのより高集積化のため、例え
ば、ＭＯＳＦＥＴにおけるゲート酸化膜の厚さが１１０
Å以下と薄膜化されてきている。しかし、酸化膜の厚さ
がこのように薄い場合、ゲートを覆う絶縁膜をプラズマ
ＣＶＤ法で形成するとゲートに絶縁不良が発生すること
がある。このため、例えばゲート酸化膜の厚さが１１０
Å程度ではゲート間に発生する電圧が１０〜１５Ｖ程度
で容易に破壊する。
【０００５】ゲート酸化膜は模式的に図２（ａ）のよう
に示すことができる。図において、ゲート電極とＳｉ基
板との間の薄いＳｉＯ2 膜が絶縁破壊が問題となるゲー
ト酸化膜であり、このゲート酸化膜に、Ｓｉ基板へのＲ
Ｆバイアス印加の下でプラズマ中に生じた対真空容器プ
ラズマ電位が印加される。このプラズマ電位の大きさ
は、Ｓｉ基板に供給するＲＦ電力の大きさおよび通常円
筒状に形成される真空容器の内径とＳｉ基板径との比等
によって異なるが、特に高速成膜を行うときに大きくな
り、ゲート酸化膜の破壊が高頻度で起こるようになるた
め、高速成膜時のプラズマ電位の面内分布を小さくする
装置構成が本発明者から提案されている（特願平６−１
３０５１号，特願平６−１３０５８号）。この装置構成
は、高速成膜時にプラズマ電位分布が大きくなる理由と
して、 高速成膜のために、Ｓｉ基板をよりプラズマ密度の高
いＥＣＲ領域に近接して置くと、磁界の強度が強くな
り、ウエハ面内の磁界成分（Ｂｒ）の分布が大きくな
る。
に示すことができる。図において、ゲート電極とＳｉ基
板との間の薄いＳｉＯ2 膜が絶縁破壊が問題となるゲー
ト酸化膜であり、このゲート酸化膜に、Ｓｉ基板へのＲ
Ｆバイアス印加の下でプラズマ中に生じた対真空容器プ
ラズマ電位が印加される。このプラズマ電位の大きさ
は、Ｓｉ基板に供給するＲＦ電力の大きさおよび通常円
筒状に形成される真空容器の内径とＳｉ基板径との比等
によって異なるが、特に高速成膜を行うときに大きくな
り、ゲート酸化膜の破壊が高頻度で起こるようになるた
め、高速成膜時のプラズマ電位の面内分布を小さくする
装置構成が本発明者から提案されている（特願平６−１
３０５１号，特願平６−１３０５８号）。この装置構成
は、高速成膜時にプラズマ電位分布が大きくなる理由と
して、 高速成膜のために、Ｓｉ基板をよりプラズマ密度の高
いＥＣＲ領域に近接して置くと、磁界の強度が強くな
り、ウエハ面内の磁界成分（Ｂｒ）の分布が大きくな
る。
【０００６】高速成膜でも、成膜された時のカバレッ
ジ形状を維持するために、成膜速度にほぼ比例するＲＦ
バイアス電力を供給する必要があること。
ジ形状を維持するために、成膜速度にほぼ比例するＲＦ
バイアス電力を供給する必要があること。
【０００７】の高速成膜を磁界強度を変えることな
く、成膜原料のＳｉＨ4 の流量を増やして、実施して
も、の効果とＳｉＨ4 流量の増大効果を併用しても、
基板表面上の交流のバイアス電界と、Ｂｒ成分のベクト
ル積の面内分布が大きくなる。この作用に起因するプラ
ズマ電位分布によるゲートの絶縁破壊が有ることに着眼
した装置構成として、補助コイル等を用いて、Ｂｒの絶
対値を小さくすることで、前述のベクトル積の絶対値を
小さくし、これによる、プラズマ電位分布の絶対値を小
さくすることで、ゲートの絶縁破壊を皆無にすることを
実現した装置構成としている。しかし、本発明者らは、
その後研究をつづけて行く中で、テストパターンによっ
ては径方向磁界成分を３０ガウス以下としてもなお、ゲ
ート酸化膜の絶縁破壊が生じること、そして、この破壊
は、高密度プラズマが基板表面のバイアス電位により加
速されて基板に入射することによる基板の温度上昇抑制
が十分に行われていない状態で成膜をつづけているとき
に生じることを発見した。このことは、径方向磁界成分
を３０ガウス以下としても、高温下では、ゲート酸化膜
にかかる電圧が１０〜１５Ｖを超えるようになりうるこ
とを示している。
く、成膜原料のＳｉＨ4 の流量を増やして、実施して
も、の効果とＳｉＨ4 流量の増大効果を併用しても、
基板表面上の交流のバイアス電界と、Ｂｒ成分のベクト
ル積の面内分布が大きくなる。この作用に起因するプラ
ズマ電位分布によるゲートの絶縁破壊が有ることに着眼
した装置構成として、補助コイル等を用いて、Ｂｒの絶
対値を小さくすることで、前述のベクトル積の絶対値を
小さくし、これによる、プラズマ電位分布の絶対値を小
さくすることで、ゲートの絶縁破壊を皆無にすることを
実現した装置構成としている。しかし、本発明者らは、
その後研究をつづけて行く中で、テストパターンによっ
ては径方向磁界成分を３０ガウス以下としてもなお、ゲ
ート酸化膜の絶縁破壊が生じること、そして、この破壊
は、高密度プラズマが基板表面のバイアス電位により加
速されて基板に入射することによる基板の温度上昇抑制
が十分に行われていない状態で成膜をつづけているとき
に生じることを発見した。このことは、径方向磁界成分
を３０ガウス以下としても、高温下では、ゲート酸化膜
にかかる電圧が１０〜１５Ｖを超えるようになりうるこ
とを示している。
【０００８】本発明の目的は、ゲート酸化膜の耐電圧を
超える電圧が、基板表面での径方向磁界成分を３０ガウ
ス以下に保持しているかぎり、高温下でもゲート酸化膜
に印加されることのない絶縁膜製造装置および製造方法
を提供することである。
超える電圧が、基板表面での径方向磁界成分を３０ガウ
ス以下に保持しているかぎり、高温下でもゲート酸化膜
に印加されることのない絶縁膜製造装置および製造方法
を提供することである。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明による絶縁膜製造装置は、マイクロ波と原料
ガスとが導入される真空容器と、該真空容器を包囲し、
真空容器内にマイクロ波と電子サイクロトロン共鳴磁界
領域を形成して該真空容器内へ導入されたガスのマイク
ロ波によるプラズマ化作用を助けるソレノイドコイル
と、前記真空容器内に設置され、絶縁体中に吸着用電極
を埋め込んでなる静電チャックおよび該静電チャックを
固定する金属台座とからなり被処理半導体基板を該真空
容器内に保持するウエハホールダとを具え、処理中の被
処理半導体基板にＲＦバイアスが印加されるＳｉＯ2 絶
縁膜製造装置において、処理中、静電チャックに吸着，
保持された被処理半導体基板と真空容器との間の絶縁抵
抗が１００ＭΩ以上を保有するとともに、処理中、被処
理半導体基板表面での径方向磁界成分が３０ガウス以下
に保たれることを特徴とする。
に、本発明による絶縁膜製造装置は、マイクロ波と原料
ガスとが導入される真空容器と、該真空容器を包囲し、
真空容器内にマイクロ波と電子サイクロトロン共鳴磁界
領域を形成して該真空容器内へ導入されたガスのマイク
ロ波によるプラズマ化作用を助けるソレノイドコイル
と、前記真空容器内に設置され、絶縁体中に吸着用電極
を埋め込んでなる静電チャックおよび該静電チャックを
固定する金属台座とからなり被処理半導体基板を該真空
容器内に保持するウエハホールダとを具え、処理中の被
処理半導体基板にＲＦバイアスが印加されるＳｉＯ2 絶
縁膜製造装置において、処理中、静電チャックに吸着，
保持された被処理半導体基板と真空容器との間の絶縁抵
抗が１００ＭΩ以上を保有するとともに、処理中、被処
理半導体基板表面での径方向磁界成分が３０ガウス以下
に保たれることを特徴とする。
【００１０】ここで、前記静電チャックと前記金属台座
が絶縁物を介して固定されているとよく、前記絶縁物が
ふっ素ゴムシートであると好適である。
が絶縁物を介して固定されているとよく、前記絶縁物が
ふっ素ゴムシートであると好適である。
【００１１】さらに、前記ソレノイドコイルと協働して
前記基板表面近傍にミラー磁界を形成するための第２の
ソレノイドコイルが前記ウエハホールダを基準にして前
記ソレノイドコイルの反対側の位置に設けられていると
よく、または前記ソレノイドコイルと前記ウエハホール
ダとの中間の位置に減磁コイルが設置されているとよ
い。
前記基板表面近傍にミラー磁界を形成するための第２の
ソレノイドコイルが前記ウエハホールダを基準にして前
記ソレノイドコイルの反対側の位置に設けられていると
よく、または前記ソレノイドコイルと前記ウエハホール
ダとの中間の位置に減磁コイルが設置されているとよ
い。
【００１２】前記基板表面での径方向磁界成分が１０ガ
ウス以下であると最も好適である。
ウス以下であると最も好適である。
【００１３】本発明による絶縁膜製造方法は、マイクロ
波発生用電源からマイクロ波伝達手段を介して真空容器
にマイクロ波を導入し、該真空容器を包囲するソレノイ
ドコイルによって真空容器内にマイクロ波との電子サイ
クロトロン共鳴磁界領域を形成して該真空容器内へ導入
されたガスのマイクロ波によるプラズマ化作用を助長
し、真空容器内にＮ2 ＯまたはＯ2 、およびＳｉＨ4 ま
たはＳｉ2 Ｈ6 を導入して、前記半導体基板にＲＦバイ
アスを印加しながら基板台上の半導体基板表面にＳｉＯ
2 膜を成長させる絶縁膜製造方法において、前記半導体
基板と前記真空容器との間の絶縁抵抗を１００ＭΩ以上
に保ち、かつ前記半導体基板上での磁界の径方向成分を
３０ガウス以下に維持しながら成膜を行うことを特徴と
する。
波発生用電源からマイクロ波伝達手段を介して真空容器
にマイクロ波を導入し、該真空容器を包囲するソレノイ
ドコイルによって真空容器内にマイクロ波との電子サイ
クロトロン共鳴磁界領域を形成して該真空容器内へ導入
されたガスのマイクロ波によるプラズマ化作用を助長
し、真空容器内にＮ2 ＯまたはＯ2 、およびＳｉＨ4 ま
たはＳｉ2 Ｈ6 を導入して、前記半導体基板にＲＦバイ
アスを印加しながら基板台上の半導体基板表面にＳｉＯ
2 膜を成長させる絶縁膜製造方法において、前記半導体
基板と前記真空容器との間の絶縁抵抗を１００ＭΩ以上
に保ち、かつ前記半導体基板上での磁界の径方向成分を
３０ガウス以下に維持しながら成膜を行うことを特徴と
する。
【００１４】ここで、前記Ｎ2 ＯまたはＯ2 およびＳｉ
Ｈ4 またはＳｉ2 Ｈ6 と共にＡｒを導入してもよい。
Ｈ4 またはＳｉ2 Ｈ6 と共にＡｒを導入してもよい。
【００１５】さらに、半導体基板に印加するＲＦ電力密
度を０または、５Ｗ／ｃｍ2 以上としてもよい。
度を０または、５Ｗ／ｃｍ2 以上としてもよい。
【００１６】
【発明の実施の形態】本発明においては、半導体基板に
ＲＦバイアス電力を印加しながらＥＣＲプラズマＣＶＤ
法によって基板上に絶縁膜を形成する装置において、処
理中の半導体基板と真空容器との間の絶縁抵抗が１００
ＭΩ以上に保たれ、かつ半導体基板表面の径方向磁界成
分が３０ガウス以下となるように装置を構成し、そのよ
うな条件下で成膜を行う。
ＲＦバイアス電力を印加しながらＥＣＲプラズマＣＶＤ
法によって基板上に絶縁膜を形成する装置において、処
理中の半導体基板と真空容器との間の絶縁抵抗が１００
ＭΩ以上に保たれ、かつ半導体基板表面の径方向磁界成
分が３０ガウス以下となるように装置を構成し、そのよ
うな条件下で成膜を行う。
【００１７】図２（ａ）は、ＭＯＳＦＥＴにおけるゲー
ト酸化膜まわりの構造を示す模式図であり、図２（ｂ）
は、被処理半導体基板であるＳｉ基板へのＲＦバイアス
印加の下でプラズマ中に生じた対真空容器プラズマ電位
の下でゲート酸化膜を通過する電流路の構成を示す回路
図である。この回路図において、ＶP はプラズマ中に生
じた対真空容器プラズマ電位、ＣP はＭＯＳＦＥＴにお
けるゲート電極の、プラズマを誘電体とした対真空容器
静電容量、ＲP はゲート電極と真空容器との間のプラズ
マの抵抗、Ｖg はゲート電極の対真空容器電位、Ｃg は
ゲート電極とＳｉ基板とを対向電極としゲート酸化膜を
誘電体とするコンデンサの静電容量、Ｑ1 はゲート酸化
膜両面の各電荷量、ｑ1 は静電チャック絶縁体両面の各
電荷量、Ｒw は静電チャック絶縁体の絶縁抵抗、Ｖw は
静電チャック絶縁体両面間の電位差である。
ト酸化膜まわりの構造を示す模式図であり、図２（ｂ）
は、被処理半導体基板であるＳｉ基板へのＲＦバイアス
印加の下でプラズマ中に生じた対真空容器プラズマ電位
の下でゲート酸化膜を通過する電流路の構成を示す回路
図である。この回路図において、ＶP はプラズマ中に生
じた対真空容器プラズマ電位、ＣP はＭＯＳＦＥＴにお
けるゲート電極の、プラズマを誘電体とした対真空容器
静電容量、ＲP はゲート電極と真空容器との間のプラズ
マの抵抗、Ｖg はゲート電極の対真空容器電位、Ｃg は
ゲート電極とＳｉ基板とを対向電極としゲート酸化膜を
誘電体とするコンデンサの静電容量、Ｑ1 はゲート酸化
膜両面の各電荷量、ｑ1 は静電チャック絶縁体両面の各
電荷量、Ｒw は静電チャック絶縁体の絶縁抵抗、Ｖw は
静電チャック絶縁体両面間の電位差である。
【００１８】この回路構成により、成膜初期のゲート酸
化膜両面間の電位差と、成膜開始後ある時間を経過した
時点でのゲート酸化膜両面間の電位差とを求めてみる。
なお、この計算では、プラズマ電位ＶP を端子電圧とす
る直流電源の内部抵抗すなわちプラズマの抵抗を無視
し、ＶP ＝Ｖg とする。なお、
化膜両面間の電位差と、成膜開始後ある時間を経過した
時点でのゲート酸化膜両面間の電位差とを求めてみる。
なお、この計算では、プラズマ電位ＶP を端子電圧とす
る直流電源の内部抵抗すなわちプラズマの抵抗を無視
し、ＶP ＝Ｖg とする。なお、
【００１９】
【外１】
【００２０】与えられる。
【００２１】１．成膜初期時点のゲート酸化膜両面間電
位差：初期ではｔ＝＋０としてＱ1 ＝ｑ1 となるので、
位差：初期ではｔ＝＋０としてＱ1 ＝ｑ1 となるので、
【００２２】
【数１】 ＶP ＝Ｑ1 ／Ｃg ＋ｑ1 ／Ｃw ＝Ｑ1 （１／Ｃg ＋１／Ｃw ） （１） ここで代表的な値を、 Ｃg ＝０．３μＦ，Ｃw ＝１０００ｐＦ とすると、静電チャック誘電体の両面間電位差Ｖw およ
びゲート酸化膜両面間電位差ＵG はそれぞれ以下のよう
になる。
びゲート酸化膜両面間電位差ＵG はそれぞれ以下のよう
になる。
【００２３】 Ｖw ＝０．９９６７ＶP ，ＵG ＝０．００３３ＶP このように、成膜初期では、ゲート酸化膜には、プラズ
マ電位中の極くわずかの部分しかかからないことがわか
る。
マ電位中の極くわずかの部分しかかからないことがわか
る。
【００２４】２．成膜開始後ある時間を経過した時点で
のゲート酸化膜両面間電位差：図２（ｂ）の回路では次
式が成立する。
のゲート酸化膜両面間電位差：図２（ｂ）の回路では次
式が成立する。
【００２５】
【数２】Ｑ1 ／Ｃg ＋ｑ1 ／Ｃw ＝ＶP より、 （１／Ｃg ）dQ1 ／dt＋（１／Ｃw ）dq1 ／dt＝Ｏ （２） Ｒw ｉ＝Ｖw ＝ｑ1 ／Ｃw より、 ｉ＝ｑ1 ／Ｒw Ｃw （３） dQ1 ／dt＝dq1 ／dt＋ｉ＝dq1 ／dt＋ｑ1 ／Ｒw Ｃw （４） （２），（４）式より、
【００２６】
【数３】 −（Ｃg ／Ｃw ）dq1 ／dt＝dq1 ／dt＋ｑ1 ／Ｒw Ｃw （５） （５）式より、
【００２７】
【数４】 ｑ1 ＝ｑ1 （Ｏ）・exp （−ｔ／Ｒw （Ｃw ＋Ｃg ）） （６） ここで、静電チャック絶縁体両面間の絶縁抵抗が、Ｒw
＝１００ＭΩ程度までに小さくなると、Ｃg ＝０．３μ
Ｆであるから、（６）式中の時定数Ｒw （Ｃw ＋Ｃg ）
は３０秒となり、成膜開始３０秒の時点では、ｅｘｐ
（−１）＝０．３７であるから、ゲート酸化膜両面間電
位差は０．６３ＶP となる。ゲート酸化膜の耐電圧は、
膜厚が１００Åで１０Ｖ程度であるから、 ＶP ＞１５．９Ｖ で絶縁破壊することになる。
＝１００ＭΩ程度までに小さくなると、Ｃg ＝０．３μ
Ｆであるから、（６）式中の時定数Ｒw （Ｃw ＋Ｃg ）
は３０秒となり、成膜開始３０秒の時点では、ｅｘｐ
（−１）＝０．３７であるから、ゲート酸化膜両面間電
位差は０．６３ＶP となる。ゲート酸化膜の耐電圧は、
膜厚が１００Åで１０Ｖ程度であるから、 ＶP ＞１５．９Ｖ で絶縁破壊することになる。
【００２８】そこで、実際の製品に上記計算法を適用し
て、実際の成膜条件下でゲート酸化膜の両面間に生じる
電位差を求めてみる。
て、実際の成膜条件下でゲート酸化膜の両面間に生じる
電位差を求めてみる。
【００２９】４メガビットのＤＲＡＭでゲート酸化膜１
個の面積を１μｍ角とし、直径６インチのＳｉ基板に１
００個のチップがあったとすると、ゲート酸化膜の全面
積は８ｃｍ2 になる。また、Ｒw ＝１００ＭΩと仮定す
ると、ゲート酸化膜両面間の静電容量は１ｃｍ2 当り
０．３μＦ程度であるから、（６）式における時定数
は、Ｒw （Ｃw ＋Ｃg ）＝２４０秒となり、成膜時間を
２分とすると、ゲート酸化膜両面間電位差は、ＵG ＝
０．３９ＶP となり、ゲート酸化膜の絶縁破壊には、 ＶP ＞２５．４Ｖ を必要とすることになる。また、Ｒw ＝１０００ＭΩと
仮定すると（６）式における時定数は２４００秒とな
り、成膜時間２分でＵG ＝０．０５ＶP となり、ゲート
酸化膜の絶縁破壊には、 ＶP ＞２００Ｖ を必要とすることになり、絶縁抵抗Ｒw の大きさより、
破壊の難易が大幅に変化することが分かる。また、
（６）式から、Ｒw が小さいと、時定数Ｒw （Ｃw ＋Ｃ
g ）が小さくなり、ゲート酸化膜両面間電位差の上昇速
度が速くなり、成膜時間中にこの電位差がゲート酸化膜
の耐電圧を超えることがわかる。本発明者らの実験によ
れば、基板表面の径方向磁界成分を３０ガウス以下に保
持した状態では、Ｒw ＞１００ＭΩが維持されるかぎ
り、ゲート酸化膜の破壊は成膜時間中は生じないことが
確認された。
個の面積を１μｍ角とし、直径６インチのＳｉ基板に１
００個のチップがあったとすると、ゲート酸化膜の全面
積は８ｃｍ2 になる。また、Ｒw ＝１００ＭΩと仮定す
ると、ゲート酸化膜両面間の静電容量は１ｃｍ2 当り
０．３μＦ程度であるから、（６）式における時定数
は、Ｒw （Ｃw ＋Ｃg ）＝２４０秒となり、成膜時間を
２分とすると、ゲート酸化膜両面間電位差は、ＵG ＝
０．３９ＶP となり、ゲート酸化膜の絶縁破壊には、 ＶP ＞２５．４Ｖ を必要とすることになる。また、Ｒw ＝１０００ＭΩと
仮定すると（６）式における時定数は２４００秒とな
り、成膜時間２分でＵG ＝０．０５ＶP となり、ゲート
酸化膜の絶縁破壊には、 ＶP ＞２００Ｖ を必要とすることになり、絶縁抵抗Ｒw の大きさより、
破壊の難易が大幅に変化することが分かる。また、
（６）式から、Ｒw が小さいと、時定数Ｒw （Ｃw ＋Ｃ
g ）が小さくなり、ゲート酸化膜両面間電位差の上昇速
度が速くなり、成膜時間中にこの電位差がゲート酸化膜
の耐電圧を超えることがわかる。本発明者らの実験によ
れば、基板表面の径方向磁界成分を３０ガウス以下に保
持した状態では、Ｒw ＞１００ＭΩが維持されるかぎ
り、ゲート酸化膜の破壊は成膜時間中は生じないことが
確認された。
【００３０】ところで、絶縁膜の膜質を向上させるため
に、半導体基板の温度を上昇させて成膜することが一般
に行われている。通常は成膜の初期には台座側から基板
を加熱し、成膜の進行につれて基板がプラズマによって
加熱されるので、台座側からの加熱を停止する。静電チ
ャックの絶縁体には、台座から伝達された熱による温度
上昇を速くするため（または台座からの熱吸収を早める
ため）に、通常Ａｌ2Ｏ3 等の高熱伝導率セラミックス
材が用いられる。Ａｌ2 Ｏ3 の例では、熱伝導率の温度
による変化の割合が極めて小さく、室温から１０００℃
程度までの温度変化があっても熱伝導率の変化率は約１
０％に過ぎない。このことが、絶縁抵抗もまた同様の傾
向にあると推測させる原因をなしていた。しかし、実器
の静電チャックについて測定したところ、室温において
１０００ＭΩをはるかに超えていた絶縁抵抗が１９０℃
において、１ＭΩにまで低下した。しかし、高温下で絶
縁抵抗の低下が少ない材質への変更は、室温でも吸着力
のレスポンスが良くてかつ材質として高熱導率を有する
絶縁材であること、高温において材質の劣化が少ないこ
と、箔状の吸着用電極を、所定の吸着力を保持するため
に、平坦度を保って埋め込む必要があること、等から困
難である。そこで、静電チャック自体には材質面，構造
面の変更を加えることなく、静電チャックを台座に固定
する際に、静電チャックと台座との間に、温度による絶
縁抵抗の変化の少ない絶縁物を介装して、プラズマ入射
による温度上昇時にも絶縁抵抗が１００ＭΩ以上となる
ようにすれば、従来の装置に大きな変更を加えることな
くゲート酸化膜の破壊を防止することができる。
に、半導体基板の温度を上昇させて成膜することが一般
に行われている。通常は成膜の初期には台座側から基板
を加熱し、成膜の進行につれて基板がプラズマによって
加熱されるので、台座側からの加熱を停止する。静電チ
ャックの絶縁体には、台座から伝達された熱による温度
上昇を速くするため（または台座からの熱吸収を早める
ため）に、通常Ａｌ2Ｏ3 等の高熱伝導率セラミックス
材が用いられる。Ａｌ2 Ｏ3 の例では、熱伝導率の温度
による変化の割合が極めて小さく、室温から１０００℃
程度までの温度変化があっても熱伝導率の変化率は約１
０％に過ぎない。このことが、絶縁抵抗もまた同様の傾
向にあると推測させる原因をなしていた。しかし、実器
の静電チャックについて測定したところ、室温において
１０００ＭΩをはるかに超えていた絶縁抵抗が１９０℃
において、１ＭΩにまで低下した。しかし、高温下で絶
縁抵抗の低下が少ない材質への変更は、室温でも吸着力
のレスポンスが良くてかつ材質として高熱導率を有する
絶縁材であること、高温において材質の劣化が少ないこ
と、箔状の吸着用電極を、所定の吸着力を保持するため
に、平坦度を保って埋め込む必要があること、等から困
難である。そこで、静電チャック自体には材質面，構造
面の変更を加えることなく、静電チャックを台座に固定
する際に、静電チャックと台座との間に、温度による絶
縁抵抗の変化の少ない絶縁物を介装して、プラズマ入射
による温度上昇時にも絶縁抵抗が１００ＭΩ以上となる
ようにすれば、従来の装置に大きな変更を加えることな
くゲート酸化膜の破壊を防止することができる。
【００３１】そして、静電チャックの台座への固定を、
金具を用いて行う構造のものでは、この絶縁物を、静電
チャックと金属台座との互いの当接面相互の間では絶縁
シートとし、金具と金属台座もしくは静電チャックとの
間では高温下で絶縁抵抗の低下度の少ない、高純度セラ
ミックスとすることにより、金属台座から静電チャック
への熱伝導を大きく阻害することなく絶縁抵抗１００Ｍ
Ω以上を確保することができる。
金具を用いて行う構造のものでは、この絶縁物を、静電
チャックと金属台座との互いの当接面相互の間では絶縁
シートとし、金具と金属台座もしくは静電チャックとの
間では高温下で絶縁抵抗の低下度の少ない、高純度セラ
ミックスとすることにより、金属台座から静電チャック
への熱伝導を大きく阻害することなく絶縁抵抗１００Ｍ
Ω以上を確保することができる。
【００３２】ここで、上記絶縁シートを、ふっ素ゴムと
すれば、ふっ素ゴムはふっ素化有機化合物に共通の熱的
に安定で耐熱性がよく、また耐候性，耐ふっ素プラズマ
エッチング性が抜群であるので、プラズマ雰囲気中で長
期にわたり変質なく使用することができる。常用温度が
−１０℃〜＋２７０℃であることから、成膜時の温度１
００〜２００℃では絶縁抵抗の低下はなく、１００ＭΩ
以上を容易に保持する。また、材質として柔軟性を有す
るため、静電チャックを台座に固定する際に静電チャッ
クの絶縁体を破損するおそれがない。
すれば、ふっ素ゴムはふっ素化有機化合物に共通の熱的
に安定で耐熱性がよく、また耐候性，耐ふっ素プラズマ
エッチング性が抜群であるので、プラズマ雰囲気中で長
期にわたり変質なく使用することができる。常用温度が
−１０℃〜＋２７０℃であることから、成膜時の温度１
００〜２００℃では絶縁抵抗の低下はなく、１００ＭΩ
以上を容易に保持する。また、材質として柔軟性を有す
るため、静電チャックを台座に固定する際に静電チャッ
クの絶縁体を破損するおそれがない。
【００３３】
【実施例】本発明によるウエハホールダ構造の一実施例
を図１に示す。ウエハホールダは、静電チャック１９
と、台座２０と、この両者の間に介装された絶縁シート
２１とを高純度セラミックス座台２２とともにねじ２３
で一体に締めあげて構成される。静電チャック１９は円
板状の絶縁体１９Ａと、絶縁体１９Ａ内に埋め込まれた
一対の吸着用電極１９Ｂ，１９Ｂと、同じく絶縁体１９
Ａに埋め込まれたインサート１９Ｃとからなる。円板状
絶縁体１９ＡはＡｌ2 Ｏ3 からなる約０．５ｍｍ厚の円
板を複数枚積み重ね、これを焼成して得られるもので、
積み重ねる前に１枚の円板上にＷを含むペーストにより
吸着用電極１９Ｂ，１９Ｂが印刷により形成される。イ
ンサート１９ＣはＡｌ2 Ｏ3 とほぼ等しい熱膨張係数を
もつ合金からなり、絶縁体１９Ａの焼成により絶縁体１
９Ａと一体化される。また、台座２０はアルミニウム材
からなる、厚みのある円板状のもので、ここには図示し
ていないが、内部に媒熱流体の流路が形成されている。
ねじ２３の座台２２は、高純度セラミック耐熱磁器から
なる絶縁物であり、ねじ２３により遊びなく挿通され、
ねじ２３と台座２０との間を絶縁状態を保つ。絶縁シー
ト２１は材料にふっ素ゴムを用いたもので、静電チャッ
ク１９を台座２０に固定する際にクッションの役割を果
たすとともに、その高耐熱性，高耐ふっ素プラズマエッ
チング性により、長期にわたり、基板１２の処理中，非
処理中を通じ、初期の絶縁抵抗を保持する。この絶縁シ
ート２１は、図２（ｂ）におけるＲw を基板処理中も１
００ＭΩ以上に保つためのものであるが、シート状に形
成されているため、台座２０から静電チャック１０への
熱伝達を阻害することが少なく、また熱伝達阻害により
静電チャック１９の熱応答にわずかのおくれが生じても
絶縁抵抗が変化しないので、成膜処理面で支障を生じる
ことはない。また、ねじ２３の座台２２は、高純度セラ
ミックを用いるので、成膜温度程度の温度では絶縁抵抗
の低下は無視することができる。
を図１に示す。ウエハホールダは、静電チャック１９
と、台座２０と、この両者の間に介装された絶縁シート
２１とを高純度セラミックス座台２２とともにねじ２３
で一体に締めあげて構成される。静電チャック１９は円
板状の絶縁体１９Ａと、絶縁体１９Ａ内に埋め込まれた
一対の吸着用電極１９Ｂ，１９Ｂと、同じく絶縁体１９
Ａに埋め込まれたインサート１９Ｃとからなる。円板状
絶縁体１９ＡはＡｌ2 Ｏ3 からなる約０．５ｍｍ厚の円
板を複数枚積み重ね、これを焼成して得られるもので、
積み重ねる前に１枚の円板上にＷを含むペーストにより
吸着用電極１９Ｂ，１９Ｂが印刷により形成される。イ
ンサート１９ＣはＡｌ2 Ｏ3 とほぼ等しい熱膨張係数を
もつ合金からなり、絶縁体１９Ａの焼成により絶縁体１
９Ａと一体化される。また、台座２０はアルミニウム材
からなる、厚みのある円板状のもので、ここには図示し
ていないが、内部に媒熱流体の流路が形成されている。
ねじ２３の座台２２は、高純度セラミック耐熱磁器から
なる絶縁物であり、ねじ２３により遊びなく挿通され、
ねじ２３と台座２０との間を絶縁状態を保つ。絶縁シー
ト２１は材料にふっ素ゴムを用いたもので、静電チャッ
ク１９を台座２０に固定する際にクッションの役割を果
たすとともに、その高耐熱性，高耐ふっ素プラズマエッ
チング性により、長期にわたり、基板１２の処理中，非
処理中を通じ、初期の絶縁抵抗を保持する。この絶縁シ
ート２１は、図２（ｂ）におけるＲw を基板処理中も１
００ＭΩ以上に保つためのものであるが、シート状に形
成されているため、台座２０から静電チャック１０への
熱伝達を阻害することが少なく、また熱伝達阻害により
静電チャック１９の熱応答にわずかのおくれが生じても
絶縁抵抗が変化しないので、成膜処理面で支障を生じる
ことはない。また、ねじ２３の座台２２は、高純度セラ
ミックを用いるので、成膜温度程度の温度では絶縁抵抗
の低下は無視することができる。
【００３４】実施例１ 以下、本実施例によるウエハホールダを、図７に示した
従来のウエハホールダ１１と入れ替えてＳｉＯ2 絶縁膜
を形成したときのＭＯＳＦＥＴゲート酸化膜の絶縁破壊
防止効果につき説明する。
従来のウエハホールダ１１と入れ替えてＳｉＯ2 絶縁膜
を形成したときのＭＯＳＦＥＴゲート酸化膜の絶縁破壊
防止効果につき説明する。
【００３５】ＳｉＯ2 膜形成時の装置運転は以下のよう
に行った。
に行った。
【００３６】図示されないマイクロ波発生用電源で発生
するマイクロ波は周波数２．４５ＧＨｚとし、このマイ
クロ波をマイクロ波発生用電源に付属のマッチング機構
を介して導波管３内を伝播させ、ＡｌＮ製のマイクロ波
透過窓４を透過させて第１の真空容器１Ａ内へ送り込ん
だ。第１の真空容器１Ａ内へは第１ガス導入路５からＯ
2 を導入し、また第２の真空容器１Ｂ内へは第２ガス導
入路６からＳｉＨ4 を導入した。Ｏ2 ，ＳｉＨ4 両ガス
導入後、第１，第２の真空容器内圧力が安定したところ
で主ソレノイド２に通電し、第１の真空容器１Ａ内でマ
イクロ波透過窓４の近傍に磁束密度８７５ガウスの磁場
領域を形成した。なお、装置には、第１，第２の真空容
器内圧力を２ｍＴｏｒｒ〜３．５Ｔｏｒｒの範囲内で制
御可能な圧力制御手段が付加されている。また、高速成
膜を行うため、基板位置を主ソレノイド２に近接させた
ままとし、サブソレノイドコイル１６に通電して基板前
面側にミラー磁界を形成し、これにより、基板表面での
径方向磁界成分を３０ガウス以下とした。
するマイクロ波は周波数２．４５ＧＨｚとし、このマイ
クロ波をマイクロ波発生用電源に付属のマッチング機構
を介して導波管３内を伝播させ、ＡｌＮ製のマイクロ波
透過窓４を透過させて第１の真空容器１Ａ内へ送り込ん
だ。第１の真空容器１Ａ内へは第１ガス導入路５からＯ
2 を導入し、また第２の真空容器１Ｂ内へは第２ガス導
入路６からＳｉＨ4 を導入した。Ｏ2 ，ＳｉＨ4 両ガス
導入後、第１，第２の真空容器内圧力が安定したところ
で主ソレノイド２に通電し、第１の真空容器１Ａ内でマ
イクロ波透過窓４の近傍に磁束密度８７５ガウスの磁場
領域を形成した。なお、装置には、第１，第２の真空容
器内圧力を２ｍＴｏｒｒ〜３．５Ｔｏｒｒの範囲内で制
御可能な圧力制御手段が付加されている。また、高速成
膜を行うため、基板位置を主ソレノイド２に近接させた
ままとし、サブソレノイドコイル１６に通電して基板前
面側にミラー磁界を形成し、これにより、基板表面での
径方向磁界成分を３０ガウス以下とした。
【００３７】まず、ゲート酸化膜の絶縁破壊防止に対す
る絶縁抵抗（（６）式のＲw ）の効果をみるため、図１
において座台２２を金属として、静電チャック１９，絶
縁シート２１，台座２０を金属のネジ２３で固定した。
基板と台座間に１２０℃のとき２０００ＭΩ以上の絶縁
抵抗を得、成膜中の基板の温度上昇を、台座に通流させ
る媒熱流体の温度を低く抑えることにより抑えながら成
膜を行った。なお、成膜に使用した６インチ径の基板の
周縁と第２の真空容器１Ｂの内壁面との間には最小１０
０ｍｍの空隙が存在する。このときの成膜パラメータは
以下の通りである。
る絶縁抵抗（（６）式のＲw ）の効果をみるため、図１
において座台２２を金属として、静電チャック１９，絶
縁シート２１，台座２０を金属のネジ２３で固定した。
基板と台座間に１２０℃のとき２０００ＭΩ以上の絶縁
抵抗を得、成膜中の基板の温度上昇を、台座に通流させ
る媒熱流体の温度を低く抑えることにより抑えながら成
膜を行った。なお、成膜に使用した６インチ径の基板の
周縁と第２の真空容器１Ｂの内壁面との間には最小１０
０ｍｍの空隙が存在する。このときの成膜パラメータは
以下の通りである。
【００３８】ＳｉＨ4 ９５ＳＣＣＭ Ｏ2 １２３ＳＣＣＭ マイクロ波パワー ３００Ｗ 基板温度 １２０℃以下 この成膜条件で得られた代表的な膜質は以下の通りであ
った。
った。
【００３９】成膜速度 ２６００Å／ｍｉｎ 膜厚分布 ±３．８％（但しＲＦパワー＞１２００Ｗ
のとき） 屈折率 １．４８５ 応力 −１．４×１０9 ｄｙｎ／ｃｍ2 上記成膜パラメータの下でＲＦパワーのみを変えてＬＳ
Ｉの歩留りを求めた結果を図３に示す。ゲート酸化膜は
ＲＦ０Ｗと１２００Ｗ以上（＝５Ｗ／ｃｍ2 以上）で絶
縁破壊していないことがわかる。この場合、ＲＦ１２０
０Ｗ以上では膜厚分布も良好となり、プロセスに実用可
能であった。
のとき） 屈折率 １．４８５ 応力 −１．４×１０9 ｄｙｎ／ｃｍ2 上記成膜パラメータの下でＲＦパワーのみを変えてＬＳ
Ｉの歩留りを求めた結果を図３に示す。ゲート酸化膜は
ＲＦ０Ｗと１２００Ｗ以上（＝５Ｗ／ｃｍ2 以上）で絶
縁破壊していないことがわかる。この場合、ＲＦ１２０
０Ｗ以上では膜厚分布も良好となり、プロセスに実用可
能であった。
【００４０】ＲＦ電力が０Ｗより大きく、１２００Ｗよ
り小さい範囲でダメージがあるのは、基板面内のプラズ
マ密度がＥＣＲプラズマ密度分布の影響を強く受けてＲ
Ｆ電力注入分布が増大するためである。ＲＦパワーの増
大で基板面内のプラズマ密度が均一になるために、ダメ
ージが低減する。ＲＦパワー０Ｗでダメージがないの
は、プラズマ密度分布があっても、
り小さい範囲でダメージがあるのは、基板面内のプラズ
マ密度がＥＣＲプラズマ密度分布の影響を強く受けてＲ
Ｆ電力注入分布が増大するためである。ＲＦパワーの増
大で基板面内のプラズマ密度が均一になるために、ダメ
ージが低減する。ＲＦパワー０Ｗでダメージがないの
は、プラズマ密度分布があっても、
【００４１】
【外２】
【００４２】小さくなるためである。
【００４３】ついで、媒熱体温度を上げて成膜中基板の
温度を上昇させて、基板温度１９０℃（基板−台座間１
ＭΩ）にて成膜を行った。このときの良品率はＲＦパワ
ー１７００Ｗのとき８％となった。
温度を上昇させて、基板温度１９０℃（基板−台座間１
ＭΩ）にて成膜を行った。このときの良品率はＲＦパワ
ー１７００Ｗのとき８％となった。
【００４４】そこで、座台２２の材質を耐熱セラミック
スに変えて基板，台座間の絶縁抵抗が１００ＭΩとなる
ことが確認されたので、これを装置に組み込み、基板温
度１９０℃にて試験を行い、ＲＦパワー１７００Ｗで良
品率１００％を得た。
スに変えて基板，台座間の絶縁抵抗が１００ＭΩとなる
ことが確認されたので、これを装置に組み込み、基板温
度１９０℃にて試験を行い、ＲＦパワー１７００Ｗで良
品率１００％を得た。
【００４５】実施例２ 図７に示した装置において、図１に示したウエハホール
ダを従来のウエハホールダ１１に置き替え絶縁性を確保
した。サブソレノイド１６に流す電流を変化して、半導
体基板表面上の磁界の径方向分布を変化させて絶縁膜を
形成し、径方向磁界のプラズマダメージ特性への影響を
調べた。
ダを従来のウエハホールダ１１に置き替え絶縁性を確保
した。サブソレノイド１６に流す電流を変化して、半導
体基板表面上の磁界の径方向分布を変化させて絶縁膜を
形成し、径方向磁界のプラズマダメージ特性への影響を
調べた。
【００４６】ただし、本実施例では０．３５μｍルール
の４層配線の層間絶縁膜の６インチ、８インチ兼用の成
長装置で、配線段差の埋め込み用として、作られた装置
を使用した。
の４層配線の層間絶縁膜の６インチ、８インチ兼用の成
長装置で、配線段差の埋め込み用として、作られた装置
を使用した。
【００４７】図示されていないマイクロ波電源より、マ
ッチング機構を介して２．４５ＧＨｚのマイクロ波を導
波管１とＡｌＮ製のマイクロ波透過窓４を伝達し、第１
の真空容器（マイクロ波プラズマ生成室）１Ａに導入し
た。また、マイクロ波プラズマ生成室には、マイクロ波
窓近傍に８７５Ｇａｕｓｓ以上の磁界を印加可能な主ソ
レノイド２により、磁界を加え、マイクロ波プラズマの
発生を補助した。プラズマ生成室には第１のガス導入路
５より、Ｏ2 および膜平坦化用のＡｒガスを導入した。
第２の真空容器（反応室）１Ｂを図示されていない排気
手段、３台並列に配置された１８００ｌ／ｓｅｃのター
ボ分子ポンプ、によって排気した。最大有効排気速度
は、半導体基板近傍で２５００ｌ／ｓｅｃである。ま
た、プラズマ生成室内の圧力は、圧力制御機構により
０．５ｍＴｏｒｒ〜３．５Ｔｏｒｒまで制御可能であ
る。
ッチング機構を介して２．４５ＧＨｚのマイクロ波を導
波管１とＡｌＮ製のマイクロ波透過窓４を伝達し、第１
の真空容器（マイクロ波プラズマ生成室）１Ａに導入し
た。また、マイクロ波プラズマ生成室には、マイクロ波
窓近傍に８７５Ｇａｕｓｓ以上の磁界を印加可能な主ソ
レノイド２により、磁界を加え、マイクロ波プラズマの
発生を補助した。プラズマ生成室には第１のガス導入路
５より、Ｏ2 および膜平坦化用のＡｒガスを導入した。
第２の真空容器（反応室）１Ｂを図示されていない排気
手段、３台並列に配置された１８００ｌ／ｓｅｃのター
ボ分子ポンプ、によって排気した。最大有効排気速度
は、半導体基板近傍で２５００ｌ／ｓｅｃである。ま
た、プラズマ生成室内の圧力は、圧力制御機構により
０．５ｍＴｏｒｒ〜３．５Ｔｏｒｒまで制御可能であ
る。
【００４８】生成されたマイクロ波プラズマを、ＲＦ・
マイクロ波プラズマ反応室１Ｂ（反応室内径４４０ｍ
ｍ）に導入し、第２のガス導入路６及び図示されていな
いガス均一吹き出しシャワーより放出されたＳｉＨ4 ガ
スを活性化した。活性化されたＳｉＨ4 ガスは、半導体
基板１２にその他のガスと反応しながら吸着され、絶縁
膜を形成した。
マイクロ波プラズマ反応室１Ｂ（反応室内径４４０ｍ
ｍ）に導入し、第２のガス導入路６及び図示されていな
いガス均一吹き出しシャワーより放出されたＳｉＨ4 ガ
スを活性化した。活性化されたＳｉＨ4 ガスは、半導体
基板１２にその他のガスと反応しながら吸着され、絶縁
膜を形成した。
【００４９】サブソレノイド１６に主ソレノイド２と同
じ軸方向磁界を形成するように通電して基板表面近傍に
ミラー磁界を形成した。サブソレノイド１６に流す電流
を変えて径方向の磁界成分（Ｂｒ）を変化させ、各径方
向磁界成分（Ｂｒ）条件下で絶縁膜を形成した。
じ軸方向磁界を形成するように通電して基板表面近傍に
ミラー磁界を形成した。サブソレノイド１６に流す電流
を変えて径方向の磁界成分（Ｂｒ）を変化させ、各径方
向磁界成分（Ｂｒ）条件下で絶縁膜を形成した。
【００５０】成膜パラメーターは以下の通りである。
【００５１】ＳｉＨ4 ８０ＳＣＣＭ Ｏ2 ９６ＳＣＣＭ Ａｒ ２００ＳＣＣＭ 反応時の圧力 １．５ｍＴｏｒｒ マイクロ波パワー ２３００Ｗ ＲＦパワー ２３００Ｗ 成膜温度 １１０℃〜１８０℃（成長と共に上昇） この時の代表的な膜質は以下の通りであった。
【００５２】成長速度 ４０００Å／ｍｉｎ 成長時間 ４分 膜厚分布 ±４．８％ 屈折率 １．５０ 応力 −１．２×１０9 ｄｙｎ／ｃｍ2 ダメージ評価用の試料は図４（ａ）に平面図を、図４
（ｂ）に断面図を示すような電極構造のものである。よ
り詳しくはダメージ評価用のサンプルは、容量構造で絶
縁膜厚さが８０Åであり、アンテナは、櫛歯構造をした
アンテナ比１００万倍のポリシリコン電極の構造をも
ち、６インチウェハ当たり約１００個程測定部位を持つ
ものである。
（ｂ）に断面図を示すような電極構造のものである。よ
り詳しくはダメージ評価用のサンプルは、容量構造で絶
縁膜厚さが８０Åであり、アンテナは、櫛歯構造をした
アンテナ比１００万倍のポリシリコン電極の構造をも
ち、６インチウェハ当たり約１００個程測定部位を持つ
ものである。
【００５３】ウェハ面内の最大径方向磁界Ｂｒとプラズ
マダメージの関係は、以下の表１に示すとおりであっ
た。
マダメージの関係は、以下の表１に示すとおりであっ
た。
【００５４】
【表１】
【００５５】但し、Ｂｒの符号が正は、磁界方向が外向
き、負符号は、内向きをしめす。
き、負符号は、内向きをしめす。
【００５６】以上説明したように、サブコイルの電流を
制御することで、ダメージの無い磁界条件を見つけるこ
とができた。
制御することで、ダメージの無い磁界条件を見つけるこ
とができた。
【００５７】この様に、ＲＦ電力が２０００Ｗとより大
きく、櫛歯型アンテナ部の電極高さが１μｍと高い部位
の平坦化埋め込み成膜でも、Ｂｒを３０ガウス以下、特
に１０ガウス程度とすることで歩留りを落とすことな
く、処理することができた。
きく、櫛歯型アンテナ部の電極高さが１μｍと高い部位
の平坦化埋め込み成膜でも、Ｂｒを３０ガウス以下、特
に１０ガウス程度とすることで歩留りを落とすことな
く、処理することができた。
【００５８】実施例３ 実施例２と同様の装置を用い、磁界の径方向成分のプラ
ズマダメージに与える影響を調べた。ただし、本実施例
では、０．５μｍルールの４層配線の層間絶縁膜の成長
装置で、配線段差に０．１〜０．４μｍ程度のカバー膜
を成長し、この膜の上につける膜からの水分をブロック
し、下地デバイスの性能低下を防止する為に用いる装置
を使用した。実施例２で使用した装置との主要な差は、
排気手段が、５００ｌ／ｓｅｃのターボ分子ポンプを２
台並列に構成し、最大有効排気速度は、５００ｌ／ｓｅ
ｃ（半導体基板近傍）であること、プラズマ生成室内の
圧力が２．０ｍＴｏｒｒ〜３．５Ｔｏｒｒまで制御可能
なこと、第２の真空容器（反応室）１Ｂの内径が３５０
ｍｍであること、である。
ズマダメージに与える影響を調べた。ただし、本実施例
では、０．５μｍルールの４層配線の層間絶縁膜の成長
装置で、配線段差に０．１〜０．４μｍ程度のカバー膜
を成長し、この膜の上につける膜からの水分をブロック
し、下地デバイスの性能低下を防止する為に用いる装置
を使用した。実施例２で使用した装置との主要な差は、
排気手段が、５００ｌ／ｓｅｃのターボ分子ポンプを２
台並列に構成し、最大有効排気速度は、５００ｌ／ｓｅ
ｃ（半導体基板近傍）であること、プラズマ生成室内の
圧力が２．０ｍＴｏｒｒ〜３．５Ｔｏｒｒまで制御可能
なこと、第２の真空容器（反応室）１Ｂの内径が３５０
ｍｍであること、である。
【００５９】また、本実施例ではカバー膜プロセスのた
めのＡｒガスは使用しなかった。
めのＡｒガスは使用しなかった。
【００６０】成膜パラメーターは以下の通りである。
【００６１】ＳｉＨ4 ７０ＳＣＣＭ Ｏ2 ９８ＳＣＣＭ 反応時の圧力 ７ｍＴｏｒｒ マイクロ波パワー ３００Ｗ ＲＦパワー １２００Ｗ 成膜温度 １８０℃〜２４０℃（成長と共に上昇） 代表的な膜質は以下の通りであった。
【００６２】成長速度 ２０００Å／ｍｉｎ 成長時間 ２分、３０秒 膜厚分布 ±４．０％ 屈折率 １．５０ 応力 −１．３×１０8 ｄｙｎ／ｃｍ2 図５（ａ）に測定用試料の電極構造の平面図を、図５
（ｂ）に断面図を示す。測定に用いた、ダメージ評価用
の試料は、容量構造で絶縁膜厚さが９０Åであり、アン
テナは、方形構造をしたアンテナ比１００万倍のポリシ
リコン電極の構造をもち、６インチウェハ当たり約１０
０個程測定部位を持つものである。
（ｂ）に断面図を示す。測定に用いた、ダメージ評価用
の試料は、容量構造で絶縁膜厚さが９０Åであり、アン
テナは、方形構造をしたアンテナ比１００万倍のポリシ
リコン電極の構造をもち、６インチウェハ当たり約１０
０個程測定部位を持つものである。
【００６３】ウェハ面内の最大Ｂｒとプラズマダメージ
の関係は表２に示すとおりであった。
の関係は表２に示すとおりであった。
【００６４】
【表２】
【００６５】但し、Ｂｒの符号が正は、磁界方向が外向
き、負符号は、内向きをしめす。
き、負符号は、内向きをしめす。
【００６６】このように、サブコイルの電流を制御する
ことで径方向磁界成分を制御し、膜厚が０．５μｍ程度
で、方形型アンテナ部の電極高さが０．５μｍと低い場
合のカバー膜の成膜では、Ｂｒを３０ガウス程度とする
ことで歩留りを落とすことなく、処理することができ
た。
ことで径方向磁界成分を制御し、膜厚が０．５μｍ程度
で、方形型アンテナ部の電極高さが０．５μｍと低い場
合のカバー膜の成膜では、Ｂｒを３０ガウス程度とする
ことで歩留りを落とすことなく、処理することができ
た。
【００６７】基板の表面における径方向磁界を３０ガウ
ス以下とするために、図６に示す様に、主ソレノイドが
形成する磁界と逆方向の磁界を形成する減磁コイル２４
をウエハホールダと主ソレノイドの間に設け、減磁コイ
ルの電流を調整してもよい。
ス以下とするために、図６に示す様に、主ソレノイドが
形成する磁界と逆方向の磁界を形成する減磁コイル２４
をウエハホールダと主ソレノイドの間に設け、減磁コイ
ルの電流を調整してもよい。
【００６８】
【発明の効果】本発明では、絶縁膜製造装置を、静電チ
ャックの金属台座への固定が絶縁物を介して行われ、処
理中、静電チャックに吸着、保持された被処理半導体基
板と真空容器との間の絶縁抵抗が１００ＭΩ以上を保有
するとともに、処理中、被処理半導体基板表面での径方
向磁界成分が３０ガウス以下に保たれるように構成し、
かつそのような条件で成膜を行うので、基板表面につく
り込まれたＭＯＳＦＥＴのゲート酸化膜をプラズマＣＶ
Ｄ法により絶縁膜で覆う際のゲート酸化膜両面間電位差
の上昇速度が小さくなり、基板表面の径方向磁界成分を
３０ガウス以下に保つことにより、成膜時間中の絶縁破
壊を常に確実に防止することができ、良品基板の歩留り
が向上した。
ャックの金属台座への固定が絶縁物を介して行われ、処
理中、静電チャックに吸着、保持された被処理半導体基
板と真空容器との間の絶縁抵抗が１００ＭΩ以上を保有
するとともに、処理中、被処理半導体基板表面での径方
向磁界成分が３０ガウス以下に保たれるように構成し、
かつそのような条件で成膜を行うので、基板表面につく
り込まれたＭＯＳＦＥＴのゲート酸化膜をプラズマＣＶ
Ｄ法により絶縁膜で覆う際のゲート酸化膜両面間電位差
の上昇速度が小さくなり、基板表面の径方向磁界成分を
３０ガウス以下に保つことにより、成膜時間中の絶縁破
壊を常に確実に防止することができ、良品基板の歩留り
が向上した。
【００６９】そして、静電チャックと金属台座との間に
介装する絶縁物を、静電チャックの固定を金具を用いて
行うときには、静電チャックと金属台座との互いの当接
面相互の間では絶縁シートとし、金具と金属台座もしく
は静電チャックとの間ではセラミックスすることによ
り、台座から静電チャックへの熱伝達性の低下を小さく
抑えることができ、基板温度を制御するときの応答時間
おくれの少ないウエハホールダとすることができる。
介装する絶縁物を、静電チャックの固定を金具を用いて
行うときには、静電チャックと金属台座との互いの当接
面相互の間では絶縁シートとし、金具と金属台座もしく
は静電チャックとの間ではセラミックスすることによ
り、台座から静電チャックへの熱伝達性の低下を小さく
抑えることができ、基板温度を制御するときの応答時間
おくれの少ないウエハホールダとすることができる。
【００７０】また、絶縁シートの材料にふっ素ゴムを用
いることにより、ふっ素ゴムの高耐熱性と高耐ふっ素プ
ラズマエッチング性とにより、基板，台座間の高抵抗
を、処理，非処理の期間を含め、長期に維持することが
できる。
いることにより、ふっ素ゴムの高耐熱性と高耐ふっ素プ
ラズマエッチング性とにより、基板，台座間の高抵抗
を、処理，非処理の期間を含め、長期に維持することが
できる。
【図１】本発明によるウエハホールダ構造の一実施例を
示す断面図である。
示す断面図である。
【図２】基板表面につくり込まれたＭＯＳＦＥＴゲート
酸化膜をプラズマＣＶＤ法により絶縁膜で覆う際のゲー
ト酸化膜絶縁破壊の原因を解析するための図であって、
同図（ａ）はゲート酸化膜まわりの構造を示す模式図、
同図（ｂ）は絶縁膜形成時にゲート酸化膜を通過する電
流の通路構成を示す回路図である。
酸化膜をプラズマＣＶＤ法により絶縁膜で覆う際のゲー
ト酸化膜絶縁破壊の原因を解析するための図であって、
同図（ａ）はゲート酸化膜まわりの構造を示す模式図、
同図（ｂ）は絶縁膜形成時にゲート酸化膜を通過する電
流の通路構成を示す回路図である。
【図３】本発明の効果の一例を示すプロット図である。
【図４】測定用試料の電極形状を示し、（ａ）は平面
図、（ｂ）は断面図である。
図、（ｂ）は断面図である。
【図５】測定用試料の電極形状を示し、（ａ）は平面
図、（ｂ）は断面図である。
図、（ｂ）は断面図である。
【図６】本発明による装置の他の実施の構造原理を示す
断面図である。
断面図である。
【図７】従来の絶縁膜製造装置構成の一例を示す断面図
である。
である。
１ 真空容器 ２ 主ソレノイド ３ 導波管 ４ マイクロ波透過窓 ５ 第１ガス導入路 ６ 第２ガス導入路 ９ 静電チャック ９Ａ 絶縁体 ９Ｂ 吸着用電極 １０ 台座（金属台座） １１ ウエハホールダ １２ 基板（被処理半導体基板） １５ ＲＦ電源 １６ サブソレノイド １９ 静電チャック １９Ａ 絶縁体 １９Ｂ 吸着用電極 ２０ 台座（金属台座） ２１ 絶縁シート ２２ 座台 ２３ ねじ（金具） ２４ 減磁コイル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/68 Ｈ０１Ｌ 21/68 Ｒ // Ｂ２３Ｑ 3/15 Ｂ２３Ｑ 3/15 Ｄ (72)発明者 片桐 源一 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (9)
- 【請求項１】マイクロ波と原料ガスとが導入される真空
容器と、該真空容器を包囲し、真空容器内にマイクロ波
と電子サイクロトロン共鳴磁界領域を形成して該真空容
器内へ導入されたガスのマイクロ波によるプラズマ化作
用を助けるソレノイドコイルと、前記真空容器内に設置
され、誘電体中に吸着用電極を埋め込んでなる静電チャ
ックおよび該静電チャックを固定する金属台座とからな
り被処理半導体基板を該真空容器内に保持するウエハホ
ールダとを具え、処理中の被処理半導体基板にＲＦバイ
アスが印加されるＳｉＯ2 絶縁膜製造装置において、処
理中、静電チャックに吸着，保持された被処理半導体基
板と真空容器との間の絶縁抵抗が１００ＭΩ以上を保有
するとともに、処理中、被処理半導体基板表面での径方
向磁界成分が３０ガウス以下に保たれることを特徴とす
る絶縁膜製造装置。 - 【請求項２】 請求項１に記載の装置において、前記静
電チャックと前記金属台座が絶縁物を介して固定されて
いることを特徴とする絶縁膜製造装置。 - 【請求項３】 請求項２に記載の装置において、前記絶
縁物がふっ素ゴムシートであることを特徴とする絶縁膜
製造装置。 - 【請求項４】 請求項１から３のいずれかに記載の装置
において、前記ソレノイドコイルと協働して前記基板表
面近傍にミラー磁界を形成するための第２のソレノイド
コイルが前記ウエハホールダを基準にして前記ソレノイ
ドコイルの反対側の位置に設けられていることを特徴と
する絶縁膜製造装置。 - 【請求項５】 請求項１から３のいずれかに記載の装置
において、前記ソレノイドコイルと前記ウエハホールダ
との中間の位置に減磁コイルが設置されていることを特
徴とする絶縁膜製造装置。 - 【請求項６】 請求項１から５のいずれかに記載の装置
において、前記基板表面での径方向磁界成分が１０ガウ
ス以下であることを特徴とする絶縁膜製造装置。 - 【請求項７】 マイクロ波発生用電源からマイクロ波伝
達手段を介して真空容器にマイクロ波を導入し、該真空
容器を包囲するソレノイドコイルによって真空容器内に
マイクロ波との電子サイクロトロン共鳴磁界領域を形成
して該真空容器内へ導入されたガスのマイクロ波による
プラズマ化作用を助長し、真空容器内にＮ2 ＯまたはＯ
2 、およびＳｉＨ4 またはＳｉ2 Ｈ6 を導入して、前記
半導体基板にＲＦバイアスを印加しながら基板台上の半
導体基板表面にＳｉＯ2 膜を成長させる絶縁膜製造方法
において、前記半導体基板と前記真空容器との間の絶縁
抵抗を１００ＭΩ以上に保ち、かつ前記半導体基板上で
の磁界の径方向成分を３０ガウス以下に維持しながら成
膜を行うことを特徴とする絶縁膜製造方法。 - 【請求項８】 請求項７に記載の方法において、前記Ｎ
2 ＯまたはＯ2 およびＳｉＨ4 またはＳｉ2 Ｈ6 と共に
Ａｒを導入することを特徴とする絶縁膜製造方法。 - 【請求項９】 請求項７または８に記載の方法におい
て、半導体基板に印加するＲＦ電力密度を０または、５
Ｗ／ｃｍ2 以上とすることを特徴とする絶縁膜製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20000195A JPH08222555A (ja) | 1994-12-13 | 1995-08-04 | 絶縁膜製造装置および製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30851294 | 1994-12-13 | ||
| JP6-308512 | 1994-12-13 | ||
| JP20000195A JPH08222555A (ja) | 1994-12-13 | 1995-08-04 | 絶縁膜製造装置および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222555A true JPH08222555A (ja) | 1996-08-30 |
Family
ID=26511895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20000195A Pending JPH08222555A (ja) | 1994-12-13 | 1995-08-04 | 絶縁膜製造装置および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222555A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241598A (ja) * | 2003-02-06 | 2004-08-26 | Sumitomo Electric Ind Ltd | 半導体製造装置用ウェハ保持体およびそれを搭載した半導体製造装置 |
| JP2016207979A (ja) * | 2015-04-28 | 2016-12-08 | 日本特殊陶業株式会社 | 静電チャック |
| EP3748668A4 (en) * | 2018-01-29 | 2021-10-27 | ULVAC, Inc. | REACTIVE IONIC ENGRAVING DEVICE |
| JP2021531648A (ja) * | 2018-07-19 | 2021-11-18 | アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated | 低温熱高品質の誘電体膜 |
-
1995
- 1995-08-04 JP JP20000195A patent/JPH08222555A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241598A (ja) * | 2003-02-06 | 2004-08-26 | Sumitomo Electric Ind Ltd | 半導体製造装置用ウェハ保持体およびそれを搭載した半導体製造装置 |
| JP2016207979A (ja) * | 2015-04-28 | 2016-12-08 | 日本特殊陶業株式会社 | 静電チャック |
| EP3748668A4 (en) * | 2018-01-29 | 2021-10-27 | ULVAC, Inc. | REACTIVE IONIC ENGRAVING DEVICE |
| JP2021531648A (ja) * | 2018-07-19 | 2021-11-18 | アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated | 低温熱高品質の誘電体膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5981913A (en) | Static electricity chuck and wafer stage | |
| JP4578651B2 (ja) | プラズマ処理方法およびプラズマ処理装置、プラズマエッチング方法 | |
| JP3411539B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| US6452775B1 (en) | Electrostatic chuck and method for manufacturing the same | |
| EP0179665A2 (en) | Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition | |
| TWI235433B (en) | Oxide film forming method, oxide film forming apparatus and electronic device material | |
| WO2001080297A1 (fr) | Appareil de traitement au plasma | |
| TW200525635A (en) | Temperature controlled hot edge ring assembly for reducing plasma reactor etch rate drift | |
| JP2000323456A (ja) | プラズマ処理装置およびそれに用いられる電極 | |
| JPH11265931A (ja) | 真空処理装置 | |
| JP3121524B2 (ja) | エッチング装置 | |
| TWI324361B (ja) | ||
| JP3204836B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JPH08335573A (ja) | プラズマ成膜方法及びその装置 | |
| JP3423186B2 (ja) | 処理方法 | |
| JP3320605B2 (ja) | プラズマ処理装置 | |
| TW307027B (en) | Process for reducing circuit damage during pecvd in single wafer pecvd system | |
| JPH08222555A (ja) | 絶縁膜製造装置および製造方法 | |
| JPH0997830A (ja) | 静電チャックホールダ、ウエハ保持機構ならびにその使用方法 | |
| JP2004055585A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH06244175A (ja) | 絶縁膜の製造方法および製造装置 | |
| JPH06177231A (ja) | 静電チャック | |
| WO2000045427A1 (fr) | Procede et dispositif de traitement au plasma | |
| JP3477573B2 (ja) | プラズマ処理装置、プラズマ生成導入部材及びスロット電極 | |
| JPS58102521A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041001 |