JP2021524069A - タッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置 - Google Patents

タッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置 Download PDF

Info

Publication number
JP2021524069A
JP2021524069A JP2020505270A JP2020505270A JP2021524069A JP 2021524069 A JP2021524069 A JP 2021524069A JP 2020505270 A JP2020505270 A JP 2020505270A JP 2020505270 A JP2020505270 A JP 2020505270A JP 2021524069 A JP2021524069 A JP 2021524069A
Authority
JP
Japan
Prior art keywords
electrode
strips
touch
display panel
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020505270A
Other languages
English (en)
Other versions
JPWO2019223419A5 (ja
Inventor
シャンダン ドン
シャンダン ドン
ユンシェン シャオ
ユンシェン シャオ
ティンリャン リュウ
ティンリャン リュウ
ホンウェイ マー
ホンウェイ マー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021524069A publication Critical patent/JP2021524069A/ja
Publication of JPWO2019223419A5 publication Critical patent/JPWO2019223419A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

タッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置が開示されている。前記タッチ表示パネルは、アレイ基板と、前記アレイ基板の一側に設けられ、定義されたサブ画素領域に発光層が設けられる画素定義層と、前記画素定義層の前記アレイ基板から離れた側に設けられ、タッチ領域を複数のストリップ形状領域に分割する複数の電極分割ストリップと、前記複数の電極分割ストリップの前記ベース基板から離れた側に設けられる分割電極層と、を備える。前記分割電極層は、前記複数のストリップ形状領域に位置する複数の第１電極ストリップと、前記複数の電極分割ストリップの前記ベース基板から離れた表面に位置する複数の第２電極ストリップとを含み、前記複数の第２電極ストリップと前記複数の第１電極ストリップとの間は、互いに絶縁されている。【選択図】図２

Description

（関連出願との相互参照）
この出願は、２０１８年０５月２５日に提出された、出願番号が２０１８１０５１５６８２．８で、発明の名称が「タッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置」である中国特許出願を基礎とする優先権を主張し、その内容の全てが参照によって本出願に取り込まれる。
本開示は、表示技術分野に関し、特にタッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置に関するものである。
ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、自発光有機発光ダイオード）表示装置は、自発光、高コントラスト、高色域、広視野角、薄型軽量構造及びフレキシブル性の両立などの特徴により、表示業界からますます注目及び重視されており、次世代の表示技術の１つと呼ばれる。さらに、表示技術の弛まぬ発展に伴い、タッチ構造が表示装置に集積されることもますます多くなっている。
一態様では、タッチ表示パネルを提供する。前記タッチ表示パネルは、アレイ基板と、前記アレイ基板の一側に設けられ、定義されたサブ画素領域に発光層が配置される画素定義層と、前記画素定義層の前記アレイ基板から離れた側に設けられ、タッチ領域を複数のストリップ形状領域に分割する複数の電極分割ストリップと、前記複数の電極分割ストリップの前記アレイ基板から離れた側に設けられる分割電極層と、を備える。
前記分割電極層は、前記複数のストリップ形状領域に位置する複数の第１電極ストリップと、前記複数の電極分割ストリップの前記アレイ基板から離れた表面に位置する複数の第２電極ストリップとを含み、前記複数の第２電極ストリップと前記複数の第１電極ストリップとの間は、互いに絶縁されている。
本開示の幾つかの実施例において、前記複数の第１電極ストリップのうちの少なくとも１つの前記第１電極ストリップは、第１レベル信号端子に接続され、且つ各隣り合う２つの前記第１電極ストリップの間は、互いに短絡されており；前記複数の第２電極ストリップのうちの各前記第２電極ストリップは、それぞれ第１タッチ信号端子に接続され、且つ前記複数の第２電極ストリップの間は、２つずつ絶縁されている。
本開示の幾つかの実施例において、前記第１レベル信号端子は、第１レベル信号線を含む。前記タッチ表示パネルは、少なくともタッチ領域の両端の辺縁領域に設けられる第１レベル信号線をさらに含む。前記第１レベル信号線と前記複数の第１電極ストリップとは互いに垂直であり、且つ前記複数の第１電極ストリップの両端はそれぞれ、対応する側の第１レベル信号線に電気的に接続されている。
本開示の幾つかの実施例において、前記複数の第１電極ストリップのうちの各前記第１電極ストリップはそれぞれ、第１レベル信号端子及び第１タッチ信号端子に接続され、且つ前記複数の第１電極ストリップの間は、２つずつ絶縁されている。
本開示の幾つかの実施例において、前記タッチ領域の形状は、矩形を含む。ここで、前記複数の第１電極ストリップは、前記タッチ領域の長手方向に沿って延びる。又は、前記複数の第１電極ストリップは、前記タッチ領域の幅方向に沿って延びる。
本開示の幾つかの実施例において、前記電極分割ストリップの材料は、ポジ型フォトレジストを含み、前記電極分割ストリップの、前記電極分割ストリップの延在方向に垂直な断面は台形であり、前記台形の前記アレイ基板から離れた辺の長さは、前記台形の前記アレイ基板に近接する辺の長さより短い。又は、前記電極分割ストリップの材料は、ネガ型フォトレジストを含み、前記電極分割ストリップの、前記電極分割ストリップの延在方向に垂直な断面は逆台形であり、前記逆台形の前記アレイ基板から離れた辺の長さは、前記逆台形の前記アレイ基板に近接する辺の長さより長い。
本開示の幾つかの実施例において、前記複数の電極分割ストリップの延在方向は、前記画素定義層によって定義されたサブ画素領域の列方向に平行であり、隣り合う２つの前記電極分割ストリップの間に１列又は複数列のサブ画素領域が設けられる。又は、前記複数の電極分割ストリップの延在方向は、前記画素定義層によって定義されたサブ画素領域の行方向に平行であり、隣り合う２つの前記電極分割ストリップの間に１行又は複数行のサブ画素領域が設けられる。
本開示の幾つかの実施例において、前記複数の第１電極ストリップのうちの少なくとも１つの第１電極ストリップは、対応するサブ画素領域内の前記発光層の前記アレイ基板から離れた表面に位置する。本開示の幾つかの実施例において、前記電極分割ストリップの前記アレイ基板に垂直な方向における厚さは１μｍ〜２μｍであり、前記分割電極層の前記アレイ基板に垂直な方向における厚さは１０ｎｍ〜２０ｎｍである。
本開示の幾つかの実施例において、前記タッチ表示パネルは、前記分割電極層の前記アレイ基板から離れた側に設けられる薄膜封止層と、前記薄膜封止層の前記アレイ基板から離れた側に設けられるタッチ電極層とをさらに含む。前記タッチ電極層は、前記複数の第１電極ストリップ又は前記複数の第２電極ストリップと交差配置する複数の第３電極ストリップを含み、前記複数の第３電極ストリップはそれぞれ、第２タッチ信号端子に接続され、且つ前記複数の第３電極ストリップの間は、２つずつ絶縁されている。
本開示の幾つかの実施例において、前記複数の第３電極ストリップと前記複数の第１電極ストリップ又は前記複数の第２電極ストリップとは、互いに垂直である。
別の一態様では、タッチ表示パネルの製造方法を提供する。前記製造方法は、
アレイ基板を製造するステップと、
前記アレイ基板の一側に画素定義層を形成し、前記画素定義層によって定義されたサブ画素領域に発光層を形成するステップと、
前記画素定義層の前記アレイ基板から離れた側に、タッチ領域を複数のストリップ形状領域に分割する複数の電極分割ストリップを形成するステップと、
前記複数の電極分割ストリップの前記アレイ基板から離れた側に電極材料を堆積し、分割電極層を形成するステップとを備える。
前記電極材料を堆積する過程において、前記分割電極層は、前記複数の電極分割ストリップによって分割され、前記複数のストリップ形状領域に位置する複数の第１電極ストリップと、前記複数の電極分割ストリップの前記アレイ基板から離れた表面に位置する複数の第２電極ストリップとを形成し、且つ前記複数の第１電極ストリップと前記複数の第２電極ストリップとの間は、互いに絶縁されている。
本開示の幾つかの実施例において、前記タッチ表示パネルの製造方法は、
前記分割電極層の前記アレイ基板から離れた側に薄膜封止層を形成するステップと、
前記薄膜封止層の前記アレイ基板から離れた側にタッチ電極層を形成し、前記タッチ電極層は、前記複数の第１電極ストリップ又は前記複数の第２電極ストリップと交差して配置される複数の第３電極ストリップを含み、且つ前記複数の第３電極ストリップの間は、２つずつ絶縁されているステップとをさらに備える。
さらに別の一態様では、タッチ表示パネルの駆動方法を提供する。前記駆動方法は、１フレームの時間内に、前記複数の第１電極ストリップに第１レベル信号を印加し、さらに前記複数の第２電極ストリップにそれぞれ第１タッチ信号を伝送させるステップを含む。
さらに別の一態様では、タッチ表示パネルの駆動方法を提供する。前記駆動方法は、１フレームの時間を表示期間とタッチ期間に分割するステップと、前記表示期間内に、前記複数の第１電極ストリップに第１レベル信号を印加するステップと、前記タッチ期間内に、前記複数の第１電極ストリップにそれぞれ第１タッチ信号を伝送させるステップとを含む。
さらに別の一態様では、上述のタッチ表示パネルを備えるタッチ表示装置を提供する。
本開示の幾つかの実施例における技術案をより明確に説明するために、以下は実施例の説明に用いられる図面について簡単に説明するが、言うまでもなく、以下の説明における図面は、本開示の幾つかの実施例に過ぎなく、当業者であれば、格別創意を要することなく、これらの図面によって他の図面が取得できる。
関連技術による従来のＯＬＥＤ表示パネルの構造を示す図である。 本開示の幾つかの実施例に係るタッチ表示パネルの構造を示す断面図である。 本開示の幾つかの実施例に係る別のタッチ表示パネルの構造を示す断面図である。 本開示の幾つかの実施例に係るタッチ表示パネルの構造を示す平面図である。 本開示の幾つかの実施例に係る別のタッチ表示パネルの構造を示す平面図である。 本開示の幾つかの実施例に係るさらに別のタッチ表示パネルの構造を示す平面図である。 本開示の幾つかの実施例に係るタッチ表示パネルの製造方法のフローチャートである。 本開示の幾つかの実施例に係る別のタッチ表示パネルの製造方法のフローチャートである。 図８に示されたタッチ表示パネルの製造方法の各ステップを示す図である。 図８に示されたタッチ表示パネルの製造方法の各ステップを示す図である。 図８に示されたタッチ表示パネルの製造方法の各ステップを示す図である。 図８に示されたタッチ表示パネルの製造方法の各ステップを示す図である。 図８に示されたタッチ表示パネルの製造方法の各ステップを示す図である。 図８に示されたタッチ表示パネルの製造方法の各ステップを示す図である。 図８に示されたタッチ表示パネルの製造方法の各ステップを示す図である。 本開示の幾つかの実施例に係るタッチ表示パネルの駆動方法のタイミングチャートである。 本開示の幾つかの実施例に係るタッチ表示装置の構造を示す図である。
ＯＬＥＤ表示装置に集積されるタッチ構造は現在、主に以下の３種類の構造がある。
（１）ＯＬＥＤ表示パネルの上にタッチ感応モジュールを個別に貼り合わせ、この構造はアドオン型構造と呼ばれる。
（２）ＯＬＥＤ表示パネルの薄膜封止層（Ｔｈｉｎ Ｆｉｌｍ Ｅｎｃａｐｓｕｌａｔｉｏｎ、ＴＦＥ）の上に、多層フィルムオンセル（Ｍｕｔｉ Ｌａｙｅｒ Ｏｎ Ｃｅｌｌ、ＭＬＯＣ）のタッチ構造を直接製造する。
（３）ＯＬＥＤ表示パネルのカソード層を、複数のブロック電極にパターニングする。各ブロック電極を多重化することにより、カソード機能とタッチ感応機能とを実現する。
前述した（１）及び（２）に記載の構造には、構造が複雑で、表示パネルの厚さが比較的厚く、製造コストが比較的高いという欠点がある。（３）に記載の構造は、構造が簡単で、表示パネルの厚さが比較的薄く、製造コストが比較的低いが、カソード層がブロック電極にパターニングされると、カソード抵抗が極めて大幅に増大することになり、これによりカソードの電圧降下が極めて大幅に増加し、表示パネルの消費電力が増大する。
これに基づき、本開示の幾つかの実施例における図面を参照し、本開示の幾つかの実施例における技術案に対して明確かつ完全な説明を行う。勿論、ここに記載された実施例はあくまで本開示の実施例の一部のみであり、全ての実施例ではない。本開示における幾つかの実施例に基づいて、当業者が格別の創意がなく容易に想到できる他のすべての実施例は、本開示の権利範囲に属するものとする。
本開示の幾つかの実施例はＯＬＥＤ表示パネルを適用場面とし、以下では、まず従来のＯＬＥＤ表示パネルの構造を簡単に紹介する。指摘されるべきなのは、本開示の幾つかの実施例が基づく適用場面は単なる例示であり、当業者は、本開示の幾つかの実施例の発明思想を他の場面に適用することができる。
図１に示すように、従来のＯＬＥＤ表示パネル１００は、主に、アレイ基板１、画素定義層２、発光層３、カソード層４及び薄膜封止層５を含む。アレイ基板１は、ベース基板、ベース基板上に設けられる薄膜トランジスタアレイ、及び薄膜トランジスタアレイのベース基板から離れた側に設けられる複数の画素電極を含む。ここで、複数の画素電極は、各サブ画素の駆動用薄膜トランジスタと一対一に接続されている。画素定義層２は、ＯＬＥＤ表示パネルの各サブ画素領域を定義するように配置される。発光層３は、画素定義層２によって定義された各サブ画素領域内に位置している。カソード層４は、画素定義層２及び発光層３のアレイ基板１から離れた表面を覆っている。１つのサブ画素領域内の画素電極、発光層３及びカソード層４は、１つの発光素子を構成する。薄膜封止層５は、カソード層４のアレイ基板１と背向する側を覆い、各発光素子を封止する役割を果たす。
図２及び図３に示すように、本開示の幾つかの実施例は、タッチ構造の表示パネル１００内の集積を実現するタッチ表示パネル２００を提供する。タッチ表示パネル２００は、アレイ基板１、及びアレイ基板１の一側に設けられる画素定義層２を含む。画素定義層２によって定義されたサブ画素領域には、発光層３が設けられている。タッチ表示パネル２００は、画素定義層２のアレイ基板１から離れた側に設けられる複数の電極分割ストリップ６、及び前記複数の電極分割ストリップ６のアレイ基板１から離れた側に設けられる分割電極層７をさらに含む。
図２〜図６に示すように、複数の電極分割ストリップ６は、タッチ領域を複数のストリップ形状領域に分割する。分割電極層７は、複数のストリップ形状領域に位置する複数の第１電極ストリップ７１、及び複数の電極分割ストリップ６のアレイ基板１から離れた表面に位置する複数の第２電極ストリップ７２を含む。前記複数の第１電極ストリップ７１と前記複数の第２電極ストリップ７２との間は、互いに絶縁されている。
ここでは、タッチ表示パネル２００のタッチ領域も表示領域であり、タッチ領域は、画素定義層２によって定義された各サブ画素領域を含む。これにより、複数の電極分割ストリップ６によって分割されたストリップ形状領域の少なくとも一部には、発光層３を有し、発光層３のアレイ基板１から離れた表面は、分割電極層７における第１電極ストリップ７１の少なくとも一部によって覆われている。即ち、分割電極層７の複数の第１電極ストリップ７１のうちの少なくとも１つの第１電極ストリップ７１は、対応する発光層３が属する発光素子の１つの電極として、対応するサブ画素領域において発光層３のベース基板１から離れた表面に位置する。さらに図２〜図６に示すように、複数の電極分割ストリップ６は、画素定義層２のアレイ基板１から離れた側に設けられ、即ち複数の電極分割ストリップ６が、それぞれ２行又は２列のサブ画素領域の間の隙間領域に設けられることに相当し、これにより、各電極分割ストリップ６が対応するサブ画素領域の発光を遮断することを防止することができる。
例示的には、複数の電極分割ストリップ６の間は、互いに平行又は互いに略平行であり、隣り合う２つの電極分割ストリップ６の間には、一定の間隔が設けられ、これにより各２つの電極分割ストリップ６の間には、いずれも１つのストリップ形状領域が存在する。各隣り合う２つの電極分割ストリップ６間の間隔領域は、少なくとも１行又は１列のサブ画素領域である。さらに、各隣り合う２つの電極分割ストリップ６間の間隔領域の大きさは同じであり、これにより後続に形成される複数の第１電極ストリップ７１及び第２電極ストリップ７２を均等に分布させることができ、タッチ表示パネルの性能向上に寄与する。
また、複数の電極分割ストリップ６の延在方向は、各サブ画素領域が配列される列方向に平行であってもよく、又は各サブ画素領域が配列される行方向に平行であってもよく、これは後続に形成される複数の第１電極ストリップ７１及び複数の第２電極ストリップ７２の設計要件に対応して決定される。電極分割ストリップ６が、各サブ画素領域が配列される列方向に平行であると、隣り合う２つの電極分割ストリップ６の間には、１列又は複数列のサブ画素領域が介在する。電極分割ストリップ６が、各サブ画素領域が配列される行方向に平行であると、隣り合う２つの電極分割ストリップ６の間には、１行又は複数行のサブ画素領域が介在する。
隣り合う２つの電極分割ストリップ６の間に１列（又は１行）のサブ画素領域が介在する時、各列（又は各行）のサブ画素領域には、いずれも１つの第１電極ストリップ７１及び１つの第２電極ストリップ７２が対応して存在する。第１電極ストリップ７１及び第２電極ストリップ７２の数が比較的多いことにより、タッチポイントの数が比較的多くなり、こうしてタッチ表示パネル２００のタッチ精度を向上させることができる。
隣り合う２つの電極分割ストリップ６の間に複数列（又は複数行）のサブ画素領域が介在する時、複数列（又は複数行）のサブ画素領域には、１つの第１電極ストリップ７１及び１つの第２電極ストリップ７２が対応して存在する。これにより、分割電極層７が分割される数が比較的少なく、即ち第１電極ストリップ７１の数が比較的少ないことを意味する。しかしながら、各第１電極ストリップ７１の面積はいずれも比較的大きいので、発光素子の１つの電極として機能する（対応するサブ画素領域の発光層３を覆う）時の抵抗を低減させることができ、これにより発光素子の１つの電極である第１電極ストリップ７１での電圧降下が低減される。
理解すべきなのは、電極分割ストリップ６の形成材料は絶縁材料であり、後続に形成される第１電極ストリップ７１と第２電極ストリップ７２との間の電気的絶縁を保証することができる。選択的には、電極分割ストリップ６の形成材料はフォトレジストであり、画素定義層２及び発光層３のアレイ基板１から離れた表面にフォトレジスト層を塗布し、さらにフォトレジスト層の特定の領域を露光及び現像することによって、必要な電極分割ストリップ６を形成することができる。
これに基づき、さらに、電極分割ストリップ６を作製するフォトレジストの種類が異なるため、最終的に形成される電極分割ストリップ６の形状も異なる。例示的には、電極分割ストリップ６の材料はポジ型フォトレジストである。ポジ型フォトレジストは、露光後に不溶性フォトレジストから可溶性フォトレジストに変化するため、電極分割ストリップ６を作製するには、フォトレジスト層の非電極分割ストリップ領域を露光する必要がある。従って、図２に示すように、最終的に形成された電極分割ストリップ６の、アレイ基板１に垂直で、且つ電極分割ストリップ６の延在方向に垂直な断面は、台形である。反対の場合、電極分割ストリップ６の材料がネガ型フォトレジストである。ネガ型フォトレジストは、露光後に可溶性フォトレジストから不溶性フォトレジストに変化するため、電極分割ストリップ６を作製するには、フォトレジスト層の電極分割ストリップ領域を露光する必要がある。従って、図３に示すように、最終的に形成された電極分割ストリップ６の、アレイ基板１に垂直で、且つ電極分割ストリップ６の延在方向に垂直な断面は、逆台形である。
説明すべきなのは、「台形」とは、アレイ基板１に平行な２辺のうち、アレイ基板１から離れた辺の長さが、アレイ基板１に近接する辺の長さよりも短いことを指す。これに対し、「逆台形」とは、アレイ基板１に平行な２辺のうち、アレイ基板１から離れた辺の長さが、アレイ基板１に近接する辺の長さよりも長いことを指す。
指摘される必要があるのは、断面が台形である電極分割ストリップ６と比較して、断面が逆台形である電極分割ストリップ６の側壁は、その底面（即ち、画素定義層６と接する面）に対して鈍角をなすため、後続の第１電極ストリップ７１と第２電極ストリップ７２を同時に形成するように分割電極層７を堆積する過程において、第１電極ストリップ７１と第２電極ストリップ７２との間は、より容易に切断される。言い換えると、分割電極層７はより完全に切断されやすく、且つ切断残留がより少ない。
さらに、電極分割ストリップ６の厚さ（即ち、アレイ基板１に垂直な方向の寸法）と分割電極層７の厚さをそれぞれ個別に設計することにより、後続の第１電極ストリップ７１と第２電極ストリップ７２を同時に形成するように分割電極層７を堆積する過程において、第１電極ストリップ７１と第２電極ストリップ７２との間は、容易に切断でき、さらに両者の間の電極材料の残留を低減することを保証することもできる。例えば、タッチ表示パネル全体の厚さを顕著に増加させないことを保証するという前提で、電極分割ストリップ６の厚さを可能な限り厚くする。そして、第１電極ストリップ７１と第２電極ストリップ７２との良好な導電性能が確保されるという前提で、分割電極層７の厚さを可能な限り薄くする。こうして、電極分割ストリップ６の表面に分割電極層７を堆積する過程で、第１電極ストリップ７１と第２電極ストリップ７２との間は、比較的容易に分割することができる。
選択的には、電極分割ストリップ６の厚さは１μｍ〜２μｍであり、分割電極層７の厚さは１０ｎｍ〜２０ｎｍである。両者の厚さが全く同程度ではないので、分割電極層７を電極分割ストリップ６上に堆積する時に容易に分割され、第１電極ストリップ７１と第２電極ストリップ７２を形成することができる。
さらに図２及び図３に示すように、本開示の幾つかの実施例において、タッチ表示パネル２００に含まれる複数の第１電極ストリップ７１は、複数の電極分割ストリップ６がタッチ領域を分割してなる複数のストリップ形状領域内、及び発光層３のアレイ基板１から離れた表面に対応して位置する。タッチ表示パネル２００に含まれる複数の第２電極ストリップ７２は、複数の電極分割ストリップ６のアレイ基板１から離れた表面に対応して位置する。各第１電極ストリップ７１と各第２電極ストリップ７２とは、交互に配置される。これにより、複数の電極分割ストリップ６及び発光層３のアレイ基板１から離れた表面に電極材料を堆積する時、複数の第１電極ストリップ７１及び複数の第２電極ストリップ７２を一括で形成することができ、且つ両者の間を自然に分離させ、しかも絶縁を保持することができる。
タッチ表示パネル２００は、表示機能とタッチ機能を同時に備えている。本開示の幾つかの実施例において、図４及び図５に示すように、複数の第１電極ストリップ７１のうちの少なくとも１つの第１電極ストリップ７１は第１レベル信号端子（例えば、共通電圧信号端子ＶＳＳ）に接続され、且つ各隣り合う２つの第１電極ストリップ７１の間は、互いに短絡される。これにより、各第１電極ストリップ７１の電位は、第１レベル信号端子によって提供される電位である。各第１電極ストリップ７１は、対応するサブ画素領域内の発光素子の１つの電極として用いることができ、これによりタッチ表示パネルの表示機能が実現できることを確保する。同時に、さらに図４及び図５に示すように、複数の第２電極ストリップ７２の各々は、それぞれ第１タッチ信号端子Ｓ１に接続され、且つ複数の第２電極ストリップ７２の間は、２つずつ絶縁されている。これにより、各第２電極ストリップ７２は、いずれも第１タッチ信号端子Ｓ１と第１タッチ信号を伝送することができ、且つ異なる第２電極ストリップ７２によって伝送される第１タッチ信号の間が互いに干渉しないことを確保し、これによりタッチ表示パネルのタッチ機能が実現できることを確保する。
これにより、本開示の幾つかの実施例に係るタッチ表示パネル２００が上述した構造を採用する時、タッチ表示パネル２００における表示機能とタッチ機能を同時に行うことができ、且つ該２つの機能は互いに独立しており、互いの干渉が少ない。タッチ表示パネル２００は、より良好な表示効果、及びより高いタッチ感度を有することができる。
説明すべきなのは、通常の場合、アレイ基板１には、各サブ画素領域にそれぞれ対応する画素電極が、対応する発光素子のアノードとして設けられている。上記の複数の第１電極ストリップ７１のうち発光層３を覆う各第１電極ストリップ７１は、対応する発光層３が属する発光素子のカソードとして機能する。また、各隣り合う２つの第１電極ストリップ７１の間が互いに短絡されているため、各第１電極ストリップ７１の間は互いに接続されており、これにより、１つのみ又は少数の幾つかの第１電極ストリップ７１が第１レベル信号端子（例えばＶＳＳ信号端子）に接続されていても、各第１電極ストリップ７１の電位を、全て第１レベル信号端子によって供給される電位（例えば、共通電圧ＶＳＳ）に揃えることができる。このように、本開示の幾つかの実施例において、１つ又は少数の幾つかの第１電極ストリップ７１が第１レベル信号端子（例えばＶＳＳ信号端子）に接続されることは、各第１電極ストリップ７１と第１レベル信号端子との間の接続構造を簡素化することができる。もちろん、本開示の幾つかの実施例は、多数、ひいては全部の第１電極ストリップ７１が全て第１レベル信号端子（例えばＶＳＳ信号端子）に接続する構造を採用することも可能である。こうして、第１レベル信号端子によって提供される電位信号（例えばＶＳＳ信号）が伝送中に発生する損失を低減することができる。
説明すべきなのは、本開示の幾つかの実施例に言及される「第１タッチ信号」は、駆動信号又は感応信号である。第１タッチ信号が駆動信号である場合、各第２電極ストリップ７２は、タッチ構造中の駆動線Ｔ（例えば、図５におけるＴ１、Ｔ２、…、Ｔｎ）として機能する。第１タッチ信号が感応信号である場合、各第２電極ストリップ７２は、タッチ構造中の感応線Ｒ（例えば、図４におけるＲ１、Ｒ２、…、Ｒｎ）として機能する。
さらに、本開示の幾つかの実施例に言及される「第１レベル信号端子」とは、対応する第１電極ストリップ７１が、第１レベル信号（例えばＶＳＳ信号）を提供するように配置された部品に接続されるノード、ポート又はガイドワイヤを指す。同様に、「第１レベル信号端子」とは、対応する第２電極ストリップ７２が、第１タッチ信号を提供又は読取るように配置された部品に接続されるノード、ポート又はガイドワイヤを指す。
これに基づき、１つの可能な設計として、図４に示すように、第１レベル信号端子は、第１レベル信号線を含む。タッチ表示パネル２００は、少なくともアレイ基板１におけるタッチ領域Ａの両端の辺縁領域（例えば、Ａ１領域及びＡ２領域）に設けられる第１レベル信号線（以下はＶＳＳ信号線と称する）をさらに含む。ＶＳＳ信号線と各第１電極ストリップ７１とは互いに垂直で、且つ各第１電極ストリップ７１の両端は、それぞれ対応する側のＶＳＳ信号線に電気的に接続されて、各第１電極ストリップ７１の間が互いに短絡され、且つＶＳＳ信号端子に接続されるという目的を実現し、これによりタッチ表示パネルにおいて各第１電極ストリップ７１の間を互いに短絡させるために必要な総配線数を低減することができる。
さらに、図５に示すように、本開示の幾つかの実施例において、ＶＳＳ信号線は枠状構造を採用し、即ちアレイ基板１におけるタッチ領域Ａの辺縁領域にＶＳＳ信号線をクローズした形式で設け、こうして図４のＡ１領域とＡ２領域に設けられたＶＳＳ信号線の間を、互いに電気的に接続することができ、これによりそれらにそれぞれＶＳＳ信号を伝送するために設けられる構造及び配線を省略することができる。
説明すべきなのは、ＶＳＳ信号線は、アレイ基板１中に設けられ、例えば、アレイ基板１中のソース・ドレイン金属層に設けられる。ＶＳＳ信号線は、薄膜トランジスタアレイ内の各薄膜トランジスタのソース及びドレインと同時に形成される。又は、さらに例えば、ＶＳＳ信号線は、アレイ基板１中の画素電極層に設けられる。ＶＳＳ信号線は、画素電極と同時に形成される。これにより、タッチ表示パネル２００の製造工程を簡素化することができる。各第１電極ストリップ７１とＶＳＳ信号線とが同層に配置されていない時、各第１電極ストリップ７１とＶＳＳ信号線との間は、ビアを介して電気的接続を実現する。また、各第２電極ストリップ７２のアレイ基板１に近接する側が、少なくとも電極分割ストリップ６及び画素定義層２を含む絶縁膜層を有するため、各第２電極ストリップ７２の両端とＶＳＳ信号線との間は、これらの絶縁膜層によって離間されて電気的絶縁を保持する。
さらに、本開示の幾つかの実施例に記載の「第１レベル信号端子」は通常、ローレベル信号端子である。相応的には、前述の「第１レベル信号線」は通常、ローレベル信号線であり、「第１レベル信号」は通常、ローレベル信号である。
図４及び図５に示す構造とは異なり、本開示の幾つかの実施例において、図６に示すように、複数の第１電極ストリップ７１のうちの各第１電極ストリップ７１はそれぞれ、第１レベル信号端子（例えばＶＳＳ信号端子）及び第１タッチ信号端子Ｓ１に接続され、且つ複数の第１電極ストリップ７１の間は、２つずつ絶縁されている。各第１電極ストリップ７１は、時分割多重化されてもよい。例えば、１フレームの時間を、表示期間ｔ１とタッチ期間ｔ２に分割する。表示期間ｔ１では、第１レベル信号端子（例えばＶＳＳ信号端子）を介して各第１電極ストリップ７１に第１レベル信号を入力し、各第１電極ストリップ７１は、対応するサブ画素領域内の発光素子の１つの電極として用いることができ、これによりタッチ表示パネルの表示機能が実現できることを確保する。タッチ期間ｔ２では、第１タッチ信号端子Ｓ１を介して各第１電極ストリップ７１に第１タッチ信号を入力し、又は第１タッチ信号端子Ｓ１を介して各第１電極ストリップ７１から第１タッチ信号を読み取り、これにより各第１電極ストリップ７１と第１タッチ信号端子Ｓ１との間の第１タッチ信号の伝送を実現する。各第１電極ストリップ７１の間は互いに絶縁されるため、異なる第１電極ストリップ７１によって伝送される第１タッチ信号の間は互いに干渉しなく、これによりタッチ表示パネルのタッチ機能が実現できることを確保する。
本開示の幾つかの実施例が図６に示す構造を採用する場合、第２電極ストリップ７２を使用せず、各第１電極ストリップ７１を時分割多重化することにより、タッチ表示パネル２００の表示機能及びタッチ機能を実現することができる。従って、第１電極ストリップ７１及び第２電極ストリップ７２の延在方向がその長手方向である場合、第１電極ストリップ７１の幅が第２電極ストリップ７２の幅よりも大きい設計を採用する。各第１電極ストリップ７１の幅は、可能な限り広く設定される（この幅は、対応するサブ画素領域内の発光層３の面積によって制限されない）。各第２電極ストリップ７２の幅は、可能な限り狭く設定される。これにより、各第１電極ストリップ７１における抵抗を可能な限り低減することができ、各第１電極ストリップ７１における電圧降下をさらに低減することに寄与する。さらに、各第１電極ストリップ７１がタッチ構造における感応線Ｒとして用いられる時、各第１電極ストリップ７１の抵抗が小さいほど、各第１電極ストリップ７１によって得られる感応信号の信号対雑音比が高くなり、これによりタッチ表示パネル２００が良好なタッチ効果を有するのを確保することができる。また、１つの可能な設計として、各第１電極ストリップ７１と第１レベル信号端子（例えば、ＶＳＳ信号端子）との間に絶縁膜層が設けられる。各第１電極ストリップ７１は、それぞれ絶縁膜層中に設けられた対応するビアを介して第１レベル信号端子（例えば、ＶＳＳ信号端子）に接続される。これにより、各第１電極ストリップ７１の間が互いに絶縁することを保証するという前提で、第１レベル信号端子（例えば、ＶＳＳ信号端子）によって提供された第１レベル信号を各第１電極ストリップ７１に入力する。
本開示の幾つかの実施例において、タッチ表示パネル２００のタッチ領域Ａは、矩形に設置される。図４に示すように、各第１電極ストリップ７１及び各第２電極ストリップ７２は、タッチ領域Ａの長手方向Ｙに沿って延び、即ち、各第１電極ストリップ７１及び各第２電極ストリップ７２は、タッチ領域Ａの長辺に平行である。又は、図５に示すように、各第１電極ストリップ７１及び各第２電極ストリップ７２は、タッチ領域Ａの幅方向Ｘに沿って延び、即ち、各第１電極ストリップ７１及び各第２電極ストリップ７２は、タッチ領域Ａの短辺に平行である。指摘されるべきなのは、各第１電極ストリップ７１がタッチ領域Ａの長手方向Ｙに沿って延びる設計に対して、各第１電極ストリップ７１がタッチ領域Ａの幅方向Ｘに沿って延びる設計は、各第１電極ストリップ７１の長さをより短くすることができる。こうして、各第１電極ストリップ７１の抵抗をさらに低減し、ひいては各第１電極ストリップ７１における電圧降下をさらに低減させることができる。
さらに、本開示の幾つかの実施例において、図２〜図６に示すように、タッチ表示パネル２００は、分割電極層７のアレイ基板１から離れた側に設けられる薄膜封止層５と、薄膜封止層５のアレイ基板１から離れた側に設けられるタッチ電極層とをさらに含む。タッチ電極層は、複数の第１電極ストリップ７１又は複数の第２電極ストリップ７２と交差して配置される複数の第３電極ストリップ９を含む。各第３電極ストリップ９は、第２タッチ信号を伝送するように、それぞれ第２タッチ信号端子Ｓ２に接続され、且つ第３電極ストリップ９の間は、２つずつ絶縁されている。さらに、前記複数の第３電極ストリップ９と前記複数の第１電極ストリップ７１とは、互いに垂直である。又は、前記複数の第３電極ストリップ９と前記複数の第２電極ストリップ７２とは、互いに垂直である。
説明すべきなのは、上記の幾つかの実施例において、薄膜封止層５は、一方で発光層３の有機発光材料を外部環境における水蒸気から保護することができ、他方で複数の第１電極ストリップ７１及び複数の第２電極ストリップ７２と複数の第３電極ストリップ９との間の絶縁層として用いることもできる。
各第１電極ストリップ７１（又は各第２電極ストリップ７２）が第１タッチ信号を伝送し、且つ各第３電極ストリップ９が第２タッチ信号を伝送する時、各第１電極ストリップ７１（又は各第２電極ストリップ７２）と各第３電極ストリップ９との間は、薄膜封止層５によって離間されるため、各第１電極ストリップ７１（又は第２電極ストリップ７２）と各第３電極ストリップ９との各交差位置に相互容量Ｃが形成され、これによりタッチ表示パネル２００はタッチ機能を実現することができる。
説明すべきなのは、上記の第１タッチ信号がタッチ機能を実現するための駆動信号であり、第２タッチ信号がタッチ位置を検知することによって発生する感応信号である場合、各第１電極ストリップ７１（又は各第２電極ストリップ７２）は、タッチ構造の駆動線Ｔとして用いられ、各第３電極ストリップ９は、タッチ構造の感応線Ｒとして用いられる。反対的には、第１タッチ信号がタッチ位置を検知することによって発生する感応信号で、第２タッチ信号がタッチ機能を実現するための駆動信号である場合、各第１電極ストリップ７１（又は各第２電極ストリップ７２）は、タッチ構造の感応線Ｒとして用いられ、各第３電極ストリップ９は、タッチ構造の駆動線Ｔとして用いられる。
また、さらに図４〜図６に示すように、各第３電極ストリップ９の位置を設計する際に、各第３電極ストリップ９はそれぞれ、対応する隣り合う２列の画素電極８間の間隙領域に位置することに留意されたい。こうして、各第３電極ストリップ９及び各画素電極８のベース基板への正投影から見ると、各第３電極ストリップ９の正投影と隣り合う２列の画素電極８の正投影との間の隙間領域は、少なくとも部分的に重なり、各第３電極ストリップ９の正投影のその自体の延在方向に沿う両側の辺縁は、その両側に位置する２列の画素電極８の正投影とが、小部分の重なりが存在してもよい（もちろん重ならなくてもよい）。こうして、各第３電極ストリップ９と隣り合う画素電極８との間の寄生容量を低減することができ、さらに各第３電極ストリップ９がその所在するサブ画素領域の光透過率に与える影響を低減することができる。
本開示の幾つかの実施例に係るタッチ表示パネル２００は、複数の電極分割ストリップ６を用いて、分割電極層７を複数の第１電極ストリップ７１と複数の第２電極ストリップ７２に分割し、各第１電極ストリップ７１を発光層３のアレイ基板１から離れた表面に位置させ、各第２電極ストリップ７２を電極分割ストリップ６のアレイ基板１から離れた表面に位置させる。こうして、各第１電極ストリップ７１は、対応するサブ画素領域内の発光素子の一種の電極（カソード又はアノード）として用いられ、各第２電極ストリップ７２は、タッチ構造内の一種の信号線（駆動線Ｔ又は感応線Ｒ）として用いられ、これによりタッチ構造を表示パネル中に集積させ、タッチ表示パネル２００を得ることができる。又は、各第１電極ストリップ７１を時分割多重化することにより、各第１電極ストリップ７１を表示期間ｔ１でその対応するサブ画素領域内の発光素子の一種の電極として機能させ、タッチ期間ｔ２でタッチ構造内の一種の信号線として機能させ、これによってもタッチ構造を表示パネル中に集積させ、タッチ表示パネル２００を取得することができる。
関連技術におけるアドオン型構造及びＭＬＯＣタッチ構造と比較して、本開示の幾つかの実施例に係る発光素子の一種の電極とタッチ構造の一種の信号線とは、同一フィルム層（分割電極層７）に属し、その構造はより簡単である。さらに、該分割電極層７は、薄膜封止層５の内側（薄膜封止層５のアレイ基板１に近接する側）に位置し、即ち、本開示の幾つかの実施例は、少なくとも一部のタッチ構造を表示パネルの内部に集積するので、この構造で得られるタッチ表示パネル２００は、より軽量薄型になる。
また、従来技術において表示パネルのカソード層を複数のブロック状電極にパターニングする構造と比較して、本開示の幾つかの実施例において、ストリップ形状の複数の第１電極ストリップ７１を対応するサブ画素領域内の発光素子の一種の電極として用いることにより、各発光素子中の対応する電極の抵抗を効果的に低減することができ、これにより、各発光素子中の対応する電極での電圧降下を低減することができる。
本開示の幾つかの実施例は、タッチ表示パネルの製造方法をさらに提供する。図７に示すように、この製作方法はＳ１００〜Ｓ４００を備える。
Ｓ１００：アレイ基板を製造する。
上記のアレイ基板を製造するステップは、ベース基板上に薄膜トランジスタアレイを製造する工程と、薄膜トランジスタアレイのベース基板から離れた側に複数の画素電極を製造する工程とを含む。ここで、各画素電極は、それぞれ薄膜トランジスタアレイ中の対応する駆動薄膜トランジスタに接続されている。
Ｓ２００：アレイ基板の一側に画素定義層を形成し、画素定義層によって定義されたサブ画素領域に発光層を形成する。
図９に示すように、製造されたアレイ基板１の一側にパターニングされた画素定義層２を製造する。前記画素定義層２は、タッチ表示パネルの複数のサブ画素領域を定義するように、複数の開口状のサブ画素パターンを有する。
図１０に示すように、画素定義層２によって定義された各サブ画素領域の開口内には、発光層３が形成される。選択的には、発光層３の材料は有機発光材料である。異なる色のサブ画素領域には、対応する色の光を発光することができる発光層３が形成される。
Ｓ３００：画素定義層のアレイ基板から離れた側に、タッチ領域を複数のストリップ形状領域に分割する複数の電極分割ストリップを形成する。
図１１及び図１２に示すように、画素定義層２のアレイ基板１から離れた側に複数の電極分割ストリップ６を製造するステップは、
Ｓ３０１：画素定義層２のアレイ基板１から離れた側にフォトレジスト層６’を塗布するステップと、
Ｓ３０２：フォトレジスト層６’を露光、現像及びエッチングして、非電極分割ストリップの領域に位置するフォトレジスト材料を除去する；画素定義層２上に保留された残りのフォトレジスト材料によって、複数の電極分割ストリップ６を形成するステップと、を含む。
説明すべきなのは、フォトレジスト層６’がポジ型フォトレジスト材料で形成されるか、又はネガ型フォトレジスト材料で形成されるかによって、露光及び現像が必要な領域が異なる。例えば、フォトレジスト層６’がポジ型フォトレジスト材料で形成されると、フォトレジスト層６’の露光及び現像が必要な領域は、非電極分割ストリップ領域を指す。又は、さらに例えば、フォトレジスト層６’がネガ型フォトレジスト材料で形成されると、フォトレジスト層６’の露光及び現像が必要な領域は、電極分割ストリップ領域を指す。図９及び図１０は、フォトレジスト層６’がポジ型フォトレジスト材料で形成される例で説明する。
Ｓ４００：複数の電極分割ストリップのアレイ基板から離れた側に電極材料を堆積し、分割電極層を形成する。ここで、電極材料を堆積する過程において、分割電極層は、複数の電極分割ストリップによって分割され、複数のストリップ形状領域に位置する複数の第１電極ストリップと、複数の電極分割ストリップのアレイ基板から離れた表面に位置する複数の第２電極ストリップとを形成し、且つ前記複数の第１電極ストリップと前記複数の第２電極ストリップとの間は、互いに絶縁されている。
図１３に示すように、複数の電極分割ストリップ６のアレイ基板１から離れた側に電極材料を堆積する時、一部の電極材料は、発光層３のアレイ基板１から離れた表面に堆積し、複数の第１電極ストリップ７１を形成する。他の一部の電極材料は、複数の電極分割ストリップ６のアレイ基板１から離れた表面に堆積し、複数の第２電極ストリップ７２を形成する。複数の各電極分割ストリップ６の存在により、複数の第１電極ストリップ７１と複数の第２電極ストリップ７２との間は、自然的に互いに絶縁されることができる。即ち、これは、分割電極層７が前記複数の電極分割ストリップ６によって、複数の第１電極ストリップ７１と複数の第２電極ストリップ７２とに分割されることに相当する。ここで、複数の第１電極ストリップ７１は、前記複数の電極分割ストリップ６がタッチ領域を分割してなる複数のストリップ形状領域内に対応して位置し、且つ発光層３のアレイ基板１から離れた表面に位置する。複数の第２電極ストリップ７２は、前記複数の電極分割ストリップ６のアレイ基板１から離れた表面に対応して位置する。
本開示の幾つかの実施例において、図８に示すように、タッチ表示パネルの製造方法は、Ｓ５００及びＳ６００をさらに含む。
Ｓ５００：分割電極層のアレイ基板から離れた側に薄膜封止層を形成する。
図１４に示すように、分割電極層７のアレイ基板１から離れた側に薄膜封止層５を製造し、薄膜封止層５によって分割電極層７及び発光層３における発光材料を保護することができる。
Ｓ６００：薄膜封止層のアレイ基板から離れた側にタッチ電極層を形成する。前記タッチ電極層は、複数の第１電極ストリップ又は複数の第２電極ストリップと交差して配置される複数の第３電極ストリップを含み、且つ複数の第３電極ストリップの間は、２つずつ絶縁されている。
選択的には、図１５に示すように、複数の第１電極ストリップ７１と複数の第２電極ストリップ７２とは、平行に配置されている。薄膜封止層５のアレイ基板１から離れた側に複数の第３電極ストリップ９を製造し、複数の第３電極ストリップ９の延在方向と複数の第１電極ストリップ７１の延在方向とを互いに垂直にさせ、且つ複数の第３電極ストリップ９の延在方向と複数の第２電極ストリップ７２の延在方向とを互いに垂直にさせる。
上記の幾つかの実施例による製造方法では、１回のフィルム層堆積工程によって複数の第１電極ストリップ７１及び複数の第２電極ストリップ７２を同時に形成して、タッチ表示パネルの製造プロセスを大幅に簡素化することができる。
本開示の幾つかの実施例は、本開示の幾つかの実施例に係るタッチ表示パネルに適用される、タッチ表示パネルの駆動方法をさらに提供する。１フレームの時間は、１つの駆動周期ｔであり、前記タッチ表示パネルの駆動方法は、以下の２つの形態のいずれかを含む。
形態一：さらに図４及び図５に示すように、形態一が適用されるタッチ表示パネルにおいて、複数の第１電極ストリップ７１のうちの少なくとも１つの第１電極ストリップ７１は、第１レベル信号端子（例えば、ＶＳＳ信号端子）に接続され、且つ各隣り合う２つの第１電極ストリップ７１の間は、互いに短絡される。複数の第２電極ストリップ７２の各々は、それぞれ第１タッチ信号端子Ｓ１に接続され、且つ複数の第２電極ストリップ７２の間は、２つずつ絶縁されている。前記タッチ表示パネルを駆動する時、１フレームの時間内に、複数の第１電極ストリップ７１に第１レベル信号（例えば、ＶＳＳ信号）を印加し、さらに複数の第２電極ストリップ７２のそれぞれに第１タッチ信号を伝送させる。
補充して説明する必要があるのは、形態一における第１レベル信号（例えばＶＳＳ信号）が発光素子のカソードを駆動する信号として用いられる場合、タッチ表示パネルの各画素電極８は、その対応するサブ画素領域内の発光素子のアノードとして用いられ、カソードとアノードが共同で発光素子における発光層３を駆動して発光させることにより、タッチ表示パネルの表示機能を実現することができる。さらに、形態一における第１タッチ信号がタッチ機能を実現するために各第２電極ストリップ７２に印加される駆動信号として用いられる場合、タッチ表示パネルにおける各第３電極ストリップ９上から読み取られる第２タッチ信号がタッチ位置を検知することによって発生する感応信号である。又は、形態一における第１タッチ信号がタッチ位置を検知することによって発生する感応信号であって、かつ各第２電極ストリップ７２から読み取られる場合、タッチ表示パネルにおける各第３電極ストリップ９に印加する必要がある第２タッチ信号は、タッチ機能を実現するための駆動信号である。こうして、各第２電極ストリップ７２と各第３電極ストリップ９との交差位置に相互容量Ｃを形成することができ、これによりタッチ表示パネルにタッチ機能を実現させる。
形態二：さらに図６に示すように、形態二に適用されたタッチ表示パネルにおいて、複数の第１電極ストリップ７１は、それぞれ第１レベル信号端子（例えばＶＳＳ信号端子）及び第１タッチ信号端子Ｓ１に接続され、且つ複数の第１電極ストリップ７１の間は、２つずつ絶縁されている。前記タッチ表示パネルを駆動する時、１フレームの時間を表示期間ｔ１とタッチ期間ｔ２に分割する。表示期間ｔ１内では、複数の第１電極ストリップ７１に第１レベル信号（例えばＶＳＳ信号）を印加する。タッチ期間ｔ２内では、複数の第１電極ストリップ７１は、それぞれ第１タッチ信号を伝送する。
図１６に示すように、本開示の幾つかの実施例は、形態二の駆動タイミングを例示的に提供する。本開示の幾つかの実施例において、タッチ表示パネル２０は、垂直駆動信号ＶＤによってタッチ期間ｔ２又は表示期間ｔ１に移行するように制御される。タッチ期間ｔ２は通常、各フレーム時間の垂直ブランキング（Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇ ）期間に設定される。例えば、タッチ期間ｔ２は垂直ブランキング期間にあり、且つ両期間の時間長は同じである。ここで、各フレーム時間の垂直ブランキング期間の時間長は、現フレームの画面走査が完了した後、次のフレームの画面走査を開始する前に、画面画像の右下隅から画面画像の左上隅に戻る時間間隔に等しい。タッチ期間ｔ２は垂直ブランキング期間に位置し、タッチ表示パネルの正常な表示に影響を与えない。
選択的には、第ｎフレームの時間のタッチ期間ｔ１では、垂直駆動信号ＶＤをハイに設定し、垂直同期信号（ＶＳＹＮＣ，ＶＳ）及び水平同期信号（ＨＳＹＮＣ，ＶＳ）をいずれもローに設定して、タッチ表示パネルに対してタッチ駆動を行う。第ｎフレームの時間の表示期間ｔ２では、垂直駆動信号ＶＤをローに設定し、垂直同期信号（ＶＳＹＮＣ）をハイに設定し、水平同期信号（ＨＳＹＮＣ）は、１つの水平タイミングサイクル（Ｈｏｒｉｚｏｎｔａｌ Ｔｉｍｉｎｇ Ｃｙｃｌｅｓ）内で複数のハイレベルパルスを順次出力し、タッチ表示パネルに対して表示駆動を行う。補充して説明する必要があるのは、形態二における第１レベル信号（例えばＶＳＳ信号）が発光素子のカソードを駆動する信号として用いられる場合、タッチ表示パネルにおける各画素電極８は、その対応するサブ画素領域内の発光素子のアノードとして用いられ、カソードとアノードが共同で発光素子における発光層３を駆動して発光させることにより、表示期間ｔ１でタッチ表示パネルの表示機能を実現することができる。さらに、形態二における第１タッチ信号がタッチ機能を実現するために各第１電極ストリップ７１上に印加される駆動信号として用いられる場合、タッチ表示パネルにおける各第３電極ストリップ９上から読み取られる第２タッチ信号は、タッチ位置を検知することによって発生する感応信号である。又は、形態二における第１タッチ信号がタッチ位置を検知することによって発生する感応信号であって、かつ各第１電極ストリップ７１から読み取られる場合、タッチ表示パネルにおける各第３電極ストリップ９に印加する必要がある第２タッチ信号は、タッチ機能を実現するための駆動信号である。こうしてタッチ期間ｔ２では、各第１電極ストリップ７１と各第３電極ストリップ９との交差位置に相互容量Ｃを形成することができ、これによりタッチ期間ｔ２でタッチ表示パネルのタッチ機能を実現することができる。
言及される価値があるのは、上記の形態二において、各第２電極ストリップ７２を使用せず、各第１電極ストリップ７１を時分割多重化することにより、タッチ表示パネル２００の表示及びタッチ機能を実現することができる。従って、第１電極ストリップ７１及び第２電極ストリップ７２の延在方向をその長手方向とした場合、第１電極ストリップ７１の幅が第２電極ストリップ７２の幅より大きい設計を採用する。各第１電極ストリップ７１の幅は、対応するサブ画素領域における発光層３の面積によって制限されなくてもよく、各第１電極ストリップ７１の幅を可能な限り広く設定することができ、これにより各第１電極ストリップ７１上の抵抗を可能な限り低減することができ、さらに各第１電極ストリップ７１によって得られる感応信号の信号対雑音比を向上させることができる。
本開示の幾つかの実施例は、タッチ表示装置をさらに提供する。図１７に示すように、前記タッチ表示装置１００１は、本開示の幾つかの実施例によるタッチ表示パネル２００を含む。このタッチ表示装置は、構造全体が簡単で、薄型軽量で、及び製造工程が簡単であるという利点を有する。
本開示の幾つかの実施例に係る表示装置は、ＯＬＥＤパネル、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、又はナビゲーション等のいかなる表示機能を有する製品又は部品である。
上記は、本開示の具体的な実施形態に過ぎず、本開示の保護範囲は、これらに限定されない。当業者が本開示の技術的範囲内で容易に想到できる変更や置換は、いずれも本開示の保護範囲内に含まれるものとする。従って、本開示の保護範囲は、特許請求の範囲に記載された権利範囲を準拠するものとする。

Claims (16)

  1. アレイ基板と、
    前記アレイ基板の一側に設けられ、定義されたサブ画素領域に発光層が設けられる画素定義層と、
    前記画素定義層の前記アレイ基板から離れた側に設けられ、タッチ領域を複数のストリップ形状領域に分割する複数の電極分割ストリップと、
    前記複数の電極分割ストリップの前記アレイ基板から離れた側に設けられる分割電極層と、を備えるタッチ表示パネルであって、
    前記分割電極層は、
    前記複数のストリップ形状領域に位置する複数の第１電極ストリップと、
    前記複数の電極分割ストリップの前記アレイ基板から離れた表面に位置する複数の第２電極ストリップとを含み、
    前記複数の第２電極ストリップと前記複数の第１電極ストリップとの間は、互いに絶縁されている、タッチ表示パネル。
  2. 前記複数の第１電極ストリップのうちの少なくとも１つの前記第１電極ストリップは、第１レベル信号端子に接続され、且つ各隣り合う２つの前記第１電極ストリップの間は、互いに短絡されており；前記複数の第２電極ストリップのうちの各前記第２電極ストリップは、それぞれ第１タッチ信号端子に接続され、且つ前記複数の第２電極ストリップの間は、２つずつ絶縁されている、請求項１に記載のタッチ表示パネル。
  3. 前記第１レベル信号端子は、第１レベル信号線を含み、
    前記タッチ表示パネルは、少なくともタッチ領域の両端の辺縁領域に設けられる第１レベル信号線をさらに含み、前記第１レベル信号線と前記複数の第１電極ストリップとは互いに垂直であり、且つ前記複数の第１電極ストリップの両端はそれぞれ、対応する側の第１レベル信号線に電気的に接続されている、請求項２に記載のタッチ表示パネル。
  4. 前記複数の第１電極ストリップのうちの各前記第１電極ストリップはそれぞれ、第１レベル信号端子及び第１タッチ信号端子に接続され、且つ前記複数の第１電極ストリップの間は、２つずつ絶縁されている、請求項１に記載のタッチ表示パネル。
  5. 前記タッチ領域の形状は、矩形を含み、
    前記複数の第１電極ストリップは、前記タッチ領域の長手方向に沿って延び、
    又は、前記複数の第１電極ストリップは、前記タッチ領域の幅方向に沿って延びる、請求項１に記載のタッチ表示パネル。
  6. 前記電極分割ストリップの材料は、ポジ型フォトレジストを含み、前記電極分割ストリップの、前記電極分割ストリップの延在方向に垂直な断面は台形であり、前記台形の前記アレイ基板から離れた辺の長さは、前記台形の前記アレイ基板に近接する辺の長さより短く、
    又は、前記電極分割ストリップの材料は、ネガ型フォトレジストを含み、前記電極分割ストリップの、前記電極分割ストリップの延在方向に垂直な断面は逆台形であり、前記逆台形の前記アレイ基板から離れた辺の長さは、前記逆台形の前記アレイ基板に近接する辺の長さより長い、請求項１に記載のタッチ表示パネル。
  7. 前記複数の電極分割ストリップの延在方向は、前記画素定義層によって定義されたサブ画素領域の列方向に平行であり、隣り合う２つの前記電極分割ストリップの間に１列又は複数列のサブ画素領域が設けられ、
    又は、前記複数の電極分割ストリップの延在方向は、前記画素定義層によって定義されたサブ画素領域の行方向に平行であり、隣り合う２つの前記電極分割ストリップの間に１行又は複数行のサブ画素領域が設けられる、請求項１〜６のいずれかに記載のタッチ表示パネル。
  8. 前記複数の第１電極ストリップのうちの少なくとも１つの第１電極ストリップは、対応するサブ画素領域内の前記発光層の前記アレイ基板から離れた表面に位置する、請求項７に記載のタッチ表示パネル。
  9. 前記電極分割ストリップの前記アレイ基板に垂直な方向における厚さは１μｍ〜２μｍであり、
    前記分割電極層の前記アレイ基板に垂直な方向における厚さは１０ｎｍ〜２０ｎｍである、請求項１〜６のいずれかに記載のタッチ表示パネル。
  10. 前記分割電極層の前記アレイ基板から離れた側に設けられる薄膜封止層と、
    前記薄膜封止層の前記アレイ基板から離れた側に設けられるタッチ電極層とをさらに含み、
    前記タッチ電極層は、前記複数の第１電極ストリップ又は前記複数の第２電極ストリップと交差配置する複数の第３電極ストリップを含み、前記複数の第３電極ストリップはそれぞれ、第２タッチ信号端子に接続され、且つ前記複数の第３電極ストリップの間は、２つずつ絶縁されている、請求項１〜６のいずれかに記載のタッチ表示パネル。
  11. 前記複数の第３電極ストリップと前記複数の第１電極ストリップ又は前記複数の第２電極ストリップとは、互いに垂直である、請求項１０に記載のタッチ表示パネル。
  12. アレイ基板を製造するステップと、
    前記アレイ基板の一側に画素定義層を形成し、前記画素定義層によって定義されたサブ画素領域に発光層を形成するステップと、
    前記画素定義層の前記アレイ基板から離れた側に、タッチ領域を複数のストリップ形状領域に分割する複数の電極分割ストリップを形成するステップと、
    前記複数の電極分割ストリップの前記アレイ基板から離れた側に電極材料を堆積し、分割電極層を形成するステップとを備え、
    前記電極材料を堆積する過程において、前記分割電極層は、前記複数の電極分割ストリップによって分割され、前記複数のストリップ形状領域に位置する複数の第１電極ストリップと、前記複数の電極分割ストリップの前記アレイ基板から離れた表面に位置する複数の第２電極ストリップとを形成し、且つ前記複数の第１電極ストリップと前記複数の第２電極ストリップとの間は、互いに絶縁されている、タッチ表示パネルの製造方法。
  13. 前記分割電極層の前記アレイ基板から離れた側に薄膜封止層を形成するステップと、
    前記薄膜封止層の前記アレイ基板から離れた側にタッチ電極層を形成し、前記タッチ電極層は、前記複数の第１電極ストリップ又は前記複数の第２電極ストリップと交差して配置される複数の第３電極ストリップを含み、且つ前記複数の第３電極ストリップの間は、２つずつ絶縁されているステップとをさらに備える、請求項１２に記載のタッチ表示パネルの製造方法。
  14. 請求項２又は３に記載のタッチ表示パネルに適用され、
    １フレームの時間内に、複数の第１電極ストリップに第１レベル信号を印加し、さらに複数の第２電極ストリップにそれぞれ第１タッチ信号を伝送させるステップを含む、タッチ表示パネルの駆動方法。
  15. 請求項４に記載のタッチ表示パネルに適用され、
    １フレームの時間を表示期間とタッチ期間に分割するステップと、
    前記表示期間内に、複数の第１電極ストリップに第１レベル信号を印加するステップと、
    前記タッチ期間内に、複数の第１電極ストリップにそれぞれ第１タッチ信号を伝送させるステップとを含む、タッチ表示パネルの駆動方法。
  16. 請求項１〜１１のいずれかに記載のタッチ表示パネルを備える表示装置。
JP2020505270A 2018-05-25 2019-03-27 タッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置 Pending JP2021524069A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810515682.8 2018-05-25
CN201810515682.8A CN108762561B (zh) 2018-05-25 2018-05-25 触控显示面板及其制造方法、驱动方法、触控显示装置
PCT/CN2019/079825 WO2019223419A1 (zh) 2018-05-25 2019-03-27 触控显示面板及其制作方法、驱动方法、触控显示装置

Publications (2)

Publication Number Publication Date
JP2021524069A true JP2021524069A (ja) 2021-09-09
JPWO2019223419A5 JPWO2019223419A5 (ja) 2022-05-20

Family

ID=64006468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020505270A Pending JP2021524069A (ja) 2018-05-25 2019-03-27 タッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置

Country Status (5)

Country Link
US (1) US11216096B2 (ja)
EP (1) EP3805904A4 (ja)
JP (1) JP2021524069A (ja)
CN (1) CN108762561B (ja)
WO (1) WO2019223419A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108762561B (zh) 2018-05-25 2021-01-15 京东方科技集团股份有限公司 触控显示面板及其制造方法、驱动方法、触控显示装置
CN111326540B (zh) * 2018-11-29 2023-08-22 上海和辉光电股份有限公司 一种显示面板、显示面板的制备方法及显示装置
CN109858385B (zh) * 2019-01-09 2021-06-15 广州国显科技有限公司 显示面板以及显示设备
CN112684933B (zh) * 2020-12-29 2024-01-30 厦门天马微电子有限公司 一种触控显示面板、触控显示装置及驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093667A (ja) * 1999-09-28 2001-04-06 Sanyo Electric Co Ltd 有機発光素子、その製造装置およびその製造方法
JP2012212076A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器
WO2013140632A1 (ja) * 2012-03-23 2013-09-26 パイオニア株式会社 有機ｅｌ装置及びその製造方法
WO2013140631A1 (ja) * 2012-03-23 2013-09-26 パイオニア株式会社 有機ｅｌ装置及びその製造方法
US20160349899A1 (en) * 2015-05-29 2016-12-01 Lg Display Co., Ltd. Self-Capacitive Touch Sensor Integrated Type Display Device and Method for Manufacturing the Same
JP2018004925A (ja) * 2016-07-01 2018-01-11 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048033A1 (en) * 2002-09-11 2004-03-11 Osram Opto Semiconductors (Malaysia) Sdn. Bhd. Oled devices with improved encapsulation
KR101074799B1 (ko) * 2009-08-18 2011-10-19 삼성모바일디스플레이주식회사 터치 스크린 디스플레이 장치, 및 이의 제조 방법
CN103713792B (zh) * 2013-12-23 2016-06-01 京东方科技集团股份有限公司 阵列基板及其制造方法和触摸显示装置
KR102172929B1 (ko) * 2015-06-30 2020-11-03 엘지디스플레이 주식회사 유기발광표시장치
KR102632066B1 (ko) * 2015-07-30 2024-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법, 발광 장치, 모듈, 및 전자 기기
CN105493013B (zh) * 2015-09-11 2018-07-06 京东方科技集团股份有限公司 电容式触摸阵列基板及驱动方法、显示面板以及显示装置
CN106024836B (zh) * 2016-06-03 2019-01-01 京东方科技集团股份有限公司 带指纹识别功能的显示面板及制备方法、显示设备
US10529745B2 (en) * 2016-07-05 2020-01-07 Innolux Corporation Display device
CN106354302B (zh) 2016-08-19 2019-03-15 京东方科技集团股份有限公司 内嵌式透明触控显示面板及其制造方法、驱动方法
KR101849590B1 (ko) * 2016-10-31 2018-05-31 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106450019B (zh) * 2016-11-11 2018-04-20 京东方科技集团股份有限公司 有机发光二极管阵列基板及制备方法、显示装置
KR102057566B1 (ko) * 2016-11-24 2019-12-19 주식회사 하이딥 사용자 인터페이스 제공을 위한 터치 입력 방법 및 장치
CN106527815B (zh) 2016-11-25 2019-08-13 上海天马有机发光显示技术有限公司 触控显示面板
CN110392864B (zh) * 2017-03-29 2023-05-23 东丽株式会社 负型感光性树脂组合物、固化膜、具备固化膜的元件及有机el显示器、以及其制造方法
CN107093584B (zh) * 2017-05-05 2019-11-19 上海中航光电子有限公司 阵列基板、显示面板、显示装置以及阵列基板的制作方法
JP6842362B2 (ja) * 2017-05-12 2021-03-17 株式会社ジャパンディスプレイ 表示装置
CN107168578B (zh) * 2017-05-12 2019-09-27 京东方科技集团股份有限公司 内嵌式触控显示面板及其制作方法、显示装置
CN107066160A (zh) * 2017-05-16 2017-08-18 京东方科技集团股份有限公司 触控基板及其制作方法、显示装置
CN107104130A (zh) 2017-05-26 2017-08-29 京东方科技集团股份有限公司 一种oled显示基板及制备方法、显示面板及显示装置
KR102448031B1 (ko) * 2017-07-28 2022-09-28 삼성디스플레이 주식회사 센서 일체형 표시장치
CN108762561B (zh) 2018-05-25 2021-01-15 京东方科技集团股份有限公司 触控显示面板及其制造方法、驱动方法、触控显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093667A (ja) * 1999-09-28 2001-04-06 Sanyo Electric Co Ltd 有機発光素子、その製造装置およびその製造方法
JP2012212076A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器
WO2013140632A1 (ja) * 2012-03-23 2013-09-26 パイオニア株式会社 有機ｅｌ装置及びその製造方法
WO2013140631A1 (ja) * 2012-03-23 2013-09-26 パイオニア株式会社 有機ｅｌ装置及びその製造方法
US20160349899A1 (en) * 2015-05-29 2016-12-01 Lg Display Co., Ltd. Self-Capacitive Touch Sensor Integrated Type Display Device and Method for Manufacturing the Same
JP2018004925A (ja) * 2016-07-01 2018-01-11 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
EP3805904A4 (en) 2022-03-16
EP3805904A1 (en) 2021-04-14
CN108762561B (zh) 2021-01-15
WO2019223419A1 (zh) 2019-11-28
US20210141476A1 (en) 2021-05-13
US11216096B2 (en) 2022-01-04
CN108762561A (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
CN210349260U (zh) 显示面板、显示装置
JP2021524069A (ja) タッチ表示パネル及びその製造方法、駆動方法、タッチ表示装置
CN106908980B (zh) 阵列基板、触控显示面板及显示装置
US20220376015A1 (en) Display panel, display device and terminal device
KR102443121B1 (ko) 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스
US10700143B2 (en) Touch display substrate, touch display apparatus having the same, pixel arrangement, and fabricating method thereof
US11016624B2 (en) Touch display panel and manufacturing method thereof, display device
CN113196494B (zh) 显示基板及其制备方法、显示装置
CN113272963B (zh) 显示基板及其制作方法、驱动方法、显示装置
WO2021243875A1 (zh) 显示基板以及显示装置
JP2023531339A (ja) 表示パネル及び表示装置
JP2021513106A (ja) 表示パネル、ディスプレイ及び表示端末
CN215266306U (zh) 显示面板及显示装置
WO2021227025A1 (zh) 一种显示面板及其制作方法、显示装置
US11244627B2 (en) Display panel, display screen and control method thereof
CN115274708A (zh) 显示面板及显示装置
CN115226412A (zh) 显示面板及显示装置
CN113035901A (zh) 透光显示面板及其制备方法、显示面板
US20240188355A1 (en) Display panel, display device and terminal device
WO2023159602A9 (zh) 显示面板、显示装置
WO2022236765A9 (zh) 显示面板、显示装置及终端设备
WO2021243876A1 (zh) 显示基板以及显示装置
US20220121835A1 (en) Displaying base plate and fabricating method thereof, and displaying device
CN116918490A (zh) 显示基板和显示装置
CN115769375A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231025

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20231124