CN107093584B - 阵列基板、显示面板、显示装置以及阵列基板的制作方法 - Google Patents

阵列基板、显示面板、显示装置以及阵列基板的制作方法 Download PDF

Info

Publication number
CN107093584B
CN107093584B CN201710312403.3A CN201710312403A CN107093584B CN 107093584 B CN107093584 B CN 107093584B CN 201710312403 A CN201710312403 A CN 201710312403A CN 107093584 B CN107093584 B CN 107093584B
Authority
CN
China
Prior art keywords
layer
underlay substrate
line
electrode
touching signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710312403.3A
Other languages
English (en)
Other versions
CN107093584A (zh
Inventor
金慧俊
朱雪婧
曹兆铿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201710312403.3A priority Critical patent/CN107093584B/zh
Publication of CN107093584A publication Critical patent/CN107093584A/zh
Application granted granted Critical
Publication of CN107093584B publication Critical patent/CN107093584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板、显示装置以及阵列基板的制作方法。制作方法采用第一掩膜版制作栅极线与像素电极，采用第二掩膜版制作薄膜晶体管与触控信号线、采用第三掩膜版制作第一过孔与第二过孔，采用第四掩膜版制作公共电极层，且公共电极层包括第一连接结构和公共电极单元，公共电极单元包括第二连接结构，第一连接结构通过第一过孔与漏极、像素电极均接触；第二连接结构通过第二过孔与触控信号线接触。本申请通过四块掩膜版实现了阵列基板的制作，减少了掩膜版的数量，能够降低制造成本。

Description

阵列基板、显示面板、显示装置以及阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板、显示装置以及阵列基板的制作方法。
背景技术
随着液晶显示技术的不断发展，液晶显示面板广泛应用于移动终端、家用电视、数字相机、计算机等显示设备中。液晶显示面板包括阵列基板、彩膜基板以及位于阵列基板与封装基板之间的液晶。
内置触控液晶显示将实现触控功能的触控电极集成在阵列基板或者彩膜基板。其中，当触控电极集成在阵列基板上时，该阵列基板包括像素电极、栅极线、有源层、源漏层、触控信号线以及触控电极、目前较为常用的方法为采用六个掩膜版逐层制作，甚至有的采用八个掩膜版制作用于触控显示的阵列基板。
显然，采用上述方式，需要的掩膜版的数量较多，增加制造成本。
发明内容
本申请提供了一种显示面板、显示装置以及阵列基板的制作方法，能够解决上述问题。
本申请的第一方面提供了一种阵列基板的制作方法，包括：
使用第一掩膜版在衬底基板的一侧形成栅极线和像素电极；
在所述栅极线和所述像素电极远离所述衬底基板的外侧形成第一绝缘层，所述第一绝缘层覆盖所述栅极线和所述像素电极；
使用第二掩膜版在所述第一绝缘层远离所述衬底基板的一侧形成有源层和源漏层，所述源漏层包括源极、漏极、数据信号线和触控信号线，所述源极和所述漏极均与所述有源层电连接；
在所述有源层和所述源漏层远离所述衬底基板的外侧形成第二绝缘层，所述第二绝缘层覆盖所述有源层和所述源漏层；
使用第三掩膜版形成第一过孔和第二过孔，所述第一过孔贯通所述第一绝缘层和所述第二绝缘层，所述第二过孔贯通所述第二绝缘层，且所述像素电极的至少一部分、所述漏极的至少一部分裸露于所述第二过孔，所述触控信号线的至少一部分裸露于所述第一过孔；
使用第四掩膜版形成具有多个公共电极单元的公共电极层，所述公共电极层还包括第一连接结构，各所述公共电极单元包括第二连接结构，所述第一连接结构、所述第二连接结构相互绝缘，所述第一连接结构通过所述第一过孔与所述漏极、所述像素电极均接触；所述第二连接结构通过所述第二过孔与所述触控信号线接触。
本申请的第二方面提供了一种阵列基板，包括衬底基板、设置在所述衬底基板的一侧的栅极线、像素电极、第一绝缘层、有源层和源漏层、第二绝缘层和公共电极层，
所述第一绝缘层覆盖所述栅极线和所述像素电极；所述第二绝缘层覆盖所述有源层和所述源漏层；
所述源漏层包括源极、漏极、数据信号线和触控信号线，所述源极和所述漏极均与所述有源层电连接；
所述公共电极层包括多个公共电极单元和第一连接结构，各所述公共电极单元包括与所述第一连接结构绝缘的第二连接结构；
所述阵列基板还设置有贯穿所述第一绝缘层和所述第二绝缘层的第一过孔、贯穿所述第二绝缘层的第二过孔，所述第一连接结构通过所述第一过孔与所述漏极接触，所述第二连接结构通过所述第二过孔与所述触控信号线接触。
本申请的第三方面提供了一种显示面板，包括如上所述的阵列基板。
本申请的第四方面提供了一种显示装置，包括如上所述的显示面板。
本申请提供的技术方案可以达到以下有益效果：
本申请所提供的阵列基板的制作方法，栅极线与像素电极采用一块掩膜版制作；薄膜晶体管与触控信号线采用一块掩膜版制作，使触控信号线与源极、漏极同层制作；第一过孔和第二过孔采用一块掩膜版制作，以及公共电极层采用一块掩膜版制作，使第一连接结构、第二连接结构(即触控电极)以及其它公共电极同层制作，且使第一连接结构同时与漏极、像素电极电连接，第二连接结构与触控信号线电连接，即将公共电极复用为触控电极，从而通过四块掩膜版实现了用于触控显示的阵列基板的制作，显然，采用这种方式制造用于触控显示的阵列基板的过程中，减少了掩膜版的数量，能够降低制造成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
图1为本申请所提供的阵列基板的制作方法的流程图；
图2为本申请所提供的阵列基板的制作方法中，使用的第一掩膜版的结构示意图；
图3为本申请所提供的阵列基板的制作方法中，使用的第二掩膜版的结构示意图；
图4为本申请所提供的阵列基板的制作方法中，使用的第三掩膜版的结构示意图；
图5为本申请所提供的阵列基板的制作方法中，使用的第四掩膜版的结构示意图；
图6A-6K为本申请实施例提供的制作方法中，各子步骤形成的结构的结构示意图；
图7为本申请所提供的阵列基板的一种具体实施例的局部剖视图；
图8为本申请所提供的阵列基板的一种具体实施例的俯视图；
图9为本申请所提供的阵列基板中，各公共电极单元与触控信号线连接的结构示意图。
附图标记：
10-衬底基板；
110-第一导体层；
11a-像素电极；
111a-第一像素电极；
112a-第二像素电极；
113a-第三像素电极；
114a-第四像素电极；
11b-第一辅助电极；
120-第二导体层；
12a-栅极；
12b-第二辅助电极；
12c-栅极线；
121c-第一栅极线边缘；
122c-第二栅极线边缘；
1201-第一未覆盖区域；
130-第一绝缘层；
140-半导体层；
14a-有源层；
14b-第三辅助电极；
150-第三导体层；
15-源漏层；
15a-源极；
15b-漏极；
15c-触控信号线；
151c-延伸部；
152c-凸起部；
153c-第一触控信号线边缘；
154c-第二触控信号线边缘；
15d-数据信号线；
1501-第二未覆盖区域；
160-第二绝缘层；
16a-第一过孔；
16b-第二过孔；
170-第四导体层；
17-公共电极层；
17a-第一连接结构；
17b-公共电极单元；
171b-第二连接结构；
17c-横向刻缝；
171c-第一横向刻缝边缘；
172c-第二横向刻缝边缘；
17d-纵向刻缝；
171d-第一纵向刻缝边缘；
172d-第二纵向刻缝边缘；
102-第一光刻胶层；
1021-第一光刻胶图案；
1022-第二光刻胶图案；
103-第二光刻胶层；
1031-第三光刻胶图案；
1032-第四光刻胶图案；
104-第三光刻胶层；
1041-第五光刻胶图案；
1042-第一裸露区；
1043-第二裸露区；
105-第四光刻胶层；
1051-第六光刻胶图案；
20-集成电路板；
M1-第一掩膜版；
M11-第一全透光区；
M12-第一部分透光区；
M13-第一不透光区；
M2-第二掩膜版；
M21-第二全透光区；
M22-第二部分透光区；
M23-第二不透光区；
M3-第三掩膜版；
M31-第三全透光区；
M32-第三不透光区；
M4-第四掩膜版；
M41-第四全透光区；
M42-第四不透光区。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
具体实施方式
下面通过具体的实施例并结合附图对本申请做进一步的详细描述。
需要注意的是，本申请实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本申请实施例的限定。此外，在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或者“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一个元件“上”或者“下”。
请结合图1，图1为本申请所提供的阵列基板的制作方法的流程图。本申请实施例提供了一种阵列基板的制作方法，该阵列基板可以为用于触控显示的阵列基板，包括：
S10：使用第一掩膜版在衬底基板的一侧形成栅极线和像素电极；
S20：在栅极线和像素电极远离衬底基板的外侧形成第一绝缘层，具体地，在栅极线和像素电极中远离衬底基板的一者的外侧形成第一绝缘层，第一绝缘层覆盖栅极线和像素电极；
S30：使用第二掩膜版在第一绝缘层远离衬底基板的一侧形成有源层和源漏层，源漏层包括源极、漏极、数据信号线和触控信号线，源极和漏极均与有源层电连接，也就是说，触控信号线与源极、漏极同层制作；
S40：在有源层和源漏层远离衬底基板的外侧形成第二绝缘层，具体地，在有源层和源漏层中远离衬底基板的外侧形成第二绝缘层，第二绝缘层覆盖有源层和源漏层；
S50：使用第三掩膜版形成第一过孔和第二过孔，第一过孔贯通第一绝缘层和第二绝缘层，第二过孔贯通第二绝缘层，且像素电极的至少一部分、漏极的至少一部分裸露于第二过孔，触控信号线的至少一部分裸露于第一过孔；
S60：使用第四掩膜版形成具有多个公共电极单元的公共电极层，公共电极层还包括第一连接结构，各公共电极单元包括第二连接结构，第一连接结构、第二连接结构相互绝缘，第一连接结构通过第一过孔与漏极、像素电极均接触；第二连接结构通过第二过孔与触控信号线接触，即第一连接结构填充于第一过孔，第二连接结构填充于第二过孔。
需要说明的是，各公共电极单元还包括除第二连接结构外的其它公共电极，在本申请的实施例中，公共电极单元中的第二连接结构为触控电极，即公共电极复用为触控电极，在显示阶段，第二连接结构是公共电位；在触控阶段，第二连接结构是触控电位；对于第一连接结构，在显示阶段第一连接结构是像素电位，在非显示阶段，第一连接结构不导通。
其中，上述外侧指栅极线、像素电极、有源层或者源漏层远离衬底基板的一侧。
上述方法中，栅极线与像素电极采用一块掩膜版制作；薄膜晶体管与触控信号线采用一块掩膜版制作，即触控信号线与源极、漏极同层制作；第一过孔和第二过孔采用一块掩膜版制作，以及公共电极层采用一块掩膜版制作，以在公共电极层同时制作触控电极(即第二连接结构)、第一连接结构(即像素电极的一部分)以及其它公共电极，使公共电极复用为触控电极，显然这种方法仅通过四块掩膜版即能够实现用于触控显示的阵列基板的制作，从而减少了掩膜版的数量，能够降低制造成本。
可选地，第一掩膜版和第二掩膜版可以为半调色掩膜版，半调色掩膜版通常包括全透光区、部分透光区以及不透光区，部分透光区的透光率介于全透光区的透光率与不透光区的透光率之间。下面以第一掩膜版和第二掩膜版均为半调色掩膜版为例进行说明。
进一步地，使用第一掩膜版在衬底基板的一侧形成栅极线和像素电极包括：
S101：在衬底基板的一侧依次形成第一导体层和第二导体层，且第一导体层较第二导体层靠近衬底基板；
S102：使用第一掩膜版使第一导体层形成像素电极，使第一导体层和第二导体层形成栅极线；需要说明的是，由于第一掩膜版为半调色掩膜版，因此，实际形成的结构如图6C所示，在第一导体层形成像素电极11a、第一辅助电极11b，在第二导体层形成栅极12a和栅极线(图中未示出)，第一辅助电极11b与栅极12a或者栅极线层叠设置，且第一辅助电极11b较栅极12a靠近衬底基板10。优选地，为了更好地保证第一连接结构与像素电极11a电连接的可靠性，常常，在形成栅极线和栅极12a的同时，还在第二导体层上形成了第二辅助电极12b，第二辅助电极12b位于像素电极11a远离衬底基板10的一侧，且与像素电极11a电连接，从而使第一连接结构17a与第二辅助电极12b、像素电极11a同时接触连接，如图7所示。
其中，上述步骤中，在形成栅极线的同时形成栅极，栅极线沿其延伸方向与多个栅极连接，如图8中所示，栅极线12c在其延伸方向上连接多个栅极12a。
通过上述半调色掩膜版形成栅极线、像素电极以及栅极，能够使阵列基板的制作方法更简单，且使栅极线与像素电极位于不同层，在衬底基板所在的平面上二者位置相错，从而使像素电极与栅极线的控制更方便，避免二者互相干扰；且使第一辅助电极11b与栅极12a层叠设置，使二者并联后的电阻小于任一者的电阻，从而减少信号在栅极线15c(或者栅极12a)传输过程中的信号衰减；特别是针对大尺寸显示器而言，一般栅极线较长，采用该方法能够尽可能降低信号衰减。
请参考图2、图6A-图6C，图2为本申请所提供的阵列基板的制作方法中，使用的第一掩膜版的结构示意图；图6A-图6C示出了本申请实施例提供的制作方法中制作像素电极和栅极线的各子步骤形成的结构的示意图。
在本实施例中，第一掩膜版M1的结构如图2所示，第一掩膜版M1为半调色掩膜版，包括第一全透光区M11、第一部分透光区M12以及第一不透光区M13，第一不透光区M13与待形成的栅极、栅极线的外形相匹配，第一部分透光区M12与待形成的像素电极的外形相匹配。
如图6A所示，在衬底基板10的一侧依次形成第一导体层110和第二导体层120，并在第二导体层120远离第一导体层110的一侧形成第一光刻胶层102；然后使用第一掩膜版M1对第一光刻胶层102进行曝光。
可以使用紫外线对第一光刻胶层102进行曝光，即紫外线通过第一掩膜版M1来照射第一光刻胶层102，紫外线穿过第一全透光区M11照射到第一光刻胶层102上被第一全透光区M11覆盖的部分，紫外线穿过第一部分透光区M12照射到第一光刻胶层102上被第一部分透光区M12覆盖的部分，紫外线无法穿过第一不透光区M13，因此，第一光刻胶层102上被第一不透光区M13覆盖的部分不会受到紫外线的照射。
对曝光后的第一光刻胶层102进行显影，如图6B所示，第一光刻胶层102上被第一全透光区M11覆盖的部分被完全去除；第一光刻胶层102上被第一部分透光区M12覆盖的部分被部分移除，而形成具有第一厚度的第一光刻胶图案1021；第一光刻胶层102上被第一不透光区M13覆盖的部分全部保留，形成具有第二厚度的第二光刻胶图案1022。显然，第一光刻胶图案1021覆盖第一导体层110上待形成像素电极的区域；第二光刻胶图案1022覆盖第一导体层110与第二导体层120上待形成栅极线以及栅极的区域。其中，第一厚度小于第二厚度。
然后，首先通过刻蚀工艺去除第二导体层120中未被第一光刻胶图案1021和第二光刻胶图案1022覆盖的第一未覆盖区域1201。接着通过灰化工艺去除第一光刻胶图案1021，直到第一光刻胶图案1021被完全去除；在去除第一光刻胶图案1021的同时，第二光刻胶图案1022的第二厚度也减小。
接着，再次通过刻蚀工艺去除第一导体层110中未被第二光刻胶图案1022覆盖的区域，从而形成像素电极11a。再次通过灰化工艺去除第二光刻胶图案1022，从而形成栅极12a、栅极线(图6B中未示出)以及第一辅助电极11b，参考图6C。
采用上述方法形成的结构中，会同时形成多个栅极12a和多条栅极线12c，沿着栅极线12c的延伸方向，栅极线12c同时与多个栅极12a连接，参考图8所示。
在垂直于衬底基板10的方向上，栅极12a在衬底基板10的投影与像素电极11a、第二辅助电极12b在衬底基板10的投影之间均无交叠区域，以使栅极12a与像素电极11a之间绝缘。
可选地，第二导体层的材料的电导率大于第一导体层的材料的电导率，如第二导体层的材料为电导率较大的金属材料，第一导体层的材料可以为电导率比金属材料小的透明金属氧化物材料，从而减小信号传输过程中在栅极线上的损耗。
步骤S20中，在栅极线和像素电极远离衬底基板的外侧形成第一绝缘层，具体地可以采用沉积的方法在第二导体层远离第一导体层的一侧形成第一绝缘层，使第一绝缘层覆盖上述形成的栅极、栅极线以及像素电极。
步骤S30包括：
S301：在第一绝缘层远离衬底基板的一侧依次形成半导体层和第三导体层，且半导体层较第三导体层靠近衬底基板；
S302：使用第二掩膜版使半导体层形成有源层，第二导体层形成源漏层，即形成源极、漏极、数据信号线和触控信号线，通常，源极、漏极形成于有源层远离第一绝缘层的一侧。需要说明的是，由于第二掩膜版为半调色掩膜版，因此，实际形成的结构如图6F所示，图6F为本申请实施例提供的制作方法中，形成有源层14a和源漏层15后的结构示意图。在半导体层140上形成有源层14a、第三辅助电极14b，在第三导体层形成源极15a、漏极15b、数据信号线15d(如图8所示)和触控信号线15c，第三辅助电极14b与触控信号线15c层叠设置，且第三辅助电极14b较触控信号线15c靠近衬底基板10。
请参考图3、图6D-图6F，图3本申请所提供的阵列基板的制作方法中，使用的第二掩膜版的结构示意图；图6D-图6F示出了本申请实施例提供的制作方法中制作有源层14a和源漏层15的各子步骤中形成的结构的示意图。
其中，第二掩膜版M2的结构如图3所示，第二掩膜版M2为半调色掩膜版，包括第二全透光区M21、第二部分透光区M22以及第二不透光区M23，第二不透光区M23与待形成的源极15a、漏极15b、数据信号线15d(如图8中所示)和触控信号线15c的外形相匹配，第二部分透光区M22与第二不透光区M23的组成与待形成的有源层14a的外形相匹配。
如图6D所示，可以使用沉积的方法在第二导体层120远离第一导体层110的一侧依次形成第一绝缘层130、半导体层140以及第三导体层150，并在第三导体层150远离半导体层140的一侧形成第二光刻胶层103；然后使用第二掩膜版M2对第二光刻胶层103进行曝光。
可以使用紫外线对第二光刻胶层103进行曝光，即紫外线通过第二掩膜版M2来照射第二光刻胶层103，与使用第一掩膜版制作栅极、栅极线、第一辅助电极、像素电极时的各子步骤相同，在使用第二掩膜版M2对第二光刻胶层103曝光、显影后，如图6E所示，第二光刻胶层103上被第二全透光区M21覆盖的部分被完全去除；第二光刻胶层103上被第二部分透光区M22覆盖的部分被部分移除，而形成第三光刻胶图案1031；第二光刻胶层103上被第二不透光区M23覆盖的部分全部保留，形成第四光刻胶图案1032。显然，第三光刻胶图案1031和第四光刻胶图案1032共同覆盖半导体层140上待形成有源层14a的区域；第四光刻胶图案1032覆盖第三导体层150形成源极15a、漏极15b、数据信号线15d(如图8所示)、触控信号线15c以及第三辅助电极14b的区域(参考图6F)。其中，第三光刻胶图案1031的厚度小于第四光刻胶图案1032的厚度。
然后，首先通过刻蚀工艺去除半导体层140和第三导体层150中未被第三光刻胶图案1031和第四光刻胶图案1032覆盖的第二未覆盖区域1501。接着通过灰化工艺去除第三光刻胶图案1031，直到第三光刻胶图案1031被完全去除；在去除第三光刻胶图案1031的同时，第四光刻胶图案1032的厚度也减小。
再次使用刻蚀工艺去除第三导体层150中未被第四光刻胶图案1032覆盖的区域。再次通过灰化工艺去除第四光刻胶图案1032，从而形成源极15a、漏极15b、数据信号线(图6F中未示出)以及触控信号线15c，参考图6F。
采用上述方法形成的结构中，会同时形成多个源极15a和多条数据信号线15d，结合图7-8，沿着数据信号线15d的延伸方向，数据信号线15d可以同时与多个源极15a连接。
这样，使用第二掩膜版M2同时形成了薄膜晶体管的有源层14a、源极15a、漏极15b，且源极15a、漏极15b与有源层14a电连接。
进一步地，步骤S30使用第二掩膜版在第一绝缘层远离衬底基板的一侧形成有源层和源漏层中包括：
使用第二掩膜版使源漏层形成相互连接的延伸部和凸起部，以形成触控信号线，即在第三导体层形成延伸部151c和凸起部152c，参照图8，延伸部151c为条状结构，延伸部151c的延伸方向与栅极线12c相交，通常延伸部151c的延伸方向与栅极线12c的延伸方向垂直。在栅极线12c的延伸方向上，凸起部152c从延伸部151c的一侧凸出，此时，第二连接结构171b通过凸起部152c与触控信号线15c接触。通过设置凸起部152c，可以将触控信号线15c上不需要和第二连接结构171b(即触控电极)电连接处的宽度设置得较窄，从而能够提高显示面板的开口率，同时由于凸起部152c与第二连接结构171b连接，因此，能够使触控信号线15c与第二连接结构171b的电连接更方便。
需要说明的是，上述第三导体层为电导率较大的金属层，以减小信号传输过程中的电阻，保证信号的强度。
上述步骤S40具体为，可以使用沉积的方法在第三导体层远离半导体层的一侧形成第二绝缘层，且第二绝缘层覆盖有源层、源漏层以及第一绝缘层。
步骤S50使用第三掩膜版形成贯穿第一过孔和第二过孔的各子步骤可以参考图4、图6G-图6I所示，图4本申请所提供的阵列基板的制作方法中，使用的第三掩膜版的结构示意图；图6G-图6I示出了本申请实施例提供的制作方法中制作第一过孔和第二过孔各子步骤形成的结构的示意图。
第三掩膜版M3的结构如图4所示，第三掩膜版M3包括第三全透光区M31和第三不透光区M32，第三全透光区M31与待形成的第一过孔16a、第二过孔16b的外形相匹配，即第三全透光区M31能够覆盖第一绝缘层130、第二绝缘层160上待形成的第一过孔16a、第二过孔16b的区域(如图6I所示)。
如图6G所示，使用沉积的方法在第三导体层150远离半导体层140的一侧形成第二绝缘层160，并在第二绝缘层160远离第三导体层150的一侧形成第三光刻胶层104；然后使用第三掩膜版M3对第三光刻胶层104进行曝光。
可以使用紫外线对第三光刻胶层104进行曝光，即紫外线通过第三掩膜版M3来照射第三光刻胶层104，与使用第一掩膜版制作栅极、栅极线、第一辅助电极、像素电极时的各子步骤相同，在使用第三掩膜版M3对第三光刻胶层104曝光、显影后，如图6H所示，第三光刻胶层104上被第三全透光区M31覆盖的部分被完全去除，形成第一裸露区1042和第二裸露区1043；第三光刻胶层104上被第三不透光区M32覆盖的部分全部保留，形成第五光刻胶图案1041。显然，第一裸露区1042对应第二绝缘层160上形成第一过孔16a的区域，第二裸露区1043对应第二绝缘层160上形成第二过孔16b的区域。
然后，使用刻蚀工艺，在第一裸露区1042处去除第一绝缘层130、第二绝缘层160中未被第五光刻胶图案1041覆盖的区域，以形成第一过孔16a，直到第一过孔16a裸露出像素电极11a、漏极15b，在设有第二辅助电极12b时，还可以同时裸露出第二辅助电极12b，通常，至少漏极15b的侧面、第二辅助电极12b的侧面露出第一过孔16a；在第二裸露区1043处去除第二绝缘层160中未被第五光刻胶图案1041覆盖的区域，以形成第二过孔16b。在这个过程中，优选第一过孔16a能够分别露出像素电极11a、第二辅助电极12b靠近栅极12a的侧面的至少部分区域，同时露出漏极15b靠近像素电极11a的侧面的至少部分区域。接着通过灰化工艺去除第五光刻胶图案1041，直到第五光刻胶图案1041被完全去除，参考图6I。其中，漏极15b的侧面的延伸面、第二辅助电极12b的侧面的延伸面分别与衬底基板10所在的平面相交。
需要注意的是，在上述刻蚀工艺中，由于第一过孔16a的深度与第二过孔16b的深度不同，因此，形成第一过孔16a的刻蚀时间较形成第二过孔16b的刻蚀时间长，而二者又需要在相同的刻蚀时间内完成，这样，当第二过孔16b的深度已经满足要求时，第一过孔16a还未达到深度要求，这时，第二过孔16b会在剩余的时间内，会刻蚀第二过孔16b的侧壁，使第二过孔16b的开口面积增大。为了避免第二过孔16b在整个刻蚀过程中延伸至触控信号线15c的侧面，可以增大触控信号线15c的宽度(在设有凸起部时为凸起部的面积)，或者减小第三全透光区M31上与第二过孔16b的外形相匹配的部分的面积，如可以使第三全透光区M31上与第二过孔16b的部分的横截面的尺寸略小于第二过孔16b的最大处的开口尺寸。一般地，优选后者，如最终成型的第二过孔16b的横截面的下边缘(即图6I中第二过孔16b与触控信号线15c接触的边缘)为3μm，上端面(即图6I中第二过孔16b远离触控信号线15c接触的边缘，图中以虚线示出)的尺寸为4μm，则在制作第三掩膜版M3时，第三全透光区M31上与第二过孔16b相匹配的部分的横截面的尺寸可以制作为3.5μm，这样，在刻蚀的过程中，在第二过孔16b刻蚀至所需深度时，形成的第二过孔16b的开口尺寸会小于最终要求的开口尺寸，接着在后续的刻蚀中，第二过孔16b的开口会逐渐增大，直到第一过孔16a刻蚀完成，第二过孔16b正好满足所需的开口尺寸。需要说明的是，上述距离的3μm、3.5μm、4μm仅是示例说明，实际使用中的各数值根据工艺需要设置。
步骤S60中使用第四掩膜版形成公共电极层可以参考图5、图6J-图6K、图7，图5为本申请所提供的阵列基板的制作方法中，使用的第四掩膜版的结构示意图；图6J-图6K示出了本申请实施例提供的制作方法中制作公共电极单元和第一连接结构的各子步骤形成的结构的示意图。
第四掩膜版M4的结构如图5所示，第四掩膜版M4包括第四全透光区M41和第四不透光区M42，第四全透光区M41与待形成的第一连接结构17a和公共电极单元17b(包括第二连接结构171b)的外形相匹配。
如图6J所示，可以使用沉积的方法在第二绝缘层160远离第一绝缘层130的一侧形成第四导体层170，并在第四导体层170远离第二绝缘层160的一侧形成第四光刻胶层105；然后使用第四掩膜版M4对第四光刻胶层105进行曝光。
可以使用紫外线对第四光刻胶层105进行曝光，即紫外线通过第四掩膜版M4来照射第四光刻胶层105，与使用第一掩膜版制作栅极、栅极线、第一辅助电极、像素电极时的各子步骤相同，在使用第四掩膜版M4对第四光刻胶层105曝光、显影后，如图6K所示，第四光刻胶层105上被第四全透光区M41覆盖的部分被完全去除；第四光刻胶层105上被第四不透光区M42覆盖的部分全部保留，形成第六光刻胶图案1051。显然，第六光刻胶图案1051覆盖第四导体层170上形成第一连接结构17a、公共电极单元17b(包括第二连接结构171b)的区域。
然后，使用刻蚀工艺，去除第四导体层170中未被第六光刻胶图案1051覆盖的区域。接着使用灰化工艺去除第六光刻胶图案1051，从而形成第一连接结构17a、公共电极单元17b(包括第二连接结构171b)，即形成公共电极层17，参考图7所示，图7为本申请所提供的阵列基板的一种具体实施例的局部剖视图。
进一步地，上述阵列基板的制作方法还可以包括：
使用第四掩膜版使公共电极层形成多条纵横交错的横向刻缝和纵向刻缝，以形成多个公共电极单元，即可以在使用第四掩膜版形成第一连接结构、公共电极单元时，同时使公共电极层形成横向刻缝和纵向刻缝。此时，第四掩膜版的第四全透光区还与横向刻缝和纵向刻缝的外形相匹配，也就是说，在使用第四掩膜版对第四光刻胶层曝光、显影后，第六光刻胶图案还覆盖第四导体层上形成横向刻缝和纵向刻缝的区域。其中，横向刻缝的延伸方向和纵向刻缝的延伸方向可以相互垂直，也可以相互倾斜。
具体地，参考图8，图8为本申请所提供的阵列基板的一种具体实施例的俯视图，为了保证公共电极单元17b分布的规律性，横向刻缝17c的延伸方向与触控信号线15c的延伸方向垂直，纵向刻缝17d的延伸方向与触控信号线15c的延伸方向平行。
可选地，沿垂直于衬底基板的方向，横向刻缝17c在衬底基板的投影位于触控信号线15c延伸方向上两个相邻的像素电极11a之间；沿垂直于衬底基板的方向，触控信号线15c在衬底基板的投影位于栅极线12c延伸方向上两个相邻的像素电极11a之间。如图8所示，位于触控信号线15c的延伸方向上的两个相邻的像素电极11a分别为第一像素电极111a、第二像素电极112a，位于栅极线12c延伸方向上的两个相邻的像素电极11a分别为第三像素电极113a、第四像素电极114a，横向刻缝17c位于第一像素电极111a和第二像素电极112a之间；触控信号线15c位于第三像素电极113a和第四像素电极114a之间。通过上述设置，能够使横向刻缝17c和触控信号线15c均位于显示面板的非开口区，使横向刻缝17c和触控信号线15c不会裸露于开口区内，通常地，在显示区的非开口区会设置黑矩阵，从而不会造成公共电极开缝可见。
进一步地，沿垂直于衬底基板的方向，栅极线12c在衬底基板的投影与多个公共电极单元17b在衬底基板的投影交叠；且触控信号线15c在衬底基板的投影与多个公共电极单元17b在衬底基板的投影交叠，在图8中，定义栅极线12c在衬底基板的投影为栅极线投影，公共电极单元17b在衬底基板的投影为公共电极单元投影，触控信号线15c在衬底基板的投影为触控信号线投影，则，栅极线投影可以全部位于公共电极单元投影内，也可以仅部分位于公共电极单元投影内，部分位于公共电极单元外；同理，触控信号线投影可以全部位于公共电极单元投影内，也可以仅部分位于公共电极单元投影内，部分位于公共电极单元外。通过上述设置，能够尽可能节省显示面板空间，提高显示面板的空间利用率，同时尽可能减小栅极线12c、触控信号线15c与公共电极单元距离，便于整个显示面板的布线。此外，将栅极线12c、触控信号线15c设置为与公共电极单元17b交叠可以屏蔽栅极线12c、触控信号线15c与像素电极之间产生的电场，避免液晶旋转方向混乱，减少漏光现象。
当然，本申请实施例并非局限于此，例如，触控信号线15c、栅极线12c也可以位于公共电极单元17b外。
参考图7-8所示，由于栅极12a与第一辅助电极11b电连接，因此第一辅助电极11b的电位为栅极12a(栅极线12c)的电位，为了防止栅极线12c的电场外溢影响显示面板的显示，沿垂直于衬底基板的方向，横向刻缝17c在衬底基板的投影具有在触控信号线15c的延伸方向上相对的第一横向刻缝边缘171c和第二横向刻缝边缘172c，栅极线12c在衬底基板的投影具有在触控信号线15c的延伸方向上相对的的第一栅极线边缘121c和第二栅极线边缘122c，第一横向刻缝边缘171c与第一栅极线边缘121c重叠，第二横向刻缝边缘172c与第二栅极线边缘122c分别位于第一横向刻缝边缘171c的两侧，在图8中，可以定义：沿垂直于衬底基板的方向，横向刻缝17c在衬底基板的投影为横向刻缝投影，栅极线12c在衬底基板的投影为栅极线投影，第一横向刻缝边缘171c和第二横向刻缝边缘172c为平行于横向刻缝投影的延伸方向的线段；第一栅极线边缘121c和第二栅极线边缘122c为平行于栅极线投影的延伸方向的线段，则，第一横向刻缝边缘171c和第一栅极线边缘121c重合，第二横向刻缝边缘172c和第二栅极线边缘122c分别位于第一横向刻缝边缘171c的两侧。需要说明的是，在制作栅极线12c时同时形成了第一辅助电极11b(如图6C所示)，因此，此处的栅极线投影与沿垂直于衬底基板的方向第一辅助电极11b的投影重合，即第一栅极线边缘121c和第二栅极线边缘122c也是第一辅助电极11b的投影在触控信号线15c的延伸方向上相对的两个边缘。
当然，沿垂直于衬底基板的方向，也可以仅横向刻缝17c在衬底基板的投影位于触控信号线15c延伸方向上两个相邻的像素电极11a之间；或者沿垂直于衬底基板的方向，触控信号线15c在衬底基板的投影位于栅极线12c延伸方向上两个相邻的像素电极11a之间。
为了便于整个显示面板的空间布置，沿垂直于衬底基板的方向，纵向刻缝17d在衬底基板的投影也可以与触控信号线15c在衬底基板的投影交叠。进一步地，如图8所示，定义：沿垂直于衬底基板的方向，纵向刻缝17d在衬底基板的投影为纵向刻缝投影，触控信号线15c在衬底基板的投影为触控信号线投影，纵向刻缝投影具有在栅极线12c的延伸方向上相对的第一纵向刻缝边缘171d和第二纵向刻缝边缘172d，即第一纵向刻缝边缘171d和第二纵向刻缝边缘172d分别为平行于纵向刻缝投影的延伸方向的线段；触控信号线投影具有在栅极线12c的延伸方向上相对的第一触控信号线边缘153c和第二触控信号线边缘154c，第一触控信号线边缘153c和第二触控信号线边缘154c分别为平行于触控信号线投影的延伸方向的线段，第一纵向刻缝边缘171d和第一触控信号线边缘153c重合，第二纵向刻缝边缘172d和第二触控信号线边缘154c分别位于第一纵向刻缝边缘171d的两侧。
在上述方法中形成的触控信号线15c通常有多条，每一条触控信号线15c通过一个第二过孔内的第二连接结构171b与一个公共电极单元连接，如图9所示，图9为本申请所提供的阵列基板中，各公共电极单元与触控信号线连接的结构示意图。在图9中，多个公共电极单元17b呈矩阵式排列，图中示出20个公共电极单元17b，呈5*4矩阵排列，即20个公共电极单元17b排成五行四列，每一个公共电极单元17b分别与一条触控信号线15c连接，以使该公共电极单元17b通过触控信号线连接至集成电路板20。
需要说明的是，上述方法中使用的第一光刻胶层102、第二光刻胶层103、第三光刻胶层104以及第四光刻胶层105上的光刻胶可以为正性光刻胶，也可以为负性光刻胶，在上述各实施例中，第一光刻胶层102、第二光刻胶层103、第三光刻胶层104以及第四光刻胶层105的光刻胶均是基于正性光刻胶进行阐述的。
此外，本申请还提供了一种阵列基板，该阵列基板可以采用上述任一实施例中的制作方法形成，可以是用于触控显示的阵列基板。请结合图7-8，阵列基板包括衬底基板10、设置在衬底基板10的一侧的栅极线12c、像素电极11a、第一绝缘层130、有源层14a和源漏层15、第二绝缘层160和公共电极层17。第一绝缘层130覆盖栅极线12c和像素电极11a；第二绝缘层160覆盖有源层14a和源漏层15；源漏层15包括源极15a、漏极15b、数据信号线15d和触控信号线15c，源极15a和漏极15b均与有源层14a电连接，且触控信号线15c、数据信号线15d、源极15a、漏极15b同层设置。公共电极层17包括多个公共电极单元17b和第一连接结构17a，各公共电极单元17b包括与第一连接结构17a绝缘的第二连接结构171b。
阵列基板还设置有贯穿第一绝缘层130和第二绝缘层160的第一过孔16a、贯穿第二绝缘层160的第二过孔16b(参考图6I所示)，第一连接结构17a通过第一过孔16a与漏极15b接触，第二连接结构171b通过第二过孔16b与触控信号线15c接触。
当然，各公共电极单元17b还包括除第二连接结构外的其它公共电极，在本申请的实施例中，公共电极单元17b中的第二连接结构171b为触控电极，即公共电极复用为触控电极，在显示阶段，第二连接结构171b是公共电位；在触控阶段，第二连接结构171b是触控电位；对于第一连接结构17a，在显示阶段第一连接结构17a是像素电位，在非显示阶段，第一连接结构17a不导通。
上述结构中，触控信号线15c与源极15a、漏极15b同层设置，公共电极复用为触控电极(第二连接结构171b)，且第二连接结构171b通过第二过孔16b与触控信号线15c连接，第一连接结构171a通过第一过孔16a与像素电极11a、漏极15b连接，因此，可以栅极线12c与像素电极11a采用一块掩膜版制作；薄膜晶体管与触控信号线采用一块掩膜版制作，第一过孔和第二过孔采用一块掩膜版制作，以及公共电极层采用一块掩膜版制作，从而这种使用于触控显示的阵列基板制造过程中使用的掩膜版的数量减少，从而降低制造成本。
进一步地，阵列基板还包括设置于衬底基板10与第一绝缘层130之间的第一导体层和第二导体层，且第一导体层较第二导体层靠近衬底基板10。上述栅极线12c通过第一半调色掩膜版(即上述方法中的第一掩膜版)形成于第一导体层和第二导体层；像素电极11a通过第一半调色掩膜版形成于第一导体层；且第二导体层在形成栅极线12c的同时还形成有栅极12a，栅极线12c沿其延伸方向与多个栅极12a连接。上述结构中，栅极线12c与像素电极11a设置于不同层，能够使像素电极11a与栅极线12c的控制更方便，且在基板10所在的平面上二者位置相错，能够防止二者的信号干扰。
通常，阵列基板还包括第一辅助电极11b，第一辅助电极11b与像素电极12a位于同一层，且第一辅助电极11b与栅极12a层叠设置，这样，第一辅助电极11b与栅极12a并联，由于并联后的电阻小于任一者的电阻，从而减少信号在栅极线15c(或者栅极12a)传输过程中的信号衰减；特别是针对大尺寸显示器而言，一般栅极线较长，采用该方法能够尽可能降低信号衰。
阵列基板还可以包括第二辅助电极12b，第二辅助电极12b与栅极12a位于同一层，且第二辅助电极12b位于像素电极11a的上方，第一过孔16a能够分别露出像素电极11a、第二辅助电极12b靠近栅极12a的侧面的至少部分区域，同时露出漏极15b靠近像素电极11a的侧面的至少部分区域，使第一连接结构17a与第二辅助电极12b以及像素电极11a均接触。其中，漏极15b的侧面的延伸面、第二辅助电极12b的侧面的延伸面分别与衬底基板10所在的平面相交。通过增加第二辅助电极12b，能够增加像素电极11a与第一连接结构17a的可靠性。
具体地，阵列基板还可以包括第三辅助电极14b，如图7所示，第三辅助电极14b与有源层14a位于同层，在触控信号线15c的下方和数据信号线的下方均设置有第三辅助电极14b。由于第三辅助电极14b和数据信号线为并联，第三辅助电极14b和触控信号线15c为并联，因此，能够降低触控信号线15c或者数据信号线的电阻，从而减弱数据信号在数据信号线上传递产生的衰减，触控信号在触控信号线15c上传递产生的衰减。特别是针对大尺寸显示器而言，由于数据信号线和触控信号线15c较长，信号衰减比较严重，因此，通过上述结构能有效降低信号衰减。
如前述方法中所述，触控信号线15c可以包括相互连接的延伸部151c和凸起部152c，延伸部151c为条状结构，在栅极线12c的延伸方向上，凸起部152c从延伸部151c的一侧凸出；第二连接结构171b通过凸起部152c与触控信号线15c接触。通过设置凸起部152c，可以将触控信号线15c上不需要和第二连接结构171b(即触控电极)电连接处的宽度设置得较窄，从而能够提高显示面板的开口率，同时由于凸起部152c与第二连接结构171b连接，因此，能够使触控信号线15c与第二连接结构171b的电连接更方便。通常，触控信号线15c在其延伸方向上经过多个子像素，例如分辨率为1920*1080的触控显示屏，一条触控信号线经过1000个子像素，但是仅与一个公共电极单元电连接，通常只通过一个第二过孔16b电连接，那么，仅在一个子像素位置设置凸起部152c。显然，由于触控电信号线15c的宽度设计得较窄，能够提高其余999个子像素的开口率，从而提高显示面板的开口率。另外，第三辅助电极14b和触控信号线15c相互协作，能够使得宽度变窄后的触控信号线15c的电阻与现有技术中较宽的单层触控信号线的电阻的阻值基本相等。
当然，在栅极线12c的延伸方向上，凸起部152c从延伸部151c的两侧分别凸出，或者触控信号线15c也可以不设置凸起部152c。
沿垂直于阵列基板的方向，凸起部152c的投影与阵列基板的子像素区域的投影重叠，以尽可能减小触控信号线15c对显示面板显示效果的影响。
继续参考图8，公共电极层17还设有多条纵横交错的横向刻缝17c和纵向刻缝17d，以将公共电极层17分割为多个公共电极单元17b。具体地，横向刻缝17c和纵向刻缝17d的具体结构在前述制作方法中已进行描述，再此不再赘述。
可以理解地，有的阵列基板包括红色子像素区域、绿色子像素区域和蓝色子像素区域，由于人眼对蓝色光的敏感度较弱，因此，为了降低第二连接结构171b对显示面板显示的影响，沿垂直于衬底基板的方向，第二过孔的投影与蓝色子像素区域的投影交叠，即第二连接结构171b的投影与蓝色子像素区域的投影交叠。进一步地，沿垂直于衬底基板的方向，可以是整个触控信号线15c的投影与蓝色子像素区域的投影交叠。由于第二连接结构171b会遮挡一部分光，因此，会造成显示面板暗点可见缺陷比较严重，而采用上述结构后，虽然第二连接结构171b遮挡了一部分蓝色子像素区域，但是，由于人眼对蓝色光的敏感度较弱，因此，能够尽可能降低暗点可见的缺陷，从而使整个显示面板显示均匀。
有的阵列基板包括红色子像素区域、绿色子像素区域、蓝色子像素区域和白色子像素区域，在这种阵列基板中，白色子像素主要起到增加亮度的作用，因此，在沿垂直于衬底基板的方向，第二过孔的投影与白色子像素区域的投影交叠，即第二连接结构171b的投影与白色子像素区域的投影交叠，由于第二连接结构171b会遮挡一部分光，因此，会造成显示面板色彩缺失比较严重，采用上述结构，虽然第二连接结构171b遮挡了一部分白色子像素区域，但是，由于白色子像素区域主要用于增加亮度，使整个显示面板仅减少了部分亮度，而对色彩的数量显示不会影响，从而保证全色彩画面。进一步地，沿垂直于衬底基板的方向，可以使整个触控信号线15c的投影与白色子像素区域的投影交叠，以更好地保证全色彩画面。
可选地，上述阵列基板中，阵列基板的像素可以为横畴或双畴，以适应不同显示面板的要求。
在上述各结构中，可选地，公共电极复用为触控电极。
此外，本申请还提供一种显示面板，包括如上任一实施例所述的阵列基板。
同时，本申请还提供一种显示装置，包括如上所述的显示面板。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种阵列基板的制作方法，其特征在于，包括：
使用第一掩膜版在衬底基板的一侧形成栅极线和像素电极；
在所述栅极线和所述像素电极远离所述衬底基板的外侧形成第一绝缘层，所述第一绝缘层覆盖所述栅极线和所述像素电极；
使用第二掩膜版在所述第一绝缘层远离所述衬底基板的一侧形成有源层和源漏层，所述源漏层包括源极、漏极、数据信号线和触控信号线，所述源极和所述漏极均与所述有源层电连接；
在所述有源层和所述源漏层远离所述衬底基板的外侧形成第二绝缘层，所述第二绝缘层覆盖所述有源层和所述源漏层；
使用第三掩膜版形成第一过孔和第二过孔，所述第一过孔贯通所述第一绝缘层和所述第二绝缘层，所述第二过孔贯通所述第二绝缘层，且所述像素电极的至少一部分、所述漏极的至少一部分裸露于所述第二过孔，所述触控信号线的至少一部分裸露于所述第一过孔；
使用第四掩膜版形成具有多个公共电极单元的公共电极层，所述公共电极层还包括第一连接结构，各所述公共电极单元包括第二连接结构，所述第一连接结构、所述第二连接结构相互绝缘，所述第一连接结构通过所述第一过孔与所述漏极、所述像素电极均接触；所述第二连接结构通过所述第二过孔与所述触控信号线接触；
还包括：
使用所述第四掩膜版使所述公共电极层形成多条纵横交错的横向刻缝和纵向刻缝，以形成多个所述公共电极单元；
所述横向刻缝的延伸方向与所述触控信号线的延伸方向垂直，所述纵向刻缝的延伸方向与所述触控信号线的延伸方向平行；
沿垂直于所述衬底基板的方向，所述横向刻缝在所述衬底基板的投影位于所述触控信号线延伸方向上两个相邻的所述像素电极之间；
沿垂直于所述衬底基板的方向，所述触控信号线在所述衬底基板的投影位于所述栅极线延伸方向上两个相邻的所述像素电极之间。
2.根据权利要求1所述的制作方法，其特征在于，所述第一掩膜版为半调色掩膜版；所述使用第一掩膜版在衬底基板的一侧形成栅极线和像素电极包括：
在所述衬底基板的一侧依次形成第一导体层和第二导体层，且所述第一导体层较所述第二导体层靠近所述衬底基板；
使用所述第一掩膜版使所述第一导体层形成所述像素电极，使所述第一导体层和所述第二导体层形成所述栅极线；
其中，在形成所述栅极线的同时形成栅极，所述栅极线沿其延伸方向与多个所述栅极连接。
3.根据权利要求1所述的制作方法，其特征在于，所述使用第二掩膜版在所述第一绝缘层远离所述衬底基板的一侧形成有源层和源漏层中包括：
使用所述第二掩膜版使所述源漏层形成相互连接的延伸部和凸起部，以形成所述触控信号线；所述延伸部为条状结构，在所述栅极线的延伸方向上，所述凸起部从所述延伸部的一侧凸出；所述第二连接结构通过所述凸起部与所述触控信号线接触。
4.根据权利要求1所述的制作方法，其特征在于，沿垂直于所述衬底基板的方向，所述栅极线在所述衬底基板的投影与多个所述公共电极单元在所述衬底基板的投影交叠；所述触控信号线在所述衬底基板的投影与多个所述公共电极单元在所述衬底基板的投影交叠。
5.根据权利要求4所述的制作方法，其特征在于，沿垂直于所述衬底基板的方向，所述横向刻缝在所述衬底基板的投影具有在所述触控信号线的延伸方向上相对的第一横向刻缝边缘和第二横向刻缝边缘，所述栅极线在所述衬底基板的投影具有在所述触控信号线的延伸方向上相对的第一栅极线边缘和第二栅极线边缘；
所述第一横向刻缝边缘与所述第一栅极线边缘重叠，且所述第二横向刻缝边缘与所述第二栅极线边缘分别位于所述第一横向刻缝边缘的两侧。
6.一种阵列基板，其特征在于，包括衬底基板、设置在所述衬底基板的一侧的栅极线、像素电极、第一绝缘层、有源层和源漏层、第二绝缘层和公共电极层，
所述第一绝缘层覆盖所述栅极线和所述像素电极；所述第二绝缘层覆盖所述有源层和所述源漏层；
所述源漏层包括源极、漏极、数据信号线和触控信号线，所述源极和所述漏极均与所述有源层电连接；
所述公共电极层包括多个公共电极单元和第一连接结构，各所述公共电极单元包括与所述第一连接结构绝缘的第二连接结构；
所述阵列基板还设置有贯穿所述第一绝缘层和所述第二绝缘层的第一过孔、贯穿所述第二绝缘层的第二过孔，所述第一连接结构通过所述第一过孔与所述漏极、像素电极均接触，所述第二连接结构通过所述第二过孔与所述触控信号线接触；
所述公共电极层还设有多条纵横交错的横向刻缝和纵向刻缝，以将所述公共电极层分割为多个公共电极单元；
所述横向刻缝的延伸方向与所述触控信号线的延伸方向垂直，所述纵向刻缝的延伸方向与所述触控信号线的延伸方向平行；
沿垂直于所述衬底基板的方向，所述横向刻缝在所述衬底基板的投影位于所述触控信号线延伸方向上两个相邻的所述像素电极之间；
沿垂直于所述衬底基板的方向，所述触控信号线在所述衬底基板的投影位于所述栅极线延伸方向上两个相邻的所述像素电极之间。
7.根据权利要求6所述的阵列基板，其特征在于，还包括设置于所述衬底基板与所述第一绝缘层之间的第一导体层和第二导体层，且所述第一导体层较所述第二导体层靠近所述衬底基板；
所述栅极线通过第一半调色掩膜版形成于所述第一导体层和所述第二导体层；所述像素电极通过所述第一半调色掩膜版形成于所述第一导体层；
且所述第二导体层在形成所述栅极线的同时还形成有栅极，所述栅极线沿其延伸方向与多个栅极连接。
8.根据权利要求6所述的阵列基板，其特征在于，所述触控信号线包括相互连接的延伸部和凸起部，所述延伸部为条状结构，在所述栅极线的延伸方向上，所述凸起部从所述延伸部的一侧凸出；所述第二连接结构通过所述凸起部与所述触控信号线接触。
9.根据权利要求8所述的阵列基板，其特征在于，沿垂直于所述阵列基板的方向，所述凸起部的投影与所述阵列基板的子像素区域的投影交叠。
10.根据权利要求6所述的阵列基板，其特征在于，沿垂直于所述衬底基板的方向，所述栅极线在所述衬底基板的投影与多个所述公共电极单元在所述衬底基板的投影交叠；所述触控信号线在所述衬底基板的投影与多个所述公共电极单元在所述衬底基板的投影交叠。
11.根据权利要求10所述的阵列基板，其特征在于，沿垂直于所述衬底基板的方向，所述横向刻缝在所述衬底基板的投影具有在所述触控信号线的延伸方向上相对的第一横向刻缝边缘和第二横向刻缝边缘，所述栅极线在所述衬底基板的投影具有在所述触控信号线的延伸方向上相对的第一栅极线边缘和第二栅极线边缘；
所述第一横向刻缝边缘与所述第一栅极线边缘重叠，且所述第二横向刻缝边缘与所述第二栅极线边缘分别位于所述第一横向刻缝边缘的两侧。
12.根据权利要求6所述的阵列基板，其特征在于，所述第一连接结构与所述漏极的侧面接触，所述漏极的侧面为所述漏极中与所述衬底基板所在平面相交的面。
13.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板包括红色子像素区域、绿色子像素区域和蓝色子像素区域，沿垂直于所述衬底基板的方向，所述第二过孔的投影与所述蓝色子像素区域的投影交叠；
或者
所述阵列基板包括红色子像素区域、绿色子像素区域、蓝色子像素区域和白色子像素区域，沿垂直于所述衬底基板的方向，所述第二过孔的投影与所述白色子像素区域的投影交叠。
14.根据权利要求6至13中任一项所述的阵列基板，其特征在于，所述阵列基板的像素为横畴或双畴。
15.一种显示面板，其特征在于，包括如权利要求6至14中任一项所述的阵列基板。
16.一种显示装置，其特征在于，包括如权利要求15所述的显示面板。
CN201710312403.3A 2017-05-05 2017-05-05 阵列基板、显示面板、显示装置以及阵列基板的制作方法 Active CN107093584B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710312403.3A CN107093584B (zh) 2017-05-05 2017-05-05 阵列基板、显示面板、显示装置以及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710312403.3A CN107093584B (zh) 2017-05-05 2017-05-05 阵列基板、显示面板、显示装置以及阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN107093584A CN107093584A (zh) 2017-08-25
CN107093584B true CN107093584B (zh) 2019-11-19

Family

ID=59637482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710312403.3A Active CN107093584B (zh) 2017-05-05 2017-05-05 阵列基板、显示面板、显示装置以及阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN107093584B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107680B2 (en) * 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mask assembly and method for fabricating a chip package
CN107621913B (zh) * 2017-09-15 2020-11-03 张家港康得新光电材料有限公司 一种触控膜及其制备方法
CN107622735B (zh) * 2017-09-19 2019-12-03 厦门天马微电子有限公司 异形显示面板及显示装置
CN107919380B (zh) * 2017-11-24 2020-03-27 武汉华星光电半导体显示技术有限公司 一种柔性触控显示屏的制作方法
CN108630105B (zh) * 2018-05-10 2020-06-30 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN108762561B (zh) * 2018-05-25 2021-01-15 京东方科技集团股份有限公司 触控显示面板及其制造方法、驱动方法、触控显示装置
CN109085948B (zh) * 2018-07-26 2021-11-26 上海中航光电子有限公司 阵列基板、显示面板和显示装置
CN109752891B (zh) * 2019-01-14 2021-03-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN110187791B (zh) * 2019-05-29 2022-07-29 上海中航光电子有限公司 一种显示基板、显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488327B (zh) * 2012-06-11 2016-08-17 乐金显示有限公司 触摸传感器集成式显示设备及其制造方法
CN103208491B (zh) * 2013-02-25 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103943061B (zh) * 2013-12-11 2016-08-17 上海天马微电子有限公司 一种内置触控结构的oled显示装置
CN104716144B (zh) * 2015-03-06 2018-02-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105977267B (zh) * 2016-07-22 2019-02-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN107093584A (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
CN107093584B (zh) 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN105842904B (zh) 阵列基板、显示装置及制备方法
CN104597670B (zh) 一种阵列基板及其制作方法及显示装置
CN103033981B (zh) 彩色滤光片基板及其制造方法和液晶面板
CN103353699A (zh) 一种阵列基板、其制备方法及显示装置
CN104020902B (zh) 一种触摸屏及显示装置
CN104765502B (zh) 一种触控显示面板及其制备方法、控制方法
CN103715138B (zh) 一种阵列基板及其制造方法、显示装置
CN109557728A (zh) 像素结构及其制作方法、阵列基板和触控显示装置
WO2015090005A1 (zh) 阵列基板及其制造方法和触摸屏
CN104330917B (zh) 一种彩膜基板及显示装置
CN104635416B (zh) 一种掩膜板及阵列基板的制造方法
CN109634467A (zh) 一种阵列基板及其制备方法
CN106019756A (zh) 显示面板及其制作方法、曲面显示面板和曲面显示装置
CN104880873B (zh) 像素结构、显示面板和像素结构的制作方法
CN104020605A (zh) 显示面板
CN106876330A (zh) 一种阵列基板及其制备方法、显示面板及显示装置
TW201809988A (zh) 觸控面板與其製作方法
US20160043103A1 (en) Array Substrate, Color Filter Substrate, and Manufacturing Methods Thereof, Display Panel and Display Device
CN104571716B (zh) 上基板及制备方法、触控显示面板及制备方法
CN108089759A (zh) 一种触控显示面板及触控显示装置
CN107065347A (zh) 阵列基板、液晶显示面板及阵列基板的制作方法
CN106353944A (zh) 阵列基板及其制造方法、显示面板、显示装置
JP6232769B2 (ja) 表示装置用基板の製造方法及び表示装置用基板、表示装置
CN100447628C (zh) 彩色滤光层的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant