JP2021521481A - 一次的結合及び永久的結合を用いた多重積層光学素子 - Google Patents

一次的結合及び永久的結合を用いた多重積層光学素子 Download PDF

Info

Publication number
JP2021521481A
JP2021521481A JP2020556237A JP2020556237A JP2021521481A JP 2021521481 A JP2021521481 A JP 2021521481A JP 2020556237 A JP2020556237 A JP 2020556237A JP 2020556237 A JP2020556237 A JP 2020556237A JP 2021521481 A JP2021521481 A JP 2021521481A
Authority
JP
Japan
Prior art keywords
layer
pattern
optical element
substrate
optics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020556237A
Other languages
English (en)
Other versions
JP7210608B2 (ja
Inventor
ルドヴィーク ゴデット，
ルドヴィーク ゴデット，
ウェイン マクミラン，
ウェイン マクミラン，
ティマーマン タイセン， ラトガー マイヤー
ティマーマン タイセン， ラトガー マイヤー
ナーマ アーガマン，
ナーマ アーガマン，
タパシュリー ロイ，
タパシュリー ロイ，
セージ ドシェイ，
セージ ドシェイ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021521481A publication Critical patent/JP2021521481A/ja
Priority to JP2023002094A priority Critical patent/JP2023055709A/ja
Application granted granted Critical
Publication of JP7210608B2 publication Critical patent/JP7210608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0012—Arrays characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optical Filters (AREA)
  • Led Device Packages (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Micromachines (AREA)

Abstract

本明細書では、システム及び方法が、シリコンウエハ、ガラス、又はデバイスを基板として使用する積層型光学素子層を含む、光学装置の形成に関連する。本明細書で説明される光学素子は、一時的又は永久的な基板上で製造され得る。幾つかの実施例では、光学装置が、電荷結合素子（CCD）、又は相補型金属-酸化物半導体（CMOS）画像センサ、発光ダイオード（LED）、マイクロLED（μLED）ディスプレイ、有機発光ダイオード（OLED）、又は垂直キャビティ面発光レーザー（VCSEL）を含む、透明な基板又はデバイスを含むように製造される。光学素子は、光学素子層間に形成された中間層を有してよく、中間層は、１nmから３nmの厚さの範囲内に含まれてよい。【選択図】図３

Description

[0001] 本開示の実施形態は、広くは、光学装置と、光学素子デバイスを製造するシステム及び方法とに関する。
[0002] メタサーフェスを含む新規な光学装置は、透明な基板の片面又は両面上でパターニングすることができ、多くの光学装置の可能性を可能にする。しかし、光リソグラフィを含む伝統的な処理技法には、最小限の厚さのガラス基板が必要であり、関心対象の光学装置の大部分にとって、これらの厚さ制限は商業的に実現可能ではない。基板の最小源の厚さは、基板の表側と裏側の表面の両方に存在する素子を有する光学装置を製造するときに、後で基板を薄くするための処理オプションを制限する。
[0003] 基板からリソグラフィツールチャックまでの金属汚染、取り扱いにおける破損、ガラスの透明性、リソグラフィツールにおける計測性能、その他の要因を含む、ガラス基板上で新規な光学装置を製造することにおいて対処すべき多くの懸念がある。様々な光学的用途において、収差を補正するために、光学素子の多重層が光学装置内で使用される。多重光学素子層を使用することには、ダブレット（doublet）を作製するために、ガラス基板の裏側面上でパターニングすることが含まれ得る。このダブレットを別のガラス基板に結合して、トリプレット（triplet）などを作製することが実行されてよい。これらは、費用対効果に優れるように且つナノスケールの特徴に損傷を与えずに行うには困難なプロセスである。
[0004] 光学装置の製造における更なる課題には、光学素子間で数ミリメートルまでの厚さの緩衝層の製造が含まれる。光学素子及び構造の製造の従来の方法は、これらの両面光学素子の製造を困難にし得るパターン位置合わせを含む、製造の課題に直面する可能性がある。
[0005] したがって、改良された光学系のシステム及び方法、並びに改良された光学系を製造する方法が、依然として必要とされている。
[0006] 本開示の実施形態は、広くは、光学素子層を含む光学装置、及び光学装置を形成する方法を対象としている。一実施例では、光学装置を形成する方法が、以下のことを含む。すなわち、（ａ）第１の基板上のターゲット層に複数のトレンチによって分離された複数のアイランドを含むパターンを形成すること、（ｂ）パターニングされたターゲット層の上、及びパターニングされたターゲット層に形成された複数のトレンチ内に、低屈折率材料を形成して、第１の光学装置を形成することを含む。該方法は、（ｃ）（ａ）及び（ｂ）を複数の反復で繰り返すことによって、第１の光学装置上に光学素子層の積層体（stack：積み重ね、スタック）を形成することを更に含んでよい。
[0007] 別の一実施例では、光学素子を製造する方法が、第１の基板上に形成された第１のターゲット層に第１のパターンを形成すること、及び第２の基板上に形成された第２のターゲット層に第２のパターンを形成することを含む。次いで、第１のパターンを、透明な材料から形成され且つ約１０μmから３mmの厚さを有する第３の基板の第１の面に結合する。該方法は、第２のパターンを第３の基板の第２の面に結合すること、第１の基板を第１のパターンから結合解除すること、及び第２の基板を第２のパターンから結合解除することを更に含む。
[0008] 別の一実施例では、光学素子を形成する方法が、第１のパターンマスターを使用して第１の箇所に第１のターゲット層をインプリントすることによって、第１のパターンを形成することを含み、第１のターゲット層は、透明な基板の第１の面上に形成され、透明な基板は、約１０μmから約３mmの厚さを有する。該方法は、第２のパターンマスターを使用して透明な基板の第２の面上に形成された第２のターゲット層上の第２の箇所に第２のパターンをインプリントすることによって、第２のパターンを形成することを更に含む。第２の箇所に第２のパターンを形成することは、第１のパターンに対して第２の箇所を特定すること、及び第２のパターンマスターを第２の箇所に位置合わせすることを含む。
[0009] 上述の本開示の特徴を詳細に理解し得るように、上記で簡単に要約された本開示のより具体的な説明が、実施態様を参照することによって得られ、一部の実施態様は、付随する図面に例示されている。しかし、本開示は他の等しく有効な実施態様も許容し得るため、添付の図面は、本開示の典型的な実施態様のみを示しており、したがって、本発明の範囲を限定すると見なすべきではないことは、留意されたい。
[0010] 本開示の実施形態による、光学装置を製造する方法のフローチャートである。 [0011] 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置製造中に形成される光学素子構造の断面の一連の部分概略図である。 [0012] 本開示の実施形態による、光学素子構造の断面の部分概略図である。 [0013] 本開示の実施形態による、光学素子を製造する方法のフローチャートである。 [0014] 図５Ａ〜図５Ｆは、本開示の実施形態による、光学素子構造及び光学素子製造の断面の一連の部分概略図である。 図５Ａ〜図５Ｆは、本開示の実施形態による、光学素子構造及び光学素子製造の断面の一連の部分概略図である。 図５Ａ〜図５Ｆは、本開示の実施形態による、光学素子構造及び光学素子製造の断面の一連の部分概略図である。 図５Ａ〜図５Ｆは、本開示の実施形態による、光学素子構造及び光学素子製造の断面の一連の部分概略図である。 図５Ａ〜図５Ｆは、本開示の実施形態による、光学素子構造及び光学素子製造の断面の一連の部分概略図である。 図５Ａ〜図５Ｆは、本開示の実施形態による、光学素子構造及び光学素子製造の断面の一連の部分概略図である。 [0015] 図６Ａ〜図６Ｃは、本開示の実施形態による、光学素子構造の上面図の概略的な例示である。 図６Ａ〜図６Ｃは、本開示の実施形態による、光学素子構造の上面図の概略的な例示である。 図６Ａ〜図６Ｃは、本開示の実施形態による、光学素子構造の上面図の概略的な例示である。 [0016] 図７Ａ〜図７Ｃは、本開示の実施形態による、光学装置製造中の結合方法の概略図である。 図７Ａ〜図７Ｃは、本開示の実施形態による、光学装置製造中の結合方法の概略図である。 図７Ａ〜図７Ｃは、本開示の実施形態による、光学装置製造中の結合方法の概略図である。 [0017] 図８Ａ〜図８Ｂは、本開示の実施形態による、光学素子構造の概略図である。 図８Ａ〜図８Ｂは、本開示の実施形態による、光学素子構造の概略図である。 [0018] 本開示の実施形態による、デバイス上に形成された光学素子構造の概略図である。 [0019] 本開示の実施形態による、光学素子を製造する方法のフローチャートである。 [0020] 図１１Ａ〜図１１Ｄは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１１Ａ〜図１１Ｄは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１１Ａ〜図１１Ｄは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１１Ａ〜図１１Ｄは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 [0021] 本開示の実施形態による、光学素子を製造する方法のフローチャートである。 [0022] 図１３Ａ〜図１３Ｅは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１３Ａ〜図１３Ｅは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１３Ａ〜図１３Ｅは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１３Ａ〜図１３Ｅは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１３Ａ〜図１３Ｅは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 [0023] 本開示の実施形態による、光学素子を製造する方法のフローチャートである。 [0024] 図１５Ａ〜１５Ｄは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１５Ａ〜１５Ｄは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１５Ａ〜１５Ｄは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。 図１５Ａ〜１５Ｄは、本開示の実施形態による、光学素子を製造する方法の工程と併せて説明される光学素子構造の断面図である。
[0025] 可能な場合には、図面に共通する同一要素を指し示すのに、同一の参照番号を使用した。一実施態様で開示された要素は、具体的な記述がなくても、他の実施態様で有益に利用できると想定されている。
[0026] 本明細書で説明されるシステム及び方法は、両面・積層型光学素子層を含む、光学装置の大量生産を含んでよい。本明細書で説明される際に、「光学装置」は、内部に導入された光に所定の効果を及ぼすように構成された装置である。光学装置は、１以上の光学素子層を含んでよい。「光学素子層」は、その上に形成された封入（充填）材料を有していてもいなくてもよい１以上の光学素子を含む。本明細書で説明される光学素子層は、本明細書でアイランドと呼ぶことができる正（凸、positive）の特徴を含む。光学素子層の各アイランドは、本明細書でトレンチと呼ばれる負（凹、negative）の特徴によって隣のアイランドから分離されている。幾つかの実施例では、トレンチに充填材料を充填することができる。その実施例に応じて、アイランド及びトレンチは、高屈折率材料又は低屈折率材料の何れかから形成されてよい。アイランド及びトレンチは、多角形の、丸みを帯びた、先細りの、及び組み合わせの形状寸法を含む、様々なトップビュー（top-view）及び断面寸法を有してよい。アイランド、したがってトレンチは、トップダウンビューで、整列した配列、ランダムな配列、パターニングされた配列、又はそれらの組み合わせで配置することができる。光学素子は、光学装置に導入される光の光学的反応に個々に寄与する単一のアイランド特徴又はトレンチ特徴を含む。
[0027] 本明細書で意図される光学装置は、レンズ、ドットプロジェクタ又はホログラフィックプロジェクタ、カラーフィルタ、及びコリメータ、並びにそれらの要素及び構成要素を含んでよい。幾つかの実施例では、本明細書で説明される光学装置が、拡張現実感装置内に実装されてよい。短い波長の光用の高帯域素子及び他の光学装置を作製するために、光学素子層内のナノサイズの光学素子は、例えば、約１００nm未満の最大寸法を有してよい。代替的なパターニング方法を使用して、これらの構造をパターニングすることができる。幾つかの実施例では、ナノインプリント（NIL）又はEUVリソグラフィが採用されてよい。一実施形態では、ナノインプリントリソグラフィを採用して、ハードマスクをインプリントし、次いで、ハードマスクエッチングを実行せずに、ハードマスクインプリントに基づいて直接特徴をエッチングすることができる。更に、ナノインプリントリソグラフィを採用して、光学素子層を基板上に直接形成してもよい。本明細書で説明されるシステム及び方法は、２０：１以上のアスペクト比を有する高アスペクト比の特徴と、例えば１：１から１：３のアスペクト比を有する低アスペクト比の特徴と、の両方の一貫した形成を可能にする。
[0028] 一実施例では、光学装置が、ガラス基板を使用せずに製造される。別の一実施例では、光学装置が、ガラス基板を含まないように製造される。一実施形態では、シリコン（Si）基板の上に形成されたターゲット層が、パターニングされ、続いて、デバイス又は透明な基板に転写される。本明細書で説明されるように、透明な基板は、光学装置が動作することが意図される所定の波長領域において光学的に透明な基板である。ターゲット層は、実施形態に応じて、低屈折率材料又は高屈折率材料であってよい。ターゲット層は、単一の層であってもよいし、又は同じ組成物の若しくは様々な組成物の１以上の積層体を含んでもよい。本明細書の方法は、ダイシングが実行される場合、ダイシングの前に、未だ元の基板上にある間に、パターニングされたターゲット層を完成したデバイス上に直接積み重ねることを更に含んでよい。例えば、光学素子層は、完成した電荷結合素子（CCD）、若しくは相補型金属-酸化物半導体（CMOS）画像センサ、発光ダイオード（LED）、マイクロLED （uLED）ディスプレイ、有機発光ダイオード（OLED）、又は垂直キャビティ面発光レーザー（VCSEL）の基板上、或いは別の基板上に直接積み重ねることができる。本明細書で説明される方法は、集積処理の一形態である。
[0029] 一実施例では、本明細書で説明される光学装置が、充填層を含むように形成される。充填層は、光学素子層の光学素子間に形成される。充填層は、積層型光学素子層の光学素子層間に空間を形成するために、光学素子層の間及び上に形成される充填層の一部分である中間層を含んでよい。充填層は、様々な波長に関連する特定の機能のために設計することができる。したがって、本明細書で説明される光学素子層は、独立光学素子層又は双方向型光学素子層として構成され得る。ナノインプリントリソグラフィを採用して、特徴のパターンを基板上に直接インプリントすることもでき、その後、インクジェット、スロットダイ、スピンコーティング、又は他の方法で素子（光学素子）間の材料を形成することを含み得るやり方で、充填材料が続いて堆積され、その結果、安価なプロセスがもたらされる。代替的な実施形態では、CVD、PVD、又はALDを採用して、本明細書で説明される光学素子層及び／又は充填層を形成することができる。本明細書で説明される光学装置の光学素子層内の光学素子の形状は、円形、三角形、又は多角形のような簡単な形状寸法から、様々な形状寸法の組み合わせであってよい複雑な形状にまで及ぶ。
[0030] 別の一実施例では、光学装置が、機能デバイスのターゲット層のネガティブトーンをインプリントすることによって製造されてよい。ネガティブトーンは、ターゲット層に形成されたアイランド及びトレンチを含むパターンであり、ターゲット層は、低屈折率材料であってよい。次いで、トレンチ充填材料は、原子層堆積（ALD）又は化学気相堆積（CVD）によって形成することができる。低屈折率材料をターゲット層に使用する場合、アモルファスシリコン（a-Si）、SiN、TiO2、リン化ガリウム、又は他の材料などのトレンチ充填材料をトレンチ内及び／又は上に堆積させて、光学素子層の光学素子を形成することができる。一実施例において、a-Si又はSiNは、IR領域近傍の光波長帯域に使用されてもよく、TiO2は、可視光領域近傍の光波長帯域に使用されてもよい。トレンチ充填材料は、スピニングオン、CVD、又はALDによって形成することができる。続いて、二酸化ケイ素、ドープされた二酸化ケイ素、フッ素化ポリマー、又は他の好適な多孔性の材料などの低屈折率材料の別の層を、充填層上に形成することができる。この低屈折率材料の層は、追加の透明な基板の代わりに、光学素子層（高屈折率材料層）を分離するための中間層として作用することができる。
[0031] 幾つかの実施例では、本明細書で説明される低屈折率材料が、自己平坦化材料であり、その特徴のために部分的に選択される。というのも。幾つかの実施形態では、平面的な表面が光学素子の製造に使用されるからである。他の実施例では、化学機械平坦化（CMP）を使用して、低屈折率層を含む１以上の層の所定の平坦度を実現することができる。平坦度は、１nmから５nmの許容誤差内であってよい。幾つかの実施例では、平坦度の許容誤差が２nmである。他の実施例では、平坦度の許容誤差が、製造される光学装置に応じて、１nm未満又は５nmを超えたものであってよい。
[0032] 他の実施例では、両面光学装置が、隣接する光学素子層内の光学素子を分離する透明な基板上に形成される。透明な基板は、１０μmから３mm以上の厚さを有してよい。この実施例では、２つのターゲット層が、それぞれ別々の仮基板上に形成される。各ターゲット層はパターニングされ、パターニングは、連続的に若しくは同時に又は重なり合う様式で起こり得る。実施形態に応じて、各ターゲット層は、低屈折率材料又は高屈折率材料であってよい。各パターニングされたターゲット層は、任意選択的に充填されてよい。各パターニングされたターゲット層は、第３の基板に結合される。第３の基板は、透明な基板であってよく、２つのパターニングされたターゲット層を分離する中間層として作用する。パターニングされたターゲット層は、続いて、各それぞれの仮基板から結合解除（結合を外す）されてよい。一実施形態では、パターンマスターを形成して、一方又は両方のターゲット層にパターンを製造することができる。パターニングのために、インプリントマスターを使用して、ターゲット層及び／又はハードマスクを直接インプリントすることができる。一実施例では、第１のパターンマスターを使用して、第１のターゲット層に第１のパターンを形成し、第２のパターンマスターを使用して、第２のターゲット層に第２のパターンを形成する。
[0033] 別の一実施例では、基板上のターゲット層が、ナノインプリントリソグラフィ（NIL）を用いて単一面上でパターニングされる。ターゲット層に形成されたパターンは、充填材料で充填されてよく、第２の基板に結合され、次いで、元の基板から分離されてよい。別の一実施例では、第１の基板上の第１のターゲット層及び第２の基板上の第２のターゲット層が、パターニングされる。第１の基板及び第２の基板は、厚さが１０μmから３mm以上の層を形成するように共に結合される。第１の基板と第２の基板は、同様の厚さであってもよく又は異なる厚さであってもよい。実施形態に応じて、ターゲット層は、極端紫外線リソグラフィ（EUVL）、ナノインプリントリソグラフィ（NIL）、及び／又はエッチングによって、パターニングされてよい。
[0034] 図１は、本開示の一実施形態による、光学装置を製造する方法１００のフローチャートである。一実施形態では、方法１００が、同時に製造される複数の基板を含むバッチプロセスである。工程１０２では、保護層及び／又は結合解除層であってよい第１の層が、Si基板又はポリマー若しくは所定の波長領域内で透明であってよい別の材料などの別の基板などの第１の基板上に形成される。方法１００の一実施例では、ガラスが、基板として使用されない。一実施例では、基板が、CCD、CMOS、VCSEL、LED、又は本明細書で説明される光学装置がその上に直接的に製造され得る基板として作用する他の構造などの、完成したデバイスである。すなわち、図１及び図４の方法１００及び４００で更に詳細に説明される、本明細書で説明される光学装置のインシトゥ製造が存在してよい。工程１０２で形成される第１の層は、SiN、SiO2から形成される保護層であってよく、又は高温接着剤から形成される結合解除層であってもよい。一実施形態では、使用される高温接着剤が、摂氏２８０度程度までの温度に耐え得る。幾つかの実施例では、工程１０２で形成される第１の層が、基板上に形成される保護層と、保護層上に形成される結合解除層との組み合わせである。
[0035] 工程１０４では、第１のターゲット層が、結合解除層上に形成される。本明細書で説明されるように、ターゲット層は、様々な工程を介してパターニングされる低屈折率材料又は高屈折率材料であってよい。第１のターゲット層は、a−Si、SiN、TiO2、リン化ガリウム、又は複数の光学素子の形成に適した他の（１以上の）材料から形成されてよい。工程１０６では、工程１０４で形成された層が、湿式又は乾式エッチング工程を介してパターニング（エッチング）され、複数のトレンチを形成して、工程１０２で形成された結合解除層を露出させる。工程１０６で第１のターゲット層をパターニングした後で、工程１０８において、複数の低屈折率材料が、CVD、ALD、PVD、又はスピンオンプロセスを介して、パターニングされた第１のターゲット層上に形成される。更に、一実施形態では、工程１０８において、CMPを使用して、層面にわたり１nmから５nmであってよい所定の平坦度を実現する。
[0036] 工程１０８で採用され得る複数の低屈折率材料は、二酸化ケイ素、ドープされた二酸化ケイ素、フッ素化ポリマー、ナノ粒子膜、又は多孔性の材料から形成されてよい。低屈折率材料は、「高」屈折率材料（例えば、アモルファスシリコン及び結晶シリコン、窒化ケイ素、二酸化チタン、リン化ガリウム、五酸化タンタル、窒化ガリウム、硫黄含有材料、ポリマー、並びに適切な光学特性を有する他の材料）とは対照的に、本明細書で説明される。材料及び材料の組み合わせを使用して、本明細書で説明される充填層及び／又は光学素子層を形成することができ、これらの材料を、方法１００で製造される（１以上の）光学装置の目標とする光学特性に基づいて選択できることに留意されたい。
[0037] 工程１０８で形成された（１以上の）低屈折率材料は、図２Ａ〜図２Ｉにおいて以下で示されるように、ターゲット層の上、及びターゲット層のアイランド間に形成されたトレンチ内に形成される。低屈折率材料の頂面は、基板と平行であってよい。この層は、約１０ミクロン以上までの様々な厚さのものであってよい。工程１０４〜１０８を採用して、単一の光学素子層を形成することができる。他の実施例では、工程１０４〜１０８が、同じ又は異なる材料、高さ、及びパターンを採用し得る複数の反復（サイクル）で繰り返されてよい。実施例に応じて、積層型光学素子層は、同じ又は異なる材料から形成されてよい。（工程１０４〜１０８の）このサイクルを、2〜１００回だけ繰り返して、複数の積層型光学素子層を形成することができる。
[0038] 一実施形態では、低屈折率材料を充填層に使用することができ、低屈折率材料は、光学素子層の光学素子を封入するように作用してよい。充填層は、中間層であって、第１の光学素子層の光学素子の頂面より上に延在して、第１の光学素子層の光学素子を第２の光学素子層の光学素子から分離する中間層を含むように形成されてよい。したがって、異なる光学素子層の光学素子は、接触しない。充填／封入に使用される材料の屈折率が低いほど、各光学素子について構成ナノ構造（パターニングされた特徴）のアスペクト比が低くなる。一実施形態では、より低いアスペクト比は、より薄い光学素子層、並びにより高速でよりクリーンなエッチングを生み出す。したがって、本明細書のシステム及び方法は、時間、費用、及び複雑さに関して、より効率的な製造プロセスをもたらす。別の一実施例では、充填材料が高屈折率を有する場合、光学素子の高さ、したがって光学素子層の高さが増加する。
[0039] 工程１０４〜１０８を介して所定数の光学素子層を形成した後に、工程１１０では、１以上の光学素子層を有する光学素子構造が形成される。本明細書で説明される際に、光学素子構造は、光学装置の製造の様々な工程中に形成される構造である。光学素子構造は、最終的な光学装置であってよく、又は、熱的、機械的、若しくは熱-機械的工程を介して更に処理されてもよい。一実施例では、工程１１０において光学素子構造を形成した後に、１以上のプロセスが、工程１１２において生じ得る。１１２におけるこれらの工程は、光学装置の最終使用と同様に、結合解除及び／又は保護層が製造において使用されるかどうかに基づいて異なり得る。
[0040] 一実施例では、工程１１２Ａにおいて、第２の基板が、第１の基板とは反対側の低屈折率層に結合されてよい。続いて、工程１１２Ｂでは、第１の基板が取り外される。工程１１２Ｂでの取り外しは、エッチング、グラインディング（grinding）、研磨、熱若しくは他の工程、又は接着剤結合解除層を所定の温度を超えて加熱するように設計された工程の組み合わせによって実行されてよい。工程１１２Ｃでは、光学素子構造が、二次構造へのダイシング及び／又は結合を含んで更に処理されてよい。この二次構造は、透明な基板、又はCCD、CMOS、VCSEL、LED、若しくは他の構造などのデバイスを含み得る。様々な実施形態では、工程１１２における１以上のプロセスが、光学素子層が工程１０２からの基板に結合されたままである間に、完成したデバイス上に２以上の光学素子層を直接積み重ねることを含んでよい。
[0041] 別の一実施例では、工程１０４〜１１０が、CCD、CMOS、VCSEL、LED、又は基板として作用する他のデバイスなどの、完成したデバイス上に形成された１以上のターゲット層上で実行されてよい。本実施例では、１以上の光学素子層が、インシトゥ（その場）でデバイス基板上に形成される。この実施例では、工程１１２において、ダイシングなどの更なる工程を行うことができる。使用される結合解除層が存在しない一実施例では、結合解除を介した第１の基板の取り外しはない。様々な実施形態では、光学素子層が、永久的な透明な基板に永久的に結合されてよい。永久的な透明な基板は、ガラス、ポリマー、又は様々な用途に適した他の材料から形成されてよい。次いで、このアセンブリを、より小さい光学装置にダイシングすることができる。各光学装置は、最終的なデバイスに取り付けることができ、又はウエハ若しくはシート上のデバイスの配列にウエハ若しくはシートとして結合することができる。例えば、光学素子層は、「集積処理」と称され得るものにおいて、完成したCCDデバイス、CMOS画像センサ、又はVCSELの基板上に積み重ねられてよい。一実施例において、結合解除層と第１の基板の両方が、光学素子構造から取り外されるまで、第１の基板は、結合解除層を溶融又は劣化させる熱工程を介して取り外される。例えば、摂氏２８０度までの耐熱性を有する結合解除材料が採用される場合、基板を取り外すために、摂氏約２８０度を超えて光学素子構造を加熱することによって、基板を取り外すことができる。
[0042] 図２Ａ〜図２Ｉは、本開示の実施形態による、光学装置の製造中に形成される光学素子構造の断面の一連の部分概略図である。図２Ａは、第１の基板２０２を示している。一実施例では、第１の基板２０２が、仮基板と称されてよく、Siから形成されてよい。代替的な実施形態では、第１の基板２０２が、必要に応じて、CCD、CMOS、VCSEL、LED、又は他のデバイス構造などの完成したデバイスであってよい。第１の基板２０２は、結合解除層２０４を介して第１のターゲット層２０６に結合されてよい。第１の基板２０２が完成したデバイスである一実施例では、完成したデバイスは永久的な基板であるため、結合解除層２０４は採用されなくてよい。一実施形態では、第１の基板２０２としてガラスが使用されない。一実施形態では、結合解除層２０４が、高温接着剤又は保護誘電体層の単一層であってよい。
[0043] 他の実施形態では、図２Ａの挿入図（図２Ａ‐１）で示されているように、基板が、第１の基板２０２上の結合解除中間層２０４Ａ、及び結合解除層の基板とは反対側の上のバリア中間層２０４Ｂを含む。結合解除中間層２０４Ａ又は２０４は、単一層として使用されるときに、摂氏約２８０度までの温度に耐えるように構成された糊又は他の接着剤を含むことができ、１nm〜１００nmの厚さを有する。別の一実施例では、ここでは図示されていないが、結合解除層２０４が、１nmから１００nmの厚さのSiO2又はSiNの誘電体層のみを含んでよく、PVD、CVD、又は他の堆積工程によって形成される。他の実施例では、結合解除層２０４が、１００nmを超える厚さを有してよい。一実施形態では、図２Ａが、図１の工程１０２に対応してよい。第１のターゲット層２０６は、a−Si、SiN、TiO2、又はリン化ガリウムなどの、本明細書で説明される様々な材料を含んでよい。
[0044] 図２Ｂは、図２Ａのデバイスを示し、パターニングされた（エッチングされた）第１のターゲット層２０６を更に含む。第１のターゲット層２０６は、複数のトレンチ２０８Ａと呼ばれる複数の負（凹）の特徴、及び複数のアイランド２０８Ｂと呼ばれる複数の正（凸）の特徴を有するようにパターニングされる。一実施形態では、図２Ｂが、図１の工程１０６からもたらされた光学素子構造を示している。複数のアイランド２０８Ｂの各アイランドは、第１の基板２０２と平行に測定された、幅２０８Ｃを有してよい。一実施例では、複数のアイランド２０８Ｂの各アイランドの幅２０８Ｃが、光学素子層内でばらついていてよい。光学素子は、近似的に正方形又は長方形の形状の断面を有するように本明細書で示されているが、光学素子は、他の実施例では、先細りする側壁を含み、したがって、台形状断面（図示せず）を形成し得ることに留意されたい。
[0045] 図２Ｃは、第１の低屈折率層２０８を含む光学素子構造を示している。第１の低屈折率層２０８は、アイランド２０８Ｂの頂面２０６Ａを覆って形成され、アイランド２０８Ｂの間、例えばトレンチ２０８Ａ内に形成される。一実施形態では、第１の低屈折率層２０８が、第１のターゲット層２０６の頂面２０６Ａの上方に距離２１０だけ延在している。距離２１０は、第１の低屈折率層２０８の厚さ（Ｔ208）の部分である。したがって、第１の低屈折率層２０８は、中間層を含んでよい。というのも、距離２１０が、第１のターゲット層２０６（例えば、光学素子層）を、続いて積み重ねられた光学素子層から分離するように作用するためである。図２Ｃの構造は、図１の工程１０８で形成されたものと同様であってよく、第１の光学素子層２２２と呼ぶことができる。上述のように、距離２１０は、中間層を含んでよい。というのも、この距離が、第１の光学素子層２２２と、続いて形成された光学素子層とを分離するからである。充填材料２１０は、単一又は複数（ダブレット、トリプレット、又はそれ以上）の光学装置の実施形態のための所望の効果を生成するために、光学素子層の間で及び光学素子層間で（例えば、材料の種類及び／又は厚さを介して）様々な距離に調整することができる。第１の光学素子層２２２は、シングレットと呼ぶことができる。
[0046] 図２Ｄ〜図２Ｇは、図１の工程１０４〜１０８のサイクルの反復の実施例を示している。一実施形態では、図２Ｄが、充填材料２１０上に形成された第２のターゲット層２１２を示している。図２Ｅは、パターニングに応じて第２のターゲット層２１２に形成された、複数のトレンチ２１６Ａ及び複数のアイランド２１６Ｂを示している。図２Ｆでは、第２の低屈折率材料が、第１の低屈折率層２０８と同様な様式で形成された第２の低屈折率層２１４を形成する。第２の低屈折率層２１４及び第２のターゲット層２１２によって形成された構造は、第２の光学素子層２２４と呼ぶことができる。第２の低屈折率層２１４は、第２のターゲット層２１２の頂部２１２Ａを越えて２１４Ａの距離だけ延在するように形成されてよい。一実施形態では、第１のターゲット層２０６と第２のターゲット層２１２のそれぞれに２つの異なる材料が採用されてよい。
[0047] 本明細書の他の実施例及び実施形態と組み合わせることができる幾つかの実施例では、第１の低屈折率層２０８と第２の低屈折率層２１４のそれぞれに種々の材料が採用されてよい。一実施形態では、第１の光学素子層２２２が、第１の波長又は第１の波長の範囲向けに構成されてよく、第２の光学素子層２２４が、第２の波長又は第２の波長の範囲向けに構成されてよい。第１のターゲット層２０６と第２のターゲット層２１２は、同じ又は異なるパターンを含んでよい。第１のターゲット層２０６及び第２のターゲット層２１２は、それぞれ、実施形態に応じて、高さ（厚さ）、間隔、及び材料の種類を含む、同じ又は異なるパターン特性を有してよい。第１の光学素子層２２２と第２の光学素子層２２４の組み合わせは、ダブレットと呼ばれてよい。
[0048] 一実施形態では、第１のターゲット層２０６と第２のターゲット層２１２のそれぞれに、２つの異なる材料が採用されてよい。本明細書の他の実施例と組み合わせることができる別の一実施例では、第１の低屈折率層２０８と第２の低屈折率層２１４のそれぞれに、２つの異なる材料が採用されてよい。別の一実施形態では、第１のターゲット層２０６と第２のターゲット層２１２のそれぞれに、同じ材料が採用されてよい。本明細書の他の実施例及び実施形態と組み合わせることができる別の一実施例では、第１の低屈折率層２０８と第２の低屈折率層２１４のそれぞれに、同じ材料が採用されてよい。第１の低屈折率層２０８と第２の低屈折率層２１４のそれぞれは、それぞれ厚さＴ208、Ｔ214を有する。第１の低屈折率層２０８と第２の低屈折率層２１４のそれぞれの厚さは、それぞれの低屈折率層が光学素子の頂面を越えて延在する距離を含む。例えば、第１の低屈折率層２０８と第２の低屈折率層２１４は、それぞれ、同じ又は異なる距離であってよい距離２１０と２１４Ａだけ、各頂面２０６Ａと２１２Ａから延在する。したがって、第１の光学素子層２２２と第２の光学素子層２２４のそれぞれは、異なる高さを有してよい。別の一実施例では、第１の光学素子層２２２と第２光学素子層２２４のそれぞれが、実施形態に応じて同じ高さを有してよい。光学素子を越える各充填層の延長部は、ガラス基板の代わりに、又は他の材料の追加の層の代わりに、中間層として採用されてよい。
[0049] 図２Ｇは、第３のターゲット層２１６及び第３の低屈折率層２１８から形成された第３の光学素子層２２６を示している。第３の低屈折率層２１８は、第１の光学素子層２２２や第２の光学素子層２２４などの他の光学素子層で使用されるターゲット層及び低屈折率層と同じ又は異なる材料から形成されてよい。第３の低屈折率層２１８は、第３の低屈折率層２１８が第３のターゲット層２１６を越えて延在する距離２１８Ａを含む厚さＴ218を有する。距離２１８Ａは、距離２１０や２１４Ａと同じであっても異なっていてもよく、光学素子層２２２、２２４、及び２２６は、様々な厚さ及び厚さの比を使用して構成されてよい。例えば、光学素子層の厚さ：低屈折率層の厚さなどの比、若しくは光学素子層の間の及び光学素子層間の寸法、又は充填層の間の及び充填層間の寸法などが、所望の効果を生成する。一実施形態では、距離２１０、２１４Ａ、及び２１８Ａのそれぞれが、例えば、光学素子層２２２、２２４、及び／又は２２６が、光学的に相互作用するように構成される場合、約１ミクロンから約５０ミクロンであってよく、幾つかの実施形態では、５０nmから２ミクロンであってよい。第１の光学素子層２２２、第２の光学素子層２２４、及び第３の光学素子層２２６の組み合わせは、トリプレットと呼ばれてよい。一実施例では、距離２１０、２１４Ａ、及び２１８Ａのうちの少なくとも１つが、１ミクロン未満であり、他の実施例では、それらの距離のうちの少なくとも１つが、約５０nmから約３００nmであってよい。
[0050] 図２Ｇ〜図２Ｉには、３つの光学素子層２２２、２２４、及び２２６が示されているが、様々な実施形態では、図２Ｃで示されているような単一の光学素子層、又は図２Ｆで示されているような二重の光学素子層が採用されてもよいことに留意されたい。他の実施例では、４つ以上の光学素子層を積み重ねて、光学装置を形成することができる。一実施形態では、Ｔ208、Ｔ214、及びＴ218は、それぞれ約１００nmから約２ミクロンであってよい。一実施形態では、１以上の積層型光学素子層を含むことができる、光学装置の図２Ｇで示されている総合的な厚さＴoverallが、約１ミクロンの厚さから約２０００ミクロンの厚さ又はそれ以上であってよい。一実施形態では、カラーフィルタ若しくは干渉フィルタ又は他の光学的フィルタ層が、光学素子層積層体上に、例えば、例示的な実施形態において採用される光学素子層の数に応じて、第１の光学素子層２２２、第２の光学素子層２２４、又は第３の光学素子層２２６などの１以上の光学素子層の上に形成されてよい。
[0051] 図２Ｇは、第１のターゲット層２０６に形成された光学素子間の例示的な間隔２２８を更に示している。一実施形態では、光学素子間の間隔２２８が、第１のターゲット層２０６に形成された光学素子の間で及び光学素子間で、並びにターゲット層２０６、２１２、及び２１６の間でばらついていてよい。一実施例では、素子間の間隔２２８が、封入材料（例えば、第１の低屈折率層２０８）において一波長を越えており、その場合、波長は、約１ミクロンの間隔２２８に等しくてよい。一実施例では、IR光学装置が、単一の光学素子層、ダブレット、若しくはトリプレット、又はそれを上回る積層体を使用して製造されてよい。別の一実施例では、シングレット又はダブレットの光学装置を使用して、RGB光学装置が製造されてよい。別の一実施形態では、白色光又は他の広帯域光学装置が、ダブレット、トリプレット、又は３つを超える光学素子層を含む光学装置から製造されてよい。幾つかの実施例では、白色光光学装置が、単一の光学素子層を使用して製造されてよい。
[0052] 図２Ｈ及び図２Ｉは、本開示の実施形態に従って製造される複数の光学素子層向けの転写プロセスを示す。図２Ｈでは、第２の基板２２０が第３の光学素子層２２６に結合されており、第３の光学素子層２２６は、この実施例では、「最頂部」又は「最外部」光学素子層と呼ぶことができる。第２の基板２２０は、ガラス、プラスチック、又は他の材料から製造されてよく、光学的に透明であってよい。図２Ｉでは、第１の基板２０２が取り外され、光学素子構造は、続いて、回転されてよい。一実施例では、構造を１８０度だけ回転させることができる。別の一実施例では、構造を、複数の別個の要素に分割することができる。本明細書で詳細に説明されるように、第１の基板２０２のダイシング又は取り外しの前、後、若しくはなしで、他の後続の工程を実行することができる。
[0053] 図３は、本開示の一実施形態による、光学素子構造の断面３００の部分概略図である。図３は、図２Ａ〜図２Ｇで示されているものと同様であり得る第１の部分３０２、及び第１の部分３０２と同一である第２の部分３０４を示している。図３は、光学素子構造にわたり繰り返され、続いて、ダイシング（分割）され得る、拡張されたパターンを示すために示されている。一実施形態では、ダイシングされた各部分が１mmから４cmの最大直径を有するように、第１の基板２０２の幅３０６が、ダイシングによって複数の個々の光学装置を形成することができるようなものであってよい。他の実施例では、ダイシングされた各部分が、４cmを超える最大直径を有してよい。ダイシングされた光学装置は、実施形態に応じて、同じサイズであるか又は様々なサイズであるように形成されてよい。光学素子層２０６、２１２、２１６の光学素子は、多角形の形状として示されているが、他の実施例では、光学素子が、丸みを帯びた、三角形の、若しくは多角形の形状、又はそれらの組み合わせを含む断面形状寸法を有し得ることに留意されたい。更に、断面形状寸法は、先細りした、角度付き、弓状の、又は他の種々の形状寸法であってよいことに留意されたい。
[0054] 図４は、本開示の一実施形態による、光学素子を製造する方法４００のフローチャートである。方法４００では、工程４０２で、結合解除層及び／又は保護層であってよい層が、上述のように基板上に形成されてよい。工程４０４では、結合解除層上にターゲット層が形成されてよく、ターゲット層は、工程４０６で、パターニングされて、複数のトレンチを形成し、結合解除層を露出させる。工程４０６でのパターニングは、乾式若しくは湿式エッチングを介して又はナノインプリント工程を介して行われてよい。工程４０８では、a-Si、SiN、TiO2、リン化ガリウム、又は他のものなどの材料が、パターニングされたターゲット層の複数のトレンチ内に及び頂面にわたり堆積されてよい。工程４１０では、例えば、光学素子層の頂面にわたり形成された複数の残留材料が除去されて、トレンチが材料で充填されたままの状態で、光学素子層を露出させる。工程４１２では、工程４１０での複数の残留材料の除去に続いて、複数の低屈折率材料が、結果として得られた平面的な表面上に形成される。幾つかの実施例では、工程４１２で、CMPが使用されて、低屈折率材料の所定の平坦度を実現する。
[0055] 工程４０６〜４１２を採用して、単一の光学素子層を形成することができる。他の実施例では、工程４０６〜４１２が、複数の反復（サイクル）で繰り返されてよく、光学素子層の積層体を形成することができる。積層体の各光学素子層は、同じ又は異なる光学素子層の材料、高さ、及びパターンを有してよい。充填材料が積層体の１以上の光学素子層内に含まれる場合、各充填層に用いられる充填材料は、同じ又は異なる低屈折率材料であってよい。工程４０６〜４１２のこのサイクルを２〜１００回だけ繰り返して、複数の光学素子を形成することができる。工程４０６〜４１２を介して所定数の光学素子層を形成した後で、１以上の光学素子層を含み得る光学素子構造が、工程４１４で形成される。工程４１６では、光学素子構造４１４が、更に処理されてよい。一実施例では、工程４１６Ａで、第２の基板が、第１の基板とは反対側の低屈折率層に結合されてよく、続いて、工程４１６Ｂで、第１の基板が取り外される。第２の基板は、透明な基板、又はCCD、CMOS、VCSEL、LED、OLED、若しくはuLEDなどのデバイスであってよい。工程４１６Ｃでは、構造が、ダイシング及び／又は二次構造への結合を含んで、更に処理されてよい。
[0056] １以上の工程を表し得る工程４１６における様々な実施形態では、光学素子構造が、別の透明な基板に永久的に結合されてよい。結合に続いて、構造は、より小さな要素にダイシングされ、最終的なデバイスに個々に取り付けられ、又は、基板が、ウエハ若しくはシート上のデバイスの配列にウエハ若しくはシートとして結合されてよい。例えば、光学素子層は、完成したCCDデバイス、CMOS画像センサ、若しくはVCEL、又は他のデバイスの基板上に積み重ねられてよい。別の一実施例では、工程４０６〜４１２が、CCD、CMOS、VCSEL、LED、又は他のデバイスなどの完成したデバイス上で実行されてよく、それによって、（１以上の）光学素子層が、デバイス上にインシトゥで形成される。この実施例では、工程４１６で、ダイシングなどの更なる工程が行われてよいが、結合解除層は使用されない。
[0057] 図５Ａ〜図５Ｆは、本開示の実施形態による、光学装置を製造する代替的な方法の一連の概略図である。図５Ａは、その上に結合解除層５０４が形成される、Siウエハであってよい基板５０２を示している。結合解除層５０４は、図２Ａの結合解除層２０４と同様であってよく、バリア層（図示せず）を含んでよい。バリア層は、結合解除層５０４の部分であってよく、結合解除層５０４の接着部分とターゲット層５０６との間に形成されてよい。一実施例では、ターゲット層５０６が、低屈折率材料から形成されてよい。別の一実施例では、基板５０２が、様々な用途に適したCCD、CMOS、VCSEL、LED、又は他のデバイスであり、光学素子は、基板５０２上にインシトゥで形成される。図５Ａのデバイスは、図４で説明された工程４０２及び４０４を介して形成されてよい。
[0058] 図５Ｂは、結合解除層５０４上に形成されたターゲット層５０６を示している。ターゲット層５０６は、工程４０６で上述されたように、複数のトレンチ５０８Ａ及びアイランド５０８Ｂを形成するようにエッチングされる。図５Ｃでは、工程４０８で説明されたものと同様に、第１の光学素子層５１０が、ターゲット層５０６を覆って形成されてよく、アイランド５０８Ｂの間に及びトレンチ５０８Ａ内に形成されてよい。距離５１２によって示されている、第１の光学素子層５１０は、図５Ｄで示されているように、そして工程４１０で説明されたように除去される。図５Ｄは、光学素子の高さ５２６を示し、これは、幾つかの実施形態において、約４００nmから約１５００nmの範囲であってよい。代替的な実施形態では、光学素子の高さ５２６が、１００nmから４００nmであってよく、他の実施形態では、光学素子の高さ５２６が、５０nmから１００nmであってよい。本明細書で説明されるように、光学素子層にわたる光学素子の高さは同じであり、光学素子層の平坦な頂面を生成する。
[0059] 図５Ｅは、工程４１０で説明されたように、光学素子層５１０の一部分を除去した後で、第１の光学素子層５１０の上に形成される第２の充填層５１４を示している。この工程は、図４の４１２で説明されており、第２の充填層５１４は、ターゲット層５０６と同じ組成を含んでも又は含まなくてもよい。第２の充填層５１４は、中間層を含んでよく、所望の効果を生み出すために、例えば、光学素子層構造の間の及び光学素子層構造間の厚さ及び組成を調整することができる。図５Ｅの構造は、第１の光学素子層５１６と呼ばれてよい。図５Ｆは、第１の光学素子層５１６の上に形成された更なる第２の光学素子層５２４を有する、図５Ｅの構造を示している。第２の光学素子層５２４は、第１の光学素子層５１６と同様な様式で形成されてよい。第２の光学素子層５２４は、第２の光学素子５２０、及び第３の充填層５１８を含む。第３の充填層５１８は、低屈折率材料から形成されてよい。別の充填層５２２が、第２の光学素子５２０及び第３の充填層５１８の上に形成される。第２の光学素子５２０の頂面は、第３の充填層５１８の頂面と同一平面上にあってよい。一実施例では、a-Si又はSiNが、IR領域近傍の光波長帯域に使用されてよく、TiO2が、可視光領域近傍の光波長帯域に使用されてよい。
[0060] 図６Ａ〜図６Ｃは、本開示の実施形態による、光学素子構造の上面図の概略的な例示である。図６Ａ〜図６Ｃは、最上位の光学素子のビューのみを示す、光学素子のトップダウンビューの概略図である。したがって、光学素子層積層体の下側の層内に位置付けられた光学素子層は、図６Ａ〜図６Ｃで示されている頂部層について説明されたのと異なる構成又は同じ構成を含んでよい。図６Ａは、基板７０２上に形成された第１の複数の光学素子７０４を示している。第１の複数の光学素子７０４は、円形状又は楕円形状のトップビュー断面を有するように示されている。第１の複数の光学素子７０４は、垂直間隔７０６及び水平間隔７０８を有する。垂直間隔７０６と水平間隔７０８の一方又は両方は、実施形態に応じて、第１の複数の光学素子７０４の間で及び第１の複数の光学素子７０４間でばらついていてよい。第１の複数の光学素子７０４を含む光学素子の３つの行７１０が、図６Ａで示されているが、様々な実施形態は、様々な間隔を有するより多い又はより少ない行を含んでよい。行７１０は、等間隔で離間されてよく、又はランダムな間隔で離間されてもよい。
[0061] 図６Ｂは、基板７０２上に形成された第２の複数の光学素子７１２を示している。第２の複数の光学素子７１２は、正方形状又は他の多角形状のトップビュー断面を有するように示されている。第２の複数の光学素子７１２は、複数の光学素子７１２の隣の光学素子７１２との各対の間で及び各対間で、垂直間隔７１４及び水平間隔７１６を有する。垂直間隔７１４と水平間隔７１６のそれぞれは、実施形態に応じてばらついていてよい。光学素子の４つの行７１８が図６Ｂで示されているが、様々な実施形態は、より多い又はより少ない行を含んでよい。第２の複数の光学素子７１２が、４つの行７１８のそれぞれについて共有軸に沿って整列されるように図６Ｂで示されているが、代替的な実施形態では、整列が、垂直間隔７１４の方向にある垂直軸に沿って生じる。別の一実施例では、第２の複数の光学素子７１２が、水平箇所（軸）と垂直箇所（軸）の両方に沿って整列されて、整列した配列（図示せず）を形成することができる。光学素子の整列した配列の実施例では、第２の複数の光学素子７１２の各光学素子が、水平間隔７１６と垂直間隔７１４の方向の両方において等距離に離間される。様々な実施例では、第２の複数の光学素子７１２が、様々な多角形又は非多角形の断面を有してよく、鋭いエッジ若しくは丸いエッジ、又はそれらの組み合わせを含んでよい。
[0062] 図６Ｃは、基板７０２上に形成された第３の複数の光学素子７２０を示し、第３の複数の光学素子７２０は、第３の複数の光学素子７２０の個々の光学素子の間で及び光学素子間でばらついている、不規則な形状のトップビュー断面を有する。第３の複数の光学素子７２０は、実施形態に応じてばらついている素子の間の及び素子間の垂直間隔７２２及び水平間隔７２４を有する。一実施例では、垂直間隔７２２が、第３の複数の光学素子７２０の間で及び光学素子７２０間で、不均一である。別の一実施例では、水平間隔７２４が、第３の複数の光学素子７２０の間で及び光学素子７２０間で、不均一である。更に別の一実施例では、第３の複数の光学素子７２０の垂直間隔７２２と水平間隔７２４の両方が、不均一である。光学素子の４つの行７２６が、図６Ｃで示されているが、様々な実施形態は、より多い又はより少ない行を含んでよい。第３の複数の光学素子７２０が、行７２６に沿って整列されるように図６Ｃで示されているが、代替的な実施形態では、整列が、垂直間隔７２２の方向にある垂直軸に沿って生じる。別の一実施例では、第３の複数の光学素子７２０が、水平箇所と垂直箇所の両方において整列されてよく、整列した配列（図示せず）を形成することができ、各光学素子７２０は、水平７２４と垂直７２２方向の両方において等距離に離間される。７０８、７１２、７２０、及び本明細書で説明される他のものを含む、複数の光学素子向けに採用される形状寸法は、不規則な形状、並びに三角形状、又は様々な実施形態に適した他の形状寸法であってよい。幾つかの実施例では、光学素子の直径が、行７２６の間で及び行７２６間でばらついている。他の実施例では、単一行における各光学素子７２０の直径が、その行の範囲内でばらついていてよい。図６Ａ〜図６Ｃで示されているトップビューは、例示的なものであり、光学素子の他の間隔も可能であることに留意されたい。例えば、本明細書で説明される光学素子の間隔は、光学素子の間で及び光学素子間で等距離の間隔を有する整列した配列、ランダムな間隔を有するランダムな配列、又は規則的若しくは不規則な間隔パターンを繰り返すことができるパターニングされた配列を生成するために使用される、変動する間隔であってよい。
[0063] 図７Ａ〜図７Ｃは、本開示の実施形態による、光学素子のための結合方法の概略図である。図７Ａは、第１の光学素子層８０２、第２の光学素子層８０４、及び第３の光学素子層８０６の光学素子層積層体８２８を含む第１の光学素子構造８００Ａを示している。光学素子層８０２、８０４、及び８０６のそれぞれは、複数の光学素子８１２、８１６、及び８２０をそれぞれ含む。各光学素子層８０２、８０４、８０６は、各複数の光学素子８１２、８１６、及び８２０の上、並びに、各複数の光学素子８１２、８１６、及び８２０の間のトレンチ内に形成される低屈折率材料８１４、８１８、及び８２２の層を更に含む。第３の光学素子層８０６が、基板８０８上に形成される。一実施例では、第３の光学素子層８０６が、基板８０８と第３の光学素子層８０６との間に形成される層８１０を有する。本明細書で説明されるように、層８１０は、保護層、結合解除層、又はそれらの組み合わせであってよく、１００nm以上の厚さを有するように形成されてよい。光学素子層積層体８２８は、第１の光学素子層８０２上に形成された頂部結合層８２４を有する。頂部結合層８２４は、２０nmから１００nmの厚さを有する。第２の基板８３０は、第２の基板８３０下に形成された第２の結合層８２６を有する。上述されたように、第２の基板８３０は、ガラス、ポリマー、又は様々な用途に適した他の材料から製造された透明な基板であってよい。
[0064] 図７Ｂは、第２の光学素子構造８００Ｂを示し、第２の基板８３０は、光学素子層積層体８２８に結合されている。第２の基板８３０は、頂部結合層８２４及び第２の基板８３０下に形成された第２の結合層８２６を介して、光学素子層積層体８２８に結合される。図７Ｃは、基板８０８が取り外された第２の光学素子構造８００Ｂの構造である、第３の光学素子構造８００Ｃを示している。図７Ａ〜７Ｃでは、３つの光学素子層８０２、８０４、及び８０６が示されているが、実施形態に応じて、より少ない又はより多い数の光学素子層が使用されてよい。第２の基板８３０は、１００ミクロンから５００ミクロン以上であってよい。一実施例では、第２の基板８３０が第３の光学素子構造８００Ｃに結合された後で、第２の基板８３０を、CMP又は他の方法を使用して、元の厚さから、例えば、５００ミクロンから１００ミクロンまで薄くすることができる。
[0065] 図８Ａ〜図８Ｂは、本開示の実施形態による、光学素子構造を示している。図８Ａは、アセンブリ／積み重ねの前の第１の光学素子構造９００Ａを示している。第１の光学素子構造９００Ａは、基板９０８上に形成された第１の光学素子層９０６を含む。第１の光学素子層９０６は、SiO2又は他の材料から形成され得る層９１０を介して結合される。他の実施例では、層９１０が、高温耐性接着剤の結合解除層であってよい。第２の光学素子層９０４が、第１の光学素子層９０６に結合され、第３の光学素子層９０２が、第２の光学素子層９０４に結合される。第２の基板９１６は、両側に形成された第１の結合層９１４と第２の結合層９１８を有してよい。更に、デバイス９２２が、その下に形成されたデバイス結合層９２０を有する。デバイス９２２は、２０nmから１０μmの厚さのSiO2を含んでよい。
[0066] 図８Ｂは、第２の光学素子構造９００Ｂを示している。第２の光学素子構造９００Ｂは、図８Ａからの第１の光学素子構造９００Ａを含む。第２の光学素子構造９００Ｂは、第３の光学素子層９０２上に形成された頂部結合層９１２を介して、第３の光学素子層９０２に結合された第２の基板９１６を示している。第２の光学素子構造９００Ｂでは、層９１０及び基板９０８が、例えば、エッチング、グラインディング、研磨、又は他の方法によって取り外されている。更に、CMOS、CCD、VCSELなどのデバイス９２２、又は他のデバイス９２２が、第２の結合層９１８及びデバイス結合層９２０を介して第２の基板９１６に結合されており、それらのそれぞれは、１nmから１００nmの厚さのSiO2を含んでよい。第２の基板９１６は、１００ミクロンから５００ミクロンであってよく、第２の基板９１６が第２の光学素子構造９００Ｂに結合された後に、CMP又は他の方法を使用して、元の厚さから、例えば５００ミクロンから１００ミクロンまで薄くされてよい。
[0067] 図９は、光学素子層積層体１０１８の図である。光学素子層積層体１０１８は、デバイス１０１６に結合される。一実施形態では、光学素子層積層体１０１８のアセンブリ１０００が、CMOS、CCD、VCSEL、又は他のデバイスであり得る、デバイス１０１６に結合される。光学素子層積層体１０１８は、光学素子層積層体１０１８と基板１００８との間に形成された層１０１０を有する基板１００８上に形成される。層１０１０は、結合解除層若しくは保護層又はそれらの組み合わせを含んでよい。光学素子層積層体１０１８は、３つの光学素子層、すなわち、第１の光学素子層１００２、第２の光学素子層１００４、及び第３の光学素子層１００６から構成される。他の実施例では、光学素子デバイスが、図示されているよりも多い又は少ない光学素子層を含んでよいことに留意されたい。デバイス１０１６は、第１の光学素子層１００２上に形成された第１の結合層１０１２及びデバイス１０１６下に形成された第２の結合層１０１４を介して、光学素子層積層体１０１８に結合される。本明細書で説明されるように、光学素子層積層体１０１８は、形成され、次いで、デバイス１０１６に結合されてよい。別の一実施例では、光学素子層積層体１０１８が、プリフォームされ（pre-formed）、デバイス１０１６に結合されてよい。別の一実施例では、光学素子層積層体１０１８が、デバイス１０１６上でインシトゥで形成されてよい。本明細書で図示されていない幾つかの実施例では、充填材料の保護層が、図９の第１の光学素子層１００２などの一番外側の（最外部）光学素子層の上に形成されてよい。
[0068] 図１０は、本開示の実施形態による、光学素子を製造する方法１１００のフローチャートである。図１１Ａ〜図１１Ｄは、方法１１００の工程と併せて説明される光学素子構造の断面図である。図１１Ａで示されている工程１１０２では、第１の基板１２０４上の第１のターゲット層１２０２が、第１のパターン１２０６を形成するようにパターニングされる。第１のパターン１２０６は、複数のアイランド１２１０を含む。複数のアイランド１２１０の隣のアイランドとの各対は、トレンチ１２０８と呼ばれ得る負（凹）の空間によって分離される。第１のパターン１２０６は、光リソグラフィ及びエッチングによって、若しくはナノインプリントリソグラフィ（NIL）及びエッチングによって、又は第１のターゲット層１２０２の直接インプリント（型押し）によって形成されてよい。工程１１０４では、第１のパターン１２０６、特に第１のパターン１２０６のトレンチ１２０８が、任意選択的に低屈折率材料（図示せず）で充填されてよい。
[0069] 図１１Ｂで示されている工程１１０６では、第２の基板１２２２下に形成された第２のターゲット層１２１２が、第２のパターン１２１４を形成するようにパターニングされる。第２のパターン１２１４は、複数のアイランド１２１６を含み、複数のアイランド１２１６の隣のアイランドとの各対が、トレンチ１２１８によって分離される。第２のパターン１２１４は、光学リソグラフィ及びエッチングによって、若しくはナノインプリントリソグラフィ（NIL）及びエッチングによって、又は第２のターゲット層１２１２の直接インプリントによって形成されてよい。工程１１０８では、第２のパターン１２１４、特に第２のパターン１２１４のトレンチ１２１８が、任意選択的に低屈折率材料（ここでは図示せず）で充填されてよい。幾つかの実施例では、第１のパターン１２０６も第２のパターン１２１４も、低屈折率材料で充填されない。幾つかの実施例では、第１のパターン１２０６が、工程１１０４において低屈折率材料で充填される。他の実施例では、第２のパターン１２１４が、工程１１０８において低屈折率材料で充填される。更なる実施例では、第１のパターン１２０６と第２のパターン１２１４が、それぞれ、工程１１０４と１１０８において、それぞれ、低屈折率材料で充填される。
[0070] 図１１Ｃは、工程１１１０及び１１１２の後の光学素子構造の図である。工程１１１０では、第１のパターン１２０６が、第３の基板１２２０の第１の面１２２０Ａに結合される。第３の基板１２２０は、ガラス、ポリマー、ダイヤモンド、又は他の材料を含む、透明な材料から形成されてよい。実施形態に応じて、第３の基板１２２０は、約１０μmから３mmの厚さを有してよい。工程１１１２では、第２のパターン１２１４が、第１のパターン１２０６とは反対側の、第３の基板１２２０の第２の面１２２０Ｂに結合される。
[0071] 工程１１１４では、第１の基板１２０４及び第２の基板１２２２が取り外される。したがって、第１の基板１２０４と第２の基板１２２２は、それぞれ、仮基板又はキャリア基板と称され得る。図１１Ｄは、工程１１１４の後の光学素子構造を示している。幾つかの実施例では、本明細書では図示されていないが、上述した結合解除層２０４と同様な、結合解除層と呼ばれる結合材料の層が存在してよい。結合解除層は、第１のターゲット層１２０２と第１の基板１２０４との間、及び／又は、第２のターゲット層１２１２と第２の基板１２２２との間に形成されてよい。結合解除層は、接着材料又は熱活性化材料（例えば、加熱により解離する）であってよい。工程１１１４において結合解除層を使用して、熱的、化学的、及び／又は機械的手段を介して、それぞれ、第１の基板１２０４及び第２の基板１２２２からの第１のパターン１２０６及び第２のパターン１２１４のそれぞれの剥離を容易にすることができる。工程１１１６では、図１１Ｄの光学素子構造が、例えば、アニーリングによって、及び／又は追加の光学素子及び透明な基板を追加する（積み重ねる）ことによって、更に処理されてよい。一実施形態では、工程１１１６で、少なくとも工程１１０２、１１０６、１１１０、１１１２、及び１１１４が、反復する様式で繰り返されて、追加の光学素子層を形成することができる。
[0072] 図１２は、本開示の実施形態による、光学素子を製造する方法１３００のフローチャートである。図１３Ａ〜図１３Ｅは、光学素子構造の断面図であり、方法１３００の工程と併せて説明される。工程１３０２では、図１３Ａで示されているように、第１のパターン１４０２が、第１の基板１４０４の第１の表面１４０４Ａ上の第１のターゲット層に形成される。第１のパターン１４０２は、アイランド１４０６の間に複数のトレンチ１４０８を含む。第１のパターン１４０２は、光リソグラフィ及びエッチング、NIL及びエッチング、又は直接インプリントを使用して、工程１３０２で形成されてよい。
[0073] 工程１３０４では、図１３Ｂで示されているように、第１のパターン１４０２の複数のトレンチ１４０８が、任意選択的に低屈折率材料１４１０で充填される。低屈折率材料１４１０は、自己平坦化材料であってよく、それによって、工程１３０４の後で、低屈折率材料１４１０の頂部が、複数のアイランド１４０６の頂部と同一平面上にある。工程１３０６では、第２のパターン１４１２が、第２の基板１４１４の第１の表面１４１４Ａ上に形成された第２のターゲット層から形成される。第２のパターン１４１２が、図１３Ｃで示されている。第２のパターン１４１２は、複数のトレンチ１４１６を含む。複数のトレンチ１４１６の各トレンチは、隣り合うアイラインド１４１８の各対の間に形成される。複数のトレンチ１４１６及び複数のアイランド１４１８は、幅、高さ、及び断面形状が、ばらついていてよい。複数のアイランド１４１８は、実質的に多角形状の断面で示されているが、それらの寸法形状は、丸みを帯びた、三角形の、又はそれらの組み合わせなどの、他の形状を採ってよく、先細りし、角度付けされ、又は弓状であってよい。第２のパターン１４１２は、光リソグラフィ及びエッチング、NIL及びエッチング、又は直接インプリントを使用して、工程１３０６で形成されてよい。
[0074] 工程１３０８では、図１３Ｄで示されているように、第２のパターン１４１２が、任意選択的に低屈折率材料１４２０で充填されてよい。工程１３１０では、第１の基板１４０４と第２の基板１４１４のうちの１以上が、平坦化されてよい。工程１３１０の一実施例では、第１の基板１４０４の第２の面１４０４Ｂと第２の基板１４１４の第２の面１４１４Ｂが、それぞれ、１以上のサブ工程で平坦化される。続いて、工程１３１２では、図１３Ｅで示されているように、第１の基板１４０４の第２の面１４０４Ｂが、第２の基板１４１４の第２の面１４１４Ｂに結合される。したがって、工程１３１０での任意選択的な平坦化は、工程１３１２での第１の基板１４０４の第２の基板１４１４に対する結合を容易にし得る。工程１３１４では、光学素子構造の更なる処理が行われてよい。工程１３１４での更なる処理は、アニーリング、積み重ねを介した他の光学素子構造の追加、ダイシング、又は他の工程を含んでよい。
[0075] 図１４は、本開示の実施形態による、光学素子を製造する方法１５００のフローチャートである。図１５Ａ〜図１５Ｄは、方法１５００と併せて説明される光学素子構造の断面図である。図１５Ａは、第１の透明な基板１６０４の断面図である。第１の透明な基板１６０４は、ガラス、ポリマー、ダイヤモンド、若しくは他の光学的に透明な材料、又は光学的に透明な材料の組み合わせから形成されてよい。第１のターゲット層１６０２は、第１の透明な基板１６０４の第１の面１６０４Ａ上に形成される。第２のターゲット層１６０６は、第１の透明な基板１６０４の第２の面１６０４Ｂ上に形成される。
[0076] 工程１５０２では、第１のマスターパターンが形成される。第１のマスターパターンを使用して、基板上のターゲット層にパターンをインプリントすることができる。第１のマスターパターンは、工程１５０２で、シリコンやシリコン含有材料などの剛性材料を使用して、又は低い若しくは高い屈折率の材料を含むより剛性が低い材料から形成されてよい。第１のマスターパターンを形成するために使用される材料は、工程１５０４でインプリントされるターゲット層の組成及び材料特性を含む要因に基づいて選択されてよい。第１のマスターパターンは、光リソグラフィ及びエッチングによって、NIL及びエッチングによって、又は第１のマスターターゲット層の直接インプリントによって、工程１５０２で形成されてよい。工程１５０２で形成された第１のマスターパターンを使用して、工程１５０４で第１のパターン１６２２を作製する。第１のパターン１６２２は、図１５Ｂで示されている。第１のパターン１６２２は、トレンチ１６０８によって分離される複数のアイランド１６１０を含む。複数のアイランド１６１０が、第１の透明な基板１６０４の第１の面１６０４Ａから延在する。工程１５０６では、充填層（ここでは図示せず）が、任意選択的にトレンチ１６０８内に形成されてよい。充填層は、低屈折率材料から形成されてよい。
[0077] 工程１５０８では、第２のマスターパターンが、シリコン若しくはシリコン含有材料などの剛性材料から、又は低い若しくは高い屈折率材料を含むより剛性が低い材料から形成されてよい。第２のマスターパターンを使用して、基板上にターゲット層をインプリントすることができ、第２のマスターパターンは、第１のマスターパターンとは異なるパターンを含んでよい。第２のマスターパターンは、工程１５１０でインプリントされるターゲット層の組成に応じて、様々な材料から形成されてよい。第２のマスターパターンは、光リソグラフィ及びエッチング、NIL及びエッチング、又は第２のマスターターゲット層の直接インプリントによって、工程１５０８で形成されてよい。工程１５１０では、工程１５０６で形成された第１のパターンを位置合わせのための基準点として使用して、第２のパターンマスターが、第２のターゲット層１６０６と位置合わせされる。工程１５１２では、第２のパターン１６２６が、第２のターゲット層１６０６に形成される。図１５Ｃで示されている第２のパターン１６２６は、第１の透明な基板１６０４の第２の面１６０４Ｂから延在する複数のアイランド１６１６を含むアイランド１６１６は、トレンチ１６１８によって分離されている。工程１５１４では、充填層が、任意選択的にトレンチ１６１８内に形成されてよい。充填層は、低屈折率材料から形成されてよい。
[0078] 工程１５１６では、光学素子構造が、更なる処理を受け得る。工程１５１６での更なる処理は、アニーリング、積み重ねを介した他の光学素子層の追加、ダイシング、又は他の工程を含んでよい。工程１５１６の一実施例では、図１５Ｄで示されているように、少なくとも工程１５０４、１５０８、１５１０、及び１５１２を繰り返して、光学素子の積層体を形成することができる。図１５Ｄは、第１の透明な基板１６０４、並びに工程１５０４及び１５０８で形成した第１のパターン１６２２及び第２のパターン１６２６を含む。図１５Ｄは、第２の透明な基板１６２０を更に含む。第２の透明な基板１６２０の第１の面１６２０Ａは、第３のパターン１６２４を含む。第２の透明な基板１６２０の第２の面１６２０Ｂは、第１のパターン１６２２の第１の側１６０２Ａに結合される。幾つかの実施例では、第３のパターン１６２４が、任意選択的に充填されてよい（図１５Ｄでは示されていない）。第３のパターン１６２４は、第１のマスター、第２のマスターから、又は第１のマスター及び第２のマスターとは異なる第３のマスターから形成されてよい。
[0079] したがって、本明細書で説明される実施例を、様々な組み合わせで使用して、積層型光学素子を製造することができる。２つ以上の光学素子は、光学リソグラフィ若しくはNIL及びエッチングを介して、並びに／又はパターンマスターを使用する直接インプリントによって製造することができる。光学素子は、仮基板上で製造されてよい。仮基板は、ターゲット層に結合され、パターニングされたターゲット層が永久的な又はキャリア（第２の仮）基板に結合された後で、後に取り外される。光学素子層は、中間層を含む充填層を使用して互いから分離されてよい。充填層は、下層の光学素子層の頂面を越えて、充填層の中間層を形成する約１nmから約３mmの距離だけ延在してよい。他の実施例では、光学素子が、約３mmまでの様々な厚さの透明な基板である永久的な基板上に作製されてよい。
[0080] 本発明の教示を組み込んだ様々な実施形態が、本明細書で詳細に示され、説明されてきたが、当業者は、これらの教示を更に組み込んだ多くの他の様々な実施形態を容易に考案することができる。
[0028] 一実施例では、光学装置が、ガラス基板を使用せずに製造される。別の一実施例では、光学装置が、ガラス基板を含まないように製造される。一実施形態では、シリコン（Si）基板の上に形成されたターゲット層が、パターニングされ、続いて、デバイス又は透明な基板に転写される。本明細書で説明されるように、透明な基板は、光学装置が動作することが意図される所定の波長領域において光学的に透明な基板である。ターゲット層は、実施形態に応じて、低屈折率材料又は高屈折率材料であってよい。ターゲット層は、単一の層であってもよいし、又は同じ組成物の若しくは様々な組成物の１以上の積層体を含んでもよい。本明細書の方法は、ダイシングが実行される場合、ダイシングの前に、未だ元の基板上にある間に、パターニングされたターゲット層を完成したデバイス上に直接積み重ねることを更に含んでよい。例えば、光学素子層は、完成した電荷結合素子（CCD）、若しくは相補型金属-酸化物半導体（CMOS）画像センサ、発光ダイオード（LED）、マイクロLED （μLED）ディスプレイ、有機発光ダイオード（OLED）、又は垂直キャビティ面発光レーザー（VCSEL）の基板上、或いは別の基板上に直接積み重ねることができる。本明細書で説明される方法は、集積処理の一形態である。
[0055] 工程４０６〜４１２を採用して、単一の光学素子層を形成することができる。他の実施例では、工程４０６〜４１２が、複数の反復（サイクル）で繰り返されてよく、光学素子層の積層体を形成することができる。積層体の各光学素子層は、同じ又は異なる光学素子層の材料、高さ、及びパターンを有してよい。充填材料が積層体の１以上の光学素子層内に含まれる場合、各充填層に用いられる充填材料は、同じ又は異なる低屈折率材料であってよい。工程４０６〜４１２のこのサイクルを２〜１００回だけ繰り返して、複数の光学素子を形成することができる。工程４０６〜４１２を介して所定数の光学素子層を形成した後で、１以上の光学素子層を含み得る光学素子構造が、工程４１４で形成される。工程４１６では、光学素子構造４１４が、更に処理されてよい。一実施例では、工程４１６Ａで、第２の基板が、第１の基板とは反対側の低屈折率層に結合されてよく、続いて、工程４１６Ｂで、第１の基板が取り外される。第２の基板は、透明な基板、又はCCD、CMOS、VCSEL、LED、OLED、若しくはμLEDなどのデバイスであってよい。工程４１６Ｃでは、構造が、ダイシング及び／又は二次構造への結合を含んで、更に処理されてよい。

Claims (15)

  1. 光学装置を形成する方法であって、
    （ａ）第１の基板上のターゲット層に、複数のトレンチによって分離された複数のアイランドを含むパターンを形成すること、
    （ｂ）パターニングされた前記ターゲット層の上、及びパターニングされた前記ターゲット層に形成された前記複数のトレンチ内に、充填層を形成して、第１の光学素子層を形成すること、並びに
    （ｃ）（ａ）及び（ｂ）を複数の反復で繰り返すことによって、前記第１の光学素子層上に光学素子層積層体を形成することを含む、方法。
  2. （ｄ）（ｃ）に続いて、第２の基板を、前記第１の基板とは反対側の前記光学素子層積層体に結合することを更に含む、請求項１に記載の方法。
  3. 前記充填層が中間層を含み、前記中間層が、前記ターゲット層の頂面から、約５０nmから約５０ミクロンの厚さだけ延在する、請求項１に記載の方法。
  4. 前記第１の基板が、CCD、CMOSセンサ、VCSEL、又はLEDを含む、請求項１に記載の方法。
  5. （ｆ）（ａ）に続いて、前記ターゲット層の上、及びパターニングされた前記ターゲット層の前記複数のトレンチ内に、光学素子層を形成すること、
    （ｇ）前記光学素子層の一部分を取り除くことによって、前記光学素子層の頂面と前記ターゲット層の頂面が同一平面上にあるようにすること、
    （ｈ）（ｇ）に続いて、前記光学素子層及び前記ターゲット層の上に第２の充填層であって、前記光学素子層の頂面を越えて０．５ミクロンから５０ミクロンの距離だけ延在する中間層を含む、第２の充填層を形成して、第１の光学素子層を形成すること、
    （ｉ）（ａ）〜（ｈ）を繰り返して、前記第１の光学素子層上に複数の光学素子層を形成することを更に含む、請求項１に記載の方法。
  6. 光学装置を製造する方法であって、
    第１の基板上に形成される第１のターゲット層に第１のパターンを形成すること、
    第２の基板上に形成された第２のターゲット層に第２のパターンを形成すること、
    透明な材料から形成され且つ約１０μmから３mmの厚さを有する第３の基板の第１の面に前記第１のパターンを結合すること、
    前記第２のパターンを前記第３の基板の第２の面に結合すること、
    前記第１の基板を前記第１のパターンから結合解除すること、及び
    前記第２の基板を前記第２のパターンから結合解除することを含む、方法。
  7. 前記第１のパターンが、ナノインプリントリソグラフィ（NIL）及びエッチングを使用して形成される、請求項６に記載の方法。
  8. 前記第１のパターンを形成することが、第１のパターンマスターを使用して前記第１のターゲット層を直接インプリントすることを含む、請求項６に記載の方法。
  9. 前記第１のパターン又は前記第２のパターンのうちの少なくとも一方を低屈折率材料で充填することを更に含む、請求項６に記載の方法。
  10. 第４の基板上の第３のターゲット材料に第３のパターンを形成すること、
    約１０μmから約３mmの厚さを有し且つ透明な材料から形成された第５の基板の第１の面を前記第２のパターンに結合すること、及び
    前記第３のパターンを前記第５の基板の第２の面に結合することを更に含む、請求項６に記載の方法。
  11. 前記第１のパターンを形成することと前記第２のパターンを形成することとのそれぞれが、光リソグラフィ又はナノインプリントリソグラフィを含む、請求項６に記載の方法。
  12. 光学装置を形成する方法であって、
    第１のパターンマスターを使用して、約１０μmから約３mmの厚さを有する透明な基板の第１の面上に形成される第１のターゲット層を第１の箇所にインプリントすることによって、第１のパターンを形成すること、並びに
    第２のパターンマスターを使用して、前記透明な基板の第２の面上に形成された第２のターゲット層上の第２の箇所に第２のパターンをインプリントすることによって、第２のパターンを形成することを含み、前記第２の箇所に前記第２のパターンを形成することが、前記第１のパターンに対して前記第２の箇所を特定すること、及び前記第２のパターンマスターを前記第２の箇所に位置合わせすることを含む、方法。
  13. 前記第１のパターンを形成することに続いて、前記第１のパターンを低屈折率材料で充填することを更に含む、請求項１２に記載の方法。
  14. 前記第１のマスターパターンが第１のパターンを含み、前記第２のパターンマスターが第２のパターンを含み、前記第１のパターンが前記第２のパターンとは異なっている、請求項１２に記載の方法。
  15. 前記透明な基板が、ガラス、ポリマー、又はダイヤモンドから形成される、請求項１２に記載の方法。
JP2020556237A 2018-04-16 2019-02-21 一次的結合及び永久的結合を用いた多重積層光学素子 Active JP7210608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023002094A JP2023055709A (ja) 2018-04-16 2023-01-11 一次的結合及び永久的結合を用いた多重積層光学素子

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862658553P 2018-04-16 2018-04-16
US62/658,553 2018-04-16
US201862780536P 2018-12-17 2018-12-17
US62/780,536 2018-12-17
PCT/US2019/018885 WO2019203926A1 (en) 2018-04-16 2019-02-21 Multi stack optical elements using temporary and permanent bonding

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023002094A Division JP2023055709A (ja) 2018-04-16 2023-01-11 一次的結合及び永久的結合を用いた多重積層光学素子

Publications (2)

Publication Number Publication Date
JP2021521481A true JP2021521481A (ja) 2021-08-26
JP7210608B2 JP7210608B2 (ja) 2023-01-23

Family

ID=68162134

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020556237A Active JP7210608B2 (ja) 2018-04-16 2019-02-21 一次的結合及び永久的結合を用いた多重積層光学素子
JP2023002094A Pending JP2023055709A (ja) 2018-04-16 2023-01-11 一次的結合及び永久的結合を用いた多重積層光学素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023002094A Pending JP2023055709A (ja) 2018-04-16 2023-01-11 一次的結合及び永久的結合を用いた多重積層光学素子

Country Status (7)

Country Link
US (3) US10707118B2 (ja)
EP (1) EP3782190A4 (ja)
JP (2) JP7210608B2 (ja)
KR (2) KR20230074638A (ja)
CN (1) CN112020770A (ja)
TW (3) TW202245001A (ja)
WO (1) WO2019203926A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7499231B2 (ja) 2018-10-22 2024-06-13 カリフォルニア インスティチュート オブ テクノロジー 電磁波を異なる波長を有する複数の波に分割する方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104932A1 (de) * 2018-03-05 2019-09-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Mehrschichtoptikelements
TWI793318B (zh) * 2019-05-03 2023-02-21 優顯科技股份有限公司 微半導體堆疊結構、及其電子裝置
US11681083B2 (en) 2019-06-07 2023-06-20 Applied Materials, Inc. Photoresist loading solutions for flat optics fabrication
DE102020112312B3 (de) 2020-05-06 2021-10-21 Audi Aktiengesellschaft Scheinwerfer für ein Kraftfahrzeug
WO2021255077A1 (en) * 2020-06-18 2021-12-23 Nil Technology Aps Optical devices including metastructures and methods for fabricating the optical devices
US20220064474A1 (en) * 2020-08-27 2022-03-03 Applied Materials, Inc. Encapsulation materials for flat optical devices
US11520228B2 (en) 2020-09-03 2022-12-06 International Business Machines Corporation Mass fabrication-compatible processing of semiconductor metasurfaces
EP4354188A1 (en) * 2023-04-19 2024-04-17 Carl Zeiss SMT GmbH Method of manufacturing a diffractive optical element and diffractive optical element

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010009025A (ja) * 2008-05-30 2010-01-14 Canon Inc 光学フィルタ
JP2010008990A (ja) * 2007-07-13 2010-01-14 Canon Inc 光学フィルタ
JP2011002546A (ja) * 2009-06-17 2011-01-06 Mitsubishi Electric Corp 光学フィルタ
KR20140073622A (ko) * 2012-11-29 2014-06-17 한국기계연구원 다층의 광결정층을 갖는 발광소자 및 그 제조방법
JP2015022109A (ja) * 2013-07-18 2015-02-02 旭化成株式会社 光学フィルタ及び光学フィルタ積層体
JP2015031856A (ja) * 2013-08-05 2015-02-16 シャープ株式会社 光学フィルター
JP2015087526A (ja) * 2013-10-30 2015-05-07 旭化成株式会社 赤外線用バンドパスフィルタ

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
JPH11109184A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 光デバイス実装用基板及び光モジュール
JP2000321452A (ja) 1999-05-11 2000-11-24 Oki Electric Ind Co Ltd 光導波路素子及び光導波路素子の製造方法
US6351443B1 (en) * 1999-11-04 2002-02-26 Industrial Technology Research Institute Diffractive stack pickup head for optical disk drives and method to fabricate the pickup head
US6768828B2 (en) * 2002-11-04 2004-07-27 Little Optics Inc. Integrated optical circuit with dense planarized cladding layer
TWI243288B (en) * 2002-11-26 2005-11-11 Asml Netherlands Bv Method of fabricating an optical element, lithographic apparatus and semiconductor device manufacturing method
JP4778958B2 (ja) * 2004-04-15 2011-09-21 エーピーアイ ナノファブリケーション アンド リサーチ コーポレーション 光学膜の製造方法
US20050275944A1 (en) 2004-06-11 2005-12-15 Wang Jian J Optical films and methods of making the same
US20070165308A1 (en) * 2005-12-15 2007-07-19 Jian Wang Optical retarders and methods of making the same
US20080309900A1 (en) * 2007-06-12 2008-12-18 Micron Technology, Inc. Method of making patterning device, patterning device for making patterned structure, and method of making patterned structure
US8222710B2 (en) * 2008-06-13 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor structure for optical performance enhancement
CN102216851B (zh) * 2008-12-04 2013-08-28 Asml荷兰有限公司 压印光刻的压印模具、设备和图案化方法
DE102009006822B4 (de) * 2009-01-29 2011-09-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikrostruktur, Verfahren zu deren Herstellung, Vorrichtung zum Bonden einer Mikrostruktur und Mikrosystem
NL2003871A (en) 2009-02-04 2010-08-05 Asml Netherlands Bv Imprint lithography.
WO2012021739A1 (en) * 2010-08-11 2012-02-16 Arizona Board Of Regents On Behalf Of The University Of Arizona Nanostructured electrodes and active polymer layers
JP5659123B2 (ja) 2010-11-04 2015-01-28 富士フイルム株式会社 量子ドット構造体の形成方法
BR112013014167A2 (pt) 2010-12-09 2016-09-13 Asahi Chemical Ind produto em camadas de estrutura fina, métodos de preparação do mesmo, de fabricação de um produto de estrutura fina, bateria solar, membro de iluminação, e, mostrador
TWI417584B (zh) * 2011-03-03 2013-12-01 Futis Internat Ltd 微相位差膜之製造方法
WO2012134200A2 (ko) * 2011-03-29 2012-10-04 주식회사 엘지화학 유기전자소자용 기판
CN103650176B (zh) 2011-07-12 2016-12-14 丸文株式会社 发光元件及其制造方法
JP5757925B2 (ja) * 2011-08-31 2015-08-05 富士フイルム株式会社 着色組成物、並びに、これを用いたカラーフィルタの製造方法、カラーフィルタ、及び、固体撮像素子
TWI546859B (zh) * 2012-03-09 2016-08-21 聯華電子股份有限公司 半導體裝置之圖案化結構及其製作方法
US8674470B1 (en) * 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
WO2015069646A1 (en) * 2013-11-08 2015-05-14 Tokyo Electron Limited Method for chemical polishing and planarization
US9953123B2 (en) * 2015-11-05 2018-04-24 Texas Instruments Incorporated Aware variable fill pattern generator
US10877239B2 (en) * 2015-11-12 2020-12-29 Ams Sensors Singapore Pte. Ltd. Optical element stack assemblies
KR102394042B1 (ko) * 2016-03-11 2022-05-03 인프리아 코포레이션 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
DE102016116748A1 (de) * 2016-09-07 2018-03-29 Osram Opto Semiconductors Gmbh Diffraktives optisches element und verfahren zu seiner herstellung
CN109863396B (zh) * 2016-10-05 2021-11-05 雅培实验室 用于样品分析的装置和方法
US10365535B2 (en) * 2017-12-18 2019-07-30 Intel Corporation Broadband flat optical elements and methods of manufacture
US10429581B1 (en) * 2018-11-13 2019-10-01 Globalfoundries Inc. Polarization splitters based on stacked waveguides

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010008990A (ja) * 2007-07-13 2010-01-14 Canon Inc 光学フィルタ
JP2010009025A (ja) * 2008-05-30 2010-01-14 Canon Inc 光学フィルタ
JP2011002546A (ja) * 2009-06-17 2011-01-06 Mitsubishi Electric Corp 光学フィルタ
KR20140073622A (ko) * 2012-11-29 2014-06-17 한국기계연구원 다층의 광결정층을 갖는 발광소자 및 그 제조방법
JP2015022109A (ja) * 2013-07-18 2015-02-02 旭化成株式会社 光学フィルタ及び光学フィルタ積層体
JP2015031856A (ja) * 2013-08-05 2015-02-16 シャープ株式会社 光学フィルター
JP2015087526A (ja) * 2013-10-30 2015-05-07 旭化成株式会社 赤外線用バンドパスフィルタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7499231B2 (ja) 2018-10-22 2024-06-13 カリフォルニア インスティチュート オブ テクノロジー 電磁波を異なる波長を有する複数の波に分割する方法

Also Published As

Publication number Publication date
TW202125765A (zh) 2021-07-01
KR20200130872A (ko) 2020-11-20
US20190318957A1 (en) 2019-10-17
US20220336270A1 (en) 2022-10-20
KR20230074638A (ko) 2023-05-30
WO2019203926A1 (en) 2019-10-24
US10707118B2 (en) 2020-07-07
US20200286778A1 (en) 2020-09-10
KR102536821B1 (ko) 2023-05-26
US11626321B2 (en) 2023-04-11
TW202005046A (zh) 2020-01-16
EP3782190A4 (en) 2022-05-04
TW202245001A (zh) 2022-11-16
EP3782190A1 (en) 2021-02-24
JP7210608B2 (ja) 2023-01-23
JP2023055709A (ja) 2023-04-18
CN112020770A (zh) 2020-12-01
TWI709220B (zh) 2020-11-01
TWI771764B (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
JP7210608B2 (ja) 一次的結合及び永久的結合を用いた多重積層光学素子
TWI299892B (en) Hemi-spherical structure and method for fabricating the same, image device and method for fabricating microlens structure
JP2024045435A (ja) 透過型メタサーフェスレンズ統合
CN101136318A (zh) 用于制造半导体集成电路器件的方法
CN110459464B (zh) 一种厚膜氮化硅的区域挖槽制备方法
US10431624B2 (en) Method of manufacturing image sensor including nanostructure color filter
JP2009135472A5 (ja)
JP2007268831A (ja) モールド及びモールドの作製方法
TW200913011A (en) Oxygen SACVD to form sacrificial oxide liners in substrate gaps
US11754758B2 (en) Optical diffuser and its method of manufacture
CN105384145B (zh) 一种内嵌式纳米森林结构及其制备方法
JP2007101649A (ja) 光学レンズ，および，光学レンズの製造方法
CN103022063B (zh) 微透镜阵列及其制作方法
US7682761B2 (en) Method of fabricating a grayscale mask using a wafer bonding process
JP4997811B2 (ja) モールド及びモールドの作製方法
JP4551922B2 (ja) ＳｍａｒｔＣｕｔ基板接着プロセスを利用したグレイスケールマスクおよびその製造方法
KR100609805B1 (ko) 마이크로 렌즈의 제조 방법, 고체 촬상 소자의 제조 방법및 고체 촬상 소자
JP2010192824A5 (ja)
JP2024519275A (ja) 窒化ガリウム発光ダイオード用のシリコン二重ウェーハ基板
TW202236693A (zh) 光學器件的製備方法和光學器件
JP2012084591A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230111

R150 Certificate of patent or registration of utility model

Ref document number: 7210608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150