JP2024519275A - 窒化ガリウム発光ダイオード用のシリコン二重ウェーハ基板 - Google Patents

窒化ガリウム発光ダイオード用のシリコン二重ウェーハ基板 Download PDF

Info

Publication number
JP2024519275A
JP2024519275A JP2023562836A JP2023562836A JP2024519275A JP 2024519275 A JP2024519275 A JP 2024519275A JP 2023562836 A JP2023562836 A JP 2023562836A JP 2023562836 A JP2023562836 A JP 2023562836A JP 2024519275 A JP2024519275 A JP 2024519275A
Authority
JP
Japan
Prior art keywords
wafer substrate
wafer
oriented
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023562836A
Other languages
English (en)
Inventor
ポール スコット マーティン
Original Assignee
テクタス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テクタス コーポレイション filed Critical テクタス コーポレイション
Priority claimed from PCT/US2022/024506 external-priority patent/WO2022221344A1/en
Publication of JP2024519275A publication Critical patent/JP2024519275A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

例えば、一方が<111>配向であり、他方が<100>配向である、2つの標準寸法のSiウェーハを互いに接合して二層基板を形成する。そのようなSi二重ウェーハ基板は、二倍の厚さの<111>配向ウェーハまたは<100>配向ウェーハよりも剛性である。2つの構成ウェーハ上のC面取りにより、応力集中部を生じさせない二層基板のBベベルエッジが得られる。また、標準的な厚さのウェーハが市販されている。次いで、この二層基板上にGaNエピタキシャル層を成長させる。TIFF2024519275000002.tif84128

Description

関連出願の相互参照
本出願は、2021年4月16日に出願された米国仮特許出願第63/176,085号「Si Double-Wafer GaN Substrate」に対する35 USC§119（e）の下での優先権を主張する。前述の出願のすべての主題は、参照によりその全体が本明細書に組み入れられる。
1. 技術分野
本開示は、概して、窒化ガリウム発光ダイオードに関する。
2. 関連出願の説明
「フェムトプロジェクタ」は、コンタクトレンズ内に含まれる画像源からの画像をユーザの網膜上に投影する、小型プロジェクタである。画像源および関連付けられた光学系は、コンタクトレンズ内に収まるように十分に小さい。妥当な解像度を達成しながらこのサイズ要件を満たすために、画像源の画素サイズは、通常、他の用途の画像源のサイズよりもはるかに小さい。例えば、従来のLED直接発光ディスプレイは、最大500画素/インチ（合成白色画素/インチ）の解像度、およびあるカラー画素から隣接するカラー画素まで約25um（ミクロン）のピッチを有する、個別の赤色、緑色、および青色の発光LEDを使用する。これに対して、フェムトプロジェクタ用のLEDアレイは、2um以下の画素ピッチの発光領域に1um2未満の画素サイズを有することが好ましい。
窒化ガリウムは、LEDを構築するために使用され得る材料系である。必要とされているのは、GaN発光ダイオードを大量に製作するのに適した製作プロセスである。
本開示の態様は、添付の図面の例と併せて、以下の詳細な説明および添付の特許請求の範囲を読めばより容易に明らかになる他の利点および特徴を有する。
<100>シリコンウェーハ基板に接合された、<111>シリコンウェーハ基板を示す。 <111>シリコンウェーハの上面の約6umのエピタキシャルGaN成長後の、図1の構造物を示す。 <100>シリコンウェーハの約30～50umを除くすべてが、例えば研削によって除去された後の、図2の構造物を示す。 <100>シリコンウェーハの残りの約30～50umが、例えば化学機械研磨によって除去された後の、図3の構造物を示す。
好ましい態様の詳細な説明
図および以下の説明は、例示にすぎない好ましい態様に関する。以下の考察から、本明細書に開示される構造物および方法の代替の態様が、特許請求されるものの原理から逸脱することなく採用され得る実行可能な代替案として容易に認識されることに留意されたい。
窒化ガリウム（GaN）発光ダイオード（LED）は、約0.5um～約5.0umの範囲内の画素ピッチを有する超高密度マイクロディスプレイに使用され得る。半導体デバイス製作設備のリソグラフィプロセスによってディスプレイの画素が画定される前に、エピタキシャル堆積によって、シリコン（Si）結晶基板上にGaNの薄層が形成される。「エピタキシャル」とは、GaN層がSi基板に対して規定の結晶配向で形成されることを意味する。<111>配向Si上のGaNのエピタキシャル成長は、約800C～1100Cの範囲内の高温で行われる。
GaN LEDの発光波長は、成長温度に敏感である。ほんの摂氏1度の変化が、約5nmの波長変化をもたらす。Si上のGaNのエピタキシャル成長中、Si基板ウェーハはSiCヒータ上に載置される。ヒータとウェーハとの間の距離の変動または間隙は、ウェーハ表面全体の温度差をもたらす。SiとGaNは異なる熱膨張係数を有するため、これらの温度変動は応力およびウェーハの反りをもたらす。
<111>配向Si上にGaNを成長させることができても、2つの材料の結晶構造および格子定数は一致していない。Si表面上のGaN成長は、後で合体して膜になるアイランドとして開始する。初期のアイランド相では、構造的不一致によって生じる基板上の歪みは、基板のヤング率と比較して著しい。歪みは、より大きな直径の基板ではより大きくなる。
この影響および上述の不均一な加熱の結果の両方が、GaNエピタキシャル成長中にSi基板が可能な限り平坦かつ剛性であることが非常に望ましいことを意味する。剛性を達成する最も簡単な方法は、ウェーハの厚さを増加させることである。半導体の大量生産は、今日、標準サイズの直径300mmのウェーハ上で行われている。厚さ1.55mmの直径300mmのウェーハは、GaNエピタキシャル成長に十分な剛性を有するはずである。
しかしながら、直径300mm、厚さ1.55mmの<111>配向Siウェーハ上にGaNエピタキシャル層を成長させてLEDを製造することは、以下の理由により困難である。第一に、直径300mm、厚さ1.55mmの<111>配向Siウェーハは一般に市販されていない。直径300mmのウェーハを研磨するツールは、厚さ0.775mmのウェーハの重量用に設計されている。2倍の重量を扱うことは困難である。CMOSプロセスで使用される<100>ウェーハの需要と比較して、<111>ウェーハの需要は非常に小さいため、研磨ツールを変更する商業的インセンティブがない。第二に、エピタキシャル成長後、Si基板は、最先端のリソグラフィツールと適合するように、標準の厚さ0.775mmまで薄化される。薄化プロセスによりウェーハ周囲に鋭いエッジが残り、鋭いエッジは、GaN成長プロセスから残った応力に起因してウェーハに亀裂をもたらす。第三に、<111>ウェーハの剛性は<100>ウェーハの剛性ほど高くない。
このように、厚い<111>ウェーハを入手できないこと、最先端の製造ツールおよび設備と適合しないこと、ならびに<100>ウェーハと比較して相対的に脆弱であることはすべて、超高密度マイクロディスプレイの量産を妨げる問題である。
図1に示すように、この問題の解決策は、一方が<111>配向であり、他方が<100>配向である2つの標準寸法のSiウェーハを互いに接合して二層基板を形成することである。そのようなSi二重ウェーハ基板は、二倍の厚さの<111>配向ウェーハまたは<100>配向ウェーハよりも剛性である。2つの構成ウェーハ上のC面取りにより、応力集中部を生じさせない二層基板のBベベルエッジが得られる。また、標準的な厚さのウェーハは市販されている。
図1では、2つのウェーハ111、100は、標準寸法、すなわち、公称直径300mmおよび厚さ0.775mmである。どちらのウェーハ111、100もC面取りされており、各エッジの曲率半径は約350umである。上部ウェーハ111は<111>配向シリコンであり、下部ウェーハ100は<100>配向シリコンである。ウェーハ111、100は、エピタキシャル層のための基板を形成するので、ウェーハ基板と呼ばれる場合がある。
2つのウェーハ111、100は、<100>ウェーハの上面100T（ウェーハIDマークがエッチングされていない面）が<111>ウェーハの下面111B（ウェーハIDマークあり）に接合されるように互いに接合される。これにより、<111>ウェーハの元の状態の上面111TがGaN成長に利用可能な状態で残る。SiO2層120の少なくとも100nmの中間層を、<100>ウェーハの上面100Tに成長させる。<111>ウェーハの下面111Bは、その上にSiO2を成長させておらず、固有の厚さ40nmの酸化物が存在し、2つのウェーハ間の約140nmの総酸化物厚をもたらす。接合は室温で行われる。その後、接合されたウェーハ111、100は、例えば約400Cで約60分間アニールされてもよい。このプロセスは、良好な結果で実験的に試験されている。
2つのウェーハ111、100を互いに接合した後、図2に示すように、<111>シリコンウェーハの上面に約6umのエピタキシャルGaN130を成長させる。次に、<100>シリコンウェーハの大部分を研削する。約30～50umを除くすべての<100>シリコンウェーハが除去される。図3に示すように、研削により鋭いエッジが残ることに留意されたい。これは機械的応力を強める。このとき、下面111BのウェーハIDマークは読み取れない。
最後に、図4に示すように、<100>シリコンウェーハの残りの部分を化学機械研磨（CMP）によって除去する。CMPプロセスはウェーハ間のSiO2層120で停止し、よって<111>シリコンウェーハの元のCベベルエッジが維持され、<111>シリコンウェーハに対する損傷が防止される。元のCベベルエッジにより、ウェーハを割ったりツールを損傷したりするリスクなしに、ウェーハが通常の処理ツールの中を進むことが可能になる。下面111BのウェーハIDマークは読み取れる。
<100>ウェーハが除去された後、GaNオン<111>ウェーハは、最先端の300mm処理設備で処理する準備が整う。最新の量産ファブ生産と適合するGaNオン<111>ウェーハから開始して、膨大な量のマイクロディスプレイの生産が可能になる。GaNエピタキシャル層130は、GaN LEDのアレイにパターニングされ、ドライバ回路に接続される。コンタクトレンズに組み込まれ得るフェムトプロジェクタの場合、GaN LEDアレイの画素ピッチは5um以下であり得る。例えば、参照により本明細書に組み入れられる、米国特許出願第17/154,480号明細書、「Ultra-dense array of LEDs with half cavities and reflective sidewalls,and hybrid bonding methods」を参照されたい。
上述のプロセスの代替プロセスでは、2つのシリコンウェーハは、介在する酸化物なしで互いに接合される。このプロセスでは、接合されたウェーハは、約1,000Cを超える温度でアニールされる。
詳細な説明は多くの詳細を含むが、これらは本発明の範囲を限定するものとしてではなく、単に様々な例を例示するものとして解釈されるべきである。本開示の範囲は、上記で詳細に論じられていない他の態様を含むことを理解されたい。例えば、下部の<100>配向ウェーハは、代わりに別の<111>配向ウェーハまたは他のシリコンウェーハであってもよい。添付の特許請求の範囲に定義された趣旨および範囲から逸脱することなく、本明細書に開示された方法および装置の配置、動作および詳細において、当業者には明らかであると考えられる様々な他の修正、変更および変形が行われ得る。したがって、本発明の範囲は、添付の特許請求の範囲およびそれらの法的均等物によって決定されるべきである。

Claims (21)

  1. 第1の<111>配向シリコン（Si）ウェーハ基板と、
    前記<111>配向Siウェーハ基板に接合された、第2のSiウェーハ基板と、
    前記<111>配向Siウェーハ基板上に成長した、窒化ガリウム（GaN）エピタキシャル層と
    を含む、半導体構造物。
  2. 各Siウェーハ基板が、Cベベルエッジを有し、
    前記半導体構造物が、Bベベルエッジを有する、
    請求項1記載の半導体構造物。
  3. 前記第1のSiウェーハ基板と前記第2のSiウェーハ基板との間の、中間二酸化ケイ素（SiO2）層
    をさらに含む、請求項1記載の半導体構造物。
  4. 前記中間SiO2層が、少なくとも100nmの厚さを有する、請求項3記載の半導体構造物。
  5. 前記第2のSiウェーハ基板の上面が、前記第1のSiウェーハ基板の下面に接合されており、
    両方のSiウェーハ基板の下面が、ウェーハIDマークを含む、
    請求項1記載の半導体構造物。
  6. 各Siウェーハ基板が、直径300mmのウェーハ基板である、請求項1記載の半導体構造物。
  7. 前記2つのSiウェーハ基板にわたる厚さが、少なくとも1.55mmである、請求項1記載の半導体構造物。
  8. 前記GaNエピタキシャル層の厚さが、10um以下である、請求項1記載の半導体構造物。
  9. 前記<111>配向Siウェーハ基板の厚さが、約0.775mmである、請求項1記載の半導体構造物。
  10. 前記第2のSiウェーハ基板が、<100>配向Siウェーハ基板である、請求項1記載の半導体構造物。
  11. 前記第2のSiウェーハ基板が、<111>配向Siウェーハ基板である、請求項1記載の半導体構造物。
  12. 以下の工程を含む、窒化ガリウム（GaN）LEDアレイを製造するための方法:
    第1の<111>配向シリコン（Si）ウェーハ基板と、
    前記<111>配向Siウェーハ基板に接合された、第2のSiウェーハ基板と、
    前記<111>配向Siウェーハ基板上に成長した、窒化ガリウム（GaN）エピタキシャル層と
    を含む前駆体を製造する工程;および
    前記GaNエピタキシャル層をGaN LEDのアレイにパターニングする工程。
  13. 前記GaN LEDのアレイが、5um以下の画素ピッチを有する、請求項12記載の方法。
  14. 前記前駆体を製造する工程が、
    前記第2のSiウェーハ基板の上面を、前記第1のSiウェーハ基板の下面に接合する段階;および
    前記第1のSiウェーハ基板の上面に、前記窒化ガリウム（GaN）エピタキシャル層を成長させる段階
    を含む、請求項12記載の方法。
  15. 前記接合する段階が、室温で行われる、請求項14記載の方法。
  16. 前記接合されたSiウェーハ基板をアニールする工程
    をさらに含む、請求項14記載の方法。
  17. 前記第2のSiウェーハ基板の前記上面を、前記第1のSiウェーハ基板の前記下面に接合する段階が、
    前記第1のSiウェーハ基板の前記下面に、中間二酸化ケイ素（SiO2）層を成長させること;および
    前記第2のSiウェーハ基板の前記上面を、前記第1のSiウェーハ基板の前記下面に、それらの間に前記中間SiO2層を介在させて接合すること
    を含む、請求項14記載の方法。
  18. 前記Siウェーハ基板が、中間酸化物層を成長させることなく互いに接合される、請求項14記載の方法。
  19. 前記GaNエピタキシャル層をパターニングする工程の前に、
    前記第2のSiウェーハ基板の前記下面から開始して前記第2のSiウェーハ基板からシリコンを研削するが、上面および残りの一部のシリコンを残しておく工程
    をさらに含む、請求項12記載の方法。
  20. 以下の工程を含む、窒化ガリウム（GaN）LEDアレイを製造するための方法:
    <100>配向Siウェーハ基板の上面を、<111>配向Siウェーハ基板の下面に接合する工程であって、各Siウェーハ基板がC面取りされており、前記2つの接合されたSiウェーハ基板がB面取りされており、各Siウェーハ基板の下面がウェーハIDマークを含む、工程;
    前記<111>配向Siウェーハ基板の上面に、窒化ガリウム（GaN）エピタキシャル層を成長させる工程;
    前記<100>配向Siウェーハ基板の前記下面から開始して前記<100>配向Siウェーハ基板からシリコンを除去するが、上面および残りの一部のシリコンを残しておく工程;
    前記<100>配向Siウェーハ基板の前記残りのシリコンを除去して、前記<111>配向Siウェーハ基板の前記下面の前記ウェーハIDマークが読み取れるように前記SiO2層を露出させるために、化学機械研磨を行う工程;ならびに
    前記GaNエピタキシャル層を、GaN LEDのアレイにパターニングする工程。
  21. 互いに接合された場合に、各Siウェーハ基板が、直径300mm、厚さ0.775mmの標準サイズである、請求項20記載の方法。
JP2023562836A 2021-04-16 2022-04-12 窒化ガリウム発光ダイオード用のシリコン二重ウェーハ基板 Pending JP2024519275A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163176085P 2021-04-16 2021-04-16
US63/176,085 2021-04-16
PCT/US2022/024506 WO2022221344A1 (en) 2021-04-16 2022-04-12 Silicon double-wafer substrates for gallium nitride light emitting diodes

Publications (1)

Publication Number Publication Date
JP2024519275A true JP2024519275A (ja) 2024-05-10

Family

ID=83601634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023562836A Pending JP2024519275A (ja) 2021-04-16 2022-04-12 窒化ガリウム発光ダイオード用のシリコン二重ウェーハ基板

Country Status (4)

Country Link
US (1) US20220336704A1 (ja)
EP (1) EP4324019A1 (ja)
JP (1) JP2024519275A (ja)
KR (1) KR20230172554A (ja)

Also Published As

Publication number Publication date
EP4324019A1 (en) 2024-02-21
US20220336704A1 (en) 2022-10-20
KR20230172554A (ko) 2023-12-22

Similar Documents

Publication Publication Date Title
JP7169321B2 (ja) 多結晶セラミック基板
TWI357163B (en) Method of forming light-emitting element
JP2007324573A (ja) 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ
JP4284911B2 (ja) 素子の転写方法
US20110156047A1 (en) Nitride semiconductor template and method of manufacturing the same
CN102439695A (zh) 应变材料层的松弛和转移
US8337614B2 (en) GaN single crystal substrate and method for processing surface of GaN single crystal substrate
CN110060959B (zh) 贴合晶片的制造方法
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
JP2024519275A (ja) 窒化ガリウム発光ダイオード用のシリコン二重ウェーハ基板
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
WO2022221344A1 (en) Silicon double-wafer substrates for gallium nitride light emitting diodes
JP2003068593A (ja) 半導体積層基板およびその製造方法
TW201826328A (zh) 包含單晶半導體島狀物之結構及其製作方法
KR20010025124A (ko) 유전체 분리 웨이퍼 및 그 제조 방법
US8841207B2 (en) Reusable substrates for electronic device fabrication and methods thereof
JP2811798B2 (ja) 半導体基板の製造方法
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
US20160035766A1 (en) Semiconductor device and manufacturing method thereof
JP3601763B2 (ja) 誘電体分離ウェーハおよびその製造方法
JPH06215993A (ja) 複合半導体基板及びその製造方法
US11757003B2 (en) Bonding wafer structure and method of manufacturing the same
US11137581B2 (en) Wafer-level homogeneous bonding optical structure and method to form the same
JP7147416B2 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
JPS6386450A (ja) 半導体素子形成用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231121