JP2021508180A - 半導体デバイスの製造方法と集積半導体デバイス - Google Patents

半導体デバイスの製造方法と集積半導体デバイス Download PDF

Info

Publication number
JP2021508180A
JP2021508180A JP2020535614A JP2020535614A JP2021508180A JP 2021508180 A JP2021508180 A JP 2021508180A JP 2020535614 A JP2020535614 A JP 2020535614A JP 2020535614 A JP2020535614 A JP 2020535614A JP 2021508180 A JP2021508180 A JP 2021508180A
Authority
JP
Japan
Prior art keywords
region
type
source
doping type
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020535614A
Other languages
English (en)
Other versions
JP7083027B2 (ja
Inventor
詩康 程
詩康 程
炎 顧
炎 顧
森 張
森 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Publication of JP2021508180A publication Critical patent/JP2021508180A/ja
Application granted granted Critical
Publication of JP7083027B2 publication Critical patent/JP7083027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236Combination of enhancement and depletion transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883Combination of depletion and enhancement field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856Source regions
    • H01L29/086Impurity concentration or distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導体デバイスの製造方法と集積半導体デバイスであって、この方法は、第一領域(1)と第二領域(2)とを有するエピタキシャル層(101)を用意し、第一領域(1)にて少なくとも二つの第二ドープタイプのディープウェル(1021)を形成し、第二領域(2)にて少なくとも二つの第二ドープタイプのディープウェル(1022)を形成することと、第二ドープタイプのディープウェル(1021、1022)の間に第一誘電体アイランド(1031)を形成し、第二ドープタイプのディープウェル(1021、1022)上に第二誘電体アイランド(1032)を形成することと、第一領域(1)中の第一誘電体アイランド(1031)両側に第一ドープタイプのチャネル(105)を形成することと、第一誘電体アイランド(103)上にゲート構造(106)を形成することと、第二誘電体アイランド(1032)をマスクとして、隔離された第一ドープタイプのソース領域(110)を形成することと、を含み、第一領域(1)では、第一ドープタイプのチャネル(105)は横方向に第一ドープタイプのソース領域(110)まで伸びている。【選択図】図2

Description

本発明は半導体製造の分野に関し、具体的には、半導体デバイスの製造方法と集積半導体デバイスに関する。
従来の半導体デバイスはエンハンスメント型とディプリーション型のものがある。例えば、垂直二重拡散金属酸化物電界効果デバイス(VDMOS)は、エンハンスメント型VDMOSデバイスとディプリーション型VDMOSデバイスを含み、スイッチング特性が良く、消費電力が低いという優位性を持ち、LEDの駆動や電源アダプタ等へ幅広く適用されている。しかし、従来によるこれらの半導体デバイスは個別パッケージングを採用するものが多いため、プロセスコストが増加し、チップ面積が大きくなりすぎてしまう等の欠点があった。
本発明の各実施例に係る半導体デバイスの製造方法と集積半導体デバイスを提供することを目的とする。
半導体デバイスの製造方法であって、
第一ドープタイプの半導体基板を用意し、前記第一ドープタイプの半導体基板の表面において第一領域と第二領域とを有する第一ドープタイプのエピタキシャル層を形成することと、
前記第一領域と前記第二領域のそれぞれにて第二ドープタイプのディープウェルを少なくとも二つ形成することと、
前記第一ドープタイプのエピタキシャル層上に第一誘電体アイランドと第二誘電体アイランドとを含む複数の誘電体アイランドを形成し、前記第一誘電体アイランドの一部が前記第一領域における隣接する二つの前記第二ドープタイプのディープウェル間の領域を覆い、他の部分が前記第二領域における隣接する二つの前記第二ドープタイプのディープウェル間の領域を覆い、そして前記第一誘電体アイランドは前記隣接する二つの前記第二ドープタイプのディープウェルのいずれにも接触せず、前記第二誘電体アイランドの一部が前記第一領域に位置する前記第二ドープタイプのディープウェルの領域の一部を覆い、他の部分が前記第二領域に位置する前記第二ドープタイプのディープウェルの領域の一部を覆い、前記第一領域と前記第二領域内の前記第二誘電体アイランド両側の第二ドープタイプのディープウェルが第一ドープタイプのソース領域を形成する予定の領域となることと、
前記第一領域中の前記第一誘電体アイランド両側のエピタキシャル層のそれぞれにおいて、前記第一領域における第一ドープタイプのソース領域を形成する予定の領域まで伸びる第一ドープタイプのチャネルを形成することと、
前記第一ドープタイプのエピタキシャル層上において、前記第一領域と前記第二領域に位置する第一誘電体アイランドのそれぞれを覆うように、前記第二誘電体アイランド及び前記第一領域と前記第二領域のそれぞれに位置する前記した第一ドープタイプのソース領域を形成する予定の領域を露出させるゲート構造を形成することと、
前記ゲート構造と前記第二誘電体アイランドをマスクとして第一ドープタイプのソース領域のためのイオン注入を行って、前記第一領域と前記第二領域のそれぞれにおいて第一ドープタイプのソース領域を形成することと、
を少なくとも含み、
前記第一ドープタイプと前記第二ドープタイプは互いに逆となるものである、半導体デバイスの製造方法。
本発明は、上記のような半導体デバイスの製造方法で製造された半導体デバイスを含む集積半導体デバイスをさらに提供する。
ここで開示しているそれらの発明の実施例及び/又は例示をより良好に述べて説明するために、一つ又は複数の図面を参照とすることができる。図面を述べるための添付の詳細又は例示は、開示される発明やここに記載する実施例及び/又は例示、並びに、ここで理解されるこれらの発明の最適な態様のいずれかの範囲を制限するものとして理解されるべきではない。
本発明の一実施例における半導体デバイスの製造方法において形成される半導体デバイスの構造模式図である。 本発明の一実施例における半導体デバイスの製造方法において形成される半導体デバイスの構造模式図である。 本発明の一実施例における半導体デバイスの製造方法において形成される半導体デバイスの構造模式図である。 本発明の一実施例における半導体デバイスの製造方法において形成される半導体デバイスの構造模式図である。 本発明の一実施例における半導体デバイスの製造方法において形成される半導体デバイスの構造模式図である。 本発明の一実施例における半導体デバイスの製造方法において形成される半導体デバイスの構造模式図である。 本発明の一実施例における半導体デバイスの製造方法において形成される半導体デバイスの構造模式図である。 本発明の一実施例における半導体デバイスの製造方法のフローチャートである。
以下、本発明を理解しやすくするために、関連図面に合わせて本発明をより全体的に記載する。図面に示されるのは本発明の好ましい実施例である。しかし、本発明は数多くの異なる態様で実現されてもよく、本発明に記載する実施例に限られるものではない。逆に、これらの実施例は、本発明の開示をより詳細かつ全体的にするためのものである。
別途定義していない限り、本願に使用されるすべての技術と科学用語は当業者に一般に理解される意味と同じである。本願の明細書に使用される用語は具体的な実施例を述べるためのものに過ぎず、本願を制限することを旨とするものではない。本願に使用される「及び/又は」という用語は一つ又は複数の関連項目の任意の及びすべての組合せを含んでいる。
本発明を十分に理解するために、下記において、本発明による解決手段を詳しく説明するために詳細なステップ及び構造を示す。本発明の好適な実施例は以下のとおりに詳述されるが、これらの詳述以外、本発明はその他の実施の形態を有してもよい。
以下、VDMOS半導体デバイスの製造過程を例示として、本発明による半導体デバイスの製造方法と集積半導体デバイスについて例示的に説明するが、本実施例においてVDMOS半導体デバイスの製造過程を例示として説明するのはあくまでも例示的なものであり、ディプリーション型デバイスが集積されたあらゆる半導体デバイスの製造方法が本発明に適用されることは理解されたい。
実施例1
以下、図1A〜1Gと図2を参照し、本発明による半導体デバイスの製造方法と半導体デバイスについて例示的に説明する。そのうち、図1A〜1Gは本発明による一実施例にかかる半導体デバイスの製造方法において形成される半導体デバイスの構造模式図であり、図2は本発明による一実施例にかかる半導体デバイスの製造方法のフローチャートである。
まず図2に示すように、ステップS1において、第一ドープタイプの半導体基板を用意し、前記第一ドープタイプの半導体基板の表面において第一領域と第二領域とを有する第一ドープタイプのエピタキシャル層を形成する。
図1Aに示されるように、第一ドープタイプの半導体基板100を用意する。具体的には、Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs又はその他のIII/V化合物による半導体の少なくとも一つであってもよく、さらにこれらの半導体で構成される多層構造等を含み、あるいは、シリコン・オン・インシュレータ(SOI)、歪みシリコン・オン・インシュレータ(SSOI)、歪みシリコンゲルマニウム・オン・インシュレータ(S−SiGeOI)、シリコンゲルマニウム・オン・インシュレータ(SiGeOI)及びゲルマニウム・オン・インシュレータ(GeOI)等であってもよい。
本明細書中の第一ドープタイプと第二ドープタイプはP型又はN型を広く指すものであり、第一ドープタイプと第二ドープタイプは互いに逆となるものであることは了解されたい。例えば、第一ドープタイプが、P型、低ドープP−型、高ドープP+型の一つとされる場合、第二ドープタイプは、N型、低ドープN−型、高ドープN+型の一つとされる。又は逆に、第一ドープタイプが、N型、低ドープN−型、高ドープN+型の一つとされる場合、第二ドープタイプは、P型、低ドープP−型、高ドープP+型の一つとされる。例示的には、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、好ましくは、そのドープ濃度は1×1014/cm〜2×1014/cmとされる。
前記第一ドープタイプの半導体基板において、第一領域と第二領域とを有する第一ドープタイプのエピタキシャル層を形成する。
図1Aに示すように、前記第一ドープタイプの半導体基板100の表面において、第一領域1と第二領域2とを有する第一ドープタイプのエピタキシャル層101を形成する。前記第一ドープタイプのエピタキシャル層101を形成する方法としては、イオンドープ気相エピタキシャル成長等の当業者がよく知っているあらゆる方法を含む。本実施例では、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、前記第一ドープタイプのドープエピタキシャル層は、N型低ドープのエピタキシャル層、即ち、N−エピタキシャル層とされている。
例示的には、前記第一ドープタイプのエピタキシャル層101の厚さと抵抗率はデバイスの耐電圧に影響するものであり、第一ドープタイプのエピタキシャル層101の厚さを増加させるほど、抵抗率が大きくなり、デバイスの耐電圧が高くなる。本実施例では、形成されるVDMOS半導体デバイスの耐電圧を650Vにしようとする場合、前記第一ドープタイプのエピタキシャル層101の厚さを45μm〜65μm、抵抗率を15Ω・cm〜25Ω・cmとする。
例示的には、前記第一ドープタイプのエピタキシャル層は、前記第一領域1と前記第二領域2との間に位置する第三領域3をさらに含む。例示的には、前記第一領域においてディプリーション型デバイスを形成し、前記第二領域においてエンハンスメント型デバイスを形成し、前記第三領域3において前記第一領域1と第二領域2にて形成される半導体デバイスを隔離するための隔離構造を形成する。
次に、ステップS2において、前記第一領域と前記第二領域のそれぞれにて第二ドープタイプのディープウェルを少なくとも二つ形成する。
図1Bに示すように、前記第一ドープタイプのエピタキシャル層101において、前記第一領域1に位置する少なくとも二つの第二ドープタイプのディープウェル1021と前記第二領域2に位置する少なくとも二つの第二ドープタイプのディープウェル1022とを含む第二ドープタイプのディープウェル102を形成する。本実施例では、図1Bに示されるように、第一ドープタイプのエピタキシャル層101は第三領域3をさらに含み、このステップでは、第三領域3に位置する少なくとも一つの第二ドープタイプのディープウェル1023をさらに形成する。
前記第二ドープタイプのディープウェルを形成する方法は、前記第一ドープタイプのドープエピタキシャル層上に、前記した第二ドープタイプのディープウェルを形成する予定の領域を露出させるパターン化マスク層を形成することと、第二ドープタイプのウェル領域のためのイオン注入を実行し、前記第一ドープタイプのエピタキシャル層に第二ドープタイプのディープウェルを形成することと、前記パターン化マスク層を除去することと、を含む。
本実施例では、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、前記第一ドープタイプのドープエピタキシャル層は、N型低ドープのエピタキシャル層、即ち、N−エピタキシャル層とされ、前記第二ドープタイプのディープウェルはPウェルとされ、前記第二ドープタイプのウェル領域のためにイオン注入されるイオンはホウ素イオンとされ、注入用のエネルギ範囲は50Kev〜200Kevとされ、注入量範囲は5.0E13/cm〜5.0E14/cmとされている。
例示的には、前記第二ドープタイプのウェル領域のためのイオン注入を完了した後、第二ドープタイプのウェル領域の焼きなましを実行することをさらに含む。例示的には、前記第二ドープタイプのウェル領域の焼きなましは、温度範囲が1100℃〜1200℃とされ、時間範囲が60min〜300minとされる。
次に、ステップS3において、前記第一ドープタイプのエピタキシャル層上に第一誘電体アイランドと第二誘電体アイランドとを含む複数の誘電体アイランドを形成し、前記第一誘電体アイランドの一部が前記第一領域における隣接する二つの前記第二ドープタイプのディープウェル間の領域を覆い、他の部分が前記第二領域における隣接する二つの前記第二ドープタイプのディープウェル間の領域を覆い、そして前記第一誘電体アイランドは、前記隣接する二つの前記第二ドープタイプのディープウェルのいずれにも接触せず、前記第二誘電体アイランドの一部が前記第一領域に位置する前記第二ドープタイプのディープウェルの領域の一部を覆い、他の部分が前記第二領域に位置する前記第二ドープタイプのディープウェルの領域の一部を覆い、前記第一領域と前記第二領域中の前記第二誘電体アイランド両側の第二ドープタイプのディープウェルが第一ドープタイプのソース領域を形成する予定の領域となる。
図1Cに示すように、前記第一ドープタイプのエピタキシャル層101に第一誘電体アイランド1031と第二誘電体アイランド1032とを含む複数の誘電体アイランド103を形成する。そのうち、前記第一誘電体アイランド1031は、前記第一領域1における隣接する二つの第二ドープタイプのディープウェル1021間の領域上、及び、前記第二領域2における隣接する二つの第二ドープタイプのディープウェル1022間の領域上に位置する。そして、前記第一領域1では、前記第一誘電体アイランド1031は、前記隣接する二つの第二ドープタイプのディープウェル1021に接触せず、前記第二領域2では、前記第一誘電体アイランド1031は前記隣接する二つの第二ドープタイプのディープウェル1022に接触していない。前記第二誘電体アイランド1032は、第一領域1中の第二ドープタイプのディープウェル1021上及び第二領域2中の第二ドープタイプのディープウェル1022上に位置する。前記第二ドープタイプのディープウェルは前記第二誘電体アイランドにより覆われる領域110aを含む。領域110aは形成する予定の第一ドープタイプのソース領域同士の間に位置する。即ち、領域110a両側の第二ドープタイプのディープウェル領域は、第一ドープタイプのソース領域を形成する予定の領域となる。
第一誘電体アイランドを前記第一領域と前記第二領域における隣接する二つの第二ドープタイプのディープウェル間の領域上に形成することによって、ディプリーション型デバイスのチャネルの形成中において、第一誘電体アイランドをマスクとしてイオン注入を実行すると、チャネルイオンが第一誘電体アイランド下の領域に入ることは阻害され、誘電体アイランド下の第一ドープタイプのエピタキシャル層のチャネルイオン濃度が最も低くなり、それにより、ディプリーション型デバイスは降伏電圧がより高くなり、降伏耐性が大きく向上する。
第二誘電体アイランドを前記第一領域と前記第二領域中の第二ドープタイプのディープウェルにおける形成する予定の第一ドープタイプのソース領域間の領域上に形成することで、第一ドープタイプのソース領域の形成中において、第二誘電体アイランドをマスクとしてセルフアラインにより第一ドープタイプのソース領域を形成可能になり、プロセス過程においてフォトマスクやフォトリソグラフィでイオン注入マスクを得る工程が省かれ、プロセスコストが低下する。また、前記第一ドープタイプのソース領域を形成することは後でさらに説明する。
例示的には、前記誘電体アイランドを形成する工程は、堆積により前記第一ドープタイプのエピタキシャル層上に誘電体アイランド材料層を形成することと、前記誘電体アイランド材料層上において前記誘電体アイランドを形成する予定の領域を覆うパターン化マスク層を形成することと、前記パターン化マスク層をマスクとして前記誘電体アイランド材料層をエッチングして、前記誘電体アイランドを形成することと、前記マスク層を除去することと、を含む。
例示的には、前記誘電体アイランド材料層はシリカ又は高k誘電材料層とされる。例示的には、前記誘電体アイランド材料層はシリカ層とされる。前記した誘電体アイランド材料層を形成することは、熱酸化や化学気相堆積、分子線エピタキシャル成長等の誘電体アイランド材料層を形成可能なあらゆる方法を含む。前記したパターン化マスク層を形成し、前記パターン化マスク層をマスクとして前記誘電体アイランド材料層をエッチングすることは、当業者に周知のいずれの方法が採用されてもよく、ここでは贅言しない。
本実施例では、第一ドープタイプのエピタキシャル層において第一領域と第二領域とを隔離するための第三領域を形成する。例示的には、前記誘電体アイランドの形成中において、第三領域中の第二ドープタイプのディープウェルを覆うフィールド酸化物を共に形成する。図1Cに示すように、第三領域3において第三領域中の第二ドープタイプのディープウェルを覆うフィールド酸化物104が形成されることによって、第三領域に位置する完全な隔離構造が形成される。誘電体アイランドの形成中においてフィールド酸化物を形成することで、プロセスフローを簡略化することが可能になる。例示的には、前記誘電体アイランド103とフィールド酸化物104の厚さ範囲は5000〜10000オングストロームとされ、前記誘電体アイランド103の長さ範囲は2μm〜5μmとされる。
次に、ステップS4において、前記第一領域中の前記第一誘電体アイランド両側のエピタキシャル層のそれぞれにおいて、前記第一領域における第一ドープタイプのソース領域を形成する予定の領域まで伸びる第一ドープタイプのチャネルを形成する。
図1Dに示されるように、第一ドープタイプのエピタキシャル層101の第一領域1において、第一誘電体アイランド1031両側に位置する、前記第一領域1中の前記第二ドープタイプのディープウェル1021におけるソース領域を形成する予定の領域まで伸びる第一ドープタイプのチャネル105を形成する。
例示的には、前記第一ドープタイプのエピタキシャル層の第一領域において前記第一誘電体アイランド両側に位置する第一ドープタイプのチャネルを形成することは、まず、第一ドープタイプのエピタキシャル層上に、前記第一誘電体アイランド両側に位置する、第一ドープタイプのチャネルを形成する予定の領域を露出させるパターン化マスク層を形成することと、前記パターン化マスク層と第一誘電体アイランドをマスクとしてチャネルのためのイオン注入を実行して、前記第一誘電体アイランド両側に位置する第一ドープタイプのチャネルを形成することと、前記パターン化マスク層を除去することと、を含む。
前記チャネルのためにイオン注入されるイオンはリンイオンとされ、注入用のエネルギ範囲は50Kev〜200Kevとされ、注入量範囲は5.0E12/cm〜5.0E13/cmとされている。
ディプリーション型デバイスのチャネルの形成中において第一誘電体アイランドをマスクとしてイオン注入を実行すると、イオンが第一誘電体アイランド下の領域に入ることは阻害され、誘電体アイランド下の第一ドープタイプのエピタキシャル層のチャネルイオン濃度が最も低くなり、それにより、ディプリーション型デバイスは降伏電圧がより高くなり、降伏耐性が大きく向上する。
例示的には、誘電体アイランドを形成した後、前記第一領域において前記誘電体アイランド両側に位置する第一ドープタイプのチャネルを形成する前に、デバイスの閾値電圧を調整するために閾値電圧(Vt)調整用注入を実行することをさらに含み、前記Vt調整用注入は前記誘電体アイランド及び/又は前記フィールド酸化物をマスクとして行われる。例示的には、前記Vt調整のために注入されるイオンはリンイオンとされ、注入用のエネルギ範囲は100Kev〜200Kevとされ、注入量範囲は1.0E12/cm〜1.0E13/cmとされている。例示的には、前記Vt調整用注入を実行した後、二回目の焼きなましを行うことをさらに含み、前記二回目の焼きなましは温度範囲が1100℃〜1200℃とされ、時間範囲が60min〜180minとされる。
次に、ステップS5において、前記第一ドープタイプのエピタキシャル層上において、前記第一領域と前記第二領域に位置する第一誘電体アイランドのそれぞれを覆うように、前記第二誘電体アイランド及び前記第一領域と前記第二領域のそれぞれに位置する前記した第一ドープタイプのソース領域を形成する予定の領域を露出させるゲート構造を形成する。
例示的には、前記ゲート構造は下から上へ順次積層されたゲート誘電体層とゲート材料層とを含む。
図1Eに示すように、まず、第一ドープタイプのエピタキシャル層101上において、前記第一領域1に形成されるゲート構造1061と前記第二領域2に形成されるゲート構造1062とを含むゲート構造106を形成する。前記ゲート構造106はゲート誘電体層107とゲート材料層108とを含み、前記ゲート構造106における前記第一領域1に位置するゲート構造1061は、前記第一領域1に位置する前記第一誘電体アイランド1031を覆いながら、第二誘電体アイランド1032及び前記第一領域1に位置する第二ドープディープウェル1021における第一ドープタイプのソース領域を形成する予定の領域を露出させ、前記ゲート構造106における前記第二領域2に位置するゲート構造1062は前記第二領域2に位置する前記第一誘電体アイランド1031を覆いながら、第二誘電体アイランド1032及び前記第二領域2に位置する第二ドープタイプのディープウェル1022における第一ドープタイプのソース領域を形成する予定の領域を露出させている。ゲート構造で第一誘電体アイランドを覆うことによって、エンハンスメント型デバイスの場合、数式Cox=εox/toxから分かるように、第一誘電体アイランドの存在によりゲート誘電体層の厚さが増え、ゲート容量の低下や、デバイスのスイッチング損失の低減が図られている。
例示的には、前記ゲート誘電体層はシリカ材料とされ、前記ゲート材料層はポリシリコン材料とされる。ゲート構造を形成する方法は当業者に周知のいずれの方法であってもよく、例えば堆積やフォトリソグラフィ、エッチング等のプロセスを含み、ここでは贅言しない。例示的には、前記ゲート誘電体層の厚さ範囲は500〜1500オングストロームとされ、前記ゲート材料層の厚さ範囲は2000〜10000オングストロームとされる。
例示的には、本実施例では、第一ドープタイプのエピタキシャル層は、第一領域と第二領域とを隔離する第三領域をさらに含み、前記第三領域では、前記ゲート材料層は前記フィールド酸化物の一部を覆っている。
次に、ステップS6において、前記ゲート構造と前記第二誘電体アイランドをマスクとして第一ドープタイプのソース領域のためのイオン注入を行って、前記第一領域と前記第二領域のそれぞれにおいて前記第一ドープタイプのソース領域を形成する。
図1Eに示すように、前記ゲート構造106と前記誘電体アイランド103をマスクとして第一ドープタイプのソース領域のためのイオン注入を実行して、前記第一領域1中の第二ドープタイプのディープウェル1021と第二領域2中の第二ドープタイプのディープウェル1022においてゲート構造両側に位置する第一ドープタイプのソース領域110を形成し、前記第一領域1中の第二ドープタイプのディープウェル1021に位置する前記第一ドープタイプのソース領域110は前記第一ドープタイプのチャネル105に接触し、同一の第二ドープタイプのディープウェルに位置する前記第一ドープタイプのソース領域110同士は第二誘電体アイランド1032下に位置する一部の第二ドープタイプのディープウェル102の領域110aにより離間される。
前記第一ドープタイプのソース領域を形成する方法としては、前記ゲート構造と前記第二誘電体アイランドをマスクとしてイオン注入を実行することが採用される。第二誘電体アイランドは、第一領域中の第二ドープタイプのディープウェルと第二領域中の第二ドープタイプのディープウェルに形成されて、第一ドープタイプのソース領域同士間の領域を覆っているため、第一ドープタイプのソース領域の形成中において、第二誘電体アイランドをマスクとしてセルフアラインにより第一ドープタイプのソース領域を形成可能になり、プロセス過程においてはフォトマスクは省かれ、プロセスコストが低下している。本実施例では、前記第一ドープタイプのソース領域110を形成するイオン注入にはリンイオンが採用され、注入用のエネルギ範囲は50Kev〜150Kevとされ、注入量範囲は5.0E15/cm〜1.0E16/cmとされている。
例示的には、第一ドープタイプのソース領域を形成した後、第一ドープタイプのソース領域下に位置する第二ドープタイプのウェル領域を形成する。第一ドープタイプのソース領域下に第二ドープタイプのウェル領域を形成することによって、寄生トランジスタのベース領域の抵抗は顕著に低下し、寄生トランジスタがオンとなるリスクは大きく低減され、デバイスの作動安定性の顕著な向上が図られている。
図1Eに示すように、第一ドープタイプのソース領域110下に第二ドープタイプのウェル領域109が形成されている。前記第二ドープタイプのウェル領域を形成する方法としては、前記ゲート構造と前記第二誘電体アイランドをマスクとしてイオン注入を行う。本実施例では、前記第二ドープタイプのウェル領域109を形成するイオン注入にはホウ素イオンが採用され、注入用のエネルギ範囲は150Kev〜300Kevとされ、その注入量範囲は1.0E15/cm〜5.0E15/cmとされている。
例示的には、前記第一ドープタイプのソース領域を形成した後、ソースを形成することをさらに含む。例示的には、前記したソースを形成することは、前記第一ドープタイプのエピタキシャル層上に、前記ゲート構造と前記第一ドープタイプのソース領域を覆いながら前記第二誘電体アイランドを露出させる誘電体層を形成することと、前記第二誘電体アイランドと一部の前記誘電体層を除去して、前記第二ドープタイプのディープウェルに位置する前記第一ドープタイプのソース領域の一部及び前記第二誘電体アイランド下に位置する領域を露出させる開口を形成することと、前記第一ドープタイプのエピタキシャル層上に前記開口を充填する前記ソースを形成することと、を含み、前記ソースは第一領域ソースと第二領域ソースとを含み、前記第一領域ソースは前記第一領域に位置する前記第二ドープタイプのディープウェル及び前記第二ドープタイプのディープウェルに位置する前記第一ドープタイプのソース領域に接触し、前記第二領域ソースは前記第二領域に位置する前記第二ドープタイプのディープウェル及び前記第二ドープタイプのディープウェルに位置する前記第一ドープタイプのソース領域に接触し、前記第一領域ソースと第二領域ソースは接触していない。
例示的には、ソースを形成する前に、第二ドープタイプのウェル領域と第二ドープタイプのソース領域を形成することをさらに含む。以下、図1Fと図1Gを参照し、第二ドープタイプのソース領域を形成した後にソースを形成する過程について述べる。
まず、図1Fに示すように、第一ドープタイプのエピタキシャル層101上に、前記ゲート構造(ゲート誘電体層107とゲート材料層108とを含む)と前記第一ドープタイプのソース領域110を覆いながら前記第二誘電体アイランド1032を露出させる誘電体層を形成する。前記誘電体層はシリカや窒化ケイ素等の誘電材料層であってもよい。前記誘電体層を形成する方法は、堆積やフォトリソグラフィ、エッチング等の当業者がよく知っているプロセスを含み、ここでは贅言しない。例示的には、第三領域3の第一ドープタイプのエピタキシャル層101上にフィールド酸化物104が形成されている場合、前記誘電体層は前記第三領域3に位置する第一ドープタイプのエピタキシャル層上のフィールド酸化物104をも覆う。
次に、図1Fに示すように、前記第二誘電体アイランド1032と一部の前記誘電体層を除去して、前記第二誘電体アイランド1032の下に位置する領域110a及び前記第二ドープタイプのディープウェルに位置する前記第一ドープタイプのソース領域110の一部を露出させる開口を形成する。前記した第二誘電体アイランドと一部の前記誘電体層を除去する方法としては、エッチング等の当業者がよく知っているプロセスが採用され、ここでは贅言しない。
次に、図1Fに示すように、イオン注入を実行することで、前記第一領域中の第二ドープタイプのディープウェル1021と第二領域中の第二ドープタイプのディープウェル1022における前記第一ドープタイプのソース領域110同士間に位置する、前記第一ドープタイプのソース領域に接続される第二ドープタイプのソース領域112を形成する。
前記した第二ドープタイプのソース領域を形成するイオン注入は、残りの誘電体層111をマスクとするものである。本実施例では、誘電体層を部分的に除去した後、ソースを形成する前に第二ドープタイプのソース領域を形成しており、第一ドープタイプのソース領域を形成するイオン注入よりも第二ドープタイプのソース領域を形成するイオン注入は注入量が低く、それにより、第二ドープタイプのソース領域を形成する場合、露出した第一ドープタイプのソース領域が反転することがない。前記第二ドープタイプのソース領域は、前記ソースと前記ディープウェルとの接触を強化するためのものとなる。
この過程では、第二ドープタイプのソース領域を形成する前に誘電体層を部分的に除去して、第一誘電体アイランド下に位置する領域及び一部の第一ドープタイプのソース領域を露出させる開口を形成するように、誘電体アイランドと誘電体層を一括して除去したので、第二ドープタイプのソース領域を形成する場合には、第二ドープタイプのソース領域のためのイオン注入量を制御することで直接第一ドープタイプのソース領域にて形成するため、イオン注入のためのマスクを別途用意する必要がなくなり、プロセスがより簡略化し、プロセスコストの節約が図られている。
本実施例では、前記した第二ドープタイプのソース領域を形成するイオン注入にはホウ素イオン又は二フッ化ホウ素イオンが採用され、注入用のエネルギ範囲は50Kev〜200Kevとされ、注入量範囲は5.0E14/cm〜5.0E15/cmとされている。
ここで、誘電体層の部分的な除去後かつソースの形成前に第二ドープタイプのソース領域を形成するのはあくまでも例示的なものであり、第二ドープタイプのソース領域を形成可能なあらゆる手段が本発明に適用されることは理解されたい。
図1Fに示すように、イオン注入を実行して、前記第二ドープタイプのソース領域112下に位置する別の第二ドープタイプのウェル領域を形成し、前記別の第二ドープタイプのウェル領域は前記した第一ドープタイプのソース領域110下に位置する第二ドープタイプのウェル領域109に接続するものとなるから、第一ドープタイプのソース領域110と第二ドープタイプのソース領域112の下に位置する完全な第二ドープタイプのウェル領域1091が形成される。前記した別の第二ドープタイプのウェル領域を形成するイオン注入では、誘電体層111をマスクとしてホウ素イオンを注入しており、注入用のエネルギ範囲は150Kev〜300Kevとされ、注入量範囲は1.0E15/cm〜1.0E16/cmとされている。例示的には、別の第二ドープタイプのウェル領域のためのイオン注入を完了した後に焼きなましを行う。前記焼きなましは温度範囲が800℃〜1000℃とされ、時間範囲が30min〜90minとされる。第一ドープタイプのソース領域110と第二ドープタイプのソース領域112の下に形成される第二ドープタイプのウェル領域1091によれば、寄生トランジスタのベース領域の抵抗は顕著に低下し、寄生トランジスタがオンとなるリスクは大きく低減され、デバイスの作動安定性の顕著な向上が図られている。
最後に、図1Gに示すように、第一領域ソース1131と第二領域ソース1132とを含むソース113を形成し、第一領域ソース1131は前記第一領域1中の前記第一ドープタイプのドープソース領域110と第二ドープタイプのソース領域112に接触し、第二領域ソース1132は前記第二領域2中の前記第一ドープタイプのドープソース領域110と第二ドープタイプのソース領域112に接触し、前記第一領域ソース1131と第二領域ソース1132は接触していない。前記ソースには一般的なアルミニウムや銅の一つ又は複数による合金が採用される。
前記ソース113を形成することは、ソース材料層を堆積しパターン化を行って前記ソースを形成することを含む。前記した誘電体層のエッチング、ソース材料層の堆積やパターン化は当業者に周知のプロセスであり、ここでは贅言しない。
ソースを形成した後、ドレインを形成することをさらに含む。例示的には、前記したドレインを形成することは、まず、前記第一ドープタイプの半導体基板の裏面を薄くすることと、次に、前記第一ドープタイプの半導体基板の裏面にて堆積によりドレインを形成することと、を含む。前記ドレインには一般的なアルミニウムや銅の一つ又は複数による合金が採用される。図1Gに示されるように、第一ドープタイプの半導体基板100の裏面にドレイン114を形成する。
以上、本発明による半導体デバイスの製造方法について例示したが、前記方法は、半導体デバイスの製造過程において誘電体アイランドを形成するものであり、ディプリーション型デバイスに関してチャネルを形成する場合、誘電体アイランドの存在によりチャネルイオンの注入が阻害され、誘電体アイランド下のイオン濃度が低くなり、デバイスはオン状態での降伏耐性が大きく向上する。一方、エンハンスメント型デバイスを形成する場合、ゲート誘電体層の厚さが向上し、ゲート容量が低下し、デバイスのスイッチング損失は低減されるようになる。さらには、誘電体アイランドはソース領域の形成中においてマスクとされており、フォトリソグラフィ工程とフォトマスクが省かれ、プロセスコストが低下することで、デバイスの安定性や降伏耐性が向上し、そしてゲート容量を低下させて電力損失を低減でき、プロセスコストの節約が図られている。本実施例では、第一ドープタイプのソース領域同士間に第二ドープタイプのソース領域を形成し、第一ドープタイプのソース領域下に第二タイプのウェル領域を形成するのはあくまでも例示的なものであり、本発明を記載した実施例の範囲に制限することは意図していないことは理解されたい。本発明の保護範囲は添付される特許請求の範囲及びその等価の範囲により決まる。
実施例2
本発明は、実施例1に記載の方法で製造された半導体デバイスを含む集積半導体デバイスをさらに提供する。
以下、図1Gを参照して、本発明による集積半導体デバイスの構造について例示する。前記集積半導体デバイスは第一ドープタイプの半導体基板100を含む。第一ドープタイプの半導体基板100として、具体的には、Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs又はその他のIII/V化合物による半導体の少なくとも一つであってもよく、さらにこれらの半導体で構成される多層構造等を含み、あるいは、シリコン・オン・インシュレータ(SOI)、歪みシリコン・オン・インシュレータ(SSOI)、歪みシリコンゲルマニウム・オン・インシュレータ(S−SiGeOI)、シリコンゲルマニウム・オン・インシュレータ(SiGeOI)及びゲルマニウム・オン・インシュレータ(GeOI)等であってもよい。
本明細書中の第一ドープタイプと第二ドープタイプはP型又はN型を広く指すものであり、第一ドープタイプと第二ドープタイプは互いに逆となるものであることは了解されたい。例えば、第一ドープタイプが、P型、低ドープP−型、高ドープP+型の一つとされる場合、第二ドープタイプは、N型、低ドープN−型、高ドープN+型の一つとされる。又は逆に、第一ドープタイプが、N型、低ドープN−型、高ドープN+型の一つとされる場合、第二ドープタイプは、P型、低ドープP−型、高ドープP+型の一つとされる。例示的には、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、そのドープ濃度は1×1014/cm〜2×1014/cmとされる。
前記第一ドープタイプの半導体基板100の表面には、第一領域1と第二領域2とを含む第一ドープタイプのエピタキシャル層101が形成されている。本実施例では、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、前記第一ドープタイプのドープエピタキシャル層は、N型低ドープのエピタキシャル層、即ち、N−エピタキシャル層とされている。例示的には、前記第一ドープタイプのエピタキシャル層101の厚さと抵抗率はデバイスの耐電圧に影響するものであり、第一ドープタイプのエピタキシャル層101の厚さを増加させるほど、抵抗率が大きくなり、デバイスの耐電圧が高くなる。本実施例では、形成されるVDMOS半導体デバイスの耐電圧を650Vにしようとする場合、前記第一ドープタイプのエピタキシャル層101の厚さを45μm〜65μm、抵抗率を15Ω・cm〜25Ω・cmとする。
例示的には、前記第一領域1は、ディプリーション型デバイスを形成するためのものであり、前記第二領域2は、エンハンスメント型デバイスを形成するためのものであり、前記第一ドープタイプのエピタキシャル層は、前記第一領域と前記第二領域との間に位置する第三領域をさらに含む。図1に示すように、前記第一ドープタイプのエピタキシャル層101は、前記第一領域1と前記第二領域2との間に位置する第三領域3をさらに含む。例示的には、前記第三領域3において、前記第一領域1に形成されるディプリーション型デバイスと前記第二領域2に形成されるエンハンスメント型デバイスを隔離する隔離構造が形成されている。
以下では、第一ドープタイプのエピタキシャル層に第一領域と第二領域と第三領域が含まれるケースを例示するが、第一領域にはディプリーション型デバイスが設けられ、第二領域にはエンハンスメント型デバイスが設けられ、第三領域には第一領域中のディプリーション型デバイスと第二領域中のエンハンスメント型デバイスを隔離するための隔離構造が設けられる。本実施例では、第一領域にディプリーション型デバイスを設け、第二領域にエンハンスメント型デバイスを設け、第一領域と第二領域との間の第三領域に第一領域中のディプリーション型デバイスと第二領域中のエンハンスメント型デバイスを隔離する隔離構造を設けるのはあくまでも例示的なものであり、第三領域にその他のタイプのデバイスを形成し、あるいは、第一領域と第二領域との間に第三領域を設けずにその他のタイプのデバイスを設けることで形成される半導体デバイスはいずれも本発明に適用されることは理解されたい。
図1Gに示すように、本発明に記載の集積半導体デバイスは、前記第一ドープタイプのエピタキシャル層101に形成される第二ドープタイプのディープウェル102をさらに含み、第二ドープタイプのディープウェル102は、前記第一領域1に位置する少なくとも二つの第二ドープタイプのディープウェル1021と、前記第二領域2に位置する少なくとも二つの第二ドープタイプのディープウェル1022とを含む。本実施例では、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、前記第一ドープタイプのドープエピタキシャル層は、N型低ドープのエピタキシャル層、即ち、N−エピタキシャル層とされ、前記第二ドープタイプのディープウェルはPウェルとされている。本発明の実施例では、第三領域が形成されているエピタキシャル層において、前記第三領域には少なくとも一つの前記第二ドープタイプのディープウェルがさらに形成されている。図1Gに示されるように、前記第三領域3には、隔離構造の一部となる少なくとも一つの前記第三ドープタイプのディープウェル1023が形成されている。
図1Gに示すように、本発明に記載の集積半導体デバイスは、第一領域1と第二領域2に形成されるゲート構造106をさらに含み、前記ゲート構造106は、前記第一領域1に形成されるゲート構造1061と、前記第二領域2に形成されるゲート構造1062とを含む。前記ゲート構造106はゲート誘電体層107とゲート材料層108とを含み、前記第一領域1中のゲート構造1061は、第一領域1における隣接する前記第二ドープタイプのディープウェル1021を部分的に覆い、前記第二領域2中のゲート構造1062は、第二領域2における隣接する前記第二ドープタイプのディープウェル1022を部分的に覆い、前記ゲート構造106の下にそれぞれ誘電体アイランド1031が形成され、第一領域1に位置する一部の誘電体アイランド1031は、第一領域1における隣接する二つの前記第二ドープタイプのディープウェル1021間の領域を覆い、第二領域2に位置する一部の誘電体アイランド1031は、第二領域2における隣接する二つの前記第二ドープタイプのディープウェル1022間の領域を覆い、そして前記誘電体アイランド1031は、その隣接する両側の第二ドープタイプのディープウェル102(1021又は1022)に接触していない。ゲート構造下に誘電体アイランドを設けることによって、ディプリーション型デバイスを形成する場合、誘電体アイランド下の第一ドープタイプのエピタキシャル層のチャネルイオン濃度が最も低くなり、それにより、ディプリーション型デバイスは降伏電圧がより高くなり、降伏耐性が大きく向上する。一方、エンハンスメント型デバイスの場合、数式Cox=εox/toxから分かるように、第一誘電体アイランドの存在によりゲート誘電体層の厚さが増え、ゲート容量の低下や、デバイスのスイッチング損失の低減が図られている。
前記ゲート構造106及びその材料は当業者に周知のいかなる材料であってもよい。一例として、前記ゲート誘電体層はシリカ材料とされ、前記ゲート材料層はポリシリコン材料とされる。一例として、前記ゲート誘電体層の厚さ範囲は500〜1500オングストロームとされ、前記ゲート材料層の厚さ範囲は2000〜10000オングストロームとされる。
本実施例では、第一ドープタイプのエピタキシャル層は、第一領域と第二領域を隔離するための第三領域をさらに含む。例示的には、前記半導体デバイスは第三領域中の第二ドープタイプのディープウェルを覆うフィールド酸化物をさらに含む。例示的には、前記フィールド酸化物は前記誘電体アイランドと同様な材料層とされる。図1Cに示すように、第三領域の第一ドープタイプのエピタキシャル層3上には第三領域中の第二ドープタイプのディープウェルを覆うフィールド酸化物104が形成されている。前記フィールド酸化物104で前記第三領域3中の前記第二ドープタイプのディープウェル1023を覆うことによって、密閉した隔離構造が形成される。例示的には、前記フィールド酸化物は前記誘電体アイランドと同様な材料層であるシリカ材料とされる。例示的には、前記誘電体アイランド103とフィールド酸化物104の厚さ範囲は5000〜10000オングストロームとされ、前記誘電体アイランド103の長さ範囲は2μm〜5μmとされる。
図1Gに示すように、本発明に記載の集積半導体デバイスは、前記ゲート構造106両側に形成される、前記第二ドープタイプのディープウェル102(1021又は1022)に位置する第一ドープタイプのソース領域110をさらに含み、同一の前記第二ドープタイプのディープウェル102(1021又は1022)に位置する前記第一ドープタイプのソース領域110は前記第二ドープタイプのディープウェル102(1021又は1022)の領域の一部により離間されている。
図1Gに示すように、本発明に記載の半導体デバイスは、前記第一領域1中の前記誘電体アイランド1031両側に位置する、前記第一ドープタイプのソース領域110まで伸びる第一ドープタイプのチャネル105をさらに含む。
例示的には、図1Gに示されるように、前記集積半導体デバイスは、前記第一領域1中の第二ドープタイプのディープウェル1021と第二領域2中の第二ドープタイプのディープウェル1022のそれぞれに設けられる第二ドープタイプのソース領域112をさらに含み、前記第二ドープタイプのソース領域112は前記第一ドープタイプのソース領域110同士間に位置し、ソースとディープウェルとの接触を強化するためのものとなる。
例示的には、図1Gに示されるように、前記集積半導体デバイスは、前記第一領域1中の第二ドープタイプのディープウェル1021と前記第二領域2中の第二ドープタイプのディープウェル1022のそれぞれに設けられる第二ドープタイプのウェル領域1091をさらに含み、前記第二ドープタイプのウェル領域1091は前記第一ドープタイプのソース領域110と前記第二ドープタイプのソース領域112の下に位置する。第一ドープタイプのソース領域110と第二ドープタイプのソース領域112の下に形成される第二ドープタイプのウェル領域1091によれば、寄生トランジスタのベース領域の抵抗は顕著に低下し、寄生トランジスタがオンとなるリスクは大きく低減され、デバイスの作動安定性の顕著な向上が図られている。
例示的には、図1Gに示されるように、前記集積半導体デバイスは、前記第一ドープタイプのエピタキシャル層上に形成される、第一領域ソース1131と第二領域ソース1132とを含むソース113をさらに含む。前記第一領域ソース1131は、前記第一領域1中の第二ドープタイプのディープウェル1021及び前記第二ドープタイプのディープウェル1121に位置する第一ドープタイプのソース領域110に接触し、前記第二領域ソース1132は、前記第二領域2中の第二ドープタイプのディープウェル1022及び前記第二ドープタイプのディープウェル1022に位置する第一ドープタイプのソース領域110に接触し、そして、前記第一領域ソース1131と第二領域ソース1132は接触していない。それにより、独立したディプリーション型半導体デバイスのソースとエンハンスメント型半導体デバイスのソースが形成される。本実施例では、第一領域1中の第二ドープタイプのディープウェル1021と第二領域2中の第二ドープタイプのディープウェル1022に第二ドープタイプのソース領域112が形成され、前記第一領域ソース1131は、前記第一領域1中の第一ドープタイプのソース領域110と第二ドープタイプのソース領域112に接触し、前記第二領域ソース1132は、前記第二領域2中の第一ドープタイプのソース領域110と第二ドープタイプのソース領域112に接触している。
例示的には、図1Gに示されるように、前記集積半導体デバイスは、前記第一ドープタイプの半導体基板100の裏面に形成されるドレイン114をさらに含む。それにより、ディプリーション型VDMOSデバイスとエンハンスメント型VDMOSデバイスとが集積された完全な集積VDMOSデバイスが形成される。本実施例においてVDMOSデバイスを例示として説明するのはあくまでも例示的なものであり、本発明の範囲を制限する意図がなく、当業者は必要に応じてIGBTデバイス等を作ることができることは理解されたい。
また、デバイスの応用分野の拡大や効率の向上を図るために、必要に応じて複数種類の半導体デバイスを一体に集積してもよく、例えば、上記した集積半導体デバイスに対して一つ又は複数のダイオードやトリオード、抵抗器、コンデンサ、JFET、電流誘導VDMOS、CMOS等の半導体デバイスをさらに集積してもよい。
上記した実施例の各技術的特徴は任意的に組み合せてもよく、説明を簡単にするために、上記実施例の各技術的特徴のあり得る組合せのすべてについて述べていないが、矛盾しない限り、それらのすべては本明細書に記載の範囲に属するはずである。
上記した実施例は本発明の幾つかの実施の形態のみを示しており、その説明が具体的かつ詳細なものであるが、それにより本発明の範囲を制限するものとして理解されるべきではない。当業者にとっては、本発明の思想から逸脱することなく、若干の変形や改良を行うことも可能であり、それらのすべては本発明の保護範囲に属することは了解されたい。このため、本発明の保護範囲は請求項に依存するものとなる。
本願は、2017年12月28日で中国特許庁に対して出願された、出願番号が201711465166.0で、発明の名称が「半導体デバイスの製造方法と集積半導体デバイス」である中国特許出願の優先権を主張し、その内容のすべてを援用してここに組み込んだ。
本発明は半導体製造の分野に関し、具体的には、半導体デバイスの製造方法と集積半導体デバイスに関する。
前記第二ドープタイプのディープウェルを形成する方法は、前記第一ドープタイプのエピタキシャル層上に、前記した第二ドープタイプのディープウェルを形成する予定の領域を露出させるパターン化マスク層を形成することと、第二ドープタイプのディープウェルのためのイオン注入を実行し、前記第一ドープタイプのエピタキシャル層に第二ドープタイプのディープウェルを形成することと、前記パターン化マスク層を除去することと、を含む。
本実施例では、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、前記第一ドープタイプのドープエピタキシャル層は、N型低ドープのエピタキシャル層、即ち、N−エピタキシャル層とされ、前記第二ドープタイプのディープウェルはPウェルとされ、前記第二ドープタイプのディープウェルのためにイオン注入されるイオンはホウ素イオンとされ、注入用のエネルギ範囲は50Kev〜200Kevとされ、注入量範囲は5.0E13/cm〜5.0E14/cmとされている。
例示的には、前記第二ドープタイプのディープウェルのためのイオン注入を完了した後、第二ドープタイプのディープウェルの焼きなましを実行することをさらに含む。例示的には、前記第二ドープタイプのディープウェルの焼きなましは、温度範囲が1100℃〜1200℃とされ、時間範囲が60min〜300minとされる。
図1Eに示すように、まず、第一ドープタイプのエピタキシャル層101上において、前記第一領域1に形成されるゲート構造1061と前記第二領域2に形成されるゲート構造1062とを含むゲート構造106を形成する。前記ゲート構造106はゲート誘電体層107とゲート材料層108とを含み、前記ゲート構造106における前記第一領域1に位置するゲート構造1061は、前記第一領域1に位置する前記第一誘電体アイランド1031を覆いながら、第二誘電体アイランド1032及び前記第一領域1に位置する第二ドープタイプのディープウェル1021における第一ドープタイプのソース領域を形成する予定の領域を露出させ、前記ゲート構造106における前記第二領域2に位置するゲート構造1062は前記第二領域2に位置する前記第一誘電体アイランド1031を覆いながら、第二誘電体アイランド1032及び前記第二領域2に位置する第二ドープタイプのディープウェル1022における第一ドープタイプのソース領域を形成する予定の領域を露出させている。ゲート構造で第一誘電体アイランドを覆うことによって、エンハンスメント型デバイスの場合、数式Cox=εox/toxから分かるように、第一誘電体アイランドの存在によりゲート誘電体層の厚さが増え、ゲート容量の低下や、デバイスのスイッチング損失の低減が図られている。
最後に、図1Gに示すように、第一領域ソース1131と第二領域ソース1132とを含むソース113を形成し、第一領域ソース1131は前記第一領域1中の前記第一ドープタイプのソース領域110と第二ドープタイプのソース領域112に接触し、第二領域ソース1132は前記第二領域2中の前記第一ドープタイプのソース領域110と第二ドープタイプのソース領域112に接触し、前記第一領域ソース1131と第二領域ソース1132は接触していない。前記ソースには一般的なアルミニウムや銅の一つ又は複数による合金が採用される。
前記第一ドープタイプの半導体基板100の表面には、第一領域1と第二領域2とを含む第一ドープタイプのエピタキシャル層101が形成されている。本実施例では、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、前記第一ドープタイプのエピタキシャル層は、N型低ドープのエピタキシャル層、即ち、N−エピタキシャル層とされている。例示的には、前記第一ドープタイプのエピタキシャル層101の厚さと抵抗率はデバイスの耐電圧に影響するものであり、第一ドープタイプのエピタキシャル層101の厚さを増加させるほど、抵抗率が大きくなり、デバイスの耐電圧が高くなる。本実施例では、形成されるVDMOS半導体デバイスの耐電圧を650Vにしようとする場合、前記第一ドープタイプのエピタキシャル層101の厚さを45μm〜65μm、抵抗率を15Ω・cm〜25Ω・cmとする。
図1Gに示すように、本発明に記載の集積半導体デバイスは、前記第一ドープタイプのエピタキシャル層101に形成される第二ドープタイプのディープウェル102をさらに含み、第二ドープタイプのディープウェル102は、前記第一領域1に位置する少なくとも二つの第二ドープタイプのディープウェル1021と、前記第二領域2に位置する少なくとも二つの第二ドープタイプのディープウェル1022とを含む。本実施例では、前記第一ドープタイプの半導体基板は、N型低ドープの基板、即ち、N−基板とされ、前記第一ドープタイプのエピタキシャル層は、N型低ドープのエピタキシャル層、即ち、N−エピタキシャル層とされ、前記第二ドープタイプのディープウェルはPウェルとされている。本発明の実施例では、第三領域が形成されているエピタキシャル層において、前記第三領域には少なくとも一つの前記第二ドープタイプのディープウェルがさらに形成されている。図1Gに示されるように、前記第三領域3には、隔離構造の一部となる少なくとも一つの前記第ドープタイプのディープウェル1023が形成されている。
例示的には、図1Gに示されるように、前記集積半導体デバイスは、前記第一ドープタイプのエピタキシャル層上に形成される、第一領域ソース1131と第二領域ソース1132とを含むソース113をさらに含む。前記第一領域ソース1131は、前記第一領域1中の第二ドープタイプのディープウェル1021及び前記第二ドープタイプのディープウェル1021に位置する第一ドープタイプのソース領域110に接触し、前記第二領域ソース1132は、前記第二領域2中の第二ドープタイプのディープウェル1022及び前記第二ドープタイプのディープウェル1022に位置する第一ドープタイプのソース領域110に接触し、そして、前記第一領域ソース1131と第二領域ソース1132は接触していない。それにより、独立したディプリーション型半導体デバイスのソースとエンハンスメント型半導体デバイスのソースが形成される。本実施例では、第一領域1中の第二ドープタイプのディープウェル1021と第二領域2中の第二ドープタイプのディープウェル1022に第二ドープタイプのソース領域112が形成され、前記第一領域ソース1131は、前記第一領域1中の第一ドープタイプのソース領域110と第二ドープタイプのソース領域112に接触し、前記第二領域ソース1132は、前記第二領域2中の第一ドープタイプのソース領域110と第二ドープタイプのソース領域112に接触している。

Claims (20)

  1. 半導体デバイスの製造方法であって、
    第一ドープタイプの半導体基板を用意し、前記第一ドープタイプの半導体基板の表面において第一領域と第二領域とを有する第一ドープタイプのエピタキシャル層を形成することと、
    前記第一領域と前記第二領域のそれぞれにて第二ドープタイプのディープウェルを少なくとも二つ形成することと、
    前記第一ドープタイプのエピタキシャル層上に第一誘電体アイランドと第二誘電体アイランドとを含む複数の誘電体アイランドを形成し、前記第一誘電体アイランドの一部が前記第一領域における隣接する二つの前記第二ドープタイプのディープウェル間の領域を覆い、他の部分が前記第二領域における隣接する二つの前記第二ドープタイプのディープウェル間の領域を覆い、そして前記第一誘電体アイランドは前記隣接する二つの前記第二ドープタイプのディープウェルのいずれにも接触せず、前記第二誘電体アイランドの一部が前記第一領域に位置する前記第二ドープタイプのディープウェルの領域の一部を覆い、他の部分が前記第二領域に位置する前記第二ドープタイプのディープウェルの領域の一部を覆い、前記第一領域中の前記第二誘電体アイランド両側の第二ドープタイプのディープウェルと前記第二領域中の前記第二誘電体アイランド両側の第二ドープタイプのディープウェルが第一ドープタイプのソース領域を形成する予定の領域となることと、
    前記第一領域中の前記第一誘電体アイランド両側のエピタキシャル層のそれぞれにおいて、前記第一領域における第一ドープタイプのソース領域を形成する予定の領域まで伸びる第一ドープタイプのチャネルを形成することと、
    前記第一ドープタイプのエピタキシャル層上において、前記第一領域と前記第二領域に位置する第一誘電体アイランドのそれぞれを覆うように、前記第二誘電体アイランド及び前記第一領域と前記第二領域のそれぞれに位置する前記した第一ドープタイプのソース領域を形成する予定の領域を露出させるゲート構造を形成することと、
    前記ゲート構造と前記第二誘電体アイランドをマスクとして第一ドープタイプのソース領域のためのイオン注入を行って、前記第一領域と前記第二領域のそれぞれにおいて第一ドープタイプのソース領域を形成することと、
    を少なくとも含み、
    前記第一ドープタイプと前記第二ドープタイプは互いに逆となるものであることを特徴とする、半導体デバイスの製造方法。
  2. 前記誘電体アイランドの厚さ範囲は5000〜10000オングストロームであることを特徴とする、請求項1に記載の製造方法。
  3. 前記誘電体アイランドの長さ範囲は2μm〜5μmであることを特徴とする、請求項1に記載の製造方法。
  4. 前記第一ドープタイプのソース領域を形成した後にソースを形成することをさらに含み、つまり、
    前記第一ドープタイプのエピタキシャル層上に、前記ゲート構造と前記第一ドープタイプのソース領域を覆いながら前記第二誘電体アイランドを露出させる誘電体層を形成することと、
    前記第二誘電体アイランドと一部の前記誘電体層を除去して、前記第二ドープタイプのディープウェルに位置する前記第一ドープタイプのソース領域の一部及び前記第二誘電体アイランド下に位置する領域を露出させる開口を形成することと、
    前記第一ドープタイプのエピタキシャル層上に前記開口を充填する前記ソースを形成することと、
    をさらに含み、
    前記ソースは、第一領域ソースと第二領域ソースとを含み、前記第一領域ソースは、前記第一領域に位置する前記第二ドープタイプのディープウェル及び前記第二ドープタイプのディープウェルに位置する前記第一ドープタイプのソース領域に接触し、前記第二領域ソースは、前記第二領域に位置する前記第二ドープタイプのディープウェル及び前記第二ドープタイプのディープウェルに位置する前記第一ドープタイプのソース領域に接触し、前記第一領域ソースと第二領域ソースは接触していないことを特徴とする、請求項1に記載の製造方法。
  5. 前記第一ドープタイプのソース領域を形成した後、前記ソースを形成する前に、前記第一ドープタイプのソース領域下に第二ドープタイプのウェル領域を形成することをさらに含むことを特徴とする、請求項4に記載の製造方法。
  6. 前記第二誘電体アイランドと一部の前記誘電体層を除去して開口を形成した後、前記ソースを形成する前に、残りの前記誘電体層をマスクとして第二ドープタイプのソース領域のためのイオン注入を実行して、前記第一ドープタイプのソース領域同士間の領域に第二ドープタイプのソース領域を形成し、前記第一ドープタイプのソース領域のためのイオン注入よりも前記第二ドープタイプのソース領域のためのイオン注入は注入量が小さいことを特徴とする、請求項4に記載の製造方法。
  7. 前記第二ドープタイプのソース領域を形成した後、前記ソースを形成する前に、前記第二ドープタイプのソース領域下に、両側の前記第二ドープタイプのウェル領域を接続する別の第二ドープタイプのウェル領域を形成することを特徴とする、請求項6に記載の製造方法。
  8. 前記第一ドープタイプのエピタキシャル層は、前記第一領域と前記第二領域との間に位置する第三領域をさらに含み、前記第一領域と前記第二領域のそれぞれに少なくとも二つの第二ドープタイプのディープウェルが形成されるとともに、前記第三領域に少なくとも一つの前記第二ドープタイプのディープウェルが形成されることを特徴とする、請求項1に記載の製造方法。
  9. 前記第一ドープタイプのエピタキシャル層上に複数の誘電体アイランドを形成するとともに、前記第三領域に位置する前記第二ドープタイプのディープウェルを覆うフィールド酸化物を形成することを特徴とする、請求項8に記載の製造方法。
  10. 前記第一ドープタイプのエピタキシャル層の厚さは45μm〜65μmであることを特徴とする、請求項1に記載の製造方法。
  11. 前記第一ドープタイプのエピタキシャル層の抵抗率は15Ω・cm〜25Ω・cmであることを特徴とする、請求項1に記載の製造方法。
  12. 前記第二ドープタイプのウェル領域のためのイオン注入の後、第二ドープタイプのウェル領域の焼きなましを実行することをさらに含み、前記第二ドープタイプのウェル領域の焼きなましは温度範囲が1100℃〜1200℃であり、時間範囲が60min〜300minであることを特徴とする、請求項1に記載の製造方法。
  13. 前記誘電体アイランドを形成した後、前記第一ドープタイプのチャネルを形成する前に、デバイスの閾値電圧を調整するための閾値電圧調整用注入をさらに含むことを特徴とする、請求項1に記載の製造方法。
  14. 前記ゲート構造は、下から上へ順次積層されたゲート誘電体層とゲート材料層とを含むことを特徴とする、請求項1に記載の製造方法。
  15. 前記ゲート誘電体層の厚さ範囲は500〜1500オングストロームであり、前記ゲート材料層の厚さ範囲は2000〜10000オングストロームであることを特徴とする、請求項1に記載の製造方法。
  16. 前記ソースを形成した後、前記第一ドープタイプの半導体基板の裏面にドレインを形成することをさらに含むことを特徴とする、請求項1に記載の製造方法。
  17. 前記した第一ドープタイプのソース領域のためのイオン注入では、イオン注入用のエネルギ範囲は50Kev〜150Kevであり、注入量範囲は5.0E15/cm〜1.0E16/cmであることを特徴とする、請求項1に記載の製造方法。
  18. 前記した第二ドープタイプのソース領域のためのイオン注入では、イオン注入用のエネルギ範囲は50Kev〜200Kevであり、注入量範囲は5.0E14/cm〜5.0E15/cmであることを特徴とする、請求項6に記載の製造方法。
  19. 前記半導体デバイスはVDMOSデバイスを含み、前記第一領域に位置する半導体デバイスはディプリーション型VDMOSデバイスであり、前記第二領域に位置する半導体デバイスはエンハンスメント型VDMOSデバイスであることを特徴とする、請求項1〜請求項18のいずれか一つに記載の製造方法。
  20. 請求項1〜請求項19のいずれか一つに記載の製造方法で製造された半導体デバイスを含むことを特徴とする集積半導体デバイス。
JP2020535614A 2017-12-28 2018-11-21 半導体デバイスの製造方法と集積半導体デバイス Active JP7083027B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711465166.0A CN109980010B (zh) 2017-12-28 2017-12-28 一种半导体器件的制造方法和集成半导体器件
CN201711465166.0 2017-12-28
PCT/CN2018/116666 WO2019128555A1 (zh) 2017-12-28 2018-11-21 一种半导体器件的制造方法和集成半导体器件

Publications (2)

Publication Number Publication Date
JP2021508180A true JP2021508180A (ja) 2021-02-25
JP7083027B2 JP7083027B2 (ja) 2022-06-09

Family

ID=67063026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020535614A Active JP7083027B2 (ja) 2017-12-28 2018-11-21 半導体デバイスの製造方法と集積半導体デバイス

Country Status (5)

Country Link
US (1) US11171223B2 (ja)
JP (1) JP7083027B2 (ja)
KR (1) KR102363128B1 (ja)
CN (1) CN109980010B (ja)
WO (1) WO2019128555A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980009B (zh) * 2017-12-28 2020-11-03 无锡华润上华科技有限公司 一种半导体器件的制造方法和集成半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323583A (ja) * 1999-05-13 2000-11-24 Miyazaki Oki Electric Co Ltd 半導体装置
CN101127327A (zh) * 2007-09-13 2008-02-20 无锡市晶源微电子有限公司 增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺
CN101159267A (zh) * 2007-10-30 2008-04-09 无锡博创微电子有限公司 集成增强型和耗尽型垂直双扩散金属氧化物场效应管
CN101673743A (zh) * 2008-09-10 2010-03-17 精工电子有限公司 半导体器件
CN103872137A (zh) * 2014-04-04 2014-06-18 厦门元顺微电子技术有限公司 增强型、耗尽型和电流感应集成vdmos功率器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074360A (ko) * 1999-05-20 2000-12-15 김영환 저항기로서의 엘디디 모스페트 및 그 제조방법
US6747312B2 (en) * 2002-05-01 2004-06-08 International Rectifier Corporation Rad hard MOSFET with graded body diode junction and reduced on resistance
JP4800286B2 (ja) * 2007-10-16 2011-10-26 Okiセミコンダクタ株式会社 半導体装置とその製造方法
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8084827B2 (en) * 2009-03-27 2011-12-27 National Semiconductor Corporation Structure and fabrication of like-polarity field-effect transistors having different configurations of source/drain extensions, halo pockets, and gate dielectric thicknesses
CN102386185A (zh) * 2010-08-30 2012-03-21 苏州博创集成电路设计有限公司 一种高低压集成的工艺器件及其制备方法
CN102760754B (zh) * 2012-07-31 2015-07-15 杭州士兰集成电路有限公司 耗尽型vdmos及其制造方法
CN104701356B (zh) * 2013-12-06 2018-01-12 无锡华润上华科技有限公司 半导体器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323583A (ja) * 1999-05-13 2000-11-24 Miyazaki Oki Electric Co Ltd 半導体装置
CN101127327A (zh) * 2007-09-13 2008-02-20 无锡市晶源微电子有限公司 增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺
CN101159267A (zh) * 2007-10-30 2008-04-09 无锡博创微电子有限公司 集成增强型和耗尽型垂直双扩散金属氧化物场效应管
CN101673743A (zh) * 2008-09-10 2010-03-17 精工电子有限公司 半导体器件
CN103872137A (zh) * 2014-04-04 2014-06-18 厦门元顺微电子技术有限公司 增强型、耗尽型和电流感应集成vdmos功率器件

Also Published As

Publication number Publication date
US20200350420A1 (en) 2020-11-05
CN109980010A (zh) 2019-07-05
CN109980010B (zh) 2020-10-13
KR20200095541A (ko) 2020-08-10
US11171223B2 (en) 2021-11-09
JP7083027B2 (ja) 2022-06-09
WO2019128555A1 (zh) 2019-07-04
KR102363128B1 (ko) 2022-02-14

Similar Documents

Publication Publication Date Title
US9153666B1 (en) LDMOS with corrugated drift region
US8497548B2 (en) Semiconductor device including a MOS transistor and production method therefor
JP3782021B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板の製造方法
US7767546B1 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US9601382B2 (en) Method for the formation of a FinFET device with epitaxially grown source-drain regions having a reduced leakage path
JP2014063929A (ja) 半導体装置およびその製造方法
TW201635517A (zh) 具有替代通道材料之電性絕緣鰭片結構及其製法
CN109801961B (zh) 半导体结构及其形成方法
JP2014038898A (ja) 半導体装置
JP2002057329A (ja) 縦型電界効果トランジスタ及びその製造方法
CN109817714B (zh) 横向双扩散金属氧化物半导体(ldmos)器件
JP2001267432A (ja) ポリシリコン−ポリシリコン・キャパシタ,mosトランジスタ,バイポーラ・トランジスタを同時に形成する方法
KR102426239B1 (ko) 듀얼 게이트 유전체 트랜지스터
WO2019128556A1 (zh) 一种集成半导体器件和电子装置
WO2013120344A1 (zh) 隧穿场效应晶体管及其制备方法
JP7083027B2 (ja) 半導体デバイスの製造方法と集積半導体デバイス
US11380710B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN108461448B (zh) 半导体元件的制造方法
US9929283B1 (en) Junction field effect transistor (JFET) with first and second top layer of opposite conductivity type for high driving current and low pinch-off voltage
US8329519B2 (en) Methods for fabricating a semiconductor device having decreased contact resistance
US9514996B2 (en) Process for fabricating SOI transistors for an increased integration density
JP4322706B2 (ja) 半導体装置の製造方法
JP2023518495A (ja) 半導体デバイスの製造方法、半導体デバイス
US10680065B2 (en) Field-effect transistors with a grown silicon-germanium channel
JP7083026B2 (ja) 半導体デバイスの製造方法と集積半導体デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220530

R150 Certificate of patent or registration of utility model

Ref document number: 7083027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150