JP2021502943A - 高純度炭化ケイ素単結晶基板及びその製造方法、応用 - Google Patents

高純度炭化ケイ素単結晶基板及びその製造方法、応用 Download PDF

Info

Publication number
JP2021502943A
JP2021502943A JP2019571537A JP2019571537A JP2021502943A JP 2021502943 A JP2021502943 A JP 2021502943A JP 2019571537 A JP2019571537 A JP 2019571537A JP 2019571537 A JP2019571537 A JP 2019571537A JP 2021502943 A JP2021502943 A JP 2021502943A
Authority
JP
Japan
Prior art keywords
silicon carbide
single crystal
crystal substrate
carbide single
purity silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019571537A
Other languages
English (en)
Other versions
JP7239182B2 (ja
JP2021502943A5 (ja
Inventor
超 高
超 高
文文 柏
文文 柏
▲紅▼岩 ▲張▼
▲紅▼岩 ▲張▼
文涛 ▲竇▼
文涛 ▲竇▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SICC CO., LTD.
Original Assignee
SICC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201811205277.2A external-priority patent/CN109234802B/zh
Priority claimed from CN201811204666.3A external-priority patent/CN109338463B/zh
Application filed by SICC CO., LTD. filed Critical SICC CO., LTD.
Publication of JP2021502943A publication Critical patent/JP2021502943A/ja
Publication of JP2021502943A5 publication Critical patent/JP2021502943A5/ja
Application granted granted Critical
Publication of JP7239182B2 publication Critical patent/JP7239182B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本願は、高純度炭化ケイ素単結晶基板及びその製造方法を提供し、半導体材料分野に属する。当該高純度炭化ケイ素単結晶基板は、炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板メイン層を少なくとも含み、前記炭化ケイ素単結晶基板表層の真性点欠陥の濃度は、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度より小さく、前記炭化ケイ素単結晶基板は、半絶縁性を有する。当該製造方法は、高純度炭化ケイ素ウェハに対して高温迅速熱処理技術及び表面レーザアニール技術を用い、高純度半絶縁炭化ケイ素基板の表面の一定の領域内に導入された点欠陥を除去すると同時に、基板の表面から離れた内部点欠陥を残すことによって、欠陥なしの炭化ケイ素単結晶基板の表層のクリアな領域を実現し、炭化ケイ素単結晶基板の半絶縁の特徴を保ち、製造されたGaNエピタキシャル層の品質が最も良くなるようにさせる。【選択図】図3

Description

本発明は、高純度炭化ケイ素単結晶基板及びその製造方法に関し、半導体材料分野に属する。
半絶縁炭化ケイ素(炭化ケイ素)単結晶基板は、GaN高周波マイクロ波デバイスを製造するための好ましい半導体基板材料である。これは、半絶縁炭化ケイ素単結晶基板の高抵抗率等の優れる性能により、性能の優れる電気デバイスを製造することができ、また、炭化ケイ素とGaN格子定数の比較的高いマッチング度(整合度)により、ヘテロエピタキシャル層が比較的良い結晶品質を得ることができるからである。
実現の方法としては、半絶縁炭化ケイ素単結晶基板を製造するのに、ドーピング及び高純度の2つの実現の方法がある。濃度の高いバナジウム元素をドーピングして大量の深いエネルギー準位中心に導入し、フェルミエネルギー準位を禁制帯中心に釘付けることによって、半絶縁の特徴を実現する。現在、既に研究から分かるように、濃度の高いバナジウムをドーピングすることによって、製造されたデバイスで電子を捕獲してバックゲート効果を引き起こしてしまうので、デバイスの性能を低下させ、ひいては、効力がなくなるようにさせることがある。技術の発展に伴い、結晶体の中の浅いエネルギー準位の不純物の濃度を下げることで、結晶体の中の有効キャリアの濃度を減少させ、同時に一定の数の真性点欠陥を深いエネルギー準位中心として導入して補償することによって、半絶縁の特徴の高純度半絶縁炭化ケイ素単結晶基板を実現することは、主流となっている。
高純度半絶縁炭化ケイ素単結晶基板の高抵抗の特徴を実現することは、結晶体の内部の低濃度の電場応答性不純物(「電気活性不純物」ともいう。)と、炭素空孔及びその複合体のような一定の濃度の真性点欠陥をベースとする。真性点欠陥は、高純度半絶縁結晶体の電気的特徴を実現するための必須な特徴であるが、これらの点欠陥自身は、比較的大きな結晶格子の応力を導入し、結晶格子のひずみを招いてしまうので、炭化ケイ素単結晶の結晶格子の完全性が損なわれ、炭化ケイ素単結晶の格子定数にある程度の影響を与える。GaNは、炭化ケイ素単結晶基板をエピタキシャルとして用いる主な原因の一つが、両者の格子定数の比較的小さい不整合度であることを考えると、点欠陥の導入により、GaNと炭化ケイ素の結晶格子の整合度が増加することを招き、ひいては、GaNエピタキシャル層の品質を低下させてしまう。
上述した問題を解決するために、本願は、高純度炭化ケイ素単結晶基板を提供する。本願の高純度炭化ケイ素単結晶基板によって、GaNエピタキシャル層の結晶体の品質と高純度炭化ケイ素結晶体の電気的特徴のバランスが取れ、高純度炭化ケイ素単結晶基板の品質及びGaNエピタキシャル層との結晶格子のマッチング度が高まり、同時に高純度炭化ケイ素単結晶基板の物理的な性能の実現に影響を与えない。
当該高純度炭化ケイ素単結晶基板は、炭化ケイ素単結晶基板表層及び炭化ケイ素単結晶基板メイン層を少なくとも含み、前記炭化ケイ素単結晶基板表層の真性点欠陥の濃度は、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度より小さく、前記炭化ケイ素単結晶基板は、半絶縁性を有することを特徴としている。
前記炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板メイン層は、厚さの比が1:4〜25であることが好ましい。
前記高純度炭化ケイ素単結晶基板は、炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板メイン層からなることが好ましい。更に、前記高純度炭化ケイ素単結晶基板は、炭化ケイ素単結晶基板表面と炭化ケイ素単結晶基板メイン層からなることが好ましい。
前記炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板は、厚さの比が31%以下であることが好ましい。更に、前記炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板は、厚さの比が9%〜31%であることが好ましい。更に、前記炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板は、厚さの比の下限が10%、15%、20%、25%又は30%から選択され、厚さの比の上限が10%、15%、20%、25%又は30%から選択されることが好ましい。
前記半絶縁炭化ケイ素単結晶基板は、厚さが490〜510μmであることが好ましい。
前記炭化ケイ素単結晶基板表層の室温での真性点欠陥の濃度は、1×1013cm−3以下であることが好ましい。前記炭化ケイ素単結晶基板表層の室温での真性点欠陥の濃度は、1×1012cm−3以下であることが好ましい。
前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度は、1×1014〜1×1016cm−3であることが好ましい。前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度は、1×1014〜1×1015cm−3であることが好ましい。
前記半絶縁炭化ケイ素単結晶基板表層は、厚さが150μm以下であることが好ましい。前記半絶縁炭化ケイ素単結晶基板表層は、厚さが20〜150μmであることが好ましい。前記高純度炭化ケイ素単結晶基板の、アニール処理が行われた後の表層の厚さは、50〜150μmであることが好ましい。更に、当該高純度炭化ケイ素単結晶基板の、アニール処理が行われた後の表層の厚さの下限は、55μm、70μm、90μm、110μm、130μm又は140μmから選択され、当該高純度炭化ケイ素単結晶基板の、アニール処理が行われた後の表層の厚さの上限は、55μm、70μm、90μm、110μm、130μm又は140μmから選択されることが好ましい。更に、前記高純度炭化ケイ素単結晶基板の、アニール処理が行われた後の表層の厚さは、80〜120μmであることが好ましい。
前記炭化ケイ素単結晶基板表層は、室温では、殆ど真性点欠陥を含まず、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度によっては、前記高純度炭化ケイ素単結晶基板が半絶縁性を有することが好ましい。
前記炭化ケイ素単結晶基板表層は、室温では、当該温度での固有の真性点欠陥しか含まず、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度によっては、前記高純度炭化ケイ素単結晶基板が半絶縁性を有することが好ましい。
一つの実施形態としては、前記炭化ケイ素単結晶基板表層は、室温では、殆ど真性点欠陥を含まず、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度は、1×1014〜1×1016cm−3であり、前記高濃度炭化ケイ素単結晶基板における炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板メイン層は、厚さの比は、1:4〜25である。前記炭化ケイ素単結晶基板表層が室温で殆ど真性点欠陥を含まないことは、真性点欠陥の濃度が極めて低く、真性点欠陥が絶対零度以外でずっと結晶体に存在し、一定の厚さの中に欠陥の濃度が最も低いことである。
前記炭化ケイ素単結晶基板表層の炭化ケイ素単結晶の結晶格子は、完全的な完全性を有することが好ましい。
前記炭化ケイ素単結晶基板の中の浅いエネルギー準位の不純物の濃度は、1×1014〜1×1016cm−3であることが好ましい。更に、前記浅いエネルギー準位の不純物は、N、B、Alの中の少なくとも1つを含むことが好ましい。
前記高純度炭化ケイ素単結晶基板は、高純度炭化ケイ素ウェハに対して高温迅速熱処理及び表面アニール処理を行うステップによって製造されることが好ましい。
前記高温迅速熱処理は、迅速温度上昇加熱段階及び迅速温度降下段階を含むことが好ましい。
前記迅速温度上昇加熱段階は、30〜100℃/sの速度で温度を1800〜2300℃に上昇させ、60〜600s維持するという処理条件を含み、前記迅速温度降下段階は、50〜150℃/sの速度で室温に迅速で冷却させるという処理条件を含むことが好ましい。
更に、前記迅速温度上昇加熱段階の温度上昇の速度は、50〜80℃/sであることが好ましい。
更に、前記迅速温度上昇加熱段階は、維持温度が2000〜2200℃であり、維持時間が100s〜500sであることが好ましい。更に、前記迅速温度上昇加熱段階は、維持温度が2100〜2000℃であり、維持時間が150s〜200sであることが好ましい。
更に、前記迅速温度降下段階は、100〜150℃/sの速度で迅速で冷却することを含むことが好ましい。更に、前記迅速温度降下段階は、100〜150℃/sの速度で迅速で冷却することを含むことが好ましい。前記迅速温度降下段階では、迅速温度上昇加熱段階で導入された真性点欠陥を結晶体に凍結することができる。
本願の高温迅速熱処理では、炭化ケイ素ウェハに一定の数の真性点欠陥を導入することによって、後続する表面アニールのプロセスにおいて過剰な真性点欠陥が湮滅し、製造された炭化ケイ素単結晶基板の半絶縁の特徴に影響を与えることを回避する。
前記表面アニール処理で制御された炭化ケイ素ウェハは、表面温度が1200〜1800℃であり、アニール処理の時間が30〜90minであることが好ましい。
更に、当該表面アニール処理で制御された高純度炭化ケイ素ウェハの表面温度の下限は、1250℃、1300℃、1400℃、1500℃、1600℃、1700℃又は1750℃から選択され、当該表面アニール処理で制御された炭化ケイ素ウェハの表面温度の上限は、1250℃、1300℃、1400℃、1500℃、1600℃、1700℃又は1750℃から選択されることが好ましい。
更に、当該表面アニール処理で制御された高純度炭化ケイ素ウェハの時間の下限は、35min、45min、55min、65min、75min又は85minから選択され、当該表面アニール処理で制御された高純度炭化ケイ素ウェハの時間の上限は、35min、45min、55min、65min、75min又は85minから選択されることが好ましい。
前記表面アニール処理で制御された高純度炭化ケイ素ウェハの表面温度は、1400〜1600℃であり、アニール処理の時間は、45〜60minであることが好ましい。更に、表面アニール処理で制御された高純度炭化ケイ素ウェハの表面温度は、1500〜1600℃であることが好ましい。
前記表面アニール処理は、表面へのレーザを用いて高温迅速熱処理が行われた炭化ケイ素ウェハの表面を加熱し、前記レーザで加熱するステップは、レーザを用いて高温迅速熱処理が行われた炭化ケイ素ウェハに対して往復の面スキャンを行うことによって、表面アニール処理を行うことを含み、なお、前記レーザの移動速度は、0.5〜3000mm/sであることが好ましい。
更に、前記レーザ発生装置の移動速度の下限は、1mm/s、1000mm/s、1500mm/s、2000mm/s又は2500mm/sから選択され、前記レーザ発生装置の移動速度の上限は、5mm/s、1000mm/s、1500mm/s、2000mm/s又は2500mm/sから選択されることが好ましい。更に、前記レーザ発生装置の移動速度は、0.5〜5mm/sであることが好ましい。当該レーザ発生装置の移動速度によっては、レーザが基板の表面を所定の温度に加熱することができるが、温度は、炭化ケイ素単結晶基板の内部に迅速で伝達せず、よって炭化ケイ素単結晶基板の表面に対するアニール効果を実現することができる。
前記表面アニール処理は、少なくとも炭化ケイ素ウェハの1つの表面に対してアニール処理を行うことを含むことが好ましい。更に、前記表面アニール処理は、炭化ケイ素単結晶基板がGaN結晶体を成長する際にGaN結晶体と接触する接触面に対してアニール処理を行うことを含むことが好ましい。
前記表面アニール処理は、レーザ発生装置を用いて高温迅速熱処理が行われた後の炭化ケイ素ウェハの表面を加熱することであることが好ましい。
前記レーザ発生装置は、波長が352nmより小さく、パルスの幅が60ns以下であり、エネルギー密度が150mJ/cm以下であることが好ましい。前記レーザ発生装置は、波長が352nmより小さく、パルスの幅が20〜60nsであり、エネルギー密度が70〜110mJ/cmであることが好ましい。本願のレーザ発生装置のパラメータを用いて高純度炭化ケイ素ウェハの表面を処理する均一度が高い。
本願のもう1つの局面は、上述した任意の一項に記載の高純度炭化ケイ素単結晶基板を含む半導体デバイスを提供する。
前記半導体デバイスは、エピタキシャルウェハ又はトランジスタであることが好ましい。
本願のもう一つの局面は、上述した任意の一項に記載の高純度炭化ケイ素単結晶基板の、半導体デバイスの製造中における応用を提供する。
前記半導体デバイスは、エピタキシャルウェハ又はトランジスタであることが好ましい。
本願のもう一つの局面は、高品質の半絶縁炭化ケイ素単結晶基板を製造する方法を提供する。本願の製造方法によっては、GaNエピタキシャル層の結晶体の品質と高純度炭化ケイ素結晶体の電気的特徴のバランスが取れている。当該新しい高純度半絶縁炭化ケイ素基板の製造方法では、半絶縁炭化ケイ素単結晶基板の品質及びGaNエピタキシャル層との結晶格子のマッチング度が高まり、同時に高純度半絶縁炭化ケイ素単結晶基板の物理的な性能の実現に影響を与えない。
高品質の半絶縁炭化ケイ素単結晶基板を製造する方法は、高純度炭化ケイ素ウェハを選択するステップ(1)と、高純度炭化ケイ素ウェハに対して高温迅速熱処理及び表面アニール処理を行うことによって、炭化ケイ素単結晶基板表層及び炭化ケイ素単結晶基板メイン層を少なくとも含む、前記高品質の半絶縁炭化ケイ素単結晶基板を製造するステップ(2)と、を備える。
前記炭化ケイ素単結晶基板表層と前記炭化ケイ素単結晶基板は、厚さの比が31%以下であることが好ましい。更に、前記炭化ケイ素単結晶基板表層と前記炭化ケイ素単結晶基板は、厚さの比が9%〜31%であることが好ましい。更に、前記炭化ケイ素単結晶基板表層と前記炭化ケイ素単結晶基板の厚さの比の下限は、10%、15%、20%、25%又は30%から選択され、前記炭化ケイ素単結晶基板表層と前記炭化ケイ素単結晶基板の厚さの比の上限は、10%、15%、20%、25%又は30%から選択されることが好ましい。
前記半絶縁炭化ケイ素単結晶基板の厚さは、490〜510μmであることが好ましい。
前記半絶縁炭化ケイ素単結晶表層の厚さは、150μm以下であることが好ましい。前記半絶縁炭化ケイ素単結晶基板の、アニール処理された後の表層の厚さは、20〜150μmであることが好ましい。前記半絶縁炭化ケイ素単結晶基板の、アニール処理された後の表層の厚さは、50〜150μmであることが好ましい。更に、当該半絶縁炭化ケイ素単結晶基板の、アニール処理された後の表層の厚さの下限は、55μm、70μm、90μm、110μm、130μm又は140μmから選択され、当該半絶縁炭化ケイ素単結晶基板の、アニール処理された後の表層の厚さの上限は、55μm、70μm、90μm、110μm、130μm又は140μmから選択されることが好ましい。更に、前記半絶縁炭化ケイ素単結晶基板の、アニール処理された後の表層の厚さは、80〜120μmであることが好ましい。
前記高温迅速熱処理は、30〜100℃/sの速度で温度を1800〜2300℃に上昇させ、60〜600s維持することを含む迅速温度上昇加熱段階を備えることが好ましい。
更に、前記迅速温度上昇加熱段階の温度上昇の速度は、50〜80℃/sであることが好ましい。
更に、前記迅速温度上昇加熱段階は、維持温度が2000〜2200℃であり、維持時間が100〜500secであることが好ましい。更に、前記迅速温度上昇加熱段階は、維持温度が2000〜2100℃であり、維持時間が150〜200secであることが好ましい。
前記高温迅速熱処理は、50〜150℃/sの速度で迅速で冷却することを含む迅速温度降下段階を更に備えることが好ましい。更に、前記迅速温度降下段階は、100〜150℃/sの速度で迅速で冷却することを含むことが好ましい。前記迅速温度降下段階は、迅速温度上昇加熱段階で導入された真性点欠陥を結晶体に凍結することができる。
本願の高温迅速熱処理では、炭化ケイ素ウェハに一定の数の真性点欠陥を導入することによって、後続する表面アニールのプロセスにおいて過剰な真性点欠陥が湮滅し、製造された炭化ケイ素単結晶基板の半絶縁の特徴に影響を与えることを回避する。
前記表面アニール処理で制御された高純度炭化ケイ素ウェハは、表面温度が1200〜1800℃であり、アニール処理の時間が30〜90minであることが好ましい。
更に、当該表面アニール処理で制御された高純度炭化ケイ素ウェハの表面温度の下限は、1250℃、1300℃、1400℃、1500℃、1600℃、1700℃又は1750℃から選択され、当該表面アニール処理で制御された高純度炭化ケイ素ウェハの表面温度の上限は、1250℃、1300℃、1400℃、1500℃、1600℃、1700℃又は1750℃から選択されることが好ましい。
更に、当該表面アニール処理で制御された高純度炭化ケイ素ウェハの時間の下限は、35min、45min、55min、65min、75min又は85minから選択され、当該表面アニール処理で制御された高純度炭化ケイ素ウェハの時間の上限は、35min、45min、55min、65min、75min又は85minから選択されることが好ましい。
前記表面アニール処理で制御された高純度炭化ケイ素ウェハは、表面温度が1400〜1600℃であり、アニール処理の時間が45〜60minであることが好ましい。更に、前記表面アニール処理で制御された高純度炭化ケイ素ウェハは、表面温度が1500〜1600℃であることが好ましい。
前記表面アニール処理は、少なくとも高純度炭化ケイ素ウェハの1つの表面に対してアニール処理を行うことを含むことが好ましい。更に、前記表面アニール処理は、高純度炭化ケイ素単結晶基板がGaN結晶体を成長する際にGaN結晶体と接触する接触面に対してアニール処理を行うことを含むことが好ましい。
前記表面アニール処理は、レーザ発生装置を用いて高温迅速熱処理が行われた後の高純度炭化ケイ素ウェハの表面を加熱することであることが好ましい。
前記レーザ発生装置により加熱するステップは、レーザ発生装置を用いて高温迅速熱処理が行われた高純度炭化ケイ素ウェハに対して往復の面スキャンを行うことによって、表面アニール処理を行うことを含み、なお、前記レーザ発生装置の移動速度は、0.5〜3000mm/sであることが好ましい。更に、前記レーザ発生装置の移動速度の下限は、1mm/s、1000mm/s、1500mm/s、2000mm/s又は2500mm/sから選択され、前記レーザ発生装置の移動速度の上限は、5mm/s、1000mm/s、1500mm/s、2000mm/s又は2500mm/sから選択されることが好ましい。更に、前記レーザ発生装置の移動速度は、0.5〜5mm/sであることが好ましい。当該レーザ発生装置の移動速度によっては、レーザが基板の表面を所定の温度に加熱することができるが、温度は、半絶縁炭化ケイ素単結晶基板の内部に迅速で伝達せず、よって半絶縁炭化ケイ素単結晶基板の表面に対するアニール効果を実現することができる。
前記レーザ発生装置は、波長が352nmより小さく、パルスの幅が60ns以下であり、エネルギー密度が150mJ/cm以下であることが好ましい。前記レーザ発生装置は、波長が352nmより小さく、パルスの幅が20〜60nsであり、エネルギー密度が70〜110mJ/cmであることが好ましい。本願のレーザ発生装置のパラメータを用いて高純度炭化ケイ素ウェハの表面を処理する均一度が高い。
前記ステップ(1)の高純度炭化ケイ素ウェハの製造方法は、炭化ケイ素の粉材料に対して不純物を除去し、結晶を成長させることによって、高純度炭化ケイ素単結晶を製造した後、切断、研削及び研磨を行って高純度炭化ケイ素ウェハを得るステップを含むことが好ましい。
本願の有益的な効果は、以下のことを含むが、これらに限定されない。
本願の高純度炭化ケイ素単結晶基板表層の真性点欠陥の低濃度によって、炭化ケイ素単結晶をGaNエピタキシャルのエピタキシャル基板とする際、GaNと炭化ケイ素単結晶の結晶格子のマッチング度がより高いので、製造されたGaNエピタキシャル層の品質がより高い。また、高純度炭化ケイ素単結晶のメイン層は、一定の濃度の内部点欠陥を有するので、高純度炭化ケイ素単結晶基板の半絶縁の特徴を保つことができる。
本願の高純度炭化ケイ素単結晶基板の製造では、高温迅速熱処理技術及び表面レーザアニール技術を用い、高純度半絶縁炭化ケイ素基板の表面の一定の領域内に導入された点欠陥を除去すると同時に、基板の表面から離れた内部点欠陥を残すことによって、欠陥なしの基板の表層のクリアな領域を実現するとともに、高純度炭化ケイ素単結晶基板の半絶縁の特徴を保つので、GaNエピタキシャル層の品質が最も良くなるようにさせる。
本願の高純度炭化ケイ素基板によっては、GaNエピタキシャル層の結晶体の品質と高純度炭化ケイ素結晶体の電気的特徴のバランスが取れ、高純度炭化ケイ素単結晶基板の品質及び高純度炭化ケイ素単結晶基板とGaNエピタキシャル層との結晶格子のマッチング度が高まり、同時に高純度半絶縁炭化ケイ素単結晶基板の物理的な性能の実現に影響を与えない。
図1は、本願による、高純度炭化ケイ素単結晶基板を製造する高温迅速熱処理の模式図である。 図2は、本願による、高純度半絶縁炭化ケイ素単結晶基板を製造する表面アニール処理の模式図である。 図3は、本願で製造された高純度炭化ケイ素ウェハ、高温迅速熱処理が行われた後の高純度炭化ケイ素ウェハ及び高純度炭化ケイ素単結晶基板に含まれる真性点欠陥の濃度の模式図である。
実施形態を用いて本願を詳しく説明するが、本願は、これらの実施形態に限定されない。
特に説明しない限り、本願の実施形態に記載の原料等は、全て商業のルートで購入されるものである。
本願の実施形態の中の分析方法は、次の通りである。
抵抗率のテストでは、Semimap会社のCOREMA−WT型非接触式半絶縁抵抗率テスタを用いる。
結晶形テストでは、Horiba会社のHR800型共焦点ラマン分光装置を用いる。
炭化ケイ素単結晶基板の表面形状テストでは、FRT会社のMicroprof@TTV200型全自動表面型テスタを用いる。
元素含有量テストでは、Cameca会社のIMS7f−Auto型二次イオン質量分析計を用いる。
本願の高純度炭化ケイ素ウェハは、当分野内の方法で製造すれば良く、下記のステップ(1)、ステップ(2)、ステップ(3)、ステップ(4)及びステップ(5)を含む高純度炭化ケイ素ウェハの製造方法を用いて製造することができる。
ステップ(1)においては、一定の量の炭化ケイ素の粉材料を黒鉛の坩堝の内に置き、炭化ケイ素の粉材料の純度が99.9999%以上であり、その中に含まれる、窒素のような浅いエネルギー準位のドナーの不純物の濃度が1×1016cm−3以下であり、ホウ素、アルミニウム等のような浅いエネルギー準位のアクセプターの不純物の濃度の合計が1×1016cm−3以下である。
ステップ(2)においては、炭化ケイ素単結晶を成長させるシード結晶を、黒鉛の坩堝の内部の炭化ケイ素の粉材料の上部に置いた後、黒鉛の坩堝を密封する。密封された黒鉛の坩堝が黒鉛の断熱フェルトの内部に置かれた後、一体として単結晶成長装置内に移され、炉を密封する。
ステップ(3)においては、炉の中の圧力を10−5Paに真空排気し、5〜10h維持することによって、炉の中の残留の不純物を除去し、その後、炉の中にアルゴンガス又はヘリウムガスのような保護雰囲気を徐々に入れる。
ステップ(4)においては、30〜50mbar/hの速度で炉の圧力を10〜100mbarに上昇させると同時に、10〜20℃/hの速度で炉の中の温度を2100〜2200℃に上昇させ、この温度で50〜100h維持することによって、炭化ケイ素単結晶の成長プロセスを完成させる。
ステップ(5)においては、単結晶成長のプロセスが終わると、炉の加熱を止め、炉の温度が室温に自然に下がった後、炉を開けて黒鉛の坩堝を取り出して前記の高純度炭化ケイ素単結晶を獲得し、さらに切断及び仕上げ磨きのプロセスを続けると、高純度炭化ケイ素ウェハを得る。
(実施形態1)
高純度炭化ケイ素単結晶基板の製造
一つの実施形態としては、高純度炭化ケイ素単結晶を製造する方法は、下記のステップ(1)、ステップ(2)、ステップ(3)、ステップ(4)及びステップ(5)を含む。
ステップ(1)においては、一定の量の炭化ケイ素の粉材料を黒鉛の坩堝の内に置き、炭化ケイ素の粉材料の純度が99.9999%以上であり、その中に含まれる、窒素のような浅いエネルギー準位のドナーの不純物の濃度が1×1016cm−3以下であり、ホウ素、アルミニウム等のような浅いエネルギー準位のアクセプターの不純物の濃度の合計が1×1016cm−3以下である。
ステップ(2)においては、炭化ケイ素単結晶を成長させるシード結晶を、黒鉛の坩堝の内部の炭化ケイ素の粉材料の上部に置いた後、黒鉛の坩堝を密封する。密封された黒鉛の坩堝が黒鉛の断熱フェルトの内部に置かれた後、一体として単結晶成長装置内に移され、炉を密封する。
ステップ(3)においては、炉の中の圧力を10−5Paに真空排気し、8h維持することによって、炉の中の残留の不純物を除去し、その後、炉の中にアルゴンガスを徐々に入れる。
ステップ(4)においては、40mbar/hの速度で炉の圧力を50mbarに上昇させると同時に、15℃/hの速度で炉の中の温度を2100〜2200℃に上昇させ、この温度で80h維持することによって、炭化ケイ素単結晶の成長プロセスを完成させる。
ステップ(5)においては、単結晶成長のプロセスが終わると、炉の加熱を止め、炉の温度が室温に自然に下がった後、炉を開けて黒鉛の坩堝を取り出して前記高純度炭化ケイ素単結晶を獲得し、さらに切断及び仕上げ磨きのプロセスを続けると、高純度炭化ケイ素ウェハ1#を得る。
前記方法で製造された高純度炭化ケイ素ウェハ1#を用いて高純度炭化ケイ素ウ単結晶基板を製造する。当該製造方法は、次のステップを含む。
(1)製造された高純度炭化ケイ素ウェハに対して高温迅速熱処理を行い、レーザ発生装置を用いて高純度炭化ケイ素ウェハの表面に対して往復スキャンでアニールを行うと、高純度炭化ケイ素単結晶基板が完成する。
レーザ発生装置のパワー、デフォーカス量及びレーザ熱処理面積等の値を制御することによって、高純度炭化ケイ素ウェハの表面の温度を制御する。
図1は、本実施形態による、高純度炭化ケイ素単結晶基板を製造する高温迅速熱処理の模式図であり、Tは、温度であり、tは、時間である。
図2は、本実施形態による、高純度炭化ケイ素単結晶基板を製造する表面アニール処理の模式図であり、1は、レーザ発生装置であり、2は、高純度炭化ケイ素ウェハであり、レーザ発生装置1は、高純度炭化ケイ素ウェハ2の表面において一定の速度で往復移動して高純度炭化ケイ素ウェハ2の表面を加熱する。
図3は、本願による、半絶縁炭化ケイ素ウェハから高純度炭化ケイ素単結晶基板の製品になるまでの真性点欠陥の濃度の変化の模式図である。図3a、図3b及び図3cは、それぞれ高純度炭化ケイ素ウェハ、高温迅速熱処理が行われた後の高純度炭化ケイ素ウェハ及び高純度炭化ケイ素単結晶基板に含まれる真性点欠陥の濃度の模式図である。図3においては、3は、真性点欠陥であり、4は、高純度炭化ケイ素単結晶基板表層であり、5は、高純度炭化ケイ素単結晶メイン層である。本願の高温迅速熱処理は、高純度炭化ケイ素ウェハ(図3aに示すように)に一定の数の真性点欠陥3(図3bに示すように)を導入することによって、後続する表面アニールのプロセスにおいて過剰な真性点欠陥が湮滅し、製造された高純度炭化ケイ素単結晶基板(図3cに示すように)の半絶縁の特徴に影響を与えることを回避する。本願の高純度炭化ケイ素単結晶基板(図3cに示すように)の製造では、高温迅速熱処理技術及び表面レーザアニール技術により、高純度半絶縁炭化ケイ素基板の表面4の一定の領域内に導入された点欠陥を除去すると同時に、基板の表面から離れた内部点欠陥である純炭化ケイ素単結晶メイン層5を残すことによって、欠陥なしの基板の表層4のクリアな領域を実現し、半絶縁炭化ケイ素基板の半絶縁の特徴を保ち、GaNエピタキシャル層の品質が最も良くなるようにさせる。
KrFパルスレーザを用いて照射することで、高純度炭化ケイ素単結晶基板に対してアニール処理を行い、高純度炭化ケイ素単結晶基板のエネルギー密度が150mJ/cm以下であるように制御する。
上述した方法及び表1に示される具体的なパラメータに基づき、高純度炭化ケイ素ウェハ1#を、高純度炭化ケイ素単結晶基板1#、高純度炭化ケイ素単結晶基板2#、高純度炭化ケイ素単結晶基板3#、高純度炭化ケイ素単結晶基板4#及び高純度炭化ケイ素単結晶基板5#にそれぞれ製造する。高純度炭化ケイ素単結晶基板1#〜5#の具体的な製造パラメータ及び基板の性質は、表1に示されている。
Figure 2021502943
表1は、製造された高純度炭化ケイ素単結晶基板1#、高純度炭化ケイ素単結晶基板2#、高純度炭化ケイ素単結晶基板3#、高純度炭化ケイ素単結晶基板4#及び高純度炭化ケイ素単結晶基板5#の抵抗率、浅いエネルギー準位の不純物の含有量、炭化ケイ素基板表層の真性点の濃度、炭化ケイ素基板メイン層の真性点の濃度等をそれぞれテストした結果を示している。表1のデータから分かるように、高純度炭化ケイ素単結晶基板1#〜5#は、抵抗率が高く、半絶縁の性質を有する。高純度炭化ケイ素単結晶基板1#〜5#の炭化ケイ素単結晶基板表層の真性点欠陥の濃度は、前記炭化ケイ素単結晶基板メイン層の真性点欠陥濃度より小さく、製造された炭化ケイ素単結晶基板1#〜5#は、半絶縁性を有する。なお、前記炭化ケイ素単結晶基板1#は、表層の点欠陥の濃度が極めて低く、良好な結晶格子の完全性を有し、高純度炭化ケイ素単結晶基板1#のメイン層の真性点欠陥の濃度により、前記高純度炭化ケイ素単結晶基板が半絶縁性を有する。炭化ケイ素単結晶基板表層の室温での真性点欠陥の濃度が極めて低く、真性点欠陥が絶対零度以外でずっと結晶体に存在し、一定の厚さ内に真性点欠陥の濃度が最も低い。
本願により製造された4〜12インチの半絶縁炭化ケイ素単結晶基板は、抵抗率が2×1011Ω・cm以上に達し、抵抗率のラジアル分布が2オーダー以内に制御されるので、半絶縁炭化ケイ素単結晶基板の抵抗率の均一分布を実現することができる。4〜12インチの半絶縁炭化ケイ素単結晶基板に対してその湾曲度及び反り返り度をテストし、その湾曲度及び反り返り度を45μm以内に制御することができる。
(実施形態2)
GaN単結晶の製造及び性能テスト
実施形態1で製造された同じサイズの高純度炭化ケイ素単結晶基板1#〜5#及び高純度炭化ケイ素ウェハ1#を、それぞれGaN単結晶エピタキシャルを製造する基板とし、製造方法を当分野の慣用の方法とする。高純度炭化ケイ素単結晶基板1#〜5#により製造されたGaN単結晶の結晶型品質は、高純度炭化ケイ素ウェハ1#を基板として製造されたGaN単結晶エピタキシャルの品質より高く、具体的には、表2に示されている。
Figure 2021502943
上述した内容は、本願の実施形態に過ぎない。本願の保護範囲は、これらの具体的な実施形態に限定されず、本願の特許請求の範囲に決められる。当業者にとっては、本願に対して様々な変更及び変化を行うことができる。本願の技術的構想及び原理以内に行われた任意の補正、置換え、改良等は、何れも本願の保護範囲内に含まれる。
本発明は、高純度炭化ケイ素単結晶基板及びその製造方法、応用に関し、半導体材料分野に属する。
半絶縁炭化ケイ素(SiC)単結晶基板は、GaN高周波マイクロ波デバイスを製造するための好ましい半導体基板材料である。これは、半絶縁炭化ケイ素単結晶基板の高抵抗率等の優れる性能により、性能の優れる電気デバイスを製造することができ、また、炭化ケイ素とGaN格子定数の比較的高いマッチング度(整合度)により、ヘテロエピタキシャル層が比較的良い結晶品質を得ることができるからである。
高純度半絶縁炭化ケイ素単結晶基板の高抵抗の特徴を実現することは、結晶体の内部の低濃度の電場応答性不純物(「電気活性不純物」ともいう。)と、炭素空孔及びその複合体のような一定の濃度の真性点欠陥をベースとする。真性点欠陥は、高純度半絶縁結晶体の電気的特徴を実現するための必須な特徴であるが、これらの点欠陥自身は、比較的大きな結晶格子の応力を導入し、結晶格子のひずみを招いてしまうので、炭化ケイ素単結晶の結晶格子の完全性が損なわれ、炭化ケイ素単結晶の格子定数にある程度の影響を与える。GaNは、炭化ケイ素単結晶基板をエピタキシャルとして用いる主な原因の一つが、両者の格子定数の比較的小さい不整合度であることを考えると、点欠陥の導入により、GaNと炭化ケイ素の結晶格子の整合度が増加することを招き、ひいては、GaNエピタキシャル層の品質を低下させてしまう。
更に、前記迅速温度降下段階は、50〜150℃/sの速度で迅速で冷却することを含むことが好ましい。更に、前記迅速温度降下段階は、100〜150℃/sの速度で迅速で冷却することを含むことが好ましい。前記迅速温度降下段階では、迅速温度上昇加熱段階で導入された真性点欠陥を結晶体に凍結することができる。
上述した内容は、本願の実施形態に過ぎない。本願の保護範囲は、これらの具体的な実施形態に限定されず、本願の特許請求の範囲に決められる。当業者にとっては、本願に対して様々な変更及び変化を行うことができる。本願の技術的構想及び原理以内に行われた任意の補正、置換え、改良等は、何れも本願の保護範囲内に含まれる。
[符号の説明]
1 レーザ発生装置、2 高純度炭化ケイ素ウェハ、3 真性点欠陥、4 高純度炭化ケイ素単結晶基板表層、5 高純度炭化ケイ素単結晶メイン層。

Claims (20)

  1. 炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板メイン層を少なくとも含む高純度炭化ケイ素単結晶基板であって、
    前記炭化ケイ素単結晶基板表層の真性点欠陥の濃度は、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度より小さく、前記炭化ケイ素単結晶基板は、半絶縁性を有することを特徴とする高純度炭化ケイ素単結晶基板。
  2. 前記炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板メイン層は、厚さの比が1:4〜25であることを特徴とする請求項1に記載の高純度炭化ケイ素単結晶基板。
  3. 前記炭化ケイ素単結晶基板表層の真性点欠陥の室温濃度は、1×1013cm−3以下であり、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度は、1×1014〜1×1016cm−3であり、
    より好ましくは、前記炭化ケイ素単結晶基板表層の室温での真性点欠陥の室温濃度は、1×1012cm−3以下であり、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度は、1×1014〜1×1015cm−3であることを特徴とする請求項1に記載の高純度炭化ケイ素単結晶基板。
  4. 前記炭化ケイ素単結晶基板表層の厚さは、150μm以下であり、
    より好ましくは、前記炭化ケイ素単結晶基板表層の厚さは、20〜150μm以下であることを特徴とする請求項1に記載の高純度炭化ケイ素単結晶基板。
  5. 前記炭化ケイ素単結晶基板表層は、室温では、殆ど真性点欠陥を含まず、前記炭化ケイ素単結晶基板メイン層の真性点欠陥の濃度により、前記高純度炭化ケイ素単結晶基板が半絶縁性を有することを特徴とする請求項2に記載の高純度炭化ケイ素単結晶基板。
  6. 高純度炭化ケイ素ウェハに対して高温迅速熱処理及び表面アニール処理を行う製造方法によって製造されることを特徴とする、請求項1〜5の何れか1つに記載の高純度炭化ケイ素単結晶基板。
  7. 前記高温迅速熱処理は、迅速温度上昇加熱段階及び迅速温度降下段階を含み、
    より好ましくは、前記迅速温度上昇加熱段階では、30〜100℃/sの速度で温度を1800〜2200℃に上昇させ、60〜600s維持するステップを含み、前記迅速温度降下段階では、50〜150℃/sの速度で迅速で室温に冷却するステップを含むことを特徴とする請求項6に記載の高純度炭化ケイ素単結晶基板。
  8. 前記表面アニール処理で制御された炭化ケイ素ウェハは、表面温度が1200〜1800℃であり、アニール処理の時間が30〜90minであり、
    より好ましくは、前記表面アニール処理は、表面へのレーザを用いて高温迅速熱処理が行われた炭化ケイ素ウェハの表面を加熱することであり、
    前記レーザで加熱するステップは、レーザを用いて高温迅速熱処理が行われた炭化ケイ素ウェハに対して往復の面スキャンを行うことによって、表面アニール処理を行うことを含み、前記レーザの移動速度は、0.5〜3000mm/sであることを特徴とする請求項6に記載の高純度炭化ケイ素単結晶基板。
  9. 請求項1〜8の何れか1つに記載の高純度炭化ケイ素単結晶基板を含む半導体デバイスであって、
    前記半導体デバイスは、エピタキシャルウェハ又はトランジスタであることが好ましいことを特徴とする半導体デバイス。
  10. 請求項1〜8の何れか1つに記載の高純度炭化ケイ素単結晶基板の、半導体デバイスの製造中における応用であって、
    前記半導体デバイスは、エピタキシャルウェハ又はトランジスタであることが好ましいことを特徴とする、製造中における応用。
  11. 高純度炭化ケイ素ウェハを選択するステップ(1)と、
    高純度炭化ケイ素ウェハに対して高温迅速熱処理及び表面アニール処理を行うことによって、炭化ケイ素単結晶基板表層及び炭化ケイ素単結晶基板メイン層を少なくとも含む、高品質の半絶縁炭化ケイ素単結晶基板を得るステップ(2)と、を備えることを特徴とする、高品質の半絶縁炭化ケイ素単結晶基板の製造方法。
  12. 前記炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板は、厚さの比が31%以下であり、
    更に、前記炭化ケイ素単結晶基板表層と炭化ケイ素単結晶基板は、厚さの比が9%〜31%であることを特徴とする請求項11に記載の製造方法。
  13. 前記高温迅速熱処理は、30〜100℃/sの速度で室温から1800〜2300℃に上昇させ、60〜600s維持することを含む迅速温度上昇加熱段階を備えることを特徴とする請求項11に記載の製造方法。
  14. 前記高温迅速熱処理は、50〜150℃/sの速度で迅速で冷却させることを含む迅速温度降下段階を更に備えることを特徴とする請求項13に記載の製造方法。
  15. 前記迅速温度降下段階は、100〜150℃/sの速度で室温に迅速で冷却させることを含むことを特徴とする請求項13に記載の製造方法。
  16. 前記表面アニール処理で制御された高純度炭化ケイ素ウェハは、表面温度が1200〜1800℃であり、アニール処理の時間が30〜90minであり、
    より好ましくは、前記表面アニール処理で制御された高純度炭化ケイ素ウェハは、表面温度が1400〜1600℃であり、アニール処理の時間が45〜60minであることを特徴とする請求項11に記載の製造方法。
  17. 前記表面アニール処理は、レーザ発生装置を用いて高温迅速熱処理が行われた後の高純度炭化ケイ素ウェハの表面を加熱することであることを特徴とする請求項11に記載の製造方法。
  18. 前記レーザ発生装置で加熱するステップは、レーザ発生装置を用いて高温迅速熱処理が行われた炭化ケイ素ウェハに対して往復の面スキャンを行うことによって、表面アニール処理を行うことを含み、前記レーザ発生装置の移動速度は、0.5〜3000mm/sであり、
    より好ましくは、前記レーザ発生装置の移動速度は、0.5〜5mm/sであることを特徴とする請求項17に記載の製造方法。
  19. 前記レーザ発生装置は、波長が352nmより小さく、パルスの幅が60ns以下であり、エネルギー密度が150mJ/cm以下であり、
    より好ましくは、前記レーザ発生装置は、波長が352nmより小さく、パルスの幅が20〜60nsであり、エネルギー密度が70〜110mJ/cmであることを特徴とする請求項18に記載の製造方法。
  20. ステップ(1)の高純度炭化ケイ素ウェハの製造方法は、炭化ケイ素の粉材料に対して不純物を除去し、結晶を成長させることによって、高純度炭化ケイ素単結晶を製造した後、切断、研削及び研磨を行って高純度炭化ケイ素ウェハを得るステップを含むことを特徴とする請求項11に記載の製造方法。
JP2019571537A 2018-10-16 2018-12-26 高純度炭化ケイ素単結晶基板及びその製造方法、応用 Active JP7239182B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201811204666.3 2018-10-16
CN201811205277.2 2018-10-16
CN201811205277.2A CN109234802B (zh) 2018-10-16 2018-10-16 一种制备高质量的半绝缘碳化硅单晶衬底的方法
CN201811204666.3A CN109338463B (zh) 2018-10-16 2018-10-16 一种高纯碳化硅单晶衬底
PCT/CN2018/123710 WO2020077848A1 (zh) 2018-10-16 2018-12-26 一种高纯碳化硅单晶衬底及其制备方法

Publications (3)

Publication Number Publication Date
JP2021502943A true JP2021502943A (ja) 2021-02-04
JP2021502943A5 JP2021502943A5 (ja) 2021-04-15
JP7239182B2 JP7239182B2 (ja) 2023-03-14

Family

ID=70283624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019571537A Active JP7239182B2 (ja) 2018-10-16 2018-12-26 高純度炭化ケイ素単結晶基板及びその製造方法、応用

Country Status (5)

Country Link
EP (1) EP3666935B1 (ja)
JP (1) JP7239182B2 (ja)
KR (1) KR102345680B1 (ja)
TW (1) TWI723578B (ja)
WO (1) WO2020077848A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102321229B1 (ko) 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
CN115418725B (zh) * 2022-07-28 2024-04-26 浙江大学杭州国际科创中心 一种氮化硅薄膜热退火方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005508821A (ja) * 2001-05-25 2005-04-07 クリー インコーポレイテッド バナジウム優位でない半導体炭化ケイ素
JP2005531145A (ja) * 2002-06-24 2005-10-13 クリー インコーポレイテッド 高純度炭化珪素結晶において半絶縁性抵抗率を生成する方法
JP2008053343A (ja) * 2006-08-23 2008-03-06 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US8617965B1 (en) * 2004-02-19 2013-12-31 Partial Assignment to University of Central Florida Apparatus and method of forming high crystalline quality layer
JP2009149481A (ja) * 2007-12-21 2009-07-09 Siltronic Ag 半導体基板の製造方法
EP2432001A4 (en) * 2009-05-11 2012-11-21 Sumitomo Electric Industries METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
JP5568054B2 (ja) * 2011-05-16 2014-08-06 トヨタ自動車株式会社 半導体素子の製造方法
CN105821471B (zh) * 2016-05-10 2018-10-30 山东大学 一种低应力高纯半绝缘SiC单晶的制备方法
CN106757357B (zh) * 2017-01-10 2019-04-09 山东天岳先进材料科技有限公司 一种高纯半绝缘碳化硅衬底的制备方法
CN107723798B (zh) * 2017-10-30 2020-06-02 中国电子科技集团公司第四十六研究所 一种高效率制备高纯半绝缘碳化硅单晶生长装置及方法
CN108130592B (zh) * 2017-11-14 2019-11-12 山东天岳先进材料科技有限公司 一种高纯半绝缘碳化硅单晶的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005508821A (ja) * 2001-05-25 2005-04-07 クリー インコーポレイテッド バナジウム優位でない半導体炭化ケイ素
JP2005531145A (ja) * 2002-06-24 2005-10-13 クリー インコーポレイテッド 高純度炭化珪素結晶において半絶縁性抵抗率を生成する方法
JP2008053343A (ja) * 2006-08-23 2008-03-06 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法

Also Published As

Publication number Publication date
TWI723578B (zh) 2021-04-01
JP7239182B2 (ja) 2023-03-14
EP3666935A4 (en) 2020-10-14
EP3666935B1 (en) 2024-05-22
TW202028546A (zh) 2020-08-01
KR102345680B1 (ko) 2021-12-29
WO2020077848A1 (zh) 2020-04-23
EP3666935A1 (en) 2020-06-17
KR20200044730A (ko) 2020-04-29

Similar Documents

Publication Publication Date Title
US10202706B2 (en) Silicon carbide single crystal wafer and method of manufacturing a silicon carbide single crystal ingot
US10066316B2 (en) Method for producing silicon carbide single-crystal ingot and silicon carbide single-crystal ingot
WO2017057742A1 (ja) SiC単結晶インゴット
JP2014133701A (ja) 100ミリメートル高純度半絶縁単結晶炭化珪素ウエハ
JP2010531803A (ja) ゆがみ及び反りの少ないSiC基質の製造
EP2857562A1 (en) SiC SINGLE-CRYSTAL INGOT, SiC SINGLE CRYSTAL, AND PRODUCTION METHOD FOR SAME
JP2011233932A (ja) 炭化珪素半導体エピタキシャル基板の製造方法
CN109280965B (zh) 一种掺杂少量钒的高质量半绝缘碳化硅单晶及衬底
CN106757357A (zh) 一种高纯半绝缘碳化硅衬底的制备方法
JP6624868B2 (ja) p型低抵抗率炭化珪素単結晶基板
JP2017065986A (ja) 低抵抗率炭化珪素単結晶基板の製造方法
TWI703242B (zh) 摻雜少量釩的半絕緣碳化矽單晶、基材、製備方法
JP2021502943A (ja) 高純度炭化ケイ素単結晶基板及びその製造方法、応用
CN109234802B (zh) 一种制备高质量的半绝缘碳化硅单晶衬底的方法
CN109338463B (zh) 一种高纯碳化硅单晶衬底
WO2009107188A1 (ja) 単結晶SiCの成長方法
US6238478B1 (en) Silicon single crystal and process for producing single-crystal silicon thin film
CN107123593A (zh) 一种掺锗碳化硅欧姆接触形成方法
CN114481307B (zh) 一种SiC单晶衬底及其制备方法与应用
CN105463573A (zh) 降低碳化硅晶体杂质并获得高纯半绝缘碳化硅晶体的方法
CN115142123B (zh) 一种掺锗改善碳化硅单晶衬底面型参数的方法
YU et al. Effect of High-temperature Annealing on AlN Crystal Grown by PVT Method
RU2586009C1 (ru) Способ изготовления полупроводниковой структуры
JPH0784360B2 (ja) 半絶縁性GaAs基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210302

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210421

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220526

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220617

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220621

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220701

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220705

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221014

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221207

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230125

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20230217

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20230217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230222

R150 Certificate of patent or registration of utility model

Ref document number: 7239182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150