JP2021170651A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021170651A
JP2021170651A JP2021107422A JP2021107422A JP2021170651A JP 2021170651 A JP2021170651 A JP 2021170651A JP 2021107422 A JP2021107422 A JP 2021107422A JP 2021107422 A JP2021107422 A JP 2021107422A JP 2021170651 A JP2021170651 A JP 2021170651A
Authority
JP
Japan
Prior art keywords
insulator
transistor
oxide
conductor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021107422A
Other languages
English (en)
Other versions
JP7204829B2 (ja
Inventor
舜平 山崎
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021170651A publication Critical patent/JP2021170651A/ja
Application granted granted Critical
Publication of JP7204829B2 publication Critical patent/JP7204829B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】微細化・高密度化に適した信頼性の高い半導体装置を提供する。【解決手段】基板上に、第１の絶縁体と、第１の絶縁体上の酸化物半導体を有するトランジスタと、トランジスタ上の第２の絶縁体と、第２の絶縁体上の第３の絶縁体と、を有し、第１の絶縁体、及び第３の絶縁体は、酸素、及び水素に対してバリア性を有し、第２の絶縁体は、過剰酸素領域を有し、トランジスタが設けられた領域の外縁において、第１の絶縁体と第３の絶縁体とが接することにより、トランジスタは、第１の絶縁体と第３の絶縁体とに包囲されている。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。本発
明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、及びそれらの作
製方法に関する。特に、本発明の一態様は、有機エレクトロルミネッセンス（Ｅｌｅｃｔ
ｒｏｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬとも記す）現象を利用した発光装置とその作製
方法に関する。例えば、ＬＳＩ、ＣＰＵ、電源回路に搭載されるパワーデバイス、および
メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路を部品とし
て搭載した電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。電気光学装置、半導体回路および電子機器は半導体装置を有する場合がある
。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。Ｃ
ＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメ
モリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント
配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する
技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装
置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能
な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸
化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小
さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低
いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）
。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタより
も動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、電
気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、バイアス−
熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしま
うことがある。
特開２０１２−２５７１８７号公報
本発明の一態様は、酸化物半導体を用いた半導体装置の信頼性を向上することを目的とす
る。また、酸化物半導体を用いたトランジスタはノーマリーオンの特性になりやすく、駆
動回路内に適切に動作する論理回路を設けることが難しいという問題がある。そこで、本
発明の一態様は、酸化物半導体を用いたトランジスタにおいて、ノーマリーオフの特性を
得ることを目的とする。
また、信頼性の高いトランジスタを提供することを課題の一とする。または、非導通状態
において極めてリーク電流が抑制されたトランジスタを提供することを課題の一とする。
または、信頼性の高い半導体装置を提供することを課題の一とする。または、生産性の高
い半導体装置を提供することを課題の一とする。または、歩留まりの高い半導体装置を提
供することを課題の一とする。または、占有面積の小さい半導体装置を提供することを課
題の一とする。
または、集積度の高い半導体装置を提供することを課題の一とする。または、動作速度の
速い半導体装置を提供することを課題の一とする。または、消費電力の小さい半導体装置
を提供することを課題の一とする。
または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を有
するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジ
ュールを有する電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、基板上に、第１の絶縁体と、第１の絶縁体上の酸化物半導体を有する
トランジスタと、トランジスタ上の第２の絶縁体と、第２の絶縁体上の第３の絶縁体と、
を有し、第１の絶縁体、及び第３の絶縁体は、酸素、及び水素に対してバリア性を有し、
第２の絶縁体は、過剰酸素領域を有し、トランジスタが設けられた領域の外縁において、
第１の絶縁体と第３の絶縁体とが接することにより、トランジスタは、第１の絶縁体と第
３の絶縁体とに包囲されている。
本発明の一態様は、基板上に、第１の絶縁体と、第１の絶縁体上の第４の絶縁体と、第１
の絶縁体上の酸化物半導体を有するトランジスタと、トランジスタ上の第２の絶縁体と、
第２の絶縁体上の第３の絶縁体と、第３の絶縁体上の第５の絶縁体と、を有し、第１の絶
縁体、第３の絶縁体、第４の絶縁体、第５の絶縁体は、酸素、及び水素に対してバリア性
を有し、第２の絶縁体は、過剰酸素領域を有し、トランジスタが設けられた領域の外縁に
おいて、第４の絶縁体と第５の絶縁体とが接し、第４の絶縁体と第５の絶縁体とが接する
領域の外縁において、第１の絶縁体と第２の絶縁体とが接し、トランジスタは、第４の絶
縁体と第５の絶縁体とに包囲されており、第４の絶縁体と第５の絶縁体とは、第１の絶縁
体と第２の絶縁体とに包囲されている。
上記構成において、第４の絶縁体、第５の絶縁体は、酸化アルミニウムである。
上記構成において、第１の絶縁体、第３の絶縁体は、ＴＤＳ分析により、５０℃から５０
０℃の範囲において、水素原子に換算した水素の脱離量が、１０×１０２０ａｔｏｍｓ／
ｃｍ３以下、好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以下である窒化シリコンである
。
上記構成において、第１の絶縁体、第３の絶縁体は、酸化アルミニウムである。
上記記載の半導体装置を有する電子機器である。
本発明の一態様は、基板上に、第１の絶縁体を形成し、第１の絶縁体上に、酸化物半導体
を有するトランジスタを形成し、トランジスタ上に、第２の絶縁体を形成し、第２の絶縁
体上に、第３の絶縁体を形成し、第３の絶縁体を介して、第２の絶縁体に酸素導入処理を
行った後、加熱処理を行う。
上記構成において、酸素導入処理及び加熱処理を繰り返し行う。
上記構成において、第３の絶縁体は、酸素、および水素に対するバリア性を有し、スパッ
タリング法で成膜されている。
上記構成において、第３の絶縁体は、酸素、および水素に対するバリア性を有し、ＣＶＤ
法で成膜されていることを特徴とする。
酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制
すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体
を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体
を有するトランジスタを提供することができる。または、消費電力が低減された半導体装
置を提供することができる。
または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジ
ュールを提供することができる。または、該半導体装置、または該モジュールを有する電
子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、半導体装置の工程フローを説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の作製方法例を説明する図。 実施の形態に係る、半導体装置の工程フローを説明する図。 実施の形態に係る、半導体装置の回路図。 本発明に係る酸化物の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造におけるバンド図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路及びブロック図。 本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。 本発明の一態様に係る半導体装置を示す回路図および断面図。 本発明の一態様に係る電子機器を示す斜視図。 実施例１で行ったシミュレーション結果のプロファイル。 実施例１で測定したＴＤＳ分析の結果のグラフ。 本発明に係る半導体装置の概念を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面におい
て、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い
、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを
同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるもので
あり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の
」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載
されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場
合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、
半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこと
ができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流
れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素
の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が
１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１
原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜
とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が
５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原
子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれる
ものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、およ
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
（実施の形態１）
本実施の形態では、半導体装置の一形態を、図１乃至図９、および図２２を用いて説明す
る。
［構成例］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図１乃至図
９、および図２２に示す。なお、図２２（Ａ）は、図１乃至図４を回路図で表したもので
ある。図５、および図６は、図１乃至図４に示す半導体装置が形成される領域の端部を示
す。図７乃至図９は、図１乃至図３に用いることができるトランジスタの構成例を示す。
＜半導体装置の回路構成＞
図１乃至図４、および図２２（Ａ）に示す半導体装置は、トランジスタ３００と、トラン
ジスタ２００、および容量素子１００を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジ
スタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶装
置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リ
フレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半導
体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することができ
る。
図２２（Ａ）において、第１の配線３００１はトランジスタ３００のソースと電気的に接
続され、第２の配線３００２はトランジスタ３００のドレインと電気的に接続されている
。また、第３の配線３００３はトランジスタ２００のソースおよびドレインの一方と電気
的に接続され、第４の配線３００４はトランジスタ２００のゲートと電気的に接続されて
いる。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよび
ドレインの他方は、容量素子１００の電極の一方と電気的に接続され、第５の配線３００
５は容量素子１００の電極の他方と電気的に接続されている。
図２２（Ａ）に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という
特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である
。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。こ
れにより、第３の配線３００３の電位が、トランジスタ３００のゲート、および容量素子
１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３
００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位
レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらか
が与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ２００が
非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノー
ドＦＧに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持
される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線
３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ
３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与
えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲート
にＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低く
なるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状
態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５
の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノー
ドＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇ
ｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿
Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレ
ベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）
となっても、トランジスタ３００は「非導通状態」のままである。このため、第２の配線
３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことがで
きる。
また、図２２（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモ
リセルアレイ）を構成することができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報
を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノー
ドＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位
、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセ
ルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルに
おいては、ノードＦＧに与えられた電位にかかわらず、トランジスタ３００が「導通状態
」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えるこ
とで所望のメモリセルの情報のみを読み出せる構成とすればよい。
＜半導体装置の回路構成２＞
図２２（Ｂ）に示す半導体装置は、トランジスタ３００を有さない点で図２２（Ａ）に示
した半導体装置と異なる。この場合も図２２（Ａ）に示した半導体装置と同様の動作によ
り情報の書き込みおよび保持動作が可能である。
図２２（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジス
タ２００が導通状態になると、浮遊状態である第３の配線３００３と容量素子１００とが
導通し、第３の配線３００３と容量素子１００の間で電荷が再分配される。その結果、第
３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子１
００の電極の一方の電位（または容量素子１００に蓄積された電荷）によって、異なる値
をとる。
例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、第３の配
線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位
をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ
０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１０
０の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ
１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（Ｃ
Ｂ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×Ｖ
Ｂ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記酸化物が半導体として適用され
たトランジスタを用い、トランジスタ２００として上記酸化物が半導体として適用された
トランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用
することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシ
ュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能とな
るため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場
合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内
容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こ
りにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といっ
た問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリと
は異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。
さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため
、高速な動作が可能となる。
＜半導体装置の構造１＞
本発明の一態様の半導体装置は、図１に示すようにトランジスタ３００、トランジスタ２
００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設け
られ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けら
れている。
トランジスタ３００は、基板３０１上に設けられ、導電体３０６、絶縁体３０４、基板３
０１の一部からなる半導体領域３０２、およびソース領域またはドレイン領域として機能
する低抵抗領域３０８ａ、および低抵抗領域３０８ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３０２のチャネルが形成される領域、その近傍の領域、ソース領域、またはド
レイン領域となる低抵抗領域３０８ａ、および低抵抗領域３０８ｂなどにおいて、シリコ
ン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。
または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウ
ムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよ
い。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを
用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジス
タ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓ
ｔｏｒ）としてもよい。
低抵抗領域３０８ａ、および低抵抗領域３０８ｂは、半導体領域３０２に適用される半導
体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型
の導電性を付与する元素を含む。
ゲート電極として機能する導電体３０６は、ヒ素、リンなどのｎ型の導電性を付与する元
素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料
、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、導電体の仕事関数を定めることで、しきい値電圧を調整する
ことができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いること
が好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミ
ニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いるこ
とが耐熱性の点で好ましい。
また、図１に示すトランジスタ３００はチャネルが形成される半導体領域３０２（基板３
０１の一部）が凸形状を有する。また、半導体領域３０２の側面および上面を、絶縁体３
０４を介して、導電体３０６が覆うように設けられている。なお、導電体３０６は仕事関
数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を
利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、
凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは
半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形
状を有する半導体膜を形成してもよい。
なお、図１に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や
駆動方法に応じて適切なトランジスタを用いればよい。例えば、図２に示すようにトラン
ジスタ３００の構成を、プレーナ型として設けてもよい。また、図２２（Ｂ）に示す回路
構成とする場合、トランジスタ３００を設けなくともよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁
体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化
シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸
化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平
坦化する平坦化膜として機能する。絶縁体３２２の上面は、平坦性を高めるために化学機
械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等
を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２４には、例えば、基板３０１、またはトランジスタ３００などから、トランジ
スタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を
用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコ
ンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体
素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、ト
ランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いるこ
とが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とす
る。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐ
ｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、
絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲におい
て、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１
５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよ
い。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁
体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３
２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下が
より好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減
することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１
００、またはトランジスタ２００と電気的に接続する導電体３２８、導電体３３０等が埋
め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として
の機能を有する。なお、後述するが、プラグまたは配線としての機能を有する導電体は、
複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配
線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一
部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材
料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または
積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなど
の高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、
アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料
を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１において
、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また
、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６、および導電体３
５８が形成されている。導電体３５６、および導電体３５８は、プラグ、または配線とし
ての機能を有する。なお導電体３５６、および導電体３５８は、導電体３２８、および導
電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する
絶縁体を用いることが好ましい。また、導電体３５６、および導電体３５８は、水素に対
するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有す
る絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。
当該構成により、トランジスタ３００とトランジスタ２００とは、バリア性を有する層に
より分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を
抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いる
とよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線として
の導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる
。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を
有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上には、絶縁体２１０、絶縁体２１２、および絶縁体２１４が、順に積層し
て設けられている。絶縁体２１０、絶縁体２１２、および絶縁体２１４のいずれかまたは
全部に、酸素や水素に対してバリア性のある物質を用いることが好ましい。
絶縁体２１０には、例えば、基板３０１、またはトランジスタ３００を設ける領域などか
ら、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有
する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができ
る。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコ
ンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体
素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、ト
ランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いるこ
とが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とす
る。
また、例えば、絶縁体２１２、および絶縁体２１４には、酸化アルミニウム、酸化ハフニ
ウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素
、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸
化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの
不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２０
０を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ
２００に対する保護膜として用いることに適している。
絶縁体２１４上には、絶縁体２１６を設ける。絶縁体２１６は、絶縁体３２０と同様の材
料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリ
コン膜などを用いることができる。
また、絶縁体２１０、絶縁体２１２、絶縁体２１４、及び絶縁体２１６には、導電体２１
８、及びトランジスタ２００を構成する導電体等が埋め込まれている。なお、導電体２１
８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配
線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の
材料を用いて設けることができる。
特に、絶縁体２１０、絶縁体２１２、および絶縁体２１４と接する領域の導電体２１８は
、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構
成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対す
るバリア性を有する層で、完全により分離することができ、トランジスタ３００からトラ
ンジスタ２００への水素の拡散を抑制することができる。
絶縁体２１４の上方には、トランジスタ２００が設けられている。なお、トランジスタ２
００の構造は、図７乃至図９を用いて、後述する。また、図１に示すトランジスタ２００
は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタ
を用いればよい。
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、化学量論的
組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁
体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域と
もいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を
用いる場合、トランジスタ２００近傍の層間膜などとして、過剰酸素領域を有する絶縁体
を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させる
ことができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化
物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて
、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ま
しくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤ
Ｓ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上
５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いる
ことが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において
、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒
化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化
膜として機能してもよい。
絶縁体２８０上には、絶縁体２８２、絶縁体２８４、および絶縁体１０２が順に積層して
設けられている。また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０、絶
縁体２８２、絶縁体２８４、および絶縁体１０２には、導電体２４４等が埋め込まれてい
る。なお、導電体２４４は、容量素子１００、トランジスタ２００、またはトランジスタ
３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２４４は、
導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
絶縁体２８２、絶縁体２８４および絶縁体１０２のいずれか、または全部に、酸素や水素
に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁
体２１４と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と
同様の材料を用いることができる。また、絶縁体１０２には、絶縁体２１０と同様の絶縁
体を用いることができる。
例えば、絶縁体２８２、および絶縁体２８４には、酸化アルミニウム、酸化ハフニウム、
酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素
、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸
化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの
不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２０
０を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ
２００に対する保護膜として用いることに適している。
絶縁体１０２には、容量素子１００を設ける領域から、トランジスタ２００が設ける領域
に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従っ
て、絶縁体３２４と同様の材料を用いることができる。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコ
ンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体
素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、ト
ランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いるこ
とが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とす
る。
従って、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１０
、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、絶縁体２８４、およ
び絶縁体１０２の積層構造により挟む構成とすることができる。また、絶縁体２１０、絶
縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８４、および絶縁体１０２は、酸素
、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００が形成
されている層、またはトランジスタ３００が形成されている層へ拡散することを抑制する
ことができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の
層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制する
ことができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００における
チャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トラ
ンジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成さ
れることを防止することができる。よって、トランジスタ２００におけるチャネルが形成
される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることがで
きる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上さ
せることができる。
ここで、図５にスクライブライン近傍の断面図を示す。
例えば、図５（Ａ）に示すように、トランジスタ２００を有するメモリセルの外縁に設け
られるスクライブライン（図中１点鎖線で示す）と重なる領域近傍において、絶縁体２１
６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０に開口を設ける。ま
た、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側
面を覆うように、絶縁体２８２、絶縁体２８４、および絶縁体１０２を設ける。従って、
該開口において、絶縁体２１４と絶縁体２８２とが接し、絶縁体２１０、絶縁体２１２、
絶縁体２１４、絶縁体２８２、絶縁体２８４、および絶縁体１０２の積層構造となる。こ
のとき、絶縁体２１４と絶縁体２８２とを同材料及び同方法を用いて形成することで、密
着性が高い積層構造となる。
当該構造により、絶縁体２１０、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２
８４、および絶縁体１０２で、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２
４、及び絶縁体２８０を包み込むことができる。絶縁体２１０、絶縁体２１２、絶縁体２
１４、絶縁体２８２、絶縁体２８４、および絶縁体１０２は、酸素、水素、及び水の拡散
を抑制する機能を有しているため、本実施の形態に示す半導体装置をスクライブしても、
絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面か
ら、水素又は水が浸入して、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１４の
外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的に
トランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により
、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することが
できる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準
位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジ
スタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、例えば、図５（Ｂ）に示すように、スクライブライン（図中１点鎖線で示す）と重
なる領域近傍において、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及
び絶縁体２８０に開口を設ける。また、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶
縁体２２４、及び絶縁体２８０の側面を覆うように、絶縁体２８２、および絶縁体２８４
を設ける。さらに、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４に
開口を設け、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４の側面を
覆うように、絶縁体１０２を設ける。
つまり、開口において、絶縁体２１４と絶縁体２８２が接する。さらに、その外側では、
絶縁体２１０と絶縁体１０２とが接する。このとき、絶縁体２１４と絶縁体２８２とを同
材料及び同方法を用いて形成することで、密着性が高い積層構造となる。また、絶縁体２
１０と絶縁体１０２とを同材料及び同方法を用いて形成することで、密着性が高い積層構
造となる。
当該構造により、トランジスタ２００と絶縁体２８０とを、厳重に密封することができる
。従って、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低
い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００
の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
絶縁体２８４の上方には、容量素子１００、および導電体１２４が設けられている。容量
素子１００は、絶縁体１０２上に設けられ、導電体１１２と、絶縁体１１４と、導電体１
１６とを有する。なお、導電体１２４は、容量素子１００、トランジスタ２００、または
トランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
導電体１１２は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いる
ことができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を
用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの
他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウ
ム）等を用いればよい。
なお、導電体１２４は、容量素子の電極として機能する導電体１１２と同様の材料を用い
て設けることができる。
導電体１２４、および導電体１１２上に、絶縁体１１４を設ける。絶縁体１１４には例え
ば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウ
ム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム
、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層
または単層で設ける。
例えば、絶縁体１１４を積層構造とする場合、酸化アルミニウムなどの高誘電率（ｈｉｇ
ｈ−ｋ）材料と、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いて、積層構造を設
けることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ−ｋ）の
絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで
、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
導電体１１２上に、絶縁体１１４を介して、導電体１１６を設ける。なお、導電体１１６
は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる
。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが
好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同
時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用い
ればよい。
例えば、図１に示すように、絶縁体１１４を、導電体１１２の上面および側面を覆うよう
に設ける。さらに、導電体１１６を、絶縁体１１４を介して、導電体１１２の上面および
側面を覆うように設ける。当該構成とすることで、導電体１１６は、導電体１１２の側面
と、絶縁体１１４を介して対向する。
つまり、導電体１１２の側面においても、容量として機能するため、容量素子の投影面積
当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微
細化が可能となる。
導電体１１６、および絶縁体１１４上には、絶縁体１２０、および絶縁体１２２が順に積
層して設けられている。また、絶縁体１２０、および絶縁体１１４には導電体１２６が埋
め込まれている。また、絶縁体１２２には、導電体１２８が埋め込まれている。なお、導
電体１２６、および導電体１２８は、トランジスタ２００、またはトランジスタ３００と
電気的に接続するプラグ、または配線としての機能を有する。導電体１２６は、導電体３
２８、および導電体３３０と同様の材料を用いて設けることができる。
絶縁体１２０、および絶縁体１２２は、絶縁体３２０と同様の材料を用いて設けることが
できる。また、容量素子１００を覆う絶縁体１２０は、その下方の凹凸形状を被覆する平
坦化膜として機能してもよい。
以上が構成例についての説明である。つまり、図３８に示すように、本実施の形態におい
て、トランジスタ２００と絶縁体３０とは、絶縁体１０、絶縁体１２、導電体２０、およ
び導電体２２により、包囲された構成を有する。
ここで、絶縁体１０は、図１に示す絶縁体２１０、絶縁体２１２、および絶縁体２１６に
相当する。絶縁体１２は、図１に示す絶縁体２８２、および絶縁体２８４に相当する。絶
縁体３０は、図１に示す絶縁体２８０に相当する。また、導電体２０は、図１に示す導電
体２１８に相当する。導電体２２は、図１に示す導電体２４４に相当する。
つまり、絶縁体３０は、過剰酸素を有する。また、絶縁体１０、絶縁体１２、導電体２０
、導電体２２は、酸素、水素、および水に対してバリア性を有する。また、導電体２０、
または導電体２２は、容量素子１００、またはトランジスタ３００と電気的に接続してい
る。
トランジスタ２００と過剰酸素を有する絶縁体３０とは、バリア性を有する導電体、また
はバリア性を有する絶縁体により、封止される。そのため、絶縁体３０が有する過剰酸素
は、絶縁体１０、絶縁体１２、導電体２０、導電体２２の外側に放出されることなく、封
止された領域でしか拡散しないため、効率的にトランジスタ２００へ供給される。また、
絶縁体１０、絶縁体１２、導電体２０、導電体２２の外側に存在する、不純物としての水
素、および水が、トランジスタ２００へ拡散することを防止することができる。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において
、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電
流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電
流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電
力が低減された半導体装置を提供することができる。
＜変形例１＞
また、本実施の形態の変形例として、図２に示すように、絶縁体２１０を設けなくともよ
い。また、絶縁体１０２に替えて、絶縁体１０３を用いてもよい。絶縁体１０３は、絶縁
体３２６と同様に絶縁体１０２よりも、誘電率が低いことが好ましい。例えば、絶縁体１
０３の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体１０３
の比誘電率は、絶縁体１０２の比誘電率の０．７倍以下が好ましく、０．６倍以下がより
好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減する
ことができる。
また、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、
および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により
挟む構成とすることができる。また、絶縁体２１２、絶縁体２１４、絶縁体２８２、およ
び絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア
性を有する。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１０
０が形成されている層、またはトランジスタ３００が形成されている層へ拡散することを
抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４より
も下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを
抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００における
チャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トラ
ンジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成さ
れることを防止することができる。よって、トランジスタ２００におけるチャネルが形成
される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることがで
きる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上さ
せることができる。
また、本変形例における、スクライブライン近傍の断面図を図６（Ａ）に示す。
例えば、図６（Ａ）に示すように、スクライブライン（図中１点鎖線で示す）と重なる領
域近傍において、絶縁体２１４と絶縁体２８２とが接し、絶縁体２１２、絶縁体２１４、
絶縁体２８２、および絶縁体２８４の積層構造となる。このとき、絶縁体２１４と絶縁体
２８２とを同材料及び同方法を用いて形成することで、密着性が高い積層構造となる。
当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４で、
絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０を包み込
むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４は、
酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体
装置をスクライブしても、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、
及び絶縁体２８０の側面から、水素又は水が浸入して、トランジスタ２００に拡散するこ
とを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１４の
外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的に
トランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により
、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することが
できる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準
位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジ
スタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例２＞
また、本実施の形態の変形例として、図３に示すように、絶縁体２１２、絶縁体２１４、
絶縁体２８２、および絶縁体２８４を設けなくともよい。
また、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１０と
絶縁体１０２とにより挟む構成とすることができる。また、絶縁体２１０と絶縁体１０２
とは、酸素、水素、および水などの不純物の拡散を抑制するバリア性を有する。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１０
０が形成されている層、またはトランジスタ３００が形成されている層へ拡散することを
抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４より
も下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを
抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００における
チャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トラ
ンジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成さ
れることを防止することができる。よって、トランジスタ２００におけるチャネルが形成
される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることがで
きる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上さ
せることができる。
また、本変形例における、スクライブライン近傍の断面図を図６（Ｂ）に示す。
例えば、図６（Ｂ）に示すように、スクライブライン（図中１点鎖線で示す）と重なる領
域近傍において、絶縁体２１０と絶縁体１０２とが接し、絶縁体２１０と絶縁体１０２と
の積層構造となる。このとき、絶縁体２１０と絶縁体１０２とを同材料及び同方法を用い
て形成することで、密着性が高い積層構造となる。
絶縁体２１０、および絶縁体１０２で、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶
縁体２２４、及び絶縁体２８０を包み込むことができる。絶縁体２１０、および絶縁体１
０２は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示
す半導体装置をスクライブしても、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体
２２４、及び絶縁体２８０の側面から、水素又は水が浸入して、トランジスタ２００に拡
散することを防ぐことができる。
また、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１０の外部に拡散するこ
とを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２０
０におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２
００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これによ
り、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安
定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気
特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例３＞
また、本実施の形態の変形例として、図４に示すように、絶縁体２１２、絶縁体２１４、
および絶縁体２８４を設けなくともよい。
また、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１０と
、絶縁体２８２、および絶縁体１０２の積層構造と、により挟む構成とすることができる
。また、絶縁体２１０、絶縁体２８２、および絶縁体１０２は、酸素、または、水素、お
よび水などの不純物の拡散を抑制するバリア性を有する。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１０
０が形成されている層、またはトランジスタ３００が形成されている層へ拡散することを
抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１０より
も下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを
抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００における
チャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トラ
ンジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成さ
れることを防止することができる。よって、トランジスタ２００におけるチャネルが形成
される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることがで
きる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上さ
せることができる。
また、本変形例における、スクライブライン近傍の断面図を図６（Ｃ）に示す。
例えば、図６（Ｃ）に示すように、スクライブライン（図中１点鎖線で示す）と重なる領
域近傍において、絶縁体２１０と絶縁体２８２とが接し、絶縁体２１０、絶縁体２８２、
および絶縁体１０２の積層構造となる。
当該構造により、絶縁体２１０、絶縁体２８２、および絶縁体１０２で、絶縁体２１６、
絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０を包み込むことができる
。絶縁体２１０、絶縁体２８２、および絶縁体１０２は、酸素、水素、及び水の拡散を抑
制する機能を有しているため、本実施の形態に示す半導体装置をスクライブしても、絶縁
体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面から、
水素又は水が浸入して、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１０の
外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的に
トランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により
、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することが
できる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準
位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジ
スタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図７乃至図９を用いて説明する。
＜トランジスタ構造１＞
以下では、本発明の一態様に係るトランジスタの一例について説明する。図７（Ａ）、図
７（Ｂ）、および図７（Ｃ）は、本発明の一態様に係るトランジスタの上面図および断面
図である。図７（Ａ）は上面図であり、図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｘ１−
Ｘ２、図７（Ｃ）は、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお、図７（Ａ）の
上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００は、ゲート電極として機能する導電体２０５、および導電体２６０と
、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４と、および絶
縁体２５０と、チャネルが形成される領域を有する酸化物２３０と、ソースまたはドレイ
ンの一方として機能する導電体２４０ａおよび導電体２４１ａと、ソースまたはドレイン
の他方として機能する導電体２４０ｂおよび導電体２４１ｂと、絶縁体２７０と、過剰酸
素を有する絶縁体２８０と、を有する。
また、酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化
物２３０ｂ上の酸化物２３０ｃと、を有する。なお、トランジスタ２００をオンさせると
、主として酸化物２３０ｂに電流が流れる（チャネルが形成される）。一方、酸化物２３
０ａおよび酸化物２３０ｃは、酸化物２３０ｂとの界面近傍（混合領域となっている場合
もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合
がある。
なお、図７に示す半導体装置において、図１に示した半導体装置を構成する構造と同機能
を有する構造には、同符号を付記する。
導電体２０５は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ク
ロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成
分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等であ
る。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸
化物などの導電性材料を適用することもできる。
図７では、導電体２０５ａ、および導電体２０５ｂの２層構造を示したが、当該構成に限
定されず、単層でも３層以上の積層構造でもよい。例えば、導電体２０５ａとして、水素
に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体２０５ｂとして
、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線と
しての導電性を保持したまま、酸化物２３０への水素の拡散を抑制することができる。
絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸
素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む（化学
量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸
素を含む絶縁体を、トランジスタ２００を構成する酸化物に接して設けることにより、酸
化物中の酸素欠損を補償することができる。なお、絶縁体２２２と絶縁体２２４とは、必
ずしも同じ材料を用いて形成しなくともよい。
絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ア
ルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛
（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（
ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが
好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマ
ニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム
、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上
記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよ
い。
なお、絶縁体２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料か
らなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有するこ
とで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることができ
る。つまり、絶縁体２２２が負に帯電する場合がある。
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、
酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用
いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃
以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位
をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以
上維持することで、トランジスタ２００を構成する酸化物から導電体２０５に向かって、
電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲さ
れる。
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電
圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量
を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を
有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状
態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トラ
ンジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、
前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後
等、工場出荷前のいずれかの段階で行うとよい。いずれの場合にも、その後に１２５℃以
上の温度に１時間以上さらされないことが好ましい。
なお、絶縁体２２０と絶縁体２２４とを酸化シリコン、絶縁体２２２を酸化ハフニウムで
構成する場合、絶縁体２２０および絶縁体２２４は、化学的気相成長法（ＣＶＤ法、原子
層堆積（ＡＬＤ）法を含む）で形成し、絶縁体２２２は、スパッタリング法で形成しても
よい。なお、絶縁体２２２の形成に、スパッタリング法を用いることで、絶縁体２２２が
低温で結晶化しやすく、生じる固定電荷量が大きい場合がある。
また、絶縁体２２０、絶縁体２２２、絶縁体２２４の膜厚を適宜調整することで、しきい
値電圧を制御することができる。または、非導通時のリーク電流の小さいトランジスタを
提供することができる。また、安定した電気特性を有するトランジスタを提供することが
できる。または、オン電流の大きいトランジスタを提供することができる。または、サブ
スレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼
性の高いトランジスタを提供することができる。
また、絶縁体２２２には、酸素や水素に対してバリア性のある物質を用いることが好まし
い。このような材料を用いて形成した場合、トランジスタ２００を構成する酸化物からの
酸素の放出や、外部からの水素等の不純物の混入を防ぐことができる。
酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍ
はＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物２３０とし
て、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
以下に、本発明に係る酸化物２３０について説明する。
酸化物２３０に用いる酸化物としては、少なくともインジウムまたは亜鉛を含むことが好
ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アル
ミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは
、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適
用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジル
コニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タング
ステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせ
ても構わない場合がある。
まず、図２３（Ａ）、図２３（Ｂ）、および図２３（Ｃ）を用いて、本発明に係る酸化物
が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお
、図２３には、酸素の原子数比については記載しない。また、酸化物が有するインジウム
、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とす
る。
図２３（Ａ）、図２３（Ｂ）、および図２３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す
。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）とな
るライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子
数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるライ
ンを表す。
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数
比（−１≦γ≦１）となるラインを表す。また、図２３に示す、［Ｉｎ］：［Ｍ］：［Ｚ
ｎ］＝０：２：１の原子数比またはその近傍値の酸化物は、スピネル型の結晶構造をとり
やすい。
図２３（Ａ）および図２３（Ｂ）では、本発明の一態様の酸化物が有する、インジウム、
元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図２４に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ
４の結晶構造を示す。また、図２４は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎ
Ｏ４の結晶構造である。なお、図２４に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚ
ｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛
の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である
。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図２４に示すように、
インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および
酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素
Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層
が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し
、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚ
ｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が
増加する。
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である
場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する
場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層
が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造
とが混在する層状構造となる場合がある。
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれ
た原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ
］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピ
ネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：
［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の
結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合
、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場
合がある。
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を
高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主と
して重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすること
により、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物は
インジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くな
る。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍
値である原子数比（例えば図２３（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構
造となりやすい、図２３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図２３（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．
１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特に
、結晶性が高く、キャリア移動度も高い優れた酸化物である。
なお、酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原
子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であって
も、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図
示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃ
の境界は厳密ではない。
続いて、上記酸化物をトランジスタに用いる場合について説明する。
なお、上記酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少さ
せることができるため、高い電界効果移動度のトランジスタを実現することができる。ま
た、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、
酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３
未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上と
すればよい。
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないた
め、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性
である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あ
たかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物
にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減す
ることが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の
不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、ア
ルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物中における各不純物の影響について説明する。
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物におい
て欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物と
の界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａ
ｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１
０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする
。
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、
キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれ
ている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化
物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的に
は、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、
１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下
にする。
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が
増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトラン
ジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限
り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、
５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下
、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７
ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素
欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成
される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアで
ある電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジス
タはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減され
ていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度
を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３
未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物をトランジスタのチャネル領域に用いることで、安定し
た電気特性を付与することができる。
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、
酸化物Ｓ２、および酸化物Ｓ３の積層構造に接する絶縁体のバンド図と、酸化物Ｓ１およ
び酸化物Ｓ２の積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積
層構造に接する絶縁体のバンド図と、について、図２５を用いて説明する。
図２５（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を
有する積層構造の膜厚方向のバンド図の一例である。また、図２５（Ｂ）は、絶縁体Ｉ１
、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一
例である。また、図２５（Ｃ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、及び絶縁体Ｉ
２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易
にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯
下端のエネルギー準位（Ｅｃ）を示す。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に
近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ
３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、
かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化
物Ｓ３の電子親和力よりも、酸化物Ｓ２の電子親和力が大きく、酸化物Ｓ１、酸化物Ｓ３
の電子親和力と、酸化物Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅ
Ｖ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図２５（Ａ）、図２５（Ｂ）、および図２５（Ｃ）に示すように、酸化物Ｓ１、酸化物Ｓ
２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言する
と、連続的に変化または連続接合するともいうことができる。このようなバンド図を有す
るためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面
において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元
素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる
。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として
、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面
、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができる
ため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うた
め、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物
Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構
成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止する
ことができる。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。
このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ
３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には
、図２３（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよ
い。なお、図２３（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、ま
たはその近傍値である原子数比を示している。
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および
酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いるこ
とが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／
（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ア
ルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛
（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（
ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが
できる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニ
ウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、
酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記
の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい
。
また、絶縁体２５０として、絶縁体２２４と同様に、化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁
体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減すること
ができる。
また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化
窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハ
フニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いること
ができる。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外
部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層
構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させた
絶縁体を有することで、トランジスタ２００は、しきい値電圧をプラス側にシフトするこ
とができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっ
ても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、図７に示す半導体装置において、酸化物２３０と導電体２６０の間に、絶縁体２５
０の他にバリア膜を設けてもよい。もしくは、酸化物２３０ｃにバリア性があるものを用
いてもよい。
例えば、過剰酸素を含む絶縁膜を酸化物２３０に接して設け、さらにバリア膜で包み込む
ことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より
酸素が多い過飽和の状態とすることができる。また、酸化物２３０への水素等の不純物の
侵入を防ぐことができる。
導電体２４０ａ、及び導電体２４１ａと、導電体２４０ｂ、および導電体２４１ｂとは、
一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体２４０ａ、導電体２４１ａと、導電体２４０ｂ、及び導電体２４１ｂは、アルミニ
ウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、
タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いること
ができる。また、図７では２層構造を示したが、単層構造または３層以上の積層構造とし
てもよい。
例えば、導電体２４０ａおよび導電体２４０ｂに、チタン膜を用いて、導電体２４１ａ、
および導電体２４１ｂにアルミニウム膜を積層するとよい。また、タングステン膜上にア
ルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積
層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層
する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアル
ミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する
三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブ
デン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜また
は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または
酸化亜鉛を含む透明導電材料を用いてもよい。
また、ゲート電極としての機能を有する導電体２６０ａ、及び導電体２６０ｂは、例えば
アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた
金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用
いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から
選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリ
コンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
例えば、導電体２６０ａにアルミニウムを用い、導電体２６０ｂにチタン膜を積層する二
層構造とするとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン
膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上
にタングステン膜を積層する二層構造としてもよい。
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜
を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン
、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み
合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加した
インジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記
透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
導電体２６０を覆うように、絶縁体２７０を設けてもよい。絶縁体２８０に酸素が脱離す
る酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止す
るため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。
また絶縁体２７０は、導電体２６０の酸化を防止する程度に設けられていればよい。例え
ば、絶縁体２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下
として設ける。
従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化
物２３０へと供給することができる。
また、当該構造は、酸化物２３０ｂにおいて、チャネルが形成される領域を、ゲート電極
としての機能を有する導電体２６０の電界によって、電気的に取り囲むことができる。ｓ
−ｃｈａｎｎｅｌ構造を有する為、絶縁体２５０を介して、導電体２６０と対向する酸化
物２３０ｂの領域全体にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では
、トランジスタのソース−ドレイン間に大電流を流すことができ、オン電流を高くするこ
とができる。また、チャネルが形成される領域に全周から電圧が印加されるため、リーク
電流が抑制されたトランジスタを提供することができる。
＜トランジスタ構造２＞
図８には、トランジスタ２００に適応できる構造の一例を示す。図８（Ａ）はトランジス
タ２００の上面を示す。なお、図の明瞭化のため、図８（Ａ）において一部の膜は省略さ
れている。また、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図
であり、図８（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図８に示すトランジスタ２００において、図７に示したトランジスタ２００を構成
する構造と同機能を有する構造には、同符号を付記する。
図８に示す構造は、絶縁体２８０に形成された開口部に、酸化物２３０ｃ、絶縁体２５０
、導電体２６０が形成されている。また、導電体２４０ａ、導電体２４０ｂ、導電体２４
１ａ、および導電体２４１ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が
一致している。さらに、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電
体２４１ｂの三方の端部が、酸化物２３０ａおよび酸化物２３０ｂの端部の一部と一致し
ている。従って、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４
１ｂは、酸化物２３０または絶縁体２８０の開口部と、同時に整形することができる。そ
のため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させ
ることができる。
さらに、図８に示すトランジスタ２００は、導電体２４０ａ、導電体２４０ｂ、導電体２
４１ａ、および導電体２４１ｂと、導電体２６０と、がほとんど重ならない構造を有する
ため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高
いトランジスタ２００を提供することができる。
＜トランジスタ構造３＞
図９には、トランジスタ２００に適応できる構造の一例を示す。図９（Ａ）はトランジス
タ２００の上面を示す。なお、図の明瞭化のため、図９（Ａ）において一部の膜は省略さ
れている。また、図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図
であり、図９（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図９に示すトランジスタ２００において、図７に示したトランジスタ２００を構成
する構造と同機能を有する構造には、同符号を付記する。
図９に示す構造は、酸化物２３０に、ソース領域またはドレイン領域の一方として機能す
る領域２４５ａ、およびソース領域またはドレイン領域の他方として機能する領域２４５
ｂとが設けられている。当該領域は、導電体２６０をマスクとしてホウ素、リン、アルゴ
ンなどの不純物を酸化物２３０に添加することによって形成することができる。また、絶
縁体２８０を窒化珪素膜などの水素を含む絶縁体とすることで、水素を酸化物２３０の一
部に拡散させることで形成することができる。そのため、マスクまたは工程を削減するこ
とができる。また、歩留まりや生産性を向上させることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態および他の実施例に示す構
成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記構成例で示した半導体装置の作製方法の一例について、図１０乃
至図２１を用いて説明する。
＜絶縁体中の過剰酸素領域の作製方法１＞
ここで、本発明における絶縁体中の過剰酸素領域の作製方法について、図１０乃至２０を
用いて説明する。なお、図１０は、半導体装置の作製方法において、絶縁体に過剰酸素領
域を形成する工程の一例を説明する工程フロー図である。
［第１の工程］
第１の工程は、トランジスタ２００を形成する工程を有する（図１０、ステップＳ０１参
照）。なお、トランジスタ２００の作製方法の詳細については、後述する。
［第２の工程］
第２の工程は、絶縁体２８０を形成する工程を有する（図１０、ステップＳ０２参照）。
［第３の工程］
第３の工程は、絶縁体２８２を形成する工程を有する（図１０、ステップＳ０３参照）。
なお、絶縁体２８０には、酸素、水素、または水に対するバリア性を有する材料を用いる
。
また、絶縁体２８２は、スパッタリング装置により成膜することが好ましい。スパッタリ
ング法を用いることで、容易に絶縁体２８２の下層である絶縁体２８０に過剰酸素領域を
形成することができる。
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタさ
れた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与え
られる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に
浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各
電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突すること
により、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子
が成膜表面に付着することにより絶縁体２８２が形成される。また、一部のイオンはター
ゲットによって反跳し、反跳イオンとして絶縁体２８２を介して、形成された膜の下部に
ある絶縁体２８０に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２
−Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２８０
の内部まで到達する。イオンが絶縁体２８０に取り込まれることにより、イオンが取り込
まれた領域が絶縁体２８０に形成される。つまり、イオンが酸素を含むイオンであった場
合において、絶縁体２８０に過剰酸素領域が形成される。
［第４の工程］
第４の工程は、絶縁体２８２を介して、絶縁体２８０に酸素を導入する処理を行う工程を
有する（図１０、ステップＳ０４参照）。絶縁体２８０に酸素を導入する処理として、イ
オン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理な
どを用いることができる。本工程により、絶縁体２８０には、化学量論的組成を満たす酸
素よりも多くの酸素が導入され、過剰酸素領域が形成される。
［第５の工程］
第５の工程は、加熱処理を行う工程を有する（図１０、ステップＳ０５参照）。加熱処理
は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましく
は３５０℃以上４００℃以下で行うとよい。また、加熱処理は、不活性雰囲気、または酸
化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は
減圧状態で行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもでき
る。
加熱処理を行うことにより、第４の工程により、導入された酸素が絶縁体２８０の膜中、
及びトランジスタ２００へと拡散する。トランジスタ２００を構成する酸化物２３０に酸
素が供給されることにより、酸化物２３０の酸素欠損が低減される。よって、トランジス
タ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有
する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を
抑制すると共に、信頼性を向上させることができる。
なお、第４の工程、及び第５の工程を同時に行ってもよい。つまり、基板を加熱しながら
酸素導入処理を行うことで、生産性を向上させることができる。
［第６の工程］
第６の工程では、絶縁体２８０に十分な過剰酸素領域が形成されたかを判断する（図１０
、ステップＳ０６参照）。十分に過剰酸素領域が形成されている場合、絶縁体２８４、ま
たは容量素子１００等を形成するための工程を進めるとよい。一方、過剰酸素領域の形成
が、不十分である場合、第７の工程へ進む。
［第７の工程］
第７の工程は、絶縁体２８２の酸素、水素、または水に対するバリア性が十分に保たれて
いるかを判断する（図１０、ステップＳ０７参照）。絶縁体２８２の酸素、水素、または
水に対するバリア性が十分に保たれている場合、過剰酸素領域が十分に形成されるまで、
第４の工程と第５の工程を繰り返し行うとよい。一方、絶縁体２８２が第４の工程で生じ
る衝撃などにより破壊されている場合、第８の工程へ進む。
［第８の工程］
第８の工程は、絶縁体２８２上に、絶縁体２８４を形成する工程を有する（図１０、ステ
ップＳ０８参照）。絶縁体２８４は、ＡＬＤ法を用いて設けることが好ましい。ＡＬＤ法
を用いることにより、クラックやピンホールなどの欠陥が低減された、または均一な厚さ
を備える緻密な絶縁体２８４を形成することができる。また、絶縁体２８４を形成する際
に加工部材に与える損傷を、低減することができる。
［第９の工程］
第９の工程は、絶縁体２８２、及び絶縁体２８４を介して、絶縁体２８０に酸素を導入す
る処理を行う工程を有する（図１０、ステップＳ０９参照）。絶縁体２８０に酸素を導入
する処理として、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入
法、プラズマ処理などを用いることができる。本工程により、絶縁体２８０には、化学量
論的組成を満たす酸素よりも多くの酸素が導入され、過剰酸素領域が形成される。
［第１０の工程］
第１０の工程は、加熱処理を行う工程を有する（図１０、ステップＳ１０参照）。加熱処
理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好まし
くは３５０℃以上４００℃以下で行うとよい。また、加熱処理は、不活性雰囲気、または
酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理
は減圧状態で行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもで
きる。
加熱処理を行うことにより、第８の工程により、導入された酸素が絶縁体２８０の膜中、
及びトランジスタ２００へと拡散する。トランジスタ２００を構成する酸化物２３０に酸
素が供給されることにより、酸化物２３０の酸素欠損が低減される。よって、トランジス
タ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有
する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を
抑制すると共に、信頼性を向上させることができる。
なお、第９の工程、及び第１０の工程を同時に行ってもよい。つまり、基板を加熱しなが
ら酸素導入処理を行うことで、生産性を向上させることができる。
［第１１の工程］
第１１の工程では、絶縁体２８０に十分な過剰酸素領域が形成されたかを判断する（図１
０、ステップＳ１１参照）。十分に過剰酸素領域が形成されている場合、絶縁体１０２、
または容量素子１００等を形成するための工程を進めるとよい。一方、過剰酸素領域の形
成が、不十分である場合、過剰酸素領域が十分に形成されるまで、第９の工程と第１０の
工程を繰り返し行うとよい。
このように、本発明の一態様の半導体装置の作製方法においては、絶縁体２８０に、酸素
の導入処理、及び加熱処理を繰り返し行うことで、過剰酸素領域を形成することができる
。また、絶縁体２８２、または絶縁体２８２、及び絶縁体２８４を介して、酸素の導入処
理を行うことで、絶縁体２８０へのダメージを抑制し、効率的に酸素を導入することがで
きる。したがって、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制
すると共に、信頼性を向上させることができる。
＜半導体装置の作製方法１＞
次に、図１０に示す過剰酸素領域の作製方法を用いた本発明の半導体装置の作製方法の一
例について、図１１乃至図２０を用いて説明する。
まず、基板３０１を準備する。基板３０１としては、半導体基板を用いる。例えば、単結
晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）、炭化シリコンや
窒化ガリウムを材料とした化合物半導体基板などを用いることができる。また、基板３０
１として、ＳＯＩ基板を用いてもよい。以下では、基板３０１として単結晶シリコンを用
いた場合について説明する。
続いて、基板３０１に素子分離層を形成する。素子分離層はＬＯＣＯＳ（Ｌｏｃａｌ Ｏ
ｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎ
ｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成すればよい。
なお、同一基板上にｐ型のトランジスタとｎ型のトランジスタを形成する場合、基板３０
１の一部にｎウェルまたはｐウェルを形成してもよい。例えば、ｎ型の基板３０１にｐ型
の導電性を付与するホウ素などの不純物元素を添加してｐウェルを形成し、同一基板上に
ｎ型のトランジスタとｐ型のトランジスタを形成してもよい。
続いて、基板３０１上に絶縁体３０４となる絶縁体を形成する。例えば、表面窒化処理後
に酸化処理を行い、シリコンと窒化シリコン界面を酸化して酸化窒化シリコン膜を形成し
てもよい。例えばＮＨ３雰囲気中で７００℃にて熱窒化シリコン膜を表面に形成後に酸素
ラジカル酸化を行うことで酸化窒化シリコン膜が得られる。
当該絶縁体は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法、
ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法等を含む）、ＭＢＥ（Ｍｏｌ
ｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法等で成膜することにより形成してもよい。
続いて、導電体３０６となる導電膜を成膜する。導電膜としては、タンタル、タングステ
ン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの金属を
主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等の不純
物を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の金属膜
の積層構造を用いてもよい。金属窒化物としては、窒化タングステン、窒化モリブデン、
窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密着性を
向上させることができ、剥離を防止することができる。なお、導電体３０６の仕事関数を
定めることで、トランジスタ３００のしきい値電圧を調整することができるため、導電膜
の材料は、トランジスタ３００に求められる特性に応じて、適宜選択するとよい。
導電膜は、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶ
Ｄ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減ら
すには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
続いて、当該導電膜上にリソグラフィ法等を用いてレジストマスクを形成し、当該導電膜
の不要な部分を除去する。その後、レジストマスクを除去することにより、導電体３０６
を形成することができる。
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様
々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジスト
マスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダ
ミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパタ
ーンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッ
チングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するた
めに、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜か
らなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６
ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。
そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。ま
た、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光
（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、
露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電
子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームな
どのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着
性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピ
ンコート法などにより、その下方の段差を被覆して表面を平坦化するように形成すること
ができ、当該有機樹脂膜の上方に設けられるレジストマスクの厚さのばらつきを低減でき
る。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対
する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有
機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ
Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去
するか、レジストマスクを除去した後に除去すればよい。
導電体３０６の形成後、導電体３０６の側面を覆うサイドウォールを形成してもよい。サ
イドウォールは、導電体３０６の厚さよりも厚い絶縁体を成膜した後に、異方性エッチン
グを施し、導電体３０６の側面部分のみ当該絶縁体を残存させることにより形成できる。
サイドウォールの形成時に絶縁体３０４となる絶縁体も同時にエッチングされることによ
り、導電体３０６およびサイドウォールの下部に絶縁体３０４が形成される。または、導
電体３０６を形成した後に導電体３０６、または導電体３０６を加工するためのレジスト
マスクをエッチングマスクとして当該絶縁体をエッチングすることにより絶縁体３０４を
形成してもよい。この場合、導電体３０６の下部に絶縁体３０４が形成される。または、
当該絶縁体に対してエッチングによる加工を行わずに、そのまま絶縁体３０４として用い
ることもできる。
続いて、基板３０１の導電体３０６（およびサイドウォール）が設けられていない領域に
リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元
素を添加する。
続いて、絶縁体３２０を形成した後、上述した導電性を付与する元素の活性化のための加
熱処理を行う。
絶縁体３２０は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニ
ウムなどを用いればよく、積層または単層で設ける。また、酸素と水素を含む窒化シリコ
ン（ＳｉＮＯＨ）を用いると、加熱によって脱離する水素の量を多くすることができるた
め好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ
）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の
良い酸化シリコンを用いることもできる。
絶縁体３２０は、例えば、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、Ｐ
ＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することが
できる。特に、当該絶縁体をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると
、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減ら
すには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
加熱処理は、希ガスや窒素ガスなどの不活性雰囲気下、または減圧雰囲気下にて、例えば
、４００℃以上でかつ基板の歪み点未満で行うことができる。
この段階でトランジスタ３００が形成される。なお、図２２（Ｂ）に示す回路構成とする
場合、トランジスタ３００を設けなくともよい。その場合、基板として使用することがで
きる基板に大きな制限はない。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸
ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いること
ができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素から
なる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、Ｇ
ＯＩ（Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することもでき
、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。
また、基板として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを直接作製
してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置し
てもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半
導体を含むトランジスタとの間に剥離層を設けるとよい。
続いて、絶縁体３２０上に絶縁体３２２を形成する。絶縁体３２２は、絶縁体３２０と同
様の材料および方法で作製することができる。また、絶縁体３２２の上面を、ＣＭＰ法等
を用いて、平坦化を行う（図１１（Ａ））。
続いて、絶縁体３２０、および絶縁体３２２に、リソグラフィ法などを用いて、低抵抗領
域３０８ａ、低抵抗領域３０８ｂおよび導電体３０６等に達する開口部を形成する（図１
１（Ｂ））。その後、開口部を埋めるように導電膜を形成する（図１１（Ｃ））。導電膜
の形成は、例えばスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ
法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。
続いて、絶縁体３２２の上面が露出するように該導電膜に平坦化処理を施すことにより、
導電体３２８ａ、導電体３２８ｂ、および導電体３２８ｃ等を形成する（図１２（Ａ））
。なお、図中の矢印は、ＣＭＰ処理を表す。また、明細書中、及び図中において、導電体
３２８ａ、導電体３２８ｂ、および導電体３２８ｃは、プラグ、または配線としての機能
を有し、まとめて導電体３２８と付記する場合もある。なお、本明細書中において、プラ
グ、または配線としての機能を有する場合は、同様に取り扱うものとする。
続いて、絶縁体３２０上に、ダマシン法などを用いて導電体３３０ａ、導電体３３０ｂ、
および導電体３３０ｃを形成する（図１２（Ｂ））。
絶縁体３２４、および絶縁体３２６は絶縁体３２０と同様の材料および方法で作製するこ
とができる。
絶縁体３２４には、例えば、基板３０１、またはトランジスタ３００などから、トランジ
スタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を
用いることが好ましい。例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ
法で形成した窒化シリコンを用いることができる。
また、絶縁体３２６は、誘電率が低い絶縁体（Ｌｏｗ−ｋ材料）であることが好ましい。
例えば、ＣＶＤ法で形成した酸化シリコンを用いることができる。誘電率が低い材料を層
間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、導電体３３０となる導電膜は、導電体３２８と同様の材料および方法で作製するこ
とができる。
なお、導電体３３０を積層構造とする場合、絶縁体３２４と接する導電体として、窒化タ
ンタルなどの、酸素、水素、または水に対してバリア性を有する導電体を用いることが好
ましい。例えば、バリア性を有する窒化タンタルは、基板温度２５０℃、塩素を含まない
成膜ガスを用いて、ＡＬＤ法により成膜することができる。ＡＬＤ法を用いて形成するこ
とで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備え
る導電体を形成することができる。また、酸素、水素、または水に対してバリア性を有す
る絶縁体３２４と、酸素、水素、または水に対してバリア性を有する導電体が接すること
で、より強固に酸素、水素、または水の拡散を抑制することができる。
次に、絶縁体３５２、絶縁体３５４、導電体３５８ａ、導電体３５８ｂ、および導電体３
５８ｃを形成する（図１２（Ｃ））。絶縁体３５２、および絶縁体３５４は絶縁体３２０
と同様の材料および方法で作製することができる。また、導電体３５８はデュアルダマシ
ン法などを用いて、導電体３２８と同様の材料を用いることができる。
次に、トランジスタ２００を形成する。
絶縁体２１０を形成した後、水素または酸素に対してバリア性を有する絶縁体２１２、お
よび絶縁体２１４を形成する。絶縁体２１０、絶縁体２１２、及び絶縁体２１４は、絶縁
体３２０と同様の材料および方法で作製することができる。
例えば、絶縁体２１０には、基板３０１、またはトランジスタ３００などから、トランジ
スタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を
用いることが好ましい。例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ
法で形成した窒化シリコンを用いることができる。
また、絶縁体２１２は、例えば、水素に対するバリア性を有する膜の一例として、ＡＬＤ
法で形成した酸化アルミニウムを用いることができる。ＡＬＤ法を用いて形成することで
、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶
縁体を形成することができる。
また、絶縁体２１４は、例えば、水素に対するバリア性を有する膜の一例として、スパッ
タリング法で形成した酸化アルミニウムを用いることができる。
続いて、絶縁体２１４上に絶縁体２１６を形成する。絶縁体２１６は、絶縁体２１０と同
様の材料および方法で作製することができる（図１３（Ａ））。
次に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６の積層構造にお
いて、導電体３５８ａ、導電体３５８ｂ、および導電体３５８ｃ等と重畳する領域に、凹
部を形成する（図１３（Ｂ））。なお、該凹部は、少なくとも難エッチング材料を用いた
絶縁体に開口部が形成される程度の深さを有することが好ましい。ここで、難エッチング
材料とは、金属酸化物などのエッチングが困難な材料を指す。難エッチング材料である金
属酸化膜の代表例としては、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、及
びそれらを含むシリケート（ＨｆＳｉｘＯｙ，ＺｒＳｉｘＯｙ等）、並びにそれらの二以
上を含む複合酸化物（Ｈｆ１‐ｘＡｌｘＯｙ，Ｚｒ１‐ｘＡｌｘＯｙ等）がある。
続いて、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６の積層構造に
、導電体２０５を形成する領域に開口部を形成するとともに、絶縁体２１０、絶縁体２１
２、絶縁体２１４、および絶縁体２１６の積層構造に形成された凹部の底部を除去するこ
とにより、導電体３５８ａ、導電体３５８ｂ、および導電体３５８ｃに達する開口部を形
成する（図１４（Ａ））。このさい、凹部の上方、例えば絶縁体２１６に形成された開口
部を広くすることで、後の工程で形成されるプラグ、または配線に対し、十分な設計マー
ジンを確保することができる。
その後、開口部を埋めるように導電膜を形成する（図１４（Ｂ））。導電膜の形成は、導
電体３２８と同様の材料および方法で作製することができる。続いて、導電膜に平坦化処
理を施すことにより、絶縁体２１６の上面を露出させ、導電体２１８ａ、導電体２１８ｂ
、導電体２１８ｃ、および導電体２０５を形成する（図１５（Ａ））。なお、図中の矢印
は、ＣＭＰ処理を表す。
次に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を形成する。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、絶縁体３２０と同様の材料および
方法で作製することができる。特に、絶縁体２２２には、酸化ハフニウムなどのｈｉｇｈ
−ｋ材料を用いることが好ましい。
続いて、酸化物２３０ａとなる酸化物と、酸化物２３０ｂとなる酸化物を順に成膜する。
当該酸化物は、大気に触れさせることなく連続して成膜することが好ましい。
酸化物２３０ｂとなる酸化物を成膜後、加熱処理を行うことが好ましい。加熱処理は、２
５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性雰囲気
、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処
理の雰囲気は、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガス
を１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、酸化物２３０ｂとなる酸化物
を成膜した直後に行ってもよいし、酸化物２３０ｂとなる酸化物を加工して島状の酸化物
２３０ｂを形成した後に行ってもよい。加熱処理により、酸化物２３０ａの下方に形成さ
れた絶縁体から、酸化物２３０ａ、および酸化物２３０ｂに酸素が供給され、酸化物中の
酸素欠損を低減することができる。
その後、酸化物２３０ｂとなる酸化物上に、導電体２４０ａ、および導電体２４０ｂとな
る導電膜を形成する。続いて、上記と同様の方法によりレジストマスクを形成し、導電膜
の不要な部分をエッチングにより除去する。その後、導電膜をマスクとして酸化物の不要
な部分をエッチングにより除去する。その後レジストマスクを除去することにより、島状
の酸化物２３０ａ、島状の酸化物２３０ｂ、および島状の導電膜の積層構造を形成するこ
とができる。
次に、島状の導電膜上に上記と同様の方法によりレジストマスクを形成し、導電膜の不要
な部分をエッチングにより除去する。その後レジストマスクを除去することにより、導電
体２４０ａ、および導電体２４０ｂを形成する。
続いて、酸化物２３０ｃとなる酸化物、絶縁体２５０となる絶縁体、および導電体２６０
となる導電膜を順に成膜する。例えば、導電体２６０となる導電膜は、ＡＬＤ法により形
成した窒化タンタルと、導電率が大きいタングステンを積層して用いることができる。当
該導電膜を成膜する際に、塩素を含まない成膜ガスを用いて、形成することが好ましい。
酸素、水素、及び水に対してバリア性を有する窒化タンタルを絶縁体２５０と接して形成
することで、絶縁体２５０に拡散された過剰酸素により、タングステンが酸化することを
防止することができる。
続いて、当該導電膜上に、上記と同様の方法によりレジストマスクを形成し、導電膜の不
要な部分をエッチングにより除去することで、導電体２６０を形成する。
次に、絶縁体２５０となる絶縁体、および導電体２６０上に絶縁体２７０となる絶縁体を
形成する。絶縁体２７０となる絶縁体は、水素および酸素に対するバリア性を有する材料
を用いることが好ましい。続いて、当該絶縁体上に上記と同様の方法によりレジストマス
クを形成し、絶縁体２７０となる絶縁体、絶縁体２５０となる絶縁体、および酸化物２３
０ｃとなる酸化物の不要な部分をエッチングにより除去する。その後レジストマスクを除
去することにより、トランジスタ２００が形成される。
次に、絶縁体２８０を形成する。絶縁体２８０は、化学量論的組成を満たす酸素よりも多
くの酸素を含む酸化物を用いることが好ましい。また、絶縁体２８０となる絶縁体を形成
した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい
（図１５（Ｂ））。
なお、絶縁体２８０に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁体
２８０の成膜を行えばよい。または、成膜後の絶縁体２８０に酸素を導入して酸素を過剰
に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
また、酸素導入処理の一例として、絶縁体２８０上に、スパッタリング装置を用いて、酸
化物を積層する方法がある。例えば、絶縁体２８２を成膜する手段として、スパッタリン
グ装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁体２８２を成膜しながら、
絶縁体２８０に酸素を導入することができる。
続いて、絶縁体２８０に、絶縁体２８２を介して、酸素（少なくとも酸素ラジカル、酸素
原子、酸素イオンのいずれかを含む）を導入し、酸素を過剰に含有する領域を形成する。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オン注入法、プラズマ処理などを用いることができる。酸素導入処理を、絶縁体２８２を
介して行うことで、絶縁体２８０を保護した状態で、過剰酸素領域を形成することができ
る（図１６）。なお、図中の矢印は酸素導入処理を示す。
また、酸素導入処理として、酸素を含むガスを用いることができる。酸素を含むガスとし
ては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることがで
きる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよく、例えば
、二酸化炭素と水素とアルゴンの混合ガスを用いることができる。
続いて、加熱処理を行う。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃
以上５００℃以下、さらに好ましくは３５０℃以上４００℃以下の温度で、不活性雰囲気
、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処
理の雰囲気は、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガス
を１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置
を用いることもできる（図１７）。なお、図中の矢印は加熱処理を示す。
加熱処理により、絶縁体２８０に導入された過剰酸素は、絶縁体２８０中を拡散する。こ
こで、絶縁体２８０は、酸素に対するバリア性を有する絶縁体２８２、および絶縁体２１
０により、包まれている。従って、絶縁体２８０に導入された過剰酸素は、外部に放出さ
れることを防ぎ、効率的に酸化物２３０へ供給される。
また、加熱処理により、絶縁体２８０の水素が移動し、絶縁体２８２に取り込まれる。絶
縁体２８２に取り込まれた水素は、絶縁体２８２中の酸素と反応することで、水が生成す
る場合がある。生成された水は、絶縁体２８２の上面から放出される。従って、絶縁体２
８０の不純物としての水素、及び水を低減することができる。なお、絶縁体２８２に酸化
アルミニウムを用いている場合、絶縁体２８２が触媒として機能していると考えられる。
酸化物２３０へ供給された酸素は、酸化物２３０中の酸素欠損を補償する。従って、トラ
ンジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特
性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の
変動を抑制すると共に、信頼性を向上させることができる。
また、酸素導入処理と加熱処理は、過剰酸素領域が十分に形成される、または酸素導入処
理によるダメージで絶縁体２８２のバリア性が破壊されない程度に、複数回、繰り返して
もよい。
ここで、絶縁体２８２のバリア性が弱くなった、または破壊された場合、絶縁体２８４を
形成したのち、酸素導入処理と加熱処理を行ってもよい。酸素導入処理を、絶縁体２８２
、および絶縁体２８４を介して行うことで、絶縁体２８０を保護した状態で、過剰酸素領
域を形成することができる。
なお、絶縁体２８４として、例えば、バリア性を有する酸化アルミニウム膜を、ＡＬＤ法
により形成することが好ましい。ＡＬＤ法を用いることで、緻密な、クラックやピンホー
ルなどの欠陥が低減された、または均一な厚さを備える絶縁体を形成することができる。
また、絶縁体２８２に、緻密な膜質の絶縁体２８４を積層することで、絶縁体２８０に導
入した過剰酸素を、トランジスタ２００側に、効果的に封じ込めることができる（図１８
）。
次に、容量素子１００を形成する。まず、絶縁体２８４上に、絶縁体１０２を形成する。
絶縁体１０２は、絶縁体２１０と同様の材料および方法で作製することができる。
例えば、絶縁体１０２には、容量素子１００などから、トランジスタ２００が設けられる
領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコ
ンを用いることができる。
次に、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０、絶縁体２８２、およ
び絶縁体２８４に、導電体２１８ａ、導電体２１８ｂ、導電体２１８ｃ、導電体２４０ａ
、および導電体２４０ｂ等に達する開口部を形成する。
その後、開口部を埋めるように導電膜を形成し、導電膜に平坦化処理を施すことにより、
絶縁体１０２の上面を露出させ、導電体２４４ａ、導電体２４４ｂ、導電体２４４ｃ、導
電体２４４ｄ、および導電体２４４ｅを形成する。なお、導電膜の形成は、導電体３２８
と同様の材料および方法で作製することができる（図１９）。
なお、導電体２４４を積層構造とする場合、絶縁体１０４と接する導電体として、窒化タ
ンタルなどの、酸素、水素、または水に対してバリア性を有する導電体を、ＡＬＤ法を用
いて成膜することが好ましい。ＡＬＤ法を用いて形成することで、緻密な、クラックやピ
ンホールなどの欠陥が低減された、または均一な厚さを備える導電体を形成することがで
きる。また、酸素、水素、または水に対してバリア性を有する絶縁体１０４と、酸素、水
素、または水に対してバリア性を有する導電体２４４が接することで、より強固に酸素、
水素、または水の拡散を抑制することができる。
次に、絶縁体１０２上に導電体１１２、および導電体１２４を形成する。なお、導電体１
１２、および導電体１２４は、導電体２４０、および導電体２６０、など他の導電体と同
様の材料および方法で作製することができる。導電体１１２、および導電体１２４を形成
するときに、絶縁体１０２の上面を、絶縁体１１４の膜厚よりも大きく除去することが好
ましい。例えば、オーバーエッチング処理とすることで、絶縁体１０２の一部も同時に除
去することができる。また、オーバーエッチング処理により、導電体１１２等を形成する
ことで、エッチング残渣を残すことなくエッチングすることができる。
また、当該エッチング処理の途中で、エッチングガスの種類を切り替えることにより、効
率よく絶縁体１０２の一部を除去することができる。
また、例えば、導電体１１２を形成した後、導電体１１２をハードマスクとして、絶縁体
１０２の一部を除去してもよい。
また、導電体１１２を形成した後、導電体１１２の表面を、クリーニング処理してもよい
。クリーニング処理をすることで、エッチング残渣等を除去することができる。
続いて、導電体１１２の側面、および上面を覆う絶縁体１１４を成膜する。絶縁体１１４
には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ア
ルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハ
フニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよ
く、積層または単層で設ける。
例えば、酸化アルミニウムなどのｈｉｇｈ−ｋ材料と、酸化窒化シリコンなどの絶縁耐力
が大きい材料の積層構造とすることが好ましい。当該構成により、容量素子１００は、ｈ
ｉｇｈ−ｋ材料により十分な容量を確保でき、絶縁耐力が大きい材料により絶縁耐力が向
上するため、容量素子１００の静電破壊を抑制し、容量素子１００の信頼性を向上させる
ことができる。
続いて、絶縁体１１４上に導電体１１６を形成する。なお、導電体１１６の形成は、導電
体１１２と同様の材料および方法で作製することができる。
導電体１１６は、絶縁体１１４を介して、導電体１１２の側面および上面を覆うように設
けられることが好ましい。当該構成により、導電体１１２の側面は、絶縁体１１４を介し
て、導電体１１６と対向する。従って、投影面積当たりの容量が大きな容量素子を形成す
ることができる。
続いて、容量素子１００を覆う絶縁体１２０を成膜する。絶縁体１２０となる絶縁体は、
絶縁体３２０等と同様の材料および方法により形成することができる。
絶縁体１２０上に、導電体１２８ａ、導電体１２８ｂ、導電体１２８ｃ、および導電体１
２８ｄを形成する。導電体１２８は、導電体３２８と同様の材料及び作製方法を用いて形
成すればよい。
続いて、絶縁体１２０上に、絶縁体１２２を成膜する（図２０）。絶縁体１２２となる絶
縁体は、絶縁体１２２等と同様の材料および方法により形成することができる。
以上の工程により、本発明の一態様の半導体装置を作製することができる。
上記工程を経て作製することにより、酸化物半導体を有するトランジスタを用いた半導体
装置は、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、
オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、
オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、
消費電力が低減された半導体装置を提供することができる。
＜絶縁体中の過剰酸素領域の作製方法２＞
本発明における絶縁体中の過剰酸素領域の作製方法について、図２１を用いて説明する。
なお、図２１は、半導体装置の作製方法において、絶縁体に過剰酸素領域を形成する工程
の一例を説明する工程フロー図である。
［第１の工程］
第１の工程は、トランジスタ２００を形成する工程を有する（図２１、ステップＳ０１参
照）。
［第２の工程］
第２の工程は、絶縁体２８０を形成する工程を有する（図２１、ステップＳ０２参照）。
［第１２の工程］
第１２の工程は、絶縁体１０２を形成する工程を有する（図２１、ステップＳ１２参照）
。なお、絶縁体２８０には、酸素、水素、または水に対するバリア性を有する材料を用い
る。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコ
ンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体
素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、ト
ランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いるこ
とが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とす
る。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐ
ｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、
絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲におい
て、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１
５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよ
い。
絶縁体１０２の膜厚は、１０ｎｍ以上８０ｎｍ以下、好ましくは２０ｎｍ以上６０ｎｍ以
下とするとよい。絶縁体１０２は、第１３の工程、および第１４の工程を繰り返し行った
としても、バリア性が破壊されない程度の膜厚で形成する。また、第１３の工程の酸素導
入処理において、ドーパントが通過する程度の膜厚で形成する。
［第１３の工程］
第１３の工程は、絶縁体１０２を介して、絶縁体２８０に酸素を導入する処理を行う工程
を有する（図２１、ステップＳ１３参照）。絶縁体２８０に酸素を導入する処理として、
イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理
などを用いることができる。本工程により、絶縁体２８０には、化学量論的組成を満たす
酸素よりも多くの酸素が導入され、過剰酸素領域が形成される。
［第１４の工程］
第１４の工程は、加熱処理を行う工程を有する（図２１、ステップＳ０５参照）。加熱処
理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好まし
くは３５０℃以上４００℃以下で行うとよい。また、加熱処理は、不活性雰囲気、または
酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理
は減圧状態で行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもで
きる。
加熱処理を行うことにより、第１３の工程により、導入された酸素が絶縁体２８０の膜中
、及びトランジスタ２００へと拡散する。トランジスタ２００を構成する酸化物２３０に
酸素が供給されることにより、酸化物２３０の酸素欠損が低減される。よって、トランジ
スタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を
有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動
を抑制すると共に、信頼性を向上させることができる。
なお、第１３の工程、及び第１４の工程を同時に行ってもよい。つまり、基板を加熱しな
がら酸素導入処理を行うことで、生産性を向上させることができる。
［第１５の工程］
第１５の工程では、絶縁体２８０に十分な過剰酸素領域が形成されたかを判断する（図２
１、ステップＳ０６参照）。十分に過剰酸素領域が形成されている場合、容量素子１００
等を形成するための工程を進めるとよい。一方、過剰酸素領域の形成が、不十分である場
合、過剰酸素領域が十分に形成されるまで、第１３の工程と第１４の工程を繰り返し行う
とよい。
このように、本発明の一態様の半導体装置の作製方法においては、絶縁体２８０に、酸素
の導入処理、及び加熱処理を繰り返し行うことで、過剰酸素領域を形成することができる
。また、絶縁体１０２を介して、酸素の導入処理を行うことで、絶縁体２８０へのダメー
ジを抑制し、効率的に酸素を導入することができる。したがって、酸化物半導体を有する
トランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることがで
きる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
（実施の形態４）
本実施の形態においては、先の実施の形態で例示したトランジスタが有する酸化物半導体
について、図２６乃至図３０を用いて以下説明を行う。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌ
ｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがあ
る。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置
が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さな
い、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ
）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構
造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉ
ｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。
不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い
。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解
析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の
結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行う
と、図２６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し
、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を
行っても、図２６（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２６（Ｃ）に示すよ
うに（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、Ｘ
ＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であるこ
とが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプロー
ブ径が３００ｎｍの電子線を入射させると、図２６（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２６（Ｅ）
に示す。図２６（Ｅ）より、リング状の回折パターンが確認される。したがって、プロー
ブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレ
ットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２６（Ｅ）における第
１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因する
と考えられる。また、図２６（Ｅ）における第２リングは（１１０）面などに起因すると
考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉ
ｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像
（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる
。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウ
ンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ
−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図２７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能Ｔ
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによ
って観察することができる。
図２７（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することが
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上
面と平行となる。
また、図２７（Ｂ）および図２７（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２７（Ｄ）および図２７（Ｅ）は、
それぞれ図２７（Ｂ）および図２７（Ｃ）を画像処理した像である。以下では、画像処理
の方法について説明する。まず、図２７（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得
したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残
すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：
Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像
処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフ
ィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子
配列を示している。
図２７（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図２７（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子
配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している
。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を
中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成
できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわ
かる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、
金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容す
ることができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複
数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡ
ＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌ
ａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもでき
る。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混
入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（
酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さ
らに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア
密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥
準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し
、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない
。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍ
の領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２８
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図２８（Ｂ）に示す。図２８（Ｂ）より、リング状の領域
内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの
電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入
射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、
図２８（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
図２８（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分
解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に
１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは
、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見ら
れない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質
酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、
ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物
半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
図２９に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２９（Ａ）は
電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２９（Ｂ
）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高
分解能断面ＴＥＭ像である。図２９（Ａ）および図２９（Ｂ）より、ａ−ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密
度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−
Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている
。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同
程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以
下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎ
Ｏ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応す
る。
図３０は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である
。なお、上述した格子縞の長さを結晶部の大きさとしている。図３０より、ａ−ｌｉｋｅ
ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなってい
くことがわかる。図３０より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−
／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ
−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８
ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３０よ
り、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、
それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射お
よびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件
は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域
の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、
不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶
の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わ
せることにより、所望の組成における単結晶に相当する密度を見積もることができる。所
望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、
加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組
み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの
半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図３１は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図で
ある。
図３１に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有し
ている。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１
１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、
図３１に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその
用途によって多種多様な構成を有している。例えば、図３１に示すＣＰＵまたは演算回路
を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するよ
うな構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、
例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図３１に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。
図３１に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６
が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子
によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択
されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容
量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行
われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図３２は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例
である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮
断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と
、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有す
る。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２
１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、
インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧ
ＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする
。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする
。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およ
びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２
の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２
の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態
となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図３２では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
なお、図３２では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
また、図３２において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラン
ジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外に
も、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトラ
ンジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成され
るトランジスタとすることもできる。
図３２における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２０
０に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ
）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号に応じて、トランジスタ１２１０の
状態（導通状態、または非導通状態）が決まり、回路１２０２から読み出すことができる
。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元
の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（
Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ等のＬＳＩ、Ｒ
Ｆ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。また、ＦＰＧＡ（
Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐ
ｌｅｘ ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ
Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩにも応用可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した表示装置に
ついて、図３３および図３４を用いて説明する。
＜表示装置の構成＞
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子
（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔ
ｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例とし
てＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表
示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコ
ントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。ま
た、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリ
ント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直
接実装されたモジュールも全て表示装置に含むものとする。
図３３は、本発明の一態様に係るＥＬ表示装置の一例である。図３３（Ａ）に、ＥＬ表示
装置の画素の回路図を示す。図３３（Ｂ）は、ＥＬ表示装置全体を示す上面図である。ま
た、図３３（Ｃ）は、図３３（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である
。
図３３（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複
数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。
したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素
子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発
明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
図３３（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容
量素子７４２と、発光素子７１９と、を有する。
なお、図３３（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加す
ることが可能である。逆に、図３３（Ａ）の各ノードにおいて、トランジスタ、スイッチ
、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の
電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極
と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ
７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７
４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、
定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いる
ことで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また
、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジ
スタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４
１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用す
ることができる。
図３３（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７
５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰ
Ｃ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路
７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５
または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図３３（Ｃ）は、図３３（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図
である。
図３３（Ｃ）には、トランジスタ７４１として、基板７００上の導電体７０５と、導電体
７０５が埋め込まれた絶縁体７０１、絶縁体７０１上の絶縁体７０２と、絶縁体７０２上
の半導体７０３と、半導体７０３上の導電体７０７ａおよび導電体７０７ｂと、半導体７
０３上の絶縁体７０６と、絶縁体７０６上の導電体７０４を有する構造を示す。なお、ト
ランジスタ７４１の構造は一例であり、図３３（Ｃ）に示す構造と異なる構造であっても
構わない。
したがって、図３３（Ｃ）に示すトランジスタ７４１において、導電体７０４および導電
体７０５はゲート電極としての機能を有し、絶縁体７０２および絶縁体７０６はゲート絶
縁体としての機能を有し、導電体７０７ａおよび導電体７０７ｂはソース電極またはドレ
イン電極としての機能を有する。なお、半導体７０３は、光が当たることで電気特性が変
動する場合がある。したがって、導電体７０５、導電体７０４のいずれか一以上が遮光性
を有すると好ましい。
なお、トランジスタ７４１上には、過剰酸素領域を有する絶縁体７０９を有する。また、
トランジスタ７４１は、バリア性を有する絶縁体７１０、および絶縁体７０８の間に設け
る構造である。
図３３（Ｃ）には、容量素子７４２として、絶縁体７１０上の導電体７１４ｃと、導電体
７１４ｃ上の絶縁体７１４ｂと、絶縁体７１４ｂ上の導電体７１４ａと、を有する構造を
示す。
容量素子７４２において、導電体７１４ｃは一方の電極として機能し、導電体７１４ａは
他方の電極として機能する。
図３３（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。
したがって、図３３（Ｃ）は表示品位の高いＥＬ表示装置である。
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで、
絶縁体７１６および絶縁体７２０は、トランジスタ７４１のソースとして機能する領域７
０５ａに達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される
。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続し
ている。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔
壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される
。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および
導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明
する。
図３４（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図３４に示す画素は
、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液
晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、
ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、
上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、
液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図３３（Ｂ）の一
点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図３４（Ｂ）に示す。図３４（Ｂ）にお
いて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３
３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体ま
たは半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子
７５２は、容量素子７４２についての記載を参照する。なお、図３４（Ｂ）には、図３３
（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されな
い。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さ
いトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリ
ークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる
。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態と
することで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液
晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、
開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、
絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導
電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ
７５１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上
には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７
９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５
および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９
７が配置される。
なお、液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴ
Ｎ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ
−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎ
ｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎ
ｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌ
ｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（
Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、
ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃ
ｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モ
ード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどを用
いることができる。ただし、これに限定されず、駆動方法として様々なものを用いること
ができる。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供するこ
とができる、または、表示品位の高い表示装置を提供することができる。または、高精細
の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔ
ｔｉｎｇ Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放
出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）
、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカ
ル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ
（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェロメトリック・モジュレ
ーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、
エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを
用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気
的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有してい
ても良い。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）また
はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅ
ｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示
装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディス
プレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）
などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペー
パーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する
場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすれ
ばよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するように
すればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けること
も可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファ
イトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜として
もよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物
半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さ
らに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することが
できる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、
ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜して
もよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパ
ッタリング法で成膜することも可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器に
ついて説明する。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３５に示
す。
図３５（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図３５（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
図３５（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９
１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３
は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられてい
る。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており
、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である
。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９
１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３
および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表
示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッ
チパネルを設けることで付加することができる。または、位置入力装置としての機能は、
フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加する
ことができる。
図３５（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
図３５（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
図３５（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度にしたがって切り替える構成としてもよい。
図３５（Ｆ）は乗用車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト
９５４等を有する。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
なお、以上の実施の形態において、本発明の一態様について述べた。ただし、本発明の一
態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記
載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一
態様として、トランジスタのチャネル形成領域、ソース領域、ドレイン領域などが、酸化
物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合に
よっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トラン
ジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、
様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一
態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジ
スタのソース領域、ドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲ
ルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン
、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または
例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトラン
ジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイ
ン領域などは、酸化物半導体を有していなくてもよい。
本実施例では、スパッタリング法を用いて成膜した酸化アルミニウム膜の上から、酸化窒
化シリコン膜にイオン注入法を用いて酸素を導入した試料のＴＤＳの分析結果について説
明する。
まず、イオン注入法で用いる加速電圧を設定するため、酸化窒化シリコン膜（図中でＳｉ
ＯＮと表記する）の上に酸化アルミニウム（図中でＡｌＯｘと表記する）を設けた積層膜
に酸素イオンを添加するシミュレーションを行った。本シミュレーションではイオン注入
法の加速電圧が異なるモデルＡ乃至モデルＥを用いた。モデルＡは加速電圧を１０ｋＶと
し、モデルＢは加速電圧を１５ｋＶとし、モデルＣは加速電圧を２０ｋＶとし、モデルＤ
は加速電圧を２５ｋＶとし、モデルＥは加速電圧を３０ｋＶとした。また、酸化アルミニ
ウム膜を膜厚３０ｎｍ、密度３．０５ｇ／ｃｍ３とし、酸化窒化シリコン膜を膜厚１２０
ｎｍ、密度２．２ｇ／ｃｍ３とした。また、添加する酸素イオンは１６Ｏ＋とし、ドーズ
量を１．０×１０１６ｉｏｎｓ／ｃｍ２とした。
なお、シミュレーション用のソフトウェアとして、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ
ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）を用いた。ＳＲＩＭは、
モンテカルロ法によるイオン導入過程のシミュレーションソフトウェアである。
モデルＡ乃至モデルＥのシミュレーションを行って得られたプロファイルを図３６に示す
。図３６で横軸は酸化アルミニウム膜表面からの深さ［ｎｍ］をとり、縦軸は酸素原子（
１６Ｏ）の濃度［ａｔｏｍｓ／ｃｍ３］をとる。
図３６に示すように、モデルＡでは酸化窒化シリコン膜中に導入される酸素の量が少ない
。また、モデルＤ及びモデルＥでは酸化窒化シリコン膜の奥深くまで酸素が導入される。
よって、本実施例では、酸化アルミニウム膜と酸化窒化シリコン膜の界面近傍にプロファ
イルのピークが見られるモデルＢの加速電圧１５ｋＶと、当該界面近傍から酸化窒化シリ
コン膜中にプロファイルが広がるモデルＣの加速電圧２０ｋＶを採用した。
本実施例では、以下の条件でイオン注入法を用いて酸素を導入した試料１Ａ乃至試料１Ｃ
について、ＴＤＳ分析を行った。以下に、試料１Ａ乃至試料１Ｃの作製方法について説明
する。
まず、シリコンウェハを熱酸化し、シリコンウェハ表面に１００ｎｍの熱酸化膜を形成し
た。熱酸化の条件は９５０℃で４時間であり、熱酸化の雰囲気は、３体積％ＨＣｌを含む
酸素雰囲気とした。
次に、熱酸化膜上に、ＤＣスパッタリング法を用いて５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜
（以下、ＩＧＺＯ膜と呼ぶ。）を成膜した。ＩＧＺＯ膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化
物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）ターゲットを用い、成膜ガスとしてアルゴ
ンガス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成
膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット−基板間距離を６０ｍｍと
した。
次に、ＩＧＺＯ膜上に、ＰＥＣＶＤ法を用いて５０ｎｍの酸化窒化シリコン膜を成膜した
。酸化窒化シリコン膜の成膜は、成膜ガスとしてＳｉＨ４ガス５ｓｃｃｍおよびＮ２Ｏガ
ス１０００ｓｃｃｍを用い、成膜圧力を１３３．３Ｐａとし、電源周波数を１３．５６Ｍ
Ｈｚとし、ＲＦ電源の電力を４５Ｗとし、基板温度を３２５℃とした。
次に、酸化窒化シリコン膜上に、ＲＦスパッタリング法を用いて３０ｎｍの酸化アルミニ
ウム膜を成膜した。酸化アルミニウム膜の成膜条件は、Ａｌ２Ｏ３ターゲットを用い、成
膜ガスとしてアルゴンガス２５ｓｃｃｍおよび酸素ガス２５ｓｃｃｍを用い、成膜圧力を
０．４Ｐａとし、成膜電力を２５００Ｗとし、基板温度を２５０℃とし、ターゲット−基
板間距離を６０ｍｍとした。
次に、試料１Ｂ及び試料１Ｃにおいて、イオン注入装置を用いて質量数１６の酸素イオン
（１６Ｏ＋）を、ドーズ量を１．０×１０１６ｉｏｎｓ／ｃｍ２として添加した。ここで
、試料１Ｂでは加速電圧を１５ｋＶとし、試料１Ｃでは加速電圧を２０ｋＶとした。なお
、試料１Ａにはイオン注入法による酸素イオンの添加を行わなかった。
次に、９０℃程度の燐酸と酢酸と硝酸を混ぜた溶液を用いてウェットエッチングを行って
酸化アルミニウム膜を除去した。
以上のようにして作製した試料１Ａ乃至試料１Ｃに、ＴＤＳ分析を行った結果を図３７（
Ａ）乃至（Ｃ）に示す。なお、当該ＴＤＳ分析においては、酸素分子に相当する質量電荷
比Ｍ／ｚ＝３２の放出量を測定した。図３７（Ａ）乃至（Ｃ）で横軸は基板の加熱温度［
℃］をとり、縦軸は質量電荷比Ｍ／ｚ＝３２の放出量に比例する強度をとる。
図３７（Ａ）乃至（Ｃ）に示すように、試料１Ａ乃至試料１Ｃで酸素分子の放出が見られ
た。酸素分子の放出量は、試料１Ａが３．１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であ
り、試料１Ｂが５．２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であり、試料１Ｃが７．３
×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であった。また、酸素原子の放出量に換算すると
、試料１Ａが６．３×１０１５ａｔｏｍｓ／ｃｍ２であり、試料１Ｂが１．０×１０１６
ａｔｏｍｓ／ｃｍ２であり、試料１Ｃが１．５×１０１６ａｔｏｍｓ／ｃｍ２であった。
また、酸素原子の放出量から膜厚５０ｎｍの酸化窒化シリコン膜中の酸素濃度を求めると
、試料１Ａが１．３×１０２１ａｔｏｍｓ／ｃｍ３であり、試料１Ｂが２．１×１０２１
ａｔｏｍｓ／ｃｍ３であり、試料１Ｃが２．９×１０２１ａｔｏｍｓ／ｃｍ３であった。
なお、試料１Ｂ及び試料１Ｃの酸化窒化シリコン膜中の酸素濃度は、図３６に示すシミュ
レーションと比較的良い一致を示した。
試料１Ａで放出された酸素分子は、スパッタリング法を用いて酸化アルミニウム膜を成膜
したときに、酸化窒化シリコン膜に導入された酸素に起因すると考えられる。これに対し
て、イオン注入法を用いて酸素イオンを添加した試料１Ｂ及び試料１Ｃでは、より多くの
酸素分子の放出が見られた。
以上により、酸化窒化シリコン膜の上に、スパッタリング法を用いて酸化アルミニウム膜
を成膜することにより、酸化窒化シリコン膜に酸素を導入できることが分かった。さらに
、酸化アルミニウム膜の上からイオン注入法を用いて酸素イオンを添加することにより、
酸化窒化シリコン膜中により多くの酸素を導入できることが分かった。
１０ 絶縁体
１２ 絶縁体
２０ 導電体
２２ 導電体
３０ 絶縁体
１００ 容量素子
１０２ 絶縁体
１０３ 絶縁体
１０４ 絶縁体
１１２ 導電体
１１４ 絶縁体
１１６ 導電体
１２０ 絶縁体
１２２ 絶縁体
１２４ 導電体
１２６ 導電体
１２８ 導電体
１２８ａ 導電体
１２８ｂ 導電体
１２８ｃ 導電体
１２８ｄ 導電体
２００ トランジスタ
２０５ 導電体
２０５ａ 導電体
２０５ｂ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２１８ａ 導電体
２１８ｂ 導電体
２１８ｃ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 酸化物
２３０ａ 酸化物
２３０ｂ 酸化物
２３０ｃ 酸化物
２４０ 導電体
２４０ａ 導電体
２４０ｂ 導電体
２４１ａ 導電体
２４１ｂ 導電体
２４４ 導電体
２４４ａ 導電体
２４４ｂ 導電体
２４４ｃ 導電体
２４４ｄ 導電体
２４４ｅ 導電体
２４５ａ 領域
２４５ｂ 領域
２５０ 絶縁体
２６０ 導電体
２６０ａ 導電体
２６０ｂ 導電体
２７０ 絶縁体
２８０ 絶縁体
２８２ 絶縁体
２８４ 絶縁体
３００ トランジスタ
３０１ 基板
３０２ 半導体領域
３０４ 絶縁体
３０６ 導電体
３０８ａ 低抵抗領域
３０８ｂ 低抵抗領域
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３２８ａ 導電体
３２８ｂ 導電体
３２８ｃ 導電体
３３０ 導電体
３３０ａ 導電体
３３０ｂ 導電体
３３０ｃ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３５８ 導電体
３５８ａ 導電体
３５８ｂ 導電体
３５８ｃ 導電体
７００ 基板
７０１ 絶縁体
７０２ 絶縁体
７０３ 半導体
７０４ 導電体
７０５ 導電体
７０５ａ 領域
７０６ 絶縁体
７０７ａ 導電体
７０７ｂ 導電体
７０８ 絶縁体
７０９ 絶縁体
７１０ 絶縁体
７１４ａ 導電体
７１４ｂ 絶縁体
７１４ｃ 導電体
７１６ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線

Claims (5)

  1. 基板上に、第１の絶縁体と、
    前記第１の絶縁体上の酸化物半導体を有するトランジスタと、
    前記トランジスタ上の第２の絶縁体と、
    前記第２の絶縁体上の第３の絶縁体と、を有し、
    前記第１の絶縁体、及び前記第３の絶縁体は、酸素、及び水素に対してバリア性を有し、
    前記第２の絶縁体は、過剰酸素領域を有し、
    前記トランジスタが設けられた領域の外縁において、前記第１の絶縁体と前記第３の絶縁体とが接することにより、前記トランジスタは、前記第１の絶縁体と前記第３の絶縁体とに包囲されていることを特徴とする半導体装置。
  2. 基板上に、第１の絶縁体と、
    前記第１の絶縁体上の第４の絶縁体と、
    前記第１の絶縁体上の酸化物半導体を有するトランジスタと、
    前記トランジスタ上の第２の絶縁体と、
    前記第２の絶縁体上の第３の絶縁体と、
    前記第３の絶縁体上の第５の絶縁体と、を有し、
    前記第１の絶縁体、前記第３の絶縁体、前記第４の絶縁体、前記第５の絶縁体は、酸素、及び水素に対してバリア性を有し、
    前記第２の絶縁体は、過剰酸素領域を有し、
    前記トランジスタが設けられた領域の外縁において、前記第４の絶縁体と前記第５の絶縁体とが接し、
    前記第４の絶縁体と前記第５の絶縁体とが接する領域の外縁において、前記第１の絶縁体と前記第２の絶縁体とが接し、
    前記トランジスタは、前記第４の絶縁体と前記第５の絶縁体とに包囲されており、
    前記第４の絶縁体と前記第５の絶縁体とは、前記第１の絶縁体と前記第２の絶縁体とに包囲されていることを特徴とする半導体装置。
  3. 請求項２において、
    前記第４の絶縁体、前記第５の絶縁体は、酸化アルミニウムであることを特徴とする半導体装置。
  4. 請求項１または請求項２において、
    前記第１の絶縁体、前記第３の絶縁体は、ＴＤＳ分析により、５０℃から５００℃の範囲において、水素原子に換算した水素の脱離量が、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下である窒化シリコンであることを特徴とする半導体装置。
  5. 請求項１または請求項２において、
    前記第１の絶縁体、前記第３の絶縁体は、酸化アルミニウムであることを特徴とする半導体装置。
JP2021107422A 2015-11-13 2021-06-29 半導体装置 Active JP7204829B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015222731 2015-11-13
JP2015222731 2015-11-13
JP2016218504A JP2017098545A (ja) 2015-11-13 2016-11-09 半導体装置及びその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016218504A Division JP2017098545A (ja) 2015-11-13 2016-11-09 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2021170651A true JP2021170651A (ja) 2021-10-28
JP7204829B2 JP7204829B2 (ja) 2023-01-16

Family

ID=58691622

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016218504A Withdrawn JP2017098545A (ja) 2015-11-13 2016-11-09 半導体装置及びその作製方法
JP2021107422A Active JP7204829B2 (ja) 2015-11-13 2021-06-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016218504A Withdrawn JP2017098545A (ja) 2015-11-13 2016-11-09 半導体装置及びその作製方法

Country Status (4)

Country Link
US (2) US10784284B2 (ja)
JP (2) JP2017098545A (ja)
TW (3) TWI781865B (ja)
WO (1) WO2017081579A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917207B2 (en) 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN116782639A (zh) * 2016-02-12 2023-09-19 株式会社半导体能源研究所 半导体装置及其制造方法
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN115799342A (zh) 2016-07-26 2023-03-14 株式会社半导体能源研究所 半导体装置
WO2018138619A1 (en) * 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP3688813A4 (en) * 2017-09-28 2021-06-23 INTEL Corporation MONOLITHIC INTEGRATION OF A THIN FILM TRANSISTOR ON A COMPLEMENTARY TRANSISTOR
JP7245788B2 (ja) * 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
CN111788696A (zh) 2018-02-28 2020-10-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP7046692B2 (ja) * 2018-04-17 2022-04-04 株式会社半導体エネルギー研究所 半導体装置
CN110875257B (zh) 2018-09-03 2021-09-28 联华电子股份有限公司 射频装置以及其制作方法
KR20200045878A (ko) * 2018-10-23 2020-05-06 삼성전자주식회사 얼라인 패턴을 포함하는 반도체 칩
US11211461B2 (en) 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11469327B2 (en) 2019-04-08 2022-10-11 Kepler Computing Inc. Doped polar layers and semiconductor device incorporating same
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
CN112786447B (zh) * 2021-01-22 2022-08-30 长江存储科技有限责任公司 氧化铝的去除方法及三维存储器的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212714A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 薄膜トランジスタアレイ基板、その製造方法、および表示装置
JP2014232870A (ja) * 2013-05-02 2014-12-11 株式会社半導体エネルギー研究所 半導体装置
JP2015019057A (ja) * 2013-06-11 2015-01-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2015053478A (ja) * 2013-08-07 2015-03-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015109425A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2015164181A (ja) * 2014-01-30 2015-09-10 株式会社半導体エネルギー研究所 半導体装置、電子機器及び半導体装置の作製方法
WO2015159179A1 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2015188059A (ja) * 2013-12-27 2015-10-29 株式会社半導体エネルギー研究所 発光装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332536A (ja) * 2002-05-10 2003-11-21 Fujitsu Ltd 半導体装置の製造方法
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP5170101B2 (ja) * 2007-11-02 2013-03-27 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR101995851B1 (ko) 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5917035B2 (ja) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202211311A (zh) 2011-01-26 2022-03-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8383490B2 (en) * 2011-07-27 2013-02-26 International Business Machines Corporation Borderless contact for ultra-thin body devices
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5917385B2 (ja) 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130187150A1 (en) 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102529174B1 (ko) 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6295802B2 (ja) * 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
US9773919B2 (en) * 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212714A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 薄膜トランジスタアレイ基板、その製造方法、および表示装置
JP2014232870A (ja) * 2013-05-02 2014-12-11 株式会社半導体エネルギー研究所 半導体装置
JP2015019057A (ja) * 2013-06-11 2015-01-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2015053478A (ja) * 2013-08-07 2015-03-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015109425A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2015188059A (ja) * 2013-12-27 2015-10-29 株式会社半導体エネルギー研究所 発光装置
JP2015164181A (ja) * 2014-01-30 2015-09-10 株式会社半導体エネルギー研究所 半導体装置、電子機器及び半導体装置の作製方法
WO2015159179A1 (en) * 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Also Published As

Publication number Publication date
TWI710029B (zh) 2020-11-11
TW202111819A (zh) 2021-03-16
US11271013B2 (en) 2022-03-08
TW202221796A (zh) 2022-06-01
TWI752702B (zh) 2022-01-11
JP2017098545A (ja) 2017-06-01
US20170141130A1 (en) 2017-05-18
TWI781865B (zh) 2022-10-21
US10784284B2 (en) 2020-09-22
US20200411565A1 (en) 2020-12-31
JP7204829B2 (ja) 2023-01-16
WO2017081579A1 (en) 2017-05-18
TW201727760A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP7204829B2 (ja) 半導体装置
JP6884569B2 (ja) 半導体装置及びその作製方法
JP7457074B2 (ja) 半導体装置
JP6975830B2 (ja) 半導体装置
JP6560896B2 (ja) 半導体装置および電子機器
TWI693719B (zh) 半導體裝置的製造方法
JP2022084712A (ja) 半導体装置
JP2022125146A (ja) 半導体装置
JP6925809B2 (ja) 半導体装置、モジュール、電子機器および半導体ウエハ
JP6608648B2 (ja) 半導体装置及びその作製方法
JP6851814B2 (ja) トランジスタ
JP6845692B2 (ja) 半導体装置
JP7300042B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221228

R150 Certificate of patent or registration of utility model

Ref document number: 7204829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150