JP2021169167A - 積層体および電子素子 - Google Patents

Abstract

【課題】高い電気特性を得ることができ、効率的に電子素子を製造することができる積層体を提供する。【解決手段】積層体１１は、炭化珪素から構成されており、シリコン面である第１面１２Ａを有するベース部１２と、ベース部１２が位置する側と反対側の主面である第２面１３Ａを有し、第１面１２Ａ上に配置されるグラフェン膜１３と、グラフェン膜１３が位置する側と反対側の主面である第３面２１Ａを有し、珪素を含み、第２面１３Ａ上に配置される酸化膜２１と、酸化膜２１が位置する側と反対側の主面である第４面２２Ａを有し、第３面２１Ａ上に配置される絶縁膜２２と、を備える。【選択図】図１

Description

本開示は、積層体および電子素子に関するものである。

グラフェンは、炭素原子がｓｐ^２混成軌道を形成して平面的に結合した物質である。このような炭素原子の結合状態に起因して、グラフェンにおけるキャリア（電子）の移動度は、極めて高い。グラフェンをトランジスタなどの電子素子のチャネルとして有効に利用することができれば、電子素子の性能の向上を図ることができる。

ＳｉＣ（炭化珪素）から構成される基板を加熱して珪素原子を離脱させることで基板の表層部をグラフェンに変換する方法がある。このようにして形成されたグラフェンを用いたトランジスタについて、非特許文献１に開示されている。

Ｙ．−Ｍ．Ｌｉｎ ｅｔ ａｌ．、"１００−ＧＨｚ Ｔｒａｎｓｉｓｔｏｒｓ ｆｒｏｍ Ｗａｆｅｒ−Ｓｃａｌｅ Ｅｐｉｔａｘｉａｌ Ｇｒａｐｈｅｎｅ"、ＳＣＩＥＮＣＥ．３２７，６６２（２０１０）

珪素原子を離脱させて形成されたグラフェンを含む積層体を用いてトランジスタなどの電子素子を製造する場合がある。グラフェンが露出した状態となっていると、例えばドライエッチング等を行った場合に、グラフェンを構成する炭素原子の結晶性の劣化を引き起こすおそれがある。そうすると、グラフェンにダメージを与えてしまい、グラフェンにおけるキャリアの高い移動度を確保できない。その結果、積層体の電気特性を低下させてしまう。また、積層体を用いて効率的に電子素子を製造することが求められる。そこで、高い電気特性を得ることができ、効率的に電子素子を製造することができる積層体および高い変調特性を得ることができる電子素子を提供することを目的の一つとする。

本開示に従った積層体は、炭化珪素から構成されており、シリコン面である第１面を有するベース部と、ベース部が位置する側と反対側の主面である第２面を有し、第１面上に配置されるグラフェン膜と、グラフェン膜が位置する側と反対側の主面である第３面を有し、珪素を含み、第２面上に配置される酸化膜と、酸化膜が位置する側と反対側の主面である第４面を有し、第３面上に配置される絶縁膜と、を備える。

上記積層体によれば、高い電気特性を得ることができ、効率的に電子素子を製造することができる。

図１は、実施の形態１における積層体の構造を示す概略断面図である。 図２は、実施の形態１に係る積層体を含む電子素子の断面の一部のＴＥＭ像である。 図３は、図２に示すＴＥＭ像におけるＥＤＸの結果を示す概略図である。 図４は、図２に示すＴＥＭ像におけるＥＤＸの結果を示す概略図である。 図５は、積層体の深さ方向における積層体の原子の組成比を示すグラフである。 図６は、本発明の範囲外である酸化膜を含まない積層体を含む電子素子を製造する際に製造工程において行うドライエッチングの前のラマン分光分析の結果を示すグラフである。 図７は、本発明の範囲外である酸化膜を含まない積層体を含む電子素子を製造する際に製造工程において行うドライエッチングの後のラマン分光分析の結果を示すグラフである。 図８は、実施の形態１における積層体を含む電子素子を製造する際に製造工程において行うドライエッチングの前のラマン分光分析の結果を示すグラフである。 図９は、実施の形態１における積層体を含む電子素子を製造する際に製造工程において行うドライエッチングの後のラマン分光分析の結果を示すグラフである。 図１０は、実施の形態１における積層体の製造方法の代表的な工程を示すフローチャートである。 図１１は、積層体の製造方法を示すための概略断面図である。 図１２は、加熱装置の構造を示す概略断面図である。 図１３は、グラフェン膜形成工程および酸化膜形成工程における珪素原子の付着の状態における加熱温度の変化を示す概略図である。 図１４は、酸化膜形成工程における珪素原子の付着の状態を示す概略図である。 図１５は、珪素を酸素と反応させて酸化膜とした状態を示す概略図である。 図１６は、実施の形態２における電界効果トランジスタ（ＦＥＴ）の概略断面図である。 図１７は、積層体を含むＦＥＴの製造方法の代表的な工程を示すフローチャートである。 図１８は、積層体を含むＦＥＴの製造方法を説明するための概略断面図である。 図１９は、積層体を含むＦＥＴの製造方法を説明するための概略断面図である。 図２０は、積層体を含むＦＥＴの製造方法を説明するための概略断面図である。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示に係る積層体は、炭化珪素から構成されており、シリコン面である第１面を有するベース部と、ベース部が位置する側と反対側の主面である第２面を有し、第１面上に配置されるグラフェン膜と、グラフェン膜が位置する側と反対側の主面である第３面を有し、珪素を含み、第２面上に配置される酸化膜と、酸化膜が位置する側と反対側の主面である第４面を有し、第３面上に配置される絶縁膜と、を備える。

炭化珪素から構成されるベース部と、ベース部上に配置されるグラフェン膜とを備える積層体においては、グラフェン膜におけるキャリア（電子）の移動度が高い。したがって、電子素子としてのトランジスタのチャネル層にグラフェン膜を利用することが考えられる。

上記した積層体によると、グラフェン膜上に珪素を含む酸化膜が配置されている。そうすると、積層体を用いてトランジスタなどの電子素子を製造する場合において、例えばドライエッチングを行ったとしても、グラフェン膜がダメージを受けるおそれを低減することができる。よって、電子素子の製造時におけるグラフェン膜の結晶性の低下等によって積層体の電気特性が低下するおそれを低減することができる。また、酸化膜上に配置される絶縁膜を、例えばトランジスタにおけるゲート絶縁膜等に利用することができる。よって、積層体の高い電気特性を維持することができ、効率的に電子素子を製造することができる。また、このような積層体に含まれるグラフェン膜をチャネル層にするトランジスタを電子素子として製造した場合において、変調特性を向上することができると考えられる。

上記積層体において、酸化膜は、Ｓｉ_ａＸ_{（１−ａ）}Ｏ_ｚまたはＳｉ_ａＸ_{（１−ａ）}Ｏ_ｚＮ_ｗで表されてもよい。ａは、０よりも大きく、１よりも小さくてもよい。ｗは、０よりも大きくてもよい。Ｘは、Ａｌ、ＨｆおよびＴｉのうちの少なくともいずれか１つであってもよい。このような積層体によると、トランジスタなどの電子素子を製造する場合に、上記酸化膜を絶縁膜として有効に利用することができる。

上記積層体において、ａは、０．１以上０．９以下であってもよい。このような積層体によると、トランジスタなどの電子素子を製造する場合に、上記酸化膜を絶縁膜としてより有効に利用することができる。

上記積層体において、酸化膜の厚さは、０．１ｎｍ以上１０ｎｍ以下であってもよい。このようにすることにより、酸化膜の厚さを適切にして、トランジスタなどの電子素子を製造した場合に、電子素子の変調特性を良好にすることができる。

本開示に係る電子素子は、炭化珪素から構成されており、シリコン面である第１面を有するベース部と、ベース部が位置する側と反対側の主面である第２面を有し、第１面上に配置されるグラフェン膜と、グラフェン膜が位置する側と反対側の主面である第３面を有し、珪素を含み、第２面のうちの一部の上に配置される酸化膜と、酸化膜が位置する側と反対側の主面である第４面を有し、第３面上に配置される絶縁膜と、を備える積層体と、第２面上の、酸化膜が配置される位置と異なる位置に配置される第１電極と、第２面上の、酸化膜が配置される位置と異なる位置であって、第１電極とは離れて配置される第２電極と、第４面上に配置される第３電極と、を備える。本開示の電子素子によれば、上記積層体を備えることにより、効率的に製造することができ、変調特性を向上させることができる。

［本開示の実施形態の詳細］
次に、本開示の積層体の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。

（実施の形態１）
本開示の実施の形態１に係る積層体について説明する。図１は、実施の形態１における積層体の構造を示す概略断面図である。図１において、積層体１１の厚さ方向は、矢印Ｔで示される。

図１を参照して実施の形態１における積層体１１は、ベース部１２と、グラフェン膜１３と、酸化膜２１と、絶縁膜２２と、を備える。ベース部１２は、円板状である。ベース部１２の直径として、例えば２インチ（５０．８ｍｍ）が選択される。なお、ベース部１２の直径として、例えば４インチ（１０１．６ｍｍ）を選択してもよい。ベース部１２は、炭化珪素（ＳｉＣ）から構成されている。ベース部１２を構成する炭化珪素（ＳｉＣ）は、六方晶ＳｉＣであって、例えば６Ｈ構造を有する。なお、ベース部１２を構成するＳｉＣは、六方晶ＳｉＣであって、４Ｈ構造を有してもよい。ベース部１２は、厚さ方向の一方側に位置する主面である第１面１２Ａを有する。第１面１２Ａは、ベース部１２を構成するＳｉＣのシリコン面である。

グラフェン膜１３は、ベース部１２の第１面１２Ａ上に配置される。グラフェン膜１３は、一方の主面１３Ｂがベース部１２の第１面１２Ａと対向して配置される。グラフェン膜１３は、ベース部１２が位置する側と反対側の主面である第２面１３Ａを有する。

酸化膜２１は、グラフェン膜１３の第２面１３Ａ上に配置される。酸化膜２１は、一方の主面２１Ｂがグラフェン膜１３の第２面１３Ａと対向して配置される。酸化膜２１は、グラフェン膜１３が位置する側と反対側の主面である第３面２１Ａを有する。酸化膜２１は、珪素を含む。本実施形態においては、酸化膜２１は、Ｓｉ_ａＸ_{（１−ａ）}Ｏ_ｚで表される。ａは、０よりも大きく、１よりも小さい。Ｘは、アルミニウムである。図１において、グラフェン膜１３と酸化膜２１との界面２３Ｂを破線で図示している。また、理解の容易の観点から、グラフェン膜１３、酸化膜２１および絶縁膜２２の厚さを厚く図示している。

絶縁膜２２は、酸化膜２１の第３面２１Ａ上に配置される。絶縁膜２２は、一方の主面２２Ｂが酸化膜２１の第３面２１Ａと対向して配置される。絶縁膜２２は、酸化膜２１が位置する側と反対側の主面であって露出する面である第４面２２Ａを有する。実施の形態１における絶縁膜２２は、具体的には例えば原子層体積法（ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ））により形成されたＡｌ_２Ｏ_３である。積層体１１において、第４面２２Ａは、積層体１１の露出面となる。図１において、酸化膜２１と絶縁膜２２との界面２３Ａを破線で図示している。

図２は、実施の形態１に係る積層体１１を含む電子素子の断面の一部のＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像である。ＴＥＭ像の撮影については、ＪＥＭ−２８００（日本電子株式会社製）を用い、測定条件については、加速電圧を２００ｋＶ、プローブのサイズを０．５ｎｍ、ＣＬ絞りを３とした。また、後述するＥＤＸによる原子の検出の条件としては、ＥＤＸ（サーモフィッシャーサイエンティフィック株式会社製）を用い、測定条件については、スポットサイズを０．５ｎｍとし、ＣＬ絞りを３とし、分析モードをマッピングとし、分析時間を２０分間とした。

図２を参照して、電子素子２７は、上記した積層体１１と、電極２４と、を含む。電極２４は、積層体１１上、具体的には、積層体１１に含まれる絶縁膜２２の第４面２２Ａ上に配置される。電極２４は、ニッケル層２５と、金層２６とを含む。ニッケル層２５は、第４面２２Ａ上に配置される。金層２６は、ニッケル層２５上に配置される。電子素子２７における電極２４としては、例えばトランジスタにおけるゲート電極が挙げられる。

図３および図４は、図２に示すＴＥＭ像におけるＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）の結果を示す概略図である。図３中の像２８Ａ内において黒色のドットで珪素原子の分布状態を示し、像２８Ｂ内において黒色のドットでアルミニウム原子の分布状態を示し、像２８Ｃ内において黒色のドットで酸素原子の分布状態を示す。図４中の像２９Ａ内において黒色のドットで珪素原子の分布状態を示し、像２９Ｂ内において黒色のドットでアルミニウム原子の分布状態を示し、像２９Ｃ内において黒色のドットで酸素原子の分布状態を示す。図４は、図３の一部を拡大して示す図である。界面２３Ａと界面２３Ｂとの厚さ方向の距離は、約５ｎｍである。

図３および図４を参照して、界面２３Ａと界面２３Ｂとの間の層に珪素および酸素が多く分布していることが把握できる。すなわち、界面２３Ａと界面２３Ｂとの間に珪素を含む酸化膜２１が配置されていることが把握できる。また、酸化膜２１中にアルミニウムが分布していることが把握できる。

図５は、積層体１１の深さ方向における積層体１１の原子の組成比を示すグラフである。図５において、縦軸は組成比（ａｔｏｍ％）を示し、横軸は深さを示す。線Ｓ_１で珪素原子の組成比を示し、線Ｓ_２で酸素原子の組成比を示し、線Ｓ_３でアルミニウム原子の組成比を示す。横軸において露出面からの深さは、矢印で示す向きに向かって浅くなる。なお、グラフェン膜１３は、界面２３Ｂよりもやや深い位置にあると考えられる。図３および図４に示す界面２３Ａおよび界面２３Ｂの位置についても図５中に図示している。

図５を参照して、界面２３Ｂに達するまでは、積層体１１には珪素が多く含まれている。酸素およびアルミニウムは含有されていない。すなわち、界面２３Ｂに達するまでの位置には、ベース部１２が配置されていることが把握できる。界面２３Ｂに達した後、珪素の含有比率が減少していき、酸素の含有比率が増加していく。また、アルミニウムの含有比率も増加していく。深さが浅くなるほど、珪素の含有比率が減少していき、酸素の含有比率およびアルミニウムの含有比率が増加していく。この界面２３Ｂと界面２３Ａとの間の層において、珪素を含む酸化膜、本実施形態においてはさらにアルミニウムを含む酸化膜が形成されていることが把握できる。

このような積層体１１によると、グラフェン膜１３上に珪素を含む酸化膜２１が配置されている。そうすると、積層体１１を用いてトランジスタなどの電子素子を製造する場合において、例えばドライエッチングを行ったとしても、グラフェン膜１３がダメージを受けるおそれを低減することができる。よって、電子素子の製造時におけるグラフェン膜１３の結晶性の低下等によって積層体１１の電気特性が低下するおそれを低減することができる。また、酸化膜２１上に配置される絶縁膜２２を、例えばトランジスタにおけるゲート絶縁膜等に利用することができる。その結果、積層体１１の高い電気特性を維持することができ、効率的に電子素子を製造することができる。また、このような積層体１１に含まれるグラフェン膜１３をチャネル層にするトランジスタを電子素子として製造した場合において、変調特性を向上することができると考えられる。

図６は、本発明の範囲外である酸化膜を含まない積層体を含む電子素子を製造する際に製造工程において行うドライエッチングの前のラマン分光分析の結果を示すグラフである。図７は、本発明の範囲外である酸化膜を含まない積層体を含む電子素子を製造する際に製造工程において行うドライエッチングの後のラマン分光分析の結果を示すグラフである。図８は、実施の形態１における積層体１１を含む電子素子を製造する際に製造工程において行うドライエッチングの前のラマン分光分析の結果を示すグラフである。図９は、実施の形態１における積層体１１を含む電子素子を製造する際に製造工程において行うドライエッチングの後のラマン分光分析の結果を示すグラフである。図６〜図９において、縦軸は検出強度（ａｒｂ．ｕｎｉｔ）を示し、横軸はラマンシフト（ｃｍ^−１）を示す。なお、ラマン分光分析については、５３２ｎｍの波長のレーザーを使用した。

まず、図６および図７を参照して、本発明の範囲外である酸化膜を含まない積層体を用いて製造された電子素子において、ドライエッチングを行う前と比較して、ドライエッチングを行った後では、ラマンシフトが１３００〜１４５０ｃｍ^−１の範囲において図６および図７中の矢印で示す位置付近にＤピークが出現していることが認められる。Ｄピークは、結晶の欠陥に基づいて発生するピークであり、ドライエッチングを行った際に結晶に欠陥が発生していることが把握できる。これに対し、図８および図９を参照して、実施の形態１における積層体１１を用いて製造された電子素子において、ドライエッチングを行う前と比較して、ドライエッチングを行った後では、ラマンシフトが１３００〜１４５０ｃｍ^−１の範囲において図８および図９中の矢印で示す位置付近にＤピークが出現していない。よって、ドライエッチングを行った際に結晶に欠陥が発生していないことが把握できる。実施の形態１における積層体１１では、例えば酸化膜２１がドライエッチングにおける保護膜として機能したと考えられる。

以上より、実施の形態１における積層体１１によれば、高い電気特性を得ることができる。また、効率的に電子素子を製造することができる。

次に、図１０〜図１２を参照して、実施の形態１における積層体１１の製造方法の一例の概要について説明する。

図１０は、実施の形態１における積層体１１の製造方法の代表的な工程を示すフローチャートである。図１０を参照して、実施の形態１における積層体１１の製造方法では、まず工程（Ｓ１０）として原料基板準備工程が実施される。図１１は、積層体１１の製造方法を示すための概略断面図である。図１１を参照して、この工程（Ｓ１０）では、例えば、直径２インチ（５０．８ｍｍ）の６Ｈ−ＳｉＣから構成される炭化珪素基板５１が準備される。具体的には、例えばＳｉＣから構成されるインゴットをスライスすることにより、ＳｉＣから構成される炭化珪素基板５１が得られる。炭化珪素基板５１の表面が研磨された後、洗浄等のプロセスを経て主面の平坦性および清浄性が確保される。炭化珪素基板５１は、第１基板面５１Ａを有する。第１基板面５１Ａは、炭化珪素基板５１を構成するＳｉＣのシリコン面である。

次に、チャンバー内に配置されたカバー部材により閉じられた第１空間内に炭化珪素基板を配置する工程（Ｓ２０）として炭化珪素基板配置工程が実施される。この工程（Ｓ２０）は、例えば図１２に示す加熱装置を用いて実施することができる。図１２は、加熱装置の構造を示す概略断面図である。図１２を参照して、加熱装置４１は、チャンバー４２と、サセプタ４３と、カバー部材４４と、気体導入管４５と、気体排出管４６とを備える。

チャンバー４２は、中空円筒状の形状を有する側壁部４２Ａと、側壁部４２Ａの第１の端部を閉塞する底壁部４２Ｂと、側壁部４２Ａの第２の端部を閉塞する上壁部４２Ｃとを含む。チャンバー４２の内部の底壁部４２Ｂ上には、サセプタ４３が配置される。サセプタ４３は、炭化珪素基板５１を保持するための基板保持面４３Ａを有する。

チャンバー４２の内部には、サセプタ４３を覆うためのカバー部材４４が配置される。カバー部材４４は、たとえば一対の端部のうちの一方の端部が閉塞され、他方の端部が開口する中空円筒状の形状を有する。カバー部材４４の他方の端部側が底壁部４２Ｂに接触するようにカバー部材４４が配置される。サセプタ４３およびサセプタ４３上の炭化珪素基板５１は、カバー部材４４およびチャンバー４２の底壁部４２Ｂにより取り囲まれる。カバー部材４４およびチャンバー４２の底壁部４２Ｂにより取り囲まれる空間である第１空間４３Ｃ内に、サセプタ４３およびサセプタ４３上の炭化珪素基板５１が配置される。カバー部材４４は、上壁面４４Ａと、側壁面４４Ｂとを含む。カバー部材４４の上壁面４４Ａと、炭化珪素基板５１の第１基板面５１Ａとが対向する。

ここで、上記した実施の形態１における積層体１１を得るための手法として、例えば、カバー部材４４で覆った第１空間４３Ｃに珪素を配置した状態で加熱してシリコン面から珪素原子を離脱させる。具体的な一例としては、第１基板面５１Ａと対向するカバー部材４４の上壁面４４Ａに、シリコンを付着させる。すなわち、第１空間４３Ｃ内には、珪素原子を含有する物質を含む第１部材としての珪素層４７が配置される。より具体的には、上壁面４４Ａに珪素層４７を蒸着させる。このようにすることにより、第１基板面５１Ａからの珪素原子を離脱させる速度を比較的遅くすると共に、離脱させた珪素原子の第１基板面５１Ａへの再付着を促進することが容易となる。

気体導入管４５および気体排出管４６は、チャンバー４２の上壁部４２Ｃに接続される。気体導入管４５および気体排出管４６は、上壁部４２Ｃに形成された貫通孔に一方の端部において接続される。気体導入管４５の他方の端部は、不活性ガスを保持するガス保持部（図示しない）に接続される。実施の形態１では、ガス保持部にはアルゴンが保持される。気体排出管４６の他方の端部は、ポンプ等の排気装置（図示しない）に接続される。

工程（Ｓ２０）は、加熱装置４１を用いて以下のように実施することができる。まず、サセプタ４３の基板保持面４３Ａに工程（Ｓ１０）において準備された炭化珪素基板５１が配置される。次に、サセプタ４３および炭化珪素基板５１を覆うように、工程（Ｓ２０）において、カバー部材４４が底壁部４２Ｂ上に配置される。これにより、サセプタ４３およびサセプタ４３上の炭化珪素基板５１は、カバー部材４４およびチャンバー４２の底壁部４２Ｂにより取り囲まれ、第１空間４３Ｃ内に配置される。

次に、気体導入管４５に取り付けられたバルブ（図示しない）が閉じた状態で気体排出管４６に取り付けられたバルブ（図示しない）が開いた状態とされる。そして、気体排出管４６に接続された排気装置が作動することにより、チャンバー４２の内部の気体が矢印Ｆ_２に沿って気体排出管４６から排出される。これにより、チャンバー４２の内部が減圧される。ここで、サセプタ４３および炭化珪素基板５１は、カバー部材４４およびチャンバー４２の底壁部４２Ｂにより取り囲まれているものの、カバー部材４４と底壁部４２Ｂとは接合されているわけではない。そのため、チャンバー４２の内部の減圧が進行すると、第１空間４３Ｃの内部と外部との圧力差によりカバー部材４４と底壁部４２Ｂとのわずかな隙間から第１空間４３Ｃ内の気体が排出される。その結果、第１空間４３Ｃ内も減圧される。

次に、排気装置の動作が停止されると共に、気体導入管４５に取り付けられたバルブが開いた状態とされる。これにより、ガス保持部に保持されているアルゴンが、気体導入管４５を通って矢印Ｆ_１に沿ってチャンバー４２の内部に導入される。ここで、チャンバー４２内の圧力が上昇すると、第１空間４３Ｃの内部と外部との圧力差によりカバー部材４４と底壁部４２Ｂとのわずかな隙間から内部にアルゴンが侵入する。このようにして、チャンバー４２の内部の気体が、アルゴンにより置換される。チャンバー４２の内部のアルゴンの圧力が常圧（大気圧）にまで上昇すると、余剰のアルゴンが気体排出管４６から排出されることにより、内部の圧力が常圧に維持される。すなわち、チャンバー４２の内部が、常圧のアルゴン雰囲気に維持される。

次に、第１空間内の炭化珪素基板を加熱することにより、第１基板面から珪素原子を離脱させてグラフェン膜を形成する工程（Ｓ３０）としてグラフェン膜形成工程が実施される。図１３は、グラフェン膜形成工程および後述する酸化膜形成工程の一部における加熱時間と温度との関係を概略的に示すグラフである。図１３において、縦軸は温度（℃）を示し、横軸は時間を示す。図１３を参照して、この工程では、炭化珪素基板５１が加熱される。炭化珪素基板５１は、例えばチャンバー４２が加熱されることにより加熱される。チャンバー４２は、例えば誘導加熱により加熱されてもよい。炭化珪素基板５１は、例えば常圧のアルゴン中において１６００℃以上１９００℃以下の温度に加熱される。具体的な加熱処理の内容として、例えば１８００℃で５分間加熱してもよい。これにより、ＳｉＣから構成される炭化珪素基板５１の第１基板面５１Ａ側から珪素原子が離脱し、第１基板面５１Ａを含む表層部がグラフェン膜に変換される。

次に、形成されたグラフェン膜に珪素原子を付着させて、酸化膜を形成する工程（Ｓ４０）として酸化膜形成工程が実施される。図１４は、酸化膜形成工程における珪素原子の付着の状態を示す概略図である。図１４を参照して、この工程では、炭化珪素基板５１は、例えば常圧のアルゴン中において上記グラフェン膜形成工程と同じ温度か、１７００℃に温度を下げた状態とする。この状態は１〜３０分間保持される。このようにしてカバー部材４４によって形成される第１空間４３Ｃ内に浮遊している珪素原子３０をグラフェン膜１３の表面、具体的には、グラフェン膜１３の第２面１３Ａに付着させる。

珪素原子３０を付着させた後、珪素と酸素を反応させて酸化膜とする。図１５は、珪素を酸素と反応させて酸化膜とした状態を示す概略図である。図１５を参照して、グラフェン膜１３の第２面１３Ａ上には、酸化膜２１が形成される。酸化膜２１は、例えば加熱装置４１から珪素を付着させた炭化珪素基板５１を取り出し、珪素と酸素とを接触させて自然酸化膜を形成することにしてもよい。また、加熱装置４１内において酸素を供給しながら加熱等を行って酸化膜を形成することにしてもよい。

その後、酸化膜２１上に例えば原子層堆積法等を用いて原子層を堆積させて絶縁膜を形成して、絶縁膜を形成する工程（Ｓ５０）として絶縁膜形成工程が実施される。

このようにして、図１を参照して、ベース部１２と、ベース部１２の第１面１２Ａ上に配置されるグラフェン膜１３と、グラフェン膜１３の第２面１３Ａ上に配置される酸化膜２１と、酸化膜２１の第３面２１Ａ上に配置される絶縁膜２２と、を備える積層体１１が得られる。このようにすることにより、上記した積層体１１を効率的に得ることができる。

なお、このようにして得られる積層体１１については、ＳｉＣから構成されるベース部１２とグラフェン膜１３との密着性が良好である。また、グラフェン膜１３を炭化珪素基板５１の全面に形成することができる。したがって、量産性が求められるトランジスタのような電子素子を製造する際に好適である。

上記の実施の形態において、酸化膜２１は、窒素を含んでもよい。すなわち、積層体１１において、酸化膜は、Ｓｉ_ａＸ_{（１−ａ）}Ｏ_ｚまたはＳｉ_ａＸ_{（１−ａ）}Ｏ_ｚＮ_ｗで表されてもよい。ｗは、０よりも大きくてもよい。また、Ｘは、Ａｌに限らず、Ａｌ、ＨｆおよびＴｉのうちの少なくともいずれか１つであってもよい。このような積層体１１によると、トランジスタなどの電子素子を製造する場合に、上記酸化膜２１を絶縁膜として有効に利用することができる。

また、上記の実施の形態において、ａは、０．１以上０．９以下であってもよい。このような積層体１１によると、トランジスタなどの電子素子を製造する場合に、上記酸化膜２１を絶縁膜としてより有効に利用することができる。なお、ａを０．３以上０．７以下とすることがより好適である。

上記積層体１１において、酸化膜２１の厚さは、０．１ｎｍ以上１０ｎｍ以下であってもよい。このようにすることにより、酸化膜２１の厚さを適切にして、トランジスタなどの電子素子を製造した場合に、電子素子の変調特性を良好にすることができる。酸化膜２１の厚さは、さらに好適には、１ｎｍ以上７ｎｍ以下である。

（実施の形態２）
次に、上記実施の形態１の積層体１１を用いて作製される電子素子の一例であるＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）について説明する。図１６は、実施の形態２におけるＦＥＴの概略断面図である。図１６を参照して、実施の形態２におけるＦＥＴ１５は、ベース部１２と、グラフェン膜１３と、酸化膜２１および絶縁膜２２を含むゲート絶縁膜１９とを備える積層体１１を含む。ＦＥＴ１５は、さらに第１電極としてのソース電極１６と、ソース電極１６とは離れて配置される第２電極としてのドレイン電極１７と、ソース電極１６およびドレイン電極１７と離れて配置される第３電極としてのゲート電極１８と、を含む。

ソース電極１６は、第２面１３Ａ上に配置される。ソース電極１６は、第２面１３Ａに接触して形成される。ソース電極１６は、グラフェン膜１３とオーミック接触可能な導電体、例えばＮｉ（ニッケル）／Ａｕ（金）から構成されている。ドレイン電極１７は、第２面１３Ａ上に配置される。ドレイン電極１７は、第２面１３Ａに接触して形成される。ドレイン電極１７は、グラフェン膜１３とオーミック接触可能な導電体、例えばＮｉ／Ａｕから構成されている。

ソース電極１６とドレイン電極１７との間に位置するグラフェン膜１３の第２面１３Ａを覆うように、酸化膜２１が配置される。ソース電極１６の一部とドレイン電極１７の一部および酸化膜２１を覆うように絶縁膜２２を形成し、酸化膜２１と絶縁膜２２にてゲート絶縁膜１９として機能させる。ゲート絶縁膜１９は、例えば窒化珪素（ＳｉＮ）、酸化アルミニウム（Ａｌ_２Ｏ_３）等の絶縁体から構成されている。本実施形態においては、ゲート絶縁膜１９は、酸化膜２１および絶縁膜２２を含む。

ゲート電極１８は、ゲート絶縁膜１９上に接触するように配置される。ゲート電極１８は、ソース電極１６とドレイン電極１７との間に位置する第２面１３Ａに対応する領域に配置される。ゲート電極１８は、導電体、例えばＮｉ／Ａｕから構成されている。

このＦＥＴ１５において、ゲート電極１８に印加される電圧が閾値電圧未満の状態、すなわち、ＦＥＴ１５がオフの状態では、ソース電極１６とドレイン電極１７との間（チャネル領域）に位置するグラフェン膜１３にはキャリアとなる電子が十分に存在せず、ソース電極１６とドレイン電極１７との間に電圧が印加されても非導通の状態が維持される。一方、ゲート電極１８に閾値電圧以上の電圧が印加されてＦＥＴ１５がオンの状態となると、チャネル領域にキャリアとなる電子が生成する。その結果、キャリアとなる電子が生成したチャネル領域によってソース電極１６とドレイン電極１７とが電気的に接続された状態となる。このような状態でソース電極１６とドレイン電極１７との間に電圧が印加されると、ソース電極１６とドレイン電極１７との間に電流が流れる。

ここで、実施の形態２のＦＥＴ１５では、ソース電極１６とドレイン電極１７とが、上記実施の形態１において説明した積層体１１の第２面１３Ａ上に形成される。また、ゲート電極１８は、酸化膜２１および絶縁膜２２を含むゲート絶縁膜１９上に配置される。すなわち、電子素子としてのＦＥＴ１５は、炭化珪素から構成されており、シリコン面である第１面を有するベース部１２と、ベース部１２が位置する側と反対側の主面である第２面を有し、第１面上に配置されるグラフェン膜１３と、グラフェン膜１３が位置する側と反対側の主面である第３面を有し、珪素を含み、第２面のうちの一部の上に配置される酸化膜２１と、酸化膜２１が位置する側と反対側の主面である第４面を有し、第３面上に配置される絶縁膜２２と、を備える積層体１１と、第２面上の、酸化膜が配置される位置と異なる位置に配置される第１電極としてのソース電極１６と、第２面上の、酸化膜が配置される位置と異なる位置であって、ソース電極１６とは離れて配置される第２電極としてのドレイン電極１７と、第４面上に配置される第３電極としてのゲート電極１８と、を備える。このような積層体１１を含むＦＥＴ１５は、効率的に製造することができ、変調特性を向上させることができる。

次に、図１および図１７を参照して、実施の形態２のＦＥＴ１５の製造方法について説明する。図１７は、積層体１１を含むＦＥＴ１５の製造方法の代表的な工程を示すフローチャートである。図１７を参照して、実施の形態２のＦＥＴ１５の製造方法では、まず工程（Ｓ１１０）として処理部材準備工程が実施される。この工程（Ｓ１１０）では、上記実施の形態１の積層体１１のうち、処理部材として絶縁膜２２が形成されていない状態のものが準備される。積層体１１のうち、絶縁膜２２が形成されていない状態のものは、上記実施の形態１において説明した製造方法において、工程（Ｓ１０）〜（Ｓ４０）を実施することにより製造することができる。

次に、図１７を参照して、工程（Ｓ１２０）としてオーミック電極形成工程が実施される。この工程（Ｓ１２０）では、図１および図１８を参照して、第２面１３Ａに接触するようにソース電極１６およびドレイン電極１７が形成される。まず、珪素と酸素を反応させてグラフェン膜１３の第２面１３Ａ上に酸化膜２１を形成した後、グラフェン膜１３の第２面１３Ａ上のソース電極１６およびドレイン電極１７が形成されるべき領域の酸化膜２１を例えばフッ酸洗浄等により除去する。その後、ソース電極１６およびドレイン電極１７が形成されるべき領域に対応する開口を有するレジストから構成されるマスク層を酸化膜２１上に形成する。次に、ソース電極１６およびドレイン電極１７を構成する導電体（例えばＮｉ／Ａｕ）から構成される導電膜を形成した後、リフトオフを実施することによりソース電極１６およびドレイン電極１７を形成することができる。

次に、図１７を参照して、工程（Ｓ１３０）として絶縁膜形成工程が実施される。この工程（Ｓ１３０）では、図１９を参照して、ソース電極１６とドレイン電極１７との間の領域を覆うように、絶縁膜２２が形成される。具体的には、酸化膜２１の第３面２１Ａ、ソース電極１６およびドレイン電極１７を覆うように絶縁膜２２が形成される。絶縁膜２２を形成する工程は、上記の工程（Ｓ５０）に相当する。ゲート絶縁膜１９は、酸化膜２１と、酸化膜２１上に形成される絶縁膜２２とを含む。酸化膜２１上に形成される絶縁膜２２は、例えばＣＶＤ法により形成することができる。絶縁膜２２を構成する材料としては、例えば窒化珪素（ＳｉＮ）を採用することができる。

次に、図１７を参照して、工程（Ｓ１４０）としてゲート電極形成工程が実施される。この工程（Ｓ１４０）では、図１９および図２０を参照して、ソース電極１６とドレイン電極１７との間に位置する第２面１３Ａを覆う絶縁膜２２上に接触するように、ゲート電極１８が形成される。ゲート電極１８は、例えばゲート電極１８が形成されるべき領域に対応する開口を有するレジストから構成されるマスク層を形成し、ゲート電極１８を構成する導電体（例えばＮｉ／Ａｕ）から構成される導電膜を形成した後、リフトオフを実施することにより形成することができる。

次に、図１７を参照して、工程（Ｓ１５０）としてコンタクトホール形成工程が実施される。この工程（Ｓ１５０）では、図１６および図２０を参照して、ソース電極１６上およびドレイン電極１７上に位置する絶縁膜２２を除去することにより、ソース電極１６およびドレイン電極１７と配線とのコンタクトを可能にするためのコンタクトホールが形成される。具体的には、例えばソース電極１６上およびドレイン電極１７上に対応する領域に開口を有するマスクを形成し、開口から露出する絶縁膜２２をエッチングにより除去する。これにより、コンタクトホールが形成されると共に、残存する絶縁膜２２は、ゲート絶縁膜１９となる。ゲート絶縁膜１９は、ソース電極１６とドレイン電極１７との間に位置する第２面１３Ａを覆うと共に、ソース電極１６およびドレイン電極１７の上部表面（グラフェン膜１３に接触する側とは反対側の主面）の一部を覆う領域にまで延在する。

以上の工程により、実施の形態２におけるＦＥＴ１５が完成する。その後、例えば配線が形成され、ダイシングにより各電子素子に分離される。

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本開示の積層体および電子素子は、高い電気特性を得ることができ、効率的に電子素子を製造することが求められる場合に特に有利に適用され得る。

１１ 積層体
１２ ベース部
１２Ａ 第１面
１３ グラフェン膜
１３Ａ 第２面
１３Ｂ，２１Ｂ，２２Ｂ 主面
１５ ＦＥＴ
１６ ソース電極
１７ ドレイン電極
１８ ゲート電極
１９ ゲート絶縁膜
２１ 酸化膜
２１Ａ 第３面
２２ 絶縁膜
２２Ａ 第４面
２３Ａ，２３Ｂ 界面
２４ 電極
２５ ニッケル層
２６ 金層
２７ 電子素子
２８Ａ，２８Ｂ，２８Ｃ，２９Ａ，２９Ｂ，２９Ｃ 像
３０ 珪素原子
４１ 加熱装置
４２ チャンバー
４２Ａ 側壁部
４２Ｂ 底壁部
４２Ｃ 上壁部
４３ サセプタ
４３Ａ 基板保持面
４３Ｃ 第１空間
４４ カバー部材
４４Ａ 上壁面
４４Ｂ 側壁面
４５ 気体導入管
４６ 気体排出管
４７ 珪素層
５１ 炭化珪素基板
５１Ａ 第１基板面
Ｔ，Ｆ_１，Ｆ_２ 矢印
Ｓ_１，Ｓ_２，Ｓ_３ 線
Ｓ１０，Ｓ２０，Ｓ３０，Ｓ４０，Ｓ５０，Ｓ１１０，Ｓ１２０，Ｓ１３０，Ｓ１４０，Ｓ１５０ 工程

Claims (5)

1. 炭化珪素から構成されており、シリコン面である第１面を有するベース部と、
   前記ベース部が位置する側と反対側の主面である第２面を有し、前記第１面上に配置されるグラフェン膜と、
   前記グラフェン膜が位置する側と反対側の主面である第３面を有し、珪素を含み、前記第２面上に配置される酸化膜と、
   前記酸化膜が位置する側と反対側の主面である第４面を有し、前記第３面上に配置される絶縁膜と、を備える、積層体。
2. 前記酸化膜は、Ｓｉ_ａＸ_{（１−ａ）}Ｏ_ｚまたはＳｉ_ａＸ_{（１−ａ）}Ｏ_ｚＮ_ｗで表され、
   前記ａは、０よりも大きく、１よりも小さく
   前記ｗは、０よりも大きく、
   前記Ｘは、Ａｌ、ＨｆおよびＴｉのうちの少なくともいずれか１つである、請求項１に記載の積層体。
3. 前記ａは、０．１以上０．９以下である、請求項２に記載の積層体。
4. 前記酸化膜の厚さは、０．１ｎｍ以上１０ｎｍ以下である、請求項１から請求項３のいずれか１項に記載の積層体。
5. 炭化珪素から構成されており、シリコン面である第１面を有するベース部と、
   前記ベース部が位置する側と反対側の主面である第２面を有し、前記第１面上に配置されるグラフェン膜と、
   前記グラフェン膜が位置する側と反対側の主面である第３面を有し、珪素を含み、前記第２面のうちの一部の上に配置される酸化膜と、
   前記酸化膜が位置する側と反対側の主面である第４面を有し、前記第３面上に配置される絶縁膜と、を備える積層体と、
   前記第２面上の、前記酸化膜が配置される位置と異なる位置に配置される第１電極と、
   前記第２面上の、前記酸化膜が配置される位置と異なる位置であって、前記第１電極とは離れて配置される第２電極と、
   前記第４面上に配置される第３電極と、を備える、電子素子。

Images