JP2021138559A - 積層体および電子素子 - Google Patents

積層体および電子素子 Download PDF

Info

Publication number
JP2021138559A
JP2021138559A JP2020035652A JP2020035652A JP2021138559A JP 2021138559 A JP2021138559 A JP 2021138559A JP 2020035652 A JP2020035652 A JP 2020035652A JP 2020035652 A JP2020035652 A JP 2020035652A JP 2021138559 A JP2021138559 A JP 2021138559A
Authority
JP
Japan
Prior art keywords
ion
maximum value
laminate
laminated body
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020035652A
Other languages
English (en)
Inventor
史典 三橋
Fuminori Mihashi
史典 三橋
泰範 舘野
Yasunori Tateno
泰範 舘野
真寛 足立
Masahiro Adachi
真寛 足立
喜之 山本
Yoshiyuki Yamamoto
喜之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2020035652A priority Critical patent/JP2021138559A/ja
Publication of JP2021138559A publication Critical patent/JP2021138559A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Laminated Bodies (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【課題】高い電気特性を得ることができる積層体を提供する。【解決手段】積層体11は、炭化珪素から構成されており、シリコン面である第1面12Aを有するベース部12と、第1面12A上に配置され、ベース部12が位置する側と反対側の主面であって露出する面である第2面13Aを有し、2以上の原子層数を有するグラフェン膜13と、を備える積層体11である。一次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた飛行時間型二次イオン質量分析により求めた積層体の深さ方向のイオン質量分布において、C6Hイオンの検出強度の最大値をC6イオンの検出強度の最大値で除した値は、0.48以上1.0以下である。C6Hイオンの検出強度が最大値を示す第2面からの深さとC6イオンの検出強度が最大値を示す第2面からの深さとの差の絶対値は、1.0nm以下である。【選択図】図6

Description

本開示は、積層体および電子素子に関するものである。
グラフェンは、炭素原子がsp混成軌道を形成して平面的に結合した物質である。このような炭素原子の結合状態に起因して、グラフェンにおけるキャリア(電子)の移動度は、極めて高い。グラフェンをトランジスタなどの電子素子のチャネルとして有効に利用することができれば、電子素子の性能の向上を図ることができる。
SiC(炭化珪素)から構成される基板を加熱して珪素原子を離脱させることで基板の表層部をグラフェンに変換し、基板の表層部にグラフェン膜が形成された積層体を得る方法が提案されている(例えば、非特許文献1および非特許文献2参照)。
J.L. Tedesco et al.、"Hall effect mobility of epitaxial graphene grown on silicon carbide"、Applied Physics Letters 95,122102(2009) C.Riedl et al.、"Quasi−Free−Standing Epitaxial Graphene on SiC Obtained by Hydrogen Intercalation"、PHYSICAL REVIEW LETTERS 103,246804(2009)
非特許文献1および非特許文献2に開示されたグラフェン膜を含む積層体を用いて電子素子を製造した際に、積層体のシート抵抗値が高くなり、高い電気特性を得られないおそれがある。その結果、電子素子が高い変調特性を得ることができないおそれがある。そこで、高い電気特性を得ることができる積層体および高い変調特性を得ることができる電子素子を提供することを目的の1つとする。
本開示に従った積層体は、炭化珪素から構成されており、シリコン面である第1面を有するベース部と、第1面上に配置され、ベース部が位置する側と反対側の主面であって露出する面である第2面を有し、2以上の原子層数を有するグラフェン膜と、を備える積層体である。一次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた飛行時間型二次イオン質量分析により求めた積層体の深さ方向のイオン質量分布において、CHイオンの検出強度の最大値をCイオンの検出強度の最大値で除した値は、0.48以上1.0以下である。CHイオンの検出強度が最大値を示す第2面からの深さとCイオンの検出強度が最大値を示す第2面からの深さとの差の絶対値は、1.0nm以下である。
上記積層体によれば、高い電気特性を得ることができる。
図1は、実施の形態1における積層体の構造を示す概略断面図である。 図2は、図1に示す積層体を厚み方向に見た図である。 図3は、図1に示す積層体の断面の一部を拡大して示す概念図である。 図4は、本発明の範囲外である積層体の一例の断面の一部を拡大して示す概念図である。 図5は、本発明の範囲外である積層体の他の例の断面の一部を拡大して示す概念図である。 図6は、実施の形態1における積層体および本発明の範囲外である積層体の飛行時間型二次イオン質量分析の結果を示すグラフである。 図7は、実施の形態1における積層体および本発明の範囲外である積層体の飛行時間型二次イオン質量分析の結果を示すグラフである。 図8は、実施の形態1における積層体11について飛行時間型二次イオン質量分析を行った際の概念図である。 図9は、本発明の範囲外である積層体31Bについて飛行時間型二次イオン質量分析を行った際の概念図である。 図10は、実施の形態1における積層体の製造方法の代表的な工程を示すフローチャートである。 図11は、実施の形態1における積層体の製造方法を示すための概略断面図である。 図12は、グラフェン化工程を行う際の加熱装置の構造を示す概略断面図である。 図13は、水素処理化工程を行う際の加熱装置の構造を示す概略断面図である。 図14は、実施の形態2における電界効果トランジスタ(FET)の概略断面図である。 図15は、グラフェン膜を含むFETの製造方法の代表的な工程を示すフローチャートである。 図16は、グラフェン膜を含むFETの製造方法を説明するための概略断面図である。 図17は、グラフェン膜を含むFETの製造方法を説明するための概略断面図である。 図18は、グラフェン膜を含むFETの製造方法を説明するための概略断面図である。
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。本開示に係る積層体は、炭化珪素から構成されており、シリコン面である第1面を有するベース部と、第1面上に配置され、ベース部が位置する側と反対側の主面であって露出する面である第2面を有し、2以上の原子層数を有するグラフェン膜と、を備える積層体である。一次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた飛行時間型二次イオン質量分析により求めた積層体の深さ方向のイオン質量分布において、CHイオンの検出強度の最大値をCイオンの検出強度の最大値で除した値は、0.48以上1.0以下である。CHイオンの検出強度が最大値を示す第2面からの深さとCイオンの検出強度が最大値を示す第2面からの深さとの差の絶対値は、1.0nm以下である。
炭化珪素から構成されるベース部と、ベース部上に配置されるグラフェン膜とを備える積層体においては、グラフェン膜におけるキャリア(電子)の移動度が高い。したがって、電子素子としてのトランジスタのチャネル層にグラフェン膜を利用することが考えられる。
本発明者らは、グラフェン膜をチャネル層にするトランジスタを電子素子として製造した場合において、変調特性を向上させる方策について検討を行った。そして、結晶としての品質が良好なシリコン面上にグラフェン膜を形成することが良いと考えた。さらに、変調特性を向上させるには、積層体の電気特性、具体的には例えば、積層体のシート抵抗値をできるだけ低くすることが良いと考えた。その結果、飛行時間型二次イオン質量分析(TOF−SIMS)により検出されるCイオンの検出強度の最大値の位置とCHイオンの検出強度の最大値の位置との差およびCイオンの検出強度の最大値に対するCHイオンの検出強度の最大値の比率が上記の通りとなることにより、積層体の電気特性が向上することを見出した。
上記したCイオンおよびCHイオンの検出状態が上記の通りとなることにより積層体の電気特性が向上する理由は、例えば以下の通りであると考えることができる。2以上の原子層数を有するグラフェン膜は、2層以上のグラフェン層から構成される。各グラフェン層は、積層体の深さ方向において並んで配置される。ベース部に一番近い位置に配置されるグラフェン層とベース部の第1面との間に共有結合が形成されると、ベース部に最も近い位置に配置されるグラフェン層におけるキャリア輸送が阻害される。その結果、グラフェン膜のキャリアの移動度が低下し、積層体のシート抵抗値が大きくなって、電気特性が低下してしまう。また、グラフェン膜を構成する各グラフェン層の間に生じるファンデルワールス力といった相互作用が多くなると、各グラフェン層におけるキャリア輸送が阻害され、キャリアの移動度が低下するおそれがある。特に、シリコン面において形成されるグラフェン膜は、規則正しくグラフェン層同士が配向しているため、キャリアの移動度が低下する傾向が高くなる。その結果、積層体のシート抵抗値が大きくなって、電気特性が低下してしまう。
上記した飛行時間型二次イオン質量分析におけるCイオンは、6つのCから構成される分子イオンであり、グラフェン層の存在に起因して主に検出されると考えられる。CHイオンは、6つのCと1つのHから構成される分子イオンであり、グラフェン層に水素原子が付加された存在に起因して主に検出されると考えられる。
上記したCHイオンの検出強度の最大値をCイオンの検出強度の最大値で除した値が上記条件を満たす程度にCHイオンが存在している状態を達成し、上記したCHイオンの検出強度が最大値を示す第2面からの深さとCイオンの検出強度が最大値を示す第2面からの深さとの差の絶対値が上記条件を満たす状態を達成することで、各グラフェン層の間およびベース部に最も近い位置に配置されるグラフェン層とベース部との間に水素原子がそれぞれ配置された状態となっていると考えられる。よって、グラフェン層とベース部との間に共有結合が形成されることを抑制することができると考えられる。また、各グラフェン層間に生じるファンデルワールス力といった相互作用を小さくすることができると考えられる。よって、グラフェン層におけるキャリアの移動度の低下を抑制することができると考えられる。その結果、積層体の高い電気特性を得ることができると考えられる。また、このような積層体に含まれるグラフェン膜をチャネル層にするトランジスタを電子素子として製造した場合において、変調特性を向上することができると考えられる。
なお、CHイオンの検出強度の最大値をCイオンの検出強度の最大値で除した値を、0.5以上1.0以下とすることにより、さらにキャリアの移動度の低下を抑制して、積層体のより高い電気特性を得ることができる。また、CHイオンの検出強度が最大値を示す第2面からの深さとCイオンの検出強度が最大値を示す第2面からの深さとの差の絶対値を、0.5nm以下とすることにより、さらにキャリアの移動度の低下を抑制して、積層体のより高い電気特性を得ることができる。
上記積層体において、Cイオンの検出強度は、第2面から0nmを超えて2.5nm以下の深さで最大値を有してもよい。このような積層体は、グラフェン膜が露出面である第2面側により近く配置されているため、より高い電気特性を得ることができる。Cイオンの検出強度は、第2面から0nmを超えて1.5nm以下の深さで最大値を有してもよい。このようにすることにより、積層体のさらに高い電気特性を得ることができる。
上記積層体において、第1面におけるグラフェン膜の被覆率は、40%以上であってもよい。このようにすることにより、変調特性が向上された電子素子を効率的に製造することができる。
上記積層体において、グラフェン膜の原子層数は、5以下であってもよい。このようにすることにより、キャリアの高い移動度を安定して確保することができるグラフェン膜を備える積層体とすることができる。
本開示に係る電子素子は、上記積層体と、第2面上に配置される第1電極と、第1電極と離れて第2面上に配置される第2電極と、を含む。本開示の電子素子によれば、上記積層体を含むことにより、変調特性を向上させることができる。
[本開示の実施形態の詳細]
次に、本開示の積層体の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。
(実施の形態1)
本開示の実施の形態1に係る積層体について説明する。図1は、実施の形態1における積層体の構造を示す概略断面図である。図2は、図1に示す積層体を厚み方向に見た図である。図1において、積層体11の厚み方向は、矢印Tで示される。
図1および図2を参照して、実施の形態1における積層体11は、円板状である。図2に示す積層体11の直径Lとして、例えば2インチ(50.8mm)が選択される。なお、積層体11の直径Lとして、例えば4インチ(101.6mm)を選択してもよい。
実施の形態1における積層体11は、ベース部12と、グラフェン膜13とを備える。ベース部12は、板状である。ベース部12は、炭化珪素(SiC)から構成されている。ベース部12を構成する炭化珪素(SiC)は、六方晶SiCであって、例えば6H構造を有する。なお、ベース部12を構成するSiCは、六方晶SiCであって、4H構造を有してもよい。ベース部12は、厚み方向の一方側に位置する主面である第1面12Aを有する。第1面12Aは、ベース部12を構成するSiCのシリコン面である。
グラフェン膜13は、ベース部12の第1面12A上に配置される。グラフェン膜13は、一方の主面13Bがベース部12の第1面12Aと対向して配置される。グラフェン膜13は、ベース部12が位置する側と反対側の主面であって露出する面である第2面13Aを有する。第2面13Aは、積層体11の露出面となる。グラフェン膜13の厚み方向は、矢印Tによって示される。図1において、理解の容易の観点から、グラフェン膜13の厚みを厚く図示している。
図3は、図1に示す積層体11の断面の一部を拡大して示す概念図である。図3を参照して、積層体11は、ベース部12と、グラフェン膜13とを備える。グラフェン膜13は、2以上の原子層数を有する。本実施形態においては、グラフェン膜13の原子層数は2である。グラフェン膜13は、2枚のグラフェン層21,22を含む。グラフェン膜13の原子層数については、波長532nmのレーザーを使用して積層体11に対してラマン分光分析を行い、得られたラマンスペクトルにおける2500〜3000cm−1の間に存在するピークの半値幅を求めることにより確認することができる。なお、グラフェン膜13の原子層数については、他に例えば積層体11を厚み方向に切断した場合の断面のTEM(Transmission Electron Microscope)観察を行うことにより把握してもよい。また、グラフェン膜13の原子層数については、例えばAFM(Atomic Force Microscope(原子間力顕微鏡))により拡大して撮影した写真の観察を行うことにより把握してもよい。
グラフェン層21は、積層体11の深さ方向において、ベース部12の第1面12Aとグラフェン層22との間に配置される。積層体11の深さ方向は、積層体11の厚み方向に相当する。グラフェン層22は、積層体11において、最も外側、具体的には、積層体11の深さ方向において、ベース部12から遠い位置に配置される。グラフェン層22は、露出面となる第2面13Aを有する。積層体11は、露出面側から深さ方向に見てグラフェン層22、グラフェン層21、ベース部12の順に積層された構成である。
積層体11は、水素原子23,24を含む。水素原子23は、ベース部12の第1面12Aとグラフェン層21との間に配置される。ベース部12を構成する珪素原子は主に、グラフェン層21を構成する炭素原子と共有結合せず、水素原子23と結合している。水素原子24は、グラフェン層21とグラフェン層22との間に配置される。グラフェン層21とグラフェン層22との間に配置される水素原子24の存在により、グラフェン層21とグラフェン層22との間に生ずるファンデルワールス力といった相互作用は少なくなる。
ここで、比較対象となる本発明の範囲外である積層体の構造の一例について説明する。図4は、本発明の範囲外である積層体の一例の断面の一部を拡大して示す概念図である。図4に示される積層体31Aの飛行時間型二次イオン質量分析の結果は、後述する図6および図7中に示されている。
図4を参照して、積層体31Aは、ベース部32Aと、グラフェン膜33Aと、を含む。グラフェン膜33Aは、2層のグラフェン層34A,35Aを含む。ベース部32Aに最も近い位置に配置されるグラフェン層34Aを構成する炭素原子とベース部32Aを構成する珪素原子とは共有結合している。共有結合の結合状態を線36Aで示している。
また、比較対象となる本発明の範囲外である積層体の構造の他の例について説明する。図5は、本発明の範囲外である積層体の他の例の断面の一部を拡大して示す概念図である。図5に示される積層体31Bについて飛行時間型二次イオン質量分析を行った際の概念図は、後述する図8および図9中に示されている。
図5を参照して、積層体31Bは、ベース部32Bと、グラフェン膜33Bと、を含む。グラフェン膜33Bは、2層のグラフェン層34B,35Bを含む。ベース部32Bに最も近い位置に配置されるグラフェン層34Bとベース部32Bとの間には、水素原子36Bが存在している。グラフェン層34Bを構成する炭素原子とベース部32Bを構成する珪素原子とは、共有結合していない。
図6および図7は、実施の形態1における積層体11および本発明の範囲外である積層体31Aの飛行時間型二次イオン質量分析(TOF−SIMS:Time−of−Flight Secondary Ion Mass Spectromrtry)の結果を示すグラフである。図6および図7において、縦軸は検出強度(arb.unit)を示し、横軸は、第2面13Aからのベース部12の厚み方向の深さ(nm)を示す。縦軸は、積層体11の厚み方向において第2面13Aからの距離が7.5nm以上11nm以下である領域におけるSiCイオンの検出強度の平均値を1として規格化した値を示している。図6において、実施の形態1の積層体11におけるCイオンの検出強度を線25Aによって示し、本発明の範囲外である積層体31AにおけるCイオンの検出強度を線25Bによって示す。図7において、実施の形態1の積層体11におけるCHイオンの検出強度を線26Aによって示し、本発明の範囲外である積層体31AにおけるCHイオンの検出強度を線26Bによって示す。線25B,26Bは破線である。
飛行時間型二次イオン質量分析(TOF−SIMS)については、設備として、例えばION−TOF社製のTOF.SIMS 5が採用される。質量分析計としては、飛行時間2次イオン質量分析計を用い、1次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた。スパッタレートとしては、SiOの標準試料による深さ方向を指標とし、深さ分解能を0.01〜0.15nm/point、測定深さを上記標準試料による10nm以上で行った。測定面積については、検出されるCイオンが第2面13AからCイオンの検出強度の最大値が検出される位置までの深さが、0nmを超えて2.5nm以下に収まる測定点において、25〜2500μmの平均プロファイルを取得することにより行った。
図6を参照して、実施の形態1の積層体11におけるCイオンの検出強度が最大値を示す第2面13Aからの深さは0.5nmである。図7を参照して、積層体11におけるCHイオンの検出強度が最大値を示す第2面13Aからの深さは0.45nmである。CHイオンの検出強度が最大値を示す第2面13Aからの深さとCイオンの検出強度が最大値を示す第2面13Aからの深さとの差の絶対値は、0.05nmである。
図6を参照して、実施の形態1の積層体11におけるCイオンの検出強度の最大値は0.84である。図7を参照して、積層体11におけるCHイオンの検出強度の最大値は0.48である。CHイオンの検出強度の最大値をCイオンの検出強度の最大値で除した値は、0.57である。
実施の形態1の積層体11については、飛行時間型二次イオン質量分析により求めた積層体11の深さ方向のイオン質量分布において、CHイオンの検出強度の最大値をCイオンの検出強度の最大値で除した値は、0.48以上1.0以下である。CHイオンの検出強度が最大値を示す第2面13Aからの深さとCイオンの検出強度が最大値を示す第2面13Aからの深さとの差の絶対値は、1.0nm以下である。
一方、図6を参照して、本発明の範囲外である積層体31AにおけるCイオンの検出強度の最大値は0.85である。図7を参照して、積層体31AにおけるCHイオンの検出強度の最大値は0.37である。CHイオンの検出強度の最大値をCイオンの検出強度の最大値で除した値は、0.44である。
図8は、実施の形態1における積層体11について飛行時間型二次イオン質量分析を行った際の概念図である。図9は、本発明の範囲外である積層体31Bについて飛行時間型二次イオン質量分析を行った際の概念図である。図8および図9において、縦軸は検出強度を示し、横軸は、深さを示す。図8において、実施の形態1の積層体11におけるCイオンの検出強度を線27Aによって示し、積層体11におけるCHイオンの検出強度を線27Bによって示す。積層体11におけるCイオンの検出強度の最大値を点28Aで示し、積層体11におけるCHイオンの検出強度の最大値を点28Bで示す。図8において、破線29Aは、グラフェン層22が位置する深さを示し、破線29Bは、グラフェン層21が位置する深さを示し、破線29Cは、第1面12Aが位置する深さを示す。
図8を参照して、積層体11におけるCHイオンの検出強度の最大値の深さと積層体11の場合のCイオンの検出強度の最大値の深さとの差はほとんどない。CHイオンの検出強度が最大値を示す第2面13Aからの深さとCイオンの検出強度が最大値を示す第2面13Aからの深さとの差の絶対値は、1.0nm以下である。
図9において、本発明の範囲外である積層体31BにおけるCイオンの検出強度を線37Aによって示し、積層体31BにおけるCHイオンの検出強度を線37Bによって示す。積層体31BにおけるCイオンの検出強度の最大値を点38Aで示し、積層体31BにおけるCHイオンの検出強度の最大値を点38Bで示す。図9において、破線39Aは、グラフェン層35Bが位置する深さを示し、破線39Bは、グラフェン層35Aが位置する深さを示し、破線39Cは、第1面12Aが位置する深さを示し、破線39Dは、CHイオンの検出強度の最大値の深さを示す。破線39Bは、Cイオンの検出強度の最大値の深さを示す。
図9を参照して、本発明の範囲外である積層体31BにおけるCHイオンの検出強度の最大値の深さは、積層体31BにおけるCイオンの検出強度の最大値の深さよりも深い。積層体31BにおけるCHイオンの検出強度の最大値の深さと積層体31BにおけるCイオンの検出強度の最大値の深さとの差は大きい。具体的には、CHイオンの検出強度が最大値を示す第2面13Aからの深さとCイオンの検出強度が最大値を示す第2面13Aからの深さとの差は、1.0nmよりも大きい。本発明の範囲外である積層体31Bによれば、グラフェン層34Bとベース部32Bとの間に水素原子が存在し、グラフェン層34Bとグラフェン層35Bとの間に水素原子が存在しないため、CHイオンの検出強度の最大値の深さとCイオンの検出強度の最大値の深さとの差が大きくなると考えられる。
実施の形態1における積層体11を用いて、シート抵抗値を測定した。シート抵抗値の測定は、以下のようにして行った。まず、積層体11に含まれるグラフェン膜13の形状を、積層体11の深さ方向に見て1辺の長さが10〜500μmである正方形状のシートに加工した。正方形状のシートの四隅に電極を配置し、van−der−pauw法によりホール測定にて測定を行った。I(電流)−V(電圧)の電流値については、電圧がおおよそ±20mV間になる電流値でターゲット電圧を20mVとして測定を行った。同様に本発明の範囲外である積層体31Aについてシート抵抗値を測定した。
本発明の範囲外である積層体31Aのシート抵抗値は、7500〜13000(Ω/cm)であり、非常に高い値であった。一方、実施の形態1における積層体11のシート抵抗値は、150〜300(Ω/cm)であった。本発明の範囲外である積層体31Bについてのシート抵抗値は、実施の形態1における積層体11のシート抵抗値よりも高かった。実施の形態1における積層体11によると、高い電気特性を得ることができる。なお、シリコン面ではなく積層体のカーボン面にグラフェン膜を形成したところ、シート抵抗値は350(Ω/cm)であった。すなわち、実施の形態1における積層体11については、カーボン面にグラフェン膜を形成した積層体と比較しても、高い電気特性を得ることができる。
以上より、実施の形態1における積層体11によれば、高い電気特性を得ることができる。
上記積層体11において、Cイオンの検出強度は、第2面13Aから0nmを超えて2.5nm以下の深さで最大値を有する。よって、このような積層体11は、グラフェン膜13が露出面である第2面13A側により近く配置されているため、より高い電気特性を得ることができる。
上記の実施の形態において、Cイオンの検出強度は、第2面から0nmを超えて1.5nm以下の深さで最大値を有してもよい。このようにすることにより、積層体のさらに高い電気特性を得ることができる。
上記の実施の形態において、グラフェン膜の原子層数は、5以下としてもよい。このようにすることにより、キャリアの高い移動度を安定して確保することができるグラフェン膜を含む積層体11とすることができる。
上記積層体において、第2面13Aにおけるグラフェン膜13の被覆率は、40%以上であってもよい。このようにすることにより、変調特性が向上された電子素子を効率的に製造することができる。具体的には、例えば図2を参照して、実施の形態1の積層体11における第2面13Aの面積は、2025.8mmである。よって、グラフェン膜13の被覆面積を810.3mm以上とすることにより、変調特性が向上された電子素子を効率的に製造することができる。
次に、図10〜図13を参照して、実施の形態1における積層体11の製造方法の一例の概要について説明する。
図10は、実施の形態1における積層体11の製造方法の代表的な工程を示すフローチャートである。図10を参照して、実施の形態1における積層体11の製造方法では、まず工程(S10)として原料基板準備工程が実施される。図11は、積層体11の製造方法を示すための概略断面図である。図11を参照して、この工程(S10)では、例えば、直径2インチ(50.8mm)の6H−SiCから構成される炭化珪素基板51が準備される。具体的には、例えばSiCから構成されるインゴットをスライスすることにより、SiCから構成される炭化珪素基板51が得られる。炭化珪素基板51の表面が研磨された後、洗浄等のプロセスを経て主面の平坦性および清浄性が確保される。炭化珪素基板51は、第1基板面51Aを有する。第1基板面51Aは、炭化珪素基板51を構成するSiCのシリコン面である。
次に、チャンバー内に配置されたカバー部材により閉じられた第1空間内に炭化珪素基板を配置する工程(S20)として炭化珪素基板配置工程が実施される。この工程(S20)は、例えば図12に示す加熱装置を用いてアルゴンガスを利用して実施することができる。図12は、グラフェン層を形成する際の加熱装置の構造を示す概略断面図である。図12を参照して、加熱装置41は、チャンバー42と、サセプタ43と、カバー部材44と、気体導入管45と、気体排出管46とを備える。
チャンバー42は、中空円筒状の形状を有する側壁部42Aと、側壁部42Aの第1の端部を閉塞する底壁部42Bと、側壁部42Aの第2の端部を閉塞する上壁部42Cとを含む。チャンバー42の内部の底壁部42B上には、サセプタ43が配置される。サセプタ43は、炭化珪素基板51を保持するための基板保持面43Aを有する。
チャンバー42の内部には、サセプタ43を覆うためのカバー部材44が配置される。カバー部材44は、たとえば一対の端部のうちの一方の端部が閉塞され、他方の端部が開口する中空円筒状の形状を有する。カバー部材44の他方の端部側が底壁部42Bに接触するようにカバー部材44が配置される。サセプタ43およびサセプタ43上の炭化珪素基板51は、カバー部材44およびチャンバー42の底壁部42Bにより取り囲まれる。カバー部材44およびチャンバー42の底壁部42Bにより取り囲まれる空間である第1空間43C内に、サセプタ43およびサセプタ43上の炭化珪素基板51が配置される。カバー部材44の上壁面44Aと、炭化珪素基板51の第1基板面51Aとが対向する。
気体導入管45および気体排出管46は、チャンバー42の上壁部42Cに接続される。気体導入管45および気体排出管46は、上壁部42Cに形成された貫通孔に一方の端部において接続される。気体導入管45の他方の端部は、ガスを保持するガス保持部(図示しない)に接続される。実施の形態1における積層体11を製造する際には、ガス保持部にはまず工程(S30)において使用されるアルゴンが保持される。気体排出管46の他方の端部は、ポンプ等の排気装置(図示しない)に接続される。
工程(S20)は、加熱装置41を用いて以下のように実施することができる。まず、サセプタ43の基板保持面43Aに工程(S10)において準備された炭化珪素基板51が配置される。次に、サセプタ43および炭化珪素基板51を覆うように、工程(S20)において、カバー部材44が底壁部42B上に配置される。これにより、サセプタ43およびサセプタ43上の炭化珪素基板51は、カバー部材44およびチャンバー42の底壁部42Bにより取り囲まれ、第1空間43C内に配置される。
次に、気体導入管45に取り付けられたバルブ(図示しない)が閉じた状態で気体排出管46に取り付けられたバルブ(図示しない)が開いた状態とされる。そして、気体排出管46に接続された排気装置が作動することにより、チャンバー42の内部の気体が矢印Fに沿って気体排出管46から排出される。これにより、チャンバー42の内部が減圧される。ここで、サセプタ43および炭化珪素基板51は、カバー部材44およびチャンバー42の底壁部42Bにより取り囲まれているものの、カバー部材44と底壁部42Bとは接合されているわけではない。そのため、チャンバー42の内部の減圧が進行すると、第1空間43Cの内部と外部との圧力差によりカバー部材44と底壁部42Bとのわずかな隙間から第1空間43C内の気体が排出される。その結果、第1空間43C内も減圧される。
次に、排気装置の動作が停止されると共に、気体導入管45に取り付けられたバルブが開いた状態とされる。これにより、ガス保持部に保持されているアルゴンが、気体導入管45を通って矢印Fに沿ってチャンバー42の内部に導入される。ここで、チャンバー42内の圧力が上昇すると、第1空間43Cの内部と外部との圧力差によりカバー部材44と底壁部42Bとのわずかな隙間から内部にアルゴンが侵入する。このようにして、チャンバー42の内部の気体が、アルゴンにより置換される。チャンバー42の内部のアルゴンの圧力が常圧(大気圧)にまで上昇すると、余剰のアルゴンが気体排出管46から排出されることにより、内部の圧力が常圧に維持される。すなわち、チャンバー42の内部が、常圧のアルゴン雰囲気に維持される。
次に、第1空間内の炭化珪素基板を加熱することにより、第1基板面から珪素原子を離脱させてグラフェン層を形成する工程(S30)としてグラフェン層形成工程が実施される。なお、本実施形態におけるグラフェン膜を形成する工程は、本工程(S30)であるグラフェン層形成工程と次の水素処理工程(S40)とを含む。この工程(S30)では、炭化珪素基板51が加熱される。炭化珪素基板51は、例えばチャンバー42が加熱されることにより加熱される。チャンバー42は、例えば誘導加熱により加熱されてもよい。炭化珪素基板51は、例えば常圧のアルゴン中において1600℃以上1900℃以下の温度に加熱される。具体的な加熱処理の内容として、例えば1800℃で5分間加熱してもよい。これにより、SiCから構成される炭化珪素基板51の第1基板面51A側から珪素原子が離脱し、第1基板面51Aを含む表層部がグラフェン層に変換される。
次に、グラフェン層が形成された炭化珪素基板51に対してグラフェン層間に水素を導入する工程(S40)として水素処理工程が実施される。この工程(S40)は、例えば図13に示す加熱装置を用い、水素を含むガスを利用して実施することができる。図13は、水素処理を行う際の加熱装置41の構造を示す概略断面図である。図12および図13を参照して、図13に示す加熱装置41は、図12に示す加熱装置41と比較して、カバー部材44が取り除かれている点で相違する。すなわち、炭化珪素基板51は、第1空間43Cよりも広い第2空間42D内に配置されている。この状態とするに際し、工程(S30)の終了後、カバー部材44をチャンバー42内から取り除くことにより実施される。
この工程では、ガス保持部にはアルゴンと水素との混合ガスが保持される。具体的には、水素の含有濃度が1atom%以下の水素とアルゴンの混合ガスが保持される。
次に、再び気体導入管45に取り付けられたバルブが閉じた状態で気体排出管46に取り付けられたバルブが開いた状態とされる。そして、気体排出管46に接続された排気装置が作動することにより、チャンバー42の内部の気体が矢印Fに沿って気体排出管46から排出される。これにより、チャンバー42の内部が減圧される。
次に、排気装置の動作が停止されると共に、気体導入管45に取り付けられたバルブが開いた状態とされる。これにより、ガス保持部に保持されているアルゴンと水素との混合ガスが、気体導入管45を通って矢印Fに沿ってチャンバー42の内部に導入される。このようにして、チャンバー42の内部の気体が、混合ガスにより置換される。チャンバー42の内部の混合ガスの圧力が常圧(大気圧)にまで上昇すると、余剰の混合ガスが気体排出管46から排出されることにより、内部の圧力が常圧に維持される。すなわち、チャンバー42の内部が、常圧の混合ガス雰囲気に維持される。混合ガスの流量としては、例えば5sccmが選択される。
次に、第2空間内の炭化珪素基板を加熱することにより、グラフェン層の間に水素を導入する工程(S40)として水素処理工程が実施される。炭化珪素基板51は、例えばチャンバー42が加熱されることにより加熱される。チャンバー42は、例えば誘導加熱により加熱されてもよい。この工程では、上記した工程(S30)よりも低い温度で炭化珪素基板51が加熱される。炭化珪素基板51は、例えば常圧の混合ガス中において600℃以上1200℃以下の温度に加熱される。具体的な加熱処理の内容として、例えば900℃で3時間加熱してもよい。これにより、グラフェン層とベース部との間およびグラフェン層同士の間に水素が導入される。
このようにして、図1を参照して、SiCから構成されるベース部12と、ベース部12の第1面12A上に配置されるグラフェン膜13と、を備える積層体11が得られる。このようにすることにより、上記した積層体11を効率的に得ることができる。
なお、このようにして得られる積層体11については、SiCから構成されるベース部12とグラフェン膜13との密着性が良好である。また、グラフェン膜13を炭化珪素基板51の全面に形成することができる。したがって、量産性が求められるトランジスタのような電子素子を製造する際に好適である。
(実施の形態2)
次に、上記実施の形態1の積層体11を用いて作製される電子素子の一例であるFET(Field Effect Transister)について説明する。図14は、実施の形態2におけるFETの概略断面図である。図14を参照して、実施の形態2におけるFET15は、上記実施の形態1の積層体11を用いて作製されたものである。FET15は、実施の形態1と同様に積層されたベース部12およびグラフェン膜13を備える積層体11を含む。FET15は、さらに第1電極としてのソース電極16と、ソース電極16とは離れて配置される第2電極としてのドレイン電極17と、ソース電極16およびドレイン電極17と離れて配置される第3電極としてのゲート電極18と、ゲート絶縁膜19と、を含む。
ソース電極16は、第2面13A上に配置される。ソース電極16は、第2面13Aに接触して形成される。ソース電極16は、グラフェン膜13とオーミック接触可能な導電体、例えばNi(ニッケル)/Au(金)から構成されている。ドレイン電極17は、第2面13A上に配置される。ドレイン電極17は、第2面13Aに接触して形成される。ドレイン電極17は、グラフェン膜13とオーミック接触可能な導電体、例えばNi/Auから構成されている。
ソース電極16とドレイン電極17との間に位置するグラフェン膜13の第2面13Aを覆うように、ゲート絶縁膜19が形成される。ゲート絶縁膜19は、ソース電極16とドレイン電極17との間に位置する第2面13Aを覆うと共に、ソース電極16とドレイン電極17の上部表面(グラフェン膜13に接触する側とは反対側の主面)の一部を覆う領域にまで延在する。ゲート絶縁膜19は、例えば窒化珪素(SiN)、酸化アルミニウム(Al)等の絶縁体から構成されている。
ゲート電極18は、ゲート絶縁膜19上に接触するように配置される。ゲート電極18は、ソース電極16とドレイン電極17との間に位置する第2面13Aに対応する領域に配置される。ゲート電極18は、導電体、例えばNi/Auから構成されている。
このFET15において、ゲート電極18に印加される電圧が閾値電圧未満の状態、すなわち、FET15がオフの状態では、ソース電極16とドレイン電極17との間(チャネル領域)に位置するグラフェン膜13にはキャリアとなる電子が十分に存在せず、ソース電極16とドレイン電極17との間に電圧が印加されても非導通の状態が維持される。一方、ゲート電極18に閾値電圧以上の電圧が印加されてFET15がオンの状態となると、チャネル領域にキャリアとなる電子が生成する。その結果、キャリアとなる電子が生成したチャネル領域によってソース電極16とドレイン電極17とが電気的に接続された状態となる。このような状態でソース電極16とドレイン電極17との間に電圧が印加されると、ソース電極16とドレイン電極17との間に電流が流れる。
ここで、実施の形態2のFET15では、ソース電極16とドレイン電極17とが、上記実施の形態1において説明した積層体11の第2面13A上に形成される。このような積層体11を含むFET15は、変調特性が向上されている。
次に、図1および図15を参照して、実施の形態2のFET15の製造方法について説明する。図15は、グラフェン膜を含むFET15の製造方法の代表的な工程を示すフローチャートである。図15を参照して、実施の形態2のFET15の製造方法では、まず工程(S110)として積層体準備工程が実施される。この工程(S110)では、上記実施の形態1の積層体11が準備される(図1参照)。積層体11は、上記実施の形態1において説明した製造方法により製造することができる。
次に、図15を参照して、工程(S120)としてオーミック電極形成工程が実施される。この工程(S120)では、図1および図16を参照して、積層体11の第2面13Aに接触するようにソース電極16およびドレイン電極17が形成される。ソース電極16およびドレイン電極17は、例えばグラフェン膜13の第2面13A上に、ソース電極16およびドレイン電極17が形成されるべき領域に対応する開口を有するレジストから構成されるマスク層を形成し、ソース電極16およびドレイン電極17を構成する導電体(例えばNi/Au)から構成される導電膜を形成した後、リフトオフを実施することにより形成することができる。
次に、図15を参照して、工程(S130)として絶縁膜形成工程が実施される。この工程(S130)では、図16および図17を参照して、ソース電極16とドレイン電極17との間に位置するグラフェン膜13の第2面13A、ソース電極16の積層体11とは反対側の主面およびドレイン電極17の積層体11とは反対側の主面を覆うように、絶縁膜20が形成される。絶縁膜20は、例えばCVD法により形成することができる。絶縁膜20を構成する材料としては、例えば窒化珪素(SiN)を採用することができる。
次に、図15を参照して、工程(S140)としてゲート電極形成工程が実施される。この工程(S140)では、図17および図18を参照して、ソース電極16とドレイン電極17との間に位置する第2面13Aを覆う絶縁膜20上に接触するように、ゲート電極18が形成される。ゲート電極18は、例えばゲート電極18が形成されるべき領域に対応する開口を有するレジストから構成されるマスク層を形成し、ゲート電極18を構成する導電体(例えばNi/Au)から構成される導電膜を形成した後、リフトオフを実施することにより形成することができる。
次に、図15を参照して、工程(S150)としてコンタクトホール形成工程が実施される。この工程(S150)では、図18および図14を参照して、ソース電極16上およびドレイン電極17上に位置する絶縁膜20を除去することにより、ソース電極16およびドレイン電極17と配線とのコンタクトを可能にするためのコンタクトホールが形成される。具体的には、例えばソース電極16上およびドレイン電極17上に対応する領域に開口を有するマスクを形成し、開口から露出する絶縁膜20をエッチングにより除去する。これにより、コンタクトホールが形成されると共に、残存する絶縁膜20は、ゲート絶縁膜19となる。ゲート絶縁膜19は、ソース電極16とドレイン電極17との間に位置する第2面13Aを覆うと共に、ソース電極16およびドレイン電極17の上部表面(グラフェン膜13に接触する側とは反対側の主面)の一部を覆う領域にまで延在する。
以上の工程により、実施の形態2におけるFET15が完成する。その後、例えば配線が形成され、ダイシングにより各電子素子に分離される。
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本開示の積層体および電子素子は、高い電気特性を得ることができる積層体および高い変調特性を得ることができる電子素子が求められる場合に特に有利に適用され得る。
11,31A,31B 積層体
12,32A,32B ベース部
12A 第1面
13,33A,33B グラフェン膜
13A 第2面
13B 主面
15 FET
16 ソース電極
17 ドレイン電極
18 ゲート電極
19 ゲート絶縁膜
20 絶縁膜
21,22,34A,34B,35A,35B グラフェン層
23,24,36B 水素原子
25A,25B,26A,26B,27A,27B,36A,37A,37B 線
28A,28B,38A,38B 点
29A,29B,29C,39A,39B,39C,39D 破線
41 加熱装置
42 チャンバー
42A 側壁部
42B 底壁部
42C 上壁部
42D 第2空間
43 サセプタ
43A 基板保持面
43C 第1空間
44 カバー部材
44A 上壁面
44B 側壁面
45 気体導入管
46 気体排出管
51 炭化珪素基板
51A 第1基板面

Claims (5)

  1. 炭化珪素から構成されており、シリコン面である第1面を有するベース部と、
    前記第1面上に配置され、前記ベース部が位置する側と反対側の主面であって露出する面である第2面を有し、2以上の原子層数を有するグラフェン膜と、を備える積層体であって、
    一次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた飛行時間型二次イオン質量分析により求めた前記積層体の深さ方向のイオン質量分布において、
    Hイオンの検出強度の最大値をCイオンの検出強度の最大値で除した値は、0.48以上1.0以下であり、
    前記CHイオンの検出強度が最大値を示す前記第2面からの深さと前記Cイオンの検出強度が最大値を示す前記第2面からの深さとの差の絶対値は、1.0nm以下である、積層体。
  2. 前記Cイオンの検出強度は、前記第2面から0nmを超えて2.5nm以下の深さで最大値を有する、請求項1に記載の積層体。
  3. 前記第1面における前記グラフェン膜の被覆率は、40%以上である、請求項1または請求項2に記載の積層体。
  4. 前記グラフェン膜の原子層数は、5以下である、請求項1から請求項3のいずれか1項に記載の積層体。
  5. 請求項1から請求項4のいずれか1項に記載の積層体と、
    前記第2面上に配置される第1電極と、
    前記第2面上に前記第1電極とは離れて配置される第2電極と、を備える、電子素子。
JP2020035652A 2020-03-03 2020-03-03 積層体および電子素子 Pending JP2021138559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020035652A JP2021138559A (ja) 2020-03-03 2020-03-03 積層体および電子素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020035652A JP2021138559A (ja) 2020-03-03 2020-03-03 積層体および電子素子

Publications (1)

Publication Number Publication Date
JP2021138559A true JP2021138559A (ja) 2021-09-16

Family

ID=77667701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020035652A Pending JP2021138559A (ja) 2020-03-03 2020-03-03 積層体および電子素子

Country Status (1)

Country Link
JP (1) JP2021138559A (ja)

Similar Documents

Publication Publication Date Title
TWI445085B (zh) Semiconductor device and manufacturing method thereof
US20120199815A1 (en) Semiconductor device and method of manufacturing the same
US7935628B2 (en) Silicon carbide semiconductor device and method for producing the same
US20120043591A1 (en) Semiconductor device and method of manufacturing the same
JP7103444B2 (ja) 炭化珪素半導体素子
US20180204906A1 (en) Method of manufacturing semiconductor device
Vardi et al. Refractory W ohmic contacts to H-terminated diamond
JP2017509147A (ja) 耐拡散性静電クランプ
US20190273166A1 (en) Integration of graphene and boron nitride hetero-structure device
JP5030172B2 (ja) 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
JP2021138559A (ja) 積層体および電子素子
JP2009188100A (ja) 炭化珪素半導体装置の製造方法
US10083831B2 (en) Substrate and electronic device
JP6156814B2 (ja) 炭化珪素半導体素子の製造方法
US11884546B2 (en) Multilayer body and electronic device
JP7443905B2 (ja) 積層体および電子素子
US10580869B2 (en) Stacked body including graphene film and electronic device including graphene film
US10529807B2 (en) Stacked body and electronic device
JP2009111004A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP6712735B2 (ja) 電力素子
JP7342949B2 (ja) 積層体、電子素子および積層体の製造方法
JP7491547B2 (ja) ダイヤモンド電界効果トランジスタ及びその製造方法
JP6787088B2 (ja) 基板および電子素子
JP7379883B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9806156B2 (en) Laminated body and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240305