JP2021143982A - 方法、磁気ディスク装置の検査方法、および電子部品 - Google Patents

Abstract

【課題】電子部品の実装検査において安定した検査結果を得ること。【解決手段】方法は、２つの第１端子の間が第１プローブによって短絡された状態で検査回路が第１経路に電気エネルギーを供給することと、第１経路に電気エネルギーが供給された際に、検査回路が第１経路にかかる電気的な特性を検出することと、を含む。２つの第１端子は、フレキシブルプリント回路板が備える複数の第２端子に含まれる。フレキシブルプリント回路板は、検査回路および複数の第３端子を有する電子部品と、複数の第２端子と、複数の第２端子と前記複数の第３端子とを接続する複数の第１配線と、を備える。第１経路は、２つの第１端子と、複数の第１配線のうちの２つの第１端子に接続された２つの第２配線と、複数の第２端子のうちの２つの第２配線に接続された２つの第４端子と、によって形成される。【選択図】図３

Description

本実施形態は、方法、磁気ディスク装置の検査方法、および電子部品に関する。

ハードディスクドライブ（ＨＤＤ）のような磁気ディスク装置は、磁気ディスクと、当該磁気ディスクに対して情報を読み書きする磁気ヘッドとを有する。例えば、フレキシブルプリント回路板（ＦＰＣ）が、ＨＤＤを制御する制御装置と磁気ヘッドとの間を電気的に接続する。ＦＰＣには、プリアンプとして機能する電子部品を備える。また、ＦＰＣには、磁気ヘッドが接続される複数のパッドが設けられている。

従来、プリアンプがＦＰＣに正しく実装されたか否かを確認する実装検査が実施される。実装検査では、複数のパッドのそれぞれに正確にプローブを接触させた状態で電気的な特性が検出されることで、意図せぬ短絡や、断線や、未接合などが起きているか否かが確認される。しかしながら、近年は、ＦＰＣに設けられるパッドの数が非常に多くなってきているため、各パッドにプローブを正確に接触させることが困難になってきている。従って、安定した検査結果を得ることが困難になってきている。

米国特許第７２５１７６６号明細書 米国特許第１０２６２９１１号明細書 米国特許第６４４９７４８号明細書

一つの実施形態は、電子部品の実装検査において安定した検査結果を得ることができる方法、磁気ディスク装置の検査方法、または電子部品を提供することを目的とする。

一つの実施形態によれば、方法は、２つの第１端子の間が第１プローブによって短絡された状態で検査回路が第１経路に電気エネルギーを供給することと、前記第１経路に前記電気エネルギーが供給された際に、前記検査回路が前記第１経路にかかる電気的な特性を検出することと、を含む。前記２つの第１端子は、フレキシブルプリント回路板が備える複数の第２端子に含まれる。前記フレキシブルプリント回路板は、前記検査回路および複数の第３端子を有する電子部品と、前記複数の第２端子と、前記複数の第２端子と前記複数の第３端子とを接続する複数の第１配線と、を備える。前記第１経路は、前記２つの第１端子と、前記複数の第１配線のうちの前記２つの第１端子に接続された２つの第２配線と、前記複数の第２端子のうちの前記２つの第２配線に接続された２つの第４端子と、によって形成される。

図１は、第１の実施形態にかかるハードディスクドライブを概略的に示す例示的な斜視図である。 図２は、第１の実施形態のＦＰＣ及びフレキシャを模式的に示す例示的な図である。 図３は、第１の実施形態のＦＰＣの構成の一例を示す模式的な図である。 図４は、第１の実施形態にかかるＦＰＣの具体的な構成の一例を示す模式的な図である。 図５は、第１の実施形態にかかるＦＰＣに実装されるプリアンプの具体的な構成の一例を示す模式的な図である。 図６は、第１の実施形態にかかる検査装置の構成の一例を示す模式的な図である。 図７は、第１の実施形態にかかるＦＰＣに形成された第１テスト経路の具体的な構成の一例を示す図である。 図８は、第１の実施形態にかかる検査回路の具体的な構成の一例を示す図である。 図９は、第１の実施形態にかかる実装検査の手順の一例を示すフローチャートである。 図１０は、第２の実施形態のＦＰＣの構成の一例を示す模式的な図である。 図１１は、第２の実施形態にかかる検査装置に設けられた、プローブ３００間が導通状態であるか否かを判定するための構成の一例を示す模式的な図である。 図１２は、第２の実施形態にかかる実装検査の手順の一例を示すフローチャートである。 図１３は、第３の実施形態のＦＰＣの構成の一例を示す模式的な図である。 図１４は、第３の実施形態にかかる実装検査の手順の一例を示すフローチャートである。

以下に添付図面を参照して、実施形態にかかる方法および電子部品を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、第１の実施形態にかかるハードディスクドライブ（ＨＤＤ）１を概略的に示す例示的な斜視図である。なお、本実施形態は、ＨＤＤ１に限らず、ハイブリッドハードディスクドライブのような他の磁気ディスク装置にも適用可能である。

図１に示すように、ＨＤＤ１は、筐体１１と、複数の磁気ディスク１２と、スピンドルモータ１３と、クランプバネ１４と、複数の磁気ヘッド１５と、アクチュエータアセンブリ１６と、ボイスコイルモータ１７と、ランプロード機構１８と、フレキシブルプリント回路板（ＦＰＣ）１９と、を有する。

筐体１１は、板状に形成された底壁１１ａと、底壁１１ａから突出した側壁１１ｂとを有する。筐体１１は、さらに、側壁１１ｂに取り付けられて筐体１１の内部を覆うカバーを有する。筐体１１に、磁気ディスク１２、スピンドルモータ１３、クランプバネ１４、磁気ヘッド１５、アクチュエータアセンブリ１６、ボイスコイルモータ１７、ランプロード機構１８、及びＦＰＣ１９の少なくとも一部が収容される。

磁気ディスク１２は、例えば、上面及び下面のうち少なくとも一方に設けられた磁気記録層を有するディスクである。

スピンドルモータ１３は、間隔を介して重ねられた複数の磁気ディスク１２を支持するとともに回転させる。クランプバネ１４は、複数の磁気ディスク１２をスピンドルモータ１３のハブに保持する。

磁気ヘッド１５は、磁気ディスク１２の記録層に対して、情報の記録及び再生を行う。言い換えると、磁気ヘッド１５は、磁気ディスク１２に対して情報を読み書きする。磁気ヘッド１５は、アクチュエータアセンブリ１６に支持される。

アクチュエータアセンブリ１６は、磁気ディスク１２から離間した位置に配置された支持軸２１に、回転可能に支持される。ボイスコイルモータ１７は、アクチュエータアセンブリ１６を回転させ、所望の位置に配置する。ボイスコイルモータ１７によるアクチュエータアセンブリ１６の回転により、磁気ヘッド１５が磁気ディスク１２の最外周に移動すると、ランプロード機構１８は、磁気ディスク１２から離間したアンロード位置に磁気ヘッド１５を保持する。

筐体１１の底壁１１ａの外部に、プリント回路板が取り付けられている。当該プリント回路板に、スピンドルモータ１３、磁気ヘッド１５、及びボイスコイルモータ１７を制御する制御装置が実装されている。当該制御装置は、ＦＰＣ１９を介して、磁気ヘッド１５及びボイスコイルモータ１７に電気的に接続される。

アクチュエータアセンブリ１６は、アクチュエータブロック３１と、複数のアーム３２と、複数のヘッドサスペンションアセンブリ３３とを有する。ヘッドサスペンションアセンブリ３３は、ヘッドジンバルアセンブリ（ＨＧＡ）とも称され得る。

アクチュエータブロック３１は、例えば、軸受を介して、支持軸２１に回転可能に支持される。複数のアーム３２は、アクチュエータブロック３１から、支持軸２１と略直交する方向に突出している。なお、アクチュエータアセンブリ１６が分割され、複数のアクチュエータブロック３１のそれぞれから複数のアーム３２が突出しても良い。

複数のアーム３２は、支持軸２１が延びる方向に、間隔を介して配置される。アーム３２はそれぞれ、隣り合う磁気ディスク１２の間に進入可能な板状に形成される。複数のアーム３２は、略平行に延びている。

アクチュエータブロック３１から突出した突起に、ボイスコイルモータ１７のボイスコイルが設けられる。

ヘッドサスペンションアセンブリ３３は、対応するアーム３２の先端部分に取り付けられ、当該アーム３２から突出する。これにより、複数のヘッドサスペンションアセンブリ３３は、支持軸２１が延びる方向に、間隔を介して配置される。

図２は、第１の実施形態のＦＰＣ１９及びフレキシャ４３を模式的に示す例示的な図である。複数のヘッドサスペンションアセンブリ３３はそれぞれ、図１に示すベースプレート４１及びロードビーム４２と、図２に示すフレキシャ４３とを有する。ヘッドサスペンションアセンブリ３３に磁気ヘッド１５が取り付けられる。

図２に示される例では、ＦＰＣ１９に２つのフレキシャ４３が接続される。

各フレキシャ４３は、細長い帯状に形成されている。各フレキシャ４３は、４個の端子５１と、磁気ヘッド１５と、４個の端子５１と磁気ヘッド１５とを接続する配線群５２と、を有している。

ＦＰＣ１９には、プリアンプ１００が実装されている。プリアンプ１００は電子部品の一例である。また、ＦＰＣ１９は、８個のヘッドパッドＰと、８本の配線Ｗと、を備えている。８本の配線Ｗのそれぞれは、８個のヘッドパッドＰとプリアンプ１００とを接続する。

２つのフレキシャ４３が有する合計８個の端子５１のそれぞれは、ＦＰＣ１９が有する８個のヘッドパッドＰと１対１に接続される。これによって、プリアンプ１００と、２つの磁気ヘッド１５と、が電気的に接続される。

プリアンプ１００は、制御装置による制御の下で、それぞれの磁気ヘッド１５が有するライト素子やリード素子などに対して電圧を印加する。これにより、磁気ディスク１２に対するデータの書き込みまたは磁気ディスク１２からのデータの読み出しが実現する。

なお、ＦＰＣ１９に接続されるフレキシャ４３の数は、２つに限定されない。磁気ヘッド１５の数に応じた数のフレキシャ４３が、ＦＰＣ１９に接続され得る。また、各フレキシャ４３が有する端子５１の数は、４個に限定されない。

近年、ハードディスクドライブの記憶容量を出来るだけ多くするために、出来るだけ多くの磁気ディスクがハードディスクドライブに搭載される。ハードディスクドライブに搭載される磁気ディスクの数が多いほど、多くの磁気ヘッドが必要となる。また、近年は、磁気ヘッドの機能が増加したことで、１つの磁気ヘッド当たりに必要なヘッドパッドの数が多くなっている。以上のことから、ＦＰＣ１９には、実際には、非常に多くのヘッドパッドが設けられる。

工場では、ＦＰＣ１９が製造された後、プリアンプ１００がＦＰＣ１９に正しく実装されたか否かを確認する実装検査が実施される。複数のヘッドパッドＰとプリアンプ１００との間に意図した電気的な経路が形成されていない箇所が検出された場合に、実装検査の結果は不合格とされる。複数のヘッドパッドＰとプリアンプ１００との間に意図した電気的な経路が形成されていない箇所が検出されなかった場合に、実装検査の結果は合格とされる。そして、実装検査に合格したＦＰＣ１９が、ハードディスクドライブに組み込まれる。

しかしながら、前述されたように、近年は、ＦＰＣ１９には、非常に多くのヘッドパッドＰが設けられていることから、１つ１つのヘッドパッドＰにプローブを正確に接触させることが困難であり、安定した結果を得ることが困難である。

そこで、実施形態では、２以上のヘッドパッドＰに１つのプローブを同時に接触させた状態で実装検査を行うことができるように、プリアンプ１００および実装検査を行うための検査装置（検査装置２００）が構成されている。

図３は、第１の実施形態のＦＰＣ１９の構成の一例を示す模式的な図である。本図に示される例では、プリアンプ１００は、複数の端子Ｔとして、６つの端子Ｔ１〜Ｔ６を備えている。また、ＦＰＣ１９は、複数のヘッドパッドＰとして、６つのヘッドパッドＰ１〜Ｐ６を備えている。６つの端子Ｔ１〜Ｔ６のそれぞれと、６つのヘッドパッドＰ１〜Ｐ６のそれぞれとは、６つの配線Ｗ１〜Ｗ６の何れかによって１対１に接続されている。また、検査装置２００は、１以上のプローブ３００として、３つのプローブ３００−１〜３００−３を備えている。

プリアンプ１００は、検査回路１５０を備えている。検査回路１５０は、自身に接続された経路の電気的な特性を検出することができる。また、プリアンプ１００は、内部に１以上のスイッチ（図３には不図示）を備えており、当該１以上のスイッチによって電気的な特性の検出の対象となる経路を形成することができる。

例えば、実装検査が行われる際には、検査回路１５０と端子Ｔ１とが接続され、端子Ｔ２と端子Ｔ３とが接続され、端子Ｔ４と端子Ｔ５とが接続され、端子Ｔ６はグランド電位に接続される。これらの接続（即ち図３の点線で示される接続）は、プリアンプ１００内に設けられた１以上のスイッチの操作によって、プリアンプ１００の内部において実現される。さらに、ヘッドパッドＰ１とヘッドパッドＰ２とは、プローブ３００−１によって短絡され、ヘッドパッドＰ３とヘッドパッドＰ４とは、プローブ３００−２によって短絡され、ヘッドパッドＰ５とヘッドパッドＰ６とは、プローブ３００−３によって短絡される。

これによって、端子Ｔ１、配線Ｗ１、ヘッドパッドＰ１、プローブ３００−１、ヘッドパッドＰ２、配線Ｗ２、端子Ｔ２、端子Ｔ３、配線Ｗ３、ヘッドパッドＰ３、プローブ３００−２、ヘッドパッドＰ４、配線Ｗ４、端子Ｔ４、端子Ｔ５、配線Ｗ５、ヘッドパッドＰ５、プローブ３００−３、ヘッドパッドＰ６、配線Ｗ６、および端子Ｔ６をこの順番で直列に接続した経路が形成される。つまり、端子Ｔ１〜Ｔ６およびヘッドパッドＰ１〜Ｐ６が、デイジーチェーン状に接続される。このような、プローブ３００による短絡によって形成される経路は、第１テスト経路と表記される。

第１テスト経路の一端は検査回路１５０が接続され、第１テスト経路の他端はグランド電位に接続される。第１テスト経路は、グランド電位に接続されるので、６つの端子Ｔと６つのヘッドパッドＰとの間に断線および未接合の何れもなければ、電気的に導通状態となっているはずである。検査回路１５０は、第１テスト経路に電流を供給するとともに、当該第１テスト経路上を電流が流れるか否かを確認する。当該経路上を電流が検出したか否かによって、６つの端子Ｔと６つのヘッドパッドＰとの間に断線や未接合の有無が確認される。

ここで、各プローブ３００によって短絡される２つのヘッドパッドＰは、互いに隣接するように配置されていてもよい。これによって、第１の実施形態によれば、各ヘッドパッドに個別にプローブを接触する方法に比べて各プローブ３００による接触の操作が簡単になるので、安定した検査結果を得ることが可能となる。

なお、第１テスト経路は、ＦＰＣ１９が備える全てのヘッドパッドＰを含んでいてもよいし、ＦＰＣ１９が備える複数のヘッドパッドＰのうちの一部のみを含んでいてもよい。また、ＦＰＣ１９に複数の第１テスト経路が形成されてもよい。

例えば、端子Ｔ１、配線Ｗ１、ヘッドパッドＰ１、プローブ３００−１、ヘッドパッドＰ２、配線Ｗ２、および端子Ｔ２が直列に接続された１つの第１テスト経路が構成され、端子Ｔ３、配線Ｗ３、ヘッドパッドＰ３、プローブ３００−２、ヘッドパッドＰ４、配線Ｗ４、端子Ｔ４、端子Ｔ５、配線Ｗ５、ヘッドパッドＰ５、プローブ３００−３、ヘッドパッドＰ６、配線Ｗ６、および端子Ｔ６が直列に接続された別の第１テスト経路が構成されてもよい。

複数の第１テスト経路が形成される場合には、第１テスト経路毎に検査回路１５０が具備されてもよいし、複数の第１テスト経路の間で１つの検査回路１５０が共有されてもよい。複数の第１テスト経路の間で１つの検査回路１５０が共有される場合には、複数の第１テスト経路のそれぞれの電気的な特性の検出が、それぞれ異なる期間に実施される。複数の第１テスト経路と検査回路１５０との間にスイッチが設けられ、当該スイッチの切り替えによって、検査回路１５０の接続先の第１テスト経路が切り替えられてもよい。

図４は、第１の実施形態にかかるＦＰＣ１９の具体的な構成の一例を示す模式的な図である。図５は、第１の実施形態にかかるＦＰＣ１９に実装されるプリアンプ１００の具体的な構成の一例を示す模式的な図である。

図４，５に示される例では、ＦＰＣ１９は、複数のヘッドパッドＰとして、１６個のヘッドパッドＰ７〜Ｐ２２を有する。ヘッドパッドＰ７〜Ｐ１４は、１つの磁気ヘッド１５に接続される。ヘッドパッドＰ１５〜Ｐ２２は、他の磁気ヘッド１５に接続される。

ヘッドパッドＰ７，Ｐ８は、磁気ヘッド１５が有するリード素子１５１に接続される。ヘッドパッドＰ９，Ｐ１０は、磁気ヘッド１５が有するライト素子１５２に接続される。ヘッドパッドＰ１１，Ｐ１２は、磁気ヘッド１５が有するヒータ素子１５３に接続される。ヒータ素子１５３は、磁気ヘッド１５を加熱して、当該磁気ヘッド１５の熱膨張を制御する。ヘッドパッドＰ１３，Ｐ１４は、磁気ヘッド１５が有するＨＤＩセンサ１５４に接続される。ＨＤＩセンサ１５４は、磁気ヘッド１５と磁気ディスク１２との接触を検知するセンサである。

ヘッドパッドＰ１５，Ｐ１６は、前述された他の磁気ヘッド１５が有するリード素子１５１に接続される。ヘッドパッドＰ１７，Ｐ１８は、当該他の磁気ヘッド１５が有するライト素子１５２に接続される。ヘッドパッドＰ１９，Ｐ２０は、当該他の磁気ヘッド１５が有するヒータ素子１５３に接続される。ヘッドパッドＰ２１，Ｐ２２は、当該他の磁気ヘッド１５が有するＨＤＩセンサ１５４に接続される。

プリアンプ１００は、配線Ｗ７によってヘッドパッドＰ７と接続される端子Ｔである端子Ｒｅａｄ−Ｙ１、配線Ｗ８によってヘッドパッドＰ８と接続される端子Ｔである端子Ｒｅａｄ−Ｘ１、配線Ｗ９によってヘッドパッドＰ９と接続される端子Ｔである端子Ｗｒｉｔｅ−Ｘ１、配線Ｗ１０によってヘッドパッドＰ１０と接続される端子Ｔである端子Ｗｒｉｔｅ−Ｙ１、配線Ｗ１１によってヘッドパッドＰ１１と接続される端子Ｔである端子Ｈｅａｔｅｒ−Ｙ１、配線Ｗ１２によってヘッドパッドＰ１２と接続される端子Ｔである端子Ｈｅａｔｅｒ−Ｘ１、配線Ｗ１３によってヘッドパッドＰ１３と接続される端子Ｔである端子ＨＤＩ−Ｙ１、および配線Ｗ１４によってヘッドパッドＰ１４と接続される端子Ｔである端子ＨＤＩ−Ｘ１、を有する。

また、プリアンプ１００は、配線Ｗ１５によってヘッドパッドＰ１５と接続される端子Ｔである端子Ｒｅａｄ−Ｙ２、配線Ｗ１６によってヘッドパッドＰ１６と接続される端子Ｔである端子Ｒｅａｄ−Ｘ２、配線Ｗ１７によってヘッドパッドＰ１７と接続される端子Ｔである端子Ｗｒｉｔｅ−Ｘ２、配線Ｗ１８によってヘッドパッドＰ１８と接続される端子Ｔである端子Ｗｒｉｔｅ−Ｙ２、配線Ｗ１９によってヘッドパッドＰ１９と接続される端子Ｔである端子Ｈｅａｔｅｒ−Ｙ２、配線Ｗ２０によってヘッドパッドＰ２０と接続される端子Ｔである端子Ｈｅａｔｅｒ−Ｘ２、配線Ｗ２１によってヘッドパッドＰ２１と接続される端子Ｔである端子ＨＤＩ−Ｙ２、および配線Ｗ２２によってヘッドパッドＰ２２と接続される端子Ｔである端子ＨＤＩ−Ｘ２を有する。

図５に示されるように、プリアンプ１００は、リードアンプ１０１、アンプ１０２、ライトドライバ１０３、ヒータドライバ１０４、ＨＤＩアンプ１０５、検出器１０６、検査回路１５０、図３の説明において言及された１以上のスイッチであるスイッチＳＷ１〜ＳＷ８、異常表示器（Fault Indicator）１１０、シリアルポートレジスタ１１１、およびモード制御回路１１２を備えている。

なお、図面を見やすくするために、図５では、ＦＰＣ１９が備える構成のうちの、ヘッドパッドＰ１５〜Ｐ２２を介して接続される磁気ヘッド１５に対応する構成の描画は省略されている。

プリアンプ１００は、ヘッドパッドＰに接続される端子Ｔに加えて、電源電位が入力されるＶｃｃ端子およびＶｅｅ端子と、グランド電位が入力されるＧＮＤ端子と、リードデータを出力する一対のＲｅａｄＯｕｔｐｕｔ端子と、ライトデータが入力される一対のＷｒｉｔｅＩｎｐｕｔ端子と、異常表示器１１０が異常の有無の通知を出力するＦａｕｌｔ端子と、プリアンプ１００を制御するための制御情報が入力されるＳＤＡＴＡ端子と、制御情報の入力が有効であるか否かを示すイネーブル信号が入力されるＳＤＥＮ端子と、プリアンプ１００を駆動するクロック信号が入力されるＳＣＬＫ端子と、複数の動作モードのうちの一つを指定する入力されるＭｏｄｅ端子と、を備えている。

複数の動作モードは、リードモード、ライトモード、およびテストモードを含む。ハードディスクドライブ１においては、上記の端子の群は、プリント回路板に設けられた制御装置などに接続され、プリアンプ１００は、制御装置からのＭｏｄｅ端子への入力に基づき、リードモードまたはライトモードで動作せしめられ得る。リードモードおよびライトモードを、通常モードと総称する。

通常モードにおいては、端子Ｒｅａｄ−Ｙ１，Ｒｅａｄ−Ｘ１は、スイッチＳＷ１，ＳＷ２を介してリードアンプ１０１の一対の入力端子に接続されている。リードアンプ１０１の一対の出力端子は、アンプ１０２を介して一対のＲｅａｄＯｕｔｐｕｔ端子に接続されている。

さらに、一対のＷｒｉｔｅＩｎｐｕｔ端子は、ライトドライバ１０３と、スイッチＳＷ３，ＳＷ４と、を介して端子Ｗｒｉｔｅ−Ｘ１，Ｗｒｉｔｅ−Ｙ１に接続されている。

さらに、ヒータドライバ１０４の出力端子は、スイッチＳＷ５を介して端子Ｈｅａｔｅｒ−Ｙ１に接続されている。端子Ｈｅａｔｅｒ−Ｘ１は、スイッチＳＷ６を介してグランド電位に接続されている。

さらに、端子ＨＤＩ−Ｙ１，ＨＤＩ−Ｘ１は、スイッチＳＷ７，ＳＷ８を介してＨＤＩアンプ１０５の一対の入力端子に接続されている。ＨＤＩアンプ１０５の出力端子は、磁気ヘッド１５が磁気ディスク１２に接触したか否かを判定する検出器１０６に接続されている。

リードモードにおいては、モード制御回路１１２は、端子Ｒｅａｄ−Ｙ１，Ｒｅａｄ−Ｘ１から入力された一対のリード信号が、リードアンプ１０１およびアンプ１０２を介して一対のＲｅａｄＯｕｔｐｕｔ端子が出力されるよう、各構成要素を制御する。

ライトモードにおいては、モード制御回路１１２は、一対のＷｒｉｔｅＩｎｐｕｔ端子から入力された信号をライトドライバ１０３を介して端子Ｗｒｉｔｅ−Ｘ１，Ｗｒｉｔｅ−Ｙ１から一対のライト信号として出力されるよう、各構成要素を制御する。

制御装置は、通常モードにおいては、ＳＤＡＴＡ端子と、ＳＤＥＮ端子と、ＳＣＬＫ端子と、に信号を入力することによって、プリアンプ１００の動作を制御することができる。

また、通常モードにおいては、図示されない異常検出器によっていくつかの構成要素の動作の監視が行われている。異常検出器によって異常が検出された場合には、異常が検出された旨が異常表示器１１０に通知され、異常表示器１１０は、異常が検出された旨の通知をＦａｕｌｔ信号として出力することができる。

ＦＰＣ１９の実装検査の際には、Ｖｃｃ端子、Ｖｅｅ端子、ＧＮＤ端子、ＲｅａｄＯｕｔｐｕｔ端子、ＷｒｉｔｅＩｎｐｕｔ端子、Ｆａｕｌｔ端子、ＳＤＡＴＡ端子、ＳＤＥＮ端子、ＳＣＬＫ端子、およびＭｏｄｅ端子は、検査装置などに接続される。プリアンプ１００は、検査装置からのＭｏｄｅ端子への入力に基づき、テストモードで動作される。

図６は、第１の実施形態にかかる検査装置２００の構成の一例を示す模式的な図である。本図に示される例では、検査装置２００は、演算装置２０１と、記憶装置２０２と、Ｉ／Ｏ装置２０３とを備えている。

演算装置２０１は、コンピュータプログラムを実行することができるプロセッサであり、一例ではＣＰＵ（Central Processing Unit）である。記憶装置２０２は、情報を保持することが可能なメモリである。Ｉ／Ｏ装置２０３は、検査装置２００と検査装置２００の外部の部品とを接続するためのインタフェース装置である。演算装置２０１、記憶装置２０２、およびＩ／Ｏ装置２０３は、バスに電気的に接続されている。

ＦＰＣ１９に実装されたプリアンプ１００の、ＲｅａｄＯｕｔｐｕｔ端子、ＷｒｉｔｅＩｎｐｕｔ端子、Ｆａｕｌｔ端子、ＳＤＡＴＡ端子、ＳＤＥＮ端子、ＳＣＬＫ端子、およびＭｏｄｅ端子が、Ｉ／Ｏ装置２０３に接続される。また、１以上のプローブ３００がＩ／Ｏ装置２０３に接続される。

記憶装置２０２には、コンピュータプログラムである検査プログラム２０４が格納されている。演算装置２０１は、検査プログラム２０４に従って、検査装置２００の動作を実現する。即ち、演算装置２０１は、Ｉ／Ｏ装置２０３を介してプリアンプ１００に各種信号を送ったり、プリアンプ１００から検査結果をＩ／Ｏ装置２０３を介して取得したりすることができる。

テストモードでは、第１テスト経路が形成される。図７は、第１の実施形態にかかるＦＰＣ１９に形成された第１テスト経路の具体的な構成の一例を示す図である。

モード制御回路１１２によるスイッチＳＷ１〜ＳＷ８の切り替えによって、端子Ｒｅａｄ−Ｙ１，Ｒｅａｄ−Ｘ１とリードアンプ１０１との間の接続、端子Ｗｒｉｔｅ−Ｙ１，Ｗｒｉｔｅ−Ｘ１とライトドライバ１０３との間の接続、端子Ｈｅａｔｅｒ−Ｙ１とヒータドライバ１０４との間の接続、端子Ｈｅａｔｅｒ−Ｘ１とグランド電位との間の接続、および端子ＨＤＩ−Ｙ１，ＨＤＩ−Ｘ１とＨＤＩアンプ１０５との間の接続が切断される。

そして、スイッチＳＷ１によって検査回路１５０と端子Ｒｅａｄ−Ｙ１とが接続され、スイッチＳＷ２，ＳＷ３によって端子Ｒｅａｄ−Ｘ１と端子Ｗｒｉｔｅ−Ｙ１とが接続され、スイッチＳＷ４，ＳＷ５によって端子Ｗｒｉｔｅ−Ｘ１と端子Ｈｅａｔｅｒ−Ｙ１とが接続され、スイッチＳＷ６，ＳＷ７によって端子Ｈｅａｔｅｒ−Ｘ１と端子Ｈｅａｔｅｒ−Ｘ１と端子ＨＤＩ−Ｙ１とが接続され、スイッチＳＷ８によって端子ＨＤＩ−Ｘ１とグランド電位とが接続される。

また、検査装置２００が備える複数のプローブ３００のうち、４つのプローブ３００−４〜３００−７のそれぞれによって、２つのヘッドパッドが短絡される。具体的には、ヘッドパッドＰ７とヘッドパッドＰ８とがプローブ３００−４によって短絡され、ヘッドパッドＰ９とヘッドパッドＰ１０とがプローブ３００−５によって短絡され、ヘッドパッドＰ１１とヘッドパッドＰ１２とがプローブ３００−６によって短絡され、ヘッドパッドＰ１３とヘッドパッドＰ１４とがプローブ３００−７によって短絡される。

これによって、スイッチＳＷ１、端子Ｒｅａｄ−Ｙ１、ヘッドパッドＰ７、プローブ３００−４、ヘッドパッドＰ８、端子Ｒｅａｄ−Ｘ１、スイッチＳＷ２、スイッチＳＷ３、端子Ｗｒｉｔｅ−Ｙ１、ヘッドパッドＰ９、プローブ３００−５、ヘッドパッドＰ１０、端子Ｗｒｉｔｅ−Ｘ１、スイッチＳＷ４、スイッチＳＷ５、端子Ｈｅａｔｅｒ−Ｙ１、ヘッドパッドＰ１１、プローブ３００−６、ヘッドパッドＰ１２、端子Ｈｅａｔｅｒ−Ｘ１、スイッチＳＷ６、スイッチＳＷ７、端子ＨＤＩ−Ｙ１、ヘッドパッドＰ１３、プローブ３００−７、ヘッドパッドＰ１４、および端子ＨＤＩ−Ｘ１がこの順番で直列に接続された第１テスト経路が形成される。そして、第１テスト経路の一端は、スイッチＳＷ１によって検査回路１５０に接続され、第１テスト経路の他端は、スイッチＳＷ８によってグランド電位に接続される。

検査回路１５０は、第１テスト経路に電流を供給し、第１テスト経路の電気的な特性、つまり第１テスト経路が導通状態にあるか非導通状態にあるかを示す検出信号を出力する。

異常表示器１１０は、検出信号をＦａｕｌｔ端子から出力する。検査装置２００は、Ｆａｕｌｔ端子から受信したＦａｕｌｔ信号に基づいて、検査結果を判定する。

図８は、第１の実施形態にかかる検査回路１５０の具体的な構成の一例を示す図である。本図に示される例では、第１テスト経路が簡略的に示されている。具体的には、４つのヘッドパッドＰと、４つの端子Ｔと、２つのプローブ３００と、によって１つの第１テスト経路が構成されていることとしている。スイッチＳＷやいくつかの構成要素の図示は省略されている。

検査回路１５０は、抵抗Ｒ１、トランジスタＴ１、オペアンプＯＰ１、抵抗Ｒ２、オペアンプＯＰ２、および抵抗Ｒ２を備えている。

抵抗Ｒ１の一端は、電源電位Ｖｃｃに接続され、他端はノードＮ１に接続されている。ノードＮ１は、トランジスタＴ１のドレインと、オペアンプＯＰ１の反転入力端子に接続されている。オペアンプＯＰ１の非反転入力端子には、電流設定値に対応した電圧が入力される。オペアンプＯＰ１の出力端子は、トランジスタＴ１のゲートに接続されている。即ち、抵抗Ｒ１、トランジスタＴ１、およびオペアンプＯＰ１は、定電流回路を構成している。トランジスタＴ１のドレイン−ソース間には、電流設定値に対応した電流Ｉ１が流れる。

トランジスタＴ１のソースは、ノードＮ２に接続されている。

ノードＮ２には、抵抗Ｒ２の一端が接続されている。抵抗Ｒ２の他端は、ノードＮ３に接続されている。ノードＮ３には、抵抗Ｒ３の一端が接続されている。抵抗Ｒ３の他端は、ノードＮ４に接続されている。ノードＮ４は、グランド電位に接続されている。

ノードＮ３は、オペアンプＯＰ２の反転入力端子および非反転入力端子のうちの一に接続されている。オペアンプＯＰ２反転入力端子および非反転入力端子のうちの他には、閾値に対応した電圧が入力される。

第１テスト経路の一端は、不図示のスイッチＳＷ１を介してノードＮ２に接続され、第１テスト経路の他端は、不図示のスイッチＳＷ８を介してノードＮ４に接続されている。

第１テスト経路が電気的に導通状態にある場合、即ち第１テスト経路に断線も未接合も生じていない場合、電流Ｉ１の大部分は第１テスト経路およびノードＮ４を経由して流れる。よって、抵抗Ｒ２，Ｒ３による電圧降下は無視できるほど小さいため、ノードＮ３の電圧はグランド電位に近い値となる。

これに対し、第１テスト経路が電気的に導通状態にない場合、即ち第１テスト経路に断線または未接合が生じている場合、電流Ｉ１の大部分は抵抗Ｒ２および抵抗Ｒ３を経由して流れる。抵抗Ｒ２，Ｒ３に電流Ｉ１が流れることによる電圧降下が起きるため、ノードＮ３の電圧は、Ｉ１・Ｒ３に近い値となる。

ノードＮ３の電圧がグランド電位に近い場合と、ノードＮ３の電圧がＩ１・Ｒ３に近い場合と、で互いに異なる値をオペアンプＯＰ２が出力するように、グランド電位とＩ１・Ｒ３との間の値が閾値として設定されている。これによって、オペアンプＯＰ２の出力端子は、第１テスト経路が導通状態にある場合と第１テスト経路が非導通状態にある場合とで異なるレベルを示す検出信号を出力することができる。

なお、図８に示された例によれば、検査回路１５０は、第１テスト経路に所定の電流Ｉ１を供給するように構成された。検査回路１５０は、第１テスト経路に所定の電圧を供給するように構成されてもよい。つまり、検査回路１５０は、第１テスト経路に電気エネルギーを供給してもよい。

また、図８に示された例によれば、ノードＮ３の電圧と閾値との比較に基づいて第１テスト経路が導通状態であるか否かが判定された。第１テスト経路が導通状態であるか否かの判定方法はこれに限定されない。

図９は、第１の実施形態にかかる実装検査の手順の一例を示すフローチャートである。

まず、検査装置２００は、対象のＦＰＣ１９のプリアンプ１００に接続される。そして、検査装置２００は、何れのプローブ３００もヘッドパッドに接触されていない状態で、プリアンプ１００の動作モードをテストモードに設定する（Ｓ１０１）。

図５に示される例においては、Ｓ１０１では、モード制御回路１１２は、スイッチＳＷ１〜スイッチＳＷ８のそれぞれに切り替え信号を送ることで、スイッチＳＷ１〜スイッチＳＷ８は、図７に示された状態となる。しかしながら、Ｓ１０１においては、ヘッドパッドＰ７とヘッドパッドＰ８とはプローブ３００−４によって短絡されていないので、検査回路１５０は、スイッチＳＷ１、端子Ｒｅａｄ−Ｙ１、およびヘッドパッドＰ７によって形成された経路に接続される。プローブ３００を介さないこの経路は、第２テスト経路と表記される。

検査回路１５０は、第２テスト経路に電流の供給を行うことで、第２テスト経路が導通状態にあるか否かを判定する（Ｓ１０２）。検査回路１５０は、判定結果を検出信号として出力する。検出信号は、そのままＦａｕｌｔ信号として検査装置２００に出力される。

第２テスト経路はグランド電位に接続されていないので、プリアンプ１００の実装が正常に行われていれば、第２テスト経路は非導通状態となっているはずである。もし第２テスト経路が導通状態にある場合、ＦＰＣ１９内で短絡が起きていると推定することができる。

第２テスト経路が導通状態にある場合（Ｓ１０２：Ｙｅｓ）、ＦＰＣ１９内で短絡が起きていると推定することができることから、検査装置２００は、対象のＦＰＣ１９にかかる検査結果は不合格であると判定する（Ｓ１０３）。そして、対象のＦＰＣ１９に対する実装検査が終了する。

第２テスト経路が導通状態でない場合（Ｓ１０２：Ｎｏ）、検査装置２００は、各プローブ３００が２つのヘッドパッドＰに接触された状態で動作モードをテストモードに設定する（Ｓ１０４）。すると、図７を用いて説明された第１テスト経路が形成される。

検査回路１５０は、第１テスト経路に電流の供給を行うことで、第１テスト経路が導通状態にあるか否かを判定する（Ｓ１０５）。検査回路１５０は、判定結果を検出信号として出力する。検出信号は、そのままＦａｕｌｔ信号として検査装置２００に出力される。

プリアンプ１００の実装が正常に行われていれば、第１テスト経路は導通状態となっているはずである。第１テスト経路が導通状態でない場合、第１テスト経路に断線または未接合が起きていると推定することができる。

第１テスト経路が導通状態でない場合（Ｓ１０５：Ｎｏ）、検査装置２００は、対象のＦＰＣ１９にかかる検査結果は不合格であると判定する（Ｓ１０６）。そして、対象のＦＰＣ１９に対する実装検査が終了する。

第１テスト経路が導通状態にある場合（Ｓ１０５：Ｙｅｓ）、検査装置２００は、対象のＦＰＣ１９にかかる検査結果は合格であると判定する（Ｓ１０７）。そして、対象のＦＰＣ１９に対する実装検査が終了する。

なお、検査装置２００は、さらに異なる検査を行い、全ての検査において不合格と判定されなかった場合に、Ｓ１０７の処理を行ってもよい。

このように、第１の実施形態によれば、少なくとも１つのプローブ３００によって２つのヘッドパッドＰが互いに短絡されることで、第１テスト経路が形成される。第１テスト経路は、プローブ３００によって互いに短絡される２つのヘッドパッドＰと、当該２つのヘッドパッドＰに接続された２つの配線Ｗと、当該２つの配線Ｗに接続された２つの端子Ｔと、によって構成される。検査回路１５０は、当該第１テスト経路に電気エネルギーを供給し、当該電気エネルギーの供給に応じて当該第１テスト経路の電気的な特性を検出する。

２つのヘッドパッドＰに１つのプローブ３００を接触させることは、１つ１つのヘッドパッドＰにプローブを正確に接触させることに比べて容易であるため、安定した検査結果を得ることが可能となる。

また、第１の実施形態によれば、複数のプローブ３００と、１以上のスイッチと、によって、多数の端子Ｔおよび多数のヘッドパッドＰがデイジーチェーン状に接続された第１テスト経路が形成される。図７に示された例によれば、プローブ３００−４によってヘッドパッドＰ７，Ｐ８が互いに短絡されることで形成される、端子Ｒｅａｄ−Ｙ１、ヘッドパッドＰ７、プローブ３００−４、ヘッドパッドＰ８、および端子Ｒｅａｄ−Ｘ１を含む経路と、プローブ３００−５によってヘッドパッドＰ９，Ｐ１０が互いに短絡されることで形成される、端子Ｗｒｉｔｅ−Ｙ１、ヘッドパッドＰ９、プローブ３００−５、ヘッドパッドＰ１０、および端子Ｗｒｉｔｅ−Ｘ１を含む経路と、が、スイッチＳＷ２，ＳＷ３によって直列に接続されることで、これらの端子ＴおよびこれらのヘッドパッドＰを含む第１テスト経路が形成されている。

多数の端子Ｔおよび多数のヘッドパッドＰを含む第１テスト経路が、１以上のスイッチを用いて形成されるため、多数の端子Ｔと多数のヘッドパッドＰとの間の電気的な特性をいちどに検出することが可能となる。よって、１つ１つのヘッドパッドＰにプローブを接触させてヘッドパッドＰ毎に電気的な特性を検出する方法に比べて効率よく実装検査を行うことが可能となる。

（第２の実施形態）
第２の実施形態では、第１の実施形態と異なる点について説明される。第１の実施形態と同じ点については簡略的に説明されるかまたは説明が省略される。第２の実施形態にかかるＦＰＣをＦＰＣ１９ａと表記する。ＦＰＣ１９ａに実装される第２の実施形態にかかる電子部品であるプリアンプをプリアンプ１００ａと表記する。第２の実施形態にかかる検査装置を検査装置２００ａと表記する。

図１０は、第２の実施形態のＦＰＣ１９ａの構成の一例を示す模式的な図である。本図に示される例では、プリアンプ１００ａは、複数の端子Ｔとして、６つの端子Ｔ７〜Ｔ１２を備えている。また、ＦＰＣ１９ａは、複数のヘッドパッドＰとして、６つのヘッドパッドＰ２３〜Ｐ２８を備えている。６つの端子Ｔ７〜Ｔ１２のそれぞれと、６つのヘッドパッドＰ２３〜Ｐ２８のそれぞれとは、６つの配線Ｗ２３〜Ｗ２８の何れかによって１対１に接続されている。

６つの端子Ｔ７〜Ｔ１２は、通常モードにおいては、プリアンプ１００ａが備える構成要素のうちの、リードアンプ１０１、ライトドライバ１０３、ヒータドライバ１０４、ＨＤＩアンプ１０５、などの通常モードにおいて使用される構成要素（不図示）に接続される。なお、これらの構成要素だけでなく、異常表示器１１０、シリアルポートレジスタ１１１、およびモード制御回路１１２の図示も省略されている。

プリアンプ１００ａは、複数の検査回路１５０として、３つの検査回路１５０−１〜１５０−３と備えている。各検査回路１５０の構成は、例えば第１の実施形態の検査回路１５０と同じである。各検査回路１５０は、自身に接続されたテスト経路にかかる電気的な特性を検出することができる。

また、プリアンプ１００ａは、内部に１以上のスイッチを備えている。当該１以上のスイッチによる切り替えによって、６つの端子Ｔ７〜Ｔ１２と通常モードにおいて使用される構成要素との接続が切断されて、点線で示される接続が実現することによって、３つの第１テスト経路が形成される。

ここでは、端子Ｔ７、配線Ｗ２３、ヘッドパッドＰ２３、プローブ３００−８、ヘッドパッドＰ２４、配線Ｗ２４、および端子Ｔ８が直列に接続された第１テスト経路と、端子Ｔ９、配線Ｗ２５、ヘッドパッドＰ２５、プローブ３００−９、ヘッドパッドＰ２６、配線Ｗ２６、および端子Ｔ１０が直列に接続された第１テスト経路と、端子Ｔ１１、配線Ｗ２７、ヘッドパッドＰ２７、プローブ３００−１０、ヘッドパッドＰ２８、配線Ｗ２８、および端子Ｔ１２が直列に接続された第１テスト経路と、が形成されている。各第１テスト経路の一端は、スイッチを介して３つの検査回路１５０−１〜１５０−３の何れかに接続され、各第１テスト経路の他端は、スイッチを介してグランド電位に接続される。

検査装置２００ａは、３つのプローブ３００−１〜３００−３から２つを選択して、選択された２つのプローブ３００間の電気的な特性を検出する。

例えば、検査装置２００ａは、プローブ３００−１とプローブ３００−２との間が導通状態であるか否かと、プローブ３００−２とプローブ３００−３との間が導通状態であるか否かと、プローブ３００−３とプローブ３００−１との間が導通状態であるか否かと、を判定する。何れかにおいてプローブ３００間が導通状態であると判定された場合、意図せぬ短絡が生じていると推定され得るため、検査装置２００ａは、検査の対象とされたＦＰＣ１９ａにかかる検査結果は不合格であると判定する。

このように、第２の実施形態では、テストモードにおいて、２以上の互いに短絡していない第１テスト経路が形成される。１つの第１テスト経路を構成するプローブ３００と、別の第１テスト経路を構成するプローブ３００と、の間の電気的な特性が検査装置２００ａによって検出される。

なお、図１０に示される構成は一例である。端子Ｔの数、配線Ｗの数、ヘッドパッドＰの数、第１テスト経路の数、プローブ３００の数、などは、図１０に示された例に限定されない。

図１１は、第２の実施形態にかかる検査装置２００ａに設けられた、プローブ３００間が導通状態であるか否かを判定するための構成の一例を示す模式的な図である。

検査装置２００ａには、検査回路２５０と、グランド電位に接続するグランド回路２６０と、が設けられている。プローブ３００−１、プローブ３００−２、およびプローブ３００−３のそれぞれは、不図示のスイッチによる切り替えによって、検査回路２５０およびグランド回路２６０の何れにも接続できるように構成されている。例えば、プローブ３００−１とプローブ３００−２との間の電気的な特性が検出される際には、プローブ３００−１に検査回路２５０が接続され、プローブ３００−２にグランド回路２６０が接続される。また、プローブ３００−２とプローブ３００−３との間の電気的な特性が検出される際には、プローブ３００−２に検査回路２５０が接続され、プローブ３００−３にグランド回路２６０が接続される。プローブ３００−３とプローブ３００−１との間の電気的な特性が検出される際には、プローブ３００−３に検査回路２５０が接続され、プローブ３００−１にグランド回路２６０が接続される。なお、電気的な特性の検出の対象の２つのプローブ３００のそれぞれの接続先はここで述べられた例に限定されない。

検査回路２５０は、抵抗Ｒ４、トランジスタＴ２、オペアンプＯＰ３、抵抗Ｒ５、オペアンプＯＰ４、および抵抗Ｒ６を備えている。

抵抗Ｒ４の一端は、電源電位Ｖｃｃに接続され、他端はノードＮ５に接続されている。ノードＮ５は、トランジスタＴ２のドレインと、オペアンプＯＰ３の反転入力端子に接続されている。オペアンプＯＰ３の非反転入力端子には、電流設定値に対応した電圧が入力される。オペアンプＯＰ３の出力端子は、トランジスタＴ２のゲートに接続されている。即ち、抵抗Ｒ４、トランジスタＴ２、およびオペアンプＯＰ３は、定電流回路を構成している。これによって、トランジスタＴ２のドレイン−ソース間には、電流設定値に対応した電流Ｉ２が流れる。

トランジスタＴ２のソースは、ノードＮ６に接続されている。

ノードＮ６には、抵抗Ｒ５の一端が接続されている。抵抗Ｒ５の他端は、ノードＮ７に接続されている。ノードＮ７には、抵抗Ｒ６の一端が接続されている。抵抗Ｒ６の他端は、グランド電位に接続されている。

ノードＮ７は、オペアンプＯＰ４の反転入力端子および非反転入力端子のうちの一に接続されている。オペアンプＯＰ４反転入力端子および非反転入力端子のうちの他には、閾値に対応した電圧が入力される。

電気的な特性の検出の対象となった２つのプローブ３００のうちの１つが、ノードＮ６に接続され、当該２つのプローブ３００のうちの他の１つが、グランド回路２６０に接続される。この選択された２つのプローブ３００を、対象のプローブ３００の対、と表記する。

対象のプローブ３００の対が電気的に導通状態にある場合、即ち対象のプローブ３００の対のそれぞれが構成する第１テスト経路の間に短絡が生じている場合、電流Ｉ２の大部分はプローブ３００に向けて流れる。抵抗Ｒ５，Ｒ６には電流がほとんど流れないため、ノードＮ７の電圧はグランド電位に近い値となる。

これに対し、対象のプローブ３００の対が電気的に非導通状態にある場合、即ち対象のプローブ３００の対のそれぞれが構成する第１テスト経路の間に短絡が生じてない場合、電流Ｉ２の大部分は抵抗Ｒ５および抵抗Ｒ６を流れる。よって、ノードＮ７の電圧は、およそＩ２・Ｒ６に近い値となる。

ノードＮ７の電圧がグランド電位に近い場合と、ノードＮ７の電圧がＩ２・Ｒ６に近い場合と、で互いに異なるレベルを出力するように、閾値が設定されている。これによって、オペアンプＯＰ４の出力端子は、対象のプローブ３００の対の間が導通状態にあるか否かを示す検出信号を出力することができる。

なお、図１１に示された例によれば、検査回路２５０は、２つのプローブ３００の間に所定の電流Ｉ２を供給するように構成された。検査回路２５０は、２つのプローブ３００の間に所定の電圧を供給するように構成されてもよい。つまり、検査回路２５０は、２つのプローブ３００の間に電気エネルギーを供給してもよい。

また、図１１に示された例によれば、ノードＮ７の電圧と閾値との比較に基づいて２つのプローブ３００の間が導通状態であるか否かが判定された。２つのプローブ３００の間が導通状態であるか否かの判定方法はこれに限定されない。

図１２は、第２の実施形態にかかる実装検査の手順の一例を示すフローチャートである。

まず、検査装置２００ａは、ＦＰＣ１９ａのプリアンプ１００ａに接続される。そして、検査装置２００ａは、何れのプローブ３００もヘッドパッドに接触されていない状態で、プリアンプ１００ａの動作モードをテストモードに設定する（Ｓ２０１）。

Ｓ２０１によって、端子Ｔ７、配線Ｗ２３、およびヘッドパッドＰ２３が直列に接続された第２テスト経路と、端子Ｔ９、配線Ｗ２５、およびヘッドパッドＰ２５が直列に接続された第２テスト経路と、端子Ｔ１１、配線Ｗ２７、およびヘッドパッドＰ２７が直列に接続された第２テスト経路と、が形成される。

各検査回路１５０は、対応する第２テスト経路に電流の供給を行うことで、当該対応する第２テスト経路が導通状態にあるか否かを判定する（Ｓ２０２）。各検査回路１５０は、判定結果を検出信号として出力する。それぞれの検出信号は、そのままＦａｕｌｔ信号として検査装置２００ａに出力される。

各第２テスト経路はグランド電位に接続されていないので、プリアンプ１００ａの実装が正常に行われていれば、非導通状態となっているはずである。もし何れかの第２テスト経路が導通状態にある場合、ＦＰＣ１９ａ内で意図せぬ短絡が起きていると推定することができる。

何れかの第２テスト経路が導通状態にある場合（Ｓ２０２：Ｙｅｓ）、検査装置２００ａは、ＦＰＣ１９ａにかかる検査結果は不合格であると判定する（Ｓ２０３）。そして、ＦＰＣ１９ａに対する実装検査が終了する。

何れの第２テスト経路も非導通状態にある場合（Ｓ２０２：Ｎｏ）、検査装置２００ａは、各プローブ３００が２つのヘッドパッドＰに接触された状態で動作モードをテストモードに設定する（Ｓ２０４）。すると、例えば図１１を用いて説明されたような複数の第１テスト経路が形成される。

各検査回路１５０は、対応する第１テスト経路に電流の供給を行うことで、当該対応する第１テスト経路が導通状態にあるか否かを判定する（Ｓ２０５）。各検査回路１５０は、判定結果を検出信号として出力する。それぞれの検出信号は、そのままＦａｕｌｔ信号として検査装置２００ａに出力される。

何れかの第１テスト経路が非導通状態にある場合（Ｓ２０５：Ｎｏ）、断線または未接合が起きていると推定されるため、検査装置２００ａは、ＦＰＣ１９ａにかかる検査結果は不合格であると判定する（Ｓ２０６）。そして、ＦＰＣ１９ａに対する実装検査が終了する。

全ての第１テスト経路が導通状態にある場合（Ｓ２０５：Ｙｅｓ）、検査装置２００ａの検査回路２５０は、２つのプローブ３００の間が導通状態であるか否かを判定する（Ｓ２０７）。

なお、検査装置２００ａは、複数のプローブ３００のうちの２つを選択し、選択された２つのプローブ３００を対象のプローブ３００の対として設定して、対象のプローブ３００の対の間が導通状態であるか否かを判定する。２つのプローブ３００の組み合わせは任意である。取り得る全ての組み合わせのそれぞれ毎に、Ｓ２０７の処理が実行されてもよいし、取り得る全ての組み合わせの一部についてＳ２０７の処理が実行されてもよい。

何れかの組み合わせの２つのプローブ３００の間が導通状態であった場合（Ｓ２０７：Ｙｅｓ）、意図せぬ短絡が生じていると推定されるため、検査装置２００ａは、ＦＰＣ１９ａにかかる検査結果は不合格であると判定する（Ｓ２０８）。そして、ＦＰＣ１９ａに対する実装検査が終了する。

２つのプローブ３００の間が導通状態にあると判定された組み合わせが存在しない場合（Ｓ２０７：Ｎｏ）、検査装置２００ａは、ＦＰＣ１９ａにかかる検査結果は合格であると判定する（Ｓ２０９）。そして、ＦＰＣ１９ａに対する実装検査が終了する。

なお、検査装置２００ａは、さらに異なる検査を行い、全ての検査において不合格と判定されなかった場合に、Ｓ２０９の処理を行ってもよい。

このように、第２の実施形態によれば、検査装置２００ａは、それぞれは２つのヘッドパッドＰを短絡する２つのプローブ３００の間に電気エネルギーを供給し、電気エネルギーを供給した際に、当該２つのプローブ３００の間の電気的な特性を検出する。

これによって、２つのプローブ３００によって短絡された全部で４つのヘッドパッドＰと、当該４つのヘッドパッドＰに配線Ｗによって接続された４つの端子Ｔと、の間の経路にかかる電気的な特性を、いちどに検出することが可能となる。

（第３の実施形態）
第３の実施形態では、第１の実施形態と異なる点について説明される。第１の実施形態と同じ点については簡略的に説明されるかまたは説明が省略される。第３の実施形態にかかるＦＰＣをＦＰＣ１９ｂと表記する。ＦＰＣ１９ｂに実装される第３の実施形態にかかる電子部品であるプリアンプをプリアンプ１００ｂと表記する。第３の実施形態にかかる検査装置を検査装置２００ｂと表記する。

図１３は、第３の実施形態のＦＰＣ１９ｂの構成の一例を示す模式的な図である。本図に示される例では、プリアンプ１００ｂは、複数の端子Ｔとして、６つの端子Ｔ１３〜Ｔ１８を備えている。また、ＦＰＣ１９ｂは、複数のヘッドパッドＰとして、６つのヘッドパッドＰ２９〜Ｐ３４を備えている。６つの端子Ｔ１３〜Ｔ１８のそれぞれと、６つのヘッドパッドＰ２９〜Ｐ３４のそれぞれとは、６つの配線Ｗ２９〜Ｗ３４の何れかによって１対１に接続されている。

第３の実施形態では、ヘッドパッドＰ毎に、ヘッドパッドＰと、配線Ｗと、端子Ｔと、がこの順番で直列に接続された経路の電気的な特性が検出される。この経路を、第３テスト経路と表記する。

図１３に示される例によれば、ペッドパッドＰ２９、配線Ｗ２９、および端子Ｔ１３が直列に接続された第３テスト経路と、ペッドパッドＰ３０、配線Ｗ３０、および端子Ｔ１４が直列に接続された第３テスト経路と、ペッドパッドＰ３１、配線Ｗ３１、および端子Ｔ１５が直列に接続された第３テスト経路と、ペッドパッドＰ３２、配線Ｗ３２、および端子Ｔ１６が直列に接続された第３テスト経路と、ペッドパッドＰ３３、配線Ｗ３３、および端子Ｔ１７が直列に接続された第３テスト経路と、ペッドパッドＰ３４、配線Ｗ３４、および端子Ｔ１８が直列に接続された第３テスト経路と、が形成されている。

プリアンプ１００ｂは、複数の検査回路１５０として、６つの検査回路１５０−４〜１５０−９を備えている。各検査回路１５０は、自身に接続された経路の電気的な特性を検出することができる。また、プリアンプ１００ｂは、内部に１以上のスイッチを備えており、当該１以上のスイッチによって６つの検査回路１５０−４〜１５０−９のそれぞれは６つの端子Ｔ１３〜Ｔ１８のそれぞれと１対１に接続される。これによって、上記した６つの第３テスト経路のそれぞれに、検査回路１５０が接続される。

第３の実施形態では、検査装置２００ｂは、１つのプローブ３００を備えている。プローブ３００は、６つのヘッドパッドＰ２９〜Ｐ３４を覆う形状を有しており、６つのヘッドパッドＰ２９〜Ｐ３４の全てを短絡させることができる。

６つのヘッドパッドＰの何れにもプローブ３００が接触せしめられていない場合には、各第３テスト経路はグランド電位に接続されていないので、プリアンプ１００ｂが正しく実装されていれば、各第３テスト経路は非導通状態になっているはずである。検査装置２００ｂは、何れのヘッドパッドＰにもプローブ３００が接触されていない状態で、各第３テスト経路が非導通状態にあることを確認する。何れかの第３テスト経路が導通状態にある場合、意図せぬ短絡が生じていると推定されるため、検査結果は不合格とされる。

プローブ３００は、検査装置２００ｂ内でグランド電位に接続されている。６つのヘッドパッドＰ２９〜Ｐ３４にプローブ３００が接触せしめられている状態で第３テスト経路が形成された場合、その第３テスト経路は、検査装置２００ｂ内のグランド電位に接続されるため、導通状態になるはずである。検査装置２００ｂは、６つの第３テスト経路をそれぞれ異なる期間に形成させて、６つの第３テスト経路の全てが導通状態であるか否かを確認する。何れかの第３テスト経路が非導通状態にある場合、断線または未接合が生じていると推定されるため、検査結果は不合格とされる。

なお、図１３に示される例によれば、６つの第３テスト経路には６つの検査回路１５０が１対１に接続される。複数の第３テスト経路で１つの検査回路１５０共有されてもよい。複数の第３テスト経路と１つの検査回路１５０との間にスイッチが設けられ、当該スイッチの切り替えによって、当該１つの検査回路１５０の接続先の第３テスト経路が切り替えられてもよい。

図１４は、第３の実施形態にかかる実装検査の手順の一例を示すフローチャートである。

まず、検査装置２００ｂは、ＦＰＣ１９ｂのプリアンプ１００ｂに接続される。そして、検査装置２００ｂは、プローブ３００が何れのヘッドパッドＰにも接触されていない状態で、プリアンプ１００ｂの動作モードをテストモードに設定する（Ｓ３０１）。図１３に示された例に従えば、Ｓ３０１によって、６つの第３テスト経路が形成される。

各検査回路１５０は、対応する第３テスト経路に電流の供給を行うことで、当該対応する第２テスト経路が導通状態にあるか否かを判定する（Ｓ３０２）。各検査回路１５０は、判定結果を検出信号として出力する。それぞれの検出信号は、そのままＦａｕｌｔ信号として検査装置２００ｂに出力される。

各第３テスト経路はグランド電位に接続されていないので、プリアンプ１００ｂの実装が正常に行われていれば、非導通状態となっているはずである。もし何れかの第３テスト経路が導通状態にある場合、ＦＰＣ１９ｂ内で意図せぬ短絡が起きていると推定することができる。

何れかの第３テスト経路が導通状態にある場合（Ｓ３０２：Ｙｅｓ）、検査装置２００ｂは、ＦＰＣ１９ｂにかかる検査結果は不合格であると判定する（Ｓ３０３）。そして、ＦＰＣ１９ｂに対する実装検査が終了する。

何れの第３テスト経路も非導通状態にある場合（Ｓ３０２：Ｎｏ）、検査装置２００ｂは、複数の端子Ｔのうちの１つを選択する（Ｓ３０４）。そして、検査装置２００ｂは、プローブ３００を全てのヘッドパッドＰに接触させた状態で、選択された端子Ｔに検査回路１５０を接続する（Ｓ３０５）。

第３の実施形態では、例えば、モード制御回路１１２は、ＳＤＡＴＡ端子を介して入力された制御情報に基づき、複数の端子Ｔのそれぞれにそれぞれ異なるタイミングで検査回路１５０を接続することが可能に構成されている。検査装置２００ｂは、モード制御回路１１２に、検査回路１５０を選択された端子Ｔに接続させる。

選択された端子Ｔに検査回路１５０が接続されることで、選択された端子Ｔによって構成される第３テスト経路に検査回路１５０が接続される。この第３テスト経路は、プローブ３００を介してグランド電位に接続されているので、プリアンプ１００ｂが正しく実装されていれば、導通状態になるはずである。

選択された端子Ｔに接続された検査回路１５０は、第３テスト経路に電流の供給を行うことで、当該第３テスト経路が導通状態にあるか否かを判定する（Ｓ３０６）。検査回路１５０は、判定結果を検出信号として出力する。検出信号は、そのままＦａｕｌｔ信号として検査装置２００ｂに出力される。

選択された端子Ｔを含む第３テスト経路が非導通状態にある場合（Ｓ３０６：Ｎｏ）、断線または未接合が起きていると推定されるため、検査装置２００ｂは、ＦＰＣ１９ｂにかかる検査結果は不合格であると判定する（Ｓ３０７）。そして、ＦＰＣ１９ｂに対する実装検査が終了する。

選択された端子Ｔを含む第３テスト経路が導通状態にある場合（Ｓ３０６：Ｙｅｓ）、検査装置２００ｂは、未だ選択されていない端子Ｔが残っているか否かを判定する（Ｓ３０８）。未だ選択されていない端子Ｔが残っている場合（Ｓ３０８：Ｙｅｓ）、制御がＳ３０４に移行して、検査装置２００ｂは、未だ選択されていない１以上の端子Ｔのうちから１つの端子Ｔを選択する。

全ての端子Ｔが選択済みである場合（Ｓ３０８：Ｎｏ）、検査装置２００ｂは、ＦＰＣ１９ｂにかかる検査結果は合格であると判定する（Ｓ３０９）。そして、ＦＰＣ１９ｂに対する実装検査が終了する。

なお、検査装置２００ｂは、さらに異なる検査を行い、全ての検査において不合格と判定されなかった場合に、Ｓ３０９の処理を行ってもよい。

以上に述べた例では、全てのヘッドパッドＰがプローブ３００によって短絡されて、個々のヘッドパッドＰにかかる電気的な特性がそれぞれ異なる期間に検出された。少なくとも２つのヘッドパッドＰがプローブ３００によって短絡され、当該少なくとも２つのヘッドパッドＰにかかる電気的な特性がそれぞれ異なる期間に検出されてもよい。ただし、プローブ３００によって短絡され、かつ個々に電気的な特性が検出されるヘッドパッドＰの数が多いほうが、実装検査が容易になるとともに、効率的に実装検査を行うことが可能となる。例えば、プローブ３００は、ＦＰＣ１９ｂが備える全てのヘッドパッドＰをいちどに覆うものであってもよい。

このように、第３の実施形態によれば、少なくとも２つのヘッドパッドＰがプローブ３００によって短絡されるとともに当該プローブ３００がグランド電位に接続された状態で、検査回路１５０は、前記少なくとも２つのヘッドパッドＰのそれぞれが属するそれぞれ異なる第３テスト経路にそれぞれ異なる期間に電気エネルギーを供給する。そして、検査回路１５０は、電気エネルギーが供給されている第３テスト経路の電気的な特性を検出する。

１度に複数のヘッドパッドＰにプローブ３００を接触させて個々のヘッドパッドＰにかかる電気的な特性を検出することが可能となる。複数のヘッドパッドＰに１つのプローブ３００を接触させることは、１つ１つのヘッドパッドＰにプローブを正確に接触させることに比べて容易であるため、安定した検査結果を得ることが可能となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ ハードディスクドライブ、１１ 筐体、１１ａ 底壁、１１ｂ 側壁、１２ 磁気ディスク、１３ スピンドルモータ、１４ クランプバネ、１５ 磁気ヘッド、１６ アクチュエータアセンブリ、１７ ボイスコイルモータ、１８ ランプロード機構、２１ 支持軸、３１ アクチュエータブロック、３２ アーム、３３ ヘッドサスペンションアセンブリ、４１ ベースプレート、４２ ロードビーム、４３ フレキシャ、５１ 端子、５２ 配線群、１００，１００ａ，１００ｂ プリアンプ、１０１ リードアンプ、１０２ アンプ、１０３ ライトドライバ、１０４ ヒータドライバ、１０５ ＨＤＩアンプ、１０６ 検出器、１１０ 異常表示器、１１１ シリアルポートレジスタ、１１２ モード制御回路、１５０ 検査回路、１５１ リード素子、１５２ ライト素子、１５３ ヒータ素子、１５４ ＨＤＩセンサ、２００，２００ａ，２００ｂ 検査装置、２０１ 演算装置、２０２ 記憶装置、２０３ Ｉ／Ｏ装置、２０４ 検査プログラム、２５０ 検査回路、２６０ グランド回路、３００ プローブ。

Claims (8)

1. ２つの第１端子の間が第１プローブによって短絡された状態で検査回路が第１経路に電気エネルギーを供給することと、前記２つの第１端子は、フレキシブルプリント回路板が備える複数の第２端子に含まれ、前記フレキシブルプリント回路板は、前記検査回路および複数の第３端子を有する電子部品と、前記複数の第２端子と、前記複数の第２端子と前記複数の第３端子とを接続する複数の第１配線と、を備え、前記第１経路は、前記２つの第１端子と、前記複数の第１配線のうちの前記２つの第１端子に接続された２つの第２配線と、前記複数の第２端子のうちの前記２つの第２配線に接続された２つの第４端子と、によって形成され、
   前記第１経路に前記電気エネルギーが供給された際に、前記検査回路が前記第１経路にかかる電気的な特性を検出することと、
   を含む方法。
2. 前記電子部品は、スイッチを備え、
   前記２つの第１端子の間が前記第１プローブによって短絡され、かつ、前記複数の第２端子のうちの前記２つの第１端子と異なる２つの第５端子の間が前記第１プローブと異なる第２プローブによって短絡された状態で、前記スイッチが、前記第１経路と第２経路とを直列に接続することと、前記第２経路は、前記２つの第５端子と、前記複数の第１配線のうちの前記２つの第５端子に接続された２つの第３配線と、前記複数の第３端子のうちの前記２つの第３配線に接続された２つの第６端子と、によって形成され、
   前記供給することは、前記検査回路が、前記第１経路と前記第１経路と直列に接続された前記第２経路とを含む第３経路に前記電気エネルギーを供給することである、
   請求項１に記載の方法。
3. 前記フレキシブルプリント回路板は、検査装置に接続され、
   前記２つの第１端子の間が前記第１プローブによって短絡され、かつ、前記複数の第２端子のうちの前記２つの第１端子と異なる２つの第５端子の間が前記第１プローブと異なる第２プローブによって短絡された状態で、前記検査装置が、前記第１プローブと前記第２プローブとの間に電気エネルギーを供給することと、
   前記第１プローブと前記第２プローブとの間に前記電気エネルギーが供給された際に、前記検査装置が、前記第１プローブと前記第２プローブとの間の電気的な特性を検出することと、
   をさらに含む請求項１に記載の方法。
4. 前記検査回路が、第２経路に電気エネルギーを供給することと、前記第２経路は、前記２つの第５端子と、前記複数の第１配線のうちの前記２つの第５端子に接続された２つの第３配線と、前記複数の第３端子のうちの前記２つの第３配線に接続された２つの第６端子と、によって形成され、
   前記第２経路に前記電気エネルギーが供給された際に、前記検査回路が前記第２経路にかかる電気的な特性を検出することと、
   をさらに含む請求項１または３に記載の方法。
5. グランド電位に接続されたプローブが第１端子と第２端子とに接触された状態で検査回路が第１経路と第２経路とにそれぞれ異なる期間に電気エネルギーを供給することと、
   前記第１端子および前記第２端子は、フレキシブルプリント回路板が備える複数の第３端子に含まれ、前記フレキシブルプリント回路板は、前記検査回路および複数の第４端子を有する電子部品と、前記複数の第３端子と、前記複数の第３端子と前記複数の第４端子とを接続する複数の第１配線と、を備え、前記第１経路は、前記第１端子と、前記複数の第１配線のうちの前記第１端子に接続された第２配線と、前記複数の第４端子のうちの前記第２配線に接続された第５端子と、によって形成され、前記第２経路は、前記第２端子と、前記複数の第１配線のうちの前記第２端子に接続された第３配線と、前記複数の第４端子のうちの前記第３配線に接続された第６端子と、によって形成され、
   前記第１経路に前記電気エネルギーが供給された期間に、前記検査回路が前記第１経路にかかる電気的な特性を検出することと、
   前記第２経路に前記電気エネルギーが供給された期間に、前記検査回路が前記第２経路にかかる電気的な特性を検出することと、
   を含む方法。
6. 複数の第１端子と、
   前記複数の第１端子のうちの２つの第２端子に接続された２つの第１配線が互いに短絡された状態で、第１経路に電気エネルギーを供給し、前記第１経路は、前記２つの第２端子と、互いに短絡された前記２つの第１配線と、によって形成され、前記第１経路に前記電気エネルギーが供給された際に前記第１経路にかかる電気的な特性を検出する、検出回路と、
   を備える電子部品。
7. 前記第１経路と第２経路とを直列に接続するスイッチをさらに備え、前記第２経路は、前記複数の第１端子のうちの前記２つの第２端子と異なる２つの第３端子に接続された２つの第２配線が互いに短絡された状態で、前記２つの第３端子と、互いに短絡された前記２つの第２配線と、によって形成され、
   前記検出回路は、前記第１経路と前記第１経路と直列に接続された前記第２経路とを含む第３経路に前記電気エネルギーを供給し、前記第３経路にかかる電気的な特性を検出する、
   請求項６に記載の電子部品。
8. ２つの第１端子の間が第１プローブによって短絡された状態で検査回路が第１経路に電気エネルギーを供給することと、前記２つの第１端子は、磁気ディスク装置において制御装置と磁気ヘッドとを電気的に接続するフレキシブルプリント基板であって前記磁気ディスク装置に組み込まれる前のフレキシブルプリント回路板が備える複数の第２端子に含まれ、前記フレキシブルプリント回路板は、前記検査回路および複数の第３端子を有する電子部品と、前記複数の第２端子と、前記複数の第２端子と前記複数の第３端子とを接続する複数の第１配線と、を備え、前記第１経路は、前記２つの第１端子と、前記複数の第１配線のうちの前記２つの第１端子に接続された２つの第２配線と、前記複数の第２端子のうちの前記２つの第２配線に接続された２つの第４端子と、によって形成され、
   前記第１経路に前記電気エネルギーが供給された際に、前記検査回路が前記第１経路にかかる電気的な特性を検出することと、
   を含む磁気ディスク装置の検査方法。

Images