JP2021141120A - 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法 - Google Patents

静電チャック装置用電源、静電チャック装置、及びデチャック制御方法 Download PDF

Info

Publication number
JP2021141120A
JP2021141120A JP2020035316D JP2020035316D JP2021141120A JP 2021141120 A JP2021141120 A JP 2021141120A JP 2020035316 D JP2020035316 D JP 2020035316D JP 2020035316 D JP2020035316 D JP 2020035316D JP 2021141120 A JP2021141120 A JP 2021141120A
Authority
JP
Japan
Prior art keywords
voltage
electrode
waveform
dechuck
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020035316D
Other languages
English (en)
Inventor
貴裕 土屋
Takahiro Tsuchiya
貴裕 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of JP2021141120A publication Critical patent/JP2021141120A/ja
Granted legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

【課題】デチャック時に被保持物が保持部から離間するまでの時間を短縮できる静電チャック装置用電源、静電チャック装置、及びデチャック制御方法を提供する。【解決手段】静電チャック装置1は、被保持物Kのデチャックの際に用いるデチャック電圧を第1の電極5及び第2の電極6に印加する電圧印加部3を備え、デチャック電圧は、第1の電極5に第1の波形W1で印加される第1の交流電圧Va1と、第1の波形W1と位相差を持つ第2の波形W2で第2の電極6に印加される第2の交流電圧Va2とによって構成され、第1の波形W1と第2の波形W2とが交差するタイミングに関する情報を出力する情報出力部を有し、電圧印加部3は、情報に基づいて第1の電極5及び第2の電極6へのデチャック電圧の印加を停止する。【選択図】図1

Description

本開示は、静電チャック装置用電源、静電チャック装置、及びデチャック制御方法に関する。
従来の静電チャック装置として、例えば特許文献1に記載の静電保持装置がある。この従来の静電保持装置は、絶縁体層内に複数の電極を配置してなる静電保持手段と、当該静電保持手段と直流電源及び交流電源との接続状態を切り換える切換手段とを備えて構成されている。この静電保持装置では、被保持物のデチャックの際に交流電圧を電極に印加することにより、静電保持手段の電荷を除去している。
特公平6−71944号公報 特開昭62−44332号公報
交流電圧を用いて電荷を除去する場合、従来では、電極に印加する交流電圧を時間と共に徐々に減少させる手法が採られていた(例えば特許文献2参照)。しかしながら、この従来の手法では、保持部の電荷が除去されるまでに数秒程度の時間を要するため、デチャックの際に被保持物が保持部から離間するまでの時間を短縮することが課題となっていた。
本開示は、上記課題の解決のためになされたものであり、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる静電チャック装置用電源、静電チャック装置、及びデチャック制御方法を提供すること目的とする。
本開示の一側面に係る静電チャック装置用電源は、被保持物のデチャックの際に用いるデチャック電圧を第1の電極及び第2の電極に印加する電圧印加部を備え、デチャック電圧は、第1の電極に第1の波形で印加される第1の交流電圧と、第1の波形と位相差をもつ第2の波形で第2の電極に印加される第2の交流電圧とによって構成され、第1の波形と第2の波形とが交差するタイミングに基づく情報を出力する情報出力部を有し、電圧印加部は、情報に基づいて第1の電極及び第2の電極へのデチャック電圧の印加を停止する。
この静電チャック装置用電源では、デチャックの際に、第1の交流電圧の波形と第2の交流電圧の波形とが交差するタイミングに関する情報に基づいて、第1の電極及び第2の電極へのデチャック電圧の印加を停止する。この構成によれば、第1の交流電圧及び第2の交流電圧の減衰を待つことなく、被保持物の離間に適したタイミングで積極的に第1の電極及び第2の電極へのデチャック電圧の印加を停止することができる。したがって、この静電チャック装置用電源では、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる。
情報出力部は、第1の交流電圧及び第2の交流電圧の検出によって、情報を取得してもよい。この場合、情報出力部は、情報を適切に出力することが可能となり、被保持物の離間に適したタイミングでデチャック電圧の印加を停止することができる。したがって、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる。
情報出力部は、第1の交流電圧及び第2の交流電圧に基づいて情報を予め保有していてもよい。この場合、情報出力部は、情報を適切に出力することが可能となり、被保持物の離間に適したタイミングでデチャック電圧の印加を停止することができる。したがって、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる。
電圧印加部は、第1の波形と第2の波形とが逆位相となるように、第1の電極及び第2の電極にデチャック電圧を印加してもよい。この場合、第1の電極と第2の電極とに正負の電位が交互に印加されるので、第1の交流電圧及び第2の交流電圧による保持部の電荷の除去効率を向上できる。
電圧印加部は、第1の波形と第2の波形とが交差する際に第1の交流電圧及び第2の交流電圧の値が共に0となるように、第1の電極及び第2の電極にデチャック電圧を印加してもよい。この場合、第1の交流電圧及び第2の交流電圧の電圧値が0となった際にデチャック電圧の印加を停止できるので、デチャックの確実性を向上できる。
電圧印加部は、第1の波形及び第2の波形の1周期を2πとした場合に、デチャック電圧の印加を開始する際の第1の波形及び第2の波形が示す周期が0以上1/2π未満及びπ以上3/2π未満となるように、第1の電極及び第2の電極にデチャック電圧を印加してもよい。この場合、デチャック電圧の印加を開始した後、第1の交流電圧及び第2の交流電圧の正負の絶対値が最大値となるまでの時間を短縮できる。したがって、デチャックの際に被保持物が保持部から離間するまでの時間を一層効果的に短縮できる。
電圧印加部は、第1の波形と第2の波形とが、互いに同振幅となるように第1の電極及び第2の電極にデチャック電圧を印加してもよい。この場合、第1の波形及び第2の波形に正負の対称性を持たせることで、第1の交流電圧及び第2の交流電圧による保持部の電荷の除去効率を向上できる。
電圧印加部は、被保持物のチャックの際に用いるチャック電圧からデチャック電圧への切り替えの際に、第1の電極に印加される電圧の極性と第2の電極に印加される電圧の極性とを反転させてもよい。この場合、デチャックの開始直後から保持部の電荷の除去を開始できる。したがって、デチャックの際に被保持物が保持部から離間するまでの時間を一層効果的に短縮できる。
本開示の一側面に係る静電チャック装置は、上記静電チャック装置用電源と、絶縁体内に第1の電極及び第2の電極を有する保持部と、を備える。
この静電チャック装置では、デチャックの際は、第1の交流電圧の波形と第2の交流電圧の波形とが交差するタイミングに関する情報に基づいて、第1の電極及び第2の電極へのデチャック電圧の印加を停止する。この構成によれば、第1の交流電圧及び第2の交流電圧の減衰を待つことなく、被保持物の離間に適したタイミングで、積極的に第1の電極及び第2の電極へのデチャック電圧の印加を停止することができる。したがって、この静電チャック装置では、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる。
本開示の一側面に係るデチャック制御方法は、第1の電極に第1の波形で第1の交流電圧を印加すると共に、第2の電極に第1の波形と位相差のある第2の波形で第2の交流電圧を印加するデチャック電圧の印加ステップと、第1の波形と第2の波形とが交差するタイミングに関する情報を出力する情報出力ステップと、情報出力ステップによって出力された情報に基づいて、第1の電極及び第2の電極へのデチャック電圧の印加を停止する停止するステップと、を備える。
このデチャック制御方法では、デチャックの際に、第1の交流電圧の波形と第2の交流電圧の波形とが交差するタイミングに関する情報に基づいて、第1の電極及び第2の電極へのデチャック電圧の印加を停止する。これにより、第1の交流電圧及び第2の交流電圧の減衰を待つことなく、被保持物の離間に適したタイミングで積極的に第1の電極及び第2の電極へのデチャック電圧の印加を停止することができる。したがって、この静電チャック装置では、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる。
情報出力ステップでは、第1の交流電圧及び第2の交流電圧の検出によって取得した情報を出力してもよい。この場合、情報を適切に出力することが可能となり、被保持物の離間に適したタイミングでデチャック電圧の印加を停止することができる。したがって、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる。
情報出力ステップでは、第1の交流電圧及び第2の交流電圧に基づいて予め保有する情報を出力してもよい。この場合、情報を適切に出力することが可能となり、被保持物の離間に適したタイミングでデチャック電圧の印加を停止することができる。したがって、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる。
印加ステップでは、第1の波形と第2の波形とが逆位相となるように、第1の電極及び第2の電極にデチャック電圧を印加してもよい。この場合、第1の電極と第2の電極とに正負の電位が交互に印加されるので、第1の交流電圧及び第2の交流電圧による保持部の電荷の除去効率を向上できる。
印加ステップでは、第1の波形と第2の波形とが交差する際に、第1の交流電圧及び第2の交流電圧の値が共に0となるように、第1の電極及び第2の電極にデチャック電圧を印加してもよい。この場合、第1の交流電圧及び第2の交流電圧の電圧値が0となった際にデチャック電圧の印加を停止できるので、デチャックの確実性を向上できる。
印加ステップでは、第1の波形及び第2の波形の1周期を2πとした場合に、デチャック電圧の印加を開始する際の第1の波形及び第2の波形が示す周期が0以上1/2π未満及びπ以上3/2π未満となるように、第1の電極及び第2の電極にデチャック電圧を印加してもよい。この場合、デチャック電圧の印加を開始した後、第1の交流電圧及び第2の交流電圧の正負の絶対値が最大値となるまでの時間を短縮できる。したがって、デチャックの際に被保持物が保持部から離間するまでの時間を一層効果的に短縮できる。
印加ステップでは、第1の波形と第2の波形とが、互いに同振幅となるように、第1の電極及び第2の電極にデチャック電圧を印加してもよい。この場合、第1の波形及び第2の波形に正負の対称性を持たせることで、第1の交流電圧及び第2の交流電圧による保持部の電荷の除去効率を向上できる。
印加ステップでは、チャック電圧からデチャック電圧への切り替えの際に、第1の電極に印加される電圧の極性と第2の電極に印加される電圧の極性とを反転させてもよい。この場合、デチャックの開始直後から保持部の電荷の除去を開始できる。したがって、デチャックの際に被保持物が保持部から離間するまでの時間を一層効果的に短縮できる。
本開示によれば、デチャックの際に被保持物が保持部から離間するまでの時間を短縮できる。
静電チャック装置の一実施形態を示す概略的な断面図である。 電圧印加部の構成例を示す回路図である。 電圧印加部で用いられる各種信号及び出力電圧の一例を示す図である。 電圧印加部によるチャック電圧及びデチャック電圧の制御の一例を示す図である。 静電チャック装置の動作を示すフローチャートである。 被保持物のデチャック条件の検証結果を示す図である。 電圧印加部の変形例を示す回路図である。
以下、図面を参照しながら、本開示の一側面に係る静電チャック装置用電源、静電チャック装置、及びデチャック制御方法の好適な実施形態について詳細に説明する。
図1は、静電チャック装置1の一実施形態を示す概略的な断面図である。図1に示す静電チャック装置1は、被保持物Kの保持・非保持を切り替え可能な双極型静電チャック装置である。静電チャック装置1は、静電気力を利用して被保持物Kを保持する装置であり、エアによる吸着が困難な真空環境下でのシリコンウエハやICリードフレームといった各種の被保持物Kの搬送・加工等に適用され得る。静電チャック装置1は、保持部2と、静電チャック装置用電源P(図2参照)とを含んで構成されている。
保持部2は、絶縁体4と、第1の電極5と、第2の電極6と備えている。絶縁体4は、例えばセラミックやポリイミドといった絶縁性材料によって板状に形成されている。絶縁体4の一面側は、保持部2による被保持物Kの保持面2aとなっている。
第1の電極5及び第2の電極6は、いずれも導電性材料によって形成されている。第1の電極5及び第2の電極6は、幹状に延在する基体部と、延在方向に対して略垂直な方向に基体部から突出する複数の櫛歯状電極とを備えている。図1においては、櫛歯状電極のみを図示し、基体部を省略している。第1の電極5及び第2の電極6は、互いの櫛歯状電極が一定の間隔で離間し、交互かつ平行に、互いに噛み合うようにして配置され、絶縁体4内に封入されている。本実施形態では、第1の電極5の櫛歯状電極の配置数と、第2の電極6の櫛歯状電極の配置数とが同数となっている。図1中のA、Bは、図2中のA、Bと対応しており、第1の電極5及び第2の電極6は、電圧印加部3と電気的に接続されている。
静電チャック装置用電源Pは、第1の電極5及び第2の電極6に電圧を印加する部分であり、電圧印加部3を備える。より詳細には、本実施形態における電圧印加部3は、被保持物Kのチャックの際に用いるチャック電圧及び被保持物Kのデチャックの際に用いるデチャック電圧を第1の電極5及び第2の電極6に印加する。なお、被保持物Kのチャックの際に用いるチャック電圧を印加する電圧印加部と、被保持物Kのデチャックの際に用いるデチャック電圧を印加する電圧印加部とは、別体であってもよい。
本実施形態では、チャック電圧は、正負が反転した一対の直流電圧によって構成されており、デチャック電圧は、互いに同振幅かつ逆位相の一対の交流電圧によって構成されている(図4参照)。第1の電極5及び第2の電極6にチャック電圧が印加されると、保持部2の保持面2aに静電気が帯電し、被保持物Kが保持面2aによって保持される。第1の電極5及び第2の電極6にデチャック電圧が印加されると、第1の電極5及び第2の電極6に互いに正負が反転した電圧が周期的に印加され、保持部2の保持面2aから静電気が除去される。その後、一対の交流電圧の印加を、互いの電圧値が0になった際(グランド電圧になった際)に停止することで、被保持物Kが保持面2aから離間可能となる。この詳細は、後述する。
図2は、電圧印加部3の構成例を示す回路図である。同図に示すように、電圧印加部3は、交流電源21と、直流電源22と、クロス電圧調整部23とを備えている。また、電圧印加部3は、コンパレタ24と、カウンタ25と、デコーダ26と、第1のセレクタ27と、第2のセレクタ28と、第1の高圧アンプ29と、第2の高圧アンプ30とを備えている。
交流電源21は、デチャックの際の交流電圧を出力する単相の電源である。交流電源21は、コンパレタ24及び第1のセレクタ27に接続されている。直流電源22は、チャックの際の直流電圧を出力する電源である。直流電源22は、第2のセレクタ28に接続されている。クロス電圧調整部23は、デチャックの際の交流電圧のオフセット量を調整するための直流電源である。クロス電圧調整部23は、コンパレタ24、第1の高圧アンプ29及び第2の高圧アンプ30ごとにそれぞれ設けられ、接続されている。第1の高圧アンプ29は、第1の電極5にそれぞれ接続され、第2の高圧アンプ30は、第2の電極6にそれぞれ接続されている。
コンパレタ24は、交流電源21から入力された交流電圧の正負を判定する部分である。コンパレタ24は、交流電源21から出力される交流電圧と、クロス電圧調整部23からの直流電圧とを比較して、交流電圧の周期に応じた出力信号をカウンタ25に出力する。カウンタ25は、チャック/デチャック信号の入力を受け、デチャックの際におけるコンパレタ24からの出力信号の入力回数を計測する部分である。デコーダ26は、交流電源21から出力される交流電圧の極性反転回数を検出する部分である。デコーダ26は、極性反転回数が予め設定された回数に到達した場合に、その旨を示す出力信号を第1のセレクタ27に出力する。
コンパレタ24と、カウンタ25と、デコーダ26とは、後述する第1の交流電圧Va1の第1の波形W1と、第2の交流電圧Va2の第2の波形W2とが交差するタイミングTに関する情報を出力する情報出力部40を構成する。
第1のセレクタ27は、デコーダ26からの出力信号に基づいて、交流電源21及びグランド電圧の一方を、出力電圧として選択的に第2のセレクタ28に接続する。第2のセレクタ28は、チャック/デチャック信号の入力を受け、直流電源22及び第1のセレクタ27の一方の出力電圧を選択的に第1の高圧アンプ29及び第2の高圧アンプ30に接続する。第1の高圧アンプ29及び第2の高圧アンプ30は、第2のセレクタ28及びクロス電圧調整部23からの入力電圧を増幅し、第1の電極5及び第2の電極6に増幅後の電圧を印加する。
図3は、電圧印加部3で用いられる各種信号及び出力電圧の一例を示す図である。電圧印加部3の動作は、外部から入力されるチャック/デチャック信号に基づいて切り替えられる。チャック/デチャック信号は、図3(a)に示すように、チャックの際は0、デチャックの際は1となっている。すなわち、チャック/デチャック信号は、値が0のときは、静電チャック装置1にチャック動作を指示するチャック信号であり、時刻t0に値が1となったときは、静電チャック装置1にデチャック動作を指示するデチャック信号となる。交流電源21の出力電圧は、図3(b)に示すように、チャックの際及びデチャックの際の双方において、一定の周波数及び振幅を持った交流電圧となっている。
コンパレタ24の出力信号は、図3(c)に示すように、交流電源21の出力電圧が正(0を含む)となる期間に1となり、負となる期間に0となる。デコーダ26の出力信号は、図3(d)に示すように、デチャックの際に、時刻t1となって交流電圧の極性反転回数が予め設定された回数に到達した際に、次のチャック信号が到来するまで1となり、他の期間では0となる。
第2のセレクタ28の出力信号は、図3(e)に示すように、チャックの際においては、一定の正の値を取り、デチャックの際においては、交流電源21の出力電圧と同波形の交流信号となる。また、第2のセレクタ28の出力信号は、デチャックの際にデコーダ26の出力信号が1となった場合に0となる。
第1の高圧アンプ29の出力電圧は、第1の電極5への印加電圧である。第1の高圧アンプ29の出力電圧は、図3(f)に示すように、チャックの際には正の直流電圧となり、時刻t0にデチャックする際には、第2のセレクタ28の出力信号に応じた交流電圧(後述の第1の交流電圧Va1)となる。第2の高圧アンプ30の出力電圧は、第2の電極6への印加電圧である。第2の高圧アンプの出力電圧は、図3(g)に示すように、チャックの際には負の直流電圧となり、時刻t0にデチャックする際には、第2のセレクタ28の出力信号と正負が反転した交流電圧(後述の第2の交流電圧Va2)となる。第1の高圧アンプ29の出力電圧及び第2の高圧アンプ30の出力電圧のいずれも、時刻t1にデチャックする際にデコーダ26の出力信号が1となった場合に0となる。
図4は、電圧印加部3によるチャック電圧及びデチャック電圧の制御の一例を示す図である。図4では、概念的に理解しやすいように、図3とは異なり、時刻t0における第1の高圧アンプ29の出力電圧(第1の電極5への印加電圧)及び第2の高圧アンプ30の出力電圧(第2の電極6への印加電圧)の値を共に0としている。同図に示すように、チャックの際は、第1の電極5に第1の直流電圧Vd1が印加され、第2の電極6に第2の直流電圧Vd2が印加される。ここでは、第1の直流電圧Vd1は、正の電圧であり、第2の直流電圧Vd2は、負の電圧である。第1の直流電圧Vd1及び第2の直流電圧Vd2は、互いに極性が異なる一方、電圧の絶対値が等しくなっている。時刻t0においてチャックからデチャックに切り替わる(チャック信号からデチャック信号に切り替わる)と、第1の電極5及び第2の電極6に印加される電圧が直流電圧から交流電圧に切り替わる。
デチャックの際は、第1の電極5に第1の交流電圧Va1が印加され、第2の電極6に第2の交流電圧Va2が印加される。本実施形態では、第1の交流電圧Va1が示す第1の波形W1と、第2の交流電圧Va2が示す第2の波形W2とは、互いに同振幅かつ逆位相となっている。また、第1の波形W1と第2の波形W2とが交差する際の電位は、第1の交流電圧Va1及び第2の交流電圧Va2のオフセット量によって調整されている。ここでは、第1の波形W1及び第2の波形W2が交差する際に、第1の交流電圧Va1及び第2の交流電圧Va2の電圧値が0となるように、第1の交流電圧Va1及び第2の交流電圧Va2のオフセット量が調整されている。
第1の交流電圧Va1及び第2の交流電圧Va2の1周期を2πとした場合、デチャック電圧の印加を開始する際、つまり時刻t0の第1の波形W1及び第2の波形W2が示す周期は、0以上1/2π未満及びπ以上3/2π未満となっている。図4の例では、時刻t0において、第1の波形W1が示す周期はπとなっており、第2の波形W2が示す周期は0となっている。したがって、チャックからデチャックへの切り替えの際、つまり時刻t0において、第1の電極5に印加される電圧の極性と第2の電極6に印加される電圧の極性とがそれぞれ反転する。また、第1の交流電圧Va1及び第2の交流電圧Va2の正負の絶対値は、時刻t0において0であり、時刻t0以降は徐々に増加し、1/2πに対応する時間が経過したところで最初のピークを迎える。したがって、デチャック電圧の印加を開始する際、すなわち、時刻t0の第1の波形W1及び第2の波形W2が示す周期が1/2π以上π未満及び3/2π以上2π未満である場合に比べて、第1の交流電圧Va1及び第2の交流電圧Va2の正負の絶対値が最初のピークを迎えるまでの時間が短縮される。
デチャック電圧の印加後、第1の波形W1と第2の波形W2とが交差するタイミングTで、第1の電極5及び第2の電極6へのデチャック電圧の印加が停止される。具体的には、情報出力部40は、第1の波形W1と第2の波形W2とが交差するタイミングTに関する情報であるタイミング信号Tsに基づいて、デチャック電圧印加停止信号Dtを第1のセレクタ27に向けて出力する。このデチャック電圧印加停止信号Dtを受け、第1のセレクタ27は、グランド電圧を第2のセレクタ28に接続し、第2のセレクタ28は、デチャック信号の入力を受け、第1のセレクタ27のグランド電圧を第1の高圧アンプ29及び第2の高圧アンプ30に接続する。これにより、第1の電極5及び第2の電極6へのデチャック電圧の印加が停止される(図2参照)。
図4の例では、情報出力部40は、時刻t0で第1の波形W1及び第2の波形W2が最初に交差する際には、タイミングT1に関するタイミング信号Ts1を取得し、2回目に交差する際には、タイミングT2に関するタイミング信号Ts2を取得し、3回目に交差する際には、タイミングT3に関するタイミング信号Ts3を取得する。また、情報出力部40は、時刻t1で第1の波形W1及び第2の波形W2が4回目に交差する際には、タイミングT4に関するタイミング信号Ts4を取得する。情報出力部40は、タイミング信号Ts4を受けて、デチャック電圧印加停止信号Dtを出力する。これにより、第1の電極5及び第2の電極6へのデチャック電圧の印加が停止される。
本実施形態では、第1の交流電圧Va1および第2の交流電圧Va2は常に所望の状態で出力されるように制御されている。このため、第1の波形W1と第2の波形W2とが交差するタイミングTに関する情報であるタイミング信号Tsは、実際の交流電圧を検出しなくても、情報出力部40のコンパレタ24から出力することができる。つまり、交流電源21から出力された交流電圧の正負判定が切り替わった(極性反転の)タイミングは、第1の波形W1と第2の波形W2とが交差するタイミングTと等しいため、コンパレタ24の出力信号は、タイミング信号Tsとなる。カウンタ25は、デチャック信号の入力を受け、デチャックを開始した時刻以降のコンパレタ24からのタイミング信号Tsの入力回数を計測し、デコーダ26に向けて出力する。デコーダ26は、極性反転の回数と同期したタイミング信号Tsの回数が予めデコーダ26に設定された回数に到達した場合に、デチャック電圧印加停止信号Dtを第1のセレクタ27に出力する。
第1の波形W1と第2の波形W2とが交差するいずれのタイミングTでデチャック電圧の印加を停止するかは、例えば被保持物Kや保持部2の種類、チャック電圧の電圧値、デチャック電圧の振幅・周波数などにより適宜決定される。また、デチャック電圧の印加を停止するタイミング、すなわち、情報出力部40により、デチャック電圧印加停止信号Dtが出力されるタイミングを調整する場合は、第1の波形W1と第2の波形W2とが交差する回数(デコーダ26の設定回数)を変更すればよい。また、第1の交流電圧Va1と第2の交流電圧Va2の電圧値や振幅や周波数を変更することによっても、デチャックの条件を調整することができる。この場合、具体的には、交流電源21の振幅や周波数を変更することでデチャックの条件を調整することができる。
続いて、上述した静電チャック装置1の動作について説明する。図5は、静電チャック装置1の動作を示すフローチャートである。
図5に示すように、静電チャック装置1では、まず、チャック条件及びデチャック条件の設定がなされる(ステップS01)。このステップS01では、例えばチャックの際に用いる第1の直流電圧Vd1及び第2の直流電圧Vd2の電圧値、デチャックの際に用いる第1の交流電圧Va1及び第2の交流電圧Va2の波形、周波数、振幅、オフセット量、及びデチャック電圧を停止させるタイミングなどが設定される。
チャック条件及びデチャック条件の設定の後、チャック信号が入力されたか否かが判断される(ステップS02)。チャック信号が入力されていない場合には、チャック信号の入力がなされるまでステップS02の判断が繰り返される。チャック信号が入力された場合、第1の電極5及び第2の電極6へのチャック電圧(第1の直流電圧Vd1及び第2の直流電圧Vd2)の印加がなされる(ステップS03)。第1の電極5及び第2の電極6へのチャック電圧の印加により、保持部2の保持面2aに静電気が帯電し、被保持物Kが保持面2aによって保持される。保持面2aに保持された被保持物Kには、搬送、加工といった各種の処理が実施される。
チャック電圧の印加後、デチャック信号が入力されたか否かが判断される(ステップS04)。デチャック信号が入力されていない場合には、保持面2aでの被保持物Kの保持が継続し、デチャック信号の入力がなされるまでステップS04の判断が繰り返される。デチャック信号が入力された場合、第1の電極5及び第2の電極6へのデチャック電圧(第1の交流電圧Va1及び第2の交流電圧Va2)の印加がなされる(ステップS05)。デチャック電圧の印加により、第1の電極5及び第2の電極6に正負が反転した電圧が周期的に印加され、保持部2の保持面2aから静電気が除去される。
デチャック電圧の印加開始後、ステップS01で設定した、デチャック電圧を停止させるタイミングに達したか否かが判断される(ステップS06)。設定したタイミングに達していない場合には、デチャック電圧の印加が継続し、このタイミングに達するまでステップS06の判断が繰り返される。設定したタイミングに達した場合、第1の交流電圧Va1の波形と第2の交流の波形とが交差するタイミングでデチャック電圧の印加が停止される(ステップS07)。また、第1の交流電圧Va1及び第2の交流電圧Va2の電圧値がグランド電圧となった際に第1の交流電圧Va1及び第2の交流電圧Va2の印加を停止することで、被保持物Kが保持面2aから離間可能となる。
以上説明したように、静電チャック装置1では、デチャックの際に、第1の波形W1と第2の波形W2とが交差するタイミングに関する情報に基づいて、第1の電極5及び第2の電極6へのデチャック電圧の印加を停止する。この構成によれば、第1の交流電圧Va1及び第2の交流電圧Va2の減衰を待つことなく、被保持物Kの離間に適したタイミングで積極的に第1の電極5及び第2の電極6へのデチャック電圧の印加を停止することができる。したがって、この静電チャック装置1では、デチャックの際に被保持物Kが保持部2から離間するまでの時間を短縮できる。
本実施形態では、情報出力部40は、第1の交流電圧Va1及び第2の交流電圧Va2に基づいて情報を予め保有している。これにより、情報出力部40は、情報を適切に出力することが可能となり、被保持物Kの離間に適したタイミングでデチャック電圧の印加を停止することができる。したがって、デチャックの際に被保持物Kが保持部2から離間するまでの時間を短縮できる。
本実施形態では、電圧印加部3は、第1の波形W1と第2の波形W2とが逆位相となるように、第1の電極5及び第2の電極6にデチャック電圧を印加する。したがって、第1の電極5と第2の電極6とに正負の電位が交互に印加されるので、第1の交流電圧Va1及び第2の交流電圧Va2による保持部2の電荷の除去効率を向上できる。
本実施形態では、電圧印加部3は、第1の波形W1と第2の波形W2とが交差する際に第1の交流電圧Va1及び第2の交流電圧Va2の値が共に0となるように、第1の電極5及び第2の電極6にデチャック電圧を印加する。したがって、第1の交流電圧Va1及び第2の交流電圧Va2の電圧値が0となった際に、デチャック電圧の印加を停止できるので、デチャックの確実性を向上できる。
本実施形態では、電圧印加部3は、第1の波形W1及び第2の波形W2の1周期を2πとした場合に、デチャック電圧の印加を開始する際の第1の波形W1及び第2の波形W2が示す周期が0以上1/2π未満及びπ以上3/2π未満となるように、第1の電極5及び第2の電極6にデチャック電圧を印加する。したがって、デチャック電圧の印加を開始した後、第1の交流電圧Va1及び第2の交流電圧Va2の正負の絶対値が最大値となるまでの時間を短縮できる。したがって、デチャックの際に被保持物Kが保持部2から離間するまでの時間を一層効果的に短縮できる。
本実施形態では、電圧印加部3は、第1の波形W1と第2の波形W2とが、互いに同振幅となるように第1の電極5及び第2の電極6にデチャック電圧を印加する。したがって、第1の波形W1及び第2の波形W2に正負の対称性を持たせることで、第1の交流電圧Va1及び第2の交流電圧Va2による保持部2の電荷の除去効率を向上できる。
本実施形態では、電圧印加部3は、被保持物Kのチャックの際に用いるチャック電圧からデチャック電圧への切り替えの際に、第1の電極5に印加される電圧の極性と第2の電極6に印加される電圧の極性とを反転させる。したがって、デチャックの開始直後から保持部2の電荷の除去を開始できる。したがって、デチャックの際に被保持物Kが保持部2から離間するまでの時間を一層効果的に短縮できる。
図6は、被保持物Kのデチャック条件の検証結果を示す図である。本検証試験では、第1の交流電圧Va1及び第2の交流電圧Va2の周波数及び振幅をパラメータとし、鉛直下方に向けた保持面2aに被保持物Kを保持した状態で第1の電極5及び第2の電極6にデチャック電圧を印加し、デチャック電圧の印加から被保持物Kが保持面2aから落下するまでの時間(デチャック時間)が最短となる条件を求めた。被保持物Kの種類は、銅フレーム、紙、ガラス、銅板の4種とした。チャック電圧は、±1200Vとした。
図6に示す結果では、銅フレームは、第1の交流電圧Va1及び第2の交流電圧Va2の周波数を1Hz、振幅を500Vとした場合にデチャック時間が最短となった。紙では、第1の交流電圧Va1及び第2の交流電圧Va2の周波数を1Hz、振幅を250Vとした場合にデチャック時間が最短となった。ガラス及び銅板では、第1の交流電圧Va1及び第2の交流電圧Va2の周波数を0.1Hz、振幅を500Vとした場合にデチャック時間が最短となった。いずれの被保持物Kの場合も、デチャック時間は1秒程度であった。
本開示は、上記実施形態に限られるものではない。上記実施形態では、タイミング信号Tsは、コンパレタ24を用いて交流電源21から出力される交流電圧の正負判定を行うことにより取得されるが、図7に示すように、第1の交流電圧Va1及び第2の交流電圧Va2を直接検出する検出部50を用いて、第1の波形W1と第2の波形W2とが交差するタイミングTを検出することで、タイミング信号Tsを取得してもよい。具体的には、検出部50を構成するコンパレタ32において、第1の交流電圧Va1の値と第2の交流電圧Va2の値が等しくなるタイミング、すなわち、第1の波形及び第2の波形W2が交差するタイミングTを検出し、検出信号Dsとして第3のセレクタ33に入力してもよい。
この場合、第3のセレクタ33には、コンパレタ24からも図2において説明した信号が入力される。第3のセレクタ33は、コンパレタ32及びコンパレタ24から入力される信号のうち、いずれか一方の信号を選択し、それに応じたタイミング信号Tsをカウンタ25に出力する。
また、第3のセレクタ33は、検出部50を用いるか否かの信号である検出部使用信号又は検出部非使用信号の入力を受け付けてもよい。検出部50を用いる場合、第3のセレクタ33は、検出部使用信号の入力を受け付け、コンパレタ32から入力される検出信号Dsを選択し、検出信号Dsに基づいたタイミング信号Tsをカウンタ25に出力する。一方、検出部50を用いない場合、第3のセレクタ33は、検出部非使用信号の入力を受け付け、コンパレタ24から入力される信号を選択し、それに応じたタイミング信号Tsをカウンタ25に出力する。また、検出部50における検出情報を用いて、交流電源21の出力を調整することで交流電源21の特性を安定させる構成としてもよい。
このような形態によれば、情報出力部40は、第1の交流電圧Va1及び第2の交流電圧Va2の検出によって、タイミング信号Tsを取得する。これにより、情報出力部40は、デチャック電圧印加停止信号Dtを適切に出力することが可能となり、被保持物Kの離間に適したタイミングTでデチャック電圧の印加を停止することができる。したがって、デチャックの際に被保持物Kが保持部2から離間するまでの時間を短縮できる。また、第1の交流電圧Va1及び第2の交流電圧Va2を直接検出することにより、例えば交流電源21の特性が安定しない場合においても、適切なタイミングTを得ることができる。
また、上記実施形態では、絶縁体4内の第1の電極5の櫛歯状電極の配置数と第2の電極6の櫛歯状電極の配置数とが同数となっているが、これらの配置数は異なっていてもよい。また、絶縁体4内の第1の電極5及び第2の電極6は、必ずしも櫛歯状電極を備える構成でなくてもよく、保持面2aの法線方向から見た場合の第1の電極5及び第2の電極6の面積が互いに異なるものであってもよい。このような場合、デチャックの際に用いる第1の交流電圧Va1及び第2の交流電圧Va2は、逆位相の状態からずれていてもよく、振幅や周波数が互いに異なるものであってもよい。また、デチャック時において、第1の交流電圧Va1の波形と第2の交流電圧Va2の波形とが交差する際の電圧値が0に対して正負のいずれかにオフセットしていてもよい。
1…静電チャック装置、2…保持部、2a…保持面、3…電圧印加部、4…絶縁体、5…第1の電極、6…第2の電極、K…被保持物、P…静電チャック装置用電源、Ts…タイミング信号(情報)、Vd1…第1の直流電圧(チャック電圧)、Vd2…第2の直流電圧(チャック電圧)、Va1…第1の交流電圧(デチャック電圧)、Va2…第2の交流電圧(デチャック電圧)。

Claims (17)

  1. 被保持物のデチャックの際に用いるデチャック電圧を第1の電極及び第2の電極に印加する電圧印加部を備え、
    前記デチャック電圧は、前記第1の電極に第1の波形で印加される第1の交流電圧と、前記第1の波形と位相差を持つ第2の波形で前記第2の電極に印加される第2の交流電圧とによって構成され、
    前記第1の波形と前記第2の波形とが交差するタイミングに関する情報を出力する情報出力部を有し、
    前記電圧印加部は、前記情報に基づいて前記第1の電極及び前記第2の電極への前記デチャック電圧の印加を停止する静電チャック装置用電源。
  2. 前記情報出力部は、前記第1の交流電圧及び前記第2の交流電圧の検出によって前記情報を取得する請求項1記載の静電チャック装置用電源。
  3. 前記情報出力部は、前記第1の交流電圧及び前記第2の交流電圧に基づく前記情報を予め保有している請求項1記載の静電チャック装置用電源。
  4. 前記電圧印加部は、前記第1の波形と前記第2の波形とが逆位相となるように、前記第1の電極及び前記第2の電極に前記デチャック電圧を印加する請求項1〜3のいずれか一項記載の静電チャック装置用電源。
  5. 前記電圧印加部は、前記第1の波形と前記第2の波形とが交差する際に前記第1の交流電圧及び前記第2の交流電圧の値が共に0となるように、前記第1の電極及び前記第2の電極に前記デチャック電圧を印加する請求項4記載の静電チャック装置用電源。
  6. 前記電圧印加部は、前記第1の波形及び前記第2の波形の1周期を2πとした場合に、前記デチャック電圧の印加を開始する際の前記第1の波形及び前記第2の波形が示す周期が0以上1/2π未満及びπ以上3/2π未満となるように、前記第1の電極及び前記第2の電極に前記デチャック電圧を印加する請求項5記載の静電チャック装置用電源。
  7. 前記電圧印加部は、前記第1の波形と前記第2の波形とが互いに同振幅となるように、前記第1の電極及び前記第2の電極に前記デチャック電圧を印加する請求項1〜6のいずれか一項記載の静電チャック装置用電源。
  8. 前記電圧印加部は、前記被保持物のチャックの際に用いるチャック電圧から前記デチャック電圧への切り替えの際に、前記第1の電極に印加される電圧の極性と前記第2の電極に印加される電圧の極性とを反転させる請求項1〜7のいずれか一項記載の静電チャック装置用電源。
  9. 請求項1〜8のいずれか一項記載の静電チャック装置用電源と、
    絶縁体内に前記第1の電極及び前記第2の電極を有する保持部と、を備える静電チャック装置。
  10. 第1の電極に第1の波形で第1の交流電圧を印加すると共に、第2の電極に前記第1の波形と位相差を持つ第2の波形で第2の交流電圧を印加するデチャック電圧の印加ステップと、
    前記第1の波形と前記第2の波形とが交差するタイミングに関する情報を出力する情報出力ステップと、
    前記情報出力ステップによって出力された前記情報に基づいて、前記第1の電極及び前記第2の電極への前記デチャック電圧の印加を停止する停止ステップと、を備えるデチャック制御方法。
  11. 前記情報出力ステップでは、前記第1の交流電圧及び前記第2の交流電圧の検出によって取得した前記情報を出力する請求項10記載のデチャック制御方法。
  12. 前記情報出力ステップでは、前記第1の交流電圧及び前記第2の交流電圧に基づいて予め保有する前記情報を出力する請求項10記載のデチャック制御方法。
  13. 前記印加ステップでは、前記第1の波形と前記第2の波形とが逆位相となるように、前記第1の電極及び前記第2の電極に前記デチャック電圧を印加する請求項10〜12のいずれか一項記載のデチャック制御方法。
  14. 前記印加ステップでは、前記第1の波形と前記第2の波形とが交差する際に前記第1の交流電圧及び前記第2の交流電圧の値が共に0となるように、前記第1の電極及び前記第2の電極に前記デチャック電圧を印加する請求項13記載のデチャック制御方法。
  15. 前記印加ステップでは、前記第1の波形及び前記第2の波形の1周期を2πとした場合に、前記デチャック電圧の印加を開始する際の前記第1の波形及び前記第2の波形が示す周期が0以上1/2π未満及びπ以上3/2π未満となるように、前記第1の電極及び前記第2の電極に前記デチャック電圧を印加する請求項14記載のデチャック制御方法。
  16. 前記印加ステップでは、前記第1の波形と前記第2の波形とが互いに同振幅となるように、前記第1の電極及び前記第2の電極に前記デチャック電圧を印加する請求項10〜15のいずれか一項記載のデチャック制御方法。
  17. 前記印加ステップでは、チャック電圧から前記デチャック電圧への切り替えの際に、前記第1の電極に印加される電圧の極性と前記第2の電極に印加される電圧の極性とを反転させる請求項10〜16のいずれか一項記載のデチャック制御方法。
JP2020035316D 2020-03-02 2020-03-02 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法 Granted JP2021141120A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020035316A JP6935528B2 (ja) 2020-03-02 2020-03-02 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法

Publications (1)

Publication Number Publication Date
JP2021141120A true JP2021141120A (ja) 2021-09-16

Family

ID=77613248

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020035316A Active JP6935528B2 (ja) 2020-03-02 2020-03-02 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法
JP2020035316D Granted JP2021141120A (ja) 2020-03-02 2020-03-02 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法
JP2021137089A Active JP7453945B2 (ja) 2020-03-02 2021-08-25 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020035316A Active JP6935528B2 (ja) 2020-03-02 2020-03-02 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021137089A Active JP7453945B2 (ja) 2020-03-02 2021-08-25 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法

Country Status (7)

Country Link
US (1) US20230133839A1 (ja)
EP (1) EP4117168A4 (ja)
JP (3) JP6935528B2 (ja)
KR (1) KR20220148161A (ja)
CN (1) CN115210858A (ja)
TW (1) TW202134852A (ja)
WO (1) WO2021176815A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244332A (ja) 1985-08-23 1987-02-26 Canon Inc 静電吸着装置
JPH0671944A (ja) 1992-08-26 1994-03-15 Nec Corp プリンタの印字方式
US6236555B1 (en) * 1999-04-19 2001-05-22 Applied Materials, Inc. Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
JP2002118164A (ja) * 2000-10-05 2002-04-19 Seiko Epson Corp 静電チャック、半導体処理装置及び静電チャックの脱離方法
US6760213B2 (en) * 2002-03-04 2004-07-06 Hitachi High-Technologies Corporation Electrostatic chuck and method of treating substrate using electrostatic chuck
JP4786693B2 (ja) * 2008-09-30 2011-10-05 三菱重工業株式会社 ウェハ接合装置およびウェハ接合方法
CN106796915B (zh) * 2015-04-02 2020-02-18 株式会社爱发科 吸附装置和真空处理装置
JP2018166146A (ja) 2017-03-28 2018-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP4117168A1 (en) 2023-01-11
TW202134852A (zh) 2021-09-16
CN115210858A (zh) 2022-10-18
JP2022002313A (ja) 2022-01-06
JP7453945B2 (ja) 2024-03-21
EP4117168A4 (en) 2024-04-03
WO2021176815A1 (ja) 2021-09-10
KR20220148161A (ko) 2022-11-04
US20230133839A1 (en) 2023-05-04
JP6935528B2 (ja) 2021-09-15

Similar Documents

Publication Publication Date Title
EP3383277B1 (en) Biasing of capacitive micromachined ultrasonic transducers (cmuts) and related apparatus and methods
US5793192A (en) Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system
JP4818093B2 (ja) 除電装置
US7072166B2 (en) Clamping and de-clamping semiconductor wafers on a J-R electrostatic chuck having a micromachined surface by using force delay in applying a single-phase square wave AC clamping voltage
US8787117B2 (en) Electromechanical transducer
US8228658B2 (en) Variable frequency electrostatic clamping
JP6935528B2 (ja) 静電チャック装置用電源、静電チャック装置、及びデチャック制御方法
JPH03161083A (ja) 圧電振動子の駆動装置および該駆動装置を使用した水滴除去装置
CN115552263A (zh) 用于确定电气性质的测量设备及方法
US7385799B1 (en) Offset phase operation on a multiphase AC electrostatic clamp
KR100483737B1 (ko) 기판흡착방법 및 그 장치
JP4763890B2 (ja) 静電保持装置
TW201637742A (zh) 自身清潔的基板接觸表面
KR20070096556A (ko) 정전척 전압공급장치 및 그 방법
SU1170382A1 (ru) Способ измерени зар да материала
JPS63173378A (ja) 超音波モ−タ素子の分極方法
KR200154259Y1 (ko) 건식식각용 이극성 정전기 척
JP3801182B2 (ja) 静電振動型デバイス
JP2006108542A (ja) 分極装置
JPH0551270A (ja) 静電接合装置
JPS60178365A (ja) 表面電位センサ
JP2014187105A (ja) 可変容量素子の検査装置および検査方法
JP2014090515A (ja) 静電容量型トランスデューサの制御装置、及び静電容量型トランスデューサの制御方法