JP2021129025A - スイッチング素子 - Google Patents

Abstract

【課題】 縦寸法が大きい底部領域を有するスイッチング素子において、オン抵抗を低減する。【解決手段】 スイッチング素子であって、各トレンチ内に配置されたゲート絶縁膜とゲート電極を有する。半導体基板が、前記各トレンチの底面で前記ゲート絶縁膜に接するｐ型の底部領域と、ボディ領域の下側で前記ゲート絶縁膜に接するとともに前記ボディ領域によってソース領域から分離されているｎ型のドリフト領域、を有する。前記各底部領域の縦寸法が、前記各トレンチの縦寸法よりも大きい。前記ドリフト領域が、前記各底部領域の上端よりも上側の位置から前記各底部領域の下端よりも下側の位置まで分布しているとともに前記各底部領域に接する第１ドリフト領域と、前記第１ドリフト領域に対して下側から接しているとともに前記第１ドリフト領域よりもｎ型不純物濃度が低い第２ドリフト領域、を有する。【選択図】図１

Description

本明細書に開示の技術は、スイッチング素子に関する。

特許文献１に、トレンチゲート型のスイッチング素子が開示されている。このスイッチング素子は、トレンチの底面でゲート絶縁膜に接するｐ型の底部領域を有している。スイッチング素子がターンオフするときに、底部領域からその周囲に空乏層が伸びるので、トレンチの底面近傍における電界を緩和することができる。

特開２０１８−０１９０４５号公報

特許文献１のスイッチング素子では、底部領域の縦寸法（上端から下端までの距離）が小さい。底部領域の縦寸法を大きくすることで、トレンチ底面近傍における電界をさらに緩和することができる。他方、底部領域によって挟まれた領域（以下、特定領域という）には、スイッチング素子がオンしているときに電流が流れる。また、スイッチング素子がオンしているときに、特定領域にはその両側の底部領域から所定幅の空乏層が伸びている。このため、特定領域の電流経路の幅は狭く、特定領域の電気抵抗は高い。底部領域の縦寸法を大きくすると、特定領域の縦寸法も大きくなり、特定領域の電気抵抗がさらに高くなる。このため、スイッチング素子のオン抵抗が高くなる。本明細書では、縦寸法が大きい底部領域を有するスイッチング素子において、オン抵抗を低減する技術を提案する。

本明細書が開示するスイッチング素子は、半導体基板と、前記半導体基板の上面に設けられた複数のトレンチと、前記各トレンチの内面を覆うゲート絶縁膜と、前記各トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されたゲート電極、を有する。前記半導体基板が、前記ゲート絶縁膜に接するｎ型のソース領域と、前記ソース領域の下側で前記ゲート絶縁膜に接するｐ型のボディ領域と、前記各トレンチの底面で前記ゲート絶縁膜に接するｐ型の底部領域と、前記ボディ領域の下側で前記ゲート絶縁膜に接するとともに前記ボディ領域によって前記ソース領域から分離されているｎ型のドリフト領域、を有する。前記各底部領域の縦寸法が、前記各トレンチの縦寸法よりも大きい。前記ドリフト領域が、第１ドリフト領域と第２ドリフト領域を有する。前記第１ドリフト領域が、前記各底部領域の上端よりも上側の位置から前記各底部領域の下端よりも下側の位置まで分布しており、前記各底部領域に接する。前記第２ドリフト領域が、前記第１ドリフト領域に対して下側から接しており、前記第１ドリフト領域よりもｎ型不純物濃度が低い。

このスイッチング素子では、各底部領域の縦寸法が、各トレンチの縦寸法よりも大きい。したがって、各トレンチの底面近傍における電界が効果的に緩和される。また、このスイッチング素子では、各底部領域によって挟まれた特定領域が、ｎ型不純物濃度が高い第１ドリフト領域によって構成されている。このため、スイッチング素子がオンしているときに各底部領域から特定領域に伸びる空乏層の幅が狭い。したがって、特定領域の縦寸法が大きくても、特定領域の電気抵抗はそれほど高くない。したがって、この構造によれば、スイッチング素子のオン抵抗が低減される。

スイッチング素子１０の断面図。

図１に示す実施形態のスイッチング素子１０は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。スイッチング素子１０は、半導体基板１２を有している。本実施形態では、半導体基板１２はＳｉＣ（炭化ケイ素）により構成されている。半導体基板１２の上面１２ａには、ソース電極８０が配置されている。半導体基板１２の下面１２ｂには、ドレイン電極８４が配置されている。

半導体基板１２の上面１２ａには、複数のトレンチ３４が形成されている。各トレンチ３４は、上面１２ａにおいて互いに平行に伸びている。各トレンチ３４内には、ゲート絶縁膜３８と、ゲート電極４０が形成されている。ゲート絶縁膜３８は、トレンチ３４の内面を覆っている。ゲート電極４０は、ゲート絶縁膜３８によって半導体基板１２から絶縁されている。ゲート電極４０の上面は、層間絶縁層３６によって覆われている。ゲート電極４０は、層間絶縁層３６によってソース電極８０から絶縁されている。

半導体基板１２は、ソース領域２２、コンタクト領域２４、ボディ領域２６、ドリフト領域２８、ドレイン領域３０及び底部領域３２を有している。

ソース領域２２は、半導体基板１２中に複数個形成されている。各ソース領域２２は、ｎ型領域である。各ソース領域２２は、半導体基板１２の上面１２ａに露出している。各ソース領域２２は、ソース電極８０に対してオーミック接触している。各ソース領域２２は、トレンチ３４の上端部でゲート絶縁膜３８に接している。

コンタクト領域２４は、半導体基板１２中に複数個形成されている。各コンタクト領域２４は、ｐ型領域である。各コンタクト領域２４は、ソース領域２２に隣接する位置で半導体基板１２の上面１２ａに露出している。各コンタクト領域２４は、ソース電極８０に対してオーミック接触している。

ボディ領域２６は、ｐ型領域である。ボディ領域２６は、各コンタクト領域２４よりも低いｐ型不純物濃度を有している。ボディ領域２６は、ソース領域２２及びコンタクト領域２４に対して下側から接している。ボディ領域２６は、ソース領域２２の下側でゲート絶縁膜３８に接している。

底部領域３２は、半導体基板１２中に複数個形成されている。各底部領域３２は、ｐ型領域である。各底部領域３２は、対応するトレンチ３４の底面でゲート絶縁膜３８に接している。図１の記号Ｄ３２は、各底部領域３２の縦寸法を示している。縦寸法Ｄ３２は、各底部領域３２の上端から下端までの距離（半導体基板１２の厚み方向に沿って測定した距離）である。図１の記号Ｄ３４は、各トレンチ３４の縦寸法を示している。縦寸法Ｄ３４は、各トレンチの上端から下端までの距離（半導体基板１２の厚み方向に沿って測定した距離）である。各底部領域３２の縦寸法Ｄ３２は、各トレンチ３４の縦寸法Ｄ３４よりも大きい。各底部領域３２は、幅方向よりも縦方向に長い形状を有している。

ドリフト領域２８は、ｎ型領域である。ドリフト領域２８は、ボディ領域２６に対して下側から接している。ドリフト領域２８は、ボディ領域２６によってソース領域２２から分離されている。ドリフト領域２８は、ボディ領域２６の下側でゲート絶縁膜３８に接している。ドリフト領域２８は、ボディ領域２６の下端の位置から各底部領域３２の下端よりも下側の位置まで分布している。ドリフト領域２８は、各底部領域３２に接している。図１に示す断面では、各底部領域３２は、ドリフト領域２８によってボディ領域２６から分離されている。なお、各底部領域３２は、図示しない位置に形成されたｐ型領域によってボディ領域２６に接続されていてもよいし、ボディ領域２６から分離されていてもよい。ドリフト領域２８は、電流拡散領域２８ａと、第１ドリフト領域２８ｂと、第２ドリフト領域２８ｃを有している。電流拡散領域２８ａのｎ型不純物濃度は、第１ドリフト領域２８ｂのｎ型不純物濃度よりも高い。第１ドリフト領域２８ｂのｎ型不純物濃度は、第２ドリフト領域２８ｃのｎ型不純物濃度よりも高い。

電流拡散領域２８ａは、ボディ領域２６に対して下側から接している。電流拡散領域２８ａは、ボディ領域２６の下端の位置から各底部領域３２の上端（すなわち、トレンチ３４の底面）よりも上側の位置まで分布している。電流拡散領域２８ａは、各底部領域３２に対して非接触である。電流拡散領域２８ａ内のｎ型不純物濃度はほぼ一定である。より詳細には、電流拡散領域２８ａ内のｎ型不純物濃度は、その平均値に対して±１０％の範囲内で分布している。

第１ドリフト領域２８ｂは、電流拡散領域２８ａに対して下側から接している。第１ドリフト領域２８ｂは、各底部領域３２の上端よりも上側の位置から各底部領域３２の下端よりも下側の位置まで分布している。第１ドリフト領域２８ｂは、底部領域３２に接している。第１ドリフト領域２８ｂ内のｎ型不純物濃度はほぼ一定である。より詳細には、第１ドリフト領域２８ｂ内のｎ型不純物濃度は、その平均値に対して±１０％の範囲内で分布している。各底部領域３２の下側に位置する部分の第１ドリフト領域２８ｂの厚さＴは、各底部領域３２の縦寸法Ｄ３２の１０〜３０％であってもよい。

第２ドリフト領域２８ｃは、第１ドリフト領域２８ｂに対して下側から接している。第２ドリフト領域２８ｃの厚さは、第１ドリフト領域２８ｂの厚さよりも厚い。

ドレイン領域３０は、ｎ型領域である。ドレイン領域３０のｎ型不純物濃度は、電流拡散領域２８ａのｎ型不純物濃度よりも高い。ドレイン領域３０は、第２ドリフト領域２８ｃに対して下側から接している。ドレイン領域３０は、半導体基板１２の下面１２ｂに露出している。ドレイン領域３０は、ドレイン電極８４に対してオーミック接触している。

次に、スイッチング素子１０の動作について説明する。ドレイン電極８４には、ソース電極８０よりも高い電位が印加される。ゲート電極４０にゲート閾値以上の電位を印加すると、ゲート絶縁膜３８近傍のボディ領域２６にチャネルが形成される。すると、矢印１００に示すように、ソース電極８０から、ソース領域２２、ボディ領域２６内のチャネル、ドリフト領域２８及びドレイン領域３０を経由して、ドレイン電極８４に向かって電子が流れる。すなわち、スイッチング素子１０がターンオンする。

矢印１００に示すように、電子は、ソース領域２２からチャネルを通って電流拡散領域２８ａに流入する。電流拡散領域２８ａのｎ型不純物濃度が高いので、電流拡散領域２８ａの電気抵抗は低い。したがって、電流拡散領域２８ａ内で、電子が横方向（半導体基板１２の上面１２ａに平行な方向）に広く拡散する。また、スイッチング素子１０がオンしている状態では、ビルトインポテンシャルによって底部領域３２から第１ドリフト領域２８ｂに空乏層９０が広がっている。したがって、電子は、トレンチ３４から離れた位置（空乏層９０を迂回した位置）で電流拡散領域２８ａから第１ドリフト領域２８ｂに流入する。電子は、第１ドリフト領域２８ｂのうちの２つの底部領域３２に挟まれた領域（以下、特定領域２９という）内を下方向に流れて第２ドリフト領域２８ｃへ流れる。第２ドリフト領域２８ｃ内に流入した電子は、ドレイン領域３０を介してドレイン電極８４へ流れる。

本実施形態では、底部領域３２の縦寸法Ｄ３２が大きいので、特定領域２９の縦寸法も大きい。また、特定領域２９には両側の底部領域３２から空乏層９０が広がるので、空乏層９０によって特定領域２９内の電流経路（電子が流れる経路）が狭められる。このように、特定領域２９が縦方向に長く、かつ、空乏層９０によって特定領域２９内の電流経路の幅が狭められるので、特定領域２９の電気抵抗は高くなり易い。しかしながら、本実施形態では、第１ドリフト領域２８ｂのｎ型不純物濃度が比較的高いので、各底部領域３２から特定領域２９に伸びる空乏層の幅Ｗが狭い。このため、特定領域２９内に広い電流経路が確保される。したがって、スイッチング素子１０では、特定領域２９内の電流経路の電気抵抗はそれほど高くない。また、第１ドリフト領域２８ｂの上部に設けられた電流拡散領域２８ａによって電子が横方向に広く拡散されるので、電子が特定領域２９内で比較的均一に流れることができる。これによって、特定領域２９内の電流経路の電気抵抗が低減される。したがって、スイッチング素子１０のオン抵抗は低い。

ゲート電極４０の電位をゲート閾値未満まで低下させると、チャネルが消失し、電子の流れが停止する。すなわち、スイッチング素子１０がターンオフする。

スイッチング素子１０がターンオフするときにドリフト領域２８の電位がボディ領域２６の電位に対して上昇するため、ボディ領域２６からドリフト領域２８に空乏層が進展する。また、このとき、ドリフト領域２８の電位が底部領域３２の電位に対して上昇するので、底部領域３２からドリフト領域２８に空乏層が進展する。その結果、ドリフト領域２８の略全体が空乏化される。このようにドリフト領域２８が空乏化されることで、ドレイン電極８４とソース電極８０の間の電位差がドリフト領域２８で保持される。なお、第１ドリフト領域２８ｂのｎ型不純物濃度は比較的高いが、ドレイン電極８４とソース電極８０の間の電位差が大きいので、第１ドリフト領域２８ｂに素早く空乏層が広がる。また、第２ドリフト領域２８ｃのｎ型不純物濃度が低いので、空乏層が第２ドリフト領域２８ｃに達すると、第２ドリフト領域２８ｃの略全体に素早く空乏層が広がる。このように、ターンオフ時には、第１ドリフト領域２８ｂと第２ドリフト領域２８ｃに空乏層が素早く広がるので、スイッチング素子１０は高い耐圧を有する。

また、底部領域３２から広がる空乏層は、トレンチ３４の底面の周囲に広がる。底部領域３２から広がる空乏層によって、ターンオフ時にトレンチ３４の底面近傍の領域（すなわち、半導体基板１２及びゲート絶縁膜３８の内部）で電界集中が生じることが抑制される。特に、上述したように、底部領域３２は、縦方向に長い形状を有している。底部領域３２の縦寸法Ｄ３２は、トレンチ３４の縦寸法Ｄ３４よりも大きい。このように、底部領域３２が縦方向に長い形状を有しているので、底部領域３２から伸びる空乏層は、縦方向に広い範囲に短時間で広がる。トレンチ３４の下部で縦方向に広い範囲に短時間で空乏層が広がるので、トレンチ３４の底面近傍の領域でより効果的に電界が緩和される。

以上に説明したように、実施形態のスイッチング素子１０によれば、ターンオフ時にトレンチ３４の底面近傍における電界を緩和することが可能であるとともに、ターンオン時に低いオン抵抗を実現することができる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０ ：スイッチング素子
１２ ：半導体基板
２２ ：ソース領域
２４ ：コンタクト領域
２６ ：ボディ領域
２８ ：ドリフト領域
２８ａ ：電流拡散領域
２８ｂ ：第１ドリフト領域
２８ｃ ：第２ドリフト領域
２９ ：特定領域
３０ ：ドレイン領域
３２ ：底部領域
３４ ：トレンチ
３６ ：層間絶縁層
３８ ：ゲート絶縁膜
４０ ：ゲート電極
８０ ：ソース電極
８４ ：ドレイン電極
９０ ：空乏層

Claims (1)

1. スイッチング素子であって、
   半導体基板と、
   前記半導体基板の上面に設けられた複数のトレンチと、
   前記各トレンチの内面を覆うゲート絶縁膜と、
   前記各トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されたゲート電極、
   を有し、
   前記半導体基板が、
   前記ゲート絶縁膜に接するｎ型のソース領域と、
   前記ソース領域の下側で前記ゲート絶縁膜に接するｐ型のボディ領域と、
   前記各トレンチの底面で前記ゲート絶縁膜に接するｐ型の底部領域と、
   前記ボディ領域の下側で前記ゲート絶縁膜に接し、前記ボディ領域によって前記ソース領域から分離されているｎ型のドリフト領域、
   を有し、
   前記各底部領域の縦寸法が、前記各トレンチの縦寸法よりも大きく、
   前記ドリフト領域が、
   前記各底部領域の上端よりも上側の位置から前記各底部領域の下端よりも下側の位置まで分布しており、前記各底部領域に接する第１ドリフト領域と、
   前記第１ドリフト領域に対して下側から接しており、前記第１ドリフト領域よりもｎ型不純物濃度が低い第２ドリフト領域、
   を有する、
   スイッチング素子。

Images