JP2022171051A - 半導体装置 - Google Patents

Abstract

【課題】トレンチゲートを備えた横型の半導体装置において、ターンオフ時にキャリアを効率よく排出することにより、アバランシェ耐量を向上させることができる技術を提供する。【解決手段】半導体装置１は、半導体層１０と、半導体層１０の一方の主面から深部に向けて伸びている複数のトレンチゲート３０と、半導体層１０の一方の主面から深部に向けて伸びているトレンチドレイン４０と、を備えている。半導体層１０は、トレンチゲート３０とトレンチドレイン４０の間の領域に設けられているＰ型の正孔排出領域１６を有している。正孔排出領域１６は、ソース電極２４に電気的に接続されているとともに、下端がボディ領域１３よりも深い位置にある、ように構成されている。【選択図】図１

Description

本明細書が開示する技術は、半導体装置に関する。

トレンチゲートを備えた横型の半導体装置の開発が進められており、その一例が特許文献１及び特許文献２に開示されている。この種の半導体装置では、半導体層の一方の主面上に配設されたソース電極からトレンチゲートの側面に形成されたチャネルを介して縦方向に電子が注入される。注入された電子は、半導体層の一方の主面から深部に向けて伸びているトレンチドレインを介して、半導体層の一方の主面上に配設されたドレイン電極に流れることができる。

特開２００７－１８４５５３号公報 特開２０１６－０６２９６７号公報

本発明者らの検討によると、この種の半導体装置では、ターンオフ時にアバランシェ現象が発生すると、トレンチゲートとトレンチドレインの間の領域に正孔が残留し易いことが分かってきた。この残留した正孔に起因する発熱によってアバランシェ耐量が低下することが懸念される。本明細書は、トレンチゲートを備えた横型の半導体装置において、ターンオフ時にキャリアを効率よく排出することにより、アバランシェ耐量を向上させることができる技術を提供する。

本明細書が開示する半導体装置の一実施形態は、半導体層と、ドレイン電極と、ソース電極と、複数のトレンチゲートと、トレンチドレインと、を備えることができる。前記ドレイン電極は、前記半導体層の一方の主面上の少なくとも一部に配設されている。前記ソース電極は、前記半導体層の前記一方の主面上の少なくとも一部に配設されている。前記複数のレンチゲートの各々は、前記半導体層の前記一方の主面から深部に向けて伸びている。前記複数のレンチゲートの各々は、ゲート電極と、前記ゲート電極の底面及び側面を被覆するゲート絶縁膜と、を有している。前記トレンチドレインは、前記半導体層の前記一方の主面から深部に向けて伸びている。前記トレンチドレインは、前記ドレイン電極に電気的に接続されているドレイン接続領域と、前記ドレイン接続領域の側面を被覆するドレイン絶縁膜と、を有している。前記半導体層は、第１導電型のドレイン領域と、前記ドレイン領域上に設けられており、前記ドレイン領域よりも不純物濃度が薄い第１導電型のドリフト領域と、前記ドリフト領域上に設けられており、前記ソース電極に電気的に接続されている第２導電型のボディ領域と、前記ボディ領域上に設けられており、前記ソース電極に電気的に接続されている第１導電型のソース領域と、前記トレンチゲートと前記トレンチドレインの間の領域に設けられている第２導電型のキャリア排出領域と、を有することができる。前記複数のトレンチゲートの各々は、前記半導体層の一方の主面から前記ボディ領域を超えて前記ドリフト領域に達するように設けられている。前記トレンチドレインは、前記半導体層の一方の主面から前記ドリフト領域を超えて前記ドレイン領域に達するように設けられている。前記キャリア排出領域は、前記ソース電極に電気的に接続されているとともに、下端が前記ボディ領域の深さ以上の位置にある、ように構成されている。この半導体装置では、前記トレンチゲートと前記トレンチドレインの間の領域にキャリア排出領域が設けられている。このため、ターンオフしたときに、このキャリア排出領域を介してキャリアが効率よく排出されるので、前記トレンチゲートと前記トレンチドレインの間の領域にキャリアが残留することが抑えられる。この半導体装置は、高いアバランシェ耐量を有することができる。

上記実施形態の半導体装置では、前記キャリア排出領域が、前記トレンチドレインの側面に接していてもよい。

上記実施形態の半導体装置では、前記ゲート絶縁膜が、前記ゲート電極の前記底面及び前記側面のうちの下側部分を被覆する下側ゲート絶縁膜と、前記ゲート電極の前記側面のうちの上側部分を被覆しており、前記下側ゲート絶縁膜よりも膜厚が薄い上側ゲート絶縁膜と、を有していてもよい。前記上側ゲート絶縁膜は、前記ボディ領域に接している。この半導体装置では、低いチャネル抵抗と前記ゲート絶縁膜の高い絶縁破壊を両立することができる。

上記実施形態の半導体装置では、前記半導体層がさらに、前記ボディ領域上に設けられており、前記ボディ領域よりも不純物濃度が濃い第２導電型のボディコンタクト領域を有していてもよい。前記ボディコンタクト領域は、前記トレンチゲートと前記トレンチドレインの間に配置されており、前記ソース電極に接している。この半導体装置では、ターンオフしたときに、キャリアがさらに効率よく排出されるので、トレンチゲートとトレンチドレインの間の領域にキャリアが残留することがさらに抑えられる。この半導体装置は、高いアバランシェ耐量を有することができる。

半導体装置の要部断面図を模式的に示す。

図１に示されるように、半導体装置１は、横型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、半導体層１０と、半導体層１０の表面上の少なくとも一部に配設されているドレイン電極２２と、半導体層１０の表面上の少なくとも一部に配設されているソース電極２４と、複数のトレンチゲート３０と、複数のトレンチドレイン４０と、を備えている。なお、図示明瞭化を目的として、複数のトレンチゲート３０のうちの１つのトレンチゲート３０のみに符号を付している。半導体層１０の材料は、特に限定されるものではないが、例えばシリコンであってもよい。この例に代えて、半導体層１０の材料は、例えば炭化珪素又は窒化物半導体であってもよい。半導体層１０は、Ｎ⁺型のドレイン領域１１と、Ｎ型のドリフト領域１２と、Ｐ型のボディ領域１３と、Ｐ⁺型のボディコンタクト領域１４と、Ｎ⁺型のソース領域１５と、Ｐ型の正孔排出領域１６と、を有している。

ドレイン領域１１は、ｎ型不純物を高濃度に含むＮ型領域であり、半導体層１０の裏層部に設けられており、半導体層１０の裏面に露出する位置に配置されている。

ドリフト領域１２は、ｎ型不純物をドレイン領域１１よりも低濃度に含むＮ型領域であり、ドレイン領域１１上に設けられており、ドレイン領域１１とボディ領域１３の間に配置されている。ドリフト領域１２は、複数のトレンチゲート３０の各々の底面及び側面のうちの下側部分に接している。

ボディ領域１３は、ｐ型不純物を含むＰ型領域であり、半導体層１０の表層部に設けられており、ドリフト領域１２とソース領域１５の間に配置されている。ボディ領域１３は、隣り合うトレンチゲート３０の間の領域に配置されており、複数のトレンチゲート３０の各々の側面のうちの上側部分に接している。ボディ領域１３はさらに、トレンチゲート３０とトレンチドレイン４０の間の領域にも配置されている。

ボディコンタクト領域１４は、ｐ型不純物をボディ領域１３よりも高濃度に含むＰ型領域であり、ボディ領域１３上に設けられている。ボディコンタクト領域１４は、半導体層１０の表層部に設けられており、半導体層１０の表面に露出する位置に配置されており、ソース電極２４にオーミック接触している。このため、ボディ領域１３は、ボディコンタクト領域１４を介してソース電極２４に電気的に接続されている。ボディコンタクト領域１４は、隣り合うトレンチゲート３０の間の領域に配置されている。ボディコンタクト領域１４はさらに、トレンチゲート３０とトレンチドレイン４０の間の領域にも配置されている。

ソース領域１５は、ｎ型不純物を高濃度に含むＮ型領域であり、半導体層１０の表層部に設けられており、半導体層１０の表面に露出する位置に配置されており、ソース電極２４にオーミック接触している。ソース領域１５は、隣り合うトレンチゲート３０の間の領域に配置されており、複数のトレンチゲート３０の各々の側面のうちの上側部分に接している。ソース領域１５は、トレンチゲート３０とトレンチドレイン４０の間の領域に配置されていない。

正孔排出領域１６は、ｐ型不純物を含むｐ型領域であり、トレンチゲート３０とトレンチドレイン４０の間の領域に設けられている。この例では、正孔排出領域１６は、トレンチドレイン４０の側面に接するように配置されている。正孔排出領域１６はさらに、上端がボディ領域１３に接しており、ボディ領域１３から深部に向けて突出する、ように構成されている。この例では、正孔排出領域１６の下端は、ボディ領域１３よりも深い位置、さらに、トレンチゲート３０よりも深い位置にある。この例に代えて、正孔排出領域１６の下端は、トレンチゲート３０よりも浅い位置にあってもよい。このように、正孔排出領域１６は、ボディ領域１３及びボディコンタクト領域１４を介してソース電極２４に電気的に接続されている。正孔排出領域１６はまた、ドレイン領域１１から離れて配置されている。この例に代えて、正孔排出領域１６がドレイン領域１１に接していていてもよい。

複数のトレンチゲート３０は、一対のトレンチドレイン４０の間に配置されており、平面視したときに、特に限定されるものではないが、例えばストライプ状に配置されている。このため、複数のトレンチゲート３０は、平面視したときに、少なくとも一方向に沿って並んで配置されている。この例では、一対のトレンチドレイン４０の間に３つのトレンチゲート３０が配置されているが、少なくとも２つ以上のトレンチゲート３０が配置されていてもよい。複数のトレンチゲート３０の各々は、半導体層１０の表面から深部に向けて伸びており、ボディ領域１３を超えてドリフト領域１２に達するように設けられている。

複数のトレンチゲート３０の各々は、ゲート電極３２及びゲート絶縁膜３４を有している。ゲート電極３２は、層間絶縁膜を介してドレイン電極２２及びソース電極２４から絶縁されている。ゲート絶縁膜３４は、ゲート電極３２の底面及び側面を被覆しており、ゲート電極３２を半導体層１０から分離している。この例では、ゲート絶縁膜３４は、下側ゲート絶縁膜３４ａ及び上側ゲート絶縁膜３４ｂを有している。下側ゲート絶縁膜３４ａは、ゲート電極３２の底面及び側面のうちの下側部分を被覆している。上側ゲート絶縁膜３４ｂは、ゲート電極３２の側面のうちの上側部分を被覆しており、下側ゲート絶縁膜３４ａよりも膜厚が薄い。ドリフト領域１２とソース領域１５を隔てる部分のボディ領域１３の全体が上側ゲート絶縁膜３４ｂに接している。ボディ領域１３のうちのチャネル（反転層）が形成される部分に膜厚の薄い上側ゲート絶縁膜３４ｂが接しているので、チャネル抵抗が低く抑えられる。一方、トレンチゲート３０の底面及び側面のうちの下側部分には膜厚の厚い下側ゲート絶縁膜３４ａが接しているので、この部分の絶縁破壊が抑えられる。

複数のトレンチドレイン４０の各々は、半導体層１０の表面から深部に向けて伸びており、ボディ領域１３及びドリフト領域１２を超えてドレイン領域１１に達するように設けられている。複数のトレンチドレイン４０の各々は、ドレイン接続領域４２及びドレイン絶縁膜４４を有している。ドレイン接続領域４２は、ｎ型不純物を高濃度に含むＮ型領域であり、上端が半導体層１０の表面に露出する位置に設けられており、下端がドレイン領域１１に接している。ドレイン接続領域４２は、ドレイン電極２２にオーミック接触している。このため、ドレイン領域１１は、ドレイン接続領域４２を介してドレイン電極２２に電気的に接続されている。なお、ドレイン接続領域４２は、導体であればよく、例えば金属であってもよい。ドレイン絶縁膜４４は、ドレイン接続領域４２の側面を被覆しており、ドレイン接続領域４２をドリフト領域１２と正孔排出領域１６とボディ領域１３とボディコンタクト領域１４から分離している。

次に、半導体装置１の動作を説明する。ソース電極２４よりもドレイン電極２２が正となる電圧がドレイン電極２２とソース電極２４の間に印加され、ゲート電極３２に閾値電圧よりも高い電圧が印加されると、半導体装置１はオンとなる。このとき、トレンチゲート３０の側面に接するボディ領域１３内にチャネル（反転層）が形成される。ソース電極２４に接続されているソース領域１５から注入された電子は、ボディ領域１３内に形成されたチャネルを介してドリフト領域１２に注入される。ドリフト領域１２に注入された電子はさらに、ドリフト領域１２内を縦方向に流れた後に、ドレイン領域１１及びドレイン接続領域４２を介して半導体層１０の表面上に配設されているドレイン電極２２に流れる。このように、ドレイン電極２２とソース電極２４の間が導通し、半導体装置１がオンとなる。

ゲート電極３２に印加される電圧が閾値電圧を下回ると、ボディ領域１３内のチャネルが消失し、半導体装置１がオフとなる。半導体装置１がターンオフするときに、サージ等の高電圧が印加されると、トレンチゲート３０の底面近傍においてアバランシェ降伏することがある。特に、最外周のトレンチゲート３０、即ち、トレンチゲート３０とトレンチドレイン４０の間の領域に面するトレンチゲート３０の底面近傍において、アバランシェ降伏することがある。

このアバランシェ降伏で発生した正孔は、トレンチゲート３０とトレンチドレイン４０の間の領域で残留する傾向にある。しかしながら、半導体装置１では、トレンチゲート３０とトレンチドレイン４０の間の領域に正孔排出領域１６が設けられている。このため、アバランシェ降伏によってトレンチゲート３０の底面近傍で生成した正孔は、正孔排出領域１６を介してソース電極２４に効率的に排出される。さらに、半導体装置１では、トレンチゲート３０とトレンチドレイン４０の間の領域にもボディコンタクト領域１４が設けられているので、正孔排出領域１６を経由する正孔は、ソース電極２４に効率的に排出される。このため、半導体装置１は、ターンオフ時において、残留した正孔に起因する発熱が抑えられるので、高いアバランシェ耐量を有することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置
１０：半導体層
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
１６：正孔排出領域
２２：ドレイン電極
２４：ソース電極
３０：トレンチゲート
３２：ゲート電極
３４：ゲート絶縁膜
４０：トレンチドレイン
４２：ドレイン接続領域
４４：ドレイン絶縁膜

Claims (4)

1. 半導体層と、
   前記半導体層の一方の主面上の少なくとも一部に配設されているドレイン電極と、
   前記半導体層の前記一方の主面上の少なくとも一部に配設されているソース電極と、
   前記半導体層の前記一方の主面から深部に向けて伸びている複数のトレンチゲートであって、前記複数のトレンチゲートの各々は、ゲート電極と、前記ゲート電極の底面及び側面を被覆するゲート絶縁膜と、を有している、複数のトレンチゲートと、
   前記半導体層の前記一方の主面から深部に向けて伸びているトレンチドレインであって、前記トレンチドレインは、前記ドレイン電極に電気的に接続されているドレイン接続領域と、前記ドレイン接続領域の側面を被覆するドレイン絶縁膜と、を有している、トレンチドレインと、を備えており、
   前記半導体層は、
   第１導電型のドレイン領域と、
   前記ドレイン領域上に設けられており、前記ドレイン領域よりも不純物濃度が薄い第１導電型のドリフト領域と、
   前記ドリフト領域上に設けられており、前記ソース電極に電気的に接続されている第２導電型のボディ領域と、
   前記ボディ領域上に設けられており、前記ソース電極に電気的に接続されている第１導電型のソース領域と、
   前記トレンチゲートと前記トレンチドレインの間の領域に設けられている第２導電型のキャリア排出領域と、を有しており、
   前記複数のトレンチゲートの各々は、前記半導体層の一方の主面から前記ボディ領域を超えて前記ドリフト領域に達するように設けられており、
   前記トレンチドレインは、前記半導体層の一方の主面から前記ドリフト領域を超えて前記ドレイン領域に達するように設けられており、
   前記キャリア排出領域は、前記ソース電極に電気的に接続されているとともに、下端が前記ボディ領域の深さ以上の位置にある、ように構成されている、半導体装置。
2. 前記キャリア排出領域は、前記トレンチドレインの側面に接している、請求項１に記載の半導体装置。
3. 前記ゲート絶縁膜は、
   前記ゲート電極の前記底面及び前記側面のうちの下側部分を被覆する下側ゲート絶縁膜と、
   前記ゲート電極の前記側面のうちの上側部分を被覆しており、前記下側ゲート絶縁膜よりも膜厚が薄い上側ゲート絶縁膜と、を有しており、
   前記上側ゲート絶縁膜は、前記ボディ領域に接している、請求項１又は２に記載の半導体装置。
4. 前記半導体層はさらに、
   前記ボディ領域上に設けられており、前記ボディ領域よりも不純物濃度が濃い第２導電型のボディコンタクト領域、を有しており、
   前記ボディコンタクト領域は、前記トレンチゲートと前記トレンチドレインの間の領域に配置されており、前記ソース電極に接している、請求項１～３のいずれか一項に記載の半導体装置。

Images