JP2021125996A - インバータ - Google Patents

Abstract

【課題】 インバータにおいて、モータのロック時にインバータのスイッチング素子に加わる負荷を分散する。【解決手段】 モータを駆動するインバータであって、高電位配線と、低電位配線と、中電位配線と、３つのスイッチングと、制御回路を有する。前記制御回路が、前記モータがロックしたときに、ロック制御を実行する。前記ロック制御の制御単位期間は、３つの出力配線を同電位にする同電位印加期間と３つの出力配線の間に電位差を生じさせる電位差印加期間とを有する。制御回路が、第１動作では、第２動作よりも、前記同電位印加期間に、３つの出力配線を高い電位に制御する。前記制御回路が、前記ロック制御では、前記第１動作を複数回連続して繰り返す期間と前記第２動作を複数回連続して繰り返す期間を周期的に生じさせる。【選択図】図１

Description

本明細書に開示の技術は、インバータに関する。

特許文献１に開示のインバータは、３つの出力配線を介してモータに三相交流電流を供給する。三相交流電流の供給によって、モータが回転する。また、モータがロックする場合がある。この場合、モータの軸が回転しないので、インバータの出力電流の目標値が一定となる。このため、インバータの３つの出力配線に供給される出力電流が略一定となる。

特開２００５−３５４７８５号公報

モータのロックによって出力電流が略一定になると、モータで生じる誘導起電力が略ゼロとなる。このため、出力電流は、寄生抵抗によってわずかに減少するものの、ほとんど減少しない。このため、インバータは、寄生抵抗による出力電流の減少分を補うために３つの出力配線に短時間だけ電位差を印加するが、その他の大部分の時間では３つの出力配線を同電位に制御する。３レベルインバータにおいては、３つの出力配線を同電位に制御する場合に、３つの出力配線を中電位配線の電位に制御することが一般的である。しかしながら、この構成では、３つの出力配線を同電位に制御する期間において、常に中電位配線を出力配線に接続するスイッチング素子に電流が流れる。このため、中電位配線を出力配線に接続するスイッチング素子に負荷が集中し、このスイッチング素子が早期に劣化する。このような電流集中に耐えるようにスイッチング素子の電流容量を大きくすると、スイッチング素子が大型化し、インバータが大型化する。本明細書では、モータのロック時にインバータのスイッチング素子に加わる負荷を分散する技術を提案する。

本明細書が開示するインバータは、モータを駆動する。このインバータは、高電位が印加される高電位配線と、低電位が印加される低電位配線と、中電位配線と、前記高電位配線と前記中電位配線の間に接続された上側コンデンサと、前記中電位配線と前記低電位配線の間に接続された下側コンデンサと、３つのスイッチング回路と、制御回路を有する。前記３つのスイッチング回路のそれぞれが、複数のスイッチング素子と、前記モータに接続された出力配線を有する。前記制御回路が、前記３つのスイッチング回路のそれぞれが有する前記複数のスイッチング素子を制御することによって、前記３つのスイッチング回路のそれぞれを、高電位出力状態、中電位出力状態、及び、低電位出力状態の間で変化させるように構成されている。前記高電位出力状態は、前記スイッチング回路が自身の前記出力配線を前記高電位配線に接続している状態である。前記中電位出力状態は、前記スイッチング回路が自身の前記出力配線を前記中電位配線に接続している状態である。前記低電位出力状態は、前記スイッチング回路が自身の前記出力配線を前記低電位配線に接続している状態である。前記制御回路が、前記モータがロックしたときに、ロック制御を実行するように構成されている。前記ロック制御では、前記制御回路が、前記３つのスイッチング回路が有する３つの前記出力配線を同電位にする同電位印加期間と前記３つの出力配線の間に電位差を生じさせる電位差印加期間とを有する制御単位期間が繰り返すように前記複数のスイッチング素子を制御する。前記制御単位期間では、前記同電位印加期間が前記電位差印加期間よりも長い。前記制御回路が、前記制御単位期間において、第１動作と第２動作を実行可能である。前記制御回路が、前記第１動作では、前記第２動作よりも、前記同電位印加期間に、前記３つの出力配線を高い電位に制御する。前記制御回路が、前記第１動作では、前記電位差印加期間に、前記３つのスイッチング回路の１つまたは２つを前記高電位出力状態とするとともに前記３つのスイッチング回路の残りを前記中電位出力状態とする。前記制御回路が、前記第２動作では、前記電位差印加期間に、前記３つのスイッチング回路の１つまたは２つを前記中電位出力状態とするとともに前記３つのスイッチング回路の残りを前記低電位出力状態とする。前記制御回路が、前記ロック制御では、前記第１動作を複数回連続して繰り返す期間と前記第２動作を複数回連続して繰り返す期間を周期的に生じさせる。

このインバータでは、モータがロックしたときに、制御回路がロック制御を実行する。ロック制御では、制御単位期間が繰り返される。制御単位期間には、３つの出力配線を同電位にする同電位印加期間と３つの出力配線の間に電位差を生じさせる電位差印加期間が含まれる。ロック制御では、第１動作と第２動作が実行される。制御回路は、第１動作では、第２動作よりも、同電位印加期間において、３つの出力配線を高い電位に制御する。すなわち、制御回路は、第１動作の同電位印加期間では、３つの出力配線を高電位配線の電位（以下、高電位という）または中電位配線の電位（以下、中電位という）に制御する。また、制御回路は、第２動作の同電位印加期間では、３つの出力配線を第１動作における電位よりも低い電位に制御する。例えば、第１動作において３つの出力配線が高電位に制御される場合には、第２動作において３つの出力配線が中電位または低電位（低電位配線の電位）に制御される。第１動作において３つの出力配線が中電位に制御される場合には、第２動作において３つの出力配線が低電位に制御される。３つの出力配線を高電位に制御すると、各スイッチング回路の高電位配線と出力配線を接続するスイッチング素子に電流が流れる。３つの出力配線を中電位に制御すると、各スイッチング回路の中電位配線と出力配線を接続するスイッチング素子に電流が流れる。３つの出力配線を低電位に制御すると、各スイッチング回路の低電位配線と出力配線を接続するスイッチング素子に電流が流れる。したがって、第１動作の同電位印加期間と第２動作の同電位印加期間では、異なるスイッチング素子に電流が流れる。したがって、第１動作と第２動作を実行することで、モータのロック時に電流が流れるスイッチング素子を分散することができ、特定のスイッチング素子に負荷が集中することを防止することができる。

また、第１動作では、制御回路が、電位差印加期間に、３つのスイッチング回路の１つまたは２つを高電位出力状態とするとともに３つのスイッチング回路の残りを中電位出力状態とする。これによって、目標電流に応じた電気角の電位差が出力され、出力電流を目電流に応じて制御できる。また、この場合、上側コンデンサが放電される。第２動作では、制御回路が、電位差印加期間に、３つのスイッチング回路の１つまたは２つを中電位出力状態とするとともに３つのスイッチング回路の残りを低電位出力状態とする。これによって、目標電流に応じた電気角の電位差が出力され、出力電流を目標電流に応じて制御できる。また、この場合、下側コンデンサが放電される。このように、第１動作と第２動作で目標電流に応じた電気角の電位差を出力することができるとともに、第１動作と第２動作とで異なるコンデンサを放電することができる。このため、中電位配線の電位を適正値に制御することができる。また、このように第１動作と第２動作が構成されていると、同電位印加期間と電位差印加期間との切り換え時に生じるスイッチング損失が低減される。

また、第１動作と第２動作の切り換え時に、スイッチング素子をスイッチングする必要がある。このため、第１動作と第２動作の間での切り換え回数が多いと、スイッチング損失が増大する。これに対し、上記のインバータでは、制御回路が、第１動作を複数回連続して繰り返す期間と第２動作を複数回連続して繰り返す期間を周期的に生じさせる。このように、第１動作が複数回連続して繰り返され、第２動作が複数回連続して繰り返されることで、第１動作と第２動作の間での切り換え回数を低減することができる。これによって、スイッチング損失が低減される。

上述したインバータの一例では、前記第１動作の繰り返し回数と前記第２動作の繰り返し回数が、前記中電位配線の電位が維持されるように設定されていてもよい。

この構成によれば、中電位配線の電位の変動をより低減することができる。

実施形態のインバータの回路図。 高電位出力状態、中電位出力状態、及び、低電位出力状態を示す表。 電圧ベクトルを示す空間ベクトル図。 モータのロック時の電流を示すグラフ。 電圧ベクトルＥ３を示す図。 従来のロック制御におけるパラメータＶｕ、Ｖｖ、Ｖｗの変化を示すグラフ。 制御単位期間Ｔ１を拡大したグラフ。 制御単位期間Ｔ２を拡大したグラフ。 上側ベクトルが出力されたときの電流経路を例示する回路図。 下側ベクトルが出力されたときの電流経路を例示する回路図。 （１，１，１）が出力されたときの電流経路を例示する回路図。 各動作の繰り返し回数と中電位ＶＭの変化を示すグラフ。 第１中電位動作におけるパラメータＶｕ、Ｖｖ、Ｖｗの変化を示すグラフ。 高電位動作におけるパラメータＶｕ、Ｖｖ、Ｖｗの変化を示すグラフ。 低電位動作におけるパラメータＶｕ、Ｖｖ、Ｖｗの変化を示すグラフ。 第２中電位動作におけるパラメータＶｕ、Ｖｖ、Ｖｗの変化を示すグラフ。 （２，２，２）が出力されたときの電流経路を例示する回路図。 （０，０，０）が出力されたときの電流経路を例示する回路図。 高電位動作において下側ベクトルを出力する場合のパラメータＶｕ、Ｖｖ、Ｖｗの変化を示すグラフ。 低電位動作において上側ベクトルを出力する場合のパラメータＶｕ、Ｖｖ、Ｖｗの変化を示すグラフ。 モータのロック時に電流が周期的に変動する場合（リプル電流）を示すグラフ。 変形例のインバータの回路図。

（インバータの構成）
図１は、実施形態のインバータ１０の回路図を示している。インバータ１０は、車両に搭載されている。また、車両には、バッテリ１８とモータ９０が搭載されている。モータ９０は、三相モータであり、車両のタイヤを駆動する。インバータ１０は、バッテリ１８とモータ９０に接続されている。インバータ１０は、バッテリ１８から供給される直流電力を三相交流電力に変換し、三相交流電力をモータ９０に供給する。これによって、モータ９０が駆動し、車両が走行する。

インバータ１０は、高電位配線１２、中電位配線１４、低電位配線１６、上側コンデンサ２０、及び、下側コンデンサ２２を有している。高電位配線１２は、バッテリ１８の正極に接続されている。低電位配線１６は、バッテリ１８の負極に接続されている。バッテリ１８によって、高電位配線１２と低電位配線１６の間に直流電圧が印加される。したがって、高電位配線１２の電位ＶＨは、低電位配線１６の電位ＶＬ（すなわち、０Ｖ）よりも高い。上側コンデンサ２０は、高電位配線１２と中電位配線１４の間に接続されている。下側コンデンサ２２は、中電位配線１４と低電位配線１６の間に接続されている。このため、中電位配線１４の電位ＶＭは、低電位配線１６の電位ＶＬよりも高く、高電位配線１２の電位ＶＨよりも低い。

インバータ１０は、Ｕ相スイッチング回路３０ｕ、Ｖ相スイッチング回路３０ｖ、及び、Ｗ相スイッチング回路３０ｗの３つのスイッチング回路３０を有している。スイッチング回路３０のそれぞれは、高電位配線１２と低電位配線１６と中電位配線１４の間に接続されている。スイッチング回路３０のぞれぞれは、第１スイッチング素子４１、第２スイッチング素子４２、第３スイッチング素子４３、第４スイッチング素子４４、第１ダイオード５１、第２ダイオード５２、第３ダイオード５３、第４ダイオード５４、及び、出力配線６０を有している。３つのスイッチング回路３０の構成は互いに等しいので、以下では１つのスイッチング回路３０の構成について説明する。

スイッチング素子４１〜４４は、ＦＥＴ（field effect transistor）である。但し、スイッチング素子４１〜４４は、ＩＧＢＴ（insulated gate bipolar transistor）であってもよい。ダイオード５１〜５４は、ｐｎダイオードである。但し、ダイオード５１〜５４は、ショットキーバリアダイオードであってもよい。

第１スイッチング素子４１は、高電位配線１２と出力配線６０の間に接続されている。第１スイッチング素子４１のドレインが高電位配線１２に接続されており、第１スイッチング素子４１のソースが出力配線６０に接続されている。

第１ダイオード５１は、第１スイッチング素子４１に対して並列に接続されている。第１ダイオード５１のアノードが第１スイッチング素子４１のソースに接続されており、第１ダイオード５１のカソードが第１スイッチング素子４１のドレインに接続されている。

第４スイッチング素子４４は、出力配線６０と低電位配線１６の間に接続されている。第４スイッチング素子４４のドレインが出力配線６０に接続されており、第４スイッチング素子４４のソースが低電位配線１６に接続されている。

第４ダイオード５４は、第４スイッチング素子４４に対して並列に接続されている。第４ダイオード５４のアノードが第４スイッチング素子４４のソースに接続されており、第４ダイオード５４のカソードが第４スイッチング素子４４のドレインに接続されている。

第２スイッチング素子４２と第３スイッチング素子４３は、出力配線６０と中電位配線１４の間に直列に接続されている。第２スイッチング素子４２のドレインは、中電位配線１４に接続されている。第２スイッチング素子４２のソースは、第３スイッチング素子４３のソースに接続されている。第３スイッチング素子４３のドレインは、出力配線６０に接続されている。

第２ダイオード５２は、第２スイッチング素子４２に対して並列に接続されている。第２ダイオード５２のアノードが第２スイッチング素子４２のソースに接続されており、第２ダイオード５２のカソードが第２スイッチング素子４２のドレインに接続されている。

第３ダイオード５３は、第３スイッチング素子４３に対して並列に接続されている。第３ダイオード５３のアノードが第３スイッチング素子４３のソースに接続されており、第３ダイオード５３のカソードが第３スイッチング素子４３のドレインに接続されている。

以下では、Ｕ相スイッチング回路３０ｕの出力配線６０をＵ相出力配線６０ｕといい、Ｖ相スイッチング回路３０ｖの出力配線６０をＶ相出力配線６０ｖといい、Ｗ相スイッチング回路３０ｗの出力配線６０をＷ相出力配線６０ｗという。Ｕ相出力配線６０ｕ、Ｖ相出力配線６０ｖ、Ｗ相出力配線６０ｗのそれぞれは、モータ９０に接続されている。

インバータ１０は、制御回路７０と指令回路７２を有している。指令回路７２には図示しない制御ユニットからモータ９０の目標トルク（アクセルの踏み込み量等により算出される値）が入力される。また、指令回路７２には、図示しない角度センサ（レゾルバ等）からモータ９０の軸（ロータ）の角度が入力される。指令回路７２は、目標トルクと、モータ９０の軸の角度（すなわち、機械角）とに基づいて、モータ９０に流す電流（すなわち、各出力配線６０に流す電流）の目標値（以下、目標電流という）を算出する。そして、算出された目標電流に従って、各出力配線６０に印加する電位の指令値を生成する。指令回路７２は、生成した電位の指令値を制御回路７０に入力する。制御回路７０は、図示していないが、Ｕ相スイッチング回路３０ｕ、Ｖ相スイッチング回路３０ｖ、及び、Ｗ相スイッチング回路３０ｗのそれぞれが有するスイッチング素子４１〜４４のゲートに接続されている。すなわち、制御回路７０は、図１に示す１２個のスイッチング素子のゲートに接続されている。制御回路７０は、指令回路７２から入力される指令値に基づいて、各スイッチング素子をオン−オフさせる。これによって、３つの出力配線６０に、指令値に従って電位が印加される。通常時は、指令回路７２は、モータ９０の電気角が回転するように指令値を生成する。したがって、３つの出力配線６０の間に三相交流電流が生成される。三相交流電流がモータ９０に供給されることで、モータ９０が駆動し、車両が走行する。

（出力配線の電位）
次に、各出力配線６０に印加される電位について説明する。制御回路７０は、各スイッチング回路３０を、図２に示す高電位出力状態、中電位出力状態、低電位出力状態のいずれかに制御する。

高電位出力状態では、第１スイッチング素子４１がオン、第２スイッチング素子４２がオフ、第３スイッチング素子４３がオフ、第４スイッチング素子４４がオフに制御される。高電位出力状態では、出力配線６０が、第１スイッチング素子４１を介して高電位配線１２に接続される。したがって、高電位出力状態では、出力配線６０の電位は、高電位配線１２と同じ電位ＶＨとなる。

中電位出力状態では、第１スイッチング素子４１がオフ、第２スイッチング素子４２がオン、第３スイッチング素子４３がオン、第４スイッチング素子４４がオフに制御される。中電位出力状態では、出力配線６０が、第２スイッチング素子４２と第３スイッチング素子４３を介して中電位配線１４に接続される。したがって、中電位出力状態では、出力配線６０の電位は、中電位配線１４と同じ中電位ＶＭとなる。

低電位出力状態では、第１スイッチング素子４１がオフ、第２スイッチング素子４２がオフ、第３スイッチング素子４３がオフ、第４スイッチング素子４４がオンに制御される。低電位出力状態では、出力配線６０が、第４スイッチング素子４４を介して低電位配線１６に接続される。したがって、低電位出力状態では、出力配線６０の電位は、低電位配線１６と同じ低電位ＶＬとなる。

各スイッチング回路３０の状態が高電位出力状態、中電位出力状態、低電位出力状態の間で変化することで、各出力配線６０の電位が高電位ＶＨ、中電位ＶＭ、低電位ＶＬの間で変化する。

（電圧ベクトル）
図３は、出力配線６０のそれぞれに印加される電位を示す電圧ベクトルを示す空間ベクトル図である。図３では、電圧ベクトルＥ１、Ｅ２が例示されている。電圧ベクトルは、３つのパラメータ（Ｖｕ、Ｖｖ、Ｖｗ）によって表される。パラメータＶｕは、Ｕ相出力配線６０ｕの電位示す値である。パラメータＶｖは、Ｖ相出力配線６０ｖの電位を示す値である。パラメータＶｗは、Ｗ相出力配線６０ｗの電位を示す値である。パラメータＶｕ、Ｖｖ、Ｖｗは、０から２の間の数値である。数値「０」は対応する出力配線６０に低電位ＶＬが印加されることを示し、数値「１」は対応する出力配線６０に中電位ＶＭが印加されることを示し、数値「２」は対応する出力配線６０に高電位ＶＨが印加されることを示す。例えば、図３に例示された電圧ベクトルＥ１は、（２，２，０）であるので、Ｕ相出力配線６０ｕに高電位ＶＨが印加され、Ｖ相出力配線６０ｖに高電位ＶＨが印加され、Ｗ相出力配線６０ｗに低電位ＶＬが印加されることを意味する。

指令回路７２は、３つの出力配線６０に印加すべき電位の指令値を生成する。指令回路７２は、電圧ベクトル（すなわち、３つのパラメータ（Ｖｕ，Ｖｖ，Ｖｗ））によって指令値を生成する。指令回路７２が生成した指令値は、制御回路７０に入力される。以下では、指令回路７２から制御回路７０に入力される指令値（電圧ベクトル）を、指令値ベクトルという。

制御回路７０は、指令値ベクトルに従ってインバータ１０を制御する。例えば、指令値ベクトルのパラメータＶｕが「０」の場合には、制御回路７０は、Ｕ相スイッチング回路３０ｕを低電位出力状態に制御してＵ相出力配線６０ｕに低電位ＶＬを印加する。指令値ベクトルのパラメータＶｕが「１」の場合には、制御回路７０は、Ｕ相スイッチング回路３０ｕを中電位出力状態に制御してＵ相出力配線６０ｕに中電位ＶＭを印加する。指令値ベクトルのパラメータＶｕが「２」の場合には、制御回路７０は、Ｕ相スイッチング回路３０ｕを高電位出力状態に制御してＵ相出力配線６０ｕに高電位ＶＨを印加する。指令値ベクトルのパラメータＶｖが「０」の場合には、制御回路７０は、Ｖ相スイッチング回路３０ｖを低電位出力状態に制御してＶ相出力配線６０ｖに低電位ＶＬを印加する。指令値ベクトルのパラメータＶｖが「１」の場合には、制御回路７０は、Ｖ相スイッチング回路３０ｖを中電位出力状態に制御してＶ相出力配線６０ｖに中電位ＶＭを印加する。指令値ベクトルのパラメータＶｖが「２」の場合には、制御回路７０は、Ｖ相スイッチング回路３０ｖを高電位出力状態に制御してＶ相出力配線６０ｖに高電位ＶＨを印加する。指令値ベクトルのパラメータＶｗが「０」の場合には、制御回路７０は、Ｗ相スイッチング回路３０ｗを低電位出力状態に制御してＷ相出力配線６０ｗに低電位ＶＬを印加する。指令値ベクトルのパラメータＶｗが「１」の場合には、制御回路７０は、Ｗ相スイッチング回路３０ｗを中電位出力状態に制御してＷ相出力配線６０ｗに中電位ＶＭを印加する。指令値ベクトルのパラメータＶｗが「２」の場合には、制御回路７０は、Ｗ相スイッチング回路３０ｗを高電位出力状態に制御してＷ相出力配線６０ｗに高電位ＶＨを印加する。このように、制御回路７０は、指令値ベクトルに従って３つの出力配線６０の電位を制御する。以下では、制御回路７０が３つの出力配線６０の電位を制御することを、「電圧ベクトルを出力する」という場合がある。

また、指令回路７２は、パラメータＶｕ、Ｖｖ、Ｖｗとして小数を含む指令値ベクトルを生成する場合がある。例えば、図３の電圧ベクトルＥ２が指令値ベクトルとして生成される場合がある。指令値ベクトルのパラメータが小数を含む場合、制御回路７０は、指令値ベクトルに近い複数の電圧ベクトル（パラメータが整数の電圧ベクトル）を時間的にずらして出力することでこれらの電圧ベクトルを合成する。制御回路７０は、合成された電圧ベクトルが指令値ベクトルと一致するように、電圧ベクトルを出力する。

通常時は、指令回路７２は、図３の矢印１０２に示すように指令値ベクトルが回転するように指令値ベクトルを順次生成して制御回路７０に入力する。制御回路７０は、入力された指令値ベクトルに従って電圧ベクトルを出力する。したがって、出力される電圧ベクトルが、矢印１０２のように回転する。これによって、３つの出力配線６０の間に三相交流電流が生成され、モータ９０の内部に生じる磁界が回転する。その結果、モータ９０のロータが回転する。

（モータ９０のロック）
車両の使用中にタイヤがロックし、モータ９０がロックする場合がある。図４は、タイミングｔ１でモータ９０がロックした場合に各出力配線６０に流れる電流を示している。電流ＩｕはＵ相出力配線６０ｕに流れる電流であり、電流ＩｖはＶ相出力配線６０ｖに流れる電流であり、電流ＩｗはＷ相出力配線６０ｗに流れる電流である。モータ９０がロックすると、モータ９０のロータの角度が変化しないので、各出力配線６０に対する目標電流が一定値となる。したがって、図４に示すように、制御回路７０は、タイミングｔ１以降に、電流Ｉｕ、Ｉｖ、Ｉｗが一定となるように、各スイッチング回路３０を制御する。

（モータ９０のロック時における電位の制御方法）
次に、モータ９０のロック時における各出力配線６０の電位（すなわち、パラメータ（Ｖｕ、Ｖｖ、Ｖｗ））の制御方法について説明する。上記の通り、モータ９０のロック時には、電流Ｉｕ、Ｉｖ、Ｉｗが略一定となるとともにモータ９０のロータが停止しているので、モータ９０のコイルで誘導起電力がほとんど生じない。このため、各出力配線６０の間に電位差を印加しなくても、電流Ｉｕ、Ｉｖ、Ｉｗはほとんど低下しない。より詳細には、各出力配線６０の間に電位差を印加しない場合には、電流Ｉｕ、Ｉｖ、Ｉｗは、回路の寄生抵抗等の影響によって時間の経過とともに僅かに減少する。したがって、電流Ｉｕ、Ｉｖ、Ｉｗを一定に保つために、指令回路７２は、指令値ベクトルとして極めて小さい電圧ベクトル（例えば、図５の電圧ベクトルＥ３）を算出する。このため、制御回路７０は、きわめて小さい指令値ベクトルに従って各出力配線６０の電位を制御する。この場合、制御回路７０は、制御対象の期間のうちのほとんどでゼロベクトル（３つの出力配線６０を同電位とする電圧ベクトル）を出力し、制御対象の期間のうちのごく短い期間でのみ各出力配線６０の間に電位差を生じさせる電圧ベクトルを出力する。以下に、モータ９０のロック時における各出力配線６０の電位の制御方法（以下、ロック制御という）について詳細に説明する。なお、以下では、従来のロック制御と実施形態のロック制御について説明する。

（従来のロック制御）
図６は、従来のロック制御によって電圧ベクトルを出力した場合のパラメータＶｕ、Ｖｖ、Ｖｗの変化を示している。図６の期間Ｔ（すなわち、期間Ｔ１、Ｔ２）は、制御回路７０が各スイッチング回路３０を制御する制御単位期間を示している。制御回路７０は、制御単位期間Ｔ毎に、電圧ベクトルの出力処理を繰り返す。なお、図６は、図５の電圧ベクトルＥ３を出力した場合を例示している。

制御回路７０は、制御単位期間Ｔの開始直前に、指令値ベクトルを受信する。すると、制御回路７０は、指令値ベクトルの周囲からパラメータ（Ｖｕ、Ｖｖ、Ｖｗ）のすべてが整数である３つの電圧ベクトルを選択する。なお、モータ９０がロックしている状態では、指令値ベクトルが小さい。このため、制御回路７０によって選択される３つの電圧ベクトルのうちの１つはゼロベクトルとなる。また、残りの２つの電圧ベクトルは、空間ベクトル図（図５）の内周側（最外周ではない位置）の座標を有する電圧ベクトルとなる。例えば、指令値ベクトルが図５の電圧ベクトルＥ３である場合には、制御回路７０は、ゼロベクトルと、Ｖｕ軸と平行な電圧ベクトル（すなわち、（２，１，１）または（１，０，０））と、Ｖｕ軸に対して６０度の角度を有する電圧ベクトル（すなわち、（２，２，１）または（１，１，０））を選択する。制御回路７０は、図６の制御単位期間Ｔ１では第１選択方法を実施し、制御単位期間Ｔ２では第２選択方法を実施する。第１選択方法では、制御回路７０は、ゼロベクトルとして（１，１，１）を選択し、ゼロベクトル以外の電圧ベクトルとして、パラメータ（Ｖｕ、Ｖｖ、Ｖｗ）が「２」と「１」の組み合わせにより構成されている電圧ベクトル（以下、上側ベクトルという）を選択する。指令値ベクトルが電圧ベクトルＥ３である場合には、第１選択方法では、制御回路７０は、（１，１，１）、（２，１，１）、（２，２，１）を選択する。第２選択方法では、制御回路７０は、ゼロベクトルとして（１，１，１）を選択し、ゼロベクトル以外の電圧ベクトルとして、パラメータ（Ｖｕ、Ｖｖ、Ｖｗ）が「１」と「０」の組み合わせにより構成されている電圧ベクトル（以下、下側ベクトルという）を選択する。指令値ベクトルが電圧ベクトルＥ３である場合には、第２選択方法では、制御回路７０は、（１，１，１）、（１，０，０）、（１，１，０）を選択する。図６に示すように、制御回路７０は、第１選択方法（制御単位期間Ｔ１）と第２選択方法（制御単位期間Ｔ２）を交互に実施する。

次に、制御回路７０は、制御単位期間Ｔ内において、選択した３つの電圧ベクトルを時間的にずらして連続して出力する。図７は、制御単位期間Ｔ１において、第１選択方法により選択した３つの電圧ベクトル（（１，１，１）、（２，１，１）、（２，２，１））を時間的にずらして出力する場合を示している。（１，１，１）、（２，１，１）、（２，２，１）が合成されることで、指令値ベクトルと同じ電圧ベクトルＥ３が出力される。図５に示すように、電圧ベクトルＥ３は極めて小さい。したがって、制御単位期間Ｔ１のうちの大部分はゼロベクトル（１，１，１）が出力される同電位印加期間Ｔａとなる。すなわち、同電位印加期間Ｔａにおいては、３つの出力配線６０が同電位となる。制御単位期間Ｔ１のうちのごく短い期間Ｔｂが、モータ９０に電位差を印加する電圧ベクトル（２，１，１）、（２，２，１）を出力する期間（以下、電位差印加期間Ｔｂという）となる。図８は、制御単位期間Ｔ２において、第２選択方法により選択した３つの電圧ベクトル（（１，１，１）、（１，１，０）、（１，０，０））を時間的にずらして出力する場合を示している。（１，１，１）、（１，１，０）、（１，０，０）が合成されることで、指令値ベクトルと同じ電圧ベクトルＥ３が出力される。図５に示すように、電圧ベクトルＥ３は極めて小さい。したがって、制御単位期間Ｔ２のうちの大部分はゼロベクトル（１，１，１）が出力される同電位印加期間Ｔａとなる。すなわち、同電位印加期間Ｔａにおいては、３つの出力配線６０が同電位となる。制御単位期間Ｔ２のうちのごく短い期間が、モータ９０に電位差を印加する電圧ベクトル（２，１，１）、（２，２，１）が出力される電位差印加期間Ｔｂとなる。

上述したように、モータ９０がロックしていると、目標電流が変化せず、指令値ベクトルが変化しない。このため、図６に示すように、モータ９０がロックしている状態では、複数の制御単位期間Ｔにおいて連続して同じ電圧ベクトル（図６では電圧ベクトルＥ３）が出力される。

図９は、（２，１，１）が出力されているときの電流経路を示している。図９に示すように、（２，１，１）が出力されていると、高電位配線１２から、Ｕ相スイッチング回路３０ｕの第１スイッチング素子４１を介してモータ９０へ電流が流れる。モータ９０に流入した電流は、スイッチング回路３０ｖ、３０ｗのスイッチング素子４２、４３を介して中電位配線１４へ流れる。このように電流が流れると、上側コンデンサ２０が放電され、中電位ＶＭが上昇する。他の上側ベクトルが出力された場合でも、（２，１，１）が出力された場合と同様に、中電位ＶＭが上昇する。

図１０は、（１，０，０）が出力されているときの電流経路を示している。図１０に示すように、（１，０，０）が出力されていると、中電位配線１４から、Ｕ相スイッチング回路３０ｕのスイッチング素子４２、４３を介してモータ９０へ電流が流れる。モータ９０に流入した電流は、スイッチング回路３０ｖ、３０ｗの第４スイッチング素子４４を介して低電位配線１６へ流れる。このように電流が流れると、下側コンデンサ２２が放電され、中電位ＶＭが低下する。他の下側ベクトルが出力された場合でも、（１，０，０）が出力された場合と同様に、中電位ＶＭが低下する。

上述したように、従来のロック制御では、制御回路７０は、第１選択方法で上側ベクトルを選択し、第２選択方法で下側ベクトルを選択する。図６に示すように、制御回路７０は、第１選択方法（制御単位期間Ｔ１）と第２選択方法（制御単位期間Ｔ２）を交互に実行する。したがって、制御回路７０は、上側ベクトルと下側ベクトルを交互に出力する。したがって、中電位ＶＭが、高電位ＶＨと低電位ＶＬの中間の電位に維持される。

図１１は、図６の同電位印加期間Ｔａにおいて（１，１，１）が出力されているときの電流経路を示している。なお、図１１は、指令値ベクトルが図５の電圧ベクトルＥ３である場合を例示している。この場合、電流がモータ９０と中電位配線１４の間でループする。この状態では、各スイッチング回路３０のスイッチング素子４２、４３に電流が流れ、各スイッチング回路３０のスイッチング素子４１、４４には電流が流れない。図６に示すように、複数の連続する制御単位期間Ｔの大部分が同電位印加期間Ｔａであるので、長時間に亘ってスイッチング素子４２、４３に電流が流れる。このため、スイッチング素子４２、４３に負荷が集中する。このように、従来のロック制御では、モータ９０のロック時に、スイッチング素子４２、４３に負荷が集中するという問題がある。

（実施形態のロック制御）
実施形態のロック制御では、図１２に示すように、制御回路７０は、第１中電位動作、高電位動作、低電位動作、第２中電位動作の順にこれらの動作を周期的に実行する。実施形態のロック制御でも、制御回路７０は、制御単位期間Ｔの直前に、指令値ベクトルを受信する。すると、制御回路７０は、指令値ベクトルの周囲からパラメータ（Ｖｕ、Ｖｖ、Ｖｗ）のすべてが整数である３つの電圧ベクトルを選択する。実施形態のロック制御でも、選択される３つの電圧ベクトルのうちの１つはゼロベクトルとなり、残りの２つの電圧ベクトルは空間ベクトル図（図５）の内周側（最外周ではない位置）の座標を有する電圧ベクトルとなる。電圧ベクトルの選択方法は、第１中電位動作、高電位動作、低電位動作、第２中電位動作のそれぞれで異なる。

第１中電位動作では、制御回路７０は、ゼロベクトルとして（１，１，１）を選択し、残りの２つの電圧ベクトルとして上側ベクトルを選択する。例えば、指令値ベクトルが図５の電圧ベクトルＥ３である場合には、制御回路７０は、（１，１，１）、（２，１，１）、（２，２，１）を選択する。そして、制御単位期間Ｔにおいて、選択した３つの電圧ベクトルを時間的にずらして出力する。例えば、指令値ベクトルが電圧ベクトルＥ３である場合には、図１３に示すように、（１，１，１）、（２，１，１）、（２，２，１）を連続して出力する。なお、ロック制御中は指令値ベクトルが小さいので、同電位印加期間Ｔａは電位差印加期間Ｔｂよりもはるかに長い。図１３に示すように、制御回路７０は、複数の制御単位期間Ｔにおいて連続して第１中電位動作を実行する。図１２に示すように、制御回路７０は、第１中電位動作をＮ／２回（Ｎ≧２（好ましくは、Ｎ≧４））連続して繰り返す。

制御回路７０は、第１中電位動作をＮ／２回繰り返した後に、高電位動作を実行する。高電位動作では、制御回路７０は、ゼロベクトルとして（２，２，２）を選択し、残りの２つの電圧ベクトルとして上側ベクトルを選択する。例えば、指令値ベクトルが図５の電圧ベクトルＥ３である場合には、制御回路７０は、（２，２，２）、（２，１，１）、（２，２，１）を選択する。そして、制御単位期間Ｔにおいて、選択した３つの電圧ベクトルを時間的にずらして出力する。例えば、指令値ベクトルが電圧ベクトルＥ３である場合には、図１４に示すように、（２，２，２）、（２，１，１）、（２，２，１）を連続して出力する。なお、ロック制御中は指令値ベクトルが小さいので、同電位印加期間Ｔａは電位差印加期間Ｔｂよりもはるかに長い。図１２に示すように、制御回路７０は、高電位動作をＮ回連続して繰り返す。

制御回路７０は、高電位動作をＮ回繰り返した後に、低電位動作を実行する。低電位動作では、制御回路７０は、ゼロベクトルとして（０，０，０）を選択し、残りの２つの電圧ベクトルとして下側ベクトルを選択する。例えば、指令値ベクトルが図５の電圧ベクトルＥ３である場合には、制御回路７０は、（０，０，０）、（１，０，０）、（１，１，０）を選択する。そして、制御単位期間Ｔにおいて、選択した３つの電圧ベクトルを時間的にずらして出力する。例えば、指令値ベクトルが電圧ベクトルＥ３である場合には、図１５に示すように、（０，０，０）、（１，１，０）、（１，０，０）を連続して出力する。なお、ロック制御中は指令値ベクトルが小さいので、同電位印加期間Ｔａは電位差印加期間Ｔｂよりもはるかに長い。図１２に示すように、制御回路７０は、低電位動作をＮ回連続して繰り返す。

制御回路７０は、低電位動作をＮ回繰り返した後に、第２中電位動作を実行する。第２中電位動作では、制御回路７０は、ゼロベクトルとして（１，１，１）を選択し、残りの２つの電圧ベクトルとして下側ベクトルを選択する。例えば、指令値ベクトルが図５の電圧ベクトルＥ３である場合には、制御回路７０は、（１，１，１）、（１，０，０）、（１，１，０）を選択する。そして、制御単位期間Ｔにおいて、選択した３つの電圧ベクトルを時間的にずらして出力する。例えば、指令値ベクトルが電圧ベクトルＥ３である場合には、図１６に示すように、（１，１，１）、（１，１，０）、（１，０，０）を連続して出力する。なお、ロック制御中は指令値ベクトルが小さいので、同電位印加期間Ｔａは電位差印加期間Ｔｂよりもはるかに長い。図１２に示すように、制御回路７０は、第２中電位動作をＮ／２回連続して繰り返す。

上述した第１中電位動作、高電位動作、低電位動作、第２中電位動作のいずれでも、選択された３つの電圧ベクトルが合成されて、指令値ベクトルと略同じ電圧ベクトルが出力される。したがって、第１中電位動作、高電位動作、低電位動作、第２中電位動作のいずれでも、適切にモータ９０を制御することができる。

図１７は、高電位動作の同電位印加期間Ｔａ（（２，２，２）が出力されている期間）における電流経路を示している。なお、図１７は、指令値ベクトルが図５の電圧ベクトルＥ３である場合を例示している。この場合、電流がモータ９０と高電位配線１２の間でループする。この状態では、各スイッチング回路３０の第１スイッチング素子４１に電流が流れ、各スイッチング回路３０のスイッチング素子４２〜４４には電流が流れない。このように、高電位動作の同電位印加期間Ｔａでは、各スイッチング回路３０の第１スイッチング素子４１に電流が流れる。

図１８は、低電位動作の同電位印加期間Ｔａ（（０，０，０）が出力されている期間）における電流経路を示している。なお、図１８は、指令値ベクトルが図５の電圧ベクトルＥ３である場合を例示している。この場合、電流がモータ９０と低電位配線１６の間でループする。この状態では、各スイッチング回路３０の第４スイッチング素子４４に電流が流れ、各スイッチング回路３０のスイッチング素子４１〜４３には電流が流れない。このように、低電位動作の同電位印加期間Ｔａでは、各スイッチング回路３０の第４スイッチング素子４４に電流が流れる。

第１中電位動作と第２中電位動作の同電位印加期間Ｔａでは、図１１と同様に、各スイッチング回路３０のスイッチング素子４２、４３に電流が流れ、各スイッチング回路３０のスイッチング素子４１、４４には電流が流れない。

このように、第１中電位動作、高電位動作、低電位動作、及び、第２中電位動作の間で、同電位印加期間Ｔａに電流が流れるスイッチング素子が異なる。このため、実施形態のロック制御によれば、ロック制御中に特定のスイッチング素子に負荷が集中することを抑制することができる。特に、実施形態のロック制御では、高電位動作がＮ回実行され、第１中電位動作と第２中電位動作が合計Ｎ回実行され、低電位動作がＮ回実行されるため、ロック制御中に各スイッチング素子に略均等に分散して電流が流れ、各スイッチング素子に加わる負荷を略均等に分散させることができる。

また、実施形態のロック制御では、第１中電位動作と高電位動作では電位差印加期間Ｔｂにおいて上側ベクトルが出力され、低電位動作と第２中電位動作では電位差印加期間Ｔｂにおいて下側ベクトルが出力される。上述したように、上側ベクトルが出力されると中電位ＶＭが上昇し、下側ベクトルが出力されると中電位ＶＭが低下する。但し、ロック制御中においては電位差印加期間Ｔｂが極めて短いので、１度の電位差印加期間Ｔｂ中における中電位ＶＭの変化量は小さい。図１２に示すように、上側ベクトルが出力される第１中電位動作と高電位動作が繰り返されている間においては、中電位ＶＭが徐々に上昇し、下側ベクトルが出力される低電位動作と第２中電位動作とが繰り返されている間においては、中電位ＶＭが徐々に低下する。このように、上側ベクトルが出力される動作と下側ベクトルが出力される動作が周期的に実行されるので、中電位ＶＭが極端に高くなったり低くなったりすることが防止される。特に、本実施形態では、上側ベクトルが出力される動作（第１中電位動作と高電位動作）の繰り返し回数（すなわち、１．５Ｎ回）と下側ベクトルが出力される動作（低電位動作と第２中電位動作）の繰り返し回数（すなわち、１．５Ｎ回）が等しいので、中電位ＶＭの変動を効果的に抑制できる。

また、実施形態のロック制御では、図１４に示すように、高電位動作の電位差印加期間Ｔｂにおいて、上側ベクトルを出力する。仮に、高電位動作の電位差印加期間Ｔｂにおいて下側ベクトルを出力すると、図１９に示すようにパラメータ（Ｖｕ、Ｖｖ、Ｖｗ）が変化する。図１４と図１９を比較することで明らかなように、高電位動作の電位差印加期間Ｔｂにおいて上側ベクトルを出力する場合（図１４）には、高電位動作の電位差印加期間Ｔｂにおいて下側ベクトルを出力する場合（図１９）に比べて、制御単位期間Ｔ内にパラメータ（Ｖｕ，Ｖｖ，Ｖｗ）（すなわち、各出力配線６０の電位）を変化させる回数が少ない。すなわち、図１４では図１９よりも各スイッチング素子４１〜４４をスイッチングさせる回数が少ない。このように、図１４では図１９よりもスイッチング回数が少なくなることで、スイッチング損失が低減される。また、図１９のパラメータＶｗは「２」と「０」の間での切り換え（すなわち、高電位ＶＨと低電位ＶＬの間での切り換え）を含んでおり、スイッチングする各スイッチング素子４１〜４４に加わる電圧の変化量が大きい。図１４ではいずれのパラメータも「０」にならないので、スイッチングする各スイッチング素子４１〜４４に加わる電圧の変化量が小さい。このように、図１４では図１９よりもスイッチングする各スイッチング素子４１〜４４に加わる電圧の変化量が小さく、これによってもスイッチング損失が低減される。このように、実施形態のロック制御では、高電位動作の電位差印加期間Ｔｂにおいて上側ベクトルを出力することで、スイッチング損失が抑制される。

また、実施形態のロック制御では、図１５に示すように、低電位動作の電位差印加期間Ｔｂにおいて、下側ベクトルを出力する。仮に、低電位動作の電位差印加期間Ｔｂにおいて上側ベクトルを出力すると、図２０に示すようにパラメータ（Ｖｕ、Ｖｖ、Ｖｗ）が変化する。図１５と図２０を比較することで明らかなように、低電位動作の電位差印加期間Ｔｂにおいて下側ベクトルを出力する場合（図１５）には、低電位動作の電位差印加期間Ｔｂにおいて上側ベクトルを出力する場合（図２０）に比べて、制御単位期間Ｔ内にパラメータ（Ｖｕ，Ｖｖ，Ｖｗ）（すなわち、各出力配線６０の電位）を変化させる回数が少ない。すなわち、図１５では図２０よりも各スイッチング素子４１〜４４をスイッチングさせる回数が少ない。このように、図１５では図２０よりもスイッチング回数が少なくなることで、スイッチング損失が低減される。また、図２０のパラメータＶｕは「２」と「０」の間での切り換え（すなわち、高電位ＶＨと低電位ＶＬの間での切り換え）を含んでおり、スイッチングする各スイッチング素子４１〜４４に加わる電圧の変化量が大きい。図１５ではいずれのパラメータも「２」にならないので、スイッチングする各スイッチング素子４１〜４４に加わる電圧の変化量が小さい。このように、図１５では図２０よりもスイッチングする各スイッチング素子４１〜４４に加わる電圧の変化量が小さく、これによってもスイッチング損失が低減される。このように、実施形態のロック制御では、低電位動作の電位差印加期間Ｔｂにおいて下側ベクトルを出力することで、スイッチング損失が抑制される。

また、第１中電位動作、高電位動作、低電位動作、第２中電位動作の間で動作を切り替えるときに、スイッチング素子４１〜４４のいくつかをスイッチングさせる必要がある。実施形態のロック制御では、第１中電位動作、高電位動作、低電位動作、第２中電位動作のそれぞれを複数回（Ｎ回、Ｎ／２回）繰り返してから次の動作に移行する。これによって、第１中電位動作、高電位動作、低電位動作、第２中電位動作の間での動作の切り換え回数が低減され、各スイッチング素子のスイッチング回数が低減される。これによって、スイッチング損失の発生が抑制される。

なお、ロック制御中に、図２１に示すように、電流Ｉｕ、Ｉｖ、Ｉｗが周期的に変動する場合がある。この場合、第１中電位動作、高電位動作、低電位動作、第２中電位動作のそれぞれの電位差印加期間Ｔｂ中に流れる電流Ｉｕ、Ｉｖ、Ｉｗの大きさが異なり、第１中電位動作、高電位動作、低電位動作、第２中電位動作のそれぞれにおける中電位ＶＭの変化量が異なる場合がある。この場合、電流Ｉｕ、Ｉｖ、Ｉｗの少なくとも１つを検出し、検出された電流に応じて各動作の繰り返し回数を調整してもよい。例えば、高電位動作における電流Ｉｕが低電位動作における電流Ｉｕよりも大きい場合に、低電位動作の繰り返し回数を高電位動作の繰り返し回数よりも多くしてもよい。これによって、中電位ＶＭを適正値（例えば、高電位ＶＨと低電位ＶＬの中間の値）により正確に制御することができる。また、中電位ＶＭを検出し、検出された中電位ＶＭに応じて各動作の繰り返し回数を変更してもよい。例えば、中電位ＶＭが適正値よりも高い場合には中電位ＶＭを低下させる低電位動作と第２中電位動作の繰り返し回数を増やし、中電位ＶＭが適正値よりも低い場合には中電位ＶＭを上昇させる第１中電位動作と高電位動作の繰り返し回数を増やしてもよい。

なお、上述した実施形態では、第１中電位動作、高電位動作、低電位動作、第２中電位動作を順に実行した。しかしながら、これらの動作の一部を省略してもよい。例えば、第１中電位動作と第２中電位動作を省略し、高電位動作と低電位動作をＮ回ずつ交互に実行してもよい。この場合、ロック制御の同電位印加期間Ｔａにおいて、スイッチング素子４２、４３に電流が流れない。スイッチング素子４２、４３の電流容量が小さい場合には、このようにロック制御を実行することで、スイッチング素子４２、４３に加わる負荷を軽減できる。さらに、この場合には、第１スイッチング素子４１と第４スイッチング素子４４に電流を分散させることができる。ロック制御において第１スイッチング素子４１を保護する場合には、第１中電位動作と低電位動作をＮ回ずつ交互に実施してもよい。ロック制御において第４スイッチング素子４４を保護する場合には、高電位動作と第２中電位動作をＮ回ずつ交互に実施してもよい。また、第１中電位動作、高電位動作、低電位動作、第２中電位動作の繰り返し回数の比率を変更してもよい。

また、上述した実施形態では、各スイッチング回路３０において、中電位配線１４と出力配線６０の間に第２スイッチング素子４２と第３スイッチング素子４３の直列回路が接続されていた。しかしながら、インバータが他の回路構成を有していてもよい。例えば、インバータが図２２に示す回路構成を有していてもよい。図２２では、各スイッチング回路３０が、第１スイッチング素子１４１、第２スイッチング素子１４２、第３スイッチング素子１４３、第４スイッチング素子１４４、第１ダイオード１５１、第２ダイオード１５２、第３ダイオード１５３、第４ダイオード１５４、第５ダイオード１５５、第６ダイオード１５６、及び、出力配線６０を有している。なお、図２２では、スイッチング素子１４１〜１４４がＩＧＢＴとして示されているが、これらはＦＥＴであってもよい。

ダイオード１５１〜１５４は、スイッチング素子１４１〜１４４に対して並列に接続されている。ダイオード１５１〜１５４のアノードが対応するスイッチング素子のエミッタに接続されており、ダイオード１５１〜１５４のカソードが対応するスイッチング素子のコレクタに接続されている。スイッチング素子１４１〜１４４は、高電位配線１２と低電位配線１６の間に直列に接続されている。すなわち、第１スイッチング素子１４１のコレクタは、高電位配線１２に接続されている。第２スイッチング素子１４２のコレクタは、第１スイッチング素子１４１のエミッタに接続されている。第３スイッチング素子１４３のコレクタは、第２スイッチング素子１４２のエミッタに接続されている。第４スイッチング素子１４４のコレクタは、第３スイッチング素子１４３のエミッタに接続されている。第４スイッチング素子１４４のエミッタは、低電位配線１６に接続されている。第５ダイオード１５５のアノードは、中電位配線１４に接続されている。第５ダイオード１５５のカソードは、第１スイッチング素子１４１のエミッタ、及び、第２スイッチング素子１４２のコレクタに接続されている。第６ダイオード１５６のアノードは、第３スイッチング素子１４３のエミッタ、及び、第４スイッチング素子１４４のコレクタに接続されている。第６ダイオード１５６のカソードは、中電位配線１４に接続されている。出力配線６０は、第２スイッチング素子１４２のエミッタ、及び、第３スイッチング素子１４３のコレクタに接続されている。

図２２のインバータの各スイッチング回路３０では、第１スイッチング素子１４１がオン、第２スイッチング素子１４２がオン、第３スイッチング素子１４３がオフ、第４スイッチング素子１４４がオフに制御されると、高電位出力状態となる。高電位出力状態では、出力配線６０が、第１スイッチング素子１４１と第２スイッチング素子１４２を介して高電位配線１２に接続される。したがって、高電位出力状態では、出力配線６０の電位は、高電位ＶＨとなる。

図２２のインバータの各スイッチング回路３０は、第１スイッチング素子１４１がオフ、第２スイッチング素子１４２がオン、第３スイッチング素子１４３がオン、第４スイッチング素子１４４がオフに制御されると、中電位出力状態となる。中電位出力状態では、出力配線６０が、第２スイッチング素子１４２と第５ダイオード１５５を介して、または、第３スイッチング素子１４３と第６ダイオード１５６を介して中電位配線１４に接続される。したがって、中電位出力状態では、出力配線６０の電位は、中電位ＶＭとなる。

図２２のインバータの各スイッチング回路３０は、第１スイッチング素子１４１がオフ、第２スイッチング素子１４２がオフ、第３スイッチング素子１４３がオン、第４スイッチング素子１４４がオンに制御されると、低電位出力状態となる。低電位出力状態では、出力配線６０が、第３スイッチング素子１４３と第４スイッチング素子１４４を介して低電位配線１６に接続される。したがって、低電位出力状態では、出力配線６０の電位は、低電位ＶＬとなる。

図２２のインバータでも、上述した実施形態のロック制御と同様に電圧ベクトルを出力することで、上述した実施形態と同様の効果を得ることができる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０ ：インバータ
１２ ：高電位配線
１４ ：中電位配線
１６ ：低電位配線
１８ ：バッテリ
２０ ：上側コンデンサ
２２ ：下側コンデンサ
３０ ：スイッチング回路
３０ｕ ：Ｕ相スイッチング回路
３０ｖ ：Ｖ相スイッチング回路
３０ｗ ：Ｗ相スイッチング回路
４１〜４４ ：スイッチング素子
５１〜５４ ：４ダイオード
６０ｕ ：Ｕ相出力配線
６０ｖ ：Ｖ相出力配線
６０ｗ ：Ｗ相出力配線
７０ ：制御回路
７２ ：指令回路
９０ ：モータ

Claims (2)

1. モータを駆動するインバータであって、
   高電位が印加される高電位配線と、
   低電位が印加される低電位配線と、
   中電位配線と、
   前記高電位配線と前記中電位配線の間に接続された上側コンデンサと、
   前記中電位配線と前記低電位配線の間に接続された下側コンデンサと、
   ３つのスイッチング回路と、
   制御回路、
   を有し、
   前記３つのスイッチング回路のそれぞれが、
   複数のスイッチング素子と、
   前記モータに接続された出力配線、
   を有し、
   前記制御回路が、前記３つのスイッチング回路のそれぞれが有する前記複数のスイッチング素子を制御することによって、前記３つのスイッチング回路のそれぞれを、高電位出力状態、中電位出力状態、及び、低電位出力状態の間で変化させるように構成されており、
   前記高電位出力状態は、前記スイッチング回路が自身の前記出力配線を前記高電位配線に接続している状態であり、
   前記中電位出力状態は、前記スイッチング回路が自身の前記出力配線を前記中電位配線に接続している状態であり、
   前記低電位出力状態は、前記スイッチング回路が自身の前記出力配線を前記低電位配線に接続している状態であり、
   前記制御回路が、前記モータがロックしたときに、ロック制御を実行するように構成されており、
   前記ロック制御では、前記制御回路が、前記３つのスイッチング回路が有する３つの前記出力配線を同電位にする同電位印加期間と前記３つの出力配線の間に電位差を生じさせる電位差印加期間とを有する制御単位期間が繰り返すように前記複数のスイッチング素子を制御し、
   前記制御単位期間では、前記同電位印加期間が前記電位差印加期間よりも長く、
   前記制御回路が、前記制御単位期間において、第１動作と第２動作を実行可能であり、
   前記制御回路が、前記第１動作では、前記第２動作よりも、前記同電位印加期間に、前記３つの出力配線を高い電位に制御し、
   前記制御回路が、前記第１動作では、前記電位差印加期間に、前記３つのスイッチング回路の１つまたは２つを前記高電位出力状態とするとともに前記３つのスイッチング回路の残りを前記中電位出力状態とし、
   前記制御回路が、前記第２動作では、前記電位差印加期間に、前記３つのスイッチング回路の１つまたは２つを前記中電位出力状態とするとともに前記３つのスイッチング回路の残りを前記低電位出力状態とし、
   前記制御回路が、前記ロック制御では、前記第１動作を複数回連続して繰り返す期間と前記第２動作を複数回連続して繰り返す期間を周期的に生じさせる、
   インバータ。
2. 前記第１動作の繰り返し回数と前記第２動作の繰り返し回数が、前記中電位配線の電位が維持されるように設定される、請求項１のインバータ。

Images