JP7476834B2 - インバータ - Google Patents

インバータ Download PDF

Info

Publication number
JP7476834B2
JP7476834B2 JP2021055374A JP2021055374A JP7476834B2 JP 7476834 B2 JP7476834 B2 JP 7476834B2 JP 2021055374 A JP2021055374 A JP 2021055374A JP 2021055374 A JP2021055374 A JP 2021055374A JP 7476834 B2 JP7476834 B2 JP 7476834B2
Authority
JP
Japan
Prior art keywords
coordinate
potential
point
circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021055374A
Other languages
English (en)
Other versions
JP2022152558A (ja
Inventor
健 利行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2021055374A priority Critical patent/JP7476834B2/ja
Priority to CN202180096437.8A priority patent/CN117136492A/zh
Priority to DE112021007407.5T priority patent/DE112021007407T5/de
Priority to PCT/JP2021/033216 priority patent/WO2022208932A1/ja
Publication of JP2022152558A publication Critical patent/JP2022152558A/ja
Priority to US18/374,785 priority patent/US20240030831A1/en
Application granted granted Critical
Publication of JP7476834B2 publication Critical patent/JP7476834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H02P27/14—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation with three or more levels of voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Description

本明細書に開示の技術は、インバータに関する。
特許文献１には、３レベルで出力電位を変化させることができるインバータが開示されている。このインバータは、高電位配線と中性点の間に接続された上側コンデンサと、中性点と低電位配線の間に接続された下側コンデンサを有している。このため、中性点の電位は、高電位配線と低電位配線の間の電位となる。このインバータは、３つの出力配線（Ｕ相、Ｖ相、Ｗ相）毎にスイッチング回路を有している。各スイッチング回路は、複数の半導体素子を有している。スイッチング回路のそれぞれは、各半導体素子を動作させることによって、対応する出力配線の電位を高電位、中性点電位、低電位の間で変化させる。各出力配線の電位が３レベルの間で変化することで、各出力配線の間に三相交流電流が生じる。
特開２０１６－２２０３２５号公報
各スイッチング回路内の半導体素子が短絡故障する場合がある。この場合、短絡故障素子を有するスイッチング回路では、出力配線に特定の電位を印加できなくなる場合がある。例えば、短絡故障素子が生じると、その短絡故障素子に接続された別の半導体素子（以下、特定素子という）をオンさせたときに、高電位配線、中性点及び低電位配線の間で線間短絡が生じる場合がある。この場合、特定素子をオンさせることができず、高電位、中性点電位または低電位を出力配線に印加できなくなる。以下では、出力配線に印加できない電位を禁止電位という。
短絡故障素子が発生した場合でも、インバータによって三相交流電流を発生させたい場合がある。このような場合、禁止電位以外の２つの電位で各出力配線の電位を変化させることが考えられる。
中性点電位が禁止電位の場合には、３つの出力配線の電位を高電位と低電位の間で変化させて、三相交流電流を発生させることができる。この場合、インバータは継続的に三相交流電流を発生させることができる。
低電位が禁止電位の場合には、３つの出力配線の電位を高電位と中性点電位の間で変化させて、三相交流電流を発生させることができる。しかしながら、この場合には、インバータは、継続的に三相交流電流を発生させることができない。すなわち、この動作では、上側コンデンサに蓄えられた電荷が継続的に使用されるため、一定時間経過後に上側コンデンサの電荷が極端に少なくなって中性点電位が極端に高くなる。このように中性点電位が極端に高くなると、適切に三相交流電流を発生させることができない。
高電位が禁止電位の場合には、３つの出力配線の電位を中性点電位と低電位の間で変化させて、三相交流電流を発生させることができる。しかしながら、この場合には、インバータは、継続的に三相交流電流を発生させることができない。すなわち、この動作では、下側コンデンサに蓄えられた電荷が継続的に使用されるため、一定時間経過後に下側コンデンサの電荷が極端に少なくなって中性点電位が極端に低くなる。このように中性点電位が極端に低くなると、適切に三相交流電流を発生させることができない。
以上に説明したように、上述した技術では、禁止電位が高電位または低電位の場合に、継続的に三相交流電流を発生させることができない。本明細書では、このような場合に、継続的に三相交流電流を発生させることができるインバータを提案する。
本明細書が開示するインバータは、高電位配線と、低電位配線と、中性点と、前記高電位配線と前記中性点の間に接続された上側コンデンサと、前記中性点と前記低電位配線の間に接続された下側コンデンサと、Ｕ相スイッチング回路、Ｖ相スイッチング回路、及び、Ｗ相スイッチング回路を有する３つのスイッチング回路と、指令回路と、制御回路、を有する。３つの前記スイッチング回路のそれぞれが、複数の半導体素子と出力配線を有する。前記制御回路が、前記Ｕ相スイッチング回路の前記出力配線であるＵ相出力配線、前記Ｖ相スイッチング回路の前記出力配線であるＶ相出力配線、及び、前記Ｗ相スイッチング回路の前記出力配線であるＷ相出力配線のそれぞれの電位を前記高電位配線の電位である高電位、前記中性点の電位である中性点電位、及び、前記低電位配線の電位である低電位の間で変化させるように前記３つのスイッチング回路を制御する。前記指令回路が、パラメータＶｕ、Ｖｖ、Ｖｗによって規定される空間ベクトル座標系により示される電圧ベクトルによって構成される指令値ベクトルを生成する。前記パラメータＶｕは、前記Ｕ相出力配線の電位が、前記高電位、前記中性点電位、及び、前記低電位のいずれであるかを示す値である。前記パラメータＶｖは、前記Ｖ相出力配線の電位が、前記高電位、前記中性点電位、及び、前記低電位のいずれであるかを示す値である。前記パラメータＶｗは、前記Ｗ相出力配線の電位が、前記高電位、前記中性点電位、及び、前記低電位のいずれであるかを示す値である。前記制御回路は、前記指令値ベクトルに基づいて３つの前記スイッチング回路を制御する。前記空間ベクトル座標系が、原点と最外周座標点との間に位置する複数の中間座標点を有する。前記各中間座標点が、前記上側コンデンサの電圧を変化させる電圧ベクトルを示す上側座標と、前記下側コンデンサの電圧を変化させる電圧ベクトルを示す下側座標を有する。前記空間ベクトル座標系が、前記原点と複数の前記中間座標点のうちの隣接する２つとを頂点とする三角形領域を複数個有する。前記制御回路は、前記半導体素子のうちのいずれかが短絡故障することによって３つの前記スイッチング回路のうちの１つで前記高電位と前記低電位のいずれか一方である禁止電位を対応する前記出力配線に印加できなくなった場合に、非常動作を実行可能である。短絡故障した前記半導体素子を短絡故障素子という。３つの前記スイッチング回路のうちの前記短絡故障素子を含む１つの前記スイッチング回路の前記出力配線を制限出力配線という。３つの前記スイッチング回路のうちの前記短絡故障素子を含まない２つの前記スイッチング回路の前記出力配線をそれぞれ正常出力配線という。前記非常動作では、前記制御回路は、前記制限出力配線の電位を前記高電位、前記中性点電位、及び、前記低電位のうちの禁止電位を除く２つの電位の間で変化させるとともに、前記正常出力配線のそれぞれの電位を前記高電位、前記中性点電位、及び、前記低電位の３つの電位の間で変化させる。前記非常動作では、複数の前記中間座標点が、前記上側座標と前記下側座標の両方が前記禁止電位を示す禁止パラメータを含まない複数の正常中間座標点と、前記上側座標と前記下側座標の一方が前記禁止パラメータを含むとともに他方が前記禁止パラメータを含まない複数の制限中間座標点とを有する。前記非常動作では、複数の前記三角形領域が、頂点を構成する２つの前記中間座標点の両方が前記制限中間座標点である第１制限三角形領域と、頂点を構成する２つの前記中間座標点の一方が前記正常中間座標点であるとともに他方が前記制限中間座標点である第２制限三角形領域と、頂点を構成する２つの前記中間座標点の両方が前記正常中間座標点である正常三角形領域と、を有する。前記非常動作では、前記制御装置は、前記指令値ベクトルが前記第１制限三角形領域に属する制限状態において、前記原点の座標と、第１中間座標点の座標である第１座標と、第２中間座標点の座標である第２座標を時間的にずらして出力する。前記制限状態では、前記指令値ベクトルが属する前記第１制限三角形領域である特定第１制限三角形領域と前記特定第１制限三角形領域に隣接する前記第２制限三角形領域である隣接第２制限三角形領域とによって構成される四角形のうちの前記原点を含まない対角を構成する２つの前記中間座標点のうち、前記特定第１制限三角形領域内の前記中間座標点が前記第１中間座標点であり、前記隣接第２制限三角形領域内の前記中間座標点が前記第２中間座標点である。前記第１座標が、前記第１中間座標点の前記上側座標と前記下側座標のうちの前記禁止パラメータを含まない方の座標である。前記第２座標が、前記第１座標が前記上側座標であるときには前記第２中間座標点の前記下側座標であり、前記第１座標が前記下側座標であるときには前記第２中間座標点の前記上側座標である。
なお、指令値ベクトルが第１制限三角形領域に属するとは、指令値ベクトルの少なくとも一部が第１制限三角形領域内に位置していることを意味する。指令値ベクトルが第１制限三角形領域に属する場合には、指令値ベクトルの全体が第１制限三角形領域に含まれている場合と、指令値ベクトルが第１制限三角形領域を通過している場合とが含まれる。
第１制限三角形領域では、２つの中間座標点の両方が制限中間座標点である。２つの制限中間座標点では、上側座標と下側座標の一方を出力することができない。このため、２つの制限座標点の座標を時間的にずらして出力しようとすると、上側座標または下側座標が偏って出力される。このように、上側座標または下側座標が偏って出力されると、中性点の電位が変動し易い。これに対し、上記のインバータでは、指令値ベクトルが第１制限三角形領域に属する制限状態において、第１中間座標点の座標である第１座標と、第２中間座標点の座標である第２座標を時間的にずらして出力する。ここで、第２中間座標点は、第１制限三角形領域に隣接する第２制限三角形領域内の中間座標点である。第２中間座標点は正常中間座標点であるので、第２中間座標点では上側座標と下側座標のいずれもが禁止パラメータを含まない。したがって、第２中間座標点として、上側座標と下側座標のいずれもが出力可能である。このインバータは、第１中間座標点の座標（第１座標）として上側座標を出力するときは、第２中間座標点の座標（第２座標）として下側座標を出力する。また、このインバータは、第１中間座標点の座標（第１座標）として下側座標を出力するときは、第２中間座標点の座標（第２座標）として下側座標を出力する。これによって、中性電の電位の変動を抑制することができる。
実施例１のインバータの回路図。 実施例１の第１～第３状態を示す表。 空間ベクトル座標系を示す図。 出力された電圧ベクトルの角度と三相交流電流を示すグラフ。 （０，０，２）が出力されたときの電流経路を示す回路図。 （１，１，２）が出力され、電流が順方向のときの電流経路を示す回路図。 （１，１，２）が出力され、電流が逆方向のときの電流経路を示す回路図。 （０，０，１）が出力され、電流が順方向のときの電流経路を示す回路図。 （０，０，１）が出力され、電流が逆方向のときの電流経路を示す回路図。 禁止電位を示す表。 第１ダイオードの短絡故障時と第３スイッチング素子の短絡故障時における短絡電流の経路を示す回路図。 第１スイッチング素子の短絡故障時と第４スイッチング素子の短絡故障時における短絡電流の経路を示す回路図。 第２ダイオードの短絡故障時と第２スイッチング素子の短絡故障時における短絡電流の経路を示す回路図。 一次指令値ベクトルが正常三角形領域である内側三角形領域Ｔ５に属する場合の空間ベクトル座標系を示す図（禁止パラメータがＶｗ＝０の場合）。 一次指令値ベクトルが第１制限三角形領域である内側三角形領域Ｔ１に属する場合の空間ベクトル座標系を示す図（禁止パラメータがＶｗ＝０の場合）。 一次指令値ベクトルが第１制限三角形領域である内側三角形領域Ｔ２に属する場合の空間ベクトル座標系を示す図（禁止パラメータがＶｗ＝０の場合）。 一次指令値ベクトルが第２制限三角形領域である内側三角形領域Ｔ６に属する場合の空間ベクトル座標系を示す図（禁止パラメータがＶｗ＝０の場合）。 一次指令値ベクトルが第２制限三角形領域である内側三角形領域Ｔ３に属する場合の空間ベクトル座標系を示す図（禁止パラメータがＶｗ＝０の場合）。 一次指令値ベクトルが第１制限三角形領域である内側三角形領域Ｔ５に属する場合の空間ベクトル座標系を示す図（禁止パラメータがＶｗ＝２の場合）。 一次指令値ベクトルが第２制限三角形領域である内側三角形領域Ｔ６に属する場合の空間ベクトル座標系を示す図（禁止パラメータがＶｗ＝２の場合）。 実施例２のインバータの回路図。 実施例２の第１～第３状態を示す表。 （０，０，２）が出力されたときの電流経路を示す回路図。 （１，１，２）が出力されたときの電流経路を示す回路図。 （０，０，１）が出力されたときの電流経路を示す回路図。
本明細書が開示する一例のインバータでは、前記制限状態では、前記指令回路が、前記第１中間座標点と前記第２中間座標点を結ぶ線分を超えない前記指令値ベクトルを生成してもよい。
この構成によれば、制御回路が、指令値ベクトルの通りに電圧ベクトルを出力し易い。
本明細書が開示する一例のインバータにおいては、前記非常動作では、前記制御装置は、前記指令値ベクトルが前記第２制限三角形領域に属する予備状態において、前記原点の座標と、第３中間座標点の座標である第３座標と、第４中間座標点の座標である第４座標を時間的にずらして出力してもよい。前記予備状態では、前記指令値ベクトルが属する前記第２制限三角形領域である特定第２制限三角形領域と前記特定第２制限三角形領域に隣接する前記第１制限三角形領域である隣接第１制限三角形領域とによって構成される四角形のうちの前記原点を含まない対角を構成する２つの前記中間座標点のうち、前記隣接第１制限三角形領域内の前記中間座標点が前記第３中間座標点であり、前記特定第２制限三角形領域内の前記中間座標点が前記第４中間座標点であってもよい。前記第３座標が、前記第３中間座標点の前記上側座標と前記下側座標のうちの前記禁止パラメータを含まない方の座標であってもよい。前記第４座標が、前記第３座標が前記上側座標であるときには前記第４中間座標点の前記下側座標であり、前記第３座標が前記下側座標であるときには前記第４中間座標点の前記上側座標であってもよい。
なお、指令値ベクトルが第２制限三角形領域に属するとは、指令値ベクトルの少なくとも一部が第２制限三角形領域内に位置していることを意味する。指令値ベクトルが第２制限三角形領域に属する場合には、指令値ベクトルの全体が第２制限三角形領域に含まれている場合と、指令値ベクトルが第２制限三角形領域を通過している場合とが含まれる。
この構成によれば、制限状態で上側座標の出力時間が長くなる場合には予備状態で下側座標の出力時間が長くなり、制限状態で下側座標の出力時間が長くなる場合には予備状態で上側座標の出力時間が長くなる。このため、制限状態から予備状態までの期間全体において、上側座標の出力時間と下側座標の出力時間がバランスし易い。これによって、中性点の電位の変動をさらに抑制できる。
本明細書が開示する一例のインバータでは、前記予備状態では、前記指令回路が、前記第３中間座標点と前記第４中間座標点を結ぶ線分を超えない前記指令値ベクトルを生成してもよい。
この構成によれば、制御回路が、指令値ベクトルの通りに電圧ベクトルを出力し易い。
本明細書が開示する一例のインバータでは、３つの前記スイッチング回路のそれぞれが、正極が前記高電位配線に接続されている第１スイッチング素子と、正極が前記第１スイッチング素子の負極に接続されており、負極が対応する前記出力配線に接続されている第２スイッチング素子と、正極が対応する前記出力配線に接続されている第３スイッチング素子と、正極が前記第３スイッチング素子の負極に接続されており、負極が前記低電位配線に接続されている第４スイッチング素子と、アノードが前記中性点に接続されており、カソードが前記第１スイッチング素子の前記負極に接続されている第１ダイオードと、アノードが前記第３スイッチング素子の前記負極に接続されており、カソードが前記中性点に接続されている第２ダイオード、を有していてもよい。前記短絡故障素子が前記第２スイッチング素子または前記第２ダイオードである場合には前記禁止電位が前記低電位であってもよい。前記短絡故障素子が前記第３スイッチング素子または前記第１ダイオードである場合には前記禁止電位が前記高電位であってもよい。
本明細書が開示する他の一例のインバータでは、３つの前記スイッチング回路のそれぞれが、前記高電位配線と対応する前記出力配線の間に接続されている第１スイッチング素子と、前記中性点と対応する前記出力配線の間に接続されている第２スイッチング素子と、前記中性点と対応する前記出力配線の間に前記第２スイッチング素子に対して直列に接続されている第３スイッチング素子と、対応する前記出力配線と前記低電位配線の間に接続されている第４スイッチング素子と、カソードが前記中性点側を向く向きで前記第２スイッチング素子に対して並列に接続されている第１中間ダイオードと、カソードが対応する前記出力配線側を向く向きで前記第３スイッチング素子に対して並列に接続されている第２中間ダイオード、を有していてもよい。前記短絡故障素子が前記第２スイッチング素子である場合には前記禁止電位が前記低電位であってもよい。前記短絡故障素子が前記第３スイッチング素子である場合には前記禁止電位が前記高電位であってもよい。
（インバータの構成）
図１は、実施例１のインバータ１０の回路図を示している。インバータ１０は、車両に搭載されている。また、車両には、バッテリ１８とモータ９０が搭載されている。モータ９０は、車両を走行させるためのモータである。モータ９０は、三相モータである。インバータ１０は、バッテリ１８とモータ９０に接続されている。インバータ１０は、バッテリ１８から供給される直流電力を三相交流電力に変換し、三相交流電力をモータ９０に供給する。これによって、モータ９０が駆動し、車両が走行する。
インバータ１０は、高電位配線１２、中性点１４、低電位配線１６、上側コンデンサ２０、及び、下側コンデンサ２２を有している。高電位配線１２は、バッテリ１８の正極に接続されている。低電位配線１６は、バッテリ１８の負極に接続されている。以下では、低電位配線１６の電位を基準電位（０Ｖ）とする。バッテリ１８によって、高電位配線１２と低電位配線１６の間に直流電圧が印加されている。したがって、高電位配線１２は、低電位配線１６の電位（０Ｖ）よりも高い電位ＶＨを有している。上側コンデンサ２０は、高電位配線１２と中性点１４の間に接続されている。下側コンデンサ２２は、中性点１４と低電位配線１６の間に接続されている。このため、中性点１４の電位ＶＭ（以下、中性点電位ＶＭという）は、低電位配線１６の電位（０Ｖ）よりも高く、高電位配線１２の電位ＶＨよりも低い。中性点電位ＶＭは、上側コンデンサ２０に蓄えられる電荷量と下側コンデンサ２２に蓄えられる電荷量に応じて変動する。上側コンデンサ２０が放電されるか、下側コンデンサ２２が充電されると、中性点電位ＶＭは上昇する。上側コンデンサ２０が充電されるか、下側コンデンサ２２が放電されると、中性点電位ＶＭは低下する。
インバータ１０は、Ｕ相スイッチング回路３０ｕ、Ｖ相スイッチング回路３０ｖ、及び、Ｗ相スイッチング回路３０ｗの３つのスイッチング回路３０を有している。スイッチング回路３０のそれぞれは、高電位配線１２と低電位配線１６と中性点１４の間に接続されている。スイッチング回路３０のぞれぞれは、第１スイッチング素子４１、第２スイッチング素子４２、第３スイッチング素子４３、第４スイッチング素子４４、第１ダイオード５１、第２ダイオード５２、及び、出力配線６０を有している。３つのスイッチング回路３０の構成は互いに等しいので、以下では１つのスイッチング回路３０の構成について説明する。
スイッチング素子４１～４４は、ＩＧＢＴ（insulated gate bipolar transistor）により構成されている。但し、スイッチング素子４１～４４は、他の素子（例えば、ＦＥＴ（field effect transistor））により構成されていてもよい。スイッチング素子４１～４４のそれぞれに対して、還流ダイオードが並列に接続されている。還流ダイオードのアノードが対応するスイッチング素子のエミッタに接続されており、還流ダイオードのカソードが対応するスイッチング素子のコレクタに接続されている。スイッチング素子４１～４４は、高電位配線１２と低電位配線１６の間に直列に接続されている。すなわち、第１スイッチング素子４１のコレクタは、高電位配線１２に接続されている。第２スイッチング素子４２のコレクタは、第１スイッチング素子４１のエミッタに接続されている。第３スイッチング素子４３のコレクタは、第２スイッチング素子４２のエミッタに接続されている。第４スイッチング素子４４のコレクタは、第３スイッチング素子４３のエミッタに接続されている。第４スイッチング素子４４のエミッタは、低電位配線１６に接続されている。第１ダイオード５１のアノードは、中性点１４に接続されている。第１ダイオード５１のカソードは、第１スイッチング素子４１のエミッタ、及び、第２スイッチング素子４２のコレクタに接続されている。第２ダイオード５２のアノードは、第３スイッチング素子４３のエミッタ、及び、第４スイッチング素子４４のコレクタに接続されている。第２ダイオード５２のカソードは、中性点１４に接続されている。出力配線６０の一端は、第２スイッチング素子４２のエミッタ、及び、第３スイッチング素子４３のコレクタに接続されている。出力配線６０の他端は、モータ９０に接続されている。
なお、以下では、Ｕ相スイッチング回路３０ｕの出力配線６０をＵ相出力配線６０ｕといい、Ｖ相スイッチング回路３０ｖの出力配線６０をＶ相出力配線６０ｖといい、Ｗ相スイッチング回路３０ｗの出力配線６０をＷ相出力配線６０ｗという。Ｕ相出力配線６０ｕ、Ｖ相出力配線６０ｖ、Ｗ相出力配線６０ｗのそれぞれは、モータ９０に接続されている。
インバータ１０は、制御回路７０と指令回路７２を有している。指令回路７２は、モータ９０の動作状態に応じて指令値を生成し、生成した指令値を制御回路７０に入力する。制御回路７０は、図示していないが、Ｕ相スイッチング回路３０ｕ、Ｖ相スイッチング回路３０ｖ、及び、Ｗ相スイッチング回路３０ｗのそれぞれが有するスイッチング素子４１～４４のゲートに接続されている。すなわち、制御回路７０は、図１に示す１２個のスイッチング素子のゲートに接続されている。制御回路７０は、指令回路７２から入力される指令値に基づいて、各スイッチング素子をオン－オフさせる。これによって、３つの出力配線６０の間に三相交流電流が生成される。三相交流電流がモータ９０に供給されることで、モータ９０が駆動し、車両が走行する。
（出力配線の電位）
次に、各出力配線６０に印加される電位について説明する。制御回路７０は、各スイッチング回路３０を、図２に示す第１状態、第２状態、第３状態のいずれかに制御する。
第１状態では、第１スイッチング素子４１がオン、第２スイッチング素子４２がオン、第３スイッチング素子４３がオフ、第４スイッチング素子４４がオフに制御される。第１状態では、出力配線６０が、第１スイッチング素子４１と第２スイッチング素子４２を介して高電位配線１２に接続される。したがって、第１状態では、出力配線６０の電位は、高電位配線１２と同じ電位ＶＨとなる。
第２状態では、第１スイッチング素子４１がオフ、第２スイッチング素子４２がオン、第３スイッチング素子４３がオン、第４スイッチング素子４４がオフに制御される。第２状態では、出力配線６０が、第２スイッチング素子４２と第１ダイオード５１を介して、または、第３スイッチング素子４３と第２ダイオード５２を介して中性点１４に接続される。したがって、第２状態では、出力配線６０の電位は、中性点電位ＶＭとなる。
第３状態では、第１スイッチング素子４１がオフ、第２スイッチング素子４２がオフ、第３スイッチング素子４３がオン、第４スイッチング素子４４がオンに制御される。第３状態では、出力配線６０が、第３スイッチング素子４３と第４スイッチング素子４４を介して低電位配線１６に接続される。したがって、第３状態では、出力配線６０の電位は、低電位配線１６と同じ０Ｖとなる。
各スイッチング回路３０の状態が第１状態、第２状態、第３状態の間で変化することで、各出力配線６０の電位が電位ＶＨ、中性点電位ＶＭ、０Ｖの間で変化する。制御回路７０は、各出力配線６０の電位を制御することによって、出力配線６０に三相交流電流を発生させる。
（電圧ベクトル）
図３は、出力配線６０のそれぞれに印加される電位を示す空間ベクトル座標系である。図３では、電圧ベクトルＡ１が例示されている。空間ベクトル座標系は、１９個の座標点を有している。各座標点は、３つのパラメータＶｕ、Ｖｖ、Ｖｗの組み合わせた座標（Ｖｕ、Ｖｖ、Ｖｗ）によって表される。パラメータＶｕは、Ｕ相出力配線６０ｕの電位示す値である。パラメータＶｖは、Ｖ相出力配線６０ｖの電位を示す値である。パラメータＶｗは、Ｗ相出力配線６０ｗの電位を示す値である。パラメータＶｕ、Ｖｖ、Ｖｗは、０から２の間の数値である。数値「０」は対応する出力配線６０に０Ｖが印加されることを示し、数値「１」は対応する出力配線６０に中性点電位ＶＭが印加されることを示し、数値「２」は対応する出力配線６０に電位ＶＨが印加されることを示す。例えば、（２，２，０）は、Ｕ相出力配線６０ｕに電位ＶＨが印加され、Ｖ相出力配線６０ｖに電位ＶＨが印加され、Ｗ相出力配線６０ｗに０Ｖが印加されることを意味する。
空間ベクトル座標系が有する１９個の座標点は、１個の原点Ｏと、１２個の最外周座標点と、６個の中間座標点Ｍ１～Ｍ６を有する。原点Ｏは、空間ベクトル座標系の中心に位置する座標点である。原点Ｏは、（０，０，０）、（１，１，１）、及び、（２，２，２）の３つの座標によって表される。すなわち、原点Ｏは、Ｕ相出力配線６０ｕ、Ｖ相出力配線６０ｖ、Ｗ相出力配線６０ｗを同電位にすることを意味する。最外周座標点は、空間ベクトル座標系の最外周に位置する座標点である。すなわち、最外周座標点は、空間ベクトル座標系の最外周を構成する六角形上に位置する座標点である。最外周座標点は、１つの座標によって表される。中間座標点Ｍ１～Ｍ６は、原点Ｏと最外周座標点との間に位置する座標点である。すなわち、中間座標点は、空間ベクトル座標系の最外周よりも内側の六角形上に位置する座標点である。中間座標点は、２つの座標によって表される。中間座標点は、パラメータＶｕ、Ｖｖ、Ｖｗの一部が２であるとともに残りが１である上側座標と、パラメータＶｕ、Ｖｖ、Ｖｗの一部が１であるとともに残りが０である下側座標によって表される。
空間ベクトル座標系の中に、上述した１９個の座標点のうちの３つの座標点を頂点とする三角形領域が複数個存在する。原点Ｏに隣接する位置に、６個の三角形領域Ｔ１～Ｔ６が存在する。以下では、原点Ｏに隣接する三角形領域Ｔ１～Ｔ６を、内側三角形領域という。内側三角形領域Ｔ１～Ｔ６は、中間座標点Ｍ１～Ｍ６のうちの２つと原点Ｏとを頂点とする。内側三角形領域Ｔ１～Ｔ６よりも外周側に、１８個の三角形領域が存在する。
（指令値ベクトル）
指令回路７２は、３つの出力配線６０に印加すべき電位の指令値を生成する。指令回路７２は、空間ベクトル座標系上の座標（Ｖｕ，Ｖｖ，Ｖｗ）によって表される電圧ベクトルによって指令値を生成する。以下では、指令回路７２が指令値として生成する電圧ベクトルを、指令値ベクトルという。指令回路７２は、モータ９０の回転速度、モータ９０に流れる電流、ドライバによるアクセルの操作量等に基づいて、指令値ベクトルを生成する。例えば、図３の電圧ベクトルＡ１を指令値ベクトルとして出力することができる。なお、以下では、図３に示すように、電圧ベクトルの角度を、Ｖｕ軸に対する角度θにより示す。指令回路７２は、指令値ベクトルの角度θが徐々に増加するように、指令値ベクトルを順次生成する。すなわち、指令回路７２は、図３の矢印１０２に示すように指令値ベクトルが回転するように指令値ベクトルを順次生成する。指令値ベクトルは、制御回路７０に入力される。なお、後に詳述するが、指令回路７２は、指令値ベクトルを修正する場合がある。以下では、修正前の指令値ベクトルを一次指令値ベクトルといい、修正後の指令値ベクトルを二次指令値ベクトルという。
（正常動作）
制御回路７０は、指令値ベクトルに基づいてインバータ１０を制御する。短絡故障素子が存在しない場合には、制御回路７０は、正常動作を実行する。正常動作では、制御回路７０は、一次指令値ベクトルに従ってインバータ１０を制御する。例えば、一次指令値ベクトルのパラメータＶｕが「０」の場合には、制御回路７０は、Ｕ相スイッチング回路３０ｕを第３状態に制御してＵ相出力配線６０ｕに０Ｖを印加する。一次指令値ベクトルのパラメータＶｕが「１」の場合には、制御回路７０は、Ｕ相スイッチング回路３０ｕを第２状態に制御してＵ相出力配線６０ｕに中性点電位ＶＭを印加する。一次指令値ベクトルのパラメータＶｕが「２」の場合には、制御回路７０は、Ｕ相スイッチング回路３０ｕを第１状態に制御してＵ相出力配線６０ｕに電位ＶＨを印加する。一次指令値ベクトルのパラメータＶｖが「０」の場合には、制御回路７０は、Ｖ相スイッチング回路３０ｖを第３状態に制御してＶ相出力配線６０ｖに０Ｖを印加する。一次指令値ベクトルのパラメータＶｖが「１」の場合には、制御回路７０は、Ｖ相スイッチング回路３０ｖを第２状態に制御してＶ相出力配線６０ｖに中性点電位ＶＭを印加する。一次指令値ベクトルのパラメータＶｖが「２」の場合には、制御回路７０は、Ｖ相スイッチング回路３０ｖを第１状態に制御してＶ相出力配線６０ｖに電位ＶＨを印加する。一次指令値ベクトルのパラメータＶｗが「０」の場合には、制御回路７０は、Ｗ相スイッチング回路３０ｗを第３状態に制御してＷ相出力配線６０ｗに０Ｖを印加する。一次指令値ベクトルのパラメータＶｗが「１」の場合には、制御回路７０は、Ｗ相スイッチング回路３０ｗを第２状態に制御してＷ相出力配線６０ｗに中性点電位ＶＭを印加する。一次指令値ベクトルのパラメータＶｗが「２」の場合には、制御回路７０は、Ｗ相スイッチング回路３０ｗを第１状態に制御してＷ相出力配線６０ｗに電位ＶＨを印加する。
また、電圧ベクトルの各パラメータが、小数により表される場合がある。例えば、図３の電圧ベクトルＡ１の座標は、（０．７５，０．５，０）である。このようにパラメータが小数により表される電圧ベクトルが指令値ベクトルである場合には、制御回路７０は、指令値ベクトルの座標（すなわち、指令値ベクトルの先端）を含む三角形領域の各頂点の座標を時間的にずらして出力することで、指令値ベクトルに相当する電圧ベクトルを出力する。例えば、指令回路７２が指令値ベクトルとして電圧ベクトルＡ１を生成した場合には、制御回路７０は、電圧ベクトルＡ１の座標が含まれる三角形領域Ｔ１の３つの頂点（すなわち、中間座標点Ｍ１、Ｍ２及び原点Ｏの座標）を時間的にずらして出力する。これによって、（０．７５，０．５，０）を出力する。なお、中間座標点Ｍ１の座標としては、（２，１，１）と（１，０，０）のいずれが出力されてもよい。また、中間座標点Ｍ２の座標としては、（２，２，１）と（１，１，０）のいずれが出力されてもよい。また、原点の座標としては、（０，０，０）と（１，１，１）と（２，２，２）のいずれが出力されてもよい。（０．７５，０．５，０）を出力する場合、各座標点の座標が出力される時比率は、下記数式１の通りである。
Figure 0007476834000001
 なお、上記数式１において、Ｔ１は中間座標点Ｍ１が出力される時比率であり、Ｔ２は中間座標点Ｍ２が出力される時比率であり、Ｔ３は原点Ｏが出力される時比率である。また、上記数式１において、θは二次指令値ベクトルのＶｕ軸に対する角度であり、Ｖｍａｇは二次指令値ベクトルの長さを電圧に換算した値であり、ＶＨは高電位配線１２の電位である。
上述したように、指令回路７２は、矢印１０２に示すように一次指令値ベクトルが回転するように一次指令値ベクトルを順次生成して制御回路７０に入力する。制御回路７０は、入力された一次指令値ベクトルの通りに電圧ベクトルを出力する。したがって、出力される電圧ベクトルが、矢印１０２のように回転する。これによって、３つの出力配線６０の間に三相交流電流が生成される。図４は、３つの出力配線６０ｕ、６０ｖ、６０ｗに流れる電流Ｉｕ、Ｉｖ、Ｉｗと、出力される電圧ベクトルの角度θの関係を示している。図４に示すように、電圧ベクトルの角度θの位相は、電流Ｉｕの位相に対して約９０°ずれる。但し、回路の寄生抵抗の影響によって、角度θと電流Ｉｕの位相差が図４からさらに変化する場合がある。また、三相交流電流の周波数を変更する場合には、角度θと電流Ｉｕの位相差が変化する場合がある。図４のように出力配線６０ｕ、６０ｖ、６０ｗに三相交流電流が流れることで、モータ９０の内部に生じる磁界が回転する。その結果、モータ９０のロータが回転する。
（中性点電位ＶＭの変動）
次に、中性点電位ＶＭの変動について説明する。図３に示す各座標のうち、パラメータとして数値「１」を含まない座標を出力する場合には、３つの出力配線６０のいずれにも中性点電位ＶＭが印加されない。この場合、中性点電位ＶＭの変動は生じない。例えば、（０，０，２）が出力される場合には、図５のように、出力配線６０ｕ、６０ｖが低電位配線１６に接続され、出力配線６０ｗが高電位配線１２に接続される。なお、モータ９０の動作状態によって、モータ９０に印加される電圧と同じ方向（以下、順方向という）に電流が流れる場合と、モータ９０に印加される電圧と逆の方向（以下、逆方向という）に電流が流れる場合とがある。順方向に電流が流れる場合には、図５の矢印２００に示すように、高電位配線１２から出力配線６０ｗを介してモータ９０に電流が流れる。モータ９０に流入した電流は、出力配線６０ｕ、６０ｖを介して低電位配線１６へ流れる。また、逆方向に電流が流れる場合には、矢印２００の逆向きに電流が流れる。これらのいずれの場合でも、中性点１４に対する電荷の流入、及び、中性点１４からの電荷の流出は生じない。したがって、この場合には、中性点電位ＶＭの変動は生じない。（２，０，０）、（２，２，０）、（０，２，０）、（０，２，２）、（２，０，２）が出力される場合も、同様にして、中性点電位ＶＭの変動は生じない。
図３に示す座標のうち、パラメータとして数値「１」を含む座標を出力する場合には、３つの出力配線６０の少なくとも１つに中性点１４が接続されるので、中性点電位ＶＭの変動が生じる。
例えば、（１，１，２）が出力される場合には、図６のように、出力配線６０ｕ、６０ｖが中性点１４に接続され、出力配線６０ｗが高電位配線１２に接続される。順方向に電流が流れる場合には、図６の矢印２０２に示すように、高電位配線１２から出力配線６０ｗを介してモータ９０に電流が流れる。モータ９０に流入した電流は、出力配線６０ｕ、６０ｖを介して中性点１４へ流れる。この場合、上側コンデンサ２０が放電されるので、中性点電位ＶＭが上昇する。また、逆方向に電流が流れる場合には、図７の矢印２０４に示すように、中性点１４から出力配線６０ｕ、６０ｖを介してモータ９０に電流が流れる。モータ９０に流入した電流は、出力配線６０ｗを介して高電位配線１２へ流れる。この場合、上側コンデンサ２０が充電されるので、中性点電位ＶＭが低下する。このように、（１，１，２）が出力される場合には、電流が順方向の場合に中性点電位ＶＭが上昇し、電流が逆方向の場合に中性点電位ＶＭが低下する。（２，１，１）、（２，２，１）、（１，２，１）、（１，２，２）、（２，１，２）が出力される場合も、同様にして、電流が順方向の場合に中性点電位ＶＭが上昇し、電流が逆方向の場合に中性点電位ＶＭが低下する。
また、例えば、（０，０，１）が出力される場合には、図８のように、出力配線６０ｕ、６０ｖが低電位配線１６に接続され、出力配線６０ｗが中性点１４に接続される。順方向に電流が流れる場合には、図８の矢印２０６に示すように、中性点１４から出力配線６０ｗを介してモータ９０に電流が流れる。モータ９０に流入した電流は、出力配線６０ｕ、６０ｖを介して低電位配線１６へ流れる。この場合、下側コンデンサ２２が放電されるので、中性点電位ＶＭが低下する。また、逆方向に電流が流れる場合には、図９の矢印２０８に示すように、低電位配線１６から出力配線６０ｕ、６０ｖを介してモータ９０に電流が流れる。モータ９０に流入した電流は、出力配線６０ｗを介して中性点１４へ流れる。この場合、下側コンデンサ２２が充電されるので、中性点電位ＶＭが上昇する。このように、（０，０，１）が出力される場合には、電流が順方向の場合に中性点電位ＶＭが低下し、電流が逆方向の場合に中性点電位ＶＭが上昇する。（１，０，０）、（１，１，０）、（０，１，０）、（０，１，１）、（１，０，１）が出力される場合も、同様にして、電流が順方向の場合に中性点電位ＶＭが低下し、電流が逆方向の場合に中性点電位ＶＭが上昇する。
また、図３に示す座標のうち、（２，１，０）、（１，２，０）、（０，２，１）、（０，１，２）、（１，０，２）、（２，０，１）が出力される場合でも、中性点１４に対する電荷の流入または流出が生じるので、中性点電位ＶＭの変動が生じる。
正常動作では、指令回路７２と制御回路７０は、中性点電位ＶＭに応じて出力する電圧ベクトルを変更する。例えば、中性点電位ＶＭが制御目標値よりも低い場合には、中性点電位ＶＭを上昇させる電圧ベクトルを優先的に出力する。また、例えば、中性点電位ＶＭが制御目標値よりも高い場合には、中性点電位ＶＭを低下させる電圧ベクトルを優先的に出力する。したがって、中性点電位ＶＭを目標値に近い値に制御しながら、モータ９０に三相交流電流を供給することができる。
（短絡素子判定動作）
制御回路７０は、車両が走行していないときに、定期的に短絡素子判定動作を実行する。短絡素子判定動作では、スイッチング回路３０ｕ、３０ｖ、３０ｗのそれぞれについて、スイッチング素子４１～４４及びダイオード５１～５２が短絡故障しているか否かを判定する。なお、スイッチング素子の短絡故障は、ゲートの電位にかかわらずスイッチング素子がオンしている故障モードを意味する。また、ダイオードの短絡故障は、ダイオードにいずれの方向にも電流が流れる故障モードを意味する。制御回路７０は、３つのスイッチング回路３０ｕ、３０ｖ、３０ｗのいずれかを選択し、選択したスイッチング回路３０に対して短絡素子判定動作を実行する。短絡素子判定動作では、制御回路７０は、各スイッチング素子を種々の組み合わせでオンし、そのときに流れる電流を測定する。これによって、制御回路７０は、短絡故障素子の有無を判定するとともに、短絡故障素子がある場合にはスイッチング素子４１～４４、ダイオード５１～５２の何れが短絡故障素子であるかを判定する。
（Ａ．非常動作）
次に、非常動作について説明する。指令回路７２と制御回路７０は、短絡故障素子が存在する状態でモータ９０を駆動する必要があるときには、非常動作を実行する。なお、以下では、短絡故障素子を有するスイッチング回路３０を、制限スイッチング回路３０ｘという。また、制限スイッチング回路３０ｘの出力配線６０を、制限出力配線６０ｘという。また、制限スイッチング回路３０ｘ以外のスイッチング回路３０を、正常スイッチング回路３０ｙという。また、正常スイッチング回路３０ｙの出力配線６０を、正常出力配線６０ｙという。非常動作は、制限スイッチング回路３０ｘが１つであり、短絡故障素子が１つの場合に実行される。非常動作では、制限出力配線６０ｘに禁止電位が印加されないように、制限スイッチング回路３０ｘが制御される。最初に、禁止電位について説明する。
（Ａ－１．禁止電位）
禁止電位は、制限スイッチング回路３０ｘ内で線間短絡が生じるため、制限出力配線６０ｘに印加できない電圧を意味する。図１０は、短絡故障素子と禁止電位の関係を示している。制限スイッチング回路３０ｘ内の短絡故障素子の種類によって、禁止電位が異なる。
図１２の矢印３０４で示されるように、第１スイッチング素子４１が短絡故障している場合には、第２状態において高電位配線１２と中性点１４の間で線間短絡が生じる。したがって、第１スイッチング素子４１が短絡故障している場合には、制限スイッチング回路３０ｘを第２状態とすることができず、制限出力配線６０ｘに中性点電位ＶＭを印加することができない。したがって、図１０に示すように、第１スイッチング素子４１が短絡故障している場合には、禁止電位は中性点電位ＶＭとなる。
図１３の矢印３１０で示されるように、第２スイッチング素子４２が短絡故障している場合には、第３状態において中性点１４と低電位配線１６の間で線間短絡が生じる。したがって、第２スイッチング素子４２が短絡故障している場合には、制限スイッチング回路３０ｘを第３状態とすることができず、制限出力配線６０ｘに０Ｖを印加することができない。したがって、図１０に示すように、第２スイッチング素子４２が短絡故障している場合には、禁止電位は０Ｖとなる。
図１１の矢印３０２で示されるように、第３スイッチング素子４３が短絡故障している場合には、第１状態において高電位配線１２と中性点１４の間で線間短絡が生じる。したがって、第３スイッチング素子４３が短絡故障している場合には、制限スイッチング回路３０ｘを第１状態とすることができず、制限出力配線６０ｘに電位ＶＨを印加することができない。したがって、図１０に示すように、第３スイッチング素子４３が短絡故障している場合には、禁止電位は電位ＶＨとなる。
図１２の矢印３０６で示されるように、第４スイッチング素子４４が短絡故障している場合には、第２状態において中性点１４と低電位配線１６の間で線間短絡が生じる。したがって、第４スイッチング素子４４が短絡故障している場合には、制限スイッチング回路３０ｘを第２状態とすることができず、制限出力配線６０ｘに中性点電位ＶＭを印加することができない。したがって、図１０に示すように、第４スイッチング素子４４が短絡故障している場合には、禁止電位は中性点電位ＶＭとなる。
図１１の矢印３００で示されるように、第１ダイオード５１が短絡故障している場合には、第１状態において高電位配線１２と中性点１４の間で線間短絡が生じる。したがって、第１ダイオード５１が短絡故障している場合には、制限スイッチング回路３０ｘを第１状態とすることができず、制限出力配線６０ｘに電位ＶＨを印加することができない。したがって、図１０に示すように、第１ダイオード５１が短絡故障している場合には、禁止電位は電位ＶＨとなる。
図１３の矢印３０８で示されるように、第２ダイオード５２が短絡故障している場合には、第３状態において中性点１４と低電位配線１６の間で線間短絡が生じる。したがって、第２ダイオード５２が短絡故障している場合には、制限スイッチング回路３０ｘを第３状態とすることができず、制限出力配線６０ｘに０Ｖを印加することができない。したがって、図１０に示すように、第２ダイオード５２が短絡故障している場合には、禁止電位は０Ｖとなる。
以上に説明したように、短絡故障素子に応じて、制限出力配線６０ｘに印加することができない禁止電位が変化する。上述したように、非常動作では、禁止電位によって制御方法が変化する。
（Ａ－２．禁止電位が中性点電位ＶＭの場合の非常動作）
禁止電位が中性点電位ＶＭである場合（すなわち、短絡故障素子が第１スイッチング素子４１または第４スイッチング素子４４である場合）には、制御回路７０は、出力配線６０ｕ、６０ｖ、６０ｗに出力する電位を、高電位ＶＨと０Ｖの２レベルで制御する。この動作では、３つの出力配線６０のいずれにも中性点電位ＶＭが印加されないので、中性点電位ＶＭの影響を受けることなく、継続的にモータ９０に三相交流電流を供給することができる。したがって、車両を継続的に走行させることができる。
（Ａ－３．禁止電位が０Ｖまたは高電位ＶＨの場合の非常動作）
禁止電位が０Ｖまたは高電位ＶＨである場合には、指令回路７２は、正常動作と同様にして一次指令値ベクトルを生成し、その後、一次指令値ベクトルを修正した二次指令値ベクトルを生成する。
上述したように、原点Ｏに隣接する位置に、６個の内側三角形領域Ｔ１～Ｔ６が存在する。非常動作では、指令回路７２は、６個の内側三角形領域Ｔ１～Ｔ６を第１制限三角形領域、第２制限三角形領域、正常三角形領域に分類し、一次指令値ベクトルが第１制限三角形領域、第２制限三角形領域、正常三角形領域のいずれに属するかを判定する。指令回路７２は、判定結果に応じて二次指令値ベクトルを生成する。したがって、以下に、第１制限三角形領域、第２制限三角形領域、正常三角形領域について説明する。上述したように、非常動作では、制限出力配線６０ｘに禁止電位を印加できないため、一部の座標を出力することができない。すなわち、制限出力配線６０ｘに禁止電位を印加することを示すパラメータ（以下、禁止パラメータという）を含む座標は、出力することができない。以下では、禁止パラメータを含む座標を禁止座標といい、禁止パラメータを含まない座標を正常座標という。図１４は、制限出力配線６０ｘが出力配線６０ｗであり、禁止電位が０Ｖである場合を例示している。図１４を含む各空間ベクトル図では、禁止座標に取消線が付されている。図１４では、禁止パラメータはＶｗ＝０であるので、（２，０，０）、（２，１，０）、（２，２，０）、（１，２，０）、（０，２，０）、（１，０，０）、（１，１，０）、（０，１，０）、（０，０，０）が禁止座標であり、その他の座標は正常座標である。上述したように、中間座標点Ｍ１～Ｍ６は、上側座標と下側座標の２つの座標を有する。短絡故障素子が１つの場合には、３つの中間座標点で上側座標と下側座標の一方が禁止座標となる。以下では、上側座標と下側座標の一方が禁止座標である中間座標点を制限中間座標点といい、上側座標と下側座標の両方が正常座標である中間座標点を正常中間座標点という。例えば、図１４の場合には、中間座標点Ｍ１～Ｍ３では、下側座標（すなわち、（１，０，０）、（１，１，０）、（０，１，０））が禁止座標であり、上側座標（すなわち、（２，１，１）、（２，２，１）、（１，２，１））が正常座標ある。したがって、図１４の場合には、中間座標点Ｍ１～Ｍ３は、制限中間座標点である。また、図１４の場合には、中間座標点Ｍ４～Ｍ６は、正常中間座標点である。第１制限三角形領域は、内側三角形領域Ｔ１～Ｔ６のうち、原点Ｏ以外の頂点を構成する２つの中間座標点の両方が制限中間座標点である内側三角形領域である。例えば、図１４では、内側三角形領域Ｔ１、Ｔ２が第１制限三角形領域である。第２制限三角形領域は、内側三角形領域Ｔ１～Ｔ６のうち、原点Ｏ以外の頂点を構成する中間座標点の一方が制限中間座標点であるとともに他方が正常中間座標点である内側三角形領域である。例えば、図１４では、内側三角形領域Ｔ３、Ｔ６が第２制限三角形領域である。正常制限三角形領域は、内側三角形領域Ｔ１～Ｔ６のうち、原点Ｏ以外の頂点を構成する２つの中間座標点の両方が正常中間座標点である内側三角形領域である。例えば、図１４では、内側三角形領域Ｔ４、Ｔ５が正常三角形領域である。２つの第１制限三角形領域は互いに隣接し、２つの正常三角形領域は互いに隣接する。２つの第２制限三角形領域は、原点Ｏを挟んで反対側に配置される。各第２制限三角形領域は、第１制限三角形領域と正常三角形領域の間に配置される。
指令回路７２は、一次指令値ベクトルが属する内側三角形領域が、内側三角形領域Ｔ１～Ｔ６のいずれであるかを判定する。なお、一次指令値ベクトルが属する内側三角形領域とは、内側三角形領域Ｔ１～Ｔ６のうちの一次指令値ベクトルの少なくとも一部が含まれている内側三角形領域を意味する。言い換えると、一次指令値ベクトルが属する内側三角形領域とは、一次指令値ベクトルの基端部が含まれている内側三角形領域を意味する。例えば、図１４に示す一次指令値ベクトルＢ１は、内側三角形領域Ｔ５に属している。また、例えば、図１５に示す一次指令値ベクトルＢ２は、内側三角形領域Ｔ１に属している。指令回路７２は、一次指令値ベクトルが属する内側三角形領域が、第１制限三角形領域、第２制限三角形領域、正常三角形領域のいずれであるかを判定する。その判定結果に応じて、指令回路７２と制御回路７０が、以下のように動作する。
（Ａ－３－１．一次指令値ベクトルが正常三角形領域に属している場合）
一次指令値ベクトルが正常三角形領域に属している場合には、指令回路７２は、一次指令値ベクトルをそのまま制御回路７０に入力する。例えば、図１４では、一次指令値ベクトルＢ１が、正常三角形領域である内側三角形領域Ｔ５に属している。この場合、制御回路７０は、正常動作と同様に、一次指令値ベクトルに従って電圧ベクトルを出力する。正常三角形領域の角度範囲内には禁止座標が存在しないので、一次指令値ベクトルが正常三角形領域に属している場合には、正常動作と同様にして電圧ベクトルを出力しても問題は生じない。例えば、制御回路７０は、中性点電位ＶＭを検出し、中性点電位ＶＭに応じて上側座標と下側座標のいずれかを選択して出力してもよい。すなわち、中性点電位ＶＭが目標値（例えば、ＶＨ／２）よりも高い場合には、上側座標と下側座標のうちから中性点電位ＶＭを低下させる座標を選択して出力してもよい。また、中性点電位ＶＭが目標値（例えば、ＶＨ／２）よりも低い場合には、上側座標と下側座標のうちから中性点電位ＶＭを上昇させる座標を選択して出力してもよい。
（Ａ－３－２．一次指令値ベクトルが第１制限三角形領域に属している場合）
一次指令値ベクトルが第１制限三角形領域に属している場合には、指令回路７２は、一次指令値ベクトルが属している第１制限三角形領域（以下、特定第１制限三角形領域という）に隣接する第２制限三角形領域を特定する。以下では、特定第１制限三角形領域に隣接する第２制限三角形領域を、隣接第２制限三角形領域という。例えば、図１５では、一次指令値ベクトルＢ２が内側三角形領域Ｔ１（すなわち、第１制限三角形領域）に属している。したがって、特定第１制限三角形領域は内側三角形領域Ｔ１である。この場合、指令回路７２は、内側三角形領域Ｔ１に隣接する第２制限三角形領域である内側三角形領域Ｔ６を、隣接第２制限三角形領域として特定する。次に、指令回路７２は、特定第１制限三角形領域と隣接第２制限三角形領域とによって構成される四角形のうちの原点Ｏを含まない対角を構成する２つの中間座標点を特定する。以下では、特定された２つの中間座標点（すなわち、原点Ｏを含まない対角を構成する２つの中間座標点）のうち、特定第１制限三角形領域内の中間座標点を第１中間座標点といい、隣接第２制限三角形領域内の中間座標点を第２中間座標点という。第１中間座標点は制限中間座標点であり、第２中間座標点は正常中間座標点である。例えば、図１５では、２つの内側三角形領域Ｔ１、Ｔ６によって構成される四角形の原点Ｏを含まない対角を構成する２つの中間座標点は、中間座標点Ｍ２と中間座標点Ｍ６である。中間座標点Ｍ２は、特定第１制限三角形領域（すなわち、内側三角形領域Ｔ１）の頂点を構成する座標点であるので、第１中間座標点である。中間座標点Ｍ６は、隣接第２制限三角形領域（すなわち、内側三角形領域Ｔ６）の頂点を構成する座標点であるので、第２中間座標点である。中間座標点Ｍ２（すなわち、第１中間座標点）は制限中間座標点であり、中間座標点Ｍ６（すなわち、第２中間座標点）は正常中間座標点である。次に、指令回路７２は、第１中間座標点と第２中間座標点を接続した線分（以下、線分Ｌ１という）を算出する。例えば、図１５では、中間座標点Ｍ２（すなわち、第１中間座標点）と中間座標点Ｍ６（すなわち、第２中間座標点）を接続した線分Ｌ１を算出する。次に、指令回路７２は、一次指令値ベクトルが、線分Ｌ１を超えているか否かを判定する。一次指令値ベクトルが線分Ｌ１を超えている場合には、指令回路７２は、一次指令値ベクトルと角度θが等しく、線分Ｌ１を超えない長さを有する電圧ベクトルを二次指令値ベクトルとして算出する。すなわち、指令回路７２は、一次指令値ベクトルを短縮することで二次指令値ベクトルを算出する。例えば、図１５では、一次指令値ベクトルＢ２が線分Ｌ１を超えている（すなわち、線分Ｌ１よりも外周側まで伸びている）。このため、指令回路７２は、一次指令値ベクトルＢ２と角度θが等しく、線分Ｌ１を超えない二次指令値ベクトルＣ２を算出する。また、一次指令値ベクトルが線分Ｌ１を超えていない場合には、指令回路７２は、一次指令値ベクトルをそのまま二次指令値ベクトルとする。生成された二次指令値ベクトルは、制御回路７０に入力される。
制御回路７０は、二次指令値ベクトルに従って電圧ベクトルを出力する。ここでは、制御回路７０は、第１中間座標点の座標と第２中間座標点の座標と原点Ｏの座標を時間的にずらして出力することで、二次指令値ベクトルと略一致する電圧ベクトルを出力する。第１中間座標点は制限中間座標点であるので、第１中間座標点を示す上側座標と下側座標の一方は禁止座標である。したがって、制御回路７０は、上側座標と下側座標のうちの正常座標である一方を第１中間座標点の座標として出力する。また、第２中間座標点は正常中間座標点であるので、第２中間座標点を示す上側座標と下側座標の両方が正常座標である。制御回路７０は、第２中間座標点の座標として、第１中間座標点として出力される座標とは反対側の座標を出力する。すなわち、制御回路７０は、第１中間座標点として上側座標を出力するときは、第２中間座標点として下側座標を出力する。また、制御回路７０は、第１中間座標点として下側座標を出力するときは、第２中間座標点として上側座標を出力する。また、制御回路７０は、原点Ｏの座標として、禁止座標ではないいずれかの座標を出力する。例えば、図１５の二次指令値ベクトルＣ２を出力する場合には、第１中間座標点として（２，２，１）が出力され、第２中間座標点として（１，０，１）が出力され、原点Ｏとして（２，２，２）または（１，１，１）が出力される。この場合、各座標点の座標が出力される時比率は、下記数式２の通りである。
Figure 0007476834000002
なお、上記数式２において、Ｔａは第１中間座標点が出力される時比率であり、Ｔｂは第２中間座標点が出力される時比率であり、Ｔｃは原点Ｏが出力される時比率である。また、上記数式２において、ωは二次指令値ベクトルの（２，０，２）の方向に対する角度であり、Ｖｍａｇは二次指令値ベクトルの長さを電圧に換算した値であり、ＶＨは高電位配線１２の電位である。
以上に説明したように、インバータ１０は、第１制限三角形領域に属する電圧ベクトルを出力するときに、特定第１制限三角形領域と隣接第２制限三角形領域とによって構成される四角形を特定し、その四角形の原点Ｏを含まない対角を構成する第１中間座標点と第２中間座標点を特定する。そして、第１中間座標点、第２中間座標点、原点Ｏを時間的にずらして出力することで、第１制限三角形領域に属する電圧ベクトルを出力する。この方法によれば、第２中間座標点が正常中間座標点であるので、第２中間座標点として第１中間座標点とは反対側の座標を選択することができる。したがって、第１中間座標点として上側座標を出力する場合には第２中間座標点として下側座標を出力することができ、第１中間座標点として下側座標を出力する場合には第２中間座標点として上側座標を出力することができる。これによって、上側座標または下側座標が連続して出力されることを防止することができる。このため、実施例１のインバータ１０によれば、非常動作において中性点電位ＶＭの変動を抑制できる。
より具体的に説明すると、正常動作では、図１５の指令値ベクトルＣ２のように内側三角形領域Ｔ１内の座標を有する電圧ベクトルを出力する場合には、内側三角形領域Ｔ１の３つの頂点を構成する３つの座標点（すなわち、中間座標点Ｍ１、中間座標点Ｍ２、及び、原点Ｏ）を時間的にずらして出力する。非常動作において正常動作と同様の制御を実施すると、中性点電位ＶＭの変動が生じる。すなわち、図１５のように中間座標点Ｍ１、Ｍ２の下側座標が禁止座標である場合、中間座標点Ｍ１、Ｍ２として上側座標しか出力することができない。上述したように、上側座標を出力すると、中性点電位ＶＭが上昇または低下する。このため、中間座標点Ｍ１の上側座標、中間座標点Ｍ２の上側座標、及び、原点Ｏの座標を時間的にずらして出力すると、上側座標が偏って出力され、中性点電位ＶＭが大きく変動する。例えば、上側座標を出力すると中性点電位ＶＭが上昇する動作タイミングでは、上側座標が偏って出力されると、中性点電位ＶＭが大きく上昇する。また、例えば、上側座標を出力すると中性点電位ＶＭが低下する動作タイミングでは、上側座標が偏って出力されると、中性点電位ＶＭが大きく低下する。これに対し、上述した実施形態の制御方法では、中間座標点Ｍ１の代わりに正常中間座標点である中間座標点Ｍ６を選択し、中間座標点Ｍ６の座標として下側座標を出力する。すなわち、中間座標点Ｍ１の上側座標、中間座標点Ｍ６の下側座標、及び、原点Ｏの座標を時間的にずらして出力する。このため、上側座標が偏って出力されることが無い。したがって、中性点電位ＶＭの変動を抑制することができる。
また、制御回路７０が第１中間座標点、第２中間座標点、及び、原点Ｏを時間的にずらして出力する場合、線分Ｌ１を超える電圧ベクトルを出力することができない。このインバータ１０では、一次指令値ベクトルが線分Ｌ１を超えている場合に、指令回路７２が、線分Ｌ１を超えない二次指令値ベクトルを算出する。したがって、制御回路７０が二次指令値ベクトルに従って電圧ベクトルを出力することで、適切な角度の電圧ベクトルを出力することができる。
なお、図１６は内側三角形領域Ｔ２（すなわち、第１制限三角形領域）に属している一次指令値ベクトルＢ３を例示している。この場合、特定第１制限三角形領域は内側三角形領域Ｔ２であり、隣接第２制限三角形領域は内側三角形領域Ｔ３であり、第１中間座標点は中間座標点Ｍ２であり、第２中間座標点は中間座標点Ｍ４である。指令回路７２は、二次指令値ベクトルＣ３を生成する。制御回路７０は、中間座標点Ｍ２の上側座標と、中間座標点Ｍ４の下側座標と、原点Ｏの座標を時間的にずらして出力する。図１６でも、図１５と同様に、中性点電位ＶＭの変動が抑制される。
（Ａ－３－３．一次指令値ベクトルが第２制限三角形領域に属している場合）
一次指令値ベクトルが第２制限三角形領域に属している場合には、指令回路７２は、一次指令値ベクトルが属している第２制限三角形領域（以下、特定第２制限三角形領域という）に隣接する第１制限三角形領域を特定する。以下では、特定第２制限三角形領域に隣接する第１制限三角形領域を、隣接第１制限三角形領域という。例えば、図１７では、一次指令値ベクトルＢ４が内側三角形領域Ｔ６（すなわち、第２制限三角形領域）に属している。したがって、特定第２制限三角形領域は内側三角形領域Ｔ６である。この場合、指令回路７２は、内側三角形領域Ｔ６に隣接する第１制限三角形領域である内側三角形領域Ｔ１を、隣接第１制限三角形領域として特定する。次に、指令回路７２は、特定第２制限三角形領域と隣接第１制限三角形領域とによって構成される四角形のうちの原点Ｏを含まない対角を構成する２つの中間座標点を特定する。以下では、特定された２つの中間座標点（すなわち、原点Ｏを含まない対角を構成する２つの中間座標点）のうち、隣接第１制限三角形領域内の中間座標点を第３中間座標点といい、特定第２制限三角形領域内の中間座標点を第４中間座標点という。第３中間座標点は制限中間座標点であり、第４中間座標点は正常中間座標点である。例えば、図１７では、２つの内側三角形領域Ｔ１、Ｔ６によって構成される四角形の原点Ｏを含まない対角を構成する２つの中間座標点は、中間座標点Ｍ２と中間座標点Ｍ６である。中間座標点Ｍ２は、隣接第１制限三角形領域（すなわち、内側三角形領域Ｔ１）の頂点を構成する座標点であるので、第３中間座標点である。中間座標点Ｍ６は、特定第２制限三角形領域（すなわち、内側三角形領域Ｔ６）の頂点を構成する座標点であるので、第４中間座標点である。中間座標点Ｍ２（すなわち、第３中間座標点）は制限中間座標点である。中間座標点Ｍ６（すなわち、第４中間座標点）は正常中間座標点である。次に、指令回路７２は、第３中間座標点と第４中間座標点を接続した線分（以下、線分Ｌ２という）を算出する。例えば、図１７では、中間座標点Ｍ２（すなわち、第３中間座標点）と中間座標点Ｍ６（すなわち、第４中間座標点）とを接続した線分Ｌ２を算出する。次に、指令回路７２は、一次指令値ベクトルが、線分Ｌ２を超えているか否かを判定する。一次指令値ベクトルが線分Ｌ２を超えている場合には、指令回路７２は、一次指令値ベクトルと角度θが等しく、線分Ｌ２を超えない長さを有する電圧ベクトルを二次指令値ベクトルとして算出する。すなわち、指令回路７２は、一次指令値ベクトルを短縮することで二次指令値ベクトルを算出する。例えば、図１７では、一次指令値ベクトルＢ４が線分Ｌ２を超えている（すなわち、線分Ｌ２よりも外周側まで伸びている）。このため、指令回路７２は、一次指令値ベクトルＢ４と角度θが等しく、線分Ｌ２を超えない二次指令値ベクトルＣ４を算出する。また、一次指令値ベクトルが線分Ｌ２を超えていない場合には、指令回路７２は、一次指令値ベクトルをそのまま二次指令値ベクトルとする。生成された二次指令値ベクトルは、制御回路７０に入力される。
制御回路７０は、二次指令値ベクトルに従って電圧ベクトルを出力する。ここでは、制御回路７０は、第３中間座標点の座標と第４中間座標点の座標と原点Ｏの座標を時間的にずらして出力することで、二次指令値ベクトルと略一致する電圧ベクトルを出力する。第３中間座標点は制限中間座標点であるので、第３中間座標点を示す上側座標と下側座標の一方は禁止座標である。したがって、制御回路７０は、上側座標と下側座標のうちの正常座標である一方を第３中間座標点の座標として出力する。また、第４中間座標点は正常中間座標点であるので、第４中間座標点を示す上側座標と下側座標の両方が正常座標である。制御回路７０は、第４中間座標点の座標として、第３中間座標点として出力される座標とは反対側の座標を出力する。すなわち、制御回路７０は、第３中間座標点として上側座標を出力するときは、第４中間座標点として下側座標を出力する。また、制御回路７０は、第３中間座標点として下側座標を出力するときは、第４中間座標点として上側座標を出力する。また、制御回路７０は、原点Ｏの座標として、禁止座標ではないいずれかの座標を出力する。例えば、図１７の二次指令値ベクトルＣ４を出力する場合には、第３中間座標点として（２，２，１）が出力され、第４中間座標点として（１，０，１）が出力され、原点Ｏとして（２，２，２）または（１，１，１）が出力される。この場合、各座標点の座標が出力される時比率は、下記数式２の通りである。
Figure 0007476834000003
なお、上記数式３において、Ｔｄは第３中間座標点が出力される時比率であり、Ｔｅは第４中間座標点が出力される時比率であり、Ｔｆは原点Ｏが出力される時比率である。また、上記数式３において、ωは二次指令値ベクトルの（２，０，２）の方向に対する角度であり、Ｖｍａｇは二次指令値ベクトルの長さを電圧に換算した値であり、ＶＨは高電位配線１２の電位である。
以上に説明したように、インバータ１０は、第２制限三角形領域に属する電圧ベクトルを出力するときに、特定第２制限三角形領域と隣接第１制限三角形領域とによって構成される四角形を特定し、その四角形の原点Ｏを含まない対角を構成する第３中間座標点と第４中間座標点を特定する。そして、第３中間座標点、第４中間座標点、原点Ｏを時間的にずらして出力することで、第２制限三角形領域に属する電圧ベクトルを出力する。この方法によれば、一次指令値ベクトルが第１制限三角形領域に属する場合の制御期間と一次指令値ベクトルが第２制限三角形領域に属する場合の制御期間とを合わせたときに、上側座標が出力される時比率と下側座標が出力される時比率がバランスし易い。すなわち、一次指令値ベクトルが第１制限三角形領域に属する場合の制御期間では、第１中間座標点が出力される時比率が第２中間座標点が出力される時比率よりも長い。これは、二次指令値ベクトルの座標が、第２中間座標点よりも第１中間座標点に近いためである。また、一次指令値ベクトルが第２制限三角形領域に属する場合の制御期間では、第４中間座標点が出力される時比率が第３中間座標点が出力される時比率よりも長い。これは、二次指令値ベクトルの座標が、第３中間座標点よりも第４中間座標点に近いためである。また、第１中間座標点の座標は第３中間座標点の座標と等しく、第２中間座標点の座標は第４中間座標点の座標と等しい。このため、一次指令値ベクトルが第１制限三角形領域に属する場合の制御期間と一次指令値ベクトルが第２制限三角形領域に属する場合の制御期間とを合わせたときに、上側座標が出力される時比率と下側座標が出力時比率がバランスし易い。例えば、図１７の制御の後に図１５の制御が実行される場合を考える。この場合、図１７の制御では、（１，０，１）が長く出力され、（２，２，１）が短く出力される。図１５の制御では、（２，２，１）が長く出力され、（１，０，１）が短く出力される。このため、図１７の制御期間と図１５の制御期間とを合わせた場合に、（１，０，１）が出力される時比率と（２，２，１）が出力される時比率がバランスし易い。すなわち、上側座標が出力される時比率と下側座標が出力時比率がバランスし易い。したがって、中性点電位ＶＭの変動をより抑制することができる。
なお、図１８は内側三角形領域Ｔ３（すなわち、第２制限三角形領域）に属している一次指令値ベクトルＢ５を例示している。この場合、特定第２制限三角形領域は内側三角形領域Ｔ３であり、隣接第１制限三角形領域は内側三角形領域Ｔ２であり、第３中間座標点が中間座標点Ｍ２であり、第４中間座標点が中間座標点Ｍ４である。指令回路７２は、二次指令値ベクトルＣ５を生成する。制御回路７０は、中間座標点Ｍ２の上側座標と、中間座標点Ｍ４の下側座標と、原点Ｏの座標を時間的にずらして出力する。図１６の制御の後に図１８の制御が実行されることで、図１６の制御期間と図１８の制御期間とを合わせた場合における上側座標と下側座標の時比率をバランスさせることができる。したがって、中性点電位ＶＭの変動をより抑制することができる。
以上、実施例１のインバータ１０について説明した。なお、図１４～図１８では、禁止座標が下側座標である場合を例として示した。図１９～２１は、禁止座標が上側座標（より詳細には、禁止パラメータがＶｗ＝２）である場合を例示している。この場合、第１制限三角形領域が内側三角形領域Ｔ４、Ｔ５であり、第２制限三角形領域が内側三角形領域Ｔ３、Ｔ６であり、正常三角形領域が内側三角形領域Ｔ１、Ｔ２である。この場合、第１中間座標点及び第３中間座標点として下側座標が選択され、第２中間座標点及び第４中間座標点として上側座標が選択される。例えば、図１９では、一次指令値ベクトルＢ６が内側三角形領域Ｔ５（すなわち、第１制限三角形領域）に属しているので、第１中間座標点（すなわち、中間座標点Ｍ５）、第２中間座標点（すなわち、中間座標点Ｍ１）、及び、原点Ｏが連続して出力される。このとき、中間座標点Ｍ５の座標として（０，０，１）が出力され、中間座標点Ｍ１の座標として（２，１，１）が出力される。また、例えば、図２０では、一次指令値ベクトルＢ７が内側三角形領域Ｔ６（すなわち、第２制限三角形領域）に属しているので、第３中間座標点（すなわち、中間座標点Ｍ５）、第４中間座標点（すなわち、中間座標点Ｍ１）、及び、原点Ｏが連続して出力される。このとき、中間座標点Ｍ５の座標として（０，０，１）が出力され、中間座標点Ｍ１の座標として（２，１，１）が出力される。したがって、上側座標の時比率と下側座標の時比率がバランスし易く、中性点電位ＶＭの変動が抑制される。
以上に説明したように、実施例１のインバータ１０では、非常動作において中性点電位ＶＭが変動し難い。したがって、非常動作を長時間継続することができる。
図２１は、実施例２のインバータ４００を示している。なお、実施例２のインバータ４００の各部のうち実施例１と同様の機能を有する部分には、実施例１と同様の参照符号を付している。
（インバータの構成）
インバータ４００は、車両に搭載されている。また、車両には、バッテリ１８とモータ９０が搭載されている。モータ９０は、車両を走行させるためのモータである。モータ９０は、三相モータである。インバータ４００は、バッテリ１８とモータ９０に接続されている。インバータ４００は、バッテリ１８から供給される直流電力を三相交流電力に変換し、三相交流電力をモータ９０に供給する。これによって、モータ９０が駆動し、車両が走行する。
インバータ４００は、高電位配線１２、中性点１４、低電位配線１６、上側コンデンサ２０、及び、下側コンデンサ２２を有している。高電位配線１２は、バッテリ１８の正極に接続されている。低電位配線１６は、バッテリ１８の負極に接続されている。以下では、低電位配線１６の電位を基準電位（０Ｖ）とする。バッテリ１８によって、高電位配線１２と低電位配線１６の間に直流電圧が印加されている。したがって、高電位配線１２は、低電位配線１６の電位（０Ｖ）よりも高い電位ＶＨを有している。上側コンデンサ２０は、高電位配線１２と中性点１４の間に接続されている。下側コンデンサ２２は、中性点１４と低電位配線１６の間に接続されている。このため、中性点１４の電位ＶＭ（以下、中性点電位ＶＭという）は、低電位配線１６の電位（０Ｖ）よりも高く、高電位配線１２の電位ＶＨよりも低い。中性点電位ＶＭは、上側コンデンサ２０に蓄えられる電荷量と下側コンデンサ２２に蓄えられる電荷量に応じて変動する。上側コンデンサ２０が放電されるか、下側コンデンサ２２が充電されると、中性点電位ＶＭは上昇する。上側コンデンサ２０が充電されるか、下側コンデンサ２２が放電されると、中性点電位ＶＭは低下する。
インバータ４００は、Ｕ相スイッチング回路３０ｕ、Ｖ相スイッチング回路３０ｖ、及び、Ｗ相スイッチング回路３０ｗの３つのスイッチング回路３０を有している。スイッチング回路３０のそれぞれは、高電位配線１２と低電位配線１６と中性点１４の間に接続されている。スイッチング回路３０のぞれぞれは、第１スイッチング素子４４１、第２スイッチング素子４４２、第３スイッチング素子４４３、第４スイッチング素子４４４、第１ダイオード４５１、第２ダイオード４５２、第３ダイオード４５３、第４ダイオード４５４、及び、出力配線６０を有している。３つのスイッチング回路３０の構成は互いに等しいので、以下では１つのスイッチング回路３０の構成について説明する。
スイッチング素子４４１～４４４は、ＩＧＢＴにより構成されている。但し、スイッチング素子４４１～４４４は、他の素子（例えば、ＦＥＴ）により構成されていてもよい。
第１スイッチング素子４４１は、高電位配線１２と出力配線６０の間に接続されている。第１スイッチング素子４４１のコレクタが高電位配線１２に接続されており、第１スイッチング素子４４１のエミッタが出力配線６０に接続されている。
第１ダイオード４５１は、第１スイッチング素子４４１に対して並列に接続されている。第１ダイオード４５１のアノードが第１スイッチング素子４４１のエミッタに接続されており、第１ダイオード４５１のカソードが第１スイッチング素子４４１のコレクタに接続されている。
第４スイッチング素子４４４は、出力配線６０と低電位配線１６の間に接続されている。第４スイッチング素子４４４のコレクタが出力配線６０に接続されており、第４スイッチング素子４４４のエミッタが低電位配線１６に接続されている。
第４ダイオード４５４は、第４スイッチング素子４４４に対して並列に接続されている。第４ダイオード４５４のアノードが第４スイッチング素子４４４のエミッタに接続されており、第４ダイオード４５４のカソードが第４スイッチング素子４４４のコレクタに接続されている。
第２スイッチング素子４４２と第３スイッチング素子４４３は、出力配線６０と中性点１４の間に直列に接続されている。第２スイッチング素子４４２のドレインは、中性点１４に接続されている。第２スイッチング素子４４２のソースは、第３スイッチング素子４４３のソースに接続されている。第３スイッチング素子４４３のドレインは、出力配線６０に接続されている。
第２ダイオード４５２は、第２スイッチング素子４４２に対して並列に接続されている。第２ダイオード４５２のアノードが第２スイッチング素子４４２のソースに接続されており、第２ダイオード４５２のカソードが第２スイッチング素子４４２のドレインに接続されている。すなわち、第２ダイオード４５２は、カソードが中性点１４側を向く向きで第２スイッチング素子４４２に対して並列に接続されている。
第３ダイオード４５３は、第３スイッチング素子４４３に対して並列に接続されている。第３ダイオード４５３のアノードが第３スイッチング素子４４３のソースに接続されており、第３ダイオード４５３のカソードが第３スイッチング素子４４３のドレインに接続されている。すなわち、第３ダイオード４５３は、カソードが出力配線６０側を向く向きで第３スイッチング素子４４３に対して並列に接続されている。
以下では、Ｕ相スイッチング回路３０ｕの出力配線６０をＵ相出力配線６０ｕといい、Ｖ相スイッチング回路３０ｖの出力配線６０をＶ相出力配線６０ｖといい、Ｗ相スイッチング回路３０ｗの出力配線６０をＷ相出力配線６０ｗという。Ｕ相出力配線６０ｕ、Ｖ相出力配線６０ｖ、Ｗ相出力配線６０ｗのそれぞれは、モータ９０に接続されている。
インバータ４００は、制御回路７０と指令回路７２を有している。指令回路７２は、モータ９０の動作状態に応じて指令値を生成し、生成した指令値を制御回路７０に入力する。制御回路７０は、図示していないが、Ｕ相スイッチング回路３０ｕ、Ｖ相スイッチング回路３０ｖ、及び、Ｗ相スイッチング回路３０ｗのそれぞれが有するスイッチング素子４４１～４４４のゲートに接続されている。すなわち、制御回路７０は、図２１に示す１２個のスイッチング素子のゲートに接続されている。制御回路７０は、指令回路７２から入力される指令値に基づいて、各スイッチング素子をオン－オフさせる。これによって、３つの出力配線６０の間に三相交流電流が生成される。三相交流電流がモータ９０に供給されることで、モータ９０が駆動し、車両が走行する。
（出力配線の電位）
次に、各出力配線６０に印加される電位について説明する。制御回路７０は、各スイッチング回路３０を、図２２に示す第１状態、第２状態、第３状態のいずれかに制御する。
第１状態では、第１スイッチング素子４４１がオン、第２スイッチング素子４４２がオフ、第３スイッチング素子４４３がオフ、第４スイッチング素子４４４がオフに制御される。第１状態では、出力配線６０が、第１スイッチング素子４４１を介して高電位配線１２に接続される。したがって、第１状態では、出力配線６０の電位は、高電位配線１２と同じ電位ＶＨとなる。
第２状態では、第１スイッチング素子４４１がオフ、第２スイッチング素子４４２がオン、第３スイッチング素子４４３がオン、第４スイッチング素子４４４がオフに制御される。第２状態では、出力配線６０が、第２スイッチング素子４４２と第３スイッチング素子４４３を介して中性点１４に接続される。したがって、第２状態では、出力配線６０の電位は、中性点１４と同じ中性点電位ＶＭとなる。
第３状態では、第１スイッチング素子４４１がオフ、第２スイッチング素子４４２がオフ、第３スイッチング素子４４３がオフ、第４スイッチング素子４４４がオンに制御される。第３状態では、出力配線６０が、第４スイッチング素子４４４を介して低電位配線１６に接続される。したがって、第３状態では、出力配線６０の電位は、低電位配線１６と同じ０Ｖとなる。
各スイッチング回路３０の状態が第１状態、第２状態、第３状態の間で変化することで、各出力配線６０の電位が高電位ＶＨ、中性点電位ＶＭ、０Ｖの間で変化する。制御回路７０は、各出力配線６０の電位を制御することによって、出力配線６０に三相交流電流を発生させる。
（正常動作）
指令回路７２は、実施例１と同様に、空間ベクトル座標系の座標によって表される指令値ベクトルを生成する。短絡故障素子が存在しない場合には、制御回路７０は、正常動作を実行する。正常動作では、制御回路７０は、一次指令値ベクトルに従ってインバータ１０を制御する。実施例２の正常動作は、実施例１の正常動作と等しい。
（中性点電位ＶＭの変動）
次に、中性点電位ＶＭの変動について説明する。図３に示す各座標のうち、数値「１」を含まない電圧ベクトルでは、３つの出力配線６０のいずれにも中性点電位ＶＭが印加されない。この場合、中性点電位ＶＭの変動は生じない。例えば、（０，０，２）が出力される場合には、図２３のように、出力配線６０ｕ、６０ｖが低電位配線１６に接続され、出力配線６０ｗが高電位配線１２に接続される。なお、モータ９０の動作状態によって、モータ９０に印加される電圧と同じ方向（以下、順方向という）に電流が流れる場合と、モータ９０に印加される電圧と逆の方向（以下、逆方向という）に電流が流れる場合とがある。順方向に電流が流れる場合には、図２３の矢印４０１に示すように、高電位配線１２から出力配線６０ｗを介してモータ９０に電流が流れる。モータ９０に流入した電流は、出力配線６０ｕ、６０ｖを介して低電位配線１６へ流れる。また、逆方向に電流が流れる場合には、矢印４０１の逆向きに電流が流れる。これらのいずれの場合でも、中性点１４に対する電荷の流入、及び、中性点１４からの電荷の流出は生じない。したがって、この場合には、中性点電位ＶＭの変動は生じない。電圧ベクトルとして（２，０，０）、（２，２，０）、（０，２，０）、（０，２，２）、（２，０，２）が出力される場合も、同様にして、中性点電位ＶＭの変動は生じない。
図３に示す座標のうち、数値「１」を含む電圧ベクトルを出力する場合には、３つの出力配線６０の少なくとも１つに中性点１４が接続されるので、中性点電位ＶＭの変動が生じる。
例えば、（１，１，２）が出力される場合には、図２４のように、出力配線６０ｕ、６０ｖが中性点１４に接続され、出力配線６０ｗが高電位配線１２に接続される。順方向に電流が流れる場合には、図２４の矢印４０２に示すように、高電位配線１２から出力配線６０ｗを介してモータ９０に電流が流れる。モータ９０に流入した電流は、出力配線６０ｕ、６０ｖを介して中性点１４へ流れる。この場合、上側コンデンサ２０が放電されるので、中性点電位ＶＭが上昇する。また、逆方向に電流が流れる場合には、矢印４０２の逆向きに電流が流れる。この場合、上側コンデンサ２０が充電されるので、中性点電位ＶＭが低下する。このように、（１，１，２）が出力される場合には、電流が順方向の場合に中性点電位ＶＭが上昇し、電流が逆方向の場合に中性点電位ＶＭが低下する。電圧ベクトルとして（２，１，１）、（２，２，１）、（１，２，１）、（１，２，２）、（２，１，２）が出力される場合も、同様にして、電流が順方向の場合に中性点電位ＶＭが上昇し、電流が逆方向の場合に中性点電位ＶＭが低下する。
また、例えば、（０，０，１）が出力される場合には、図２５のように、出力配線６０ｕ、６０ｖが低電位配線１６に接続され、出力配線６０ｗが中性点１４に接続される。順方向に電流が流れる場合には、図２５の矢印４０４に示すように、中性点１４から出力配線６０ｗを介してモータ９０に電流が流れる。モータ９０に流入した電流は、出力配線６０ｕ、６０ｖを介して低電位配線１６へ流れる。この場合、下側コンデンサ２２が放電されるので、中性点電位ＶＭが低下する。また、逆方向に電流が流れる場合には、矢印４０４の逆向きに電流が流れる。この場合、下側コンデンサ２２が充電されるので、中性点電位ＶＭが上昇する。このように、（０，０，１）が出力される場合には、電流が順方向の場合に中性点電位ＶＭが低下し、電流が逆方向の場合に中性点電位ＶＭが上昇する。電圧ベクトルとして（１，０，０）、（１，１，０）、（０，１，０）、（０，１，１）、（１，０，１）が出力される場合も、同様にして、電流が順方向の場合に中性点電位ＶＭが低下し、電流が逆方向の場合に中性点電位ＶＭが上昇する。
また、図３に示す電圧ベクトルのうち、（２，１，０）、（１，２，０）、（０，２，１）、（０，１，２）、（１，０，２）、（２，０，１）が出力される場合でも、中性点１４に対する電荷の流入または流出が生じるので、中性点電位ＶＭの変動が生じる。
正常動作では、指令回路７２と制御回路７０は、中性点電位ＶＭに応じて出力する電圧ベクトルを変更する。例えば、中性点電位ＶＭが制御目標値よりも低い場合には、中性点電位ＶＭを上昇させる電圧ベクトルを優先的に出力する。また、例えば、中性点電位ＶＭが制御目標値よりも高い場合には、中性点電位ＶＭを低下させる電圧ベクトルを優先的に出力する。したがって、中性点電位ＶＭを目標値に近い値に制御しながら、モータ９０に三相交流電流を供給することができる。
（短絡素子判定動作）
制御回路７０は、車両が走行していないときに、定期的に短絡素子判定動作を実行する。短絡素子判定動作では、スイッチング回路３０ｕ、３０ｖ、３０ｗのそれぞれについて、スイッチング素子４４１～４４４が短絡故障しているか否かを判定する。制御回路７０は、短絡故障素子の有無を判定するとともに、短絡故障素子がある場合にはスイッチング素子４４１～４４４の何れが短絡故障素子であるかを判定する。
（Ａ．非常動作）
次に、非常動作について説明する。指令回路７２と制御回路７０は、第２スイッチング素子４４２または第３スイッチング素子４４３が短絡故障しているときに、非常動作を実行することができる。なお、第１スイッチング素子４４１または第４スイッチング素子４４４が短絡故障している場合には、インバータ４００は非常動作を実行することができない。非常動作では、制限出力配線６０ｘに禁止電位が印加されないように、制限スイッチング回路３０ｘが制御される。最初に、禁止電位について説明する。
（Ａ－１．禁止電位）
禁止電位は、制限スイッチング回路３０ｘ内で線間短絡が生じるため、制限出力配線６０ｘに印加できない電圧を意味する。制限スイッチング回路３０ｘ内の短絡故障素子の種類によって、禁止電位が異なる。
第２スイッチング素子４４２が短絡故障している場合には、第４スイッチング素子４４４がオンすると、中性点１４から第２スイッチング素子４４２、第３ダイオード４５３及び第４スイッチング素子４４４を介して低電位配線１６へ短絡電流が流れる。したがって、第２スイッチング素子４４２が短絡故障している場合には、第４スイッチング素子４４４をオンすることができない。したがって、第２スイッチング素子４４２が短絡故障している場合には、禁止電位は０Ｖである。
第３スイッチング素子４４３が短絡故障している場合には、第１スイッチング素子４４１がオンすると、高電位配線１２から第１スイッチング素子４４１、第３スイッチング素子４４３及び第２ダイオード４５２を介して中性点１４へ短絡電流が流れる。したがって、第３スイッチング素子４４３が短絡故障している場合には、第１スイッチング素子４４１をオンすることができない。したがって、第３スイッチング素子４４３が短絡故障している場合には、禁止電位は高電位ＶＨである。
（Ａ－２．禁止電位が０Ｖまたは高電位ＶＨの場合の非常動作）
禁止電位が０Ｖまたは高電位ＶＨの場合の非常動作は、実施例２と実施例１とで等しい。すなわち、図１４のように一次指令値ベクトルが正常三角形領域に属する場合には、正常動作と同様に電圧ベクトルが出力される。図１５、１６、１９のように一次指令値ベクトルが第１制限三角形領域に属する場合には、指令回路７２は、実施例１と同様に線分Ｌ１を算出し、線分Ｌ１を超えない二次指令値ベクトルを算出する。また、制御回路７０は、実施例１と同様にして、第１中間座標点の正常座標と、第２中間座標点の座標（第１中間座標点と反対の座標）と原点の座標を時間的にずらして出力する。図１７、１８、２０のように一次指令値ベクトルが第２制限三角形領域に属する場合には、指令回路７２は、実施例１と同様にして線分Ｌ２を算出し、線分Ｌ２を超えない二次指令値ベクトルを算出する。また、制御回路７０は、実施例１と同様にして、第３中間座標点の正常座標と、第４中間座標点の座標（第３中間座標点と反対の座標）と原点の座標を時間的にずらして出力する。したがって、実施例２の非常動作でも、実施例１と同様に、中性点電位ＶＭの変動を抑制できる。
以上に説明したように、実施例２のインバータ４００では、非常動作において中性点電位ＶＭが変動し難い。したがって、非常動作を長時間継続することができる。
実施例２のダイオード４５２は、第１中間ダイオードの一例である。実施例２のダイオード４５３は、第２中間ダイオードの一例である。
また、実施例１、２において、図１５、１６、１９のように一次指令値ベクトルが第１制限三角形領域に属している状態は、制限状態の一例である。また、実施例１、２において、図１７、１８、２０のように一次指令値ベクトルが第２制限三角形領域に属している状態は、予備状態の一例である。
なお、非常動作において、上述した実施例１、２の制御方法を、他の制御方法と組み合わせて実行してもよい。例えば、中性点電位ＶＭが許容範囲内にある場合に他の制御方法を実行し、中性点電位ＶＭが許容範囲外となったときに実施例１、２の制御方法を実行して中性点電位ＶＭのそれ以上の変動を抑制してもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０：インバータ、１２：高電位配線、１４：中性点、１６：低電位配線、１８：バッテリ、２０：上側コンデンサ、２２：下側コンデンサ、３０：スイッチング回路、４１～５５：スイッチング素子、５１～５２：ダイオード、６０：出力配線

Claims (6)

  1. インバータであって、
    高電位配線（１２）と、
    低電位配線（１６）と、
    中性点（１４）と、
    前記高電位配線と前記中性点の間に接続された上側コンデンサ（２０）と、
    前記中性点と前記低電位配線の間に接続された下側コンデンサ（２２）と、
    Ｕ相スイッチング回路（３０ｕ）、Ｖ相スイッチング回路（３０ｖ）、及び、Ｗ相スイッチング回路（３０ｗ）を有する３つのスイッチング回路と、
    指令回路（７２）と、
    制御回路（７０）、
    を有し、
    ３つの前記スイッチング回路のそれぞれが、複数の半導体素子と出力配線を有し、
    前記制御回路が、前記Ｕ相スイッチング回路の前記出力配線であるＵ相出力配線（６０ｕ）、前記Ｖ相スイッチング回路の前記出力配線であるＶ相出力配線（６０ｖ）、及び、前記Ｗ相スイッチング回路の前記出力配線であるＷ相出力配線（６０ｗ）のそれぞれの電位を前記高電位配線の電位である高電位、前記中性点の電位である中性点電位、及び、前記低電位配線の電位である低電位の間で変化させるように前記３つのスイッチング回路を制御し、
    前記指令回路が、パラメータＶｕ、Ｖｖ、Ｖｗによって規定される空間ベクトル座標系により示される電圧ベクトルによって構成される指令値ベクトルを生成し、
    前記パラメータＶｕは、前記Ｕ相出力配線の電位が、前記高電位、前記中性点電位、及び、前記低電位のいずれであるかを示す値であり、
    前記パラメータＶｖは、前記Ｖ相出力配線の電位が、前記高電位、前記中性点電位、及び、前記低電位のいずれであるかを示す値であり、
    前記パラメータＶｗは、前記Ｗ相出力配線の電位が、前記高電位、前記中性点電位、及び、前記低電位のいずれであるかを示す値であり、
    前記制御回路は、前記指令値ベクトルに基づいて３つの前記スイッチング回路を制御し、
    前記空間ベクトル座標系が、原点と最外周座標点との間に位置する複数の中間座標点（Ｍ１～Ｍ６）を有し、
    前記各中間座標点が、前記上側コンデンサの電圧を変化させる電圧ベクトルを示す上側座標と、前記下側コンデンサの電圧を変化させる電圧ベクトルを示す下側座標を有し、
    前記空間ベクトル座標系が、前記原点と複数の前記中間座標点のうちの隣接する２つとを頂点とする三角形領域（Ｔ１～Ｔ６）を複数個有し、
    前記制御回路は、前記半導体素子のうちのいずれかが短絡故障することによって３つの前記スイッチング回路のうちの１つで前記高電位と前記低電位のいずれか一方である禁止電位を対応する前記出力配線に印加できなくなった場合に、非常動作を実行可能であり、
    短絡故障した前記半導体素子を短絡故障素子といい、
    ３つの前記スイッチング回路のうちの前記短絡故障素子を含む１つの前記スイッチング回路の前記出力配線を制限出力配線といい、
    ３つの前記スイッチング回路のうちの前記短絡故障素子を含まない２つの前記スイッチング回路の前記出力配線をそれぞれ正常出力配線といい、
    前記非常動作では、前記制御回路は、前記制限出力配線の電位を前記高電位、前記中性点電位、及び、前記低電位のうちの前記禁止電位を除く２つの電位の間で変化させるとともに、前記正常出力配線のそれぞれの電位を前記高電位、前記中性点電位、及び、前記低電位の３つの電位の間で変化させ、
    前記非常動作では、複数の前記中間座標点が、前記上側座標と前記下側座標の両方が前記禁止電位を示す禁止パラメータを含まない複数の正常中間座標点と、前記上側座標と前記下側座標の一方が前記禁止パラメータを含むとともに他方が前記禁止パラメータを含まない複数の制限中間座標点とを有し、
    前記非常動作では、複数の前記三角形領域が、頂点を構成する２つの前記中間座標点の両方が前記制限中間座標点である第１制限三角形領域と、頂点を構成する２つの前記中間座標点の一方が前記正常中間座標点であるとともに他方が前記制限中間座標点である第２制限三角形領域と、頂点を構成する２つの前記中間座標点の両方が前記正常中間座標点である正常三角形領域と、を有し、
    前記非常動作では、前記制御装置は、前記指令値ベクトルが前記第１制限三角形領域に属する制限状態において、前記原点の座標と、第１中間座標点の座標である第１座標と、第２中間座標点の座標である第２座標を時間的にずらして出力し、
    前記制限状態では、前記指令値ベクトルが属する前記第１制限三角形領域である特定第１制限三角形領域と前記特定第１制限三角形領域に隣接する前記第２制限三角形領域である隣接第２制限三角形領域とによって構成される四角形のうちの前記原点を含まない対角を構成する２つの前記中間座標点のうち、前記特定第１制限三角形領域内の前記中間座標点が前記第１中間座標点であり、前記隣接第２制限三角形領域内の前記中間座標点が前記第２中間座標点であり、
    前記第１座標が、前記第１中間座標点の前記上側座標と前記下側座標のうちの前記禁止パラメータを含まない方の座標であり、
    前記第２座標が、前記第１座標が前記上側座標であるときには前記第２中間座標点の前記下側座標であり、前記第１座標が前記下側座標であるときには前記第２中間座標点の前記上側座標である、
    インバータ。
  2. 前記制限状態では、前記指令回路が、前記第１中間座標点と前記第２中間座標点を結ぶ線分（Ｌ１）を超えない前記指令値ベクトルを生成する、請求項１に記載のインバータ。
  3. 前記非常動作では、前記制御装置は、前記指令値ベクトルが前記第２制限三角形領域に属する予備状態において、前記原点の座標と、第３中間座標点の座標である第３座標と、第４中間座標点の座標である第４座標を時間的にずらして出力し、
    前記予備状態では、前記指令値ベクトルが属する前記第２制限三角形領域である特定第２制限三角形領域と前記特定第２制限三角形領域に隣接する前記第１制限三角形領域である隣接第１制限三角形領域とによって構成される四角形のうちの前記原点を含まない対角を構成する２つの前記中間座標点のうち、前記隣接第１制限三角形領域内の前記中間座標点が前記第３中間座標点であり、前記特定第２制限三角形領域内の前記中間座標点が前記第４中間座標点であり、
    前記第３座標が、前記第３中間座標点の前記上側座標と前記下側座標のうちの前記禁止パラメータを含まない方の座標であり、
    前記第４座標が、前記第３座標が前記上側座標であるときには前記第４中間座標点の前記下側座標であり、前記第３座標が前記下側座標であるときには前記第４中間座標点の前記上側座標である、
    請求項１または２に記載のインバータ。
  4. 前記予備状態では、前記指令回路が、前記第３中間座標点と前記第４中間座標点を結ぶ線分（Ｌ２）を超えない前記指令値ベクトルを生成する、請求項３に記載のインバータ。
  5. ３つの前記スイッチング回路のそれぞれが、
    正極が前記高電位配線に接続されている第１スイッチング素子（４１）と、
    正極が前記第１スイッチング素子の負極に接続されており、負極が対応する前記出力配線に接続されている第２スイッチング素子（４２）と、
    正極が対応する前記出力配線に接続されている第３スイッチング素子（４３）と、
    正極が前記第３スイッチング素子の負極に接続されており、負極が前記低電位配線に接続されている第４スイッチング素子（４４）と、
    アノードが前記中性点に接続されており、カソードが前記第１スイッチング素子の前記負極に接続されている第１ダイオード（５１）と、
    アノードが前記第３スイッチング素子の前記負極に接続されており、カソードが前記中性点に接続されている第２ダイオード（５２）、
    を有し、
    前記短絡故障素子が前記第２スイッチング素子または前記第２ダイオードである場合には前記禁止電位が前記低電位であり、
    前記短絡故障素子が前記第３スイッチング素子または前記第１ダイオードである場合には前記禁止電位が前記高電位である、
    請求項１～４のいずれか一項に記載のインバータ。
  6. ３つの前記スイッチング回路のそれぞれが、
    前記高電位配線と対応する前記出力配線の間に接続されている第１スイッチング素子（４４１）と、
    前記中性点と対応する前記出力配線の間に接続されている第２スイッチング素子（４４２）と、
    前記中性点と対応する前記出力配線の間に前記第２スイッチング素子に対して直列に接続されている第３スイッチング素子（４４３）と、
    対応する前記出力配線と前記低電位配線の間に接続されている第４スイッチング素子（４４４）と、
    カソードが前記中性点側を向く向きで前記第２スイッチング素子に対して並列に接続されている第１中間ダイオード（４５２）と、
    カソードが対応する前記出力配線側を向く向きで前記第３スイッチング素子に対して並列に接続されている第２中間ダイオード（４５３）、
    を有し、
    前記短絡故障素子が前記第２スイッチング素子である場合には前記禁止電位が前記低電位であり、
    前記短絡故障素子が前記第３スイッチング素子である場合には前記禁止電位が前記高電位である、
    請求項１～４のいずれか一項に記載のインバータ。
JP2021055374A 2021-03-29 2021-03-29 インバータ Active JP7476834B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021055374A JP7476834B2 (ja) 2021-03-29 2021-03-29 インバータ
CN202180096437.8A CN117136492A (zh) 2021-03-29 2021-09-09 逆变器
DE112021007407.5T DE112021007407T5 (de) 2021-03-29 2021-09-09 Wechselrichter
PCT/JP2021/033216 WO2022208932A1 (ja) 2021-03-29 2021-09-09 インバータ
US18/374,785 US20240030831A1 (en) 2021-03-29 2023-09-29 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021055374A JP7476834B2 (ja) 2021-03-29 2021-03-29 インバータ

Publications (2)

Publication Number Publication Date
JP2022152558A JP2022152558A (ja) 2022-10-12
JP7476834B2 true JP7476834B2 (ja) 2024-05-01

Family

ID=83457373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021055374A Active JP7476834B2 (ja) 2021-03-29 2021-03-29 インバータ

Country Status (5)

Country Link
US (1) US20240030831A1 (ja)
JP (1) JP7476834B2 (ja)
CN (1) CN117136492A (ja)
DE (1) DE112021007407T5 (ja)
WO (1) WO2022208932A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014128842A1 (ja) 2013-02-20 2014-08-28 株式会社 日立製作所 電力変換器
JP2020115700A (ja) 2019-01-17 2020-07-30 トヨタ自動車株式会社 インバータ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5849586B2 (ja) * 2011-10-06 2016-01-27 富士電機株式会社 ３レベル電力変換回路システム
JP6406122B2 (ja) 2015-05-15 2018-10-17 株式会社デンソー マルチレベルインバータの制御装置
JP7043471B2 (ja) 2019-09-30 2022-03-29 日立建機株式会社 作業機械

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014128842A1 (ja) 2013-02-20 2014-08-28 株式会社 日立製作所 電力変換器
JP2020115700A (ja) 2019-01-17 2020-07-30 トヨタ自動車株式会社 インバータ装置

Also Published As

Publication number Publication date
CN117136492A (zh) 2023-11-28
DE112021007407T5 (de) 2024-01-11
JP2022152558A (ja) 2022-10-12
WO2022208932A1 (ja) 2022-10-06
US20240030831A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US9083274B2 (en) Power stage precharging and dynamic braking apparatus for multilevel inverter
JP4819454B2 (ja) 電力変換装置
WO2014080486A1 (ja) 車両用交流電動発電機
JP2017118815A (ja) インバータ制御回路
JP2018007403A (ja) 電力変換装置
JPWO2016207969A1 (ja) 充電共用インバータ
JP2014075896A (ja) モータ制御装置及び空気調和機
JP4847707B2 (ja) 電力用半導体装置
JP7476834B2 (ja) インバータ
US10978982B2 (en) Method and device for operating an electronically commutated electrical machine in the event of a fault
JP7414071B2 (ja) インバータ
JP6131874B2 (ja) インバータ回路の故障検出方法、駆動装置及びモータ駆動システム
JP6739865B2 (ja) 半導体装置
JP5647558B2 (ja) インバータ装置
JP5810973B2 (ja) スイッチング素子の駆動回路
JP5686103B2 (ja) 電力変換装置
WO2021161412A1 (ja) インバータ
JP6996539B2 (ja) 電力変換装置
WO2022244361A1 (ja) ゲート駆動回路、電力変換装置
JP2021125996A (ja) インバータ
WO2023026943A1 (ja) 電力供給装置
JP5310882B2 (ja) インバータ装置、空調機およびインバータ装置の制御方法
JP2016184815A (ja) ゲートドライバ
US20110249478A1 (en) Power output stage for a pulse-controlled inverter
JP2021083262A (ja) インバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240401

R150 Certificate of patent or registration of utility model

Ref document number: 7476834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150