JP2021124594A - 実装基板と当該実装基板の検査方法 - Google Patents

Abstract

【課題】表示装置あるいは入力装置は、実装基板の面内の素子およびＩＣに対する静電気保護のための機構がない場合が多く、静電気による損傷が生じやすい。【解決手段】実装辺において実装される複数のＦＰＣ２がカスケード配線７により数珠つなぎに接続されて、さらに、実装辺において両端に位置する第１のＦＰＣのＩ／Ｆ端子ダミー配線２ａ２と額縁領域１２に形成される外周配線８とが接続されて、ループ状の配線回路を形成することにより、静電気が表示領域に侵入するのを抑制する効果を奏する。【選択図】図１

Description

本開示は、液晶表示パネル等の表示パネルやタッチパネルに用いられる実装基板とその検査方法に関する。

液晶表示装置では、液晶を挟み込んだ２ 枚のガラス基板と、ガラス基板上の配線と接続される駆動回路と、ガラス基板の背面に重ねる照明装置とを備えている。特に、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ） 型の液晶表示装置では、その表示部において、一方のガラス基板上にＴＦＴがマトリクス状に配列され、他方のガラス基板上には対向電極やカラーフィルタが形成されている。

さらに、各ＴＦＴから延びた配線を駆動回路と接続するために、一方のガラス基板の周縁部には電極端子が設けられている。そのため、一方のガラス基板は、この電極端子等が形成される部分だけ他方のガラス基板より大きく、外形が張り出している。

各ＴＦＴは、対応する画素と接続され、ＯＮ、ＯＦＦすることで画素に送られる画像信号を制御している。画像信号は、各ＴＦＴのソース電極と接続されたソース配線から供給される。このソース配線はガラス基板の短辺と平行に配線され、ガラス基板の長辺側の周縁部に設けた電極端子に接続されている。一方、ＴＦＴを制御する制御信号は、各ＴＦＴのゲート電極と接続されたゲート配線から供給される。このゲート配線はガラス基板の長辺と平行に配線され、ガラス基板の短辺側の周縁部に設けた電極端子に接続されている。

電極端子は、フレキシブル回路基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ） を介して駆動回路と接続される。このフレキシブル回路基板は、厚さ３０μｍから７０μｍ程度の絶縁フィルムであるＦＰＣフィルムと、厚さ８μｍから２５μｍ程度の銅箔からなるＦＰＣ配線と、ＦＰＣ配線を覆うポリイミド系のソルダーレジストとから構成されている。なお、ＦＰＣフィルムは、自在に曲げることができる材料で構成されている。また、ＦＰＣ配線の端部にＦＰＣ端子が形成され、当該端子上にはソルダーレジストは形成されない。（特許文献１参照）

ＦＰＣ端子は、異方性導電膜（ＡＣＦ：ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ） を用いてガラス基板上の電極端子と接続される。なお、ＡＣＦに含まれる導電粒子によってＦＰＣ端子と電極端子とは電気的に接続されるが、隣接するＦＰＣ端子間や隣接する電極端子間は導電粒子の周囲に存在する絶縁性のエポキシ樹脂により導通しない。

このように、液晶表示装置においては、ガラス基板にＦＰＣを実装する実装基板が形成されるが、これは液晶表示装置以外のＥＬ表示装置やタッチパネル等の入力装置においても同様である。かかる構造の製造工程のうち、特にＦＰＣをガラス基板の電極端子に接続するように実装した状態においては、種々の確認や対策が必要となる。そのために、パネル外周部に配線を形成する技術が知られている。（特許文献２、３参照）

液晶表示装置等の表示パネルだけでなく、タッチパネルにおいても、表示部と周縁部に相当する領域を有する。表示部に相当する検出可能エリアには、検出配線と励起配線とが交差しており、周縁部にはそれらの配線が引き出されている。そして、周縁部においては表示パネルと同様に、ＦＰＣと接続される。（特許文献４参照）

特開２００７―２６８４６号公報 特開２００８−４６２７８号公報 特許第５５０６０３４号公報 特開２０１８−７３１４４号公報

これまでの表示装置あるいは入力装置は、実装基板の面内の素子およびICに対する静電気保護機構がない場合が多く、静電気が直接入ってしまい破壊されることがあった。例えば、特許文献２に示すようにパネル外周部を囲むように配線を形成しておき、最終製品に近い製造工程において回路基板をＦＰＣに取り付ける際に端子をGNDに繋げて接地する手法はあったものの、当該工程までに至る製造過程においてはFPCの端子面を覆う、もしくは同電位にショートさせるなどの追加作業を強いられる問題がある。

さらに、パネルにクラックが入る不良（以降、パネル割れ、と呼ぶ）も存在する。特許文献３には、パネル外周部を囲むように配線を形成しておき、パネル割れによる当該配線の電気的抵抗の増大をモニターする技術が示されている。しかし、ICに複雑な診断機能をもたせる必要があり汎用ICでは実現が困難であるため、カスタマイズされたICを使わざるを得ず、コストアップを招いてしまう問題があった。

さらには、ＦＰＣ配線が断線するという不良も存在するため断線を検出するという必要性もあるが、静電破壊の抑制やパネル割れの検出といった上記課題も含めて同時に解決するには至っていないのが現状である。

本開示は上記のような問題点を解消するためになされたもので、表示装置や入力装置に用いられる実装基板の製造工程のうち、特にＦＰＣを実装した際の静電気対策を図ることを目的とする。

さらに、静電気対策と併せて、パネル割れとFPC配線の断線との検出を安価に実現することを目的とする。

本開示に係る実装基板は、複数の配線を有する表示領域と、少なくとも前記表示領域を囲む額縁領域とを有し、前記額縁領域にはＦＰＣ端子と、ドライバＩＣと、前記ＦＰＣ端子と前記ドライバＩＣとを接続する接続配線と、前記表示領域を囲む外周配線と、カスケード配線とが形成され、前記ＦＰＣ端子に実装される複数のＦＰＣを有する実装基板であって、前記ＦＰＣ端子は前記ドライバＩＣを介して前記配線と電気的に接続しており、前記ＦＰＣは、前記実装基板の実装辺の両端にある第１のＦＰＣと、前記第１のＦＰＣとは異なる第２のＦＰＣとを有し、前記各ＦＰＣはその両端にあって前記ドライバＩＣと電気的に接続しない２本のＩ／Ｆ端子ダミー配線と、前記２本のＩ／Ｆ端子ダミー配線を当該ＦＰＣ内で短絡する短絡配線と、前記ドライバＩＣと電気的に接続するＩ／Ｆ端子信号配線とを各々有し、さらに前記各ＦＰＣは、前記各ＦＰＣ間に形成される前記カスケード配線により数珠つなぎに接続され、前記カスケード配線は、前記Ｉ／Ｆ端子ダミー配線と接続し、前記外周配線と、前記カスケード配線と、前記Ｉ／Ｆ端子ダミー配線と、前記短絡配線とで形成されるループ状の配線回路を有することを特徴とする実装基板である。

表示装置や入力装置に用いられる実装基板において、外周配線とＦＰＣとを接続する構造により、静電気破壊による機能不良を抑制することができる。

本開示の実施の形態１に係る実装基板の概略図である。 本開示の実施の形態１に係る実装基板の断面図である。 本開示の実施の形態２に係る実装基板の概略図である。 本開示の実施の形態２に係る実装基板の説明図である。 本開示の実施の形態２に係る実装基板の説明図である。 本開示の実施の形態２に係る実装基板の説明図である。

実施の形態１．
本開示の実施の形態１に係る構造について、本開示を表示装置に適用する場合について図を用いて説明する。

図１は、実施の形態１に係る形態を示した実装基板の平面図である。図２は、図１においてＡ−Ａで示す領域における表示パネル１での断面図であり、ここでは表示装置が液晶表示装置の場合の断面を示している。表示パネル１は、電気的要素（配線、ＴＦＴ、端子など）が形成された第一の基板（アレイ基板）１０と、第一の基板とをシール材３１により液晶３０を密封するようにして貼り合わされた第二の基板（対向基板）２０とを含む。

また、表示パネル１は平面的には、表示に直接的に寄与する領域である表示領域１１と、表示領域１１の周辺の領域である周辺領域１２とを有する。そして、対向基板２０はアレイ基板１０よりも小さいことにより、表示パネル１において周辺領域１２の少なくとも一部を露出する。外部信号とのやりとりを行うためのＦＰＣ２が周辺領域１２においてアレイ基板１０と接続される。

図１においては３個のＦＰＣ２が描かれているが、３個には限定されない。また、各ＦＰＣ２はアレイ基板１０上に形成された配線を介して電気的に導通する部位を有するが、それについては後述する。

ここで図１では図示しないが、アレイ基板１０上の表示領域１１においては、導電膜からなる複数の走査配線と信号配線とが絶縁層を介して交差して画素を形成し、各画素においては両配線の交点近傍に薄膜トランジスタ（ＴＦＴ）等のスイッチング素子が形成されている。各画素には透明導電膜や光反射膜を有する画素電極（図示しない）が形成され、画素電極は液晶、ＥＬ、電気泳動粒子等の電気光学材料に電圧を印加する。

図１に示すように、当該配線（図示しない）は表示領域１１から周辺領域１２へと引き出し配線４として延びるように形成され、当該引き出し配線１ｆの端部は周辺領域１２上に形成されるドライバＩＣ３に接続される。ドライバＩＣ３からは表示領域１１とは反対方向に接続配線５が延びている。

接続配線５はドライバＩＣ３とＦＰＣ端子（図示しない）を接続する。ここでは、接続配線５の端部にＦＰＣ端子を配設する形態も含む。つまり、接続配線５は、アレイ基板１０上に形成されたＦＰＣ端子と接続されるか、あるいはＦＰＣ端子と一体に形成される。つまり、外部からの駆動信号はＦＰＣ端子、接続配線５、ドライバＩＣ３、引き出し配線４を介して、表示領域１１内の配線に伝達されて、ＴＦＴを経て各画素において液晶への電圧の印加に寄与する。

表示パネル１の実装辺６に沿って並置されて複数形成されるＦＰＣ２は各々、ＦＰＣ端子（図示しない）と接続するように実装されている。実装手段としては、異方性導電膜（ＡＣＦ） を用いた公知の手段を用いてもよい。なお、図１において、３個あるＦＰＣのうち実装辺６の両端にある２個のＦＰＣを第１のＦＰＣ２１と呼び、第１のＦＰＣ以外のＦＰＣを第２のＦＰＣ２２と呼ぶこととする。

まず、各ＦＰＣにおける配線の接続関係について説明する。接続配線５と接続してＦＰＣ２内を延びる複数のＩ／Ｆ端子配線２ａは保護層２ｃにより被覆されているが、その端部は露出している。図１においては、被覆されているＩ／Ｆ端子配線２ａを点線で表わしている。さらに、保護層２ｃに覆われていない領域において、複数のＩ／Ｆ端子配線２ａのうち両端にある配線同士を互いに短絡する短絡配線２ｂも形成されている。短絡配線２ｂは、各ＦＰＣ２につき１本形成される。

そして、短絡配線２ｂと接続するＩ／Ｆ端子配線２ａはドライバＩＣ３とは接続していない。一方で、短絡配線２ｂと接続しないＩ／Ｆ端子配線２ａはドライバＩＣ３と接続する。そのような違いを区別するため、以降、短絡配線２ｂと接続するＩ／Ｆ端子配線２ａは、Ｉ／Ｆ端子ダミー配線２ａ１と呼ぶ。また、短絡配線２ｂと接続しないＩ／Ｆ端子配線２ａは、Ｉ／Ｆ端子信号配線２ａ２と呼ぶ。

次に、各ＦＰＣ間の接続関係について説明する。各ＦＰＣ２において短絡配線２ｂと接続する２本のＩ／Ｆ端子ダミー配線２ａ１と、当該ＦＰＣ２に隣接するＦＰＣにおいて短絡配線２ｂと接続するＩ／Ｆダミー端子配線とは、アレイ基板１０上に形成されたカスケード配線７を介して電気的に接続されている。言いかえれば、各ＦＰＣ２はカスケード配線７により数珠つなぎに接続されている。

図１を用いて説明すると、３個あるＦＰＣのうち中央にある第２のＦＰＣ２２におけるＩ／Ｆ端子ダミー配線２ａ１は両端部の２本ともいずれもカスケード配線７と接続している。一方で、３個あるＦＰＣの両端にある第１のＦＰＣ２１においては、カスケード配線７と接続するＩ／Ｆ端子ダミー配線２ａ１は１本のみである。Ｉ／Ｆ端子ダミー配線２ａ１の残りの１本は後述の外周配線８と接続している。

次に外周配線８について説明する。表示パネル１にはその縁部を囲むようにして外周配線８が形成されている。ここで、外周配線８は、表示パネル１に形成される配線であって、図２に示すように、アレイ基板１０上に形成されてもよい。また、図２においては、シール材３１と重なるようにして形成されているが、このような形態には限られない。

図１において、外周配線８は表示パネル１の端辺に沿って並置されて複数形成されるＦＰＣ２のうち両端の２個である第１のＦＰＣ２１の各Ｉ／Ｆ端子ダミー配線２ａ１と接続する。これにより、３個のＦＰＣと、２本のカスケード配線７と、外周配線８と、により電気的に接続されてなる１つのループ状の配線回路が形成される。より詳細に表現すると、３本の短絡配線２ｂと、６本のＩ／Ｆ端子ダミー配線２ａ１と、２本のカスケード配線７と、外周配線８と、により電気的に接続されてなる１つのループ状の配線回路が形成される。

この構造において表示パネル１に静電気が侵入した場合、電荷は当該ループ状の配線回路を流れるため、短絡配線２ｂと接続していない各Ｉ／Ｆ端子配線２ａには静電気の損傷が生じない。そのため、静電気によるドライブＩＣ３への影響も遮蔽できる。したがって、各Ｉ／Ｆ端子配線２ａを介して外部回路から表示領域内の配線に信号が伝達でき、表示不良の発生を防止できる。なお、外周配線８は２重あるいは３重で表示領域を囲むように形成してもよく、さらに不良の低減に寄与する。

このように形成された実装基板をバックライト等の光源とともにフレーム内に収納して液晶表示装置とすることも可能である。本実施の形態１においては、実装基板が液晶表示装置に用いるＴＦＴアレイ基板の場合について説明したが、電気光学部材として液晶の代わりに有機ＥＬや電気泳動粒子を用いた表示装置にも適用できる。

また、実施の形態１で説明した構造をタッチスクリーン等の入力装置にも適用することもできる。たとえば、特開２０１８−７３１４４号公報に開示されるように、検出配線と励起配線とが検出可能エリアにおいて交差する構造を有するタッチスクリーンにおいて、検出配線と励起配線が検出可能エリアから引き出される周縁部において、本実施の形態１に示されるような構造を適用してもよい。この場合、外周配線は全ての引き出し配線よりも外側に配置すると良い。

実施の形態２．
本開示の実施の形態２に係る構造について、図を用いて説明する。図３は、実施の形態２に係る形態を示した平面図である。表示パネルの構造や、表示パネルの周辺領域１２に３個のＦＰＣ２が接続されている点や、ＦＰＣ内で両端にある２本のＩ／Ｆ端子ダミー配線２ａ１が短絡配線２ｂを介して接続する点や、両方の第１のＦＰＣ２１と外周配線８とが接続する点は、実施の形態１と共通するため、説明を省略する。

実施の形態２においては、外周配線８は、第１のＦＰＣ２１のＩ／Ｆ端子ダミー配線２ａ１と接続するだけでなく、２個ある第１のＦＰＣ２１において短絡配線２ｂと接続していないＩ／Ｆ端子配線２ａの各１本とも接続することを特徴としている。

ここで図３において、短絡配線２ｂともドライバＩＣ３とも接続せず、外周配線８と接続するＩ／Ｆ端子配線２ａをＩ／Ｆ端子フローティング配線２ａ３と呼ぶことにして、図３を異なる表現で説明すると、Ｉ／Ｆ端子フローティング配線２ａ３は、外周配線８のみを介してＩ／Ｆ端子ダミー配線２ａ１と接続する、ともいいうる。なお、ここでフローティングという用語を用いたのは、ＦＰＣ単体の内部では他の配線ともドライバＩＣとも接続されていないことを考慮した観点の名称にすぎず、実際は外周配線８やＩ／Ｆ端子ダミー配線２ａ１と電気的に導通している。

Ｉ／Ｆ端子フローティング配線２ａ３は、Ｉ／Ｆ端子ダミー配線２ａ１以外のＩ／Ｆ端子配線２ａであれば任意の配線を選択しても良いが、Ｉ／Ｆ端子フローティング配線２ａ３はドライバＩＣ３とは接続しないため、図３に示すように、Ｉ／Ｆ端子ダミー配線２ａ１に隣接する配線をＩ／Ｆ端子フローティング配線２ａ３とするのが良い。

実施の形態２における構造においても、実施の形態１と同様に、外周配線８を含むループ状の配線回路が形成されるため、表示パネル１に静電気が侵入した場合でも表示不良の発生を防止する効果を奏する。

実施の形態２に係る構造ではさらに別の効果を奏することができる。その説明のために図４においてはマルチメータ９も併せて図示している。マルチメータ９は２個ある第１のＦＰＣ２１における各Ｉ／Ｆ端子フローティング配線２ａ３間の抵抗を測定するように接続されている。

ここでマルチメータ９により測定される抵抗とは、２つの経路の並列抵抗となる。１つ目の経路は、Ｉ／Ｆ端子フローティング配線２ａ３から外周配線８、Ｉ／Ｆ端子ダミー配線２ａ１、短絡配線２ｂ、Ｉ／Ｆ端子ダミー配線２ａ１の順で介して、さらにカスケード配線７と隣接のＦＰＣ２２とを介して、他方となる第１のＦＰＣ２１へとつながる経路である。このような経路を図５に示した。以後、経路Ａと呼ぶ。

２つ目の経路は、Ｉ／Ｆ端子フローティング配線２ａ３から外周配線８により表示パネル１内をぐるりと１周して、他方の第１のＦＰＣ２１へとつながる経路である。このような経路を図６に示した。以後、経路Ｂと呼ぶ。各々の経路の正常な抵抗値の範囲は、設計により適宜決定することが可能であり既知である。

一般的には、金属膜等の導電膜からなる外周配線８によりパネル１内を１周回させる経路Ｂのほうが、ＦＰＣとカスケード配線を介する経路Ａに比べて配線抵抗値としては高い場合が多い。経路Ａと経路Ｂとで電気抵抗に有意な差がある場合、マルチメータ９により測定される抵抗値から、パネル割れ等の理由により外周配線８に断線が生じたのか、第１のＦＰＣ２１におけるＩ／Ｆ端子ダミー配線２ａ１等に断線が生じたのかを判別することが可能である。

たとえば、経路Ａの配線抵抗の設計値が１ｋΩであり、経路Ｂの配線抵抗の設計値が４ｋΩである場合、マルチメータ９で計測される抵抗値は両者の並列抵抗である８００Ωとなるはずである。もし、１ｋΩであった場合は、経路Ｂが断線している可能性が高く、その場合はパネル割れの発生を検出できる可能性が高い。一方、マルチメータ９で計測される抵抗値が５ｋΩの場合、ＦＰＣ２で断線が生じている可能性が高い。

曲面状の表示装置や入力装置を製造する場合、実装基板も湾曲させる必要があるが、その際に第１のＦＰＣ２１のＩ／Ｆ端子ダミー配線２ａ１で、特に実装辺６の両端にある部位において応力の集中による断線が生じやすいことが知られている。実施の形態２はそのような用途において、ＦＰＣにおいて生じうる断線を検出できる点でも有益である。

さらに、マルチメータ９が抵抗値を測定する機能を、Ｉ／Ｆ端子配線２ａに接続される回路基板（図示しない）のＩＣに持たせることができれば、ユーザー側に不良内容をデジタル信号にて通知することが可能となる。これにより、ユーザーのシステム全体の安全機能を向上させることも期待される。

１ 表示パネル、１０ アレイ基板、１１ 表示領域、１２ 額縁領域、
２ ＦＰＣ、２ａ ＦＰＣのＩ／Ｆ端子配線、
２ａ１ ＦＰＣのＩ／Ｆ端子信号配線、
２ａ２ ＦＰＣのＩ／Ｆ端子ダミー配線、
２ａ３ ＦＰＣのＩ／Ｆ端子フローティング配線
２ｂ ＦＰＣの短絡配線、２ｃ 保護層、
３ ドライバＩＣ、４ 引き出し配線、５ 接続配線、６ 実装辺、
７ カスケード配線、８ 外周配線、９ マルチメータ、
２０ 対向基板、２１ 第１のＦＰＣ、２２ 第２のＦＰＣ、
３０ 液晶、３１ シール

Claims (3)

1. 複数の配線を有する表示領域と、少なくとも前記表示領域を囲む額縁領域とを有し、
   前記額縁領域にはＦＰＣ端子と、ドライバＩＣと、前記ＦＰＣ端子と前記ドライバＩＣとを接続する接続配線と、前記表示領域を囲む外周配線と、カスケード配線とが形成され、
   前記ＦＰＣ端子に実装される複数のＦＰＣを有する実装基板であって、
   前記ＦＰＣ端子は前記ドライバＩＣを介して前記配線と電気的に接続しており、
   前記ＦＰＣは、前記実装基板の実装辺の両端にある複数の第１のＦＰＣと、
   前記複数の第１のＦＰＣ以外の第２のＦＰＣと、を有し、
   前記各ＦＰＣは、その両端にあって前記ドライバＩＣと電気的に接続しないＩ／Ｆ端子ダミー配線と、
   前記Ｉ／Ｆ端子ダミー配線を当該ＦＰＣ内で短絡する短絡配線と、
   前記ドライバＩＣと電気的に接続するＩ／Ｆ端子信号配線とを有し、
   前記各ＦＰＣは、前記各ＦＰＣ間に形成される前記カスケード配線により数珠つなぎに接続され、
   前記カスケード配線は、前記Ｉ／Ｆ端子ダミー配線と接続し、
   前記外周配線と、前記カスケード配線と、前記Ｉ／Ｆ端子ダミー配線と、前記短絡配線とで形成されるループ状の配線回路を有することを特徴とする実装基板。
2. 請求項１に記載の実装基板であって、
   前記複数の第１のＦＰＣは、各々、
   前記短絡配線とも前記ドライバＩＣとも接続せず、前記外周配線と接続するＩ／Ｆ端子フローティング配線を有することを特徴とする実装基板。
3. 請求項２に記載の実装基板の検査方法であって、
   前記複数の第１のＦＰＣに各々形成される前記Ｉ／Ｆ端子フローティング配線同士の抵抗を測定する事を特徴とする実装基板の検査方法。

Images