JP2021106235A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021106235A
JP2021106235A JP2019237613A JP2019237613A JP2021106235A JP 2021106235 A JP2021106235 A JP 2021106235A JP 2019237613 A JP2019237613 A JP 2019237613A JP 2019237613 A JP2019237613 A JP 2019237613A JP 2021106235 A JP2021106235 A JP 2021106235A
Authority
JP
Japan
Prior art keywords
terminal
connection terminal
semiconductor device
insulating member
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019237613A
Other languages
English (en)
Other versions
JP7467913B2 (ja
Inventor
遼一 加藤
Ryoichi Kato
遼一 加藤
池田　良成
Yoshinari Ikeda
良成 池田
悠馬 村田
Yuma Murata
悠馬 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019237613A priority Critical patent/JP7467913B2/ja
Priority to DE102020214735.3A priority patent/DE102020214735A1/de
Priority to CN202011355736.2A priority patent/CN113053843A/zh
Priority to US17/107,552 priority patent/US11410922B2/en
Publication of JP2021106235A publication Critical patent/JP2021106235A/ja
Priority to US17/883,074 priority patent/US11887925B2/en
Priority to US18/469,840 priority patent/US20240006303A1/en
Application granted granted Critical
Publication of JP7467913B2 publication Critical patent/JP7467913B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H01R4/029—Welded connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0221—Laser welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】インダクタンスを低減できる接続機構を有する。【解決手段】キャパシタ３０は、キャパシタ素子を含むケース３１、第１接続端子３２、第２接続端子３４、及び、第１接続端子３２と第２接続端子３４との間に設けられた第２絶縁シート３３を有し、第１接続端子３２、第２絶縁シート３３及び第２接続端子３４がケース３１から外部へ延出している。半導体モジュール２０は、第１パワー端子２２、第１絶縁シート２３及び第２パワー端子２４が順に重なっている端子積層部を有する。当該第１パワー端子２２は、第１接続端子３２と導電接続された第１接合領域２２１を有し、当該第２パワー端子２４は、第２接続端子３４と導電接続された第２接合領域２４１を有し、当該第１絶縁シート３３は、平面視において第２接合領域２４１から第１接合領域２２１に向かう方向へ延伸するテラス部２８を有する。【選択図】図５

Description

本発明は、半導体装置に関する。
半導体装置は、半導体モジュールとキャパシタとを有している。半導体モジュールとキャパシタとは電気的に接続されている。半導体モジュールは、パワーデバイスを含み、例えば、電力変換機能を有する。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。このような半導体装置では、半導体モジュールのＰ端子及びＮ端子とキャパシタのＰ端子及びＮ端子とがバスバーにより接続されている。この際の接続は、接続工程を容易にするために、ネジ留めにより行われていた。しかし、このような接続方法では、半導体モジュールとキャパシタとの間の配線長が長くなってしまう場合がある。そうするとインダクタンスが増大してしまうという問題点があった。そこで、ネジ留めを用いずに、より簡便に接続でき、インダクタンスを低減する接続方法が提案されている（例えば、特許文献１参照）。
特開２００７−２３４６９４号公報
特許文献１の記載によれば、半導体モジュール側の接続機構では、インダクタンスの低減が期待できる。しかし、キャパシタ側の接続機構については具体的に記載されていない。このため、インダクタンスの低減を期待することができず、半導体装置全体としてもインダクタンスの低減効果が小さいことが考えられる。
本発明は、このような点を鑑みてなされたものであり、インダクタンスを低減できる接続機構を有する半導体装置を提供することを目的とする。
本発明の一観点によれば、キャパシタ及び半導体モジュールを含む半導体装置であって、前記キャパシタは、キャパシタ素子を含むケース、第１接続端子、第２接続端子、及び、前記第１接続端子と前記第２接続端子との間に設けられた可撓性絶縁部材を有し、前記第１接続端子、前記可撓性絶縁部材及び前記第２接続端子が前記ケースから外部へ延出しており、前記半導体モジュールは、第１パワー端子、第１絶縁部材及び第２パワー端子が順に重なっている端子積層部を有し、前記第１パワー端子は、前記第１接続端子と導電接続された第１接合領域を有し、前記第２パワー端子は、前記第２接続端子と導電接続された第２接合領域を有し、前記第１絶縁部材は、平面視において前記第２接合領域から前記第１接合領域に向かう方向へ延伸するテラス部を有する、半導体装置が提供される。
開示の技術によれば、半導体モジュールとキャパシタとの間のインダクタンスを低減できる。
第１の実施の形態の半導体装置である。 第１の実施の形態の半導体モジュールである。 第１の半導体装置の半導体モジュールで構成される等価回路である。 第１の実施の形態のキャパシタである。 第１の実施の形態の半導体装置に含まれる接続機構を示す断面図である。 第１の実施の形態の半導体装置の接続方法を説明するための断面図（その１）である。 第１の実施の形態の半導体装置の接続方法を説明するための斜視図（その１）である。 第１の実施の形態の半導体装置の接続方法を説明するための断面図（その２）である。 第１の実施の形態の半導体装置の接続方法を説明するための斜視図（その２）である。 第２の実施の形態の半導体装置に含まれる接続機構を示す断面図である。 第３の実施の形態の半導体装置に含まれる接続機構を示す断面図である。 第４の実施の形態の半導体装置に含まれる接続機構を示す断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図１の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図１の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１を用いて説明する。図１は、第１の実施の形態の半導体装置である。半導体装置１０は、半導体モジュール２０とキャパシタ３０とを含んでいる。この際、半導体モジュール２０とキャパシタ３０とはできる限り近接して、互いの側部が対向するように配置されている。連結部材４０ａ，４０ｂ，４０ｃが半導体モジュール２０とキャパシタ３０とを電気的に接続すると共に機械的に連結する。この際、連結部材４０ａ，４０ｂ，４０ｃは、キャパシタ３０側及び半導体モジュール２０側に線状のレーザ溶接痕４４ａ，４４ｂが示されている。レーザ溶接痕４４ａ，４４ｂについては、後述する。なお、連結部材４０ａ，４０ｂ，４０ｃの個数及び幅は一例である。半導体モジュール２０に含まれる（後述する）端子積層部２５ａ，２５ｂ，２５ｃの個数及び幅に応じて、連結部材４０ａ，４０ｂ，４０ｃの個数及び幅が選択される。なお、以後、連結部材４０ａ，４０ｂ，４０ｃ及び端子積層部２５ａ，２５ｂ，２５ｃは、必要に応じて、特に区別しない場合には、連結部材４０及び端子積層部２５として説明する。
次に、半導体装置１０に含まれる半導体モジュール２０について図２及び図３を用いて説明する。図２は、第１の実施の形態の半導体モジュールであり、図３は、第１の半導体装置の半導体モジュールで構成される等価回路である。
半導体モジュール２０は、半導体ユニット（図示を省略）と当該半導体ユニットを格納するケース２１とを有している。半導体ユニットは、セラミック回路基板と当該セラミック回路基板上に設けられた半導体チップとを有する。セラミック回路基板は、絶縁板と当該絶縁板の裏面に形成された放熱板と当該絶縁板のおもて面に形成された回路パターンとを有している。絶縁板は、熱伝導性に優れたセラミックスにより構成されている。このようなセラミックスは、高温伝導性の酸化アルミニウム、窒化アルミニウム、窒化珪素等である。放熱板は、熱伝導性に優れた金属により構成されている。このような金属は、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等である。回路パターンは、導電性に優れた金属で構成されている。このような金属は、銅あるいは銅合金等である。なお、回路パターンの数及び形状は、半導体モジュール２０の仕様等に応じて適宜選択される。このような構成を有するセラミック回路基板として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。
半導体チップは、シリコンまたは炭化シリコンから構成される、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体チップは、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。また、半導体チップは、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）等を含んでいる。このような半導体チップは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。また、半導体チップとして、ＩＧＢＴとＦＷＢの機能を合わせ持つＲＣ（Reverse-Conducting）−ＩＧＢＴを用いてもよい。このような半導体チップの個数、種類もまた、半導体モジュール２０の仕様に応じて適宜選択される。
ケース２１は、収納領域２１ｃ１，２１ｃ２，２１ｃ３を含んでいる。また、ケース２１は第１パワー端子２２ａ，２２ｂ，２２ｃと第１絶縁シート２３ａ，２３ｂ，２３ｃと第２パワー端子２４ａ，２４ｂ，２４ｃとを含んでいる。さらに、ケース２１は、Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとを含んでいる。このようなケース２１は、熱可撓性樹脂を用いて射出成形により成形される。また、ケース２１には、制御端子２６ａ，２６ｂ，２６ｃが収納領域２１ｃ１，２１ｃ２，２１ｃ３の（ケース２１の短手方向に平行に）側部にそれぞれ取り付けられている。熱可撓性樹脂は、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等である。なお、制御端子２６ａ，２６ｂ，２６ｃも熱可撓性樹脂を用いて射出成形により所定の端子を含んで構成される。なお、収納領域２１ｃ１，２１ｃ２，２１ｃ３、第１パワー端子２２ａ，２２ｂ，２２ｃ、第２パワー端子２４ａ，２４ｂ，２４ｃは、特に区別しない場合には、収納領域２１ｃ、第１パワー端子２２、第２パワー端子２４として説明する。また、後述する第１絶縁シート２３ａ，２３ｂ，２３ｃについても同様に第１絶縁シート２３として説明する。
収納領域２１ｃ１，２１ｃ２，２１ｃ３は、平面視でケース２１の中間部にケース２１の長手方向に沿ってそれぞれ設けられた空間である。収納領域２１ｃ１，２１ｃ２，２１ｃ３には、既述の半導体ユニットがそれぞれ格納されている。半導体ユニットは、収納領域２１ｃ１，２１ｃ２，２１ｃ３内で、第１パワー端子２２ａ，２２ｂ，２２ｃと第２パワー端子２４ａ，２４ｂ，２４ｃとＵ端子２７ａとＶ端子２７ｂとＷ端子２７ｃと電気的にそれぞれ接続される。また、半導体ユニットは、制御端子２６ａ，２６ｂ，２６ｃとも電気的に接続される。この際の電気的接続は、ボンディングワイヤ、リードフレーム等の配線部材が用いられる。配線部材は、導電性に優れた材質により構成される。このような材質は、アルミニウムや銅等の金属、または、少なくともこれらの一種を含む合金等である。収納領域２１ｃ１，２１ｃ２，２１ｃ３は、半導体ユニットがこのようにして格納されると、図２に示すように、封止樹脂により内部が封止される。封止部材は、熱硬化性樹脂と当該熱硬化性樹脂に含まれる充填剤とを含んでいる。熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等である。充填剤は、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。
第１パワー端子２２ａ，２２ｂ，２２ｃのおもて面の一端部は、ケース２１の第１側部２１ａの端子領域２１ａ１，２１ａ２，２１ａ３に、長手方向に沿ってそれぞれ露出されている。第１パワー端子２２ａ，２２ｂ，２２ｃの他端部は、ケース２１内部で半導体チップのＮ端子に相当する箇所に電気的に接続されている。第１パワー端子２２ａ，２２ｂ，２２ｃは、少なくとも第１側部２１ａ側は平板状を成している。第１パワー端子２２ａ，２２ｂ，２２ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
第２パワー端子２４ａ，２４ｂ，２４ｃは、第１絶縁シート２３ａ，２３ｂ，２３ｃを挟んで第１パワー端子２２ａ，２２ｂ，２２ｃ上に第１パワー端子２２ａ，２２ｂ，２２ｃの一端部を露出して配置されている。なお、第１絶縁シート２３ａ，２３ｂ，２３ｃの先端部（テラス部２８ａ，２８ｂ，２８ｃ）は、第１パワー端子２２ａ，２２ｂ，２２ｃの先端部と、第２パワー端子２４ａ，２４ｂ，２４ｃの先端部との間に位置している。これにより、第１パワー端子２２ａ，２２ｂ，２２ｃと、第２パワー端子２４ａ，２４ｂ，２４ｃとの絶縁性が維持される。第１絶縁シート２３ａ，２３ｂ，２３ｃは、絶縁性を有する絶縁材により構成されている。このような絶縁材は、例えば、全芳香族ポリアミドポリマーによる絶縁紙、フッ素系、ポリイミド系の樹脂材料により形成されたシート状のものが適用される。なお、テラス部２８ａ，２８ｂ，２８ｃは、特に区別しない場合には、テラス部２８として説明する。第２パワー端子２４ａ，２４ｂ，２４ｃのおもて面の一端部は、ケース２１の第１側部２１ａに、長手方向に沿ってそれぞれ露出されている。第２パワー端子２４ａ，２４ｂ，２４ｃの他端部は、ケース２１内部で半導体チップのＰ端子に相当する箇所に電気的に接続されている。第２パワー端子２４ａ，２４ｂ，２４ｃは、少なくとも第１側部２１ａ側は平板状を成している。第２パワー端子２４ａ，２４ｂ，２４ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
このように第１パワー端子２２ａ，２２ｂ，２２ｃと第１絶縁シート２３ａ，２３ｂ，２３ｃと第２パワー端子２４ａ，２４ｂ，２４ｃとは順に積層されて端子積層部２５ａ，２５ｂ，２５ｃを構成する。この際、第１側部２１ａ側の第１パワー端子２２ａ，２２ｂ，２２ｃと第１絶縁シート２３ａ，２３ｂ，２３ｃと第２パワー端子２４ａ，２４ｂ，２４ｃとのおもて面の縁部領域がそれぞれ露出されている。また、後に図５で示すように、第１パワー端子２２ａ，２２ｂ，２２ｃ（図５では、第１パワー端子２２）の先端部は、第２パワー端子２４ａ，２４ｂ，２４ｃ（図５では、第２パワー端子２４）の先端部から所定の距離、離間している。これにより、第１パワー端子２２ａ，２２ｂ，２２ｃと、第２パワー端子２４ａ，２４ｂ，２４ｃとの沿面距離を保っている。なお、この場合の距離は、半導体装置１０の耐電圧値によって異なる。この距離は、例えば、３ｍｍ以上、１４．５ｍｍ以下である。または、６ｍｍ以上、１２．５ｍｍ以下であってもよい。さらに、この距離は、耐電圧値が７５０Ｖの場合には、７．５ｍｍに公差０．５ｍｍを加え、１２００Ｖの場合には、１２ｍｍに公差０．５ｍｍを加えてよい。また、第１絶縁シート２３ａ，２３ｂ，２３ｃの先端部はこの沿面距離の間に位置している。
制御端子２６ａ，２６ｂ，２６ｃは、その一端部が図２中上方に延出している。また、制御端子２６ａ，２６ｂ，２６ｃの他端部は、収納領域２１ｃ１，２１ｃ２，２１ｃ３内の各半導体ユニットの半導体チップのゲート電極にそれぞれ電気的に接続されている。制御端子２６ａ，２６ｂ，２６ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、銅合金、アルミニウム、アルミニウム合金等である。
Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとの他端部は、収納領域２１ｃ１，２１ｃ２，２１ｃ３内の各半導体ユニットの半導体チップのソース電極（または、エミッタ電極）にそれぞれ電気的に接続されている。Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとの一端部は、ケース２１の第２側部２１ｂにケース２１の長手方向に沿ってそれぞれ露出されている。Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとは、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
このような半導体モジュール２０は、図３に示される等価回路を含んでいる。なお、図３では、スイッチング素子が用いられていればよく、半導体チップとして、パワーＭＯＳＦＥＴまたはＩＧＢＴが用いられてよい。半導体装置１０では、Ｐ端子である第２パワー端子２４ａ，２４ｂ，２４ｃは、収納領域２１ｃ１，２１ｃ２，２１ｃ３内で各半導体ユニットの半導体チップのコレクタ電極に電気的にそれぞれ接続されている。Ｕ端子２７ａとＶ端子２７ｂとＷ端子２７ｃとは、収納領域２１ｃ１，２１ｃ２，２１ｃ３内で各半導体ユニットの半導体チップのエミッタ電極に電気的に接続されている。また、Ｎ端子である第１パワー端子２２ａ，２２ｂ，２２ｃは、収納領域２１ｃ１，２１ｃ２，２１ｃ３内で各半導体ユニットの半導体チップのエミッタ電極に電気的にそれぞれ接続されている。
次に、キャパシタ３０について図４を用いて説明する。図４は、第１の実施の形態のキャパシタである。なお、図４（Ａ）は、キャパシタ３０の斜視図であり、図４（Ｂ）は、図４（Ａ）とは反対方向からのキャパシタ３０の斜視図である。キャパシタ３０は、ケース３１と第１接続端子３２と第２絶縁シート３３と第２接続端子３４とを含んでいる。
ケース３１は、キャパシタ本体である。ケース３１は、例えば、一対のフィルムの誘電体を積層して巻かれて、正極及び負極に接続されたキャパシタ素子を複数収納している。このため、ケース３１は、キャパシタ素子に対して絶縁性を保つことができ、軽量な材質により構成されている。このような材質は、例えば、エポキシ樹脂である。第１接続端子３２は、その他端部はケース３１内で全てキャパシタ素子のＮ極に電気的に接続されている。第１接続端子３２の一端部は、ケース３１の第３側部３１ａから外部に延出されている。第１接続端子３２のケース３１から延出している部分は、側面視で略Ｌ字状を成している。略Ｌ字状を成す第１接続端子３２は、図５で後述するように、第１導通部３２１と第１配線部３２２とを含む。第１導通部３２１は、他端部がケース３１内でキャパシタ素子のＮ極と電気的に接続されて、ケース３１のおもて面から鉛直に外部に延出している。第１配線部３２２は、第１導通部３２１に対して略直交して、ケース３１のおもて面に略平行に第３側部３１ａ側に延出している。また、第１接続端子３２のケース３１から延出している部分（第１配線部３２２）は、平面視で、第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃに分かれて櫛歯状を成している。なお、図４（Ｂ）では、第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃの符号の図示を省略している。この第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃの幅は、半導体モジュール２０の収納領域２１ｃ１，２１ｃ２，２１ｃ３（第１パワー端子２２ａ，２２ｂ，２２ｃ）の幅にそれぞれ対応している。第１接続端子３２は、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
第２接続端子３４は、その他端部はケース３１内で全てキャパシタ素子のＰ極に電気的に接続されている。第２接続端子３４の一端部は、ケース３１の第３側部３１ａから外部に延出されている。第２接続端子３４は、第１接続端子３２に対して、第３側部３１ａの反対側に離間して設けられている。第２接続端子３４のケース３１から延出している部分は、側面視で略Ｌ字状を成している。略Ｌ字状を成す第２接続端子３４は、図５で後述するように、第２導通部３４１と第２配線部３４２とを含む。第２導通部３４１は、他端部がケース３１内でキャパシタ素子のＰ極と電気的に接続されて、ケース３１のおもて面から鉛直に外部に延出している。第２配線部３４２は、第２導通部３４１に対して略直交して、ケース３１のおもて面に略平行に第３側部３１ａの反対側に延出している。第２接続端子３４は、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
第２絶縁シート３３は、第１接続端子３２よりも長く、ケース３１の第１接続端子３２と第２接続端子３４との間から外部に延出している。したがって、ケース３１の外部にて、第１接続端子３２と第２接続端子３４とは第２絶縁シート３３により絶縁性が維持される。第２絶縁シート３３は、可撓性を備え、絶縁性を有する絶縁材により構成されている。このような絶縁材は、例えば、全芳香族ポリアミドポリマーによる絶縁紙、フッ素系、ポリイミド系の樹脂材料により形成されたシート状のものが適用される。また、第２絶縁シート３３の先端部は、平面視で、第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃに分かれて櫛歯状を成している。なお、図４（Ｂ）では、第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃの符号の図示を省略している。この第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃの幅は、半導体モジュール２０の収納領域２１ｃ１，２１ｃ２，２１ｃ３（第１絶縁シート２３ａ，２３ｂ，２３ｃ）の幅にそれぞれ対応している。
なお、図示を省略するものの、ケース３１には端子がさらに設けられている。このような端子は、その他端部はケース３１内で全てのキャパシタ素子の正極及び負極にそれぞれ電気的に接続されている。端子の一端部は、ケース３１から外部に延出している。端子のケース３１における延出箇所は、第１接続端子３２及び第２接続端子３４と異なるところであればよい。例えば、第３側部３１ａの反対側の側部に沿って設けられる。端子は、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。
次に、連結部材４０ａ，４０ｂ，４０ｃについて説明する（図１を参照）。連結部材４０ａ，４０ｂ，４０ｃは、平面視で平板状を成している。連結部材４０ａ，４０ｂ，４０ｃの一端部の幅は、半導体モジュール２０の収納領域２１ｃ１，２１ｃ２，２１ｃ３（第２パワー端子２４ａ，２４ｂ，２４ｃ）の幅に対応している。連結部材４０ａ，４０ｂ，４０ｃの厚さは、第２パワー端子２４ａ，２４ｂ，２４ｃの厚さよりも薄く構成されている。連結部材４０ａ，４０ｂ，４０ｃの一端部は、第２パワー端子２４ａ，２４ｂ，２４ｃにレーザ溶接により接合されている。連結部材４０ａ，４０ｂ，４０ｃの他端部は、キャパシタ３０の第２接続端子３４にレーザ溶接により接合されている。レーザ溶接による接合は、連続的にレーザ光を発射するシームレーザ、パルス状のレーザ光を照射するスポットレーザのいずれでもよい。図１では、シームレーザにより接合している場合を示している。このため、図１の連結部材４０ａ，４０ｂ，４０ｃには、キャパシタ３０側及び半導体モジュール２０側にそれぞれ直線状のレーザ溶接痕４４ａ，４４ｂが表示されている。連結部材４０ａ，４０ｂ，４０ｃは、導電性に優れた金属により構成されている。このような金属は、例えば、銅あるいは銅合金である。なお、第１の実施の形態では、第２パワー端子２４ａ，２４ｂ，２４ｃに対して３つの連結部材４０ａ，４０ｂ，４０ｃをそれぞれ接合させている。これに限らず、第１接続端子３２、第２絶縁シート３３のように、平板状の連結部材の半導体モジュール２０側の端部を第２パワー端子２４ａ，２４ｂ，２４ｃに対応するように櫛歯状に分かれた形状であってもよい。
次に、半導体装置１０の半導体モジュール２０とキャパシタ３０との接続機構について、図５を用いて説明する。図５は、第１の実施の形態の半導体装置に含まれる接続機構を示す断面図である。なお、図５は、図１に示す一点鎖線Ｘ−Ｘにおける断面図である。なお、図５は、図１の半導体装置１０の他の連結部材４０ｂ，４０ｃの断面でも同様の構成を成す。
半導体装置１０では、キャパシタ３０の第１接続端子３２の第１配線部３２２が、半導体モジュール２０の第１パワー端子２２の第１接合領域２２１に接合されている。すなわち、図示を省略するものの、第１接続端子３２の第１配線部３２２の第１接続部分３２ａと第２接続部分３２ｂと第３接続部分３２ｃとが、半導体モジュール２０の第１パワー端子２２ａ，２２ｂ，２２ｃのそれぞれの第１接合領域に接合されている。なお、第１接合領域２２１は、第１パワー端子２２ａ，２２ｂ，２２ｃのそれぞれの第１接合領域の総称である。
キャパシタ３０の第２絶縁シート３３が第１接続端子３２を上側から覆って、半導体モジュール２０側に折れ曲がっている。第２絶縁シート３３の先端部は半導体モジュール２０の第１絶縁シート２３のテラス部２８上まで及んでいる。また、第２絶縁シート３３の先端部は、第２パワー端子２４の手前まで延伸している。すなわち、テラス部２８と第２絶縁シート３３の先端部との間、または、第２絶縁シート３３の先端部と連結部材４０との間に間隙が存在している。また、この際の第１接続端子３２の先端面から第２パワー端子２４の先端面までの間隔は、６ｍｍ以上、１２．５ｍｍ以下である。なお、テラス部２８は、平面視において後述する第２接合領域２４１から後述する第１接合領域２２１に向かう方向へ延伸する。また、図示を省略するものの、第２絶縁シート３３の先端部の第１取付部分３３ａと第２取付部分３３ｂと第３取付部分３３ｃとが、半導体モジュール２０の第１絶縁シート２３ａ，２３ｂ，２３ｃ上までそれぞれ及んでいる。
キャパシタ３０の第２接続端子３４の第２配線部３４２のおもて面は、半導体モジュール２０の第２パワー端子２４のおもて面と同一平面を成している。そして、連結部材４０の一端部がキャパシタ３０の第２接続端子３４の第２配線部３４２の第３接合領域３４３に接合され、連結部材４０の他端部が半導体モジュール２０の第２パワー端子２４の第２接合領域２４１に接合される。この際、第２接合領域２４１及び第３接合領域３４３が、第１接合領域２２１に対して平行に配置されている。また、図示を省略するものの、連結部材４０ａ，４０ｂ，４０ｃの他端部は、半導体モジュール２０の第２パワー端子２４ａ，２４ｂ，２４ｃの第２接合領域に接合されている。なお、第２接合領域２４１は、第２パワー端子２４ａ，２４ｂ，２４ｃのそれぞれの第２接合領域の総称である。これにより、連結部材４０は、キャパシタ３０の第２接続端子３４と、半導体モジュール２０の第２パワー端子２４とを電気的に接続する。このような連結部材４０の裏面とキャパシタ３０の第１接続端子３２の第１配線部３２２のおもて面との間には間隙が構成されている。第２絶縁シート３３はこの間隙に設けられる。このため、第１接続端子３２は、連結部材４０及び第２接続端子３４に対して絶縁性が維持される。また、第２絶縁シート３３は、図５の状態に限らず、この間隙の中で、連結部材４０の裏面、第１接続端子３２のおもて面、第２パワー端子２４の先端部に接触していてもよい。
次に、このような半導体装置１０における、半導体モジュール２０とキャパシタ３０との接続方法について図６〜図９並びに図５を用いて説明する。図６及び図８は、第１の実施の形態の半導体装置の接続方法を説明するための断面図である。図７及び図９は、第１の実施の形態の半導体装置の接続方法を説明するための斜視図である。なお、図６及び図８は、図５の断面図に対応している。図７及び図９は、半導体モジュール２０とキャパシタ３０との接続を拡大した斜視図である。
まず、キャパシタ３０の第１接続端子３２の第１配線部３２２の先端部を、半導体モジュール２０の第１パワー端子２２に位置合わせする。この際、キャパシタ３０の第２接続端子３４の第２配線部３４２のおもて面と、半導体モジュール２０の第２パワー端子２４（第２パワー端子２４ａ，２４ｂ，２４ｃ）のおもて面とは同一平面を成している。この状態において、レーザ溶接により、第１配線部３２２の先端部を第１パワー端子２２の第１接合領域２２１に接合する（図６）。また、既述の通り、第１配線部３２２は、平面視で、第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃに分かれた櫛歯状を成している。このため、第１配線部３２２の第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃは、端子領域２１ａ１，２１ａ２，２１ａ３の第１パワー端子２２ａ，２２ｂ，２２ｃの第１接合領域にそれぞれ接合される（図７）。なお、図７では、第１パワー端子２２ａ，２２ｂ，２２ｃは、第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃの裏側に存在しており、図７では表示されていない。また、図７では、第１接続端子３２の第１接続部分３２ａ、第２接続部分３２ｂ、第３接続部分３２ｃには、それぞれレーザ溶接痕４４ｃが表示されている。このレーザ溶接痕４４ｃも、シームレーザまたはスポットレーザのいずれかにより得られる。図７では、シームレーザにより接合している場合を示している。
次いで、キャパシタ３０の第２絶縁シート３３を半導体モジュール２０側に折り曲げる。第２絶縁シート３３を折り曲げる際には、第２絶縁シートは可撓性を有するため、一度に折り曲げることができる。折り曲げた後、第２絶縁シート３３の先端部は、半導体モジュール２０の第１パワー端子２２と第２パワー端子２４の間に露出されている第１絶縁シート２３のテラス部２８上に位置する（図８）。なお、折り曲げられた第２絶縁シート３３は、第１パワー端子２２、第１絶縁シート２３、第２パワー端子２４に触れていてもよい。また、既述の通り、第２絶縁シート３３の先端部は、平面視で第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃに分かれて櫛歯状を成している。このため、第２絶縁シート３３の第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃは、第１絶縁シート２３ａ，２３ｂ，２３ｃ上をそれぞれ覆っている（図９）。なお、第１絶縁シート２３ａ，２３ｂ，２３ｃは第２絶縁シート３３の第１取付部分３３ａ、第２取付部分３３ｂ、第３取付部分３３ｃの裏面に存在しており、図９では表示されていない。
次いで、連結部材４０の一端部と他端部とをキャパシタ３０の第２接続端子３４の第２配線部３４２のおもて面と半導体モジュール２０の第２パワー端子２４のおもて面とにそれぞれセットする。そして、レーザ溶接により、連結部材４０の一端部と他端部とをキャパシタ３０の第２配線部３４２のおもて面と半導体モジュール２０の第２パワー端子２４のおもて面とにそれぞれ接合する（図５）。連結部材４０の厚さは第２パワー端子２４の厚さよりも薄いために、より効果的にレーザ溶接を行うことができる。また、このような連結部材４０ａ，４０ｂ，４０ｃは、半導体モジュール２０の第２パワー端子２４ａ，２４ｂ，２４ｃとキャパシタ３０の第２接続端子３４の第２配線部３４２とをそれぞれ接合する（図１）。このようにして、半導体モジュール２０及びキャパシタ３０が連結された半導体装置１０が得られる。
このような半導体装置１０は、半導体モジュール２０とキャパシタ３０とを含んでいる。キャパシタ３０は、キャパシタ素子を含むケース３１、第１接続端子３２、第２接続端子３４、及び、第１接続端子３２と第２接続端子３４との間に設けられた第２絶縁シート３３を有し、第１接続端子３２、第２絶縁シート３３及び第２接続端子３４がケース３１から外部へ延出している。半導体モジュール２０は、第１パワー端子２２、第１絶縁シート２３及び第２パワー端子２４が順に重なっている端子積層部２５を有する。当該第１パワー端子２２は、第１接続端子３２と導電接続された第１接合領域２２１を有し、当該第２パワー端子２４は、第２接続端子３４と導電接続された第２接合領域２４１を有し、当該第１絶縁シート３３は、平面視において第２接合領域２４１から第１接合領域２２１に向かう方向へ延伸するテラス部２８を有する。
このような半導体装置１０は、半導体モジュール２０とキャパシタ３０とが連結部材４０及び第１接続端子３２により最短で接続されている。このため、半導体モジュール２０とキャパシタ３０との間の配線長も最短となる。これにより、半導体装置１０のインダクタンスを低減することができる。また、この接続において、第１接続端子３２と連結部材４０とが平行に設けられている。これにより、第１接続端子３２を導通する電流と、連結部材４０を導通する電流とは反対向きとなり、それぞれの電流により生じる磁界が相殺される。このため、半導体装置１０のインダクタンスをさらに低減することができる。したがって、半導体装置１０は、単に、半導体モジュール２０とキャパシタ３０とをネジ留めを用いて接続する場合に比べると、大幅にインダクタンスを低減することが可能となる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態とは異なる接続機構により半導体モジュール及びキャパシタを接続する場合について、図１０を用いて説明する。図１０は、第２の実施の形態の半導体装置に含まれる接続機構を示す断面図である。図１０は、第１の実施の形態の図５における半導体装置の断面図に対応するものである。なお、第２の実施の形態では、第１の実施の形態の半導体装置１０と同様の部品については同様の符号を付して、それらの説明については、簡略化、または、省略する。
半導体装置１０ａは、半導体モジュール２０とキャパシタ３０ａとを備えている。キャパシタ３０ａは、第１接続端子３２、第２絶縁シート３３、第２接続端子３４ａを含んでいる。第２接続端子３４ａは、第２導通部３４１と第２配線部３４２ａとを有する。但し、キャパシタ３０ａの第２配線部３４２ａは、第３側部３１ａ側に、第１接続端子３２の第１配線部３２２と平行に延出している。さらに、第２配線部３４２ａは、半導体モジュール２０の第２パワー端子２４に接合されている。すなわち、キャパシタ３０ａは、第１の実施の形態の連結部材４０を用いることなく、第２接続端子３４ａが半導体モジュール２０の第２パワー端子２４に直接接合されている。なお、この場合の第２接続端子３４ａの第２配線部３４２ａは、平面視で、第１接続端子３２と同様に櫛歯状に分かれた形状を成している。第２接続端子３４ａの第２配線部３４２ａの櫛歯状の先端部は、半導体モジュール２０の第２パワー端子２４ａ，２４ｂ，２４ｃの第２接合領域にそれぞれ接合される。すなわち、第２接続端子３４ａは、このように半導体モジュール２０の第２パワー端子２４の第２接合領域２４１に接合される。このため、第２接続端子３４ａの厚さは、第２パワー端子２４の厚さよりも薄く構成される。このため、第２接続端子３４ａは、第２パワー端子２４の第２接合領域２４１に対して効果的にレーザ溶接により接合することができる。なお、第２の実施の形態では、第１接続端子３２、第２接続端子３４ａ及び第２絶縁シート３３をケース３１のおもて面から延出した場合について説明している。第１接続端子３２、第２接続端子３４ａ及び第２絶縁シート３３はケース３１の第３側部３１ａから延出してもよい。この場合には、第１接続端子３２及び第２接続端子３４ａは、略Ｌ字状ではなく、平板状とする。第２絶縁シート３３は折れ曲がることなく平板状の第１接続端子３２及び第２接続端子３４ａと平行に延出する。
このような半導体装置１０ａもまた、半導体モジュール２０とキャパシタ３０ａとが第１接続端子３２及び第２接続端子３４ａにより最短で接続されている。このため、半導体モジュール２０とキャパシタ３０ａとの間の配線長も最短となる。これにより、半導体装置１０ａのインダクタンスを低減することができる。また、この接続において、第１接続端子３２と第２接続端子３４ａとが平行に設けられている。これにより、第１接続端子３２を導通する電流と、第２接続端子３４ａを導通する電流とは反対向きとなり、それぞれの電流により生じる磁界が相殺される。このため、半導体装置１０ａのインダクタンスをさらに低減することができ、半導体装置１０ａの信頼性の低下を防止できる。さらに、半導体装置１０ａでは、半導体装置１０の連結部材４０を用いずに、半導体モジュール２０とキャパシタ３０ａとが接続されている。このため、部品を削減することができ、また、連結部材４０を接合する工程が削減される。したがって、半導体装置１０ａの製造コストの増加を抑制することができる。
［第３の実施の形態］
第３の実施の形態では、第１，第２の実施の形態とは異なる接続機構により半導体モジュール及びキャパシタを接続する場合について、図１１を用いて説明する。図１１は、第３の実施の形態の半導体装置に含まれる接続機構を示す断面図である。図１１は、第１の実施の形態の図５における半導体装置の断面図に対応するものである。なお、第３の実施の形態では、第１，第２の実施の形態の半導体装置１０，１０ａと同様の構成については同様の符号を付して、それらの説明については、簡略化、または、省略する。
半導体装置１０ｂは、半導体モジュール２０とキャパシタ３０ｂとを備えている。キャパシタ３０ｂは、第１接続端子３２、第２絶縁シート１３３、第２接続端子３４ｂを含んでいる。この場合の第２接続端子３４ｂは、第２導通部３４１と第２配線部３４２ｂとを有する。但し、キャパシタ３０ｂの第２配線部３４２ｂは、第３側部３１ａ側に、第３側部３１ａの手前まで、第１接続端子３２の第１配線部３２２と平行に延出している。また、第２接続端子３４ｂの第２配線部３４２ｂのおもて面と半導体モジュール２０の第２パワー端子２４のおもて面とは同一平面を成している。連結部材４０の一端部は、第２パワー端子２４のおもて面の第２接合領域２４１に接合され、連結部材４０の他端部は、第２配線部３４２ｂのおもて面の第３接合領域３４３に接合されている。このようにして、半導体モジュール２０とキャパシタ３０ｂとが電気的に接続されている。
また、第２絶縁シート１３３は、ケース３１の第１接続端子３２と第２接続端子３４ｂとの間から延出している。なお、図１１の場合では、第２絶縁シート１３３は、第１接続端子３２のおもて面上を沿うように延出している。そして、第２絶縁シート１３３の先端部は、第１接続端子３２の先端部と第２接続端子３４ｂの先端部との間に位置する。これにより、第１接続端子３２と第２接続端子３４ｂとの絶縁性が維持される。そして、第１接続端子３２の第１配線部３２２のおもて面と連結部材４０の裏面との間に間隙が構成される。また、この間隙の間に第３絶縁シート４１が設けられる。すなわち、第３絶縁シート４１は、第１接続端子３２の先端部と第２接続端子３４ｂの先端部との間の第２絶縁シート１３３の先端部と第１絶縁シート２３の先端部との間に設けられている。なお、第３絶縁シート４１もまた、第２絶縁シート１３３と同様の材質により構成されている。また、第３絶縁シート４１の一端部は第１絶縁シート２３のテラス部２８と接着され、第３絶縁シート４１の他端部は第２絶縁シート１３３の先端部と接着されている。この際の接着には公知の接着剤が用いられている。第３絶縁シート４１の半導体モジュール２０側の端部は、平面視で、半導体モジュール２０の収納領域２１ｃ１，２１ｃ２，２１ｃ３に応じた櫛歯状となって分かれている。第３絶縁シート４１のキャパシタ３０ｂ側の端部は、平面視で、第２絶縁シート１３３と同じ幅、または、その幅よりも広く構成されている。この第２絶縁シート１３３及び第３絶縁シート４１により、第１接続端子３２は、第２接続端子３４ｂ及び連結部材４０並びに第２パワー端子２４に対して絶縁性を保つことができる。なお、第２絶縁シート１３３は、図５及び図１０の第２絶縁シート３３のように、第１接続端子３２を覆い、そのまま第１絶縁シート２３まで延出させてもよい。この場合、第２絶縁シート１３３の半導体モジュール２０側の端部は、図５及び図１０の第２絶縁シート３３と同様に櫛歯状とする。また、この場合には、第３絶縁シート４１は不要となる。
このような半導体装置１０ｂもまた、半導体モジュール２０とキャパシタ３０ｂとが第１接続端子３２及び連結部材４０により最短で接続されている。このため、半導体モジュール２０とキャパシタ３０ｂとの間の配線長も最短となる。これにより、半導体装置１０ｂのインダクタンスを低減することができる。また、この接続において、第１接続端子３２と連結部材４０とが平行に設けられている。これにより、第１接続端子３２を導通する電流と、連結部材４０を導通する電流とは反対向きとなり、それぞれの電流により生じる磁界が相殺される。このため、半導体装置１０ｂのインダクタンスをさらに低減することができる。
［第４の実施の形態］
第４の実施の形態では、第１〜第３の実施の形態とは異なる接続機構により半導体モジュール及びキャパシタを接続する場合について、図１２を用いて説明する。図１２は、第４の実施の形態の半導体装置に含まれる接続機構を示す断面図である。図１２は、第１の実施の形態の図５における半導体装置の断面図に対応するものである。なお、第４の実施の形態では、第１〜第３の実施の形態の半導体装置１０，１０ａ，１０ｂと同様の部品については同様の符号を付して、それらの説明については、簡略化、または、省略する。
半導体装置１０ｃは、半導体モジュール２０とキャパシタ３０ｃとを備えている。キャパシタ３０ｃは、第１接続端子１３２、第２絶縁シート２３３、第２接続端子３４ｃを含んでいる。この場合の第１接続端子１３２は第１導通部３２１と第１配線部３２２ａとを備えている。第１配線部３２２ａは、第３側部３１ａ側に、第３側部３１ａを多少超える程度にケース３１のおもて面に平行に延出している。また、第１接続端子１３２の第１配線部３２２ａは、平面視で、第１接続端子３２と同様に櫛歯状に分かれた形状を成している。第２接続端子３４ｃは、ケース３１のおもて面から上方に延出している。この際の第２接続端子３４ｃの先端面は、半導体モジュール２０の第２パワー端子２４のおもて面と同一平面を成す。また、半導体装置１０ｃでは、キャパシタ３０ｃのケース３１の第３側部３１ａと半導体モジュール２０の第１パワー端子２２との間に連結部材４３が設けられている。連結部材４３の一端部の裏面が第１パワー端子２２の第１接合領域２２１と電気的に接続されている。連結部材４３の他端部のおもて面は第１接続端子１３２の第１配線部３２２ａの裏面に電気的に接続されている。また、連結部材４３は、半導体モジュール２０の第１パワー端子２２ａ，２２ｂ，２２ｃにそれぞれ接続されている。
また、第２絶縁シート２３３は、ケース３１の第１接続端子１３２及び第２接続端子３４ｃの間から延出して、第１接続端子１３２及び連結部材４３を覆って、半導体モジュール２０の第１絶縁シート２３のテラス部２８に接続されている。このため、第２接続端子３４ｃと第１接続端子１３２とは絶縁性が維持されている。
連結部材４２は、側面視で略Ｌ字状を成し、係止部４２ａと第３配線部４２ｂとを有している。連結部材４２の第３配線部４２ｂの一端部の裏面は、半導体モジュール２０の第２パワー端子２４のおもて面の第２接合領域２４１に接合されている。連結部材４２の係止部４２ａは、キャパシタ３０ｃの第２接続端子３４ｃに掛けられて（係止して）、第２接続端子３４ｃの側面（図１２中左側）の第４接合領域３４４に接合されている。このようにして連結部材４２は、半導体モジュール２０の第２パワー端子２４とキャパシタ３０ｃの第２接続端子３４ｃとを電気的に接続している。また、このような連結部材４２が、半導体モジュール２０の第２パワー端子２４ａ，２４ｂ，２４ｃに対してそれぞれ設けられている。この際、連結部材４２（第３配線部４２ｂ）の裏面と、第１接続端子１３２のおもて面及び連結部材４３のおもて面との間に間隙が構成される。第２絶縁シート２３３は、この隙間の間に配置される。このため、連結部材４２と第１接続端子１３２及び連結部材４３との絶縁性、並びに、第１接続端子１３２及び連結部材４３と第２パワー端子２４との絶縁性がそれぞれ維持される。
このような半導体装置１０ｃもまた、半導体モジュール２０とキャパシタ３０ｃとが第１接続端子３２及び連結部材４３と連結部材４２により最短で接続されている。特に、連結部材４２は、第１の実施の形態の連結部材４０よりも短くすることができる。このため、半導体モジュール２０とキャパシタ３０ｃとの間の配線長もより最短とすることができる。これにより、半導体装置１０ｃのインダクタンスをより低減することができる。また、この接続において、第１接続端子３２及び連結部材４３と連結部材４２とが平行に設けられている。これにより、第１接続端子３２及び連結部材４３と連結部材４３を導通する電流と、連結部材４２を導通する電流とは反対向きとなり、それぞれの電流により生じる磁界が相殺される。このため、半導体装置１０ｃのインダクタンスをさらに低減することができる。
１０，１０ａ，１０ｂ，１０ｃ 半導体装置
２０ 半導体モジュール
２１，３１ ケース
２１ａ 第１側部
２１ａ１，２１ａ２，２１ａ３ 端子領域
２１ｂ 第２側部
２１ｃ，２１ｃ１，２１ｃ２，２１ｃ３ 収納領域
２２，２２ａ，２２ｂ，２２ｃ 第１パワー端子
２３，２３ａ，２３ｂ，２３ｃ 第１絶縁シート（第１絶縁部材）
２４，２４ａ，２４ｂ，２４ｃ 第２パワー端子
２５，２５ａ，２５ｂ，２５ｃ 端子積層部
２６ａ，２６ｂ，２６ｃ 制御端子
２７ａ Ｕ端子
２７ｂ Ｖ端子
２７ｃ Ｗ端子
２８，２８ａ，２８ｂ，２８ｃ テラス部
３０，３０ａ，３０ｂ，３０ｃ キャパシタ
３１ａ 第３側部
３２，１３２ 第１接続端子
３２ａ 第１接続部分
３２ｂ 第２接続部分
３２ｃ 第３接続部分
３３，１３３，２３３ 第２絶縁シート
３３ａ 第１取付部分
３３ｂ 第２取付部分
３３ｃ 第３取付部分
３４，３４ａ，３４ｂ，３４ｃ 第２接続端子
４０，４０ａ，４０ｂ，４０ｃ，４２，４３ 連結部材
４１ 第３絶縁シート
４２ａ 係止部
４２ｂ 第３配線部
４４ａ，４４ｂ，４４ｃ レーザ溶接痕
２２１ 第１接合領域
２４１ 第２接合領域
３２１ 第１導通部
３２２，３２２ａ 第１配線部
３４１ 第２導通部
３４２，３４２ａ，３４２ｂ 第２配線部
３４３ 第３接合領域
３４４ 第４接合領域

Claims (20)

  1. キャパシタ及び半導体モジュールを含む半導体装置であって、
    前記キャパシタは、キャパシタ素子を含むケース、第１接続端子、第２接続端子、及び、前記第１接続端子と前記第２接続端子との間に設けられた可撓性絶縁部材を有し、前記第１接続端子、前記可撓性絶縁部材及び前記第２接続端子が前記ケースから外部へ延出しており、
    前記半導体モジュールは、第１パワー端子、第１絶縁部材及び第２パワー端子が順に重なっている端子積層部を有し、
    前記第１パワー端子は、前記第１接続端子と導電接続された第１接合領域を有し、
    前記第２パワー端子は、前記第２接続端子と導電接続された第２接合領域を有し、
    前記第１絶縁部材は、平面視において前記第２接合領域から前記第１接合領域に向かう方向へ延伸するテラス部を有する、
    半導体装置。
  2. 前記端子積層部は、前記半導体モジュールの第１側部に設けられ、
    前記キャパシタの前記第１接続端子、前記可撓性絶縁部材及び前記第２接続端子は、前記第１側部の近傍に隣接して配置された、
    請求項１に記載の半導体装置。
  3. 前記第２接続端子から前記第２パワー端子までの電流経路の少なくとも一部は、前記可撓性絶縁部材を介して前記第１接続端子と平行である、
    請求項２に記載の半導体装置。
  4. 前記半導体モジュールにおいて、
    前記第１パワー端子の端及び前記第１接合領域は、前記第１絶縁部材の前記テラス部よりも外側にあり、
    前記第１絶縁部材の前記テラス部は、前記第２パワー端子の端よりも外側にある、
    請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記第１接続端子の主面の一端部は、前記第１パワー端子の前記第１接合領域に接合されている、
    請求項２または３に記載の半導体装置。
  6. 前記第２接続端子の第３接合領域及び前記第２パワー端子の前記第２接合領域を導電接続する連結部材をさらに備え、前記第２接合領域及び前記第３接合領域が、前記第１接合領域に対して平行に配置された、
    請求項５に記載の半導体装置。
  7. 前記連結部材の厚さは、前記第２パワー端子の厚さより薄い、
    請求項６に記載の半導体装置。
  8. 前記半導体モジュールは、前記第１側部に沿って前記端子積層部を複数設ける、
    請求項６に記載の半導体装置。
  9. 前記可撓性絶縁部材の前記第１側部側の縁部は、平面視で、前記端子積層部に対応して分かれた櫛歯状である、
    請求項８に記載の半導体装置。
  10. 前記第１接続端子または前記第２接続端子の前記第１側部側の縁部の少なくとも一方は、平面視で、櫛歯状である、
    請求項９に記載の半導体装置。
  11. 前記可撓性絶縁部材が前記ケースから外部へ延出する長さは、前記第１接続端子の前記ケースから外部へ延出する長さよりも長い、
    請求項６乃至１０のいずれか一項に記載の半導体装置。
  12. 前記可撓性絶縁部材の先端部は、前記第１絶縁部材の前記テラス部に面して配置されている、
    請求項１１に記載の半導体装置。
  13. 前記テラス部と前記可撓性絶縁部材の先端部との間、または前記可撓性絶縁部材の先端部と前記連結部材との間に間隙がある、
    請求項１２に記載の半導体装置。
  14. 前記連結部材は、Ｌ字状であって、一端部は前記第２パワー端子の縁部領域に接合され、他端部は前記第２接続端子に掛かり接合されている、
    請求項１２に記載の半導体装置。
  15. 前記可撓性絶縁部材の先端部と前記第１絶縁部材の前記テラス部とにそれぞれ接合され、前記第１接続端子と前記連結部材との間の間隙に設けられた第２絶縁部材を、
    さらに有する請求項６に記載の半導体装置。
  16. 前記第１接続端子は、前記半導体モジュール側に配線される第１配線部を備え、
    前記第２接続端子は、前記半導体モジュールの反対側に配線される第２配線部を備える、
    請求項６に記載の半導体装置。
  17. 前記第１接続端子の先端面から前記第２パワー端子の先端面までの間隔は、３ｍｍ以上１４．５ｍｍ以下である、
    請求項６乃至１５のいずれか一項に記載の半導体装置。
  18. 前記第１接続端子の先端面から前記第２パワー端子の先端面までの間隔は、６ｍｍ以上、１２．５ｍｍ以下である、
    請求項６乃至１５のいずれか一項に記載の半導体装置。
  19. 前記第１接続端子と前記第１パワー端子との接合面、前記第２接続端子と前記連結部材の一方の縁部との接合面、及び、前記連結部材の他方の縁部と前記第２パワー端子との接合面が平行である、
    請求項６乃至１８のいずれか一項に記載の半導体装置。
  20. 前記第１接合領域及び前記第２接合領域にレーザ溶接痕がある、
    請求項１乃至１９のいずれか一項に記載の半導体装置。
JP2019237613A 2019-12-27 2019-12-27 半導体装置 Active JP7467913B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019237613A JP7467913B2 (ja) 2019-12-27 2019-12-27 半導体装置
DE102020214735.3A DE102020214735A1 (de) 2019-12-27 2020-11-24 Halbleitervorrichtung
CN202011355736.2A CN113053843A (zh) 2019-12-27 2020-11-27 半导体装置
US17/107,552 US11410922B2 (en) 2019-12-27 2020-11-30 Semiconductor device comprising a capacitor
US17/883,074 US11887925B2 (en) 2019-12-27 2022-08-08 Semiconductor device comprising a capacitor
US18/469,840 US20240006303A1 (en) 2019-12-27 2023-09-19 Semiconductor device comprising a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019237613A JP7467913B2 (ja) 2019-12-27 2019-12-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2021106235A true JP2021106235A (ja) 2021-07-26
JP7467913B2 JP7467913B2 (ja) 2024-04-16

Family

ID=76310448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019237613A Active JP7467913B2 (ja) 2019-12-27 2019-12-27 半導体装置

Country Status (4)

Country Link
US (3) US11410922B2 (ja)
JP (1) JP7467913B2 (ja)
CN (1) CN113053843A (ja)
DE (1) DE102020214735A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004383A1 (ja) * 2022-06-27 2024-01-04 富士電機株式会社 半導体モジュール、半導体装置及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020116673B3 (de) * 2020-06-24 2021-09-30 Bayerische Motoren Werke Aktiengesellschaft Bauteil für einen elektrischen Fahrzeugantrieb, Baugruppe für einen elektrischen Fahrzeugantrieb sowie Verfahren zur elektrisch leitenden Verbindung zweier Bauteile

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187568B2 (en) * 2002-01-16 2007-03-06 Rockwell Automation Technologies, Inc. Power converter having improved terminal structure
JP2004128099A (ja) 2002-10-01 2004-04-22 Hitachi Ltd 水冷インバータ
JP2006165409A (ja) 2004-12-10 2006-06-22 Hitachi Ltd 電力変換装置
JP4736850B2 (ja) 2006-02-28 2011-07-27 株式会社豊田自動織機 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP4434181B2 (ja) 2006-07-21 2010-03-17 株式会社日立製作所 電力変換装置
JP4567029B2 (ja) 2007-06-22 2010-10-20 日立オートモティブシステムズ株式会社 電力変換装置
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
JP4657329B2 (ja) 2008-07-29 2011-03-23 日立オートモティブシステムズ株式会社 電力変換装置および電動車両
WO2014002442A1 (ja) 2012-06-29 2014-01-03 株式会社デンソー 半導体装置および半導体装置の接続構造
JP5672270B2 (ja) 2012-06-29 2015-02-18 株式会社デンソー 半導体モジュールの接続構造
US9078372B2 (en) * 2012-10-09 2015-07-07 Chicony Power Technology Co., Ltd Power system and power converting device thereof
US11570921B2 (en) 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
JP6422592B2 (ja) 2015-10-28 2018-11-14 三菱電機株式会社 電力変換装置
DE102017109706B3 (de) 2017-05-05 2018-03-08 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit Gleichspannungsverbindungselement
WO2018220214A1 (de) * 2017-06-02 2018-12-06 Bombardier Transportation Gmbh Leistungsphasenmodul eines umrichters, umrichter, und fahrzeug
DE102017209456B4 (de) * 2017-06-02 2018-12-27 Bombardier Transportation Gmbh Modulare Zwischenkreisschaltung eines Umrichters, Umrichterschaltung, Energiewandler und Fahrzeug

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004383A1 (ja) * 2022-06-27 2024-01-04 富士電機株式会社 半導体モジュール、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20210202372A1 (en) 2021-07-01
CN113053843A (zh) 2021-06-29
US11887925B2 (en) 2024-01-30
US20240006303A1 (en) 2024-01-04
US11410922B2 (en) 2022-08-09
JP7467913B2 (ja) 2024-04-16
US20220384399A1 (en) 2022-12-01
DE102020214735A1 (de) 2021-07-01

Similar Documents

Publication Publication Date Title
US10398023B2 (en) Semiconductor device
JP6969501B2 (ja) 半導体装置
KR20160036505A (ko) 반도체 장치 및 그 제조 방법
CN110137160B (zh) 半导体器件
JP6439750B2 (ja) 半導体装置
US11887925B2 (en) Semiconductor device comprising a capacitor
US11908778B2 (en) Semiconductor module
KR101734712B1 (ko) 파워모듈
WO2020208739A1 (ja) 半導体装置
WO2019064904A1 (ja) 半導体モジュール
WO2021029150A1 (ja) 半導体装置
JP2023086353A (ja) 半導体モジュール
JP2022006876A (ja) 半導体装置
US11984386B2 (en) Semiconductor device
US20240030211A1 (en) Semiconductor module
WO2022075003A1 (ja) 半導体装置
JP2023088055A (ja) 半導体装置
CN114902407A (zh) 半导体模块
JP2023128709A (ja) 半導体モジュール
JP2024018064A (ja) 半導体装置
JP2023156806A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7467913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150