JP2021072465A - 回路装置、音再生装置及び電子機器 - Google Patents

Abstract

【課題】小型スピーカー又はブザー等を用いて高品質な音声を再生可能な回路装置等を提供すること。【解決手段】回路装置１００は、ＰＷＭ信号ＳＰＷＭを音出力器１０に出力するＰＷＭ信号出力回路１１０と、ＰＷＭ信号出力回路１１０を制御する処理回路１２０と、を含む。音出力器１０が出力可能な周波数帯域を出力可能帯域とし、出力可能帯域の下限より低い周波数帯域を非出力低帯域とする。ＰＷＭ信号出力回路１１０は、非出力低帯域に属する基音の複数の倍音のうち出力可能帯域に属する倍音を用いた疑似サウンドデータに基づくＰＷＭ信号ＳＰＷＭを出力する。【選択図】図１

Description

本発明は、回路装置、音再生装置及び電子機器等に関する。

音声データに基づいてスピーカー等を駆動することで、スピーカー等から音声を再生する音声再生装置が知られている。特許文献１には、メモリーに記憶されたミドルウェアをＣＰＵが実行することで、そのミドルウェアにより音声データをＰＷＭ信号に変換し、そのＰＷＭ信号に基づいてＨブリッジ回路がスピーカーを駆動する音声再生装置が開示されている。また特許文献２には、音声データに基づいて倍音信号を生成し、その倍音信号を用いて帯域拡張を行うことで、高品質な音声情報を得ることと、ＣＰＵ等の演算負荷を低減することとを両立させる手法が開示されている。

特開２０１８−１５５９７６号公報 特開２０１７−１２２７９２号公報

上記特許文献２では倍音信号を用いて帯域拡張を行っているが、スピーカー等の音声出力器の周波数特性は考慮されていないため、高品質な音声が再生されないおそれがある。例えば、音声出力器が再生可能な周波数帯域が狭い場合、或いは、音声データに主に含まれる周波数帯域と、音声出力器が再生可能な周波数帯域とが合っていない場合等において、高品質な音声が再生されないおそれがある。

本開示の一態様は、ＰＷＭ信号を音出力器に出力するＰＷＭ信号出力回路と、前記ＰＷＭ信号出力回路を制御する処理回路と、を含み、前記音出力器が出力可能な周波数帯域を出力可能帯域とし、前記出力可能帯域の下限より低い周波数帯域を非出力低帯域としたとき、前記ＰＷＭ信号出力回路は、前記非出力低帯域に属する基音の複数の倍音のうち前記出力可能帯域に属する倍音を用いた疑似サウンドデータに基づくＰＷＭ信号を出力する回路装置に関係する。

回路装置及び音再生装置１の構成例。 回路装置の動作を説明する図。 回路装置の動作を説明する図。 疑似サウンドデータの第１生成手法を説明する図。 処理装置の動作を説明する図。 疑似サウンドデータの第２生成手法を説明する図。 サウンドデータ出力回路及びＰＷＭ信号生成回路の詳細な構成例。 サウンドデコーダーのステート遷移図。 ＰＷＭ変換回路の動作を説明する図。 ＰＷＭ変換回路の動作を説明する図。 電子機器の構成例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．回路装置及び音再生装置
図１は、回路装置１００及び音再生装置１の構成例である。音再生装置１は、音出力器１０と回路装置１００と外部メモリー２０とを含む。回路装置１００は、ＰＷＭ信号出力回路１１０と処理回路１２０とメモリー１３０とインターフェース回路１４０とを含む。なお、本実施形態は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、外部メモリー２０を用いない場合には回路装置１００がインターフェース回路１４０を含まなくてもよい。

回路装置１００は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば、回路装置１００は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。回路装置１００としては、マイクロコンピューター又はＣＰＵ（Central Processing Unit）等のプロセッサーを想定できるが、回路装置１００の適用対象はプロセッサーに限定されない。

音出力器１０は、回路装置１００からのＰＷＭ信号ＳＰＷＭに基づいて音を出力する。音は、音声又は音声以外の音である。音声は、人が発する声である。なお以下では、音が音声である場合を主に説明する。音出力器１０は、音出力デバイス１１とアンプ回路１２とを含む。

音出力デバイス１１は、電気信号を音に変換するデバイスである。音出力デバイス１１としては、電気信号に基づいて発生させた磁気により振動板を振動させることで音を出力するスピーカー又はブザー、或いは、電気信号により圧電素子を振動させることで音を出力するスピーカー又はブザー等を想定できる。スピーカーとしては、音声帯域の一部又は全部を出力できないような小型スピーカーが想定される。ブザーは、音声出力ではなくアラーム音等の出力を想定したデバイスであるが、本実施形態では音声出力にブザーを用いてもよい。ブザーは、音声出力用のスピーカーに比べると、周波数特性のピークが音声帯域より高く、且つ再生可能な帯域が狭い特徴がある。

アンプ回路１２は、ＰＷＭ信号ＳＰＷＭを増幅し、その増幅した信号により音出力デバイス１１を駆動する。アンプ回路１２はＨブリッジ回路である。Ｈブリッジ回路は、電源と音出力デバイス１１の正極との間に接続される第１トランジスターと、グランドと音出力デバイス１１の負極との間に接続される第２トランジスターと、電源と音出力デバイス１１の負極との間に接続される第３トランジスターと、グランドと音出力デバイス１１の正極との間に接続される第４トランジスターと、を含む。ＰＷＭ信号ＳＰＷＭがハイレベルのとき、第１、第２トランジスターがオンであり、第３、第４トランジスターがオフである。ＰＷＭ信号ＳＰＷＭがローレベルのとき、第１、第２トランジスターがオフであり、第３、第４トランジスターがオンである。なお、図１ではアンプ回路１２が回路装置１００の外部に設けられるが、アンプ回路１２が回路装置１００に内蔵されてもよい。

処理回路１２０は、ＰＷＭ信号出力回路１１０を制御する。具体的には、音再生を指示するコマンドＣＭＤをＰＷＭ信号出力回路１１０に発行する。ＰＷＭ信号出力回路１１０は、そのコマンドＣＭＤを受け付けたとき、ＰＷＭ信号ＳＰＷＭを音出力器１０に出力する。これにより、音出力器１０から音が再生される。処理回路１２０はロジック回路である。例えば、回路装置１００が上述したプロセッサーである場合、処理回路１２０はＣＰＵコアに相当する。

図２と図３は、回路装置１００の動作を説明する図である。ＰＷＭ信号出力回路１１０は、疑似サウンドデータに基づくＰＷＭ信号ＳＰＷＭを出力する。疑似サウンドデータは、非出力低帯域ＢＤＬに属する基音ｘの複数の倍音２ｘ、３ｘ、・・・のうち出力可能帯域ＢＤａに属する倍音を用いている。

出力可能帯域ＢＤａは、音出力器１０が出力可能な周波数帯域である。ここで「出力可能」とは、人が可聴である所定の音圧ＰＭＩＮａ以上の音圧を出力できることを意味する。具体的には、出力可能帯域ＢＤａは、音出力デバイス１１の周波数特性ＦＰＣにおいて音出力デバイス１１が出力可能な周波数帯域である。例えば、出力可能帯域ＢＤａは、周波数特性ＦＰＣにおいて、人が可聴な所定の音圧ＰＭＩＮａ以上の大きな音圧が得られる周波数帯域である。非出力低帯域ＢＤＬは、出力可能帯域ＢＤａの下限ｆｍｉｎより低い周波数帯域である。即ち、非出力低帯域ＢＤＬは、周波数特性ＦＰＣにおいて音圧ＰＭＩＮａ以下である周波数帯域のうち、低周波側の帯域である。

倍音は、基音ｘの周波数をｎ倍した音である。ｎは２以上の整数である。ｎを倍数と呼び、基音ｘの周波数をｎ倍した倍音をｎ倍音と呼ぶこととする。図３では、３倍音以上の倍音が出力可能帯域ＢＤａに含まれる。但し、基音ｘは、非出力低帯域ＢＤＬに含まれる任意の周波数なので、基音ｘの周波数によって、出力可能帯域ＢＤａに含まれる最小の倍音は異なる。即ち、基音ｘの周波数が低いほど、出力可能帯域ＢＤａに含まれる最小の倍音の倍数が、大きくなる。

本実施形態によれば、ＰＷＭ信号出力回路１１０が、出力可能帯域ＢＤａに属する倍音を用いた疑似サウンドデータに基づいて、ＰＷＭ信号ＳＰＷＭを出力する。これにより、音出力器１０から出力される音が、非出力低帯域ＢＤＬに属する基音ｘがあたかも出力されているかのような音となる。即ち、本来は音出力デバイス１１が出力できない帯域の音が、倍音を用いることで疑似的に出力されるので、高品質な音声再生が可能となる。例えば、音出力デバイス１１が、音声帯域の一部又は全部を出力できない小型スピーカー、或いは音声出力を想定していないブザーである場合であっても、音声の倍音成分を用いた疑似サウンドデータによって音声を疑似的に再生可能になる。

より具体的には、ＰＷＭ信号出力回路１１０は、複数の倍音２ｘ、３ｘ、・・・のうち所定帯域ＢＤｂに属する倍音を用いた疑似サウンドデータに基づくＰＷＭ信号ＳＰＷＭを出力する。所定帯域ＢＤｂは、音出力器１０の周波数特性ＦＰＣにおける最も高い音圧ピークを含み且つ出力可能帯域ＢＤａ内の周波数帯域である。図２に示すように、周波数特性ＦＰＣにおいて最大音圧となる周波数ｆｂｒが、音圧ピークの周波数である。所定帯域ＢＤｂの下限は、出力可能帯域ＢＤａの下限より高く、所定帯域ＢＤｂの上限は、出力可能帯域ＢＤａの上限より低い。例えば、所定帯域ＢＤｂは、周波数特性ＦＰＣにおいて、音圧ＰＭＩＮａより大きい所定の音圧ＰＭＩＮｂ以上である周波数帯域である。つまり所定帯域ＢＤｂを設定することは、音圧のなるべく高い倍音を効率的に選ぶために、所定の大きさの音圧を含む周波数帯域を設定することを意味する。従って音圧ＰＭＩＮａより大きい任意の音圧ＰＭＩＮｂであれば、所定帯域ＢＤｂとして意味がある。

所定帯域ＢＤｂは、出力可能帯域ＢＤａの中でも比較的音圧が高い音圧ピーク付近の帯域である。本実施形態では、ＰＷＭ信号出力回路１１０が、所定帯域ＢＤｂに属する倍音を用いた疑似サウンドデータに基づいて、ＰＷＭ信号ＳＰＷＭを出力する。これにより、音出力器１０の出力特性が良い周波数帯域を用いて疑似的に音が再生されるので、より高品質な音再生が可能となる。

再生対象が音声である場合、例えば出力可能帯域ＢＤａの下限ｆｍｉｎは、５００Ｈｚ以上であり、所定帯域ＢＤｂの下限は、１ｋＨｚ以上である。

音声は１ｋＨｚ以下の成分を多く含んでいるため、１ｋＨｚ以下の帯域の全部又は一部を再生できない小型スピーカー又はブザーを用いると、通常の音声データをそのまま再生しただけでは低品質な音声が再生される。低品質とは、人が可聴できない音声品質である。本実施形態では、出力可能帯域ＢＤａの下限ｆｍｉｎが５００Ｈｚ以上、或いは音圧ピークを含む所定帯域ＢＤｂの下限が１ｋＨｚ以上であるような小型スピーカー又はブザーを用いた場合であっても、所定帯域ＢＤｂ内の倍音を用いることで、高品質な音声を再生できる。

本実施形態において、疑似サウンドデータは、所定帯域ＢＤｂを通過させるハイパスフィルター処理又はバンドパスフィルター処理された音声データである。

本実施形態によれば、所定帯域ＢＤｂを通過させるハイパスフィルター処理又はバンドパスフィルター処理によって、所定帯域ＢＤｂに含まれる倍音が抽出される。これにより、所定帯域ＢＤｂに属する倍音を用いた疑似サウンドデータが生成される。なお、疑似サウンドデータ生成手法の詳細は後述する。

なお、図２と図３では所定帯域ＢＤｂの上限が出力可能帯域ＢＤａの上限より低いとしたが、これに限定されず、所定帯域ＢＤｂの上限が出力可能帯域ＢＤａの上限より高くてもよい。例えば、ハイパスフィルター処理を用いて疑似サウンドデータが作成される場合には、所定帯域ＢＤｂの上限が無限であってもよい。

本実施形態では、処理回路１２０は、ＰＷＭ信号ＳＰＷＭの出力を指示するコマンドＣＭＤを発行する。ＰＷＭ信号出力回路１１０は、処理回路１２０からコマンドＣＭＤを受け付けたとき、疑似サウンドデータからＰＷＭ信号ＳＰＷＭを生成し、生成したＰＷＭ信号ＳＰＷＭを音出力器１０に出力する。

本実施形態によれば、処理回路１２０がコマンドＣＭＤを発行するだけで、ＰＷＭ信号出力回路１１０が疑似サウンドデータからＰＷＭ信号ＳＰＷＭを生成する。即ち、ＰＷＭ信号出力回路１１０は、処理回路１２０とは別に設けられたハードウェア回路であり、そのハードウェア回路が、ＰＷＭ信号ＳＰＷＭを生成する処理負荷を負うことになる。これにより、処理回路１２０の負荷を増加させることなく音再生を実現できる。例えば、回路装置１００として、電子機器に実装されたプロセッサーを想定できる。この場合、プロセッサーは電子機器の制御処理を行う必要がある。本実施形態では、音再生時においてもＣＰＵコアのリソースを制御処理に当てることが可能である。

なお、上記ではＰＷＭ信号出力回路１１０をハードウェア回路としたが、ＰＷＭ信号出力回路１１０の機能はソフトウェア処理によって実現されてもよい。即ち、ＰＷＭ信号出力回路１１０の機能が記述されたプログラムが不図示のメモリーに記憶され、そのプログラムを処理回路１２０が実行することで、ＰＷＭ信号出力回路１１０の機能が実現されてもよい。この場合であっても、倍音を用いた疑似サウンドデータからＰＷＭ信号ＳＰＷＭが生成されることで、高品質な音声再生が可能である。

図１を用いて、ＰＷＭ信号出力回路１１０の詳細な構成例について説明する。図１に示すように、ＰＷＭ信号出力回路１１０はサウンドデータ出力回路１１１とＰＷＭ信号生成回路１１２とを含む。

サウンドデータ出力回路１１１は、疑似サウンドデータに基づいて出力サウンドデータＳＤＱを出力する。サウンドデータ出力回路１１１は、疑似サウンドデータに何らかの処理を加えた後に出力サウンドデータＳＤＱとして出力してもよいし、疑似サウンドデータをそのまま出力サウンドデータＳＤＱとして出力してもよい。例えば疑似サウンドデータが圧縮データである場合には、サウンドデータ出力回路１１１は、疑似サウンドデータを展開した後に出力サウンドデータＳＤＱとして出力する。

具体的には、回路装置１００に内蔵されたメモリー１３０が疑似サウンドデータＳＤＴａを記憶する。メモリー１３０は不揮発性メモリー又はＲＡＭ等の半導体メモリーである。メモリー１３０が不揮発性メモリーである場合、疑似サウンドデータＳＤＴａが予めメモリー１３０に書き込まれていてもよい。サウンドデータ出力回路１１１は、メモリー１３０に記憶された疑似サウンドデータＳＤＴａを読み出し、その疑似サウンドデータＳＤＴａに基づいて出力サウンドデータＳＤＱを出力する。

或いは、回路装置１００の外部に設けられた外部メモリー２０が疑似サウンドデータＳＤＴｂを記憶する。外部メモリー２０は不揮発性メモリー又はＲＡＭ等の半導体メモリーである。外部メモリー２０が不揮発性メモリーである場合、疑似サウンドデータＳＤＴｂが予め外部メモリー２０に書き込まれていてもよい。インターフェース回路１４０は、外部メモリー２０から疑似サウンドデータＳＤＴｂを受信する。例えば、インターフェース回路１４０が読み出しコマンドを外部メモリー２０に送信し、その読み出しコマンドを受けて外部メモリー２０が疑似サウンドデータＳＤＴｂを読み出し、その疑似サウンドデータＳＤＴｂをインターフェース回路１４０に送信する。サウンドデータ出力回路１１１は、インターフェース回路１４０が受信した疑似サウンドデータＳＤＴｂに基づいて出力サウンドデータＳＤＱを出力する。

ＰＷＭ信号生成回路１１２は、出力サウンドデータＳＤＱに基づいてＰＷＭ信号ＳＰＷＭを生成し、生成したＰＷＭ信号ＳＰＷＭを音出力器１０に出力する。具体的には、所定の変換規則を用いて出力サウンドデータＳＤＱをＰＷＭ信号ＳＰＷＭに変換する。変換規則の一例については後述する。例えば出力サウンドデータＳＤＱは、音の波形をサンプリングした時系列データとなっている。ＰＷＭ信号生成回路１１２は、各サンプリングデータを、そのサンプリングデータの値に応じたパルス幅のＰＷＭ信号に変換する。

以上の再生処理は、処理回路１２０が発行したコマンドＣＭＤをトリガーとして実行される。即ち、サウンドデータ出力回路１１１は、コマンドＣＭＤを受け付けたとき、メモリー１３０又は外部メモリー２０から疑似サウンドデータを読み出し、その疑似サウンドデータに基づいて出力サウンドデータＳＤＱをＰＷＭ信号生成回路１１２に出力する。その出力サウンドデータＳＤＱを受けて、ＰＷＭ信号生成回路１１２がＰＷＭ信号ＳＰＷＭを音出力器１０に出力する。このように、処理回路１２０がコマンドＣＭＤを発行することで、疑似サウンドデータに基づいて音出力器１０から音が再生される。

２．疑似サウンドデータの生成手法
図４は、疑似サウンドデータの第１生成手法を説明する図である。なお図４では、回路装置１００において疑似サウンドデータ生成に関係するブロックのみ図示し、他のブロックの図示を省略している。

第１生成手法では、回路装置１００の外部装置である処理装置２００が疑似サウンドデータを生成する。処理装置２００は、例えばＰＣ（Personal Computer）又はサーバー等の情報処理装置である。

処理装置２００は、サウンドデータＶＤＴから所定帯域ＢＤｂの成分を抽出し、その所定帯域ＢＤｂの成分を強調することで、疑似サウンドデータＳＤＴａを生成する。サウンドデータＶＤＴは、所定帯域ＢＤｂの成分が強調されていない元のサウンドデータである。例えばサウンドデータＶＤＴは、通常の音声再生用のスピーカー用に録音された音声データである。

図５は、処理装置２００の動作を説明する図である。サウンドデータＶＤＴは、所定帯域ＢＤｂよりも低周波側に音圧ピークを有する。即ち、通常では音出力器１０による再生に適さないサウンドデータＶＤＴが想定されている。

図４に示すように、処理装置２００は、サウンドデータＶＤＴに対してバンドパスフィルター処理２２１を行い、その結果であるサウンドデータＢＰＱに対してゲイン処理２２２を行う。処理装置２００は、ゲイン処理２２２の結果を疑似サウンドデータＳＤＴａとして出力する。図５に示すように、バンドパスフィルター処理２２１は、所定帯域ＢＤｂを通過帯域とする周波数特性ＣＢＰを有する。なお処理装置２００は、サウンドデータＶＤＴに対してハイパスフィルター処理を行うことで、サウンドデータＢＰＱを出力してもよい。この場合も、ハイパスフィルター処理の通過帯域が所定帯域ＢＤｂとなる。即ち、ハイパスフィルター処理のカットオフ周波数が所定帯域ＢＤｂの下限である。

ゲイン処理２２２は、サウンドデータＢＰＱの音圧にゲインを乗算することで、疑似サウンドデータＳＤＴａを生成する。例えば、ゲインは、周波数に依らず一定である。ゲインは可変に設定可能であってもよい。またゲインは０より大きい任意の実数倍であればよい。生成された疑似サウンドデータＳＤＴａは、回路装置１００のメモリー１３０に記憶される。

図５に示すように、サウンドデータＢＰＱの周波数特性は、サウンドデータＶＤＴの所定帯域ＢＤｂ内の成分が持ち上がり、所定帯域ＢＤｂ外の成分が減衰したような特性となる。即ち、サウンドデータＢＰＱは、通常の音声データが有する周波数特性よりも、高周波側に帯域が広がったような周波数特性を有する。疑似サウンドデータＳＤＴａも同様に、通常の音声データが有する周波数特性よりも、高周波側に帯域が広がったような周波数特性を有する。

なお、以上では処理装置２００が生成した疑似サウンドデータがメモリー１３０に記憶される場合を例に説明したが、処理装置２００が生成した疑似サウンドデータが外部メモリー２０に記憶されてもよい。この場合の疑似サウンドデータは図１のＳＤＴｂに相当する。

また、以上では回路装置１００の外部装置である処理回路１２０が疑似サウンドデータを生成する場合を例に説明したが、回路装置１００が内部で疑似サウンドデータを生成してもよい。これを、疑似サウンドデータの第２生成手法とする。

図６は、疑似サウンドデータの第２生成手法を説明する図である。第２生成手法では、図１のメモリー１３０又は外部メモリー２０にサウンドデータＶＤＴが記憶され、サウンドデータ出力回路１１１が、メモリー１３０又は外部メモリー２０に記憶されるサウンドデータＶＤＴに基づいて疑似サウンドデータを生成する。

図６に示すように、サウンドデータ出力回路１１１は、サウンドデータＶＤＴに対してバンドパスフィルター処理１２１を行い、その結果であるサウンドデータＢＰＱに対してゲイン処理１２２を行う。バンドパスフィルター処理１２１はハイパスフィルター処理であってもよい。サウンドデータ出力回路１１１は、ゲイン処理１２２の結果である疑似サウンドデータを出力サウンドデータＳＤＱとして出力する。なお、バンドパスフィルター処理１２１、ハイパスフィルター処理、及びゲイン処理１２２は、図４で説明したバンドパスフィルター処理２２１、ハイパスフィルター処理、及びゲイン処理２２２と同様である。

メモリー１３０又は外部メモリー２０に記憶されたサウンドデータが圧縮データである場合には、サウンドデータ出力回路１１１は、圧縮データを展開してサウンドデータＶＤＴを取得し、そのサウンドデータＶＤＴをバンドパスフィルター処理１２１に入力する。

３．サウンドデータ出力回路及びＰＷＭ信号生成回路
図７は、サウンドデータ出力回路１１１及びＰＷＭ信号生成回路１１２の詳細な構成例である。サウンドデータ出力回路１１１は、サウンドデコーダー１５２とコマンド制御回路１５３と第１割り込み回路１５１とレジスター１５４とを含む。ＰＷＭ信号生成回路１１２は、サウンドバッファー１６２とＰＷＭ変換回路１６３と第２割り込み回路１６１とを含む。

サウンドデータ出力回路１１１は、疑似サウンドデータのデコード処理を行い、その結果を出力サウンドデータＳＤＱとして出力する。デコード処理の一例は、メモリー１３０又は外部メモリー２０から入力された疑似サウンドデータのフォーマットを、ＰＷＭ変換回路１６３が受け付け可能なフォーマットに変換する処理である。或いは、デコード処理の他の例は、メモリー１３０又は外部メモリー２０に圧縮された疑似サウンドデータが記憶されている場合に、その圧縮データを展開する処理である。なお、図６のようにサウンドデータ出力回路１１１が疑似サウンドデータを生成する場合、サウンドデコーダー１５２がバンドパスフィルター処理１２１及びゲイン処理１２２を実行する。

処理回路１２０は、サウンドデコーダー１５２のステートを制御するコマンドをレジスター１５４に書き込む。即ち、処理回路１２０が、コマンドに対応したレジスター値をレジスター値に書き込むことによって、コマンドを発行する。コマンド制御回路１５３は、レジスター１５４に書き込まれたコマンドに基づいてサウンドデコーダー１５２のステートを制御する。

図８は、サウンドデコーダー１５２のステート遷移図である。回路装置１００の起動後に処理回路１２０が初期化コマンドＲＧａを発行すると、サウンドデコーダー１５２が初期化ステートＳＴ１に遷移する。初期化ステートＳＴ１において、サウンドデコーダー１５２は動作設定等の初期化処理を行う。

初期化ステートＳＴ１において、処理回路１２０がアイドルコマンドＲＧｂを発行すると、サウンドデコーダー１５２がアイドルステートＳＴ２に遷移する。アイドルステートＳＴ２は、サウンドデコーダー１５２が処理回路１２０からの再生コマンドを待つ待機状態である。

アイドルステートＳＴ２において、処理回路１２０が再生コマンドＣＭＤを発行すると、サウンドデコーダー１５２が再生ステートＳＴ３に遷移する。再生ステートＳＴ３において、サウンドデコーダー１５２は、疑似サウンドデータに対するデコード処理を行って出力サウンドデータＳＤＱを出力する。

再生が終了すると、サウンドデコーダー１５２はアイドルステートＳＴ２に遷移する。或いは、再生ステートＳＴ３において、処理回路１２０が再生停止コマンドを発行すると、サウンドデコーダー１５２はアイドルステートＳＴ２に遷移する。

図７に示すように、第１割り込み回路１５１は、第１割り込み信号ＩＲＱ１を処理回路１２０に出力する。具体的には、第１割り込み回路１５１は、サウンドデコーダー１５２に入力されるデータの状態、又はサウンドデコーダー１５２の動作状態に基づいて、第１割り込み信号ＩＲＱ１を出力する。

第１割り込み信号ＩＲＱ１が出力される条件としては種々想定できる。例えば、メモリー１３０又は外部メモリー２０から疑似サウンドデータが入力されない場合、或いはメモリー１３０又は外部メモリー２０から入力される疑似サウンドデータのフォーマットにエラーがある場合に、第１割り込み信号ＩＲＱ１が出力される。或いは、デコード処理の異常が発生したとき、又はステート遷移エラーが発生したとき等、サウンドデコーダー１５２の動作異常が検出された場合に、第１割り込み信号ＩＲＱ１が出力される。これらは、エラー発生に伴う第１割り込み信号ＩＲＱ１の出力である。正常動作時においては、例えばサウンドデコーダー１５２が特定のステート間で遷移した場合に第１割り込み信号ＩＲＱ１が出力される。図８の例には４つの遷移が存在するが、その４つの遷移のうち特定の１又は複数の遷移が発生したとき、第１割り込み信号ＩＲＱ１が出力される。第１割り込み信号ＩＲＱ１を発生させる遷移は、例えばレジスター設定等によって任意に選択可能である。

本実施形態によれば、処理回路１２０が第１割り込み信号ＩＲＱ１によってサウンドデコーダー１５２の動作状態を知ることが可能となる。即ち、ＰＷＭ信号出力回路１１０が処理回路１２０とは別のハードウェア回路により構成される場合には、何らかの手段によってサウンドデコーダー１５２の動作状態が通知されない限り、処理回路１２０はサウンドデコーダー１５２の動作状態を知ることができない。本実施形態では、その通知手段が第１割り込み信号ＩＲＱ１となっている。

次にＰＷＭ信号生成回路１１２について説明する。サウンドバッファー１６２は、サウンドデコーダー１５２から出力された出力サウンドデータＳＤＱをバッファリングする。例えば、サウンドバッファー１６２は、出力サウンドデータＳＤＱを一時記憶するレジスター又はメモリーである。

ＰＷＭ変換回路１６３は、サウンドバッファー１６２がバッファリングした出力サウンドデータＳＤＱをＰＷＭ信号ＳＰＷＭ＿Ｐ、ＳＰＷＭ＿Ｎに変換する。ＰＷＭ信号ＳＰＷＭ＿Ｐ、ＳＰＷＭ＿Ｎは差動であり、図１のＰＷＭ信号ＳＰＷＭに相当する。

図９と図１０は、ＰＷＭ変換回路１６３の動作を説明する図である。出力サウンドデータＳＤＱは音の波形に応じた時系列データを含む。ここでは、時系列データの各データが４ビットであるとする。

簡単のために、図９に、例えば４ビットデータをＰＷＭ変換する場合のＰＷＭ信号発生例を示す。

図１０は、４ビットＰＷＭ信号の波形例である。クロック信号ＣＬＫは、ＰＷＭ変換回路１６３がＰＷＭ信号生成に用いるクロック信号である。クロック信号ＣＬＫの１６周期がＰＷＭ信号の１周期に相当する。図１０では、ＰＷＭ信号の１周期に対応したクロック信号ＣＬＫに、順に０〜１５の番号を付している。図１０には、４ビットデータが「００００」である場合の波形例を示している。

図７に示すように、第２割り込み回路１６１は、第２割り込み信号ＩＲＱ２を処理回路１２０に出力する。具体的には、第２割り込み回路１６１は、サウンドバッファー１６２入力されるデータの状態、又はＰＷＭ変換回路１６３に入力されるデータの状態、又はサウンドバッファー１６２の動作状態、又はＰＷＭ変換回路１６３の動作状態に基づいて、第２割り込み信号ＩＲＱ２を出力する。

第２割り込み信号ＩＲＱ２が出力される条件としては種々想定できる。例えば、サウンドバッファー１６２に出力サウンドデータＳＤＱが入力されない場合、或いはサウンドバッファー１６２に入力された出力サウンドデータＳＤＱのフォーマットにエラーがある場合に、第２割り込み信号ＩＲＱ２が出力される。或いは、サウンドバッファー１６２の動作に動作異常が検出された場合に、第２割り込み信号ＩＲＱ２が出力される。或いは、ＰＷＭ変換回路１６３に出力サウンドデータＳＤＱが入力されない場合、或いはＰＷＭ変換回路１６３に入力された出力サウンドデータＳＤＱのフォーマットにエラーがある場合に、第２割り込み信号ＩＲＱ２が出力される。或いは、ＰＷＭ変換回路１６３の動作に動作異常が検出された場合に、第２割り込み信号ＩＲＱ２が出力される。

本実施形態によれば、処理回路１２０が第２割り込み信号ＩＲＱ２によってサウンドバッファー１６２及びＰＷＭ変換回路１６３の動作状態を知ることが可能となる。即ち、ＰＷＭ信号出力回路１１０が処理回路１２０とは別のハードウェア回路により構成される場合には、何らかの手段によってサウンドバッファー１６２及びＰＷＭ変換回路１６３の動作状態が通知されない限り、処理回路１２０はサウンドバッファー１６２及びＰＷＭ変換回路１６３の動作状態を知ることができない。本実施形態では、その通知手段が第２割り込み信号ＩＲＱ２となっている。

４．電子機器
図１１は、回路装置１００を含む電子機器４００の構成例である。電子機器４００は、音再生装置１と処理装置３００と操作部３１０と記憶部３２０と通信部３３０とを含む。音再生装置１は回路装置１００と音出力器１０とを含む。電子機器４００としては、音出力機能を備える種々の電子機器を想定できる。例えば、電子機器４００として、音声ガイダンス機能を備える家庭用電子機器、又は火災報知器等の報知装置、又は音声出力機能を備えるロボット、又はカーナビゲーションシステム等の車載機器等を想定できる。

通信部３３０は、外部装置と通信を行う。外部装置は、例えばＰＣ等の情報処理装置である。通信部３３０は、ＵＳＢ規格等の通信インターフェースであってもよいし、又はＬＡＮ等のネットワークインターフェースであってもよい。記憶部３２０は、通信部３３０から入力されたデータを記憶する。また記憶部３２０は処理装置３００のワーキングメモリーとして機能してもよい。記憶部３２０は、半導体メモリー又はハードディスクドライブ等の種々の記憶装置である。操作部３１０は、ユーザーが電子機器４００を操作するためのユーザーインターフェースである。例えば操作部３１０は、ボタン又はタッチパネル、ポインティングデバイス、文字入力デバイス等である。処理装置３００は、ＣＰＵ又はＭＰＵ等のプロセッサーである。処理装置３００は、記憶部３２０に記憶されたデータを処理したり、電子機器４００の各部を制御したりする。回路装置１００は、回路装置１００の内蔵メモリー、又は記憶部３２０に記憶されたサウンドデータに基づいてＰＷＭ信号を音出力器１０に出力する。音出力器１０は、ＰＷＭ信号に基づいて音を出力する。

以上に説明した本実施形態の回路装置は、ＰＷＭ信号を音出力器に出力するＰＷＭ信号出力回路と、ＰＷＭ信号出力回路を制御する処理回路と、を含む。音出力器が出力可能な周波数帯域を出力可能帯域とし、出力可能帯域の下限より低い周波数帯域を非出力低帯域とする。ＰＷＭ信号出力回路は、非出力低帯域に属する基音の複数の倍音のうち出力可能帯域に属する倍音を用いた疑似サウンドデータに基づくＰＷＭ信号を出力する。

このようにすれば、音出力器の出力可能帯域に属する倍音を用いた疑似サウンドデータに基づいて、音出力器から音が出力される。これにより、本来は音出力器が出力できない非出力低帯域の音が、倍音を用いることで疑似的に出力されるので、高品質な音声再生が可能となる。

また本実施形態では、音出力器の周波数特性における最も高い音圧ピークを含み且つ出力可能帯域内の周波数帯域を所定帯域としてもよい。ＰＷＭ信号出力回路は、複数の倍音のうち所定帯域に属する倍音を用いた疑似サウンドデータに基づくＰＷＭ信号を出力してもよい。

このようにすれば、出力可能帯域の中でも比較的音圧が高い音圧ピーク付近の所定帯域に属する倍音を用いた疑似サウンドデータに基づいて、音出力器から音が出力される。これにより、音出力器の出力特性が良い周波数帯域を用いて疑似的に音が再生されるので、より高品質な音再生が可能となる。

また本実施形態では、所定帯域の下限は、１ｋＨｚ以上であってもよい。

音声は１ｋＨｚ以下の成分を多く含んでいるため、１ｋＨｚ以下の帯域の全部又は一部を再生できない小型スピーカー又はブザーを用いると、通常の音声データをそのまま再生しただけでは低品質な音声が再生される。本実施形態によれば、音圧ピークを含む所定帯域の下限が１ｋＨｚ以上であるような小型スピーカー又はブザーを用いた場合であっても、所定帯域内の倍音を用いることで、高品質な音声を再生できる。

また本実施形態では、疑似サウンドデータは、所定帯域を通過させるハイパスフィルター処理又はバンドパスフィルター処理された音声データであってもよい。

このようにすれば、非出力低帯域に属する基音の複数の倍音のうち所定帯域に属する倍音を用いた疑似サウンドデータが生成される。

また本実施形態では、出力可能帯域の下限は、５００Ｈｚ以上であってもよい。

このようにすれば、出力可能帯域の下限が５００Ｈｚ以上であるような小型スピーカー又はブザーを用いた場合であっても、所定帯域内の倍音を用いることで、高品質な音声を再生できる。

また本実施形態では、処理回路は、ＰＷＭ信号の出力を指示するコマンドを発行してもよい。ＰＷＭ信号出力回路は、処理回路からコマンドを受け付けたとき、疑似サウンドデータからＰＷＭ信号を生成し、生成したＰＷＭ信号を出力してもよい。

このようにすれば、処理回路がコマンドを発行するだけで、ＰＷＭ信号出力回路が疑似サウンドデータからＰＷＭ信号を生成する。これにより、疑似サウンドデータからＰＷＭ信号を生成する処理が、処理回路の負荷にならないため、処理回路の負荷を低減できる。

また本実施形態では、ＰＷＭ信号出力回路は、疑似サウンドデータに基づいて出力サウンドデータを出力するサウンドデータ出力回路と、出力サウンドデータに基づいてＰＷＭ信号を生成するＰＷＭ信号生成回路と、を含んでもよい。

このようにすれば、疑似サウンドデータに基づいて出力サウンドデータが出力され、出力サウンドデータに基づいてＰＷＭ信号が生成されることで、疑似サウンドデータに基づいてＰＷＭ信号が出力される。例えば、サウンドデータ出力回路が、圧縮された疑似サウンドデータの展開、或いは疑似サウンドデータのフォーマット変換を行うことが可能になる。

また本実施形態では、処理回路は、ＰＷＭ信号の出力を指示するコマンドを発行してもよい。サウンドデータ出力回路は、処理回路からコマンドを受け付けたとき、出力サウンドデータをＰＷＭ信号生成回路に出力してもよい。

このようにすれば、処理回路がコマンドを発行するだけで、サウンドデータ出力回路が出力サウンドデータを出力し、その出力サウンドデータに基づいてＰＷＭ信号生成回路がＰＷＭ信号を生成する。これにより、疑似サウンドデータからＰＷＭ信号を生成する処理が、処理回路の負荷にならないため、処理回路の負荷を低減できる。

また本実施形態では、サウンドデータ出力回路は、疑似サウンドデータのデコード処理を行うことで出力サウンドデータを出力するサウンドデコーダーと、コマンドに基づいてサウンドデコーダーを制御するコマンド制御回路と、を有してもよい。

このようにすれば、コマンド制御回路が処理回路からコマンドを受け付けたとき、サウンドデコーダーにデコード処理の実行を指示し、その指示を受けてサウンドデータ出力回路がデコード処理を実行できる。これにより、サウンドデータ出力回路が、処理回路からコマンドを受け付けたとき、出力サウンドデータを出力できる。

また本実施形態では、回路装置は、疑似サウンドデータを記憶するメモリーを含んでもよい。サウンドデータ出力回路は、メモリーに記憶された疑似サウンドデータに基づいて出力サウンドデータを出力してもよい。

このようにすれば、音出力器の周波数特性に適した疑似サウンドデータを予め準備し、その疑似サウンドデータをメモリーに記憶させておくことができる。ＰＷＭ信号出力回路は、予め準備された疑似サウンドデータに基づいてＰＷＭ信号を出力するだけでよい。ＰＷＭ信号出力回路が疑似サウンドデータの生成を行う場合に比べて、ＰＷＭ信号出力回路の処理負荷を低減できる。

また本実施形態では、回路装置は、疑似サウンドデータを記憶する外部メモリーからサウンドデータを受信するインターフェース回路を含んでもよい。サウンドデータ出力回路は、インターフェース回路が受信した疑似サウンドデータに基づいて出力サウンドデータを出力してもよい。

このようにすれば、音出力器の周波数特性に適した疑似サウンドデータを予め準備し、その疑似サウンドデータを外部メモリーに記憶させておくことができる。ＰＷＭ信号出力回路は、予め準備された疑似サウンドデータに基づいてＰＷＭ信号を出力するだけでよい。ＰＷＭ信号出力回路が疑似サウンドデータの生成を行う場合に比べて、ＰＷＭ信号出力回路の処理負荷を低減できる。

また本実施形態では、サウンドデータ出力回路は、第１割り込み信号を処理回路に出力する第１割り込み回路を有してもよい。

ＰＷＭ信号出力回路が処理回路とは別のハードウェア回路により構成される場合には、何らかの手段によってサウンドデータ出力回路の動作状態が通知されない限り、処理回路はサウンドデータ出力回路の動作状態を知ることができない。本実施形態によれば、処理回路が第１割り込み信号によってサウンドデータ出力回路の動作状態を知ることが可能となる。

また本実施形態では、ＰＷＭ信号生成回路は、出力サウンドデータをバッファリングするサウンドバッファーと、サウンドバッファーがバッファリングした出力サウンドデータをＰＷＭ信号に変換するＰＷＭ変換回路と、を有してもよい。

このようにすれば、出力サウンドデータがバッファリングされ、そのバッファリングされた出力サウンドデータがＰＷＭ信号に変換されることで、出力サウンドデータに基づいてＰＷＭ信号が出力される。

また本実施形態では、ＰＷＭ信号生成回路は、第２割り込み信号を処理回路に出力する第２割り込み回路を有してもよい。

ＰＷＭ信号出力回路が処理回路とは別のハードウェア回路により構成される場合には、何らかの手段によってＰＷＭ信号生成回路の動作状態が通知されない限り、処理回路はＰＷＭ信号生成回路の動作状態を知ることができない。本実施形態によれば、処理回路が第２割り込み信号によってＰＷＭ信号生成回路の動作状態を知ることが可能となる。

また本実施形態では、音出力器は、圧電素子を用いて音を出力する機器であってもよい。

このような音出力器として、例えば圧電素子を用いた小型スピーカー又はブザーを想定できる。小型スピーカー又はブザーは、音声帯域の一部又は全部を出力できない場合がある。本実施形態では、このような圧電素子を用いた小型スピーカー又はブザーを用いる場合であっても、出力可能帯域に属する倍音を用いた疑似サウンドデータに基づいて音が再生されるので、高品質な音声再生が可能となる。

また本実施形態の音再生装置は、上記のいずれかに記載の回路装置と、音出力器と、を含む。

また本実施形態の電子機器は、上記のいずれかに記載の回路装置を含む。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、音再生装置及び電子機器の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１…音再生装置、１０…音出力器、１１…音出力デバイス、１２…アンプ回路、２０…外部メモリー、１００…回路装置、１１０…ＰＷＭ信号出力回路、１１１…サウンドデータ出力回路、１１２…ＰＷＭ信号生成回路、１２０…処理回路、１２１…バンドパスフィルター処理、１２２…ゲイン処理、１３０…メモリー、１４０…インターフェース回路、１５１…第１割り込み回路、１５２…サウンドデコーダー、１５３…コマンド制御回路、１５４…レジスター、１６１…第２割り込み回路、１６２…サウンドバッファー、１６３…ＰＷＭ変換回路、２００…処理装置、２２１…バンドパスフィルター処理、２２２…ゲイン処理、３００…処理装置、３１０…操作部、３２０…記憶部、３３０…通信部、４００…電子機器、ＢＤＬ…非出力低帯域、ＢＤａ…出力可能帯域、ＢＤｂ…所定帯域、ＣＭＤ…コマンド、ＩＲＱ１…第１割り込み信号、ＩＲＱ２…第２割り込み信号、ＳＤＱ…出力サウンドデータ、ＳＤＴａ，ＳＤＴｂ…疑似サウンドデータ、ＳＰＷＭ，ＳＰＷＭ＿Ｎ，ＳＰＷＭ＿Ｐ…ＰＷＭ信号、ｆｍｉｎ…下限、ｘ…基音、２ｘ〜６ｘ…倍音

Claims (17)

1. ＰＷＭ信号を音出力器に出力するＰＷＭ信号出力回路と、
   前記ＰＷＭ信号出力回路を制御する処理回路と、
   を含み、
   前記音出力器が出力可能な周波数帯域を出力可能帯域とし、前記出力可能帯域の下限より低い周波数帯域を非出力低帯域としたとき、
   前記ＰＷＭ信号出力回路は、
   前記非出力低帯域に属する基音の複数の倍音のうち前記出力可能帯域に属する倍音を用いた疑似サウンドデータに基づくＰＷＭ信号を出力することを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記音出力器の周波数特性における最も高い音圧ピークを含み且つ前記出力可能帯域内の周波数帯域を所定帯域としたとき、
   前記ＰＷＭ信号出力回路は、
   前記複数の倍音のうち前記所定帯域に属する倍音を用いた前記疑似サウンドデータに基づく前記ＰＷＭ信号を出力することを特徴とする回路装置。
3. 請求項２に記載の回路装置において、
   前記所定帯域の下限は、１ｋＨｚ以上であることを特徴とする回路装置。
4. 請求項２又は３に記載の回路装置において、
   前記疑似サウンドデータは、前記所定帯域を通過させるハイパスフィルター処理又はバンドパスフィルター処理された音声データであることを特徴とする回路装置。
5. 請求項１乃至４のいずれか一項に記載の回路装置において、
   前記出力可能帯域の下限は、５００Ｈｚ以上であることを特徴とする回路装置。
6. 請求項１乃至５のいずれか一項に記載の回路装置において、
   前記処理回路は、
   前記ＰＷＭ信号の出力を指示するコマンドを発行し、
   前記ＰＷＭ信号出力回路は、
   前記処理回路から前記コマンドを受け付けたとき、前記疑似サウンドデータから前記ＰＷＭ信号を生成し、生成した前記ＰＷＭ信号を出力することを特徴とする回路装置。
7. 請求項１乃至５のいずれか一項に記載の回路装置において、
   前記ＰＷＭ信号出力回路は、
   前記疑似サウンドデータに基づいて出力サウンドデータを出力するサウンドデータ出力回路と、
   前記出力サウンドデータに基づいて前記ＰＷＭ信号を生成するＰＷＭ信号生成回路と、
   を含むことを特徴とする回路装置。
8. 請求項７に記載の回路装置において、
   前記処理回路は、
   前記ＰＷＭ信号の出力を指示するコマンドを発行し、
   前記サウンドデータ出力回路は、
   前記処理回路から前記コマンドを受け付けたとき、前記出力サウンドデータを前記ＰＷＭ信号生成回路に出力することを特徴とする回路装置。
9. 請求項８に記載の回路装置において、
   前記サウンドデータ出力回路は、
   前記疑似サウンドデータのデコード処理を行うことで前記出力サウンドデータを出力するサウンドデコーダーと、
   前記コマンドに基づいて前記サウンドデコーダーを制御するコマンド制御回路と、
   を有することを特徴とする回路装置。
10. 請求項７乃至９のいずれか一項に記載の回路装置において、
    前記疑似サウンドデータを記憶するメモリーを含み、
    前記サウンドデータ出力回路は、
    前記メモリーに記憶された前記疑似サウンドデータに基づいて前記出力サウンドデータを出力することを特徴とする回路装置。
11. 請求項７乃至９のいずれか一項に記載の回路装置において、
    前記疑似サウンドデータを記憶する外部メモリーから前記サウンドデータを受信するインターフェース回路を含み、
    前記サウンドデータ出力回路は、
    前記インターフェース回路が受信した前記疑似サウンドデータに基づいて前記出力サウンドデータを出力することを特徴とする回路装置。
12. 請求項７乃至１１のいずれか一項に記載の回路装置において、
    前記サウンドデータ出力回路は、
    第１割り込み信号を前記処理回路に出力する第１割り込み回路を有することを特徴とする回路装置。
13. 請求項７乃至１２のいずれか一項に記載の回路装置において、
    前記ＰＷＭ信号生成回路は、
    前記出力サウンドデータをバッファリングするサウンドバッファーと、
    前記サウンドバッファーがバッファリングした前記出力サウンドデータを前記ＰＷＭ信号に変換するＰＷＭ変換回路と、
    を有することを特徴とする回路装置。
14. 請求項７乃至１３のいずれか一項に記載の回路装置において、
    前記ＰＷＭ信号生成回路は、
    第２割り込み信号を前記処理回路に出力する第２割り込み回路を有することを特徴とする回路装置。
15. 請求項１乃至１４のいずれか一項に記載の回路装置において、
    前記音出力器は、圧電素子を用いて音を出力する機器であることを特徴とする回路装置。
16. 請求項１乃至１５のいずれか一項に記載の回路装置と、
    前記音出力器と、
    を含むことを特徴とする音再生装置。
17. 請求項１乃至１５のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。

Images